



(12) 发明专利申请

(10) 申请公布号 CN 103972240 A

(43) 申请公布日 2014. 08. 06

(21) 申请号 201410037715. 4

(22) 申请日 2014. 01. 26

(30) 优先权数据

10-2013-0008636 2013. 01. 25 KR

(71) 申请人 三星显示有限公司

地址 韩国京畿道

(72) 发明人 朴廷敏 朴成均 李政洙 金智贤
田俊

(74) 专利代理机构 北京市柳沈律师事务所
11105

代理人 王新华

(51) Int. Cl.

H01L 27/12(2006. 01)

G02F 1/1362(2006. 01)

G02F 1/1368(2006. 01)


权利要求书2页 说明书12页 附图17页

(54) 发明名称

薄膜晶体管阵列面板

(57) 摘要

本发明公开了一种薄膜晶体管(TFT)阵列面板及其制造方法。可以形成触孔接以暴露设置在TFT阵列面板的基板上的焊盘。连接构件的第一层用与第一场产生电极相同的层形成且设置在接触孔中。第二钝化层设置在TFT阵列面板中,但是在形成接触孔的区域被去除并且第二钝化层的覆盖连接构件的第一层的部分被去除。连接构件的第二层形成在连接构件的第一层上。



1. 一种薄膜晶体管阵列面板,包括:
基板;
栅极线和栅极焊盘,设置在所述基板上;
栅极绝缘层,设置在所述栅极线和所述栅极焊盘上;
数据线和数据焊盘,设置在所述栅极绝缘层上;
第一钝化层,设置在所述数据线和所述数据焊盘上;
有机层,设置在所述第一钝化层上;
第一场产生电极,设置在所述有机层上;以及
第二钝化层,设置在所述第一场产生电极上,
其中所述有机层设置在包括所述栅极焊盘的第一区域中,并且所述有机层设置在包括所述数据焊盘的第二区域中,并且
其中所述第二钝化层不设置在所述第一区域和所述第二区域中。
2. 如权利要求 1 所述的薄膜晶体管阵列面板,还包括:
第一接触孔,在所述栅极绝缘层、所述第一钝化层和所述有机层中,所述第一接触孔暴露所述第一区域中的所述栅极焊盘;以及
第一连接构件,设置在所述栅极焊盘上并在所述第一接触孔中。
3. 如权利要求 2 所述的薄膜晶体管阵列面板,还包括:
第二场产生电极,设置在所述第二钝化层上,
其中所述第一连接构件包括用与所述第一场产生电极相同的层形成的下层以及用与所述第二场产生电极相同的层形成的上层。
4. 如权利要求 3 所述的薄膜晶体管阵列面板,其中:
所述有机层包括与所述第一连接构件的下层重叠的第一部分和与所述第一连接构件的下层重叠的第二部分,并且
所述有机层的所述第一部分的高度高于所述有机层的所述第二部分的高度。
5. 如权利要求 4 所述的薄膜晶体管阵列面板,其中:
所述第一场产生电极和所述第二场产生电极中的一个具有板状,并且所述第一场产生电极和所述第二场产生电极中的另一个包括分支电极。
6. 如权利要求 1 所述的薄膜晶体管阵列面板,还包括:
第二接触孔,在所述第一钝化层和所述有机层中,所述第二接触孔暴露所述数据焊盘;
以及
第二连接构件,设置在所述数据焊盘上并且在所述第二接触孔中。
7. 如权利要求 6 所述的薄膜晶体管阵列面板,还包括:
第二场产生电极,设置在所述第二钝化层上,
其中所述第二连接构件包括用与所述第一场产生电极相同的层形成的下层以及用与所述第二场产生电极相同的层形成的上层。
8. 如权利要求 7 所述的薄膜晶体管阵列面板,其中:
所述有机层包括与所述第二连接构件的下层重叠的第三部分以及与所述第二连接构件的下层重叠的第四部分;并且
所述有机层的所述第三部分的高度高于所述有机层的所述第四部分的高度。

9. 如权利要求 8 所述的薄膜晶体管阵列面板, 其中:

所述第一场产生电极和所述第二场产生电极中的一个具有板状, 并且所述第一场产生电极和所述第二场产生电极中的另一个包括分支电极。

10. 如权利要求 1 所述的薄膜晶体管阵列面板, 其中:

所述第一场产生电极和所述第二场产生电极中的一个具有板状, 并且所述第一场产生电极和所述第二场产生电极中的另一个包括分支电极。

薄膜晶体管阵列面板

技术领域

[0001] 本发明的示范性实施例涉及一种薄膜晶体管阵列面板及其制造方法。

背景技术

[0002] 液晶显示器(LCD)是最广泛使用的平板显示器之一。LCD 具有两个显示面板以及插设在这两个面板之间的液晶层,诸如像素电极和公共电极的场产生电极形成在这两个显示面板上。电压施加到场产生电极以在液晶层中产生电场。液晶层中的液晶分子的排列由电场决定。因此,入射光的偏振被控制以在 LCD 中显示图像。在液晶层中产生电场的像素电极和公共电极可以形成在薄膜晶体管阵列面板上。

[0003] 此外,在 LCD 中,可以形成焊盘部分以将驱动电路连接到 LCD 的场产生电极从而施加栅极电压和数据电压。如果 LCD 中的钝化层的厚度不正常地大,则暴露焊盘部分的接触孔的高度会很大,使得连接驱动电路和焊盘部分的连接构件可能断开。

[0004] 连接构件可以形成在由接触孔暴露的焊盘部分上。在某些情况下,凸块也可以设置在连接构件和驱动电路之间以将驱动信号从驱动电路传输到焊盘部分。如果接触孔的高度增加,则难以使凸块接触接触孔中的连接构件和驱动电路。因此,驱动信号不能被正常地传输。

[0005] 此外,随着 LCD 的分辨率增加,焊盘部分之间的间隔变得较窄,使得形成在接触孔上的连接构件之间的间隔也变窄。因此,当在用于形成连接构件的曝光工艺中部分地产生错误时,相邻的连接构件可能被连接,使得期望大小的驱动信号不能被传输到焊盘。

[0006] 在本背景技术部分中公开的以上信息仅用于增强对本发明的背景技术的理解,因此它可能包含不形成本领域的普通技术人员已经知晓的现有技术的信息。

发明内容

[0007] 本发明的示范性实施例提供一种薄膜晶体管阵列面板及其制造方法,其减小信号线的焊盘单元与连接构件之间的高度差以易于连接焊盘单元和连接构件,降低暴露焊盘的接触孔的高度以利用凸块接触驱动电路,并在高分辨率液晶显示器中防止形成在焊盘上的相邻连接构件之间的不必要的接触。

[0008] 本发明的其它特征将在以下的描述中阐述,并将部分地从该描述而变得明显,或者可以通过本发明的实施而掌握。

[0009] 本发明的示范性实施例公开了一种薄膜晶体管阵列面板。该薄膜晶体管阵列面板包括:绝缘基板;栅极线和栅极焊盘,设置在基板上;栅极绝缘层,设置在栅极线和栅极焊盘上;数据线和数据焊盘,设置在栅极绝缘层上;第一钝化层,设置在数据线和数据焊盘上;有机层,设置在第一钝化层上;第一场产生电极,设置在有机层上;以及第二钝化层,设置在第一场产生电极上。有机层设置在包括栅极焊盘的第一区域中。有机层设置在包括数据焊盘的第二区域中。第二钝化层不设置在第一区域和第二区域中。

[0010] 栅极绝缘层、第一钝化层和有机层可以具有暴露栅极焊盘的第一接触孔,并且薄

膜晶体管阵列面板还可以包括形成在通过第一接触孔暴露的栅极焊盘上的第一连接构件。

[0011] 薄膜晶体管阵列面板还可以包括设置在第二钝化层上的第二场产生电极,并且第一连接构件可以包括用与第一场产生电极相同的层形成的下层以及用与第二场产生电极相同的层形成的上层。

[0012] 有机层可以具有与第一连接构件的下层重叠的第一部分以及不与第一连接构件的下层重叠的第二部分,并且有机层的第一部分的高度可以高于有机层的第二部分的高度。

[0013] 第一场产生电极和第二场产生电极中的一个可以具有板状,并且另一个可以包括分支电极。

[0014] 第一钝化层和有机层可以具有暴露数据焊盘的第二接触孔,并且薄膜晶体管阵列面板还可以包括形成在通过第二接触孔暴露的数据焊盘上的第二连接构件。

[0015] 薄膜晶体管阵列面板还可以包括设置在第二钝化层上的第二场产生电极,并且第一连接构件可以包括用与第一场产生电极相同的层形成的下层以及用与第二场产生电极相同的层形成的上层。

[0016] 有机层可以具有与第二连接构件的下层重叠的第三部分以及不与第二连接构件的下层重叠的第四部分,并且有机层的第三部分的高度可以高于有机层的第四部分的高度。

[0017] 本发明的示范性实施例还公开了一种制造薄膜晶体管阵列面板的方法。该方法包括:在基板上形成栅极线和栅极焊盘;在栅极线和栅极焊盘上形成栅极绝缘层;在栅极绝缘层上形成数据线和数据焊盘;在数据线和数据焊盘上形成第一钝化层;在第一钝化层上形成有机层;在有机层上形成第一场产生电极;以及在第一场产生电极上形成第二钝化层。形成第二钝化层包括在其中形成栅极焊盘的第一区域以及其中形成数据焊盘的第二区域中去除第二钝化层。形成有机层包括在第一区域和第二区域中形成有机层。

[0018] 薄膜晶体管阵列面板的制造方法还可以包括:在栅极绝缘层、第一钝化层和有机层中形成暴露栅极焊盘的第一接触孔以及在通过第一接触孔暴露的栅极焊盘上形成第一连接构件。

[0019] 薄膜晶体管阵列面板的制造方法还可以包括在第二钝化层上形成第二场产生电极,并且形成第一连接构件可以包括在形成第一场产生电极的同时形成第一连接构件的下层以及在形成第二场产生电极的同时形成第一连接构件的上层。

[0020] 在其中设置栅极焊盘和数据焊盘的区域中去除第二钝化层时,可以去除有机层的不与第一连接构件的下层重叠的部分。

[0021] 第一场产生电极和第二场产生电极中的一个可以形成为板状,并且另一个可以由分支电极形成。

[0022] 薄膜晶体管阵列面板的制造方法还可以包括在第一钝化层和有机层中形成暴露数据焊盘的第二接触孔以及在通过第二接触孔暴露的数据焊盘上形成第二连接构件。

[0023] 薄膜晶体管阵列面板的制造方法还可以包括在第二钝化层上形成第二场产生电极,并且形成第二连接构件可以包括在形成第一产生电极的同时形成第二连接构件的下层以及在形成第二产生电极的同时形成第二连接构件的上层。

[0024] 在其中设置栅极焊盘和数据焊盘的区域中去除第二钝化层时,可以去除有机层的

不与第二连接构件的下层重叠的部分。

[0025] 应当理解,之前的总体性描述和下面的详细描述都是示范性和说明性的,并旨在提供如要求保护的本发明的进一步说明。

附图说明

[0026] 附图被包括以提供本发明的进一步理解,并被并入本说明书中且构成其一部分,附图示出本发明的示范性实施例,并与文字描述一起用于说明本发明的原理。

[0027] 图 1 是根据本发明示范性实施例的薄膜晶体管阵列面板的布局图。

[0028] 图 2 是根据本发明示范性实施例的图 1 的薄膜晶体管阵列面板沿线 II-II 剖取的截面图。

[0029] 图 3 是根据本发明示范性实施例的图 1 的薄膜晶体管阵列面板沿线 III-III 剖取的截面图。

[0030] 图 4 是根据本发明示范性实施例的图 1 的薄膜晶体管阵列面板沿线 IV-IV 剖取的截面图。

[0031] 图 5、图 9 和图 13 是根据本发明示范性实施例的、根据薄膜晶体管阵列面板的制造方法的薄膜晶体管阵列面板的布局图。

[0032] 图 6、图 7 和图 8 是根据本发明示范性实施例的图 5 的薄膜晶体管阵列面板分别沿线 VI-VI、VII-VII 和 VIII-VIII 剖取的截面图。

[0033] 图 10、图 11 和图 12 是根据本发明示范性实施例的图 9 的薄膜晶体管阵列面板分别沿线 X-X、XI-XI 和 XII-XII 剖取的截面图。

[0034] 图 14、图 15 和图 16 是根据本发明示范性实施例的图 5 的薄膜晶体管阵列面板分别沿线 XIV-XIV、XV-XV 和 XVI-XVI 剖取的截面图。

[0035] 图 17 和图 18 是示出根据本发明示范性实施例的、根据薄膜晶体管阵列面板的制造方法的一部分制造工艺的截面图。

[0036] 图 19 和图 20 是示出根据本发明示范性实施例的、根据薄膜晶体管阵列面板的制造方法的一部分制造工艺的截面图。

[0037] 图 21 是根据本发明示范性实施例的薄膜晶体管阵列面板的布局图。

[0038] 图 22 是根据本发明示范性实施例的图 21 的薄膜晶体管阵列面板沿线 XXII-XXII 剖取的截面图。

[0039] 图 23 是根据本发明示范性实施例的图 21 的薄膜晶体管阵列面板沿线 XXIII-XXIII 剖取的截面图。

[0040] 图 24 是根据本发明示范性实施例的图 21 的薄膜晶体管阵列面板沿线 XXIV-XXIV 剖取的截面图。

具体实施方式

[0041] 在下文参照附图更全面地描述本发明,附图中示出本发明的示范性实施例。然而,本发明可以以很多不同的形式实施,而不应被解释为限于这里阐述的示范性实施例。而是,提供这些示范性实施例以使得本公开透彻,并将本发明的范围充分传达给本领域技术人员。附图中,为了清楚起见,层和区域的尺寸和相对尺寸可以被夸大。附图中相同的附图标

记表示相同的元件。

[0042] 将理解,当称一元件或层在另一个元件或层“上”、“连接到”或“耦接到”另一个元件或层时,它可以直接在另一个元件或层上、直接连接或耦接到另一个元件或层,或者可以存在插入的元件或层。相反,当称一个元件“直接在”另一个元件或层“上”、“直接连接到”或“直接耦接到”另一个元件或层时,没有插入元件或层存在。相同的附图标记始终表示相同的元件。如这里所用的,术语“和 / 或”包括一个或多个所列相关项目的任意和全部的组合。

[0043] 将理解,尽管这里可以使用术语第一、第二、第三等来描述不同的元件、部件、区域、层和 / 或部分,但是这些元件、部件、区域、层和 / 或部分不应受到这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或部分与另一个区域、层或部分区别开。因此,下面讨论的第一元件、部件、区域、层或部分可以被称为第二元件、部件、区域、层或部分而不脱离本发明的教导。还可以理解的是,为了本公开的目的,“X、Y 和 Z 中的至少一个”能够被解释为仅 X、仅 Y、仅 Z 或者 X、Y 和 Z 的两项或更多项的任何组合(例如,XYZ、XYY、YZ、ZZ)。

[0044] 为了描述的方便,这里可以使用空间相对性术语诸如“下面”、“下”、“之下”、“上面”、“上”等来描述如附图所示的一个元件或特征与另一个元件或特征的关系。将理解,空间相对性术语旨在涵盖附图所示的取向之外器件在使用或操作中的不同取向。例如,如果附图中的器件被翻转过来,被描述为在另一个元件或特征“下面”或“之下”的元件将会取向为在另一个元件或特征“之上”。因此,示范性术语“之下”能够涵盖之上和之下两种取向。器件可以另外地取向(旋转 90 度或在其它的取向),这里所用的空间相对描述被相应地进行解释。

[0045] 这里所用的术语仅用于描述示范性实施例的目的,而不旨在限制本发明。如这里所用的,单数形式“一”和“该”也旨在包括复数形式,除非上下文另外清楚地表示。还将理解的是,术语“包括”和 / 或“包含”,当在本说明书中使用时,指定所述特征、整体、步骤、操作、元件和 / 或部件的存在,但并不排除一个或多个其它特征、整体、步骤、操作、元件、部件和 / 或其组合的存在或添加。

[0046] 这里参照截面图描述本发明的示范性实施例,这些图是本发明的理想化实施例(和中间结构)的示意图。因此,由例如制造技术和 / 或公差引起的图示形状的变化将是可能发生的。因此,本发明的示范性实施例不应被解释为限于这里示出的区域的特定形状,而是包括由例如制造引起的形状偏差。

[0047] 在下文,将参附图详细描述本发明的示范性实施例。

[0048] 将参照图 1 至图 4 来描述薄膜晶体管(TFT)阵列面板。图 1 是本发明的示范性实施例的 TFT 阵列面板的布置图。图 2 是图 1 的 TFT 阵列面板沿线 II-II 剖取的截面图。图 3 是图 1 的 TFT 阵列面板沿线 III-III 剖取的截面图。图 4 是图 1 的 TFT 阵列面板沿线 IV-IV 剖取的截面图。

[0049] 参照图 1、2、3 和 4,多个栅极导体,包括多条栅极线 121 和多条参考电压线 125,形成在绝缘基板 110 上。

[0050] 每条栅极线 121 包括向上突出的多个栅极电极 124 以及具有宽的区域用于与另一层或外部驱动电路连接的栅极焊盘 129。用于产生栅极信号的栅极驱动电路(未示出)可以安装在附接于基板 110 上的柔性印刷电路膜(未示出)上或直接安装在基板 110 上。

[0051] 参考电压线 125 可以传送预定的电压,例如公共电压 V_{com} ,可以在横向方向上延伸,并可以基本上平行于栅极线 121。每个参考电压线 125 可以包括多个扩展部 126。

[0052] 栅极导体 121、125 和 129 可以具有单层或包括至少两个导电层的多层。

[0053] 栅极绝缘层 140 形成在栅极导体 121、125 和 129 上。栅极绝缘层 140 可以由任何适合的材料制成,包括例如无机绝缘体诸如硅氮化物(SiN_x)或硅氧化物(SiO_x)。

[0054] 多个半导体 151 形成在栅极绝缘层 140 上。半导体 151 可以具有朝向栅极电极 124 延伸的扩展部 154。在某些情况下,欧姆接触 161 可以设置在半导体 151 上。在某些情况下,可以省略欧姆接触 161。

[0055] 数据导体,包括多条数据线 171 和多个漏极电极 175,形成在欧姆接触 161 上。

[0056] 数据线 171 可以传输数据信号并可以在纵向方向上延伸,从而与栅极线 121 和参考电压线 125 相交。每条数据线 171 可以包括朝向栅极电极 124 延伸的多个源极电极 173 以及具有宽的区域以与不同层或外部驱动电路连接的数据焊盘 179。产生数据信号的数据驱动电路(未示出)可以设置在附接到基板 110 的柔性印刷电路膜(未示出)上,或者直接设置在基板 110 上。

[0057] 漏极电极 175 包括杆型的一端和具有宽区域的另一端,该杆型的一端相对于栅极电极 124 面对源极电极 173。

[0058] 第一半导体 159、第一辅助接触 169 和数据焊盘 179 设置在栅极绝缘层 140 上(如图 4 所示)。在某些情况下,可以省略第一半导体 159 和第一辅助接触 169。

[0059] 数据导体 171、175 和 179 可以形成为单层或包括至少两个导体层的多层。

[0060] 栅极电极 124、源极电极 173、漏极电极 175 和半导体 151 的扩展部 154 可以形成可用作开关元件的薄膜晶体管(TFT)。半导体 151 可以具有与数据导体 171、175 和 179 相同或几乎相同的平面形状,除了 TFT 的沟道区域之外。

[0061] 第一钝化层 180x 可以设置在数据线 171、漏极电极 175 和半导体 151 的暴露的扩展部 154 上。第一钝化层 180x 可以由任何适合的材料制成,包括有机绝缘材料或无机绝缘材料。

[0062] 有机层 80 可以设置在第一钝化层 180x 上且可以包括有机材料。有机层 80 可以具有平坦的表面,并可以覆盖数据线 171。

[0063] 尽管没有示出,但是在某些情况下,有机层 80 可以为滤色器,并且设置在有机层 80 (包括滤色器)上的层可以被进一步设置。例如,外覆层(盖层)可以设置在滤色器上以防止滤色器的颜料流动到液晶层中。外覆层可以由绝缘材料诸如硅氮化物(SiN_x)制成。

[0064] 第一钝化层 180x、有机层 80 和栅极绝缘层 140 可以具有暴露栅极焊盘 129 的第一接触孔 181。

[0065] 第一钝化层 180x 和有机层 80 具有暴露数据焊盘 179 的第二接触孔 182。

[0066] 第一钝化层 180x、有机层 80 和栅极绝缘层 140 具有暴露参考电压线 125 的第三接触孔 183。

[0067] 参考电极 131 可以形成在有机层 80 上。参考电极 131 可以由透明导电材料制成,例如铟锡氧化物(ITO)或铟锌氧化物(IZO)。参考电极 131 可以通过第三接触孔 183 电连接到参考电压线 125 以从参考电压线 125 接收预定的电压,诸如公共电压 V_{com} 。参考电极 131 可以具有平面形状,并可以形成为在基板 110 的表面上的一块板。参考电极 131 具有开

口 138, 开口 138 形成在暴露漏极电极 175 的第四接触孔 184 所形成的位置处。

[0068] 第一连接构件 81 的下层 81a 可以通过第一接触孔 181 形成在栅极焊盘 129 上。第二连接构件 82 的下层 82a 可以通过第二接触孔 182 形成在数据焊盘 179 上。第一连接构件 81 的下层 81a 和第二连接构件 82 的下层 82a 可以用与参考电极 131 相同的层形成。

[0069] 第二钝化层 180y 可以形成在参考电极 131 上, 并且像素电极 191 可以形成在第二钝化层 180y 上。像素电极 191 可以由任何适合的材料制成, 例如包括透明导电材料诸如 ITO 或 IZO。

[0070] 第一钝化层 180x、有机层 80 和第二钝化层 180y 具有暴露漏极电极 175 的一部分的多个第四接触孔 184。像素电极 191 可以通过第四接触孔 184 电连接到漏极电极 175 以接收数据电压。像素电极 191 包括多个分支电极 193 以及连接分支电极 193 的上端和下端的上和下横向部分 192。像素电极 191 的分支电极 193 可以在每个分支电极 193 的中心部分处弯曲。多个分支电极 193 可以彼此分隔且可以彼此平行。

[0071] 第一连接构件 81 的上层 81b 可以设置在第一连接构件 81 的下层 81a 上包括在第一接触孔 181 中, 并且第二连接构件 82 的上层 82b 可以设置在第二连接构件 82 的下层 82a 上包括在第二接触孔 182 中。第一连接构件 81 的上层 81b 和第二连接构件 82 的上层 82b 可以用与像素电极 191 相同的层形成。

[0072] 数据电压可以施加到像素电极 191, 并且参考电压可以施加到参考电极。所施加的数据电压和参考电压导致在液晶层中产生电场。

[0073] 在某些情况下, 如图 2 所示, 参考电极 131 可以设置在第二钝化层 180y 下, 并且像素电极 191 可以设置在第二钝化层 180y 上。然而, 在某些情况下, 像素电极 191 可以设置在第二钝化层 180y 下, 并且参考电极 131 可以设置在第二钝化层 180y 上。通常, 参考电极 131 和像素电极 191 中的一个可以包括分支电极, 并且另一个可以具有平面形状。

[0074] 通常, 根据本发明示范性实施例, 两个场产生电极, 包括公共电极和像素电极 193, 设置在 TFT 阵列面板上。

[0075] 接下来, 将参照图 3 和图 4 描述 TFT 阵列面板的焊盘单元。

[0076] 参照图 3, 栅极焊盘 129 可以设置在基板 110 上, 并且栅极绝缘层 140、第一钝化层 180x 和有机层 80 可以设置在栅极焊盘 129 上。

[0077] 栅极绝缘层 140、第一钝化层 180x 和有机层 80 可以具有暴露栅极焊盘 129 的至少一部分的第一接触孔 181。可以形成一个或多个第一接触孔 181。第一接触孔 181 可以具有各种形状, 包括例如平面形状、四边形形状、圆形形状和椭圆形状。

[0078] 第一连接构件 81 的下层 81a 可以在第一接触孔 181 中设置在栅极焊盘 129 上, 并且第一连接构件 81 的上层 81b 可以设置在第一连接构件 81 的下层 81a 上。

[0079] 第二钝化层 180y 可以在形成栅极焊盘 129 的区域中去除。在某些情况下, 第二钝化层 180y 可以采用掩模来设置, 使得第二钝化层 180y 的在其中形成栅极焊盘 129 的区域中的部分没有被设置。有机层 80 的被第一连接构件 81 的下层 81a 覆盖的第一部分的高度高于有机层 80 的没有被第一连接构件 81 的下层 81a 覆盖的第二部分的高度。因此, 可以存在有机层 80 的第一部分和第二部分之间的高度差 $dh1$ 。

[0080] 参照图 4, 栅极绝缘层 140 可以设置在基板 110 上, 并且第一半导体 159、第一辅助接触 169 和数据焊盘 179 可以设置在栅极绝缘层 140 上。在某些情况下, 第一半导体 159

和第一辅助接触 169 可以被省略。

[0081] 第一钝化层 180x 可以设置在数据焊盘 179 上,并且有机层 80 可以设置在第一钝化层 180x 上。

[0082] 第一钝化层 180x 和有机层 80 具有暴露数据焊盘 179 的至少一部分的第二接触孔 182。可以形成一个或多个第二接触孔 182。第二接触孔 182 可以具有各种形状,包括例如平面形状、四边形形状、圆形形状和椭圆形状。

[0083] 第二连接构件 82 的下层 82a 可以在第二接触孔 182 中设置在数据焊盘 179 上,并且第二连接构件 82 的上层 82b 可以设置在第二连接构件 82 的下层 82a 上。

[0084] 第二钝化层 180y 可以在其中形成数据焊盘 179 的区域中被去除。在某些情况下,第二钝化层 180y 可以利用掩模来设置,使得第二钝化层 180y 的在其中形成数据焊盘 179 的区域中的部分没有被设置。有机层 80 的被第二连接构件 82 的下层 82a 覆盖的第三部分的高度高于有机层 80 的没有被第二连接构件 82 的下层 82a 覆盖的第四部分的高度。因此,可以存在有机层 80 的第三部分和第四部分之间的高度差 dh2。

[0085] 如上所述,第一连接构件 81 和第二连接构件 82 可以包括下层 81a 和 82a 以及上层 81b 和 82b。下层 81a 和 82a 可以用与参考电极 131 相同的层形成,并且上层 81b 和 82b 可以用与像素电极 191 相同的层形成。在某些情况下(未示出),像素电极 191 可以设置在有机层 80 上且在参考电极 131 下,并且下层 81a 和 82a 可以用与像素电极 191 相同的层形成。在同样的情况下,当参考电极 131 形成在有机层 80 和像素电极 191 之上时,上层 81b 和 82b 可以用与参考电极 131 相同的层形成。因此,下层 81a 和 82a 可以用与场产生电极 131 和 191 中的设置在相对较低层处的场产生电极相同的层形成,并且上层 81b 和 82b 可以用与场产生电极 131 和 191 中的设置在相对较高层处的另一个场产生电极相同的层形成。

[0086] 如上所述,第二钝化层 180y 可以不设置在其中形成栅极焊盘 129 和数据焊盘 179 的区域中。因此,与常规的 TFT 阵列面板(其中第二钝化层 180y 设置在其中形成栅极焊盘 129 和数据焊盘 179 的区域中)相比,在本发明的示范性实施例中,分别暴露栅极焊盘 129 和数据焊盘 179 的第一接触孔 181 和第二接触孔 182 的高度可以较小。

[0087] 如上所述,第一连接构件 81 和第二连接构件 82 可以分别形成在栅极焊盘 129 和数据焊盘 179 上,栅极焊盘 129 和数据焊盘 179 分别通过第一接触孔 181 和第二接触孔 182 暴露。

[0088] 因此,可以防止栅极焊盘 129 与第一连接构件 81 断开,并可以防止数据焊盘 179 与第二连接构件 82 断开。由于暴露栅极焊盘 129 的第一接触孔 181 和暴露数据焊盘 179 的第二接触孔 182 的高度减小,所以容易在第一接触孔 181 和第二接触孔 182 中设置凸块(未示出)以接触驱动电路。

[0089] 此外,有机层 80 的被第一连接构件 81 的下层 81a 覆盖的第一部分的高度高于有机层 80 的没有被第一连接构件 81 的下层 81a 覆盖的第二部分的高度。有机层 80 的被第二连接构件 82 的下层 82a 覆盖的第三部分的高度高于有机层 80 的没有被第二连接构件 82 的下层 82a 覆盖的第四部分的高度。因此,可以存在有机层 80 的台阶差 dh1 和 dh2,并可以防止多个第一连接构件 81 或多个第二连接构件 82 之间的连接。因此,可以防止取决于多个第一连接构件 81 或多个第二连接构件 82 的连接的信号串扰。

[0090] 根据本发明示范性实施例,彼此重叠的两个场产生电极 131 和 191 中的一个可以

具有板状,另一个可以具有分支形状(例如,分支电极)。然而,两个场产生电极可以具有各种适合的形状,而限于板状和/或分支形状。

[0091] 接下来,将参照图 5、6、7、8、9、10、11、12、13、14、15、16、17、18、19 和 20 描述根据本发明示范性实施例的 TFT 阵列面板的制造方法。图 5、图 9 和图 13 是根据 TFT 阵列面板的制造方法的 TFT 阵列面板的布局图。图 6、图 7 和图 8 是图 5 的 TFT 阵列面板沿线 VI-VI、VII-VII 和 VIII-VIII 剖取的截面图。图 10、图 11 和图 12 是图 9 的 TFT 阵列面板沿线 X-X、XI-XI 和 XII-XII 剖取的截面图。图 14、图 15 和图 16 是图 5 的 TFT 阵列面板沿线 XIV-XIV、XV-XV 和 XVI-XVI 剖取的截面图。图 17 和图 18 是示出根据本发明示范性实施例的、根据 TFT 阵列面板的制造方法的一部分制造工艺的截面图。图 19 和图 20 是示出根据本发明示范性实施例的、根据 TFT 阵列面板的制造方法的一部分制造工艺的截面图。

[0092] 参照图 5、6、7 和 8,包括栅极线 121、参考电压线 125 和栅极焊盘 129 的栅极导体可以形成在绝缘基板 110 上。栅极绝缘层 140 可以形成在栅极导体上。具有扩展部 154 的半导体 151、第一半导体 159、欧姆接触 161、第一辅助接触 169 以及包括数据线 171、漏极电极 175 和数据焊盘 179 的数据导体可以形成在栅极绝缘层 140 上。

[0093] 第一钝化层 180x 可以设置在数据导体以及半导体 151 的暴露的扩展部 154 上。有机层 80 可以形成在第一钝化层 180x 上。

[0094] 接下来,暴露栅极焊盘 129 的第一接触孔 181 可以形成在第一钝化层 180x、有机层 80 和栅极绝缘层 140 中;暴露数据焊盘 179 的第二接触孔 182 可以形成在第一钝化层 180x 和有机层 80 中;并且暴露参考电压线 125 的一部分的第三接触孔 183 可以形成在第一钝化层 180x、有机层 80 和栅极绝缘层 140 中。

[0095] 接下来,如图 9、10、11 和 12 所示,参考电极 131 可以形成在有机层 80 上,第一连接构件 81 的下层 81a 可以在第一接触孔 181 中形成在栅极焊盘 129 上,并且第二连接构件 82 的下层 82a 可以在第二接触孔 182 中形成在数据焊盘 179 上。第一连接构件 81 的下层 81a 和第二连接构件 82 的下层 82a 可以用与参考电极 131 相同的层形成。

[0096] 接下来,如图 13、14、15 和 16 所示,第二钝化层 180y 可以形成在参考电极 131 上,并且暴露漏极电极 175 的至少一部分的第四接触孔 184 可以形成在第一钝化层 180x、有机层 80 和第二钝化层 180y 中。

[0097] 第二钝化层 180y 没有设置在其中形成栅极焊盘 129 和数据焊盘 179 的区域中。此外,有机层 80 的被第一连接构件 81 的下层 81a 覆盖的第一部分的高度高于有机层 80 的没有被第一连接构件 81 的下层 81a 覆盖的第二部分的高度。有机层 80 的被第二连接构件 82 的下层 82a 覆盖的第三部分的高度高于有机层 80 的没有被第二连接构件 82 的下层 82a 覆盖的第四部分的高度。因此,可以形成有机层 80 的台阶差 dh1 和 dh2。

[0098] 接下来,如图 1、2、3 和 4 所示,像素电极 191 可以形成在第二钝化层 180y 上,第一连接构件 81 的上层 81b 可以形成在下层 81a 上,并且第二连接构件 82 的上层 82b 可以形成在下层 82a 上。第一连接构件 81 的上层 81b 和第二连接构件 82 的上层 82b 可以用与像素电极 191 相同的层一起形成。

[0099] 将参照图 17、18、19 和 20 详细描述第二钝化层 180y 和第四接触孔 184 的形成。

[0100] 参照图 17 和图 18,第二钝化层 180y 可以设置在参考电极 131 上。第二钝化层 180y 也可以设置在其中形成栅极焊盘 129 和数据焊盘 179 的区域中。接下来,在形成第四

接触孔 184 时,可以通过蚀刻去除在其中形成栅极焊盘 129 和数据焊盘 179 的区域处设置的第二钝化层 180y。在用于去除第二钝化层 180y 的蚀刻工艺中,有机层 80 的没有被第一连接构件 81 的下层 81a 和第二连接构件 82 的下层 82a 覆盖的第二部分和第四部分被一起部分地去除。因此,产生有机层 80 的台阶差 dh1 和 dh2,如图 15 和图 16 所示。

[0101] 接下来,将参照图 19 和图 20 描述有机层 80 的台阶差 dh1 和 dh2。

[0102] 参照图 19 和图 20,多个栅极焊盘 129 可以形成在基板 110 上。栅极绝缘层 140、第一钝化层 180x、有机层 80 和第二钝化层 180y 可以形成在栅极焊盘 129 上。栅极绝缘层 140、第一钝化层 180x、有机层 80 和第二钝化层 180y 可以具有暴露栅极焊盘 129 的多个第一接触孔 181。第一连接构件 81 的下层 81a 可以通过第一接触孔 181 形成在栅极焊盘 129 上。如上所述,台阶差 dh1 可以形成在有机层 80 的形成有第一连接构件 81 的下层 81a 的第一部分和有机层 80 的没有形成该下层的第二部分之间。

[0103] 导体层 800 可以然后设置在设置有第一连接构件 81 的下层 81a 的第一部分上以及没有设置第一连接构件 81 的下层 81a 的第二部分上。

[0104] 在某些情况下,当利用导体层 800 通过光刻工艺形成第一连接构件 81 的上层 81b 时,可能局部地产生错误,尽管导体层 800 的部分(A)可能没有被去除(如图 20 所示),但是彼此相邻的第一连接构件 81 的上层 81b 没有被连接到彼此。类似地,由于设置在其中设置数据焊盘 179 的区域中的有机层 80 的台阶差 dh2,可以防止第二连接构件 82 的上层 82b 的连接。

[0105] 通过防止形成在多个相邻的栅极焊盘 129 上的多个第一连接构件 81 或形成在多个相邻的数据焊盘 179 上的多个第二连接构件 82 的连接,不发生取决于多个第一连接构件 81 或多个第二连接构件 82 的连接的信号串扰。

[0106] 接下来,将参照图 21、22、23 和 24 描述根据本发明示范性实施例的薄膜晶体管阵列面板。图 21 是 TFT 阵列面板的布局图。图 22 是图 21 的 TFT 阵列面板沿线 XXII-XXII 剖取的截面图。图 23 是图 21 的 TFT 阵列面板沿线 XXIII-XXIII 剖取的截面图。图 24 是图 21 的 TFT 阵列面板沿线 XXIV-XXIV 剖取的截面图。

[0107] 参照图 21、22、23 和 24,包括多条栅极线 121 和多条参考电压线 125 的多个栅极导体可以形成在绝缘基板 110 上。

[0108] 每条栅极线 121 可以包括向上突出的多个栅极电极 124 以及具有宽区域用于与另一层或外部驱动电路连接的栅极焊盘 129。

[0109] 栅极绝缘层 140 可以形成在栅极导体上。

[0110] 多个半导体 151 可以形成在栅极绝缘层 140 上。半导体 151 可以每个具有朝向栅极电极 124 延伸的扩展部 154。在某些情况下,欧姆接触 161 可以设置在半导体 151 上。在某些情况下,可以省略欧姆接触。

[0111] 包括多条数据线 171、漏极电极 175 和数据焊盘 179 的数据导体可以形成在欧姆接触 161 上。如果省略欧姆接触 161,则数据导体可以形成在半导体 151 上。数据线 171 可以包括源极电极 173。

[0112] 第一钝化层 180x 可以形成在数据导体 171、175 和 179 以及半导体 151 的暴露的扩展部 154 上。有机层 80 可以形成在第一钝化层 180x 上。

[0113] 第一钝化层 180x、有机层 80 和栅极绝缘层 140 具有暴露栅极焊盘 129 的第一接触

孔 181。

[0114] 第一钝化层 180x 和有机层 80 具有暴露数据焊盘 179 的第二接触孔 182 以及暴露漏极电极 175 的一部分的第五接触孔 185。

[0115] 多个像素电极 191 形成在有机层 80 上。像素电极 191 可以具有平面形状, 占据由栅极线 121 和数据线 171 围绕的像素区域的大部分。像素电极 191 的总体形状可以为多边形, 该多边形具有基本上平行于栅极线 121 和数据线 171 的边。像素电极 191 的设置具有薄膜晶体管的下侧的两个边缘可以被切角, 但是该形状不限于此。像素电极 191 可以由透明导电材料制成, 诸如 ITO 或 IZO。像素电极 191 可以通过接触孔 185 从漏极电极 175 接收数据电压。

[0116] 第一连接构件 81 的下层 81a 可以在第一接触孔 181 中形成在栅极焊盘 129 上, 并且第二连接构件 82 的下层 82a 可以在第二接触孔 182 中形成在数据焊盘 179 上。第一连接构件 81 的下层 81a 和第二连接构件 82 的下层 82a 可以用与像素电极 191 相同的层形成。

[0117] 第二钝化层 180y 可以形成在像素电极 191 上, 并且参考电极 131 可以形成在第二钝化层 180y 上。

[0118] 参考电极 131 可以包括覆盖数据线 171 的一对垂直部分 135、设置在两个垂直部分 135 之间且彼此分开的多个分支电极 133 以及连接多个分支电极 133 的端部的下水平部分 132a 和上水平部分 132b。垂直部分 135 可以基本上平行于数据线 171, 并可以与数据线 171 重叠同时覆盖数据线 171。下和上水平部分 132a 和 132b 可以基本上平行于栅极线 121。多个分支电极 133 可以基本上彼此平行, 并可以与栅极线 121 的延伸方向形成倾斜角。该倾斜角可以为 45 度或更大。上分支电极 133 和下分支电极 133 可以基于参考电极 131 的虚拟水平中心线而基本上具有翻转对称性。相邻的参考电极 131 共用一个垂直部分 135 且彼此连接。

[0119] 栅极绝缘层 140、第一钝化层 180x、有机层 80 和第二钝化层 180y 具有暴露公共电压线 125 一部分(例如, 扩展部 126 一部分)的多个第六接触孔 186。

[0120] 参考电极 131 可以通过第六接触孔 186 从公共电压线 125 接收预定的电压, 诸如公共电压。参考电极 131 可以与像素电极 191 重叠。参考电极 131 中的彼此相邻的至少两个分支电极 133 与一个像素电极 191 (其可以具有平面形状) 重叠。

[0121] 第一连接构件 81 的上层 81b 可以形成在第一连接构件 81 的下层 81a 上包括在第一接触孔 181 中。第二连接构件 82 的上层 82b 可以形成在第二连接构件 82 的下层 82a 上包括在第二接触孔 182 中。第一连接构件 81 的上层 81b 和第二连接构件 82 的上层 82b 可以用与参考电极 131 相同的层形成。

[0122] 当数据电压施加到像素电极 191 并且参考电压施加到参考电极 131 时, 可以在液晶层 3 中产生电场。

[0123] 将参照图 23 和图 24 描述 TFT 阵列面板的焊盘单元。

[0124] 参照图 23, 栅极焊盘 129 可以设置在基板 110 上, 并且栅极绝缘层 140、第一钝化层 180x 和有机层 80 可以设置在栅极焊盘 129 上。

[0125] 第一接触孔 181 可以形成在栅极绝缘层 140、第一钝化层 180x 和有机层 80 中以暴露栅极焊盘 129 的至少一部分。一个或多个第一接触孔 181 可以形成为各种适合的形状, 诸如平面形状、四边形形状、圆形形状和椭圆形状。

[0126] 第一连接构件 81 的下层 81a 可以形成在通过第一接触孔 181 暴露的栅极焊盘 129 上,并且第一连接构件 81 的上层 81b 可以形成在第一连接构件 81 的下层 81a 上。

[0127] 第二钝化层 180y 可以在其中形成栅极焊盘 129 的区域中被去除。有机层 80 的被第一连接构件 81 的下层 81a 覆盖的第一部分的高度高于有机层 80 的没有被第一连接构件 81 的下层 81a 覆盖的第二部分的高度。因此,可以存在有机层 80 的第一部分和第二部分之间的高度差 dh1。

[0128] 参照图 24,栅极绝缘层 140 可以设置在基板 110 上。第一半导体 159 和第一辅助接触 169 可以设置在栅极绝缘层 140 上,并且数据焊盘 179 可以设置在第一辅助接触 169 上。在某些情况下,第一半导体 159 和第一辅助接触 169 可以被省略。

[0129] 第一钝化层 180x 可以设置在数据焊盘 179 上,并且有机层 80 可以设置在第一钝化层 180x 上。

[0130] 第二接触孔 182 可以形成在第一钝化层 180x 和有机层 80 中以暴露数据焊盘 179 的至少一部分。一个或多个第二接触孔 182 可以形成为各种合适的形状,诸如平面形状、四边形形状、圆形形状和椭圆形状。

[0131] 第二连接构件 82 的下层 82a 可以形成在通过第二接触孔 182 暴露的数据焊盘 179 上,并且第二连接构件 82 的上层 82b 可以形成在第二连接构件 82 的下层 82a 上。

[0132] 第二钝化层 180y 可以在其中形成数据焊盘 179 的区域中被去除。有机层 80 的被第二连接构件 82 的下层 82a 覆盖的第三部分的高度高于有机层 80 的没有被第二连接构件 82 的下层 82a 覆盖的第四部分的高度。因此,可以存在有机层 80 的第三部分和第四部分之间的高度差 dh2。

[0133] 如上所述,第一连接构件 81 和第二连接构件 82 可以包括下层 81a 和 82a 以及上层 81b 和 82b。下层 81a 和 82a 可以用与参考电极 131 (其设置在场产生电极当中的相对较低侧)相同的层形成,并且上层 81b 和 82b 可以用与像素电极 191 (其设置在场产生电极当中的相对较高侧)相同的层形成。

[0134] 因此,下层 81a 和 82a 可以用与场产生电极当中的设置在相对较低侧的场产生电极相同的层形成,并且上层 81b 和 82b 可以用与场产生电极当中的设置在相对较高侧的场产生电极相同的层形成。

[0135] 如上所述,第二钝化层 180y 没有设置在其中形成栅极焊盘 129 和数据焊盘 179 的区域中。因此,与其中第二钝化层 180y 设置在其中形成栅极焊盘 129 和数据焊盘 179 的区域中的 TFT 阵列面板相比,可以降低分别暴露栅极焊盘 129 和数据焊盘 179 的第一接触孔 181 和第二接触孔 182 的高度。

[0136] 第一连接构件 81 和第二连接构件 82 可以包括用与第一场产生电极相同的层形成的下层 81a 和 82a,并可以包括用与第二场产生电极相同的层形成的上层 81b 和 82b。

[0137] 因此,可以防止栅极焊盘 129 与第一连接构件 81 断开,并可以防止数据焊盘 179 与第二连接构件 82 断开。由于分别暴露栅极焊盘 129 和数据焊盘 179 的第一接触孔 181 和第二接触孔 182 的高度被减小,所以设置在第一接触孔 181 和第二接触孔 182 中的凸块(未示出)可以接触驱动电路。

[0138] 此外,有机层 80 的被第一连接构件 81 的下层 81a 覆盖的第一部分的高度高于有机层 80 的没有被第一连接构件 81 的下层 81a 覆盖的第二部分的高度。有机层 80 的被第

二连接构件 82 的下层 82a 覆盖的第三部分的高度高于有机层 80 的没有被第二连接构件 82 的下层 82a 覆盖的第四部分的高度。因此,产生有机层 80 的台阶差 dh1 和 dh2。因此,可以防止形成在多个相邻的栅极焊盘 129 上的多个第一连接构件 81 或形成在多个的相邻数据焊盘 179 上的多个第二连接构件 82 之间的连接。因此,可以防止取决于多个第一连接构件 81 或多个第二连接构件 82 的连接的信号串扰。

[0139] 根据本发明示范性实施例,彼此重叠的两个场产生电极 131 和 191 中的一个可以具有平面形状,并且两个场产生电极 131 和 191 中的另一个具有分支形状。应当理解,两个场产生电极可以具有各种适合的形状,而限于平面形状或分支形状。

[0140] 对于本领域技术人员将是显然的,可以在本发明中进行各种修改和变化,而没有脱离本发明的精神或范围。因此,本发明旨在覆盖本发明的修改和变化,只要它们落在在权利要求书及其等同物的范围内。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17




图 18




图 19




图 20




图 21




图 22




图 23




图 24