



(12) 发明专利

(10) 授权公告号 CN 115938284 B

(45) 授权公告日 2024. 08. 30

(21) 申请号 202211413967.3

G09G 3/3225 (2016.01)

(22) 申请日 2022.11.11

H10K 59/123 (2023.01)

H10K 59/131 (2023.01)

(65) 同一申请的已公布的文献号

申请公布号 CN 115938284 A

(56) 对比文件

CN 114758624 A, 2022.07.15

KR 20190079856 A, 2019.07.08

CN 109360851 A, 2019.02.19

(43) 申请公布日 2023.04.07

(73) 专利权人 武汉天马微电子有限公司

地址 430205 湖北省武汉市东湖新技术开发区流芳园横路8号

审查员 张佳乐

(72) 发明人 唐杨玲 代好 马扬昭

(74) 专利代理机构 北京远智汇知识产权代理有限公司 11659

专利代理师 刘茜阳

(51) Int. Cl.

G09G 3/32 (2016.01)

G09G 3/3208 (2016.01)


权利要求书3页 说明书10页 附图11页

(54) 发明名称

一种显示面板及显示装置

(57) 摘要

本发明公开了一种显示面板及显示装置,显示面板包括:衬底;多个像素驱动电路;多个像素驱动电路中包括沿第一方向相邻排布的第一像素驱动电路和第二像素驱动电路;多条第一电源信号线,沿第二方向延伸并沿第一方向依次排布;第一方向与第二方向相交;第一电源信号线与对应像素驱动电路连接;其中,第一像素驱动电路和第二像素驱动电路共用一条第一电源信号线,且该第一电源信号线位于第一像素驱动电路和第二像素驱动电路之间;像素驱动电路包括多个晶体管;晶体管包括有源层和与有源层绝缘设置的栅极;至少一个晶体管的有源层包括氧化物半导体。本发明提供的技术方案,可优化像素驱动电路,提高显示面板的透光率。



1. 一种显示面板,其特征在于,包括:衬底;

多个像素驱动电路;所述多个像素驱动电路中包括沿第一方向相邻排布的第一像素驱动电路和第二像素驱动电路;

多条第一电源信号线,沿第二方向延伸并沿所述第一方向依次排布;所述第一方向与所述第二方向相交;所述第一电源信号线与对应像素驱动电路连接;

多条复位信号线,沿所述第一方向延伸并沿第二方向依次排布;

多条扫描线,沿所述第一方向延伸并沿第二方向依次排布;

其中,所述第一像素驱动电路和所述第二像素驱动电路共用一条所述第一电源信号线,且该第一电源信号线位于所述第一像素驱动电路和所述第二像素驱动电路之间;

所述像素驱动电路包括多个晶体管;所述晶体管包括有源层和与所述有源层绝缘设置的栅极;至少一个所述晶体管的有源层包括氧化物半导体;

所述像素驱动电路包括:

第三晶体管,所述第三晶体管包括第三有源层和第三栅极;

第四晶体管,所述第四晶体管包括第四有源层和第四栅极;

所述第四有源层的第二端与所述第三有源层的第一端连接;所述第三有源层和所述第四有源层同层设置且包括氧化物半导体;

所述扫描线包括:第一扫描线、第二扫描线和第三扫描线;

所述第二扫描线与所述第四有源层的交叠部分形成所述第四栅极;所述第三扫描线与所述第三有源层的交叠部分形成所述第三栅极;

所述复位信号线与所述第二扫描线之间形成第一间距;所述第二扫描线和所述第一扫描线之间形成第二间距;所述第一扫描线和所述第三扫描线之间形成第三间距;

所述第三间距大于所述第一间距,且所述第三间距大于所述第二间距。

2. 根据权利要求1所述的显示面板,其特征在于,还包括:多条数据线,沿所述第二方向延伸并沿第一方向依次排布;所述数据线包括第一数据线和第二数据线;所述第一数据线与所述第一像素驱动电路连接;所述第二数据线与所述第二像素驱动电路连接;所述第一数据线位于所述第一像素驱动电路靠近所述第一电源信号线的一侧;所述第二数据线位于所述第二像素驱动电路靠近所述第一电源信号线的一侧;

所述像素驱动电路还包括:

第一晶体管,所述第一晶体管包括第一有源层和第一栅极;所述第一晶体管用于为发光器件提供驱动电流;

第二晶体管,所述第二晶体管包括第二有源层和第二栅极;所述第二有源层的第一端与对应数据线连接;所述第二有源层的第二端与所述第一有源层的第一端连接;

在平行于衬底的平面内,所述第一数据线覆盖所述第二有源层;和/或,

所述第二数据线覆盖所述第二有源层。

3. 根据权利要求2所述的显示面板,其特征在于,所述第三有源层的第一端与所述第一栅极连接;所述第三有源层的第二端与所述第一有源层的第二端连接;

所述第四有源层的第一端与所述复位信号线连接;

所述第一有源层和所述第二有源层同层设置且包括硅半导体。

4. 根据权利要求3所述的显示面板,其特征在于,所述第三有源层的第一端通过第一跨

线与所述第一栅极连通；所述第三有源层的第二端通过第二跨线与所述第一有源层的第二端连接。

5. 根据权利要求4所述的显示面板,其特征在于,所述第一跨线和所述第二跨线均为直线型。

6. 根据权利要求3所述的显示面板,其特征在于,所述第一扫描线与所述第二有源层的交叠部分形成所述第二栅极;

在所述像素驱动电路中,所述复位信号线、所述第二扫描线、所述第一扫描线以及所述第三扫描线依次排布。

7. 根据权利要求6所述的显示面板,其特征在于,在所述第一扫描线和所述第三扫描线之间的区域内,所述第三有源层的第二端至所述第四有源层的第一端的有源层,沿所述第二方向延伸。

8. 根据权利要求2所述的显示面板,其特征在于,在平行于所述衬底所在平面内,所述第一电源信号线与所述第一数据线至少部分交叠;和/或,

所述第一电源信号线与所述第二数据线至少部分交叠。

9. 根据权利要求8所述的显示面板,其特征在于,在平行于所述衬底所在平面内,所述第一电源信号线的投影覆盖所述第一数据线和第二数据线。

10. 根据权利要求9所述的显示面板,其特征在于,所述第一电源信号线包括:第一部分、第二部分和至少一个连接部;所述第一部分和所述第二部分均沿所述第二方向延伸;所述连接部连接所述第一部分和所述第二部分;

在平行于所述衬底所在平面内,所述第一部分的投影覆盖所述第一数据线,所述第二部分的投影覆盖所述第二数据线。

11. 根据权利要求1所述的显示面板,其特征在于,沿所述第一方向,相邻所述第一像素驱动电路和所述第二像素驱动电路关于其之间的第一电源信号线对称设置。

12. 根据权利要求6所述的显示面板,其特征在于,还包括:多条发光控制信号线,沿所述第一方向延伸并沿所述第二方向依次排布;

所述像素驱动电路还包括:

存储电容,所述存储电容的第一极复用为所述第一栅极;所述存储电容的第二极与所述第一电源信号线连接;

第五晶体管,包括第五有源层和第五栅极;所述第五有源层的第一端与所述第一电源信号线连接;所述第五有源层的第二端与所述第二有源层的第二端连接;

第六晶体管,包括第六有源层和第六栅极;所述第六有源层的第一端与所述第一有源层的第二端连接;所述第六有源层的第二端与所述发光器件的第一端连接;

第七晶体管,包括第七有源层和第七栅极;所述第七有源层的第一端与所述复位信号线连接;所述第七有源层的第二端与发光器件的第一端连接;

所述第一有源层、第二有源层、第五有源层、第六有源层和第七有源层的同层设置且包括硅半导体;所述发光控制信号线与所述第六有源层的交叠部分形成第六栅极;所述发光控制信号线与所述第五有源层的交叠部分形成第五栅极;所述第一扫描线与所述第七有源层的交叠部分形成第七栅极。

13. 根据权利要求12所述的显示面板,其特征在于,沿所述第一方向,每相邻两个所述

像素驱动电路的存储电容的第二极相连形成辅助信号线；

在每个像素驱动电路中,所述辅助信号线设置于所述第三扫描线远离所述第一扫描线的一侧;所述发光控制信号线设置于所述辅助信号线远离所述第三扫描线的一侧;

所述第一扫描线和所述第三扫描线之间形成第三间距;所述发光控制信号线与所述第三扫描线之间形成第四间距;所述第三间距大于所述第四间距。

14.根据权利要求12所述的显示面板,其特征在于,在平行于衬底所在平面,所述第一数据线与所述第一像素驱动电路的第五有源层至少部分交叠;和/或,所述第二数据线与所述第二像素驱动电路的第五有源层至少部分交叠。

15.根据权利要求12所述的显示面板,其特征在于,所述第一像素驱动电路的第五有源层的第一端复用为所述第二像素驱动电路的第五有源层的第一端。

16.一种显示装置,其特征在于,包括如权利要求1-15任一项所述的显示面板。

一种显示面板及显示装置

技术领域

[0001] 本发明涉及显示技术领域,尤其涉及一种显示面板及显示装置。

背景技术

[0002] 有机发光二极管(organic light-emitting diode,OLED)显示面板具有制造工艺简单、功耗低、质量轻、响应速度快、视角宽、分辨率高以及温度特性宽等优点,具有广泛的应用前景。

[0003] 目前显示面板由于极高的屏占比,给人们带来全新的视觉体验和感官冲击,成为显示面板厂商竞相追求的目标。当需要设置感光元件时常将感光元件设置在屏下,并透过显示面板获取环境光源进行感光控制,实现全面屏效果。

[0004] 但是,用于驱动OLED发光的像素驱动电路结构复杂,导致用于驱动该像素驱动电路工作的外围电路也变的非常复杂,显示面板无法满足高透要求,例如,当感光元件为屏下摄像头时,屏下摄像头的拍照效果较差。

发明内容

[0005] 本发明实施例提供了一种显示面板及显示装置,以优化像素驱动电路,提高显示面板的透光率。

[0006] 第一方面,本发明实施例提供了一种显示面板,包括:衬底;

[0007] 多个像素驱动电路;所述多个像素驱动电路中包括沿第一方向相邻排布的第一像素驱动电路和第二像素驱动电路;

[0008] 多条第一电源信号线,沿第二方向延伸并沿所述第一方向依次排布;所述第一方向与所述第二方向相交;所述第一电源信号线与对应像素驱动电路连接;

[0009] 其中,所述第一像素驱动电路和所述第二像素驱动电路共用一条所述第一电源信号线,且该第一电源信号线位于所述第一像素驱动电路和所述第二像素驱动电路之间;

[0010] 所述像素驱动电路包括多个晶体管;所述晶体管包括有源层和与所述有源层绝缘设置的栅极;至少一个所述晶体管的有源层包括氧化物半导体。

[0011] 第二方面,本发明实施例还提供了一种显示装置,包括本发明任意实施例提供的显示面板。

[0012] 本发明中,在衬底上形成阵列排布的像素驱动电路时,沿第一方向相邻设置有第一像素驱动电路和第二像素驱动电路,并且相邻的第一像素驱动电路和第二像素驱动电路共用一条第一电源信号线,第一电源信号线沿第二方向延伸并设置于第一像素驱动电路和第二像素驱动电路之间。沿第一方向相邻像素驱动电路之间共用一条第一电源信号线的设置,相对于每个像素驱动电路设置一条第一电源信号线,能够有效节省第一电源信号线的布线,降低像素驱动电路的复杂程度,有利于增加整体或部分像素驱动电路的透光面积,形成高透区,且透光效果较佳,可在高透区实现透明显示或者设置屏下感光器件,满足用户多样化美观性的显示屏设计需求。此外,本实施例中无论是第一像素驱动电路,还是第二像素

驱动电路,其包含的晶体管中至少存在一个晶体管的有源层包括氧化物半导体,氧化物半导体相对于硅半导体具有更高的透光性,进一步增强了像素驱动电路的透光性,满足用户对于高透区的光线透过率需求。

附图说明

- [0013] 图1为本发明实施例提供的一种显示面板的结构示意图;
- [0014] 图2为图1中区域A1的一种局部放大示意图;
- [0015] 图3为现有技术中一种显示面板的结构示意图;
- [0016] 图4为本发明实施例提供的一种像素驱动电路的结构示意图;
- [0017] 图5为图1中区域A1的另一种局部放大示意图;
- [0018] 图6为图1中区域A1的另一种局部放大示意图;
- [0019] 图7为图1中区域A1的另一种局部放大示意图;
- [0020] 图8为图1中区域A1的另一种局部放大示意图;
- [0021] 图9为图3中区域A2的一种局部放大示意图;
- [0022] 图10为图9中像素驱动电路的结构示意图;
- [0023] 图11为本发明实施例提供的一种显示装置的结构示意图。

具体实施方式

[0024] 下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。

[0025] 应当理解,尽管在本申请实施例中可能采用术语第一、第二等来描述像素驱动电路、扫描线、晶体管等,但这些像素驱动电路、扫描线、晶体管等不应限于这些术语。这些术语仅用来将像素驱动电路、扫描线、晶体管等彼此区分开。例如,在不脱离本申请实施例范围的情况下,第一晶体管也可以被称为第二晶体管,类似地,第二晶体管也可以被称为第一晶体管。

[0026] 随着用户对高透区的高透率需求越来越高,本发明实施例主要对显示面板的驱动电路进行重新布局和设计,以在不影响整体负载loading的情况下得到更高的光线透过率,如图1和图2所示,图1为本发明实施例提供的一种显示面板的结构示意图,图2为图1中区域A1的一种局部放大示意图,本发明实施例提供了一种显示面板,包括:衬底11;

[0027] 多个像素驱动电路121;多个像素驱动电路121中包括沿第一方向X相邻排布的第一像素驱动电路121a和第二像素驱动电路121b;

[0028] 多条第一电源信号线13,沿第二方向Y延伸并沿第一方向X依次排布;第一方向X与第二方向Y相交;第一电源信号线13与对应像素驱动电路121连接(图1中未示出第一电源信号线13与对应像素驱动电路121的连接关系);

[0029] 其中,第一像素驱动电路121a和第二像素驱动电路121b共用一条第一电源信号线13,且该第一电源信号线13位于第一像素驱动电路121a和第二像素驱动电路121b之间;

[0030] 如图2所示,像素驱动电路121包括多个晶体管M(例如,第一晶体管M1);晶体管M包括有源层B和与有源层B绝缘设置的栅极G;至少一个晶体管M的有源层B包括氧化物半导体。

[0031] 本发明中,在衬底上形成阵列排布的像素驱动电路时,沿第一方向相邻设置有第一像素驱动电路和第二像素驱动电路,并且相邻的第一像素驱动电路和第二像素驱动电路共用一条第一电源信号线,第一电源信号线沿第二方向延伸并设置于第一像素驱动电路和第二像素驱动电路之间。沿第一方向相邻像素驱动电路之间共用一条第一电源信号线的设置,相对于每个像素驱动电路设置一条第一电源信号线,能够有效节省第一电源信号线的布线,降低像素驱动电路的复杂程度,有利于增加整体或部分像素驱动电路的透光面积,形成高透区,且透光效果较佳,可在高透区实现透明显示或者设置屏下感光器件,满足用户多样化美观性的显示屏设计需求。此外,本实施例中无论是第一像素驱动电路,还是第二像素驱动电路,其包含的晶体管中至少存在一个晶体管的有源层包括氧化物半导体,氧化物半导体相对于硅半导体具有更高的透光性,进一步增强了像素驱动电路的透光性,满足用户对于高透区的光线透过率需求。

[0032] 以上是本发明的核心思想,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下,所获得的所有其他实施例,都属于本发明保护的范围。

[0033] 如图1和图2所示,显示面板包括衬底11以及衬底11上设置的像素12,像素12包括发光器件122以及驱动发光器件122发光的像素驱动电路121。像素驱动电路121能够产生驱动发光器件122的驱动电流,使得发光器件122响应于驱动电流而发光,显示出待显示亮度。发光器件122为电流型器件,例如可以为有机发光器件OLED,以及微发光二极管Micro LED或Mini LED等,本实施例发光器件122的具体类型不进行具体限定。

[0034] 如图1所示,在平行于衬底11的平面内,显示面板包括显示区AA和至少部分围绕显示区AA的非显示区NA。显示区AA中可以设置有多条像素驱动电路121。本实施例中,像素驱动电路121可以沿第一方向X依次排布,像素驱动电路121可以包括第一像素驱动电路121a和第二像素驱动电路121b。第一像素驱动电路121a和第二像素驱动电路121b沿第一方向X相邻设置。

[0035] 显示面板还包括第一电源信号线13,第一电源信号线13可以沿第二方向Y延伸,并且沿第一方向X依次排布,第一方向X与第二方向Y相交,可选的,第一方向X与第二方向Y相互垂直。第一电源信号线13与对应像素驱动电路121连接,用于为对应像素驱动电路121提供第一电源信号PVDD。图1中未示出像素驱动电路121与对应第一电源信号线13的连接,但一般情况下,第一电源信号线13用于为其延伸方向上临近的像素驱动电路121提供第一电源信号。本实施例中,在每对相邻的第一像素驱动电路121a和第二像素驱动电路121b之间的区域设置一条第一电源信号线13。该第一电源信号线13可以分别为第一像素驱动电路121a和第二像素驱动电路121b提供第一电源信号。则相对于现有技术中,同一行像素驱动电路中,每个像素驱动电路对应一条第一电源信号线的方案,如图3所示,图3为现有技术中一种显示面板的结构示意图。显示面板包括显示区AA'和非显示区NA'。沿行方向X'上,每个像素12'对应一条第一电源信号线13',则每个像素驱动电路121'对应一条第一电源信号线13',而本实施例中,相邻的第一像素驱动电路121a和第二像素驱动电路121b共用一条第一电源信号线13,则本发明实施例有效节省第一电源信号线13的设置条数,有效降低像素驱动电路的布线复杂程度,增大像素驱动电路的透光率,便于实现高透区,以进行感光元件的设置,或者进行透明显示的设计。

[0036] 像素驱动电路121一般由多个晶体管M相互连接形成,每个晶体管M均设置有有源层B和与有源层B间隔绝缘层设置的栅极G,在平行于衬底11的平面内,每个晶体管M的有源层B覆盖其对应的栅极G,从而形成导电沟道,使得每个晶体管M均具有开关管的作用。需要注意的是,本实施例中,像素驱动电路121中至少一个晶体管M的有源层B包括氧化物半导体。如图2所示,示例性的,每个像素驱动电路121中可以包括7个晶体管M,本实施例中将7个晶体管M中的一个或多个晶体管M的有源层B的材料设置为氧化物半导体。现有技术中,显示面板内像素驱动电路的晶体管的有源层一般选为硅半导体。例如,对于LTPS工艺的晶体管,其有源层选为低温多晶硅。而本申请中,部分晶体管的有源层B包括氧化物半导体。示例性的,部分晶体管采用IGZO工艺,晶体管的有源层可以为氧化铟锡。需要注意的是,氧化物半导体的透光率是高于硅半导体的,示例性的,氧化铟锡的透光率可达95%,而低温多晶硅的透光率仅能达到85%,所以本实施例将像素驱动电路121中的部分晶体管的有源层B设置为氧化物半导体,能够进一步增大像素驱动电路的光线透过率,有利于形成满足用户要求的高透区,提高屏下感光元件的检测效果。

[0037] 在上述实施例的基础上,继续参考图1和图2,显示面板还可以包括:多条数据线14,沿第二方向Y延伸并沿第一方向X依次排布;数据线14包括第一数据线141和第二数据线142;第一数据线141与第一像素驱动电路121a连接;第二数据线142与第二像素驱动电路121b连接;第一数据线141位于第一像素驱动电路121a靠近第一电源信号线13的一侧;第二数据线142位于第二像素驱动电路121b靠近第一电源信号线13的一侧;像素驱动电路121包括:第一晶体管M1,第一晶体管M1包括第一有源层B1和第一栅极G1;第一晶体管M1用于为发光器件122提供驱动电流;第二晶体管M2,第二晶体管M2包括第二有源层B2和第二栅极G2;第二有源层B2的第一端与对应数据线14连接;第二有源层B2的第二端与第一有源层B1的第一端连接;在平行于衬底11的平面内,第一数据线141覆盖第二有源层B2;和/或,第二数据线142覆盖第二有源层B2。

[0038] 如图1所示,显示面板还包括数据线14,数据线14沿第二方向Y延伸,用于为对应像素驱动电路121提供数据信号Vdata,本实施例中将为第一像素驱动电路121a提供数据信号Vdata的数据线14称为第一数据线141,将为第二像素驱动电路121b提供数据信号Vdata的数据线14称为第二数据线142。如图1所示,第一数据线141设置于第一像素驱动电路121a靠近第一电源信号线13的一侧,第二数据线142设置于第二像素驱动电路121b靠近第一电源信号线13的一侧,也即,在第一像素驱动电路121a和第二像素驱动电路121b之间的区域,第一数据线141、第一电源信号线13和第二数据线142依次排布,本实施例中,沿第二方向Y延伸的信号线集中设置,可有效节省出像素驱动电路121的其他区域进行透光区设置,提高高透区的透过率,更进一步的,若集中设置的多条信号线分设于两层甚至多层,则可控制其在衬底11所在平面至少部分重合,从而进一步降低上述信号线所占的平面面积,提高高透区的光线透过率,屏下感光元件或透明显示的设计需求。

[0039] 图4为本发明实施例提供的一种像素驱动电路的结构示意图,参考图2和图4,无论是第一像素驱动电路121a,还是第二像素驱动电路121b,均包括第一晶体管M1和第二晶体管M2。第一晶体管M1包括第一有源层B1和第一栅极G1,第一栅极G1在衬底11所在平面覆盖第一有源层B1。需要注意的是,本实施例中,每个晶体管M均包括有源层,甚至相邻晶体管M之间可通过有源层连接,有源层的布置范围可以较大,但是仅将当前晶体管M有源层覆盖的

栅极部分作为当前晶体管M的栅极,例如,第一有源层B1覆盖的栅极部分为第一栅极G1,第二有源层B2覆盖的栅极部分为第二栅极G2。无论是第一像素驱动电路121a,还是第二像素驱动电路121b,其第二有源层B2的第一端通过过孔K1与对应数据线14连接,第二有源层B2的第二端与第一有源层B1的第一端连接,如图2所示,第二有源层B2的第二端与第一有源层B1的第一端之间直接通过有源层连接,无需经过过孔,如图2所示,在平行于衬底11的平面内,第一数据线141可以覆盖第二有源层B2,则进一步降低第一数据线141和第二有源层B2所占用的像素驱动电路的平面面积,提高像素驱动电路内透光区的面积,获取高透过率的显示面板。或者,也可以将第二数据线142覆盖第二有源层B2,同样可以提高像素驱动电路内透光区的面积。在此基础上,可以同时控制第一数据线141覆盖第一像素驱动电路121a的第二有源层B2,第二数据线142覆盖第二像素驱动电路121b的第二有源层B2,从而更程度的提升第一像素驱动电路121a和第二像素驱动电路121b内透光区面积,获取更高质量的高透区。

[0040] 继续参考图2和图4,可选的,显示面板还可以包括:多条复位信号线Vref,沿第一方向X延伸并沿第二方向Y依次排布;像素驱动电路121还包括:第三晶体管M3,第三晶体管M3包括第三有源层B3和第三栅极G3;第三有源层B3的第一端与第一栅极G1连接;第三有源层B3的第二端与第一有源层B1的第二端连接;第四晶体管M4,第四晶体管M4包括第四有源层B4和第四栅极G4;第四有源层B4的第一端与复位信号线Vref连接;第四有源层B4的第二端与第三有源层B3的第一端连接;第一有源层B1和第二有源层B2同层设置且包括硅半导体;第三有源层B3和第四有源层B4同层设置且包括氧化物半导体。

[0041] 除了第一晶体管M1和第二晶体管M2,像素驱动电路121还包括第三晶体管M3和第四晶体管M4。同理,第三晶体管M3包括第三有源层B3和第三栅极G3,第四晶体管M4包括第四有源层B4和第四栅极G4。第三晶体管M3的第三有源层B3的第一端与第一栅极G1连接,第二端与第一有源层B1的第二端连接。第四晶体管的第四有源层B4的第一端通过过孔K2与复位信号线Vref连接,第二端与第三有源层B3的第一端连接,同时也与第一晶体管M1的第一栅极G1连接。需要注意的是,本实施例中,第一晶体管M1和第二晶体管M2的有源层为硅半导体,则第一有源层B1和第二有源层B2可同层设置。第三晶体管M3和第四晶体管M4的有源层为氧化物半导体,则第三有源层B3和第四有源层B4同层设置。因为第一晶体管M1和第三晶体管M3的有源层位于不同的膜层,则第一有源层B1的第二端可通过过孔与第三有源层B3的第二端连接。其中,第三晶体管M3和第四晶体管M4的有源层均为氧化物半导体,其透光率高于硅半导体,则第三晶体管M3和第四晶体管M4所在区域的透光率高,从而在整体上提高显示面板的透光率。此外,相较于硅半导体,氧化物半导体的有源层使得对应晶体管漏电流降低,有利于提高像素显示的准确性,提升整个显示面板的显示效果。本实施例将控制驱动管(第一晶体管M1)的第三晶体管M3和第四晶体管M4的有源层材料设置为氧化物半导体,有利于降低第三晶体管M3和第四晶体管M4的漏电流,提升第一晶体管M1的导通和关断的准确性,最终提升发光器件的驱动电流的准确性。

[0042] 继续参考图2,可选的,第三有源层B3的第一端通过第一跨线15与第一栅极G1连通;第三有源层B3的第二端通过第二跨线16与第一有源层B1的第二端连接。本实施例通过第一跨线15将第三有源层B3的第一端与第一栅极G1连通,并通过第二跨线16完成硅半导体膜层与氧化物半导体膜层之间的换线。第一跨线15和第二跨线16均尽量占用面积较小,或

者尽量与其他膜层至少部分交叠,从而避免第一跨线15和第二跨线16对光线透过率的影响。如图2所示,第一跨线15采用斜拉设置方式,尽量与第一栅极G1以及其他膜层交叠,从而降低对光线的阻挡,第二跨线15设置较短,同样能够降低水平面积的占用,提高显示面板的光线透过率。可选的,第一跨线15和第二跨线16可以均为直线型。两点之间,线段最短,本实施例在连接第三有源层B3的第一端和第一栅极G1时,采用直线型的第一跨线15,并且在连接第三有源层B3的第二端和第一有源层B1的第二端时,采用直线型的第二跨线16,有效降低第一跨线15的弯折设置,有利于进一步降低第一跨线15的平面占用面积,提高显示面板的透光率。

[0043] 继续参考图2,可选的,显示面板还可以包括:多条扫描线,沿第一方向X延伸并沿第二方向Y依次排布;扫描线包括:第一扫描线S1、第二扫描线S2和第三扫描线S3;第一扫描线S1与第二有源层B2的交叠部分形成第二栅极G2;第二扫描线S2与第四有源层B4的交叠部分形成第四栅极G4;第三扫描线S3与第三有源层B3的交叠部分形成第三栅极G3;在像素驱动电路中,复位信号线Vref、第二扫描线S2、第一扫描线S1以及第三扫描线S3依次排布。

[0044] 因为不同的有源层材料,其对应的晶体管的类型不同,示例性的,硅半导体材料的晶体管常为P型晶体管,当栅极接收的信号为高电平时导通,而氧化物半导体材料的晶体管常为N型晶体管,当栅极接收的信号为低电平时导通。则氧化物半导体的晶体管需要单独设置扫描信号进行控制,本实施例中,每个像素驱动电路对应多条扫描线,沿第一方向X延伸并沿第二方向Y依次排布,每个像素驱动电路对应第一扫描线S1、第二扫描线S2和第三扫描线S3。晶体管的栅极可以是单独设置的结构,也可以是扫描线与有源层的重叠部分形成的结构。示例性的,对于第一晶体管M1,其第一栅极G1为单独设置结构,而对于第二晶体管M2、第三晶体管M3和第四晶体管M4而言,其栅极与扫描线连接,则第一扫描线S1与第二有源层B2的交叠部分形成第二栅极G2,第三扫描线S3与第三有源层B3的交叠部分形成第三栅极G3,第二扫描线S2与第四有源层B4的交叠部分形成第四栅极G4。在沿第二方向Y上,复位信号线Vref、第二扫描线S2、第一扫描线S1以及第三扫描线S3依次排布,如图2所示,第二扫描线S2位于第一扫描线S1远离第三扫描线S3的一侧,而第一晶体管M1靠近第三扫描线S3设置,第二晶体管M2需要通过第二有源层B2与第一晶体管M1连接,形成第二栅极G2的第一扫描线S1更加靠近第三扫描线S3,有利于将硅半导体材料的第二有源层B2设置较短。相对于第二晶体管M2,第三扫描线S3形成第三栅极G3,则第三晶体管M3靠近第三扫描线S3设置,而形成第四栅极G4的第二扫描线S2距离第三扫描线S3较远,则第四晶体管M4距离第三晶体管M3较远,第四晶体管M4和第三晶体管M3之间的氧化物半导体材料的有源层设置较长,但是因为氧化物半导体材料的透光率高于硅半导体材料,所以本实施氧化物半导体材料的有源层设置较长,硅半导体材料的有源层设置较短,相对于将第一扫描线S1位于第二扫描线S2远离第三扫描线S3的一侧的方案,本实施例尽量降低硅半导体材料的设置长度,增长氧化物半导体材料的设置长度,有利于从整体上提高整个显示面板的光线透过率,获取显示面板的高质量高透区,满足用户对高透区的要求。

[0045] 继续参考图2,可选的,复位信号线Vref与第二扫描线S2之间形成第一间距d1;第二扫描线S2和第一扫描线S1之间形成第二间距d2;第一扫描线S1和第三扫描线S3之间形成第三间距d3;第三间距d3大于第一间距d1,且第三间距d3大于第二间距d2。

[0046] 本实施例中,复位信号线Vref、第二扫描线S2、第一扫描线S1以及第三扫描线S3依

次排布,其中,复位信号线Vref与第二扫描线S2存在第一间距d1,第二扫描线S2和第一扫描线S1存在第二间距d2,第一扫描线S1和第三扫描线S3之间存在第三间距d3,本实施例中的间距指的是两条信号线之间的间隙,如图2所示,也即,两条信号线距离最近的边缘之间的距离。 $d3 > d1$,且 $d3 > d2$,则第一扫描线S1和第三扫描线S3之间形成较大间隙,则本实施例可着重在第一扫描线S1和第三扫描线S3减少信号线和膜层结构的设置,从而在第一扫描线S1和第三扫描线S3之间形成透光率较高的高透区,更易实现显示面板的透明显示,满足用户的高透需求。

[0047] 可选的,在第一扫描线S1和第三扫描线S3之间的区域内,第三有源层B3的第二端至第四有源层B4的第一端的有源层,沿第二方向Y延伸。

[0048] 在像素驱动电路中,第三晶体管M3靠近第一扫描线S1设置,第四晶体管M4靠近第三扫描线S3设置,当第三晶体管M3通过第三有源层B3的第二端与第四晶体管M4的第四有源层B4的第一端连接时,其直接通过与第三有源层B3和第四有源层B4同层的有源层连接。并且为了降低第三有源层B3的第二端至第四有源层B4的第一端的有源层的占用面积,其可以沿第二方向Y延伸,尽量减少沿第一方向X的弯折,从而提升第一扫描线S1和第三扫描线S3之间间隙的透光率。可选的,若第三有源层B3和第四有源层B4均为氧化物半导体,则第三有源层B3的第二端至第四有源层B4的第一端的有源层同样为氧化物半导体,氧化物半导体比硅半导体的透光性高,从而进一步提升第一扫描线S1和第三扫描线S3之间间隙的透光率。

[0049] 如图2所示,第一数据线141、第一电源信号线13以及第二数据线142可以依次排布,或者,为了进一步降低上述三条信号线在沿第一方向X上占用的宽度,提高像素驱动电路的光线透光率,若上述三条信号线未同层设置,则可将不同膜层之间的信号线在衬底11所在平面重叠设置。如图5和图6所示,图5为图1中区域A1的另一种局部放大示意图,图6为图1中区域A1的另一种局部放大示意图,可选的,在平行于衬底11所在平面内,第一电源信号线13与第一数据线141至少部分交叠;和/或,第一电源信号线13与第二数据线142至少部分交叠。本实施例中,第一数据线141和第二数据线142可同层设置,第一电源信号线13位于另一膜层,参考图5,在平行于衬底11所在平面内,第一电源信号线13可以与第一数据线141至少部分交叠,图5中示出部分交叠的示意图,当然的,第一电源信号线13还可以完全覆盖第一数据线141,或者,参考图6,在平行于衬底11所在平面内,第一电源信号线13可以与第二数据线142至少部分交叠,同样的,图6中示出部分交叠的示意图,第一电源信号线13还可以完全覆盖第二数据线142,本实施例对此不进行特殊限定。上述方案均能够降低第一数据线141、第一电源信号线13以及第二数据线142在整体上占用显示面板的平面面积,便于节省空间以布置高透区。甚至,第一电源信号线13可以与第一数据线141和第二数据线142均存在交叠,以进一步降低第一数据线141、第一电源信号线13以及第二数据线142占用显示面板的平面面积。需要注意的是,为了明显的示出数据线14与第一电源信号线13的交叠关系,图5和图6特意加宽了第一电源信号线13的宽度进行示意,便于表示清楚膜层关系,但本实施例中图2、图5和图6中第一电源信号线13的宽度未变,相对于图2,图5和图6中第一电源信号线13与数据线14之间存在交叠关系,是因为第一数据线141和第二数据线142之间的间隙得到降低,从而整体上减小了第一数据线141、第一电源信号线13以及第二数据线142在第一方向X上的整体占用宽度。

[0050] 如图7所示,图7为图1中区域A1的另一种局部放大示意图,可选的,在平行于衬底

11所在平面内,第一电源信号线13的投影覆盖第一数据线141和第二数据线142。当第一电源信号线13可以与第一数据线141和第二数据线142均存在交叠,可使得第一电源信号线13同时覆盖第一数据线141和第二数据线142,则进一步降低第一数据线141、第一电源信号线13以及第二数据线142在整体上占用显示面板的平面面积,通过像素驱动电路的布局设计,节省出空间提升显示面板的透光率,且不影响各信号的电压降,例如,第一电源信号,第一数据信号以及第二数据信号等的电压降,保持显示面板的原有发光性能。

[0051] 当第一电源信号线13的投影覆盖第一数据线141和第二数据线142时,除了图7所示的覆盖关系,还可以如图8所示,图8为图1中区域A1的另一种局部放大示意图,可选的,第一电源信号线13包括:第一部分131、第二部分132和至少一个连接部133;第一部分131和第二部分132均沿第二方向Y延伸;连接部133连接第一部分131和第二部分132;在平行于衬底11所在平面内,第一部分131的投影覆盖第一数据线141,第二部分132的投影覆盖第二数据线142。本实施例中,第一电源信号线13还可以设置有镂空结构,则第一电源信号线13虽然同时覆盖第一数据线141和第二数据线142,但是并没有覆盖第一数据线141和第二数据线142之间的间隙,从而进一步提高像素驱动电路的透光面积。具体的,如图8所示,第一电源信号线13包括第一部分131、第二部分132和至少一个连接部133,第一部分131覆盖第一数据线141,第二部分132覆盖第二数据线142,第一部分131和第二部分132电位相同,通过连接部133连接。

[0052] 可选的,本实施例中连接部133与像素驱动电路的其他膜层至少部分重合,示例性的,如图8所示,因为其他膜层通过过孔结构与第一电源信号线13连接,则连接部133可以设置于过孔结构设置的位置,从而不占用其他未设置膜层结构的区域,提高像素驱动电路的透光面积。可选的,连接部133的设置个数可以为多个,从而增强第一部分131和第二部分132的连接关系,提升第一部分131和第二部分132上电位稳定性,提高显示面板的显示效果。

[0053] 继续参考图至图8,可选的,沿第一方向X,相邻第一像素驱动电路121a和第二像素驱动电路121b关于其之间的第一电源信号线13对称设置。为便于进行像素驱动电路的布局,本实施例可将相邻第一像素驱动电路121a和第二像素驱动电路121b设置成关于第一电源信号线13所在直线对称的结构,有利于集中透光区域,且降低电路布局难度。

[0054] 继续参考图2和图4,可选的,显示面板还可以包括:多条发光控制信号线EMIT,沿第一方向X延伸并沿第二方向Y依次排布;像素驱动电路还包括:存储电容,存储电容的第一极Cb1复用为第一栅极G1;存储电容的第二极Cb2与第一电源信号线13连接;第五晶体管M5,包括第五有源层B5和第五栅极G5;第五有源层B5的第一端与第一电源信号线13连接;第五有源层B5的第二端与第二有源层B2的第二端连接;第六晶体管M6,包括第六有源层B6和第六栅极G6;第六有源层B6的第一端与第一有源层B1的第二端连接;第六有源层B6的第二端与发光器件122的第一端连接;第七晶体管M7,包括第七有源层B7和第七栅极G7;第七有源层B7的第一端与复位信号线Vref连接;第七有源层B7的第二端与发光器件122的第一端连接;第一有源层B1、第二有源层B2、第五有源层B5、第六有源层B6和第七有源层B7的同层设置且包括硅半导体;发光控制信号线EMIT与第六有源层B6的交叠部分形成第六栅极G6;发光控制信号线EMIT与第五有源层B5的交叠部分形成第五栅极G5;第一扫描线S1与第七有源层B7的交叠部分形成第七栅极G7。

[0055] 可选的,沿第一方向X,每相邻两个像素驱动电路的存储电容的第二极Cb2相连形成辅助信号线17;在每个像素驱动电路中,辅助信号线17设置于第三扫描线S3远离第一扫描线S1的一侧;发光控制信号线EMIT设置于辅助信号线17远离第三扫描线S3的一侧;第一扫描线S1和第三扫描线S3之间形成第三间距d3;发光控制信号线EMIT与第三扫描线S3之间形成第四间距d4;第三间距d3大于第四间距d4。

[0056] 像素驱动电路还包括存储电容,存储电容包括相对设置的第一极Cb1和第二极Cb2,存储电容的第一极Cb1与第一晶体管M1的栅极连接,则存储电容的第一极Cb1本身即可作为第一栅极G1,存储电容的第二极Cb2连接第一电源信号线13,则沿第一方向X上,相邻像素驱动电路的存储电容的第二极Cb2连接形成沿第一方向X延伸的辅助信号线17,辅助信号线17可通过过孔K3与第一电源信号线13连接。像素驱动电路还包括第五晶体管M5、第六晶体管M6和第七晶体管M7。第五晶体管M5包括第五有源层B5和第五栅极G5,第六晶体管M6包括第六有源层B6和第六栅极G6,第七晶体管M7包括第七有源层B7和第七栅极G7,发光控制信号线EMIT与第六有源层B6的交叠部分形成第六栅极G6,发光控制信号线EMIT与第五有源层B5的交叠部分形成第五栅极G5,第一扫描线S1与第七有源层B7的交叠部分形成第七栅极G7。其中,第五晶体管M5和第六晶体管M6能够顺次将第一电源信号线13、第一晶体管M1以及发光器件122的第一端(阳极),形成驱动电流通路。第七晶体管M7用于连接发光控制信号线EMIT和发光器件122的阳极,用于在非发光器件,对发光器件122的阳极复位,提高发光器件122的显示精准度,发光器件122的负极可连接第二电源信号PVEE。综上,如图2所示,每个像素驱动电路均包括7个晶体管,其中,各信号线的排布顺序为复位信号线Vref、第二扫描线S2、第一扫描线S1、第三扫描线S3、辅助信号线17和发光控制信号线EMIT,发光控制信号线EMIT与第三扫描线S3之间存在第四间距d4, $d3 > d4$,将体积较大的第一晶体管M1设置于第三扫描线S3和发光控制信号线EMIT之间,第一扫描线S1和第三扫描线S3之间预留出较大空隙,进行透光区域设置。显示面板中部分或全部像素驱动电路进行上述布局设计,能够形成满足用户需求的高透过率,提升用户体验。

[0057] 继续参考图2,可选的,在平行于衬底11所在平面,第一数据线141与第一像素驱动电路121a的第五有源层B5至少部分交叠;和/或,第二数据线142与第二像素驱动电路121b的第五有源层B5至少部分交叠。第一像素驱动电路121a和第二像素驱动电路121b的第五有源层B5可以与第二有源层B2相同,沿第二方向Y延伸,并与对应的数据线141存在交叠,进一步重复利用像素驱动电路在衬底11所在平面的平面面积,提升透光区的面积,提高显示面板透过率。

[0058] 继续参考图2,可选的,第一像素驱动电路121a的第五有源层B5的第一端复用为第二像素驱动电路121b的第五有源层B5的第一端。无论是第一像素驱动电路121a,还是第二像素驱动电路121b,其第五有源层B5的第一端均连接相同的信号线,也即,第一电源信号线13。则第一像素驱动电路121a的第五有源层B5和第二像素驱动电路121b的第五有源层B5共用第一端,节省第五有源层B5的布线,并且,第一像素驱动电路121a和第二像素驱动电路121b共用一个过孔K4与第一电源信号线13,进一步简化像素驱动电路的制作工艺。

[0059] 在上述实施例的基础上,本实施例将本提案像素驱动电路的布局图同现有技术中像素驱动电路的布局图进行对比。参考图9和图10,图9为图3中区域A2的一种局部放大示意图,图10为图9中像素驱动电路的结构示意图。在现有技术中的示例中,每个像素驱动电路

同样设置有7个晶体管,晶体管M1' ~ M7'。不同的是,沿第一方向X,每个像素驱动电路对应一条数据线14' 和一条第一电源信号线13', 与本发明实施例相比,数据线14' 和第一电源信号线13' 占用较宽的平面面积。并且,在沿第二方向Y上,复位信号线Vref、第一扫描线S1'、第二扫描线S2' 和发光控制信号线EMIT依次排布,7个晶体管均匀设置于各条扫描线之间,示例性的,第一扫描线S1' 和第二扫描线S2' 之间形成有屏蔽层15', 其与第一电源信号线13' 连接,用于形成电容屏蔽,减少数据信号对N1节点的影响,第二扫描线S2' 和发光控制信号线EMIT之间设置有晶体管M1'。则上述像素驱动电路中并无专用的透光区设置,无法形成本实施例中的显示面板的高透区。并且,为各个晶体管均为硅半导体材料的有源层,其透光率较低,且为了避免晶体管M3' 和晶体管M4' 的漏电流,晶体管M3' 和晶体管M4' 设置成双栅结构,进一步增大了有源层的设置面积。而本实施例中第三晶体管M3和第四晶体管M4的有源层均为氧化物半导体材料,光线透过率更强,且氧化物半导体材料的第三晶体管M3和第四晶体管M4漏电流较小,不需要设置成双栅结构,降低有源层的设置面积,进一步提升透光率。相对于现有技术中的像素驱动电路,本实施例中像素驱动电路在不影响像素驱动电路正常驱动电流的同时,从电路布局和工艺设置等方面,大大提升像素驱动电路中透光区域的面积,提升显示面板的透光率。

[0060] 本发明实施例还提供一种显示装置。图11为本发明实施例提供的一种显示装置的结构示意图,如图11所示,本发明实施例提供的显示装置包括本发明任意实施例所述的显示面板200。显示装置可以为如图11中所示的手机,也可以为电脑、电视机、智能穿戴设备等,本实施例对此不作特殊限定。

[0061] 本发明实施例中显示装置包括本发明任意实施例提供的显示面板的技术特征,具有相应特征具备的有益效果,此处不再赘述。

[0062] 注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。




图1




图2




图3




图4




图5




图6




图7




图8




图9




图10




图11