

(12) 发明专利申请

(10) 申请公布号 CN 102623463 A

(43) 申请公布日 2012. 08. 01

(21) 申请号 201210015219. X

(22) 申请日 2012. 01. 17

(30) 优先权数据

2011-014110 2011. 01. 26 JP

(71) 申请人 索尼公司

地址 日本东京

(72) 发明人 太田一生

(74) 专利代理机构 北京信慧永光知识产权代理

有限责任公司 11290

代理人 武玉琴 陈桂香

(51) Int. Cl.

H01L 27/146(2006. 01)


权利要求书 2 页 说明书 13 页 附图 10 页

(54) 发明名称

固体摄像元件及其制造方法和电子装置

(57) 摘要

本发明涉及固体摄像元件及其制造方法和包括该固体摄像元件的电子装置。所述固体摄像元件包括：布线层；电荷积累单元，其包括设置在所述布线层上的半导体层；及光电转换膜，其设置在所述半导体层上，其中，在所述电荷积累单元中设置有具有开口的钉扎层，所述电荷积累单元的设置有所述钉扎层的区域位于所述电荷积累单元与所述光电转换膜之间的界面处，所述钉扎层的导电类型与所述电荷积累单元的导电类型相反。本发明的固体摄像元件能够防止由于光照射到电荷积累单元上而引起的噪声的产生，以及能够防止由电荷积累单元的界面区域中的缺陷能级导致的噪声的产生，因而能够提高图像质量。



1. 一种固体摄像元件,其包括:  
布线层;  
电荷积累单元,其包括设置在所述布线层上的半导体层;及  
光电转换膜,其设置在所述半导体层上,  
其中,在所述电荷积累单元中设置有钉扎层,所述电荷积累单元的设置有所述钉扎层的区域位于所述电荷积累单元与所述光电转换膜之间的界面处,所述钉扎层具有开口,所述钉扎层的导电类型与所述电荷积累单元的导电类型相反。
2. 如权利要求 1 所述的固体摄像元件,其中,  
在所述半导体层中设置有浮动扩散部,所述半导体层的设置有所述浮动扩散部的区域位于所述半导体层与所述布线层之间的界面处;及  
在所述布线层中设置有传输栅极,所述布线层的设置有所述传输栅极的区域位于所述半导体层与所述布线层之间的界面处,使得所述传输栅极与位于所述电荷积累单元和所述浮动扩散部之间的区域相对应,且在所述传输栅极和所述半导体层之间设置有栅极绝缘膜。
3. 如权利要求 2 所述的固体摄像元件,其中,所述开口和所述传输栅极设置成在平面图中重叠。
4. 如权利要求 2 所述的固体摄像元件,其中,所述开口和所述传输栅极设置成在平面图中不重叠。
5. 如权利要求 1-4 中任一权利要求所述的固体摄像元件,其中,  
所述光电转换膜被分割为光电转换单元,所述光电转换单元彼此隔离,并与所述电荷积累单元相对应,且  
所述钉扎层的所述开口在平面图中位于所述光电转换单元的中心。
6. 如权利要求 5 所述的固体摄像元件,其中,所述光电转换单元通过元件隔离部彼此隔离,所述元件隔离部是由具有与所述光电转换单元相反的导电类型的杂质层构成。
7. 如权利要求 5 所述的固体摄像元件,其中,所述光电转换单元通过元件隔离部彼此隔离,所述元件隔离部是浅沟槽隔离结构。
8. 如权利要求 1-4 中任一权利要求所述的固体摄像元件,其中,所述光电转换膜是由比所述半导体层具有更高的可见光吸收系数的材料构成。
9. 如权利要求 1-4 中任一权利要求所述的固体摄像元件,其中,  
所述半导体层是由单晶硅构成,且  
所述光电转换膜设置成与所述半导体层晶格匹配。
10. 如权利要求 1-4 中任一权利要求所述的固体摄像元件,其中,  
在所述电荷积累单元中设置有另一钉扎层,所述电荷积累单元的设置有所述另一钉扎层的区域位于所述电荷积累单元和所述布线层之间的界面处,所述另一钉扎层的导电类型与所述电荷积累单元的导电类型相反。
11. 一种固体摄像元件的制造方法,其包括:  
在半导体基板的前表面中形成电荷积累单元;  
在所述半导体基板的形成有所述电荷积累单元的所述前表面上形成布线层;  
从所述半导体基板的后表面起薄化所述半导体基板,直到暴露所述电荷积累单元,以

提供具有暴露表面的半导体层；

在所述半导体层的所述暴露表面上形成光电转换膜；及

在形成所述光电转换膜之前，在所述电荷积累单元中形成钉扎层，所述电荷积累单元的形成有所述钉扎层的区域位于所述电荷积累单元与所述光电转换膜之间的界面处，所述钉扎层具有开口，所述钉扎层的导电类型与所述电荷积累单元的导电类型相反。

12. 如权利要求 11 所述的方法，其中，

在形成所述布线层之前，通过从所述半导体基板的所述前表面引入杂质来形成所述钉扎层；及

从所述半导体基板的所述后表面起薄化所述半导体基板，直到暴露所述钉扎层，并且通过所述钉扎层的所述开口暴露所述电荷积累单元，以提供所述半导体层。

13. 如权利要求 11 所述的方法，其中，

在薄化所述半导体基板以提供所述半导体层之后，通过向所述半导体层的暴露表面层中引入杂质来形成所述钉扎层。

14. 如权利要求 11-13 中任一权利要求所述的方法，其中，

所述半导体层是由单晶硅构成；且

通过在所述半导体层上外延生长所述光电转换膜来形成所述光电转换膜。

15. 一种电子装置，其包括：

固体摄像元件；

光学系统，其用于将入射光引导到所述固体摄像元件的像素区域；及

信号处理电路，其用于处理由所述固体摄像元件输出的信号，

其中，所述固体摄像元件是由前述权利要求 1-10 中任一权利要求所述的固体摄像元件构成。

## 固体摄像元件及其制造方法和电子装置

[0001] 相关申请的交叉参考

[0002] 本申请包含与 2011 年 1 月 26 日向日本专利局提交的日本在先专利申请 JP 2011-014110 的公开内容相关的主题, 在这里将该在先申请的全部内容以引用的方式并入本文。

### 技术领域

[0003] 本发明涉及具有多层结构的固体摄像元件、所述固体摄像元件的制造方法和包括所述固体摄像元件的电子装置, 该多层结构包括光电转换单元和布线层。

### 背景技术

[0004] 在布置有多个光电转换单元的固体摄像元件中, 已知的用于成功提高光学灵敏度及获得更高像素密度的结构例如包括背侧照射型结构。在背侧照射型固体摄像元件中, 光电转换单元布置在半导体基板的后表面, 该后表面与布置有电路和布线等的前表面相对, 因此光电转换单元通过后表面接收入射光。由于阻挡或反射入射光的电路和布线等没有布置在元件的光接收侧, 所以在该背侧照射型固体摄像元件中能够提高灵敏度 (例如, 参见日本未审查专利申请公开号 No. 2008-182142)。

[0005] 此外, 在上述背侧照射型固体摄像元件中, 还提出了在光电转换单元中的与光接收表面相对的表面上设置控制栅极, 并向光电转换单元施加电压以控制电势及有效地传输信号电荷 (例如, 参见日本未审查专利申请公开号 No. 2007-258684)。

[0006] 然而, 在背侧照射型固体摄像元件中, 将信号电荷从半导体基板中的光电转换单元读出到电荷积累单元和读出电路, 而电荷积累单元和读出电路布置在与光电转换单元相对一侧的表面。因此, 半导体基板受到薄化, 来自半导体基板中的光电转换单元的表面的入射光容易穿过光电转换单元, 并入射到电荷积累单元和读出电路。上述入射光有时导致噪声的产生等缺陷, 从而降低了所捕获图像的质量。

### 发明内容

[0007] 因此, 期望提供能够防止噪声的产生并提高图像质量的、具有包括光电转换单元和布线层的多层结构的固体摄像元件、提供该固体摄像元件的制造方法、以及提供包括该固体摄像元件的电子装置。

[0008] 本发明实施例的固体摄像元件包括: 布线层; 电荷积累单元, 其包括设置在所述布线层上的半导体层; 及光电转换膜, 其设置在所述半导体层上, 其中, 在所述电荷积累单元中设置有具有开口的钉扎层, 所述电荷积累单元的设置有所述钉扎层的区域位于所述电荷积累单元与所述光电转换膜之间的界面处, 所述钉扎层的导电类型与所述电荷积累单元的导电类型相反。

[0009] 在具有上述结构的固体摄像元件中, 由于光电转换膜设置在用于构成电荷积累单元的半导体层上, 所以通过使用具有高吸收率的膜作为光电转换膜, 能够防止入射光穿过

光电转换膜透射到半导体层。由此,防止了由于光照射到由半导体层构成的电荷积累单元上而引起的噪声的产生。此外,在电荷积累单元的位于电荷积累单元和光电转换膜之间的界面处的区域中设置与电荷积累单元的导电型相反的钉扎层,补偿了由半导体层构成的电荷积累单元的区域中的缺陷能级。由此,防止了由缺陷能级导致的噪声的产生。在光电转换膜中产生的信号电荷移动到并存储在电荷积累单元中,电荷积累单元通过设置在钉扎层中的开口与光电转换膜连接。

[0010] 根据本发明的实施例,提供了一种用于制造具有上述结构的固体摄像元件的方法,所述方法包括:在半导体基板的前表面中形成电荷积累单元;在所述半导体基板的形成有所述电荷积累单元的所述前表面上形成布线层;从所述半导体基板的后表面起薄化所述半导体基板,直到暴露所述电荷积累单元,以提供具有暴露表面的半导体层;在所述半导体层的所述暴露表面上形成光电转换膜;及在形成所述光电转换膜之前,在所述电荷积累单元中形成具有开口的钉扎层,所述电荷积累单元的形成有所述钉扎层的区域位于所述电荷积累单元与所述光电转换膜之间的界面处,所述钉扎层的导电类型与所述电荷积累单元的导电类型相反。

[0011] 上述制造方法提供了具有上述结构的固体摄像元件。

[0012] 本发明实施例的电子装置包括:固体摄像元件;光学系统,其用于将入射光引导到所述固体摄像元件的像素区域;及信号处理电路,其用于处理由所述固体摄像元件输出的信号。所述固体摄像元件是由前述实施例中的固体摄像元件构成。

[0013] 如上所述,根据本发明的实施例,在光电转换单元隔着电荷积累单元形成在布线层上的结构中,能够防止由于光照射到具有半导体层的电荷积累单元上而引起的噪声的产生,以及能够防止由具有半导体层的电荷积累单元的界面区域中的缺陷能级导致的噪声的产生。由此,在固体摄像元件中以及包括该固体摄像元件的电子装置中,该固体摄像的元件的结构提高了光学灵敏度和像素密度,从而能够提高图像质量。

## 附图说明

[0014] 图 1 是表示本发明实施例的固体摄像元件的结构示意图;

[0015] 图 2 是表示第一实施例的固体摄像元件的部分结构的剖面图;

[0016] 图 3A-图 3C 是表示第一实施例所使用的制造方法的第一示例的步骤的剖面图;

[0017] 图 4A-图 4C 是表示第一实施例所使用的制造方法的第一示例的步骤(接续图 3C 中的步骤)的剖面图;

[0018] 图 5A-图 5C 是表示第一实施例所使用的制造方法的第二示例的步骤的剖面图;

[0019] 图 6A-图 6C 是表示第一实施例所使用的制造方法的第二示例的步骤(接续图 5C 中的步骤)的剖面图;

[0020] 图 7 是表示第二实施例的固体摄像元件的结构示意性剖面图;

[0021] 图 8A 和图 8B 是表示第二实施例的固体摄像元件中的钉扎孔与传输栅极重叠的状态的部分平面图;

[0022] 图 9 是表示第三实施例的固体摄像元件的结构示意性剖面图;

[0023] 图 10A 和图 10B 是表示第三实施例的固体摄像元件中的钉扎孔的位置的部分平面图;及

[0024] 图 11 是电子装置的结构图。

### 具体实施方式

[0025] 参照附图以如下顺序来说明本发明的实施例。

[0026] 1、实施例的固体摄像元件的示意性结构的示例；

[0027] 2、第一实施例的固体摄像元件的结构；

[0028] 3、第一实施例的固体摄像元件的制造方法的第一示例；

[0029] 4、第一实施例的固体摄像元件的制造方法的第二示例；

[0030] 5、第二实施例的固体摄像元件的结构（钉扎孔与传输栅极重叠的示例）；

[0031] 6、第三实施例的固体摄像元件的结构（钉扎孔布置在像素中心的示例）；及

[0032] 7、电子装置的实施例

[0033] 应注意的是，实施例和变形例中相同的元件使用相同的附图标记，并省略了重复说明。

[0034] 1、实施例的固体摄像元件的示意性结构的示例

[0035] 图 1 表示由本发明的各个实施例的制造方法制造的作为固体摄像元件的示例的 MOS 型固体摄像元件的示意性结构。

[0036] 图 1 所示的固体摄像元件 1 具有支撑基板 3，支撑极板 3 的表面设置有像素区域 5，在像素区域 5 上，以二维方式规则地布置有多个具有光电转换单元的像素。布置在像素区域 5 中的各个像素设置有光电转换单元、电荷积累单元、以及由多个晶体管（所谓的 MOS 晶体管）和电容元件等构成的像素电路。应注意的是，在某些情况下，多个像素共用像素电路的一部分。

[0037] 上述像素区域 5 的周边部分设置有诸如垂直驱动电路 6、列信号处理电路 7、水平驱动电路 8 和系统控制电路 9 等周边电路。

[0038] 例如，由移位寄存器构成的垂直驱动电路 6 选择像素驱动线 11，并向所选择的像素驱动线 11 提供用于驱动像素的脉冲，由此以每次一行的方式驱动布置在像素区域 5 中的像素。即，垂直驱动电路 6 在垂直方向上以每次一行的方式依次选择并扫描布置在像素区域 5 中的像素。此外，基于信号电荷的像素信号通过与像素驱动线 11 垂直地布置的垂直信号线 13 提供到列信号处理电路 7，其中信号电荷根据各个像素所接收的光的量产生。

[0039] 例如，各列像素布置有列信号处理电路 7，各列像素中的列信号处理电路 7 对输出自一列像素的信号进行诸如噪声移除等信号处理。即，列信号处理电路 7 进行诸如相关双采样（CDS）等信号处理，以便移除像素特有的固定模式噪声，并进行信号放大和模拟 / 数字转换（AD 转换）等。

[0040] 例如，由移位寄存器构成的水平驱动电路 8 通过顺序输出水平扫描脉冲，来依次选择各个列信号处理电路 7，从而使各个列信号处理电路 7 输出像素信号。

[0041] 系统控制电路 9 接收用于控制操作模式等的输入时钟和数据，并输出诸如固体摄像元件 1 的内部信息等数据。即，系统控制电路 9 基于垂直同步信号、水平同步信号和主时钟产生时钟信号和控制信号，以作为垂直驱动电路 6、列信号处理电路 7 和水平驱动电路 8 等的操作的基准。这些信号输入到垂直驱动电路 6、列信号处理电路 7 和水平驱动电路 8 等。

[0042] 用于驱动像素的驱动电路是由上述周边电路 6 至 9 以及布置于像素区域 5 的像素电路构成。周边电路 6 至 9 可以布置成与像素区域 5 重叠。

[0043] 2、第一实施例的固体摄像元件的结构

[0044] 图 2 是表示第一实施例的固体摄像元件的部分结构的剖面图,并且是图 1 中的像素区域 5 中的三个像素的剖面图。图 2 所示的固体摄像元件 1a 具有基板 3,基板 3 上依次层叠有布线层 21、半导体层 31、光电转换膜 41、保护膜 51、滤色器层 53 和片上透镜 55。下文从最底层开始依次说明该结构。

[0045] 支撑基板 3

[0046] 支撑基板 3 作为固体摄像元件的支撑基板,其是通过使用诸如玻璃基板、半导体基板或塑料基板等合适的材料形成。

[0047] 布线层 21

[0048] 例如,布线层 21 具有多层布线结构。布线层 21 具有传输栅极 TG。各个传输栅极 TG 设置在布线层 21 的区域中,该区域位于布线层 21 与半导体层 31 之间的界面处,并且在传输栅极 TG 和半导体层 31 之间设置有栅极绝缘膜 23。各个像素均设置有传输栅极 TG,传输栅极 TG 由层间绝缘膜 25 覆盖。布线层 21 包括多层的由层间绝缘膜 25 进行绝缘的布线 27。部分层间绝缘膜 25 和部分栅极绝缘膜 23 中设置有到达半导体层 31 的连接孔 25a,且布线 27 通过连接孔 25a 与半导体层 31 连接。

[0049] 半导体层 31

[0050] 半导体层 31 是具有单晶结构的薄膜层,在该单晶结构中,由例如单晶硅构成的半导体基板受到薄化。半导体层 31 被分割成多个电荷积累单元 35,电荷积累单元 35 通过在贯穿深度方向上布置的元件隔离部 33 彼此隔离。例如,各个电荷积累单元 35 是由 n+ 型杂质层或 p+ 型杂质层构成,并与像素相对应地布置。下面将通过电荷积累单元 35 是由 n+ 型杂质层构成作为示例进行说明。在此种情况下,元件隔离部 33 可由 p+ 型杂质层构成,或可由浅沟槽隔离结构 (STI) 构成。

[0051] 浮动扩散部 FD 设置在半导体层 31 的区域中,该区域位于半导体层 31 和布线层 21 之间的界面处。浮动扩散部 FD 是由 n 型杂质层构成,该 n 型杂质层通过由 p 型杂质层构成的沟道区域 Ch 与电荷积累单元 35 分隔开。浮动扩散部 FD 设置成被多个电荷积累单元 35 共用,此处如下状态下进行说明:单个浮动扩散部 FD 被两个邻近像素的电荷积累单元 35 共用。由此,部分上述元件隔离部 33 布置为与沟道区域 Ch 接触。

[0052] 此外,设置在布线层 21 中的布线 27 的一部分与浮动扩散部 FD 相连接。此外,设置在布线层 21 中的各个传输栅极 TG 布置成与沟道区域 Ch 相对应,其中沟道区域 Ch 位于浮动扩散部 FD 和电荷积累单元 35 之间。

[0053] 覆盖电荷积累单元 35 的第一钉扎层 P1 设置在半导体层 31 的区域中,该区域位于半导体层 31 和布线层 21 之间的界面处。第一钉扎层 P1 是由与电荷积累单元 35 具有相反导电类型(此处为 P 型)的杂质层构成,并具有薄的膜厚。

[0054] 另一方面,作为第一实施例的特征的第二钉扎层 P2 设置在半导体层 31 的区域中,该区域位于半导体层 31 和光电转换膜 41 之间的界面处。第二钉扎层 P2 是由与电荷积累单元 35 具有相反导电类型的杂质层构成;该第二钉扎层 P2 是由硼浓度为  $10^{19}$  个原子/cm<sup>3</sup> 的 p+ 型杂质层构成,并具有极薄的膜厚。

[0055] 第二钉扎层 P2 的特定特征在于：第二钉扎层 P2 设置成在部分开口的状态下覆盖电荷积累单元 35；由半导体层 31 构成的电荷积累单元 35 通过开口 H 与光电转换膜 41 直接连接。例如，当在平面图中从支撑基板 3 观察上述元件时，第二钉扎层 P2 的开口 H 布置成没有与浮动扩散部 FD 重叠。

[0056] 由于上述结构的原因，除与光电转换膜 41 相面对的开口 H、浮动扩散部 FD 和沟道区域 Ch 之外，半导体层 31 的界面区域（即，位于半导体层 31 和布线层 21 之间的界面处的界面区域、及位于半导体层 31 和光电转换膜 41 之间的界面处的界面区域）被第一钉扎层 P1、第二钉扎层 P2 和元件隔离部 33 覆盖，上述第一和第二钉扎层是由 P+ 型杂质层构成。

[0057] 尽管此处省略了说明，但上述半导体层 31 和布线层 21 之间的界面处设置有包括电极、栅极绝缘膜和传输栅极的晶体管 Tr 和电容元件，其中电极是由与上述杂质层相同的层构成。布线层 21 还设置有用于连接上述元件的布线，从而构成了上述像素电路和周边电路。特别地，本实施例的固体摄像元件适合使用全局快门电路。此处使用的全局快门电路的结构没有限制，且能够应用各种全局快门电路的结构。

[0058] 光电转换膜 41

[0059] 光电转换膜 41 是沉积在半导体层 31 上的层。光电转换膜 41 被分割成多个光电转换单元 45，光电转换单元 45 通过在贯穿深度方向上布置的元件隔离部 43 彼此隔离。各个光电转换单元 45 与像素相对应地布置；重要的是，单个光电转换单元 45 与单个电荷积累单元 35 中的第二钉扎层 P2 的开口 H 连接。应注意的是，元件隔离部 43 可由与光电转换单元 45 具有相反导电类型的杂质层构成，或者可以是浅沟槽隔离结构 (STI)。

[0060] 重要的是，光电转换膜 41 由可见光吸收系数比半导体层 31 高的材料构成，且光吸收系数越高越好。此外，优选地，光电转换膜 41 设置成与半导体层 31 晶格匹配。因此，光电转换膜 41 能够形成为具有高的结晶度和良好的光电转换效率，且能够使光电转换膜 41 与半导体层 31 中的电荷积累单元 35 之间的界面态 (interface state) 保持为低。于是，优选地，使用形成在半导体层 31 上的外延生长层，以作为与半导体层 31 晶格匹配的光电转换膜 41。

[0061] 例如，用于上述光电转换膜 41 的材料可以适当地选自：(1) 化合物半导体材料；(2) 硅化物类材料；和 (3) 有机材料。下文在半导体层 31 是由单晶硅构成的情况下说明用于构成光电转换膜 41 的材料 (1) 至 (3) 的示例。

[0062] (1) 具有黄铜矿结构的化合物半导体材料用作化合物半导体材料的具体示例。用作光电转换膜 41 的优选示例是具有黄铜矿结构的化合物半导体材料，其具有高的光吸收系数，并且是在宽的波长区域上具有高的灵敏度的材料。具有黄铜矿结构的这类半导体材料是由 IV 族附近的诸如 Cu、Al、Ga、In、Zn、S 和 Se 等元素构成；这类材料的示例包括 CuInSe 类混合晶体、CuGaInS 类混合晶体、CuAlGaInS 类混合晶体、CuAlGaInSSe 类混合晶体和 CuAlGaInZnSSe 类混合晶体。除了单晶结构之外，由上述化合物半导体材料构成的光电转换膜 41 还可具有多晶或非晶结构。

[0063] 从光吸收系数的角度来说，在上述化合物半导体材料中，优选地使用 CuInSe<sub>2</sub>。CuInSe<sub>2</sub> 具有比其他材料更高的光吸收系数；尤其是，CuInSe<sub>2</sub> 的光吸收系数比单晶硅高的光吸收系数大大约两个数量级。因此，当光电转换膜 41 由 CuInSe<sub>2</sub> 构成时，CuInSe<sub>2</sub> 将作为适当具有阻挡可见光功能的光电转换膜 41。

[0064] 此外,从与半导体层 31 晶格匹配的角度来说,在半导体层 31 由单晶硅构成的情况下,在上述化合物半导体材料中,优选地使用以下组份:

[0065]  $\text{Cu}(\text{Ga}_{0.52}\text{In}_{0.48})\text{S}_2$

[0066]  $\text{Cu}(\text{Al}_{0.24}\text{Ga}_{0.23}\text{In}_{0.53})\text{S}_2$

[0067]  $\text{Cu}(\text{Al}_{0.36}\text{Ga}_{0.64})(\text{S}_{1.28}\text{Se}_{0.72})$

[0068] (2) 硅化物类材料的示例包括 CoSi、CrSi、HfSi、IrSi、MoSi、NiSi、PdSi、ReSi、TaSi、TiSi、WSi、ZrSi、 $\beta$ -硅化铁材料( $\beta$ -FeSi<sub>2</sub>)和硅化钡类材料(BaSi<sub>2</sub>、BaSrSi)。

[0069] 从光吸收系数的角度来说,在上述硅化物类材料中,优选地使用  $\beta$ -硅化铁材料( $\beta$ -FeSi<sub>2</sub>)和硅化钡类材料(BaSi<sub>2</sub>、BaSrSi)。这些材料的光吸收系数比单晶硅的光吸收系数大大约两个数量级,因此其优选地作为用于构成具有阻挡可见光功能的光电转换膜 41 的材料。

[0070] (3) 有机材料的优选示例包括喹吖啶酮类(quinacridone-based)和香豆素类(coumarin-based)有机材料。这些材料的光吸收系数比单晶硅的光吸收系数大大约两个数量级,因此其优选地作为用于构成具有阻挡可见光功能的光电转换膜 41 的材料。

[0071] 光电转换膜 41 优选地形成为具有在深度方向上向半导体层 31 倾斜的能带,以便使由各个光电转换单元 45 产生的电荷容易通过第二钉扎层 P2 的开口 H 移动到由半导体层 31 构成的电荷积累单元 35 中。例如,在电荷积累单元 35 是由 n 型杂质层构成的情况下,调整电荷积累单元 35 中的杂质的深度方向上的浓度以及组成,使得光电转换单元 45 中产生的电子容易移动到电荷积累单元 35 中。如果满足上述条件,则上述光电转换膜 41 可以是 p 型、i 型和 n 型中的任意一种类型。

[0072] 以下说明光电转换膜 41 是由具有黄铜矿结构的  $\text{Cu}(\text{Ga}_{0.52}\text{In}_{0.48})\text{S}_2$  形成的具体示例。在此种情况下,与由半导体层 31 构成的 n 型电荷积累单元 35 相反的是,由  $\text{Cu}(\text{Ga}_{0.52}\text{In}_{0.48})\text{S}_2$  形成的光电转换膜 41 所构成的光电转换单元 45 为 p 型。因此,光电转换膜 41 (光电转换单元 45) 在深度方向上包括具有浓度梯度(concentration gradient)的 Zn,作为 n 型杂质的 Zn 相对于  $\text{Cu}(\text{Ga}_{0.52}\text{In}_{0.48})\text{S}_2$  的浓度在靠近半导体层 31 的方向上增加。当光电转换膜 41 的膜厚处于 300nm 量级时,作为 n 型杂质的 Zn 的浓度处于  $10^{14}$  至  $10^{16}$  个原子/cm<sup>3</sup> 的量级。由此,上述能带呈现出倾斜结构,从而促使电子从 p 型光电转换单元 45 移动到 n 型电荷积累单元 35 中。

[0073] 如上所述,在光电转换膜 41 是由具有黄铜矿结构的材料构成的情况下,在光电转换膜 41 中掺杂 IV 族附近的元素以使其在深度方向上具有浓度梯度,使得上述能带在深度方向上发生倾斜。

[0074] 保护膜 51

[0075] 保护膜 51 是由钝化材料构成的膜,或者在光电转换膜 41 具有晶体结构时,保护膜 51 是由具有固定电荷以便补偿其缺陷能级(defect level)的材料构成的膜。

[0076] 钝化材料的膜的示例包括普通的氧化硅膜、氮化硅膜和氮氧化硅膜。

[0077] 另一方面,例如,当光电转换膜 41 为 n 型时,具有负固定电荷的材料的膜沉积成上述具有固定电荷的材料的膜,而当光电转换膜 41 为 p 型时,使用具有正固定电荷的材料的膜。

[0078] 作为示例,金属氧化物膜或硅类材料膜用作具有负固定电荷的材料的膜。在金属

氧化物膜的情况下,上述材料优选为自身具有负固定电荷的材料;例如,使用过渡金属氧化物膜。尤其是,优选使用氧化铪( $\text{HfO}_2$ )、氧化锆( $\text{ZrO}_2$ )、氧化铝( $\text{Al}_2\text{O}_3$ )、氧化钛( $\text{TiO}_2$ )或氧化钽( $\text{Ta}_2\text{O}_5$ )。在硅类材料膜的情况下,上述材料优选为自身具有负固定电荷的材料;优选使用包含硼、磷或其他杂质的氧化硅膜。特定示例为含硼的氧化硅(BSG)、含磷的氧化硅(PSG)以及含硼和磷的氧化硅(BPSG)。

[0079] 优选地,通过使用有机金属或有机硅烷气体进行沉积,使上述具有负固定电荷的材料的膜形成含碳的膜;因此,能够进一步增加上述膜中的负固定电荷(参见日本未审查申请公开号 No. 2010-67736)。

[0080] 除上述之外,例如,能够使用透明电极材料膜作为具有负固定电荷的材料的膜。当光电转换膜 41 为 n 型时,向由透明电极材料膜构成的保护膜 51 施加负电压,从而能够将保护膜 51 用作具有负固定电荷的膜。

[0081] 具有正固定电荷的材料的膜的示例也包括透明电极材料膜。当光电转换膜 41 为 p 型时,向由透明电极材料膜构成的保护膜 51 加正电压,从而能够将保护膜 51 用作具有正固定电荷的膜。

[0082] 上述保护膜 51 可以具有单层结构或多层结构。在多层结构的情况下,钝化材料的膜可以形成在具有固定电荷的材料的膜上。

[0083] 滤色器层 53

[0084] 滤色器层 53 包括滤色器,滤色器的颜色与光电转换单元 45 一一对应地设置。具有颜色的滤色器的排列没有限制。

[0085] 片上透镜 55

[0086] 片上透镜 55 与光电转换单元 45 和具有用于构成滤色器层 53 的颜色的滤色器一一对应地设置,片上透镜 55 的结构使得入射光聚集到光电转换单元 45 上。

[0087] 在以上述方式构成的固体摄像元件 1a 中,光电转换膜 41 设置在用于构成电荷积累单元 35 的半导体层 31 上。因此,通过将具有良好光吸收性的膜用作光电转换膜 41,能够防止入射到光电转换膜 41 上的光透射到半导体层 31 上。因此,能够防止由于光照射到电荷积累单元 35 上而产生的噪声。

[0088] 然而,当具有与电荷积累单元 35 相反的导电类型的第二钉扎层 P2 设置在电荷积累单元 35 的位于电荷积累单元 35 与光电转换膜 41 之间的界面处的区域中时,能够使该界面具有固定电势,例如,0V 或负电势,因此获得了由于虚拟栅极引起的钉扎效果。由此,补偿了电荷积累单元 35 的位于电荷积累单元 35 和光电转换膜 41 之间的界面处的界面区域的缺陷能级。如图 2 中的箭头所示,由光电转换膜 41 产生的信号电荷向电荷积累单元 35 移动,并聚集在电荷积累单元 35 中,其中电荷积累单元 35 通过布置在第二钉扎层 P2 中的开口 H 与光电转换膜 41 连接。因此,没有阻碍电荷从光电转换膜 41 中的光电转换单元 45 移动到电荷积累单元 35,从而能够防止由界面的缺陷能级引起的暗电流,由此防止了白噪声的产生。

[0089] 由此,能够防止噪声的产生,并提高固体摄像元件 1a 中的图像质量,该固体摄像元件 1a 具有包括光电转换单元 45 和布线层 21 的多层结构,该多层结构能够提高光学灵敏度及增加像素密度。

[0090] 特别是,在设置有全局快门电路并通过全局快门模式拍摄图像的固体摄像元件 1a

中,在均设置有光电转换单元 45 的全部像素中同时进行曝光,且信号电荷暂时地积累在各个电荷积累单元 35 中。因此,尽管在光入射到电荷积累单元 35 上时产生了可观数量的噪声,但能够通过使用第一实施例可靠地防止该噪声的产生。因此,第一实施例能够在以全局快门模式拍摄图像的固体摄像元件 1a 中提供显著的图像质量改善效果。

[0091] 3、第一实施例的固体摄像元件的制造方法的第一示例

[0092] 图 3A-图 4C 是用于说明第一实施例的固体摄像元件的制造方法的第一示例的步骤的剖面图。以下将基于这些附图对第一实施例的固体摄像元件的制造方法的第一示例进行说明。

[0093] 图 3A

[0094] 首先,如图 3A 所示,例如,制备 n 型的单晶硅基板,以作为半导体基板 31a。

[0095] 在半导体基板 31a 的表面层中,形成前述的由 p<sup>+</sup> 型杂质层构成的元件隔离部 33、第一钉扎层 P1 和第二钉扎层 P2 ;此外形成由 p 型杂质层构成的沟道区域 Ch ;并此外形成由 n<sup>+</sup> 型杂质层构成的电荷积累单元 35。

[0096] 通过从半导体基板 31a 的表面侧引入杂质,例如通过掩膜从上方向半导体基板 31a 中进行离子注入,并随后进行热激活处理 (thermal-activation treatment),来形成各个 p<sup>+</sup> 型杂质层、p 型杂质层和 n<sup>+</sup> 型杂质层。在 p<sup>+</sup> 型杂质层和 p 型杂质层的情况下,进行 p 型杂质 (如,硼 (B)) 的离子注入。另一方面,在 n<sup>+</sup> 型杂质层的情况下,进行 n 型杂质 (如,砷 (As)) 的离子注入。离子的注入能量适当地设定成与杂质层的形成深度相匹配。

[0097] 例如,在形成具有开口 H 的第二钉扎层 P2 时,在半导体基板 31a 的表面上形成用于覆盖与开口 H 相对应的部分的掩膜,并通过掩膜从上方向半导体基板 31a 中注入离子。同样地,通过设定成比形成第一钉扎层 P1 时的离子注入具有更高的注入能量的离子注入,在比第一钉扎层 P1 更深的位置处形成第二钉扎层 P2。因此形成第二钉扎层 P2,使得其是由硼浓度为 10<sup>19</sup> 个原子 /cm<sup>3</sup> 量级的 p<sup>+</sup> 型杂质层构成。

[0098] 接着,在形成有电荷积累单元 35 的半导体基板 31a 的表面上沉积由氧化硅膜或氮化硅膜构成的栅极绝缘膜 23 ;并在栅极绝缘膜 23 上形成由多晶硅构成的传输栅极 TG。

[0099] 在目前的步骤中步骤的顺序没有具体限制,可以是任何合适的顺序。例如,在栅极绝缘膜 23 上形成传输栅极 TG 之后,可以通过利用传输栅极 TG 作为掩膜依次注入离子,来形成浮动扩散部 FD 或第一钉扎层 P1。元件隔离部 33 也不限定为由杂质层构成,其也可以形成为浅沟槽隔离结构。

[0100] 图 3B

[0101] 接着,如图 3B 所示,在半导体基板 31a 上形成层间绝缘膜 25,以覆盖传输栅极 TG ;并在层间绝缘膜 25 和栅极绝缘膜 23 中形成到达浮动扩散部 FD 的接触孔 25a。

[0102] 接着,重复进行布线 27 和层间绝缘膜 25 的形成,布线 27 通过接触孔 25a 与浮动扩散部 FD 相连接。利用诸如铝、钨或钼等具有良好电导率的金属材料形成布线 27。最上面的层间绝缘膜 25 是由具有适于掩埋特性的膜构成,并形成平坦表面。

[0103] 由此,形成包括栅极绝缘膜 23、传输栅极 TG 和多层布线 27 的布线层 21,上述多层结构通过层间绝缘膜 25 进行绝缘。

[0104] 通过上述步骤在半导体基板 31a 和布线层 21 中形成用于构成像素电路和周边电路的晶体管 Tr、电容元件和布线。

[0105] 可以根据常规半导体工艺进行布线层 21 的形成步骤,且步骤的次序没有限制。例如,可以在形成布线 27 时使用所谓的镶嵌步骤 (damascene step);在这种情况下,布线 27 可以由诸如铜等不适于刻蚀处理的金属材料形成。

[0106] 图 3C

[0107] 此后,如图 3C 所示,将支撑基板 3 附着在布线层 21 中的层间绝缘膜 25 上。可以通过粘合剂(此处附图中省去了粘合剂)附着支撑基板 3,或可不使用粘合剂而通过直接接合附着支撑基板 3。

[0108] 图 4A

[0109] 接着,如图 4A 所示,从半导体基板 31a 的表面起薄化半导体基板 31a,以设置半导体基板 31a。此处,从与支撑基板 3 相对的一侧起薄化半导体基板 31a,直到暴露第二钉扎层 P2 和电荷积累单元 35,从而设置半导体基板 31a。由此,通过将第二钉扎层 P2 作为刻蚀阻止层来进行研磨或刻蚀,以薄化半导体基板 31a。

[0110] 图 4B

[0111] 此后,如图 4B 所示,在半导体层 31 的暴露表面上沉积光电转换膜 41。使用上述用于构成光电转换膜 41 的各种材料,通过合适的沉积方法来沉积光电转换膜 41。

[0112] 例如,在由具有黄铜矿结构的化合物半导体构成的光电转换膜 41 形成为与半导体层 31 晶格匹配的情况下,使用外延法 (epitaxy) 在半导体层 31 上沉积光电转换膜 41。由此将具有晶体结构的光电转换膜 41 沉积成处于与由单晶硅构成的半导体层 31 晶格匹配的状态。可以通过使用包含了用于构成光电转换膜 41 的各种元素的沉积气体的化学气相沉积 (CVD),或通过分子束外延 (MBE) 来实施上述由外延生长所进行的光电转换膜 41 的沉积。

[0113] 例如,在通过使用具有黄铜矿结构的  $\text{Cu}(\text{Ga}_{0.52}\text{In}_{0.48})\text{S}_2$  来沉积光电转换膜 41 时,该沉积包括向 p 型  $\text{Cu}(\text{Ga}_{0.52}\text{In}_{0.48})\text{S}_2$  中加入作为 n 型杂质的 Zn。同时,该沉积包括调整所提供的含 Zn 沉积气体的量,使得 Zn 浓度随着晶体生长而降低。因此,光电转换膜 41 具有倾斜的能带结构,以促使电子从 p 型光电转换膜 41 移动到 n 型电荷积累单元 35 中。

[0114] 图 4C

[0115] 接着,如图 4C 所示,在光电转换膜 41 中形成元件隔离部 43,以形成光电转换单元 45,光电转换单元 45 通过光电转换膜 41 的隔离形成为与像素相对应。此处,例如,通过光刻法 (lithographic method) 在光电转换膜 41 上形成掩膜图案;通过掩膜图案从上方进行离子注入,并通过随后的热激活处理在贯穿光电转换膜 41 的深度方向上形成杂质层,由此将该杂质层形成为元件隔离部 43。于是,当光电转换膜 41 为 p 型时,通过离子注入引入 n 型杂质;当光电转换膜 41 为 n 型时,通过离子注入引入 p 型杂质。

[0116] 可通过在沟槽中埋入绝缘层来形成元件隔离部 43。在这种情况下,形成了浅沟槽隔离结构 (STI),其与光电转换膜 41 的导电类型无关。优选地,将元件隔离部 43 形成为浅沟槽隔离结构,这是因为不需要对用于形成元件隔离部 43 的杂质进行热激活处理。

[0117] 图 2

[0118] 接着,如先前的图 2 所示,在用于构成光电转换单元 45 的光电转换膜 41 上沉积了保护膜 51。如上所述,保护膜 51 可以是钝化材料的膜,或者可以是具有固定电荷以补偿光电转换膜 41 的表面的缺陷能级的材料的膜。

[0119] 接着,通过形成图案使得具有颜色的滤色器对应于光电转换单元 45,由此在保护

膜 51 上形成滤色器层 53。另外,还形成片上透镜 55。因此获得了固体摄像元件 1a。

[0120] 通过上述制造方法的第一示例,能够获得第一实施例的固体摄像元件,其中,如图 2 所示,第二钉扎层 P2 设置在由半导体层 31 构成的电荷积累单元 35 的区域中,该区域位于电荷积累单元 35 和由光电转换膜 41 构成的光电转换单元 45 之间的界面处。根据第一示例的特定次序,如图 3A 所示,存在用于形成杂质层的步骤,该杂质层包括用于构成半导体层 31 的半导体基板 31a 中的电荷积累单元 35;如图 3B 所示,接着,在半导体基板 31a 上形成了布线 27。因此,能够在使布线 27 不受用于形成杂质层的高温热激活处理的影响的同时,保持布线 27 的质量。通过将形成于光电转换膜 41 中的元件隔离部 43 形成浅沟槽隔离结构,能够使热激活处理对布线 27 的影响降低到最小,并保持布线 27 的质量,这是因为不需要对用于形成元件隔离部 43 的杂质进行热激活处理。

[0121] 4、第一实施例的固体摄像元件的制造方法的第二示例

[0122] 图 5A-图 6C 是用于说明第一实施例的固体摄像元件的制造方法的第二示例的剖面图。第二示例与前述第一示例的区别在于第二钉扎层 P2 在整个过程中的形成时机不同,但除此之外,顺序相似。以下基于图 5A-图 6C 说明第一实施例的固体摄像元件的制造方法的第二示例。应注意的是,省略了与第一示例重复的具体说明。

[0123] 图 5A

[0124] 首先,如图 5A 所示,例如,制备 n 型单晶硅基板,以作为半导体基板 31a。

[0125] 在该半导体基板 31a 的表面层中形成除第二钉扎层 P2 之外的杂质层。即,形成由 p+ 型杂质层构成的元件隔离部 33 和第一钉扎层 P1,并形成由 P 型杂质层构成的沟道区域 Ch。并且,还形成由 n+ 型杂质层构成的浮动扩散部 FD 和电荷积累单元 35。此处应注意的是,由沟道区域 Ch 包围的半导体基板 31a 的表面层作为电荷积累单元 35。

[0126] 通过掩膜从上方向半导体基板 31a 中进行离子注入并通过随后的热激活处理,来形成这些 p+ 型杂质层、p 型杂质层和 n+ 型杂质层中的各个杂质层;特别地,通过将注入能量适当地设置成与各个杂质层的深度相匹配,来进行离子注入。

[0127] 接着,在形成有光电转换单元 35 的半导体基板 31a 的表面上沉积由氧化硅膜或氮化硅膜构成的栅极绝缘膜 23,并在栅极绝缘膜 23 上形成由多晶硅构成的传输栅极 TG。

[0128] 图 5B

[0129] 接着,如图 5B 所示,在半导体基板 31a 上形成布线层 21。布线层 21 包括层间绝缘膜 25、到达浮动扩散部 FD 的连接孔 25a 和通过连接孔 25a 与浮动扩散部 FD 相连接的布线 27。由此,在半导体基板 31a 和布线层 21 中形成了用于构成像素电路和周边电路的晶体管 Tr、电容元件和布线。

[0130] 图 5C

[0131] 此后,如图 5C 所示,将支撑基板 3 附着在布线层 21 中的层间绝缘膜 25 上。通过粘合剂(此处附图中省去了粘合剂)附着支撑基板 3。

[0132] 图 6A

[0133] 接着,如图 6A 所示,从半导体基板 31a 的表面起薄化半导体基板 31a,使得电荷积累单元 35 被保留,由此形成半导体层 31。此处,薄化半导体基板 31a,使得其具有所需膜厚,以作为电荷积累单元 35。

[0134] 图 6B

[0135] 此后,如图 6B 所示,在由单晶硅构成的半导体层 31 的暴露表面层中,即在由 n+ 型杂质层构成的电荷积累单元 35 的暴露表面层中,形成由 p+ 杂质层构成的第二钉扎层 P2。通过从半导体层 31 的暴露表面侧引入杂质,例如通过掩膜从上方向半导体层 31 中注入离子以及随后的热激活处理,由此形成第二钉扎层 P2,其中掩膜覆盖与开口 H 相对应的部分。使该离子注入的注入能量保持为低,以使得仅在半导体层 31 的最上层的表面区域中形成第二钉扎层 P2。

[0136] 可以通过激光退火 (laser annealing) 对用于形成第二钉扎层 P2 的杂质进行热激活处理。

[0137] 图 6C

[0138] 在上述过程之后,如图 6C 所示,在半导体层 31 的暴露表面上沉积光电转换膜 41。例如,在由具有黄铜矿结构的化合物半导体构成的光电转换膜 41 形成为与半导体层 31 晶格匹配的情况下,通过外延方法将光电转换膜 41 沉积在半导体层 31 上。

[0139] 此处,与上述第一示例类似,例如在光电转换膜 41 是由具有黄铜矿结构的  $\text{Cu}(\text{Ga}_{0.52}\text{In}_{0.48})\text{S}_2$  构成的情况下,该沉积包括向  $\text{Cu}(\text{Ga}_{0.52}\text{In}_{0.48})\text{S}_2$  中加入作为 n 型杂质的 Zn。同时,该沉积包括调整所提供的含 Zn 沉积气体的量,使得 Zn 浓度随着晶体生长而降低。因此,光电转换膜 41 具有倾斜的能带结构,从而促使电子从 p 型光电转换膜 41 移动到 n 型电荷积累单元 35。

[0140] 此后,在光电转换膜 41 中形成元件隔离部 43,以形成光电转换单元 45,光电转换单元 45 通过光电转换膜 41 的隔离而形成与像素相对应。应注意的是,可通过在沟槽中埋入绝缘膜来形成元件隔离部 43。在此种情况下,形成浅沟槽隔离结构 (STI),其与光电转换膜 41 的导电类型无关。优选地,将元件隔离部 43 形成为浅沟槽隔离结构,这是因为不需要对用于形成元件隔离部 43 的杂质进行热激活处理。

[0141] 图 2

[0142] 接着,如先前的图 2 所示,在构成光电转换单元 45 的光电转换膜 41 上沉积保护膜 51。保护膜 51 可以是钝化材料的膜,或者可以是具有固定电荷以补偿光电转换膜 41 的表面的缺陷能级的材料的膜。

[0143] 接着,通过形成图案使得具有颜色的滤色器对应于光电转换单元 45,由此在保护膜 51 上形成滤色器层 53,另外,还形成片上透镜 55。因此获得了固体摄像元件 1a。

[0144] 通过上述制造方法的第二示例能够获得第一实施例的固体摄像元件,其中,如图 2 所示,第二钉扎层 P2 设置在由半导体层 31 构成的电荷积累单元 35 的区域中,该区域位于电荷积累单元 35 和由光电转换膜 41 构成的光电转换单元 45 之间的界面处。根据第二示例的特定顺序,如图 6B 所示,通过向由薄化的半导体基板 31a 形成的半导体层 31 的暴露表面层中引入杂质来形成第二钉扎层 P2。因此,能够防止用于形成第二钉扎层 P2 的杂质的深度分布发生扩散,从而在半导体层 31 的暴露表面层中形成极薄的第二钉扎层 P2。因此,能够提高蓝光灵敏度和饱和电荷量。

[0145] 此外,能够通过激光退火对用于形成第二钉扎层 P2 的杂质进行热激活处理,因此在形成布线层 21 之后,只在最外层表面中进行了第二钉扎层 P2 的高温激活。由此,能够使用于形成杂质层的高温热激活处理对布线 27 的影响降低到最小,从而能够保持布线 27 的质量。通过将形成在光电转换膜 41 中的元件隔离部 43 形成为浅沟槽隔离,能够使热处理

对布线 27 的影响降低到最小,并保持布线 27 的质量,这是因为不需要对用于形成元件隔离部 43 的杂质进行热激活处理。

[0146] 5、第二实施例的固体摄像元件的结构(钉扎开口和传输栅极重叠的示例)

[0147] 图 7 是表示第二实施例的固体摄像元件的部分结构的剖面图,并且是图 1 中像素区域 5 中三个像素的剖面图。图 7 所示的第二实施例的固体摄像元件 1b 和图 2 所示的第一实施例的固体摄像元件之间的区别在于设置在第二钉扎层 P2 中的开口 H 在平面视图中的位置,而其他结构与第一实施例相同。

[0148] 即,第二钉扎层 P2 的各个开口 H 布置为使得开口 H 和设置在布线层 21 中的传输栅极 TG 在平面视图中相重叠。图 8A 和图 8B 示出了从第二钉扎层 P2 观察时的平面图。如上述附图所示,第二钉扎层 P2 的开口 H 和传输栅极 TG 的重叠方式没有限制,而且部分重叠也就能够满足需要。

[0149] 在上述第二实施例的固体摄像元件 1b 中,通过使第二钉扎层 P2 的开口 H 和传输栅极 TG 布置为相互重叠,使得从开口 H 到传输栅极 TG 的距离最小化。由此,如图 7 中的箭头所示,通过传输栅极 TG 的驱动,在光电转换膜 41 中产生的信号电荷通过设置在第二钉扎层 P2 中的开口 H 直接读出到浮动扩散部 FD。因此,除在该结构中获得了如第一实施例所述的防止噪声产生及提高所获得的图像质量以由此提高了光学灵敏度并获得了更高的像素密度的效果之外,还能够获得使电荷容易从光电转换单元 45 读出以由此提高响应特性的效果。

[0150] 6、第三实施例的固体摄像元件的结构(钉扎开口布置在像素中心的示例)

[0151] 图 9 是表示第三实施例的固体摄像元件的部分结构的剖面图,并且是图 1 中像素区域 5 中三个像素的剖面图。图 9 所示的第三实施例的固体摄像元件 1c 和前述第一和第二实施例的固体摄像元件之间的区别在于设置在第二钉扎层 P2 中的开口 H 在平面视图中的位置,而其他结构与第一实施例和第二实施例相同。

[0152] 即,在平面视图中,第二钉扎层 P2 的各个开口 H 布置在光电转换单元 45 的中心。此处,光电转换单元 45 在电荷积累单元 35 上形成为基本上与电荷积累单元 35 相匹配。在此种情况下,第二钉扎层 P2 的位于光电转换单元 45 和电荷积累单元 35 中心的开口 H 布置在像素的中心。图 10A 和图 10B 示出了从第二钉扎层 P2 观察时的平面图。如上述附图所示,第二钉扎层 P2 的开口 H 的形状可以是矩形、圆形或其他形状,优选地是容易制造的形状。第二钉扎层 P2 的开口 H 和传输栅极可以如同第二实施例相重叠,或者不重叠。

[0153] 上述第三实施例的固体摄像元件 1c 的结构使得在从平面视图中观察时,第二钉扎层 P2 的开口 H 布置在光电转换单元 45 的中心。由此,由于驱动传输栅极 TG 而产生的电场通过第二钉扎层 P2 在光电转换单元 45 的整个区域上产生了均匀的作用,因此使电势设计变得容易。因此,能够将信号电荷从光电转换单元 45 的整个区域有效地读出到电荷积累单元 35 中。因此,在该结构中,除获得了如第一实施例所述的防止噪声的产生及提高所获得的图像质量以由此提高了光学灵敏度并获得了更高的像素密度的效果之外,还能够获得使电荷容易从光电转换单元 45 读出的效果。

[0154] 7、电子装置的实施例

[0155] 本发明的上述实施例的固体摄像元件能够应用于包括诸如数码相机和摄像机等相机系统的电子装置、具有摄像功能的手机和具有摄像功能的其他装置。

[0156] 图 11 示出了包括固体摄像元件的相机的结构,以作为本发明的实施例的电子装置的示例。本实施例的相机以能够静止图像摄像和视频摄像的摄像机为例。本实施例的相机 91 包括固体摄像元件 1、用于将入射光引导至固体摄像元件 1 的光接收传感单元的光学系统 93、快门装置 94、用于驱动固体摄像元件 1 的驱动电路 95 和处理来自固体摄像元件 1 的输出信号的信号处理电路 96。

[0157] 固体摄像元件 1 是具有上述实施例和变形例的结构之一的固体摄像元件 (1a、1b、1c)。光学系统 (光学透镜)93 将来自物体的图像光 (入射光) 的图像提供到固体摄像元件 1 的摄像面。由此,信号电荷在一段时间内聚集在固体摄像元件 1 中。光学系统 93 可以是由多个光学透镜构成的光学透镜系统。快门装置 94 控制固体摄像元件 1 的曝光时段和遮光时段。驱动电路 95 提供用于控制固体摄像元件 1 的传输操作和快门装置的快门操作的驱动信号。固体摄像元件 1 利用提供自驱动电路 95 的驱动信号 (时序信号) 来传输信号。信号处理电路 96 进行各种信号处理。经过信号处理的图像信号存储在诸如存储器等存储媒体中,或输出至监视器。

[0158] 在本实施例的电子装置中,使用上述各实施例之一的固体摄像元件 1 能够提高光学灵敏度和图像质量,并保持高的图像密度,从而能够减小电子装置的尺寸,并能够提高所拍摄图像的质量。

[0159] 本领域技术人员应当理解,依据设计要求和其它因素,可以在本发明所附的权利要求或其等同物的范围内进行各种修改、组合、次组合及改变。

1, 1a, 1b, 1c




图 1




图 2




图 3A




图 3B




图 3C




图 4A




图 4B












图 9




图 10A




图 10B




图 11