



## (12)发明专利

(10)授权公告号 CN 105867517 B

(45)授权公告日 2018.01.05

(21)申请号 201610240697.9

(56)对比文件

CN 101995898 A, 2011.03.30, 全文.

(22)申请日 2016.04.18

US 2008/0030233 A1, 2008.02.07, 全文.

(65)同一申请的已公布的文献号

JP 特开2000-148262 A, 2000.05.26, 全文.

申请公布号 CN 105867517 A

CN 201191822 Y, 2009.02.04, 说明书第2页

(43)申请公布日 2016.08.17

第21行-地5页第11行,附图1-5.

(73)专利权人 中国电子科技集团公司第五十八研究所

CN 105022441 A, 2015.11.04, 全文.

地址 214035 江苏省无锡市滨湖区惠河路5号

CN 105183061 A, 2015.12.23, 全文.

(72)发明人 陈珍海 张甘英 魏敬和 于宗光

审查员 马彦

(74)专利代理机构 总装工程兵科研一所专利服务中心 32002

代理人 杨立秋

(51)Int.Cl.

权利要求书2页 说明书6页 附图4页


G05F 3/26(2006.01)

(54)发明名称

一种高精度、输出电压可调的参考电压产生电路

(57)摘要

本发明涉及一种高精度、输出电压可调的参考电压产生电路，包括输出可调、电流求和型带隙基准电压产生电路、输出可调、电流求和型差分参考电压产生电路和参考电压缓冲驱动电路，输出可调、电流求和型带隙基准电压产生电路产生带隙基准电压 $V_{ref}$ 输出，通过输出可调、电流求和型差分参考电压产生电路产生差分参考电压 $V_{TP}, V_{TN}$ 输出，通过参考电压缓冲驱动电路输出参考电压 $V_{refp}, V_{refn}$ 。本发明通过电流求和以及浮动电流源负反馈控制技术设计了一种输出电压可调的全差分参考电压缓冲驱动电路，该缓冲驱动电路还采用源极推挽输出和复制电路的结构，在进一步提高参考电压的PSRR的同时，得到更小的输出阻抗，具有更好的驱动能力。



1. 一种高精度、输出电压可调的参考电压产生电路，其特征在于：所述参考电压产生电路包括输出可调、电流求和型带隙基准电压产生电路(21)、输出可调、电流求和型差分参考电压产生电路(22)和参考电压缓冲驱动电路(23)，所述输出可调、电流求和型带隙基准电压产生电路(21)产生一个电压可调的带隙基准电压 $V_{ref}$ 输出至输出可调、电流求和型差分参考电压产生电路(22)，通过输出可调、电流求和型差分参考电压产生电路(22)产生差分参考电压 $V_{TP}$ 和 $V_{TN}$ 输出至参考电压缓冲驱动电路(23)，通过参考电压缓冲驱动电路(23)输出参考电压 $V_{refp}$ 、 $V_{refn}$ ，所述输出可调、电流求和型差分参考电压产生电路(22)包括第一和第二R1电阻，第一和第二R2电阻，第一和第二R3电阻，第一和第二R4电阻，第一和第二R5电阻，第一电流源 $I_{up}$ 和第二电流源 $I_{dw}$ ，第一运算放大器A1，第二运算放大器A2，第三运算放大器A3，第一NMOS管MN01，第三NMOS管MN3，第四NMOS管MN4，第一PMOS管MP01和浮动电流控制电路221，第一R1电阻的上端连接到电源电压，第一R1电阻的下端连接到第二R1电阻的上端，还连接到第一运算放大器A1的正输入端；第二R1电阻的下端连接到第一R2电阻和第一R3电阻的上端，还连接到第二运算放大器A2的正输入端和正输出电压端口 $V_{TP}$ 以及第一电流源 $I_{up}$ 的下端，第二R1电阻的下端还连接到第一NMOS管MN01的源端和第四NMOS管MN4的漏端；第一R2电阻的下端连接到和第二R2电阻的上端和第二运算放大器A2的负输入端；第二R2电阻的下端接地；第一R3电阻的下端连接到和第二R3电阻的上端和第三运算放大器A3的负输入端；第二R3电阻的下端连接到第二R5电阻和第二R4电阻的下端，还连接到负输出电压端口 $V_{TN}$ 以及第二电流源 $I_{dw}$ 的上端，第二R3电阻的下端还连接到第一PMOS管MP01的漏端和第四NMOS管MN4的源端；第一R4电阻的上端连接到电源电压，第一R4电阻的下端连接到第二R4电阻的上端；第一R5电阻的上端连接到输出可调、电流求和型带隙基准电压产生电路21产生一个电压可调的带隙基准电压 $V_{ref}$ ，第一R5电阻的下端连接到第二R5电阻的上端；第一电流源 $I_{up}$ 的上端接电源电压；第二电流源 $I_{dw}$ 的下端接地；第一运算放大器A1的负输入端连接到第三NMOS管MN3的源端和第一NMOS管MN01的漏端，第一运算放大器A1的输出端连接到第三NMOS管MN3的栅端；第三NMOS管MN3的漏端接电源电压；第二运算放大器A2的输出端连接到第一NMOS管MN01的栅端；第三运算放大器A3的正输入端接外部输入共模电压 $V_{CM}$ ，第三运算放大器A3的输出端接第一PMOS管MP01的栅端；第一PMOS管MP01的漏端接地；第四NMOS管MN4的栅端接浮动电流控制电路221的输出端。

2. 根据权利要求1所述的高精度、输出电压可调的参考电压产生电路，其特征在于：所述输出可调、电流求和型带隙基准电压产生电路(21)采用NPN三极管电流求和的方式来产生带隙基准电压，包括第一基准PMOS管MPB1、第二基准PMOS管MPB2、第三基准PMOS管MPB3、第一NPN三极管Q1、第二NPN三极管Q2、第六运算放大器A6、第七运算放大器A7、第一基准电阻RB1、第二基准电阻RB2和第三基准电阻RB3，第六运算放大器A6的输出端接第三基准PMOS管MPB3的栅极，第六运算放大器A6的正输入端接第一基准PMOS管MPB1的漏极和第一NPN三极管Q1的集电极，第六运算放大器A6的负输入端接第二基准PMOS管MPB2的漏极、第七运算放大器A7的正输入端和第二NPN三极管Q2的集电极；第七运算放大器A7的输出端接第一基准PMOS管MPB1和第二基准PMOS管MPB2的栅极，第七运算放大器A7的负输入端接第三基准PMOS管MPB3的漏极、第一NPN三极管Q1和第二NPN三极管Q2的基极、第二基准电阻RB2的上端；第一基准PMOS管MPB1、第二基准PMOS管MPB2和第三基准PMOS管MPB3的源极均连接电源电压；第一NPN三极管Q1的发射极连接第一基准电阻RB1的上端；第一基准电阻RB1和第二基

准电阻RB2的下端、第二NPN三极管Q2的发射极均连接到第三基准电阻RB3的上端，并提供输出电压V<sub>ref</sub>，第三基准电阻RB3的下端接地。

3. 根据权利要求2所述的高精度、输出电压可调的参考电压产生电路，其特征在于：所述输出可调、电流求和型带隙基准电压产生电路(21)的输出基准电压V<sub>ref</sub>遵循如下关系式：

$$V_{ref} = (I_1 + I_2 + I_3) * R_{B3} = \left( 2 * \frac{V_T \ln N}{R_{B1}} + \frac{V_{be}}{R_{B2}} \right) * R_{B3} = \frac{R_{B3}}{R_{B2}} * \left( V_{be} + 2 * \frac{R_{B2}}{R_{B1}} * V_T \ln N \right)。$$

4. 根据权利要求1所述的高精度、输出电压可调的参考电压产生电路，其特征在于：所述输出可调、电流求和型差分参考电压产生电路(22)的差分参考电压V<sub>TP</sub>=V<sub>refp</sub>和V<sub>TN</sub>=V<sub>refn</sub>，输出参考电压V<sub>refp</sub>、V<sub>refn</sub>的电压值的产生遵循如下关系式：

$$V_{refp} = \frac{(R_1 R_2 + R_1 R_3 + R_2 R_3)(R_5 * V_{DD} + R_4 * V_R - 2R_4 R_5 * I_{dw}) + R_2 R_4 R_5 (V_{DD} + 2R_1 * I_{up})}{(R_1 R_2 + R_1 R_3 + R_2 R_3) * (R_4 + R_5) + (R_1 + R_2) * R_4 R_5}$$

$$V_{refn} = \frac{(R_1 R_3 + R_3 R_4 + R_3 R_5 + R_4 R_5)(R_2 * V_{DD} + 2R_1 R_2 * I_{dw}) + R_1 R_2 (R_5 * V_{DD} + R_4 * V_{REF} - 2R_4 R_5 * I_{dw})}{(R_1 R_2 + R_1 R_3 + R_2 R_3) * (R_4 + R_5) + (R_1 + R_2) * R_4 R_5}。$$

5. 根据权利要求1所述的高精度、输出电压可调的参考电压产生电路，其特征在于：所述参考电压产生电路还包括低通滤波器(24)，低通滤波器(24)的两端与参考电压缓冲驱动电路(23)的两端连接。

## 一种高精度、输出电压可调的参考电压产生电路

### 技术领域

[0001] 本发明属于集成电路技术领域,具体涉及一种高精度、输出电压可调的参考电压产生电路。

### 背景技术

[0002] 近年来,高速高精度的模数转换器 (Analog to Digital Converter, ADC) 在高清视频、3G通信、医疗器械以及雷达等领域得到了广泛的应用。作为高速高精度领域ADC的最佳选择,流水线ADC的性能得到了飞速发展。在高速高精度流水线ADC的设计中,各种前台或后台校正技术被用于校正或补偿电路的非理想特性和工艺变化带来的影响,如运放的有限增益带宽、比较器失调电压、电容失配等误差带来的影响。除了上述非理想因素外,高精度、快速响应的参考电压产生电路也是高速高精度ADC设计的瓶颈之一,由于其驱动能力有限而引入的误差同样会影响ADC的精度,并且这种误差与ADC的输入相关,导致难以通过传统的校正技术校正;并且由于参考电压产生电路的建立和稳定需要一定的时间,因此该误差还会限制ADC的速度。

[0003] 对于参考电压的产生,高性能ADC一般都采用片内参考电压,传统的实现方法是如图1所示。首先由固定带隙基准电压产生电路11产生一个固定基准电压 $V_{ref}$ ,然后分压型差分参考电压产生电路12通过电阻串分压来产生差分参考电压 $V_{TP}$ 、 $V_{TN}$ ,最后通过参考电压缓冲驱动电路13输出参考电压 $V_{refp}$ 、 $V_{refn}$ 。为使分压型差分参考电压产生电路12在驱动ADC其他功能模块时,能够快速建立并且稳定下来,必须要足够大的摆率和带宽,这就需要有很大的驱动电流,电阻串的阻值不能太大,这会产生非常大的功耗。

### 发明内容

[0004] 本发明要解决的技术问题是克服现有的缺陷,提供一种高精度、输出电压可调的参考电压产生电路,通过采用电流求和以及浮动电流源负反馈控制技术设计了一种输出电压可调的全差分参考电压缓冲驱动电路,该缓冲驱动电路还采用源极推挽输出和复制电路的结构,在进一步提高参考电压的PSRR的同时,得到更小的输出阻抗,具有更好的驱动能力。

[0005] 为了解决上述技术问题,本发明提供了如下的技术方案:

[0006] 本发明一种高精度、输出电压可调的参考电压产生电路,参考电压产生电路包括输出可调、电流求和型带隙基准电压产生电路、输出可调、电流求和型差分参考电压产生电路和参考电压缓冲驱动电路,输出可调、电流求和型带隙基准电压产生电路产生一个电压可调的带隙基准电压 $V_{ref}$ 输出至输出可调、电流求和型差分参考电压产生电路,通过输出可调、电流求和型差分参考电压产生电路产生差分参考电压 $V_{TP}$ 和 $V_{TN}$ 输出至参考电压缓冲驱动电路,通过参考电压缓冲驱动电路输出参考电压 $V_{refp}$ 、 $V_{refn}$ 。

[0007] 进一步地,输出可调、电流求和型带隙基准电压产生电路采用NPN三极管电流求和的方式来产生带隙基准电压。

[0008] 进一步地,输出可调、电流求和型带隙基准电压产生电路的输出基准电压V<sub>ref</sub>遵循如下关系式:

[0009]

$$V_{ref} = (I_1 + I_2 + I_3) * R_{B3} = \left( 2 * \frac{V_T \ln N}{R_{B1}} + \frac{V_{be}}{R_{B2}} \right) * R_{B3} = \frac{R_{B3}}{R_{B2}} * \left( V_{be} + 2 * \frac{R_{B2}}{R_{B1}} * V_T \ln N \right).$$

[0010] 进一步地,输出可调、电流求和型差分参考电压产生电路包括电阻串、电流源、运放和驱动MOS管,电流源和电阻串通过电流求和产生两个差分参考电压V<sub>TP</sub>和V<sub>TN</sub>,两个差分参考电压V<sub>TP</sub>和V<sub>TN</sub>分别通过运放和驱动MOS管形成负反馈回路。

[0011] 进一步地,输出可调、电流求和型差分参考电压产生电路的差分参考电压V<sub>TP</sub>=V<sub>refp</sub>和V<sub>TN</sub>=V<sub>refn</sub>,输出参考电压V<sub>refp</sub>、V<sub>refn</sub>的电压值的产生遵循如下关系式:

[0012]

$$V_{refp} = \frac{(R_1 R_2 + R_1 R_3 + R_2 R_3)(R_5 * V_{DD} + R_4 * V_R - 2 R_4 R_5 * I_{dw}) + R_2 R_4 R_5 (V_{DD} + 2 R_1 * I_{up})}{(R_1 R_2 + R_1 R_3 + R_2 R_3) * (R_4 + R_5) + (R_1 + R_2) * R_4 R_5}$$

[0013]

$$V_{refn} = \frac{(R_1 R_5 + R_3 R_4 + R_3 R_5 + R_4 R_5)(R_2 * V_{DD} + 2 R_1 R_2 * I_{dw}) + R_1 R_2 (R_5 * V_{DD} + R_4 * V_{REF} - 2 R_4 R_5 * I_{dw})}{(R_1 R_2 + R_1 R_3 + R_2 R_3) * (R_4 + R_5) + (R_1 + R_2) * R_4 R_5}$$

[0014] 进一步地,输出可调、电流求和型差分参考电压产生电路还包括浮动电流控制电路,浮动电流控制电路包括运放和MOS管,通过运放和MOS管形成负反馈回路来实现浮动的电流镜,再通过镜像偏置使参考电压产生电路具有浮动的电流I<sub>F</sub>。

[0015] 进一步地,参考电压缓冲驱动电路采用推挽式的源极跟随结构,并且通过一条支路产生两个差分参考电压V<sub>TP</sub>和V<sub>TN</sub>。

[0016] 进一步地,参考电压缓冲驱动电路采用复制电路对输出参考电压V<sub>refp</sub>、V<sub>refn</sub>进行驱动。

[0017] 进一步地,参考电压产生电路还包括低通滤波器,低通滤波器的两端与参考电压缓冲驱动电路的两端连接。

[0018] 本发明的有益效果:对现有参考电压产生电路进行改进,通过改进的电压产生和驱动缓冲器电路结构,来对其驱动速度和精度以及功耗进行改进;通过采用电流求和以及浮动的电流源负反馈结构控制技术设计了一种输出电压可调的全差分参考电压缓冲驱动电路,该缓冲驱动电路还采用源极推挽输出和复制电路的结构,在进一步提高参考电压的PSRR的同时,得到更小的输出阻抗,具有更好的驱动能力。

## 附图说明

[0019] 图1为现有参考电压产生电路的示意图;

[0020] 图2为本发明提出的参考电压产生电路的结构框图;

[0021] 图3为本发明提出的输出可调、电流求和型差分参考电压产生电路的示意图;

[0022] 图4为本发明提出的浮动电流控制电路的一种具体实现电路示意图;

[0023] 图5为本发明提出的输出可调、电流求和型带隙基准电压产生电路的示意图;

[0024] 图6为本发明提出的参考电压缓冲驱动电路的一种具体实现电路示意图;

[0025] 图7为本发明提出的低通滤波器的一种具体实现电路示意图。

### 具体实施方式

[0026] 本发明所列举的实施例，只是用于帮助理解本发明，不应理解为对本发明保护范围的限定，对于本技术领域的普通技术人员来说，在不脱离本发明思想的前提下，还可以对本发明进行改进和修饰，这些改进和修饰也落入本发明权利要求保护的范围内。

[0027] 本发明提出了可用于高中速模数转换器的一种快速响应、高精度、输出电压可调的参考电压产生电路。图2所示，为本发明提出的参考电压产生电路的结构框图，包括输出可调、电流求和型带隙基准电压产生电路21，输出可调、电流求和型差分参考电压产生电路22，一个参考电压缓冲驱动电路23和低通滤波器24。图2所示电路的连接关系如下：输出可调、电流求和型带隙基准电压产生电路21产生的基准电压 $V_{ref}$ 连接到输出可调、电流求和型差分参考电压产生电路22的输入端，输出可调、电流求和型差分参考电压产生电路22的正电压输出端 $V_{TP}$ 连接到参考电压缓冲驱动电路23的第一输入端和低通滤波器24的第一输出端，输出可调、电流求和型差分参考电压产生电路22的负电压输出端 $V_{TN}$ 连接到参考电压缓冲驱动电路23的第二输入端和低通滤波器24的第二输出端，参考电压缓冲驱动电路23的第一输出端 $V_{refp}$ 连接到低通滤波器24的第一输入端，参考电压缓冲驱动电路23的第二输出端 $V_{refn}$ 连接到低通滤波器24的第二输入端。

[0028] 本发明提出的参考电压产生电路的工作原理为：首先由输出可调、电流求和型带隙基准电压产生电路21产生一个电压可调的带隙基准电压 $V_{ref}$ ，然后通过输出可调、电流求和型差分参考电压产生电路22来产生两个差分参考电压 $V_{TP}$ 和 $V_{TN}$ ，最后通过参考电压缓冲驱动电路23的第一输出端输出电压 $V_{refp}$ 和第二输出端输出电压 $V_{refn}$ ，为提高输出参考电压 $V_{refp}$ 和 $V_{refn}$ 对于电源和地信号的抑制比，本发明还增加了一个低通滤波器24，用来滤除高频噪声信号的影响。

[0029] 图3所示，为本发明提出的输出可调、电流求和型差分参考电压产生电路22的结构示意图，包括第一和第二R1电阻，第一和第二R2电阻，第一和第二R3电阻，第一和第二R4电阻，第一和第二R5电阻，第一电流源 $I_{up}$ 和第二电流源 $I_{dw}$ ，第一运算放大器A1，第二运算放大器A2，第三运算放大器A3，第一NMOS管MN01，第三NMOS管MN3，第四NMOS管MN4，第一PMOS管MP01和浮动电流控制电路221。

[0030] 图3所示电路的连接关系为：第一R1电阻的上端连接到电源电压，第一R1电阻的下端连接到第二R1电阻的上端，还连接到第一运算放大器A1的正输入端；第二R1电阻的下端连接到第一R2电阻和第一R3电阻的上端，还连接到第二运算放大器A2的正输入端和正输出电压端口 $V_{TP}$ 以及第一电流源 $I_{up}$ 的下端，第二R1电阻的下端还连接到第一NMOS管MN01的源端和第四NMOS管MN4的漏端；第一R2电阻的下端连接到和第二R2电阻的上端和第二运算放大器A2的负输入端；第二R2电阻的下端接地；第一R3电阻的下端连接到和第二R3电阻的上端和第三运算放大器A3的负输入端；第二R3电阻的下端连接到第二R5电阻和第二R4电阻的下端，还连接到负输出电压端口 $V_{TN}$ 以及第二电流源 $I_{dw}$ 的上端，第二R3电阻的下端还连接到第一PMOS管MP01的漏端和第四NMOS管MN4的源端；第一R4电阻的上端连接到电源电压，第一R4电阻的下端连接到第二R4电阻的上端；第一R5电阻的上端连接到输出可调、电流求和型带隙基准电压产生电路21产生一个电压可调的带隙基准电压 $V_{ref}$ ，第一R5电阻的下端连接

到第二R5电阻的上端；第一电流源 $I_{up}$ 的上端接电源电压；第二电流源 $I_{dw}$ 的下端接地；第一运算放大器A1的负输入端连接到第三NMOS管MN3的源端和第一NMOS管MN01的漏端，第一运算放大器A1的输出端连接到第三NMOS管MN3的栅端；第三NMOS管MN3的漏端接电源电压；第二运算放大器A2的输出端连接到第一NMOS管MN01的栅端；第三运算放大器A3的正输入端接外部输入共模电压 $V_{CM}$ ，第三运算放大器A3的输出端接第一PMOS管MP01的栅端；第一PMOS管MP01的漏端接地；第四NMOS管MN4的栅端接浮动电流控制电路221的输出端。

[0031] 图3所示电路的工作原理为：第一电流源 $I_{up}$ 和电阻R1、R2、R3在A点通过电流求和产生 $V_{TP}$ ；第二电流源 $I_{dw}$ 和电阻R3、R4、R5在C点通过电流求和产生 $V_{TN}$ ；两个差分参考电压 $V_{TP}$ 、 $V_{TN}$ 分别通过运放A2、A3和驱动MOS管MN01和MP01形成负反馈环路，当电路稳定时，节点A与D、C与E之间无电流流动。这样 $V_{TP}$ 和 $V_{TN}$ 两个差分参考电压的大小可以通过电阻R1、R2、R3、R4和R5的阻值比例进行灵活调节，而 $V_{TP} = V_{refp}$ 和 $V_{TN} = V_{refn}$ ，所以 $V_{refp}$ 和 $V_{refn}$ 两个差分输出电压的输出电流通过新增加的由运放A1负反馈调制的驱动MOS管MN3进行调节。

[0032] 对于图3给出的本发明差分参考电压产生电路，分别根据节点A和C列节点方程：

$$[0033] A\text{点: } \frac{V_{refp} - V_{DD}}{2R_1} + \frac{V_{refp}}{2R_2} + \frac{V_{refp} - V_{refn}}{2R_3} - I_{up} = 0 \quad (1)$$

$$[0034] C\text{点: } \frac{V_{refn} - V_{refn}}{2R_3} + \frac{V_{refn} - V_{DD}}{2R_4} + \frac{V_{refp} - V_R}{2R_5} + I_{dw} = 0 \quad (2)$$

[0035] 求解得到：

[0036]

$$V_{refp} = \frac{(R_1R_2 + R_1R_3 + R_2R_3)(R_5 * V_{DD} + R_4 * V_R - 2R_4R_5 * I_{dw}) + R_2R_4R_5(V_{DD} + 2R_1 * I_{up})}{(R_1R_2 + R_1R_3 + R_2R_3)*(R_4 + R_5) + (R_1 + R_2)*R_4R_5} \quad (3)$$

[0037]

$$V_{refn} = \frac{(R_1R_5 + R_3R_4 + R_3R_5 + R_4R_5)(R_2 * V_{DD} + 2R_1R_2 * I_{dw}) + R_1R_2(R_5 * V_{DD} + R_4 * V_{REF} - 2R_4R_5 * I_{dw})}{(R_1R_2 + R_1R_3 + R_2R_3)*(R_4 + R_5) + (R_1 + R_2)*R_4R_5} \quad (4)$$

[0038] 由公式(3)和(4)可以看出，通过调整电阻R1、R2、R3、R4和R5的阻值比例即可得到不同电压大小的差分输出电压 $V_{refp}$ 和 $V_{refn}$ 。

[0039] 为解决差分参考电压输出节点E或者D在负载快速变化时，参考电压缓冲驱动电路23响应速度不够而产生延迟，导致非线性的问题。图3提出的差分参考电压产生电路22使用了一个浮动的电流 $I_F$ 来补偿控制输出级的负载，使两个差分参考电压的输出点的电流可以灵活地流出或流进，避免出现MN01和MP01的摆率不够导致支路上端或下端驱动管发生截止的问题。

[0040] 图4所示，为本发明提出的浮动电流控制电路的一种具体实现，浮动的电流镜的实现是通过运放A4与MPF1和MPF2形成负反馈环路，迫使电流 $I_F$ 与参考电流 $I_{ref}$ 相等，然后镜像偏置参考电压产生电路的MN4，使参考电压产生电路具有浮动的电流。

[0041] 传统带隙基准结构中，基于电压求和方式产生的基准电压约为1.25或者2.5V左右，无法得到可变电压的基准，并且基准电压的温度系数受运放失调电压的影响，而采用电流求和或者混合(电压、电流)求和的方式，能够得到可调节基准电压。图5所示，为本发明提出的输出可调、电流求和型带隙基准电压产生电路21的结构示意图。为得到可调节的基准

电压同时最小化失调电压的影响,采用了一种NPN三极管电流求和的方式来产生带隙基准电压。图5所示电路结构包括:第一基准PMOS管MPB1、第二基准PMOS管MPB2、第三基准PMOS管MPB3、第一NPN三极管Q1、第二NPN三极管Q2、第六运算放大器A6、第七运算放大器A7、第一基准电阻RB1、第二基准电阻RB2和第三基准电阻RB3。

[0042] 图5中电路的连接关系为:第六运算放大器A6的输出端接第三基准PMOS管MPB3的栅极,第六运算放大器A6的正输入端接第一基准PMOS管MPB1的漏极和第一NPN三极管Q1的集电极,第六运算放大器A6的负输入端接第二基准PMOS管MPB2的漏极、第七运算放大器A7的正输入端和第二NPN三极管Q2的集电极;第七运算放大器A7的输出端接第一基准PMOS管MPB1和第二基准PMOS管MPB2的栅极,第七运算放大器A7的负输入端接第三基准PMOS管MPB3的漏极、第一NPN三极管Q1和第二NPN三极管Q2的基极、第二基准电阻RB2的上端;第一基准PMOS管MPB1、第二基准PMOS管MPB2和第三基准PMOS管MPB3的源极均连接电源电压;第一NPN三极管Q1的发射极连接第一基准电阻RB1的上端;第一基准电阻RB1和第二基准电阻RB2的下端、第二NPN三极管Q2的发射极均连接到第三基准电阻RB3的上端,并提供输出电压V<sub>ref</sub>,第三基准电阻RB3的下端接地。

[0043] 图5中电路的工作原理为:通过MPB1、MPB2、MPB3和运放A6、A7形成一个负反馈环路,迫使AB、BB、CB三点的电位相等,分别产生正温度系数的电流I<sub>1</sub>、I<sub>2</sub>和负温度系数的电流I<sub>3</sub>,这三条支路电流相加通过第三基准电阻RB3得到0.5V基准电压(式5)。由于Q1和Q2的基极是相连的,并且作为产生三条支路电流I<sub>1</sub>、I<sub>2</sub>、I<sub>3</sub>的流出点,因此在式(5)中得到基准电压V<sub>ref</sub>不受运放A6和A7失调电压的影响。另外由于存在两条负反馈环路,AB点和BB点的反馈增益分别为g<sub>m1</sub>g<sub>m3</sub>A<sub>1</sub>A<sub>2</sub>R<sub>outA</sub>和g<sub>m2</sub>g<sub>m3</sub>A<sub>1</sub>A<sub>2</sub>R<sub>outA</sub>,使基准电压V<sub>ref</sub>的电源抑制比(PSRR)达到g<sub>m</sub><sup>2</sup>A<sup>2</sup>R<sub>out</sub>。

[0044]

$$V_{ref} = (I_1 + I_2 + I_3) * R_{B3} = \left( 2 * \frac{V_T \ln N}{R_{B1}} + \frac{V_{be}}{R_{B2}} \right) * R_{B3} = \frac{R_{B3}}{R_{B2}} * \left( V_{be} + 2 * \frac{R_{B2}}{R_{B1}} * V_T \ln N \right) \quad (5)$$

[0045] 图6所示,为本发明提出的参考电压缓冲驱动电路23的一种具体实现,为增大输出驱动能力,参考电压缓冲驱动电路23的输出驱动采用一种可工作于低电源电压下推挽式的源极跟随的结构,采用N型的MOS管MN01驱动V<sub>refp</sub>,P型的MOS管MP01驱动V<sub>refn</sub>,通过推挽输出,提高了输出效率,并且只通过一条支路产生两个差分参考电压V<sub>TP</sub>和V<sub>TN</sub>,使参考电压缓冲驱动电路23的功耗减小化,并且可以在低电压条件下工作。为了减小参考电压缓冲驱动电路23在驱动快速变化的负载时,负载电路的回踢噪声对电流求和电路的串扰,参考电压缓冲驱动电路23的输出驱动还采用了复制比为1:20的复制电路对差分输出电压进行驱动,在提高参考电压缓冲驱动电路23的PSRR的同时还可以降低整体参考电压缓冲驱动电路23的功耗。整个参考电压缓冲驱动电路23中仅输出复制电路需要提供大电流驱动能力,产生差分参考电压V<sub>TP</sub>和V<sub>TN</sub>的电流求和电阻R1~R5无需大电流驱动能力,可以极大地降低整体静态功耗。

[0046] 图7所示,为本发明中低通滤波器24的一种具体实现。由于电源电压上经常会受时钟信号耦合影响而夹带一定高频纹波噪声,这个高频纹波噪声将严重影响输出基准电平的精确性。为了解决这一问题,本发明使用了低通滤波器24,用来滤除高频纹波噪声并稳定回路。图7所示为一种无源RC滤波器,实际运用时任何一种滤波器均能完成该项功能,Cex是片外接的去耦电容,Ca1~Ca5是片内集成电容。运放输出电平由于时钟信号引入的高频纹波

(100MHz以上)可以被低通滤波器24很好的抑制。




图1




图2




图3




图4




图5




图6




图7