(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11) 特許番号

特許第4363716号

(P4363716)

(45) 発行日 平成21年11月11日(2009.11.11)

- (24) 登録日 平成21年8月28日 (2009.8.28)
- (51) Int.Cl. F I HO 1 L 21/82 (2006.01) HO 1 L 21/82 W HO 1 L 21/3205 (2006.01) HO 1 L 21/88 B

請求項の数 4 (全 28 頁)

(21) 出願番号	特願平11-269511	(73)特許権者	f 000003078
(22) 出願日	平成11年9月22日 (1999.9.22)		株式会社東芝
(65) 公開番号	特開2001-68554 (P2001-68554A)		東京都港区芝浦一丁目1番1号
(43) 公開日	平成13年3月16日 (2001.3.16)	(74)代理人	100083806
審査請求日	平成15年1月27日 (2003.1.27)		弁理士 三好 秀和
(31) 優先権主張番号	特願平11-180572	(74)代理人	100100712
(32) 優先日	平成11年6月25日 (1999.6.25)		弁理士─岩▲崎▼ 幸邦
(33)優先権主張国	日本国(JP)	(74)代理人	100100929
			弁理士 川又 澄雄
		(74)代理人	100108707
			弁理士 中村 友之
		(74)代理人	100095500
			弁理士 伊藤 正和
		(74)代理人	100101247
			弁理士 高橋 俊一
			最終頁に続く

(54) 【発明の名称】 LSIの配線構造の設計方法

(57)【特許請求の範囲】

【請求項1】

配線構造に含まれる配線のプロセスによる<u>配線幅</u>のばらつきを推定し、プロセスばらつ き量 _Pとする段階と、

配線容量変動 C/Cの許容範囲を設定し _cとする段階と、

フリンジ容量 C_Fと平行平板容量 C_Pからフリンジ容量比 F = C_F / C_Pを評価して、 以下の式

F_P/_C - 1

を満たすように、前記配線構造を決定する段階とを有することを特徴とするLSIの配線 構造の設計方法。

【請求項2】

前記配線構造に含まれる個々の配線の配線長が1mm未満であることを特徴とする請求 項1に記載のLSIの配線構造の設計方法。

【請求項3】

前記配線幅Wと前記配線直下の絶縁膜厚Hとの比W/Hが1 W/H 6で、配線長L が1mm未満であることを特徴とする請求項1に記載のLSIの配線構造の設計方法。 【請求項4】

2 層目以下の下層配線層における配線幅Wと該配線直下の絶縁膜厚Hとの比W/Hが1 W/H 6であることを特徴とする請求項1に記載のLSIの配線構造の設計方法。 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置の設計に係り、特にLSIの配線構造及びその設計方法に関する

[0002]

【従来の技術】

LSIの大規模化を実現するため、素子の微細化が進んでいる。この微細化の進展に伴い、パターニングやイオン注入などのプロセスばらつきの回路特性に与える影響が顕在化している。(N. Shigyo et al., "Statistical Simulation of MOSFETS using TCAD: Mes hing noise problem and selection of factors, "Proc.IWSM98, p. 10, 1998)。 【0003】

これまでに、プロセスばらつきが回路特性に与える影響については、感度解析に基づく 手法 (Z. J. Lin and C. j. Sponos, "Sensitivity study of interconnect using stat istical design, "Proc. IWSM, p. 68, 1998) や解析式を使った検討が行われてきた (O. S. Nakagawa et al., "modeling of pattern-dependent on-chip interconnect geometr y variation for deep-submicron process and design technology, "Tech. Dig. IWSM, p. 137, 1997)。

【0004】

【発明が解決しようとする課題】

LSIの回路特性のひとつとしては、例えば回路遅延特性が挙げられる。回路の遅延時 20 間は、配線長Lが長い場合、配線抵抗Rと配線容量Cの積RCで与えられる。一方、配線 長Lが短い場合、トランジスタのオン抵抗R_tと配線容量Cとの積R_tCで与えられ る。(H.B.Bakoglu and J.D. Meindl, "Optimun interconnection circuits for VLSI ,"IEEE Trans. Electron Devices, ED-32, p. 903, 1985)。つまり、良好な回路遅延特 性を得るためには、配線性能として、配線長が長い場合は配線遅延RC、短い場合は配線 容量Cが重要である。

[0005]

[0006]

従って、LSIの微細化に伴って、配線容量Cと配線遅延RCの低減が急務となっているが、これに加えて、プロセスばらつきに起因する配線容量変動 Cと配線遅延変動 (RC)/(RC)の抑制もまた重要になってきている。このため、C及び C、RC及び

(RC)/(RC)を同時に抑制可能な配線構造を見出す必要がある。

30

10

しかし、従来はプロセスばらつきが回路特性に与える影響を解析するに止まり、プロセスばらつきによる容量変動 C/Cや配線遅延変動 RC/RCの変動を抑制する配線構造の検討までは行われていなかった。またこのような配線構造を見いだすための技術的指針も無かった。

【 0 0 0 7 】

そこで、本発明の目的は、プロセスばらつきを考慮しつつ、実用に適した配線容量C又 は配線遅延RCの変動を抑制することの可能なLSIの設計方法を提供することである。 また、この設計方法に基づいた配線構造を提供することである。

【0008】

【課題を解決するための手段】

上記課題を達成するために、本発明によるLSIの配線構造の設計方法は、配線構造に 含まれる配線のプロセスによる配線幅及び配線膜厚のばらつきを推定し、プロセスばらつ き量 pとする段階と、配線容量変動 C/Cの許容範囲を設定し cとする段階と、フ リンジ容量CFと平行平板容量Cpからフリンジ容量比F=CF/Cpを評価して、以下 の式

F_P/_C - 1

を満たすように、前記配線構造を決定することを特徴とする。

【0009】

上記特徴によれば、プロセスばらつきに対して、配線容量変動 C/Cの許容範囲 c 以内に抑制するLSIの配線を実現できる。

[0010]

特に、配線の配線長が1mm未満の短い配線の場合には、配線容量変動 C/Cが配線 特性に与える影響が大きいので有効である。

[0068]

【発明の実施の形態】

(第1の実施の形態)

配線容量C、及び配線遅延RCの低減に関して、従来の技術の問題点を解析した結果、 10 本発明者等は、プロセスばらつきが配線容量CおよびCと抵抗Rとの積である配線遅延に 与える影響の抑制が重要であると判断した。この影響を解析した結果、Cの変動 C/C とRCの変動量 (RC)/(RC)は相反する関係にあることが分かった。これは、配 線の「フリンジ容量」に起因する。

[0069]

図1は、10%のプロセスばらつき量 。がある場合のCの変動量 C/CとRCの変 動量 (RC)/(RC)をフリンジ容量比F(=Cェ/C。、ここでCェとC。はフリ ンジおよび平行平板容量)の関数として表したものである。Fが大きければ、Cの変動を 抑えられる。逆に、Fが小さいほどRCの変動量 (RC)/(RC)は少ない。 $\begin{bmatrix} 0 & 0 & 7 & 0 \end{bmatrix}$

さらに、所望のCまたはRCの変動量とプロセスばらつき量 。から、満たすべきフリ 20 ンジ容量比Fを求める式を導出した。即ち、後に証明するように配線容量変動 C/Cと 配線RC変動量 (RC)/(RC)をそれぞれの許容範囲 _こおよび _{R こ}以内にする ためには、フリンジ容量比 F は下記の式(1)または式(2)を満たさなければならない

[0071]

【数1】

$$\left|\frac{\Delta C}{C}\right| \leq \xi_{c} \leftarrow F \geq \frac{\delta_{P}}{\xi_{c}} - 1 \qquad (1)$$

または、

1

$$\frac{\Delta (RC)}{RC} \leq \xi_{RC} \leftarrow F \leq \frac{(1-\delta_{P}) \delta_{P}}{\delta_{P} - \delta_{RC}} - 1 \quad (2)$$

これら式と、容量シミュレータを用いて算出したFから、配線構造を決められる。設計指 針として、配線長Lが短い場合、C変動を抑えるためにFを大きくする配線構造をすれば 良い。一方、Lが長い場合、RC変動を抑えるためFを小さくした方が良い。 [0072]

また、容量変動とRC変動を共に抑えたい場合には、妥協点としてF=1- 。とすれ 40 ば、2つ変動を 。の半分にまでなら抑えられる。例えば、 。が10%である図1の場 合、 2 つの曲線の交点である F_{C R C} = 0 . 9 にする。 [0073]

以下、より詳しく説明する。図2は、解析に用いた周期的配線構造である。ここで、S は配線間隔、Hは絶縁膜厚である。ピッチは一定とした。つまり、W+S=一定である。 寸法は、Hで規格化した(2次元容量は、大きさではなく、形状で決まる)。T/H=0 .6で固定とした。配線容量は、2次元シミュレーションを用いて算出した。 [0074]

図3は、Wを+10%、-10%変化させた場合の配線容量Cへの影響である。シミュ レーション結果と共に平行平板近似についても示した。平行平板近似では、対地容量C。 50

 0 と配線間容量C₂ 1 をC₂ 0 / (₀ × · ₀ · L) = W / H、C₂ 1 / (₀ · ₀
 · L) = T / S として算出した。ここで、容量は絶縁膜の誘電定数 ₀ × · ₀ と配線長 Lで規格化した。Wが広いと対地容量C₂ 0 が支配的になり、一方、Wが狭くなると配線 間容量C₂ 1 が支配的となる。実線がnominal値で、点線がWを+10%、-10%変化 させた場合の配線容量Cである。

【0075】

図4は、Wを+10%、-10%変化させた場合の相対変化量 C/Cである。W/H = 2近傍で C/Cの変化量は最小となる。一方、平行平板近似の場合、 C/Cは常に 10%程度である。この原因は、「フリンジ容量」である。このフリンジ容量により、W の変化に対して、 C/Cが緩和される。つまり、 C/Cの変化が鈍くなる。従って、 配線容量の変動を抑えるためには最適であると言える。しかし、後述するように、配線遅 延の変動という観点からは、このW/H=2という配線構造は最悪なものである。 【0076】

図5は、配線抵抗Rを考慮して求めた配線遅延RCの変動の相対変化量 (RC)/(RC)である。ここで、Rは断面積WTに逆比例するとした。Wが広い場合と狭い場合の 両極端で、 (RC)/(RC)が減少する。つまり、これらはWのばらつきに対してR C的には強い配線構造と言える。その中間のW/H=2近傍では、 (RC)/(RC) は4%近くになっている。配線遅延の変動という観点からは、このW/H=2という配線 構造は最悪のものである。尚、平行平板近似の場合、 (RC)/(RC)は常に1%以 下である。

【0077】

これらは、以下のように説明できる。 Wが、抵抗Rと容量Cに与える影響は逆である。つまり、 R/Rと C/Cが相殺する関係(負の相関)にある。例えば、配線幅Wが狭まるとRは増えるが、逆に対地容量C₂₀は減る。これは配線間容量C₂₁でも同様で、Wが狭まるとスペースSが広がり配線間容量C₂₁が減る(ピッチは一定)。単純化して、平行平板近似が成り立つと仮定すると、RCの変動は0になる。

【0078】

式で表すと、

【数 2 】

Δ (RC)	_	$(\mathbf{R} + \Delta \mathbf{R}) (\mathbf{C} + \Delta \mathbf{C}) - \mathbf{R}\mathbf{C}$	_	ΔR	ΔC	∔	$\Delta R \Delta C$
(RC)		RC	_	R	С	'	RC

となる。平行平板近似が成り立てば、 R/R+ C/C=0となる。 【0079】

実際には、微細化すると、配線の構造(W,S,H,T)により、 (RC)/(RC))は増加または減少する。これは、フリンジ容量が原因である。平行平板近似が、成り立 たなくなるためである。例えば、対地容量C₂₀では、微細化により C/Cがフリンジ 容量のため緩和され(Wの変化に対して鈍くなり)、 R/Rがそのまま見えてしまう。 一方、配線間容量は、微細化で平行平板近似が成り立つようになり、 R/R=- C/ Cとなる。平行平板近似が成り立てば、 R/Rと C/Cは相殺し、RCの変動は0に なる。

[0080]

図6は、Wを10%増加した場合での式(1)の各成分である。 C/Cは、図3に示したものと同じである。 R/Rは、単に断面積から求めた。Wに逆比例し、一定の変化量である。 C/Cに対して R/Rは符号が逆であり、相殺する関係にある。しかし、W/H=2付近では、フリンジ容量のため C/Cが小さく、 R/Rを相殺できない。このため、 (RC)/(RC)が大きくなる。つまり、Wのばらつき Wに対してRCの変動が大きくなる。

[0081**]**

10

30

40

10

20

30

次に、解析的に解く。配線容量は、平行平板成分Cpとフリンジ成分Cpから成る。 [0082] $C = C_{P} + C_{F} = (1 + F) C_{P}$ ここで、Fはフリンジ容量比で、F=C_F/C_┏である。 [0083] 変動量について、以下の2つを仮定した。 [0084](i)フリンジ容量の変動 C_Fは、平行平板成分の変動 C_Pに比べて無視できる。 [0085] C _F << C D (ii)容量の平行平板成分と抵抗の変動量は相殺し、その絶対値はプロセスばらつき 。と等しい。 [0086]【数3】 $\frac{\Delta C_{P}}{C_{P}} = -\frac{\Delta R}{R} = \delta_{P}$ (3)これらの仮定に基づくと、容量変動 C/Cは、フリンジ容量比Fを使って、以下のよ うに表される。 [0087]【数4】

 $\frac{\Delta C}{C} = \frac{\Delta C_P}{C_P + C_F} = \frac{1}{1 + F} \frac{\Delta C_P}{C_P} \quad (4)$

RC変動 (RC)/(RC)は、以下のように表される。
【0088】
【数5】

 $\frac{\Delta (RC)}{(RC)} = \frac{\Delta R}{R} + \frac{\Delta C}{C} + \frac{\Delta R \Delta C}{RC} = \frac{\Delta R}{R} + \frac{1}{1+F} \frac{\Delta C_P}{C_P} (1 + \frac{\Delta R}{R}) \quad (5)$

さらに、式(3)を考慮すると、次のようになる。 【0089】 【数6】

$$\frac{\Delta (\text{RC})}{(\text{RC})} = - \left[1 - \frac{1}{1+\text{F}} (1-\delta_{\text{P}}) \right] \delta_{\text{P}} \qquad (6)$$

容量変動 C/CとRC変動 (RC)/(RC)をそれぞれ<u>c</u>および_{RC}以内に 40 するためには、フリンジ容量比Fは次式を満たさなければならない。 【0090】 【数7】

(5)

$$\left|\frac{\Delta C}{C}\right| \leq \xi_{c} \leftarrow F \geq \frac{\delta_{P}}{\xi_{c}} - 1 \quad (1)$$

(6)

または、

$$\left|\frac{\Delta (RC)}{RC}\right| \leq \xi_{RC} \leftarrow F \leq \frac{(1-\delta_{P})\delta_{P}}{\delta_{P}-\delta_{RC}} - 1 \quad (2)$$

ここで、 。はプロセスのばらつき量であり、 。= C。/C。=- R/Rとした 。これは、配線幅Wや配線膜厚Tに対するばらつきとしては、妥当な仮定である。試みに 10 、 _Pを0.1(10%)とすると、 _C=0.05(5%)を実現するには、Fは1以 上でなければならない。一方、 _{R c} = 0.05(5%)を実現するには、Fは0.8以 下でなければならない。

[0091]

図1は、容量変動 C/CとRC変動 (RC)/(RC)をフリンジ容量比Fの関数 として表したものである。尚、 (RC)/(RC)は、符号 C/Cの逆である。この 場合、負であり、絶対値をとり表示した。Fが増加するにつれ、容量変動 C/Cは減少 する。逆にRC変動 (RC)/(RC)が増加する。これは、前述の結論に一致する。 やはり、プロセスばらつき。を0.1(10%)とした図2の配線構造の場合、 c = 0.05(5%)にするにはFは1以上でなければならなく、一方、 _{R c} = 0.05(5%)にするにはFは0.8以下でなければならないことが分かる。 [0092]

以下、具体例を説明する。容量変動とRC変動は、背反するため、同時に変動を抑制す ることができない。しかし、ある程度なら2つの変動を抑えることはできる。このために は、図1の2つの曲線の交点となるフリンジ容量比F_{CRC}に設定するのが良い。ここで 、 F_{C R C} は式 (4)と式 (6)から、次のように表される。 [0093]

 $F_{CRC} = 1 - P$ (7) また、このとき、 _cと _{R c}は、 _P << 2 なら、以下のように近似できる。 [0094]

【数8】

$$\xi_{\rm C} = \xi_{\rm RC} = \frac{0}{2}$$

つまり、フリンジ容量比F_{cRc}の場合、容量変動 C/CとRC変動 (RC)/(RC)をプロセスばらつき _pの半分に抑えることができる。図1に示した2つの曲線の 交点であるF=0.9では、10%のプロセスばらつきに対して、容量変動 C/CとR C 変動の 2 つの変動を共に 5 % 程度にすることができる。

[0095]

図 7 は、図 2 の配線構造でのフリンジ容量比 F である。W / H = 1 近傍で F = 1 となっ ている。この配線構造では、W/H=1近傍でフリンジ容量が全体の容量に占める割合が 最も高い。ここで、 F_{c R c} = 0 . 9となる配線構造は、 W / H は 0 . 7 または 2 である 。そこで、W/Hと0.7とすると、例えばW=S=0.25µmでは、H=0.36µ m、T=0.22µmとすれば良い。

[0096]

図8は、単一配線の構造モデルを示す図である。

[0097]

図9は、単一配線でのフリンジ容量比Fである。このFと式(1)、式(2)または式 (7)から、所望の変動仕様を満たす配線構造を決定できる。

50

40

30

【0098】

又、配線長Lが長い場合、式(1)に示したように、RC変動 (RC)/(RC)を 抑制するため、Fが小さい配線構造が望ましい。つまり配線容量として平行平板近似が成 り立つようにする。逆に、Lが短い場合、配線容量の変動 C/Cを重視すべきであり、 フリンジ容量比Fの大きい配線構造が良い。

【0099】

具体的には、LSIでの回路の遅延時間は、配線長Lが1mm以上の長い場合、配線の 抵抗Rと容量Cの積RCで与えられる。一方、配線長Lが1mm未満の短い場合、トラン ジスタのオン抵抗をR_tとして、R_tで与えられる(M.R.Anand, Design of optim ized high performance interconnect schemes for ULSI devices, Ph.D. Desertation, Waseda Univ., p. 4, 1999.)。つまり、配線としては、配線長が1mm以上の長い場合 はRC、1mm未満の短い場合は容量Cの抑制が重要である。 【0100】

10

配線長が1mm未満の短い場合に容量Cの変動を抑制するには、図4で、10%のプロ セス変動に対しCの変動を7%以下に抑えるために配線幅Wと該配線直下の絶縁膜厚Hと のW/Hが1 W/H 6としなければならない。又、配線長が1mm以上の長い場合に RCの変動を抑制するためには、図4から、配線幅Wと該配線直下の絶縁膜厚HとのW/ Hが1以下または6以上としなければならない。

【0101】

一方、多層配線では、下層の配線は短く、上層の配線は長い。そこで、下から2層目以 ²⁰ 下の配線は容量変動の抑制を主に考慮し、3層以上はRC変動を考慮して、配線構造を決 定すれば良い。

【0102】

つまり、2層以下の配線は配線幅Wと該配線直下の絶縁膜厚HとのW/Hを1 W/H 6とし、容量変動を抑制する。一方、3層以上の配線ではRCの変動を3%以下に抑制 するため、配線幅Wと該配線直下の絶縁膜厚HとのW/Hを1以下またはで6以上とする

この結果、図10に示すように、配線間絶縁層厚を考慮すると、2層目の配線幅Wと該 配線膜厚Tとの比W/Hは、3層目の配線のW/Tは、3層目の配線のW/Tよりも大き 30 くなる。

[0104]

配線間のカップリング容量によるクロストークを抑制するには手段として、図11に示 すように、電源線またはクロック信号線の配線11をシールド・プレートとして電源線ま たはクロック信号線以外の上の配線12と下の配線13との配線間クロストークを抑制す る。

【0105】

さらに、図12に示すように、電源線用またはクロック信号用の配線11,14の間に それ以外の配線15を位置し、電源線とクロック信号用の配線11と14をシールド・プ レートとして、その間の配線15での配線間クロストークを抑制を実現できる。 【0106】

40

(第2の実施の形態: C u 配線構造)

次に、Cu配線の場合を考える。図14に示すように、Cu配線を用いる場合は拡散防止のためにCu配線の底面と側面にバリアメタルを形成することが多い(M. T. Bohr, "Interconnect scaling-the real limiter to high performance ULSI、"Tech. Dig. 1995 IEDM, p. 241.)。このため、抵抗率がAlのほぼ半分のCu配線を使っても、実効断面積が小さくなる。この影響は図15に示すように、配線幅Wが狭くなると顕著になる。この効果を取り入れると、配線抵抗Rの変動 R/Rは、 【数9】

$$\frac{\Delta R}{R} = \frac{\delta_{P}}{1 - 2 T_{b} / W + \delta_{P}}$$

と表される。ここで、 T_bはバリアメタルの厚みである。通常、 T_bは 1 0 ~ 2 0 n m 程 度である。

【0107】

従って、Cu配線の場合、バリアメタルを考慮すると、配線抵抗変動 R/Rを _R以内にするためには、T_b/Wは下記の式(8)を満たさなければならない。 【0108】

【数10】

$$\left|\frac{\Delta R}{R}\right| \leq \xi_{R} \leftarrow \frac{T_{b}}{W} \leq 0.5 \left[1 - \delta_{P} \left(1 - \frac{1}{\xi_{R}}\right)\right] \quad (8)$$

また、配線RC変動 (RC)/(RC)を _{RC}以内にするためには、プロセスばら つき量を _Pとして、T_b/Wおよびフリンジ容量比は次式を満たさなければならない。 【0109】

【数11】

$$\frac{\delta_{P}}{1-2 \operatorname{T}_{b}/W+\delta_{P}} \left(1+\frac{\delta_{P}}{1+F}\right) + \frac{\delta_{P}}{1+F} \leq \xi_{RC} \quad (9)$$

以下、より詳しく説明する。ここでも、図14に示したような周期的な配線構造について考える。やはり、Sは配線間隔、Hは絶縁膜厚、Tは配線膜厚である。ピッチは一定とした。つまり、W+S=一定である。T/H=0.6で固定とした。 【0110】

図15は、バリアメタルの配線抵抗Rへの影響である。バリアメタルが無ければ、RはWに逆比例する。しかし、バリアメタルが一定膜厚存在する場合(ここではT_b/H=0.05)、Wの微細化と共に、1/Wより急激に増加する。言換えると、実効的断面積が 急激に減少する。

【0111】

図16は、Wが+10%増加した場合の配線抵抗の変動量 R/Rである。図15で述べたように、Wの微細化と共に、Rが1/Wよりも急激に増加するため、 R/Rも急増する。

【0112】

配線幅の変動 Wのみを考慮し、Rが配線の断面積に逆比例すると、 R/Rは以下のように表される。

【0113】

【数12】

$$\frac{\Delta R}{R} = \frac{\delta_{P}}{1 - 2 T_{b} / W + \delta_{P}}$$

ここで、 _p = W/Wとした。従って、Cu配線の場合、バリアメタルを考慮する と、配線抵抗変動 R/Rを _R以内にするためには、T_b/Wは式(8)を満たさなけ ればならない。

[0114]

【数13】

30

20

$$\frac{\Delta R}{R} \leq \xi_{R} \leftarrow \frac{T_{b}}{W} \leq 0.5 \left[1 - \delta_{P} \left(1 - \frac{1}{\xi_{R}}\right)\right] \quad (8)$$

また、配線 R C 変動 (R C) / (R C)を _{R C} 以内にするためには、プロセスばら つき量 _P として、 T _b / Wおよびフリンジ容量比 F は次式を満たさなければならない。 【 0 1 1 5 】

【数14】

$$\frac{\delta_{P}}{1-2\operatorname{T}_{b}/W+\delta_{P}} \left(1+\frac{\delta_{P}}{1+F}\right) + \frac{\delta_{P}}{1+F} \leq \xi_{RC} \quad (9) \qquad 10$$

図13は、配線容量Cを2次元シミュレーションで算出して求めたRCの変動 (RC)/(RC)である。配線幅のばらつき W/Wが10%でのものである。RCの変動を4%以下に抑制するには、Cu配線では幅Wと該配線直下の絶縁膜厚Hとの比W/Hを0.4 W/H 2とする。

【0116】

配線長Lが長い場合、RCの遅延が回路動作を律速する。具体的には、LSIでの回路の遅延時間は、配線長Lが1mm以上の長い場合、配線の抵抗Rと容量Cの積RCで与えられる。(M. R. Anand, Design of optimized high performance interconnect schemes 20 for ULSI devices, Ph.D. Desertation, Waseda Univ., p. 4, 1999.)。つまり、配線としては、配線長が1mm以上の長い場合はRCの抑制が重要であり、Cu配線では幅Wと該配線直下の絶縁膜厚HとのW/Hが0.4 W/H 2とする。

【0117】

多層配線では、下層の配線は短く、上層の配線は長い。そこで、下から2層目以下の配線は容量変動の抑制を主に考慮し、3層以上はRC変動を考慮して、配線構造を決定すれば良い。

【0118】

つまり、 3 層以上の配線では R C の変動を 4 % 以下に抑制するため、配線幅 W と該配線 直下の絶縁膜厚 H との比 W / H を 0 . 4 W / H 2 とする。

【0119】

```
(第3の実施の形態: Equivalent-Variationsの概念の導入)
```

今回、配線容量変動 C/Cと配線遅延変動 (RC)/(RC)を解析した結果、Equivalent-Variationsという新たな概念を見出した。さらにその概念の持つUniversalityという特性を発見した。このEquivalent-Variationsは、配線構造設計の技術的指針として用いることができる。この概念を用いることで、C及び C、RC及び (RC)を同時に抑制可能な配線構造がより明らかになった。以下、これについて説明する。

【0120】

最初に、Equivalent-Variationsの概念について説明する。

【0121】

40

30

配線容量変動 C/Cと配線遅延変動 (RC)/(RC)とは、2次の微小量(C)/C)・(R/R)を無視すると、次のような関係式で表わされる。
 【0122】

(RC) / (RC) = (C/C) + (R/R)

C/Cと R/Rの符号は常に逆である。ここで、 C/C を出来るだけ小さくし、同時に (RC)/(RC) も出来るだけ小さくする条件、即ち、 C/C
 (RC)/(RC) をEquivalent-Variationsと定義する。
 【0123】

C/Cと (RC)/(RC)が常に逆符号であること、および上式の関係を用いて Equivalent-Variationsの定義式を書き直すと、以下の式(11)が得られる。

(9)

[0124]

 $2 \times C / C = -R / R$ (11) "Crc"(RC-suppression)を「RC変動 (RC)/(RC) をC変動 C/C より小さく抑える条件」と定義し、"c_RC"(C-suppression)を「C の変動 C/C をRCの変動 (RC)/(RC) より小さく抑える条件」と定 義すると、Crcの条件式は2× C/C> - R/R、一方、c RCの条件式は2× $C/C < - R/R \ge c_{a}$

[0125]

次に、配線幅Wと配線厚みTのプロセスばらつきを、 _w = W/W、及び、 _T = 10 T/Tと置くと(例えばWが±10%ばらつく時、 _w=0.1である)、 【数15】

$$\Delta R = \frac{1}{(T \pm \Delta T) (W \pm \Delta W)} - \frac{1}{T \cdot W}$$

$$\Delta R / R = (\Delta R / R)_{PP} - (\Delta R / R)_{mm} = -\frac{\delta_{P} + \delta_{T} + \delta_{P} \delta_{T}}{(1 + \delta_{P})(1 + \delta_{T})} - \frac{\delta_{P} + \delta_{T} + -\delta_{V} \delta_{T}}{(1 - \delta_{T})(1 - \delta_{T})} = -2 \cdot (\delta_{P} + \delta_{T})$$
(12)

ここで、(R/R) p p は、プロセスばらつき起因により、WとTが共にプラス方向 にばらつく場合を意味し、同様に(R/R)mmは、WとTが共にマイナス方向にばら つく場合を意味する。このとき、(R/R)pp-(R/R)mmは、抵抗Rの変動 R / R に対して最大ばらつき (ワーストケース)を与える。

[0126]

式(12)より、 R/Rは常に一定値であり、2次微小量を無視すれば、-2・(w + ⊤)となることが分かる。

[0 1 2 7 **]**

次に、関数F_{F ∨} を、 【数17】

$$F_{EV} = \left| \frac{\Delta C}{C} \right| - (\delta_{*} + \delta_{T}) \quad (13)$$

のように定義する。この関数F_{EV}を用いれば、上記の内容を簡潔にまとめることができ る。

[0128]

即ち、F_{EV}>0のときCrc,F_{EV}<0のときc RCである。そして、F_{EV}=0 がEquivalent-Variationsの条件式である。

[0129]

ここで次のような一連の重要な結論が得られる。式(13)から、 F_{EV}=0 によって 与えられるEquivalent-Variationsのばらつきの割合は、 w + T に等しい。つまり、 プロセスのばらつきにより、Wが± w%ばらつき、Tが T%ばらつく時、Equivalent -Variationsのばらつきの割合は、(w+ T)%に等しい。 [0130]

さらに、Equivalent-Variationsを与える条件式 F_{EV} = 0 は、 _w、 _тに対してUni versalityを持つことは、次のようにして証明される。

30

【0131】

Equivalent-Variationsの条件式は、式(11)、及び、式(12)から、 【数18】

$$\Delta C \neq C = - \frac{\Delta R \neq R}{2} = \delta + \delta_{\tau} \qquad (14)$$

ここで×=W/H、及びy=T/Hと置く。さらに、配線容量CはW/HとT/Hのみ の関数であるから(もう一つの変数としてS/Hが含まれるが、ここではピッチ固定のた め変数として考慮する必要が無い)、C=f(W/H、T/H)=f(×,y)である。 ¹⁰ 従って、

(11)

$$\Delta C_{PP} = f (x + \delta_{y_x}, y + \delta_{y_y}) - f (x, y) = \frac{\delta f}{\delta x} \cdot \delta_{y_x} + \frac{\delta f}{\delta x} \cdot \delta_{y_y}$$
(15)

同様にして、

$$\Delta C_{mm} = f (x - \delta_{y_x}, y - \delta_{y_y}) - f (x, y) = - \frac{\delta f}{\delta x} \cdot \delta_{y_y} + \frac{\delta f}{\delta x} \cdot \delta_{y_y}$$
(16)

よって、式(14)~式(16)より、 【数20】

$$\delta_{\mathbf{y}} + \delta_{\mathbf{r}} = \frac{\Delta C}{C} = \frac{\Delta C_{PP} - \Delta C_{mm}}{C} = 2 \times \frac{\frac{\delta}{\delta \mathbf{x}} \cdot \delta_{\mathbf{y}} + \frac{\delta}{\delta \mathbf{x}} \cdot \delta_{\mathbf{y}}}{\mathbf{f}}$$

$$\frac{L+1}{2} = \frac{L \cdot \frac{\delta}{\delta x} f}{f} \cdot x + \frac{\delta}{\delta x} f}{f}$$

この式は、Lのみに依存する。つまり、Universalityが証明された。 【0132】

Equivalent-Variationsは、配線構造の設計基準として利用できる。具体的には、RCの変動をCの変動より小さく抑える必要が有る場合、例えば、長い配線の構造を決めるような場合には、F_{EV} < 0という条件の元で設計を行えばよい。逆に、Cの変動をRCの変動より小さく抑える必要が有る場合、例えば、短い配線の構造を決めるような場合には、F_{EV} > 0という条件の元で設計を行えばよい。又、Cの変動もRCの変動も均等に小さく抑えたい場合、例えば、平均的な長さの配線の構造を決めるような場合には、F_{EV} 0という条件の下で設計を行えばよい。

【0133】

(実施例: Equivalent-Variations概念に基づく配線構造設計)

次に、Equivalent-Variationsの概念に基づいて、配線構造の設計方法について説明する。ここでも、図2に示したような周期的な配線構造について考える。

やはり、Wは配線幅、Sは配線間隔、Hは下層の絶縁層の厚み、Tは配線層の厚みである 。配線ピッチは一定とした。つまり、W + S = 一定とした。また、第1次近似として、膜 厚の寸法は、Hで規格化し、スケーリングしていない。2次元容量は、サイズではなく、 30

形状で決まるからである。

【0134】

まず、配線材料としてはアルミニウム(A1)を用い、絶縁層材料としては酸化膜(SiO)。)を用いた例について考える。

【0135】

図17に、図2の配線構造に対して求めたEquivalent-Variationsを示した。

図18は、図17中のグラフを両対数表示のグラフに書き換えたものである。ここで各プロットは、Equivalent-Variationsを与える条件式F_{EV}=0が満たされているW/H及びT/Hのペアを示している。

【0136】

10

従来、どのような配線構造が配線容量変動 C/Cを抑制するのか(この条件は c_R Cと表記される)、また、どのような配線構造が配線遅延変動 (RC)/(RC)抑制 するのか(この条件はC_rcと表記される)を見極める具体的な技術的指導がなかったが 、図17、図18に示されるように、Equivalent-Variationsの概念を用いれば、この条 件を境界にして、c_RC、C_rc の領域に分離されるため、より変動を抑えたい所望の 条件に基づき、設計条件を選択することができる。さらに図17、図18から明らかにな ったように、Equivalent-Variationsに対して前述のUniversalityが成り立っている。 【0137】

シミュレーションによって解析的に得られる図17もしくは図18を元にして、配線容 量変動 C/C、及び、配線遅延変動 (RC)/(RC)を抑制するための配線構造を ²⁰ 決定することが可能である。

【0138】

また、TEG(Test Element Group)の実測から C/Cを求め、式(13)で定義され る関数F_{EV}=0の条件を検索することで、任意の配線構造に対する、Equivalent-Varia tionsを求めることも可能である。ここで、TEGとは、チップ上に異った寸法の多くの 配線を形成したものをいう。

【0139】

[0140**]**

よって、このEquivalent-Variationsを求めるアルゴリズムを内蔵するCADツールを 用いれば、様々な配線形状からEquivalent-Variationsの条件を抽出し、効率的に最適な 配線構造を予測することができる。プロセスばらつきに対し配線特性ばらつきの少ない配 線構造設計を効率的に行うことができる。

30

(第4の実施の形態)

(実施例1:長い配線の配線構造1)

LSI回路の遅延特性は、配線長が1mm以上となる長い配線の場合は主に配線遅延R Cに依存する。よって、配線長が長い場合は、配線遅延RCと配線遅延変動 (RC)/ (RC)によって配線性能が決まる。従って、この場合は、RC及び (RC)/(RC))を抑制する配線構造とする必要がある。

[0141]

まず、配線材料としてAlを用い、絶縁層としてSiO₂を用いた場合についてRC及 ⁴⁰ び (RC)/(RC)を抑制しうる配線構造について求める。

【0142】

以下、プロセスばらつきを、配線幅の変動 Wを±10%、配線厚みの変動 Tを±1 0%として説明する。

[0143]

図19は、W/H値とT/H値に対する配線遅延RCの値を示す。×軸にW/H、y軸 にT/H、z軸にRCの値をとっている。なお、Wは配線幅、Hは下層の絶縁層の厚み、 Tは配線層の厚みである。RCの値は ・ _{o×}・ _o・L²で規格化した。 はA1配 線の抵抗率、 _oは真空の誘電率、 _{o×}はSiO₂の誘電率、Lは配線長を意味する。 【0144】 図19の3次元分布を2次元平面に射影したものが図20である。図20の等高線から 明らかなように、配線遅延RCを低減させるためには、W/HとT/Hを共に大きくする 配線構造とすれば良い。

(13)

【0145】

図21は、配線遅延変動 (RC)/(RC)を示す。×軸はW/H, y軸はT/H、 z軸は- (RC)/RCである。図21の3次元分布を2次元平面に射影したものが図 22である。図中の"EV"は、Equivalent-Variationsのラインを示している。図22 の等高線分布から明らかなように、配線遅延変動 (RC)/(RC)を低減させるため には、W/Hを小さくする配線構造にすれば良い。

[0146]

10

この結果を踏まえて、配線遅延RCと配線遅延変動 (RC)/(RC)を同時に抑制 するための配線構造を求める目的で、図20と図22を重ねて表示したものが図23であ る。

【0147】

ところで、超高速LSIのRC遅延スペックは一般に1mm当たり約1nsecといわれる。この値を単一配線でフリンジ容量を無視した近似計算により、グラフ中の規格化されたRC値に直すと、10^{11.5} となる。そこで、RC遅延についてはこの値以下であることを望ましい条件の目安にできる。

[0148]

また、RC遅延ばらつき (RC)/(RC)については15%以下をひとつの目安と 20 すれば、この両者の条件を充たす配線構造は、図23中の斜線部分となる。即ち、W/H が約4前後、T/Hが約9~10という条件で配線構造を形成すれば、配線遅延RCが小 さく、しかもプロセスばらつきに対し配線遅延変動 (RC)/(RC)の少ない配線構 造を得ることができる。

【0149】

(実施例2:長い配線の配線構造2)

図23中の斜線部分の条件に相当する配線構造を図26(a)に示した。こうして求めた配線構造は、RCと (RC)/(RC)とを同時に抑制することが可能なものである。しかし、この条件下では配線層の幅Wと厚みTの比は4:9~10であり、アスペクト比(T/W)は大きなものになってしまう。このようにアスペクト比の大きい配線形状は、溝加工やエッチング加工が困難であり、プロセス上好ましくない。

30

そこで、従来の配線材料と絶縁材料を変えることによって、RCと (RC)/(RC))を同時に抑制するとともに、プロセス上良好なアスペクト比が得られる条件を求める検 討を行った。

【0151】

【 0 1 5 0 】

まず、配線材料をAlからより比抵抗の小さいCuに代える検討を行った。比抵抗が小 さくなれば、同じ抵抗値を得るのに膜厚Tを薄くできる。図24は、Al配線をCu配線 に置き換えた結果である。Cu配線の比抵抗 _{Cu}は1.7µ ・ cm、Al配線の比抵 抗 _{Al}は3.0µ ・ cmであるから、 _{Cu}/_{Al}を約0.5として計算した。 【0152】

40

図24から明らかなように、配線材料をCuに変えると、グラフ上W/Tに対するRC の等高線が大きく下がる。その結果、RCを10^{11、5}以下に抑制し、且つ、 (RC)/(RC)を15%以下に抑制しうる配線構造の領域(斜線部分)は図23に比べて広 がる。つまり、W/HとT/Hの選択の幅、プロセス・ウィンドウが広がる。 【0153】

R C を 1 0^{11・5} 以下とし、 (R C) / (R C) を 1 5 % 以下とする配線構造は、W / H が約 2 ~ 4、T / H が約 5 ~ 1 0 という条件であり、アスペクト比(T / W)が 改善できることがわかる。

【0154】

(14)

このように、配線長の長い配線構造において、配線材料をAlからより比抵抗の低いC uに変えると、より良好なアスペクト比の配線形状にできる。

【0155】

(実施例3:長い配線の配線構造3)

上述するように、配線材料をAlからCuに変えることで、プロセスウィンドウを広げ、配線形状のアスペクト比の改善を図ることができるが、さらに理想的なアスペクト比である1:1に近づけるため、絶縁層の一部を従来のSiO2からSiNに置き換える検討を行った。即ち、配線間のカップリング容量C21を決める横方向(幅方向)の配線間絶縁層を高誘電体材料であるSiNに置き換える検討を行った。

【0156】

配線間のカップリング容量C₂₁は、配線の膜厚Tと配線間絶縁層の誘電率に依存する ため、横方向の配線間絶縁層の誘電率を上げることにより、配線間のカップリング容量C 21を大きくできる。このため、全体の配線容量Cも上がり、配線遅延変動 (RC)/ (RC)をより緩和できる。また、より薄い配線層膜厚Tで高いカップリング容量C₂₁ を得ることができるので、配線幅Wに対する配線層膜厚Tの値を相対的に下げることも可 能となる。

[0157**]**

図 2 5 は、 C u 配線を用いるとともに、横方向の配線間絶縁層を S i O ₂ から S i N に 置き換えた場合の結果である。 S i O ₂ の誘電率 (SiO2)は 3 . 9、 S i N の誘電率 (S iN)は 6 . 7 であるから、 (SiN) / (SiO2)を約 2 として計算した。

[0158]

同図から明らかなように、 (RC)/(RC)の範囲が広がることにより、プロセス ・ウィンドウ(斜線部分)は、図24の場合よりもさらに増加している。これにより、W /H、T/Hをそれぞれ5とする配線構造を選ぶことで、W:T=1:1であるような良 好なアスペクト比の配線形状も得られることが分かる。

【0159】

図26(b)に、上述する配線構造を示す。配線層10としてCuを用い、横方向の配 線間絶縁層として、高誘電絶縁膜40であるSiNを用い、それ以外の絶縁層20a、2 0bとしてSiO₂を使用する。

【0160】

これまでの配線設計では、縦(厚み)方向、横(幅)方向いずれの配線間絶縁層も同じ 材料を用いることが前提で検討されてきたが、上述するように1mm以上の長い配線構造 において縦方向の配線間絶縁層に対し、横方向の配線間絶縁層をより高誘電率な材料に変 えることで配線遅延変動 (RC)/(RC)抑制することができる。またCu配線を用 いることで、配線遅延RC、配線遅延変動 (RC)/(RC)をともに抑制し、良好な アスペクト比の配線形状も提供できる。

【0161】

上述する例では、縦方向の配線間絶縁層として従来のSiO₂膜を用い、横方向の配線 間絶縁層としてSiN膜を用いたが、必ずしも、選択する絶縁材料はこれに限られない。 横方向の配線間絶縁層の平均的な誘電率が、縦方向の配線間の配線間絶縁層の平均的な誘 ⁴⁰ 電率に対し相対的に高ければ、同様な効果が期待できる。

【0162】

よって、縦方向の配線間絶縁層と横方向の配線間絶縁層の選択には種々の組み合わせが 考えられる。図35は、現在配線間絶縁層として用いることができる絶縁層材料とその比 抵抗の一例を挙げた表である。

【0163】

例えば、図26(b)において、縦方向の配線間絶縁層20としてSiO₂より低誘電 率を有するFSG(Flourine-doped Spin-on-glass)を用いれば、横方向の配線間絶縁 層(高誘電絶縁膜)40としてSiO₂膜を用いることができる。

[0164]

10

20

即ち、必ずしもSiNのような高誘電率材料を用いなくても上述と同様な効果を得るこ とができる。また、配線遅延RCの低減を図る目的を考慮すれば、むしろ全体的に低い誘 電率材料を用いることが望まれる。よって、例えば、縦方向の配線間絶縁層20として誘 電率が3.2のHSG(Hydrogen Silses Quioxane)を用い、横方向の配線間絶縁層(高誘電絶縁膜)40として誘電率が3.6のFSG膜を用いれば、配線遅延RCの値をよ り低く抑制することもできる。

[0165]

さらに、誘電率が3以下のポリイミド系樹脂や、現在開発中の誘電率2.5以下あるい は誘電率1.0の将来の新材料等の低誘電材料を配線間絶縁層20として用いれば、さら にトータルな容量Cの低減を図り、配線遅延RCの値をより低減することが可能となる。 [0166]

また、図26(c)に、横方向の配線間絶縁層の誘電率を、縦方向の配線間絶縁層の誘 電率より相対的に高くした別の構造例を示す。同図に示すように、高誘電絶縁膜40bを 横方向の層間絶縁層の一部に設けることによっても、平均的な誘電率を上げ、カップリン グ容量C,↓を増やし、図26(b)の構造と同様な効果を得ることができる。例えば、 絶縁層20としてSiOっを用い、Cu材料を用いた配線層10の側壁に、SiNからな る高誘電絶縁膜40bを設ける。この配線構造では、高誘電絶縁膜40bの厚みを調整す ることでカップリング容量C , 1を調整することも可能である。このように、各配線間絶 縁層は単層構造に限らず、複数の層を積層した構造であってもよい。

[0167]

図26(こ)に示すような配線層10の側壁の高誘電絶縁膜40bは、一般的なプロセ スを用いて形成できる。例えばダマシン法を用いて配線層を形成する場合には、配線間絶 縁層に配線溝を形成した後、まず配線溝の内壁にスパッタ法もしくはコーティング法を用 いて高誘電材料40bを薄くコーティングし、その後RIE(Reactive Ion Etching) 法で異方性エッチングを行い溝側面の高誘電材料40bを残したまま溝底面についた膜の みを選択的にエッチング除去する。

この後、通常の方法で配線の埋め込みを行えばよい。

[0168]

図26(c)に示す配線構造の場合も絶縁層20と高誘電絶縁膜40bとして用いる材 料は図35に示した表中の絶縁層材料等の中から、あるいはそれ以外から選ぶことができ る。例えば、絶縁層20としてHSGを選択し、高誘電絶縁膜40bとしてFSGを選択 するという組み合わせを選択すればトータルな配線容量Cを減らすことができる。

[0169]

(実施例4:短い配線の配線構造1)

LSI回路の遅延時間は、配線長が1mm未満の短い配線が用いられる場合には、トラ ンジスタのオン抵抗R+、と配線容量Cの積、R+、Cで与えられる。

よって、回路動作に与える配線性能としては配線容量Cおよび配線容量変動 C/Cが重 要となる。即ち、短い配線の場合にはC及び Cを抑制する配線構造が望まれる。

まず、配線材料としてA1を用い、絶縁層としてSiOっを用いた場合の望ましい配線 構造を求める。以下、プロセスばらつきについて Wを±10%、 Tを±10%として 説明する。

[0171]

図27に、配線容量Cを示した。x軸はW/H,y軸はT/H、z軸はCである。なお 。・Lで規格化している。図27の3次元分布を2次元平面に射影したも 、Cの値は、 のが図28である。図28の等高線分布から明らかなように、配線容量Cを低減させるた めには、W/HとT/Hを共に小さくする配線構造にすれば良い。

[0172**]**

一方、図29に、配線容量変動 C/Cを示した。x軸はW/H,y軸はT/H、z軸 は C/Cである。この図29の3次元分布を2次元平面に射影したものが図30である 50

10

30

。 図中の "EV "は、Equivalent-Variationsのラインを示している。 図 3 0 の等高線か ら明らかなように、配線容量変動 C/Cを低減させるためには、T/Hを小さくする配 線構造にすれば良い。

【0173】

この結果を踏まえて、配線容量Cと配線容量変動 C/Cを同時に抑制するための配線 構造を求める目的で、図28と図30を重ねて表示したものが図31である。 【0174】

実用上好ましい配線容量Cの目安をC/(。・L)の規格値で7以下とし、 C/C を15%以下とすると、図31中の斜線部分がこの条件を満たす構造として求められる。 即ち、W/Hが約1.5~4、T/Hが約0.8未満の条件で配線構造を形成すれば、配 ¹⁰ 線容量Cが小さく、しかもプロセスのばらつきに対し配線容量変動 C/Cの少ない配線 構造を得ることができる。こうして求めた配線構造の一例を図33(a)に示す。 【0175】

(実施例5:短い配線の配線構造2)

上述の方法で求めた図33(a)に示す配線構造は、確かにCと C/Cを同時に抑制 することが可能である。しかし、絶縁膜厚Hを一定にすると、W:T=4:1~8:1で あり、配線幅に較べ配線厚みの薄い、アスペクト比(T/W)の小さい配線となる。 【0176】

このように小さいアスペクト比の配線を用いると、配線幅を広くせざるを得ないため、 基板上の占有面積が広くなり、LSIの微細化の観点から好ましいものではない。

【0177】

特に、短い配線層が形成される層では、微細パターンが求められる場合が多いので、この小さすぎるアスペクト比は問題となる。そこで配線幅Wを狭めることができる構造が望まれる。例えば、配線抵抗Rを増加させないで配線幅Wを減少させるため例えば配線材料をA1からより比抵抗の小さいCuにかえる。

【0178】

一方、配線層厚みTが一定のままで配線幅Wが減少すると、カップリング容量C₂₁が 減るためトータルな配線容量Cが減り、配線容量変動 C/Cが大きくなる。従って、 C/Cを低減させるためには、配線幅Wを広げずに配線の対接地容量C₂₀を増加させる ことが望ましい。

【0179】

そこで、A1 配線をCu 配線に置き換え、且つ、配線の下層絶縁層(縦方向の配線間絶 縁層)をSiO₂からより高い誘電率を持つSiNに置き換える。図31にこの結果を示 す。プロセス・ウィンドウ(斜線部分)は図31よりも狭くなってしまう。しかし、Si Nにより対接地容量C₂₀が増加し、プロセス・ウィンドウの位置が、よりWの小さい方 ヘシフトする。その結果、W/Hが約1かつT/Hが約0.5の配線構造を選ぶことで、 W:T=2:1にまでアスペクト比を改善できる。

[0180]

図33(b)は、アスペクト比を改善した上述の配線構造を示す断面図である。同図に 示すように、ここでは配線層11としてCuを用い、下層の縦方向配線間絶縁層として、 高誘電絶縁膜50であるSiNを用い、それ以外の配線間絶縁層21としてSiO2を使 用している。なお、下地配線層31は、より下層の配線層もしくは半導体基板そのものを 指す。

【0181】

これまでの配線設計では、縦方向、横方向いずれの配線間絶縁層も同じ材料を用いるこ とが前提で検討されてきたが、上述するように1mm未満の短い配線構造において横方向 の配線間絶縁層に対し、縦方向の配線間絶縁層、特に配線下層の絶縁層を相対的に高誘電 率を有する材料に置き換え、配線層をより比抵抗の小さいCuに変えることで、配線容量 Cとプロセスばらつきに対する配線容量変動 C/Cを同時に抑制するとともに、微細化 プロセスに適したアスペクト比の配線形状を持つ配線構造が提供できる。 30

20

【0182】

上述する例では、縦方向の配線間絶縁層として従来のSiO₂膜を用い、横方向の配線 間絶縁層としてSiN膜を用いているが、必ずしも選択する絶縁材料の組み合わせはこれ に限られない。縦方向の配線間絶縁層の平均的な誘電率が、横方向の配線間絶縁層の平均 的な誘電率より相対的に高ければ、同様な効果が期待できる。

【0183】

図33(c)に、縦方向の配線間絶縁層の誘電率を、横方向の配線間絶縁層の誘電率より相対的に高くした別の配線構造例を示す。同図に示すように、Cu材料を用いた配線層 11の底面にSiN等の高誘電絶縁膜50bを設け、他の絶縁層21は従来と同様SiO 2膜を用いている。

【0184】

このように、高誘電絶縁膜50bを縦方向の配線間絶縁層の一部に設けることによって、縦方向の配線間絶縁層の実質的な誘電率を上げ、対接地容量C₂₀を増やし、図33(b)の構造と同様な効果を得ることができる。

【0185】

図33(c)に示す配線構造の場合は、高誘電絶縁膜50bの厚みを調整することでカ ップリング容量C₂₁の調整も可能である。

【0186】

配線層11底面に高誘電絶縁膜50bを設けるには、例えば配線層の下にあらかじめ層 間絶縁層の中間層としてパターニングした高誘電絶縁膜50bの層を形成し、層間絶縁層 に配線溝を形成する際にこの高誘電絶縁膜50bが底面に露出するように溝を形成し、こ の後は通常の配線の埋め込みを行えばよい。

【0187】

なお、この場合、高誘電絶縁膜50bは必ずしも配線層11の底面に接している必要は なく縦方向の配線間絶縁層の一部に層形成されていればよい。また、必ずしも配線パター ンと同じ平面パターンにする必要はない。

【0188】

図33(d)に、縦方向の配線間絶縁層の誘電率を、横方向の配線間絶縁層の誘電率よ り相対的に高くしたもう一つ別の配線構造例を示す。

【0189】

同図に示すように、縦方向の層間絶縁膜21としては従来通りSiO2膜を用い、横方向の配線間絶縁層として、低誘電絶縁膜60を用いることで相対的に縦方向の配線間絶縁層の誘電率を上げる構造である。例えば、低誘電絶縁膜60としてFSG(Flourine-doped Spin-on-glass)を用いることができる。

【0190】

このように、SiNのような高誘電材料を用いなくても相対的な誘電率が横方向の配線 間絶縁層より縦方向の配線間絶縁層が高ければ、上述と同様な効果を得ることができる。 配線容量Cの低減を図る目的を考慮すれば、むしろ全体的に低い誘電率材料を用いること が望まれる。

【0191】

この場合も図35に示した表中の絶縁層材料等の中から各絶縁層材料を選ぶことができる。例えば、横方向の配線間絶縁層として誘電率が3.2のHSG(Hydrogen Silses Quioxane)を用い、縦方向の配線間絶縁層として誘電率が3.6のFSGを用いれば、上述の効果に加え、トータルな配線容量Cの値をより低く抑えることができる。

【0192】

誘電率が3以下のポリイミド系樹脂や、現在開発中の誘電率2.5以下あるいは誘電率 1.0の将来の新材料等の低誘電率材料を用いれば、さらにトータルな容量Cの低減を図 り、回路遅延時間を短くすることも可能となる。

【0193】

以上のように、配線材料としてCuを用い、横方向の配線間絶縁層に対し、縦方向の配 50

10

線間絶縁層を相対的に高誘電率にすることにより、配線容量Cと配線容量変動 C/Cを 同時に抑制するとともに、微細プロセスに適した良好なアスペクト比の配線を持つ配線構 造を提供できる。回路遅延の主因子となる配線容量Cと配線容量変動 C/Cを同時に抑 制できるので、プロセスばらつきに対し安定した良好な回路遅延特性を提供できる。 【0194】

(実施例6:多層配線構造)

以上、実施例1~実施例5において長い配線構造、短い配線構造それぞれについて説明 したが、実際のデバイスは、長い配線と短い配線の両方を有する多層配線構造を持つ。ま た、通常の多層配線構造では、トランジスタやメモリ等は半導体基板面に直接形成される ことが多いため、下層には短い配線が形成され、上層に行くほど配線長が長くなる傾向が ある。

[0195]

図34(a)は、上述した実施例を多層配線構造に応用した例を示す配線構造の断面図 である。ここには上層下層の配線10、11ともCuを配線材料に用いた場合を示してい る。

【0196】

配線長が1mm未満の下層では、例えば、下地配線層(基板)31と配線層11の間の 縦方向の配線間絶縁層21aとして誘電率が4.1のUSGを用い、横方向の層間絶縁層 60としては誘電率が3.2のHSQを用いることで、相対的に縦方向の配線間絶縁層の 誘電率を高くしている。

【0197】

一方、配線長が1mm以上の長い配線となる上層では、下地配線層30と配線層10の 間の縦方向の配線間絶縁層20aとして誘電率が3.6のFSG膜を用い、横方向の配線 間絶縁層40として誘電率が4.1のUSG膜を用いることで、相対的に横方向の配線間 絶縁層の誘電率を縦方向の配線間絶縁層の誘電率より高くしている。勿論、各配線間絶縁 層の材料選択は、上述する組み合わせに限られない。

【0198】

上述する多層配線構造とすることで、上層、下層それぞれの配線層において、回路遅延 を抑え、プロセスばらつきに対する回路遅延ばらつきを抑制できる配線構造とすることが できる。また、それぞれの配線のアスペクト比も微細化に適した範囲に抑えられるので、 デバイスの微細化要求に応え、プロセスばらつきの発生自体も抑制できる。 【0199】

30

40

10

20

図34(b)は、上述した実施例を多層配線構造に応用したもう一つの例を示す配線構造の断面図である。例えば、上層下層の配線10、11ともCuを配線材料に用い、配線長が1mm未満の下層配線層では、配線層11の下層に、例えばSiO₂より高誘電率な例えばSiN等の絶縁膜50bを備えるとともに、配線長が1mm以上の上層配線層では、配線層10の側壁にSiO₂より高い誘電率を持つSiN等の絶縁膜40bを備え、他の絶縁層20、21はSiO₂を用いる。この場合も図34(a)と同様な効果を得ることができる。

[0200]

なお、各配線間絶縁層の各材料の選択は、上述する組み合わせに限定されるものではな い。図35に示す表の中から、あるいはこれ以外の絶縁層材料から広く選択することが可 能である。

【0201】

また、実際のデバイスにおいてプロセスのばらつきが、配線性能に大きな影響を与える のは、より微細なパターンの形成が必要となる下層配線であるので、下層配線のみを上述 する本実施の形態の条件を充たす構造としてもよい。例えば、下層の配線のみCuを用い 、上層の配線は従来通りAlを用いることも可能である。

【0202】

なお、多層配線構造では、上下の配線間でのクロストークの問題も発生しうる。この場 50

合には、クロストークを発生しうる配線同士を上下で隣接配置しないように配線構造を設 計することにより、未然にクロストークの発生を回避できる。 【0203】

なお、上述したA1配線には、A1を主成分とする種々の化合物配線が含まれ、Cu配線にはCuを主成分とする種々の配線、または配線周囲にバリアメタルを有する配線を含む。また、配線材料は、この2種の材料以外に種々の導電材料を用いることが可能である

【0204】

以上、実施の形態に基づいて本発明の内容を説明したが、本発明は、上述の実施の形態 の記載に限定されるものではない。種々の改変が可能であることは当業者にあきらかであ ¹⁰ る。また、上述した配線構造は、LSIの配線構造としてのみならず、微細化プロセスに 伴う回路遅延やそのばらつきの問題が発生しうるデバイスの配線構造に広く応用できるこ とは明らかである。

【0205】

【発明の効果】

<u>本発明の実施の形態</u>によれば、プロセスばらつきに対して、配線容量変動 C/Cの許 容範囲 _C以内に抑制するLSIの配線を実現できる。

【0237】

【図面の簡単な説明】

【図1】 10%のプロセスばらつき量 _Pがある場合のCの変動 C/CとRCの変動 ²⁰ 量 (RC)/(RC)をフリンジ容量比Fの関数として表した図である。

【図2】 周期的配線構造のモデルを示す断面図である。

【図3】 配線幅Wを+10%/-10%変化させた場合のW/Hに対する容量Cの変化 を示す図である。実線がシミュレーション結果、波線は平行平板容量の結果を示す。 【図4】 配線幅Wを+10%/-10%変化させた場合のW/Hに対する相対変化量 C/Cを示す図である。実線がシミュレーション結果、波線は平行平板容量の結果を示す

【図5】 配線幅Wを+10%/-10%変化させた場合のW/Hに対する配線遅延RC の変動 (RC)/(RC)を示す図である。実線はシミュレーション結果、波線は平行 平板容量の結果を示す。

30

【図6】 W/Hに対する配線遅延RCの変動 (RC)/(RC)を示す図である。
 【図7】 図2に示す周期的配線構造でのW/Hに対するフリンジ容量比F(=C_F/C_P)の変化を示す図である。

【図8】 単一配線構造モデルを示す断面図である。

【図9】 図8に示す単一配線構造でのW/Hに対するフリンジ容量比F(=C_F/C_P)の変化を示す図である。

【図10】 2層以下の短い配線を有する下層配線層で容量変動 C/Cを抑え、3層以上の長い配線を有する上層配線層でRC遅延変動 (RC)/(RC)を抑えた配線構造の断面図である。

【図11】 クロストークを抑えるため、電源線を最上層には置かない構造を示す配線構 40 造の断面図である。

【図12】 クロストークを抑えるため、クリティカルな配線層を電源線とクロック配線 で挟みシールドした配線構造の断面図である。

【図13】 Cu配線の幅Wを+10%変化させた場合の、W/Hに対する配線遅延の変 動量 (RC)/(RC)の変化を示す図である。

【図14】 バリアメタルを側面と底面に備えたCu配線の周期的配線構造モデルを示す 断面図である。

【図15】 Cu配線の抵抗Rのバリアメタル有無の違いを示す図である。

【図16】 配線幅Wを+10%変化させた場合の抵抗変動 R/Rを示す図である。

【図17】 Equivalent VariationsのUniversalityを示す図である。

【図18】 両対数表示におけるEquivalent Variationsを示す図である。 【図19】 W/HとT/Hに対する配線遅延RC値を三次元的に示す図である。 【図20】 W/HとT/Hに対する配線遅延RC値を二次元分布で示す図である。 【図21】 W/HとT/Hに対する配線遅延変動 (RC)/(RC)値を三次元的に 示す図である。 【図22】 W/HとT/Hに対する配線遅延変動 (RC)/(RC)値を二次元的に 示す図である。 【図23】 W/HとT/Hに対する配線遅延RCと配線遅延変動 RC/RCを示す図 である。 10 【図24】 C u 配線を用いた場合における、W / H と T / H に対する配線遅延 R C と配 線遅延変動 RC/RCを示す図である。 【図25】 C u 配線及び幅方向の層間絶縁膜としてS i Nを用いた場合における、W / HとT/Hに対する配線遅延RCと配線遅延変動 RC/RCを示す図である。 【図26】 長い配線の配線構造例を示す断面図である。 【図27】 W/HとT/Hに対する配線容量C値を三次元的に示す図である。 【図28】 W/HとT/Hに対する配線容量C値を二次元分布で示す図である。 【図29】 W/HとT/Hに対する配線容量変動 C/C値を三次元的に示す図である 【図30】 W/HとT/Hに対する配線容量変動 C/C値を二次元分布で示す図であ 20 る。 【図31】 W/HとT/Hに対する配線容量Cと配線容量変動 C/Cを示す図である 【図32】 Cu配線及び配線と下地間の絶縁膜としてSiNを用いた場合における、配 線容量Cと配線容量変動 C/Cを示す図である。 【図33】 短い配線の配線構造例を示す断面図である。 【図34】 多層配線の配線構造例を示す断面図である。 【図35】 絶縁層の材料として用いられる誘電体材料を示した図表である。 【符号の説明】 1、4 配線はクロック信号線 30 2 電源線またはクロック信号線上の配線 10、11 配線 20 絶縁層

- 30、31 下地配線層
- 40、50 高誘電絶縁膜
- 60 低誘電絶縁膜









【図3】











【図6】







-10

上層











【図11】

【図12】





【図10】















【図17】









【図21】



【図20】





【図22】



【図23】







【図25】

...,

【図26】





【図27】



【図28】



【図29】







【図32】







10

40

USG





(a)

FSG

Çu

FSG

40

USG

10

20b

~20a

31

絶縁層材料	誘電率(ĸ
SiN 窒化膜	6.7
BPSG (Boron-Phospho-Silicate Glass	4. 2
USG (Undoped Spin-on Glass)	4. 1
Si02 酸化膜	3.9
PSG (Phospho-Silicate Glass)	3.7
FSG (Fluorine-doped Spin-on Glass)	3.6
HSQ (Hydrogen SilsesQuioxane)	3.2
ポリイミド系樹脂	3.0以下

フロントページの続き

- (74)代理人 100098327 弁理士 高松 俊雄
- (72)発明者 執行 直之
- 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 マイクロエレクトロニクスセンター内 (72)発明者 山口 哲哉
 - 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝 マイクロエレクトロニクスセンター内
 - 審査官 棚田 一也
- (56)参考文献 特開平10-240796(JP,A) 特開平10-240788(JP,A)
- (58)調査した分野(Int.CI., DB名) H01L 21/82 H01L 21/3205