(19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

(24) 登録日 平成22年3月26日 (2010.3.26)

## 特許第4480541号

(P4480541)

(45) 発行日 平成22年6月16日 (2010. 6. 16)

(51) Int.Cl.		F I				
HO1L	21/8247	(2006.01)	HO1L	29/78	371	
HO1L	29/788	(2006.01)	HO1L	27/10	434	
HO1L	29/792	(2006.01)				
HO1L	27/115	(2006.01)				

請求項の数 6 (全 16 頁)

(21) 出願番号 (22) 出願日	出願番号 特願2004-314069 (P2004-314069) (73) 特許権者 503121103 出願日 平成16年10月28日 (2004.10.28) 株式会社ルネサン				
(65) 公開番号	特開2006-128375 (P2006-128375A)		東京都千代田区大手町二丁目6番2号		
(43) 公開日	平成18年5月18日 (2006.5.18)	(74)代理人	100064746		
審査請求日	平成19年10月2日 (2007.10.2)		弁理士 深見	久郎	
		(74) 代理人	100085132		
			弁理士 森田	俊雄	
		(74) 代理人	100083703		
			弁理士 仲村	義平	
		(74) 代理人	100096781		
			弁理士 堀井	豊	
		(74) 代理人	100098316		
			弁理士 野田	久登	
		(74) 代理人	100109162		
			弁理士 酒井	將行	
					最終頁に続く

(54) 【発明の名称】不揮発性半導体記憶装置

- (57)【特許請求の範囲】
- 【請求項1】

半導体基板と、

前記半導体基板上に形成された絶縁膜と、

前記半導体基板上に形成された複数のメモリセルと、

前記絶縁膜上に形成され、前記メモリセルに向けて延在し、ビット線となる反転層を形 <u>成する</u>複数の第1アシストゲートと、

前記絶縁膜上に形成され、前記メモリセルに向けて延在する方向とは交差する方向に、 前記複数の第1アシストゲート同士の端部を接続する接続部と、

<u>前記絶縁膜上に形成され、</u>前記接続部より前記メモリセル側に配置され、前記メモリセ <sup>10</sup> ルに向けて延在し、ビット線となる反転層を形成する第2アシストゲートと、

前記第1アシストゲート下の領域に電圧を印加するか否かを制御する第1選択トランジ スタと、

前記第2アシストゲート下の領域に電圧を印加するか否かを制御する第2選択トランジ スタと、

前記第2アシストゲートと前記第2選択トランジスタとの間に形成された不純物領域と を備え、

前記接続部と前記不純物領域との交差領域<u>に設けられる</u>前記絶縁膜を、前記第1アシス トゲート下および<u>前記</u>第2アシストゲート下に形成された前記絶縁膜より<u>も</u>厚くした不揮 発性半導体記憶装置。 【請求項2】

前記接続部<u>と前記不純物領域との交差領域に設けられる</u>前記絶縁膜の厚みを、13nm 以上33nm以下とした、請求項1に記載の不揮発性半導体記憶装置。

【請求項3】

前記第2アシストゲート上に形成され、該第2アシストゲートに電圧を印加するコンタ クト部をさらに備え、

<u>前記接続部と前記不純物領域との交差領域に設けられ、前記第1アシストゲート下および前記第2アシストゲート下に形成された前記絶縁膜よりも厚く形成された前記絶縁膜は</u> 、前記交差領域から前記コンタクト部下に達するように形成された、請求項1または請求 項2に記載の不揮発性半導体記憶装置。

【請求項4】

前記不純物領域の前記メモリセル側の端部を、<u>前記第1アシストゲート下および前記第</u> <u>2アシストゲート下に形成された前記絶縁膜よりも厚く形成され、前記交差領域から前記</u> <u>コンタクト部下に達する前記絶縁膜</u>における前記メモリセル側の端部よりも、前記メモリ セル側に配置した、請求項3に記載の不揮発性半導体記憶装置。

【請求項5】

前記第1アシストゲート下および前記第2アシストゲート下に形成された前記絶縁膜よ りも厚く形成され、前記交差領域から前記コンタクト部下に達する前記絶縁膜の厚みを、

13nm以上33nm以下とした、請求項<u>3</u>または請求項<u>4</u>に記載の不揮発性半導体記憶 装置。

【請求項6】

前記第1アシストゲートに印加する電圧が前記第2アシストゲートに印加する電圧より も高い、請求項1から請求項<u>5</u>のいずれかに記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、不揮発性半導体記憶装置に関し、特にアシストゲートを備えた不揮発性半導体記憶装置に関する。

【背景技術】

[0002]

30

50

10

20

従来、不揮発性半導体記憶装置の小型化を図るために様々な試みがなされている(下記 特許文献1参照)。不揮発性半導体記憶装置の小型化を図ることができる技術として、A G-AND型フラッシュメモリが提案されている。このAG-AND型フラッシュメモリ は、メモリセルトランジスタのビット線が拡散層で形成されるのではなく、アシストゲー トに電圧を印加した際に半導体基板の主表面上に形成される反転層により形成される。こ れにより、メモリセル領域にビット線を形成するための不純物領域を形成する必要がなく 、不揮発性半導体記憶装置の小型化を図ることができる。このような技術は、例えば、下 記非特許文献1に記載されている。

[0003]

このAG-AND型フラッシュメモリは、半導体基板と、半導体基板上に形成された絶 40 縁膜とを有し、メモリセル領域と、このメモリセル領域に隣接する周辺回路領域とを備え ている。メモリセル領域は、フローティングゲートと、このフローティングゲートの上面 側に配置されたコントロールゲートと備えており、複数のメモリセルが形成されている。 【0004】

また、周辺回路領域は、絶縁膜上に形成された複数のアシストゲートと、アシストゲートの下面に電圧を印加する電極部とを備えている。

【 0 0 0 5 】

このように構成された従来のAG - AND型フラッシュメモリは、書込みの際に、一方のアシストゲートに電圧が印加され、アシストゲートの下面側に反転層を形成する。この 形成された反転層に電圧を印加する。そして、他方のアシストゲートに電圧を印加して、 このアシストゲートの下面側に反転層を形成し、形成された反転層に電圧を印加する。これにより、フローティングゲート下に書込み電流が発生し2つのアシストゲート間に配置 されたフローティングゲート内にデータが書き込まれる。また、読込み動作および消去動 作の際においても、アシストゲートに各種の大きさの電圧を印加することにより行なわれ る。

[0006]

ここで、読込み動作等の際、各アシストゲートおよび反転層に印加される電圧の大きさ は異なるため、アシストゲート下等に形成された絶縁膜にかかる電圧の大きさは、各動作 および位置により大きく異なるものとなっている。その一方で、半導体基板上に形成され た絶縁膜の厚みは、均一に形成されている。

【0007】

なお、半導体基板上に形成されたゲート絶縁膜の膜厚を位置によって異ならせた不揮発 性半導体記憶装置としては、特開2001-44395号公報に記載された不揮発性半導 体記憶装置が挙げられる。この不揮発性半導体記憶装置は、半導体基板と、半導体基板上 に形成されたゲート絶縁膜と、メモリセル内にゲート絶縁膜上に形成されたメモリセルト ランジスタと、セレクトトランジスタとを備えており、セレクトトランジスタのゲート絶 縁膜の膜厚は、メモリセルトランジスタのトンネル絶縁膜の膜厚より厚く形成されている 。この不揮発性半導体記憶装置によれば、セレクトトランジスタの動作スピードを向上さ せることができる。

[0008]

さらに、半導体基板上に形成されたゲート絶縁膜の膜厚を位置により異ならせた不揮発 性半導体記憶装置としては、特開2000-269361号公報に記載された不揮発性半 導体記憶装置が挙げられる。

【0009】

この不揮発性半導体記憶装置は、メモリセルトランジスタと2つの選択トランジスタを 含むメモリセルを有しており、メモリセルトランジスタと、選択トランジスタとのゲート 絶縁膜の厚膜と、閾値電圧とを異ならせている。

【特許文献1】特開2000-188346号公報

【特許文献 2】特開 2 0 0 1 - 4 4 3 9 5 号公報

【特許文献3】特開2000-269361号公報

【非特許文献 1】Y.Sasago,et.al.,: "90-nm-node multi-level AG-AND type flash memo ry wit cell size of true 2 F2/bit and programming throughput of 10 MB/s",IEDM T ech.Dig.,(2003)p.823.

【発明の開示】

【発明が解決しようとする課題】

[0010]

上記従来のAG-AND型フラッシュメモリにおいては、各種動作中に、絶縁膜の一部 に高い電圧がかかり、信頼性が確保されていないという問題があった。特に、書込み動作 の際には、他の動作より大きな電圧が各アシストゲートに印加されるため、アシストゲー ト下に形成された絶縁膜の一部には、大きな電圧がかかり、信頼性が確保され難いという 問題があった。

[0011]

また、高い電圧がかかる位置を基準として絶縁膜の膜厚を設定した場合には、書込み速 度が低下するという問題があった。

さらに、上記特開2001-44395号公報および特開2000-269361号公報に記載された発明は、いずれも、絶縁膜の信頼性を確保することを目的としておらず、 その上、AG-AND型フラッシュメモリに関するものでもない。

[0013]

本発明は、上記課題を鑑みてなされたものであり、その目的は、不揮発性半導体記憶装 50

20

10

置の信頼性を向上させつつ、書込み速度も確保することができる不揮発性半導体記憶装置 を提供することである。

【課題を解決するための手段】

【0014】

本発明に係る半導体記憶装置は、半導体基板と、半導体基板上に形成された絶縁膜と、 半導体基板上に形成された複数のメモリセルと、絶縁膜上に形成され、メモリセルに向け て延在し、ビット線となる反転層を形成する複数の第1アシストゲートと、絶縁膜上に形 成され、メモリセルに向けて延在する方向とは交差する方向に、複数の第1アシストゲー ト同士の端部を接続する接続部と、接続部よりメモリセル側に配置され、メモリセルに向 けて延在し、ビット線となる反転層を形成する第2アシストゲートと、第1アシストゲー ト下の領域に電圧を印加するか否かを制御する第1選択トランジスタと、第2アシストゲ ート下の領域に電圧を印加するか否かを制御する第2選択トランジスタと、第2アシスト ゲートと第2選択トランジスタとの間に形成された不純物領域とを備え、接続部と不純物 領域との交差領域下に形成された絶縁膜を、第1アシストゲート下および第2アシストゲ

【発明の効果】

【0015】

本発明によれば、絶縁膜のうち、最も大きな電圧が生じる部分の膜厚を厚く形成することにより、不揮発性半導体記憶装置の信頼性を確保しつつ、書込み速度を確保することが できる。

20

30

40

10

【発明を実施するための最良の形態】

[0016]

図1から図16を用いて、本発明にかかる実施の形態について説明する。

[0017]

(実施の形態1)

図1は、実施の形態1に係るAG-AND型フラッシュメモリ(不揮発性半導体記憶装置)の平面図である。

【0018】

この図1に示されるように、AG-AND型フラッシュメモリ100は、半導体基板4 0の主表面上にメモリセル領域50と、周辺回路領域51とを備えている。 【0019】

なお、図1においては、メモリセル領域50と、周辺回路領域51とが図示されている が、メモリセル領域50を挟んで周辺回路領域51と反対側にも、周辺回路領域51と同 様に構成され図示されない周辺回路領域が形成されている。半導体基板40の主表面上に は、周辺回路領域51からメモリセル領域50に向けて、帯状に形成された複数の分離領 域3と、分離領域3間に形成された活性領域2とが形成されている。 【0020】

活性領域2は、デバイスが形成される領域であり、分離領域3は、例えば、STI(Sh allow Trench Isolation)またはSGI(Shallow Groove Isolation)と称する溝型の分 離領域とされている。すなわち、半導体基板40の主表面上に形成された溝部に例えば、 酸化シリコン(SiO<sub>2</sub>)のような絶縁膜が埋め込まれることで形成されている。 【0021】

分離領域3は、周辺回路領域51からメモリセル領域50に向けて形成されており、分離領域3の端部は、メモリセル領域50の端部付近に位置している。このため、メモリセル領域50の中央部付近の半導体基板上には、活性領域2が略全面に形成されている。 【0022】

周辺回路領域51は、メモリセル領域50に形成された複数のメモリセル6に向けて延 在する複数の第1アシストゲート4と、第1アシストゲート4の周辺回路領域51側の端 部を接続する接続部7と、この接続部7よりメモリセル6側に配置されメモリセル6に向 けて延在する第2アシストゲート11と、第1アシストゲート4下の領域に形成される第

1 反転層に電圧を印加するか否かを制御する第1選択トランジスタ10cと、第2アシストゲート下の領域に形成される第2反転層に電圧を印加するか否かを制御する第2選択トランジスタ10dと、第2アシストゲート11と第2選択トランジスタ10dとの間に形成された不純物領域とを備えている。

(5)

【0023】

接続部7は、第1アシストゲート4が延在する方向と交差する方向、すなわち、第1ア シストゲート4と直交する方向に延在している。また、第1アシストゲート4同士は、互 いに等間隔に離間して接続部7に接続されている。

[0024]

第1アシストゲート4は、活性領域2上に形成されており、第1アシストゲート4の幅 10 は、例えば、65nm程度とされている。第1アシストゲート4と接続部7との接続部分 には、それぞれ、コンタクト7bが形成されている。コンタクト7bは、コンタクトホー ル7aと、コンタクトホール7a内に形成されたプラグとを備えている。

【0025】

接続部7よりメモリセル領域50側には、第2アシストゲート11が配置されており、 周辺回路領域51側からメモリセル領域50に向けて延在している。また、第2アシスト ゲート11の周辺回路領域51側の端部には、幅広領域12が形成されており、この幅広 領域12は、接続部7よりメモリセル領域50側に配置されている。また、幅広領域12 には、コンタクト12bが形成されており、コンタクト12bは、コンタクトホール12 aとコンタクトホール12a内に形成されたプラグとを備えている。

【0026】

接続部7より周辺回路領域51側には、接続部10が配置されている。接続部10は、 第1、第2アシストゲート4、11が延在する方向と交差する方向、例えば、第1アシス トゲート4、第2アシストゲート11と直交する方向に延在している。さらに、接続部1 0と活性領域2との交差部分には、それぞれ第1、第2選択トランジスタ10c、10d が形成されている。また、接続部10と活性領域2との交差部分には、それぞれ、第1、 第2選択トランジスタ10c、10dのゲート電極に連通するコンタクト10bが形成さ れている。このコンタクト10bは、コンタクトホール10aと、コンタクトホール10 a内に形成されたプラグとを備えている。

【0027】

第1選択トランジスタ10 c と第1アシストゲート4とは、それぞれ、同一の帯状の活 性領域2上に形成されている。また、第2選択トランジスタ10 d と第2アシストゲート 11とは、それぞれ、同一の帯状の活性領域2上に形成されている。

[0028]

接続部10より周辺回路領域51側には、帯状に形成された活性領域2上に形成された コンタクト8bが形成されている。このコンタクト8bは、コンタクトホール8aとコン タクトホール8a内に形成されたプラグとを備えている。このプラグには、電圧が印加さ れるグローバルビット線8A、8Bが接続されている。

[0029]

メモリセル領域50には、第1アシストゲート4と、第2アシストゲート11と、第3 40 アシストゲート4Aと、第4アシストゲート11Aと、これら第1、第2、第3、第4ア シストゲート4、11、4A,11Aと略直交する方向に延在する複数のワード線5とを 備えており、行列状に配置されたメモリセル6が形成されている。

【0030】

第3アシストゲート4Aおよび第4アシストゲート11Aは、メモリセル領域50を介して周辺回路領域51と対向配置された図示されない周辺回路領域から、周辺回路領域5 0に向けて延在している。

【0031】

また、第3アシストゲート4Aと第4アシストゲート11Aとは、第1、第2アシスト ゲート4、11と平行に配置されている。また、第3アシストゲート4Aと第4アシスト 50

ゲート極11Aとの先端部は、メモリセル領域50の周辺回路領域51側の端部に位置している。第3アシストゲート4Aは、第1アシストゲート4と第2アシストゲート11との間に配置されており、第3アシストゲート4Aの端部は、第1アシストゲート電極4と同様に図示されない接続部により接続されている。第4アシストゲート11Aは、第3アシストゲート4Aと協働して第2アシストゲート11を挟みこむように配置されている。なお、第1アシストゲート4と第2アシストゲート11の先端部は、メモリセル領域50の端部のうち、図示されない周辺回路領域側の端部に位置している。

【 0 0 3 2 】

メモリセル6は、半導体基板40上に形成された絶縁膜と、ワード線5と、ワード線5 の下面に配置されたフローティングゲート60とを備えている。フローティングゲート6 0は、ワード線50下の領域のうち、第1アシストゲート4と第3アシストゲート4Aと により挟まれた領域と、第3アシストゲート4Aと第2アシストゲート11とにより挟ま れた領域と、第2アシストゲート11と第4アシストゲート11Aとにより挟まれた領域 とに配置されている。このため、メモリセル6は、半導体基板40上に行列状に配置され ている。

[0033]

図2は、図1のII-II線における断面図であり、この図2に示されるように、半導体基板40は、例えばP型のシリコン(Si)単結晶からなり、P型のウエルおよびn型の埋込領域が形成されている。P型のウエルには、例えば、ホウ素(B)が導入されており、その外周(側面および底面)は、n型の埋込領域により囲まれている。n型の埋込領域には、例えば、リン(P)が導入されている。

【0034】

図2に示されるように、半導体基板40の上面上の略全面には、絶縁膜39が形成され ている。この絶縁膜39の上面上には、接続部10と、接続部7と、第2アシストゲート 11とが形成されている。また、接続部10と接続部7との間には、絶縁膜80が形成さ れており、接続部7と第2アシストゲート11との間には、サイドウォール49が形成さ れている。接続部10と接続部7と第2アシストゲート11とは、いずれも、低抵抗な多 結晶シリコンから形成されており、膜厚は、例えば、50nm程度の厚さに形成されてい る。さらに、接続部10と接続部7と第2アシストゲート11との上面上には、いずれも キャップ絶縁膜46が形成されている。このキャップ絶縁膜46は、例えば、窒化シリコ ンから形成されており、膜厚は例えば、70nm程度とされている。このキャップ絶縁膜 46の上面上には、例えば、酸化シリコンからなる絶縁膜47が形成されている。この絶 縁膜47の上面上には、絶縁膜55が形成されている。

【 0 0 3 5 】

コンタクトホール10 a は、絶縁膜47、55とキャップ絶縁膜46とを貫通するよう に形成されており、コンタクト10bの下端部は接続部10に接続されている。また、コ ンタクトホール7 a は、絶縁膜47、55とキャップ絶縁膜46とを貫通するように形成 されており、コンタクト6bの下端部が接続部7に接続されている。コンタクトホール1 2 a は、絶縁膜47、55とキャップ絶縁膜46とを貫通するように形成されており、コ ンタクト12bの下端部が第2アシストゲート39に接続されている。

【0036】

半導体基板40の主表面上のうち、接続部10の側面側には、n<sup>-</sup>型の半導体領域42 、43が形成されている。n<sup>-</sup>型の半導体領域43は、接続部10の周辺回路領域51側 の側面に形成されており、また、n<sup>-</sup>型の半導体領域42は、接続部10のメモリセル領 域50側の側面に形成されている。また、半導体基板40の主表面上には、n<sup>-</sup>型の半導 体領域43に隣接するように、n<sup>+</sup>型の半導体領域44が形成されている。このn<sup>+</sup>型の半 導体領域44は、n<sup>-</sup>型の半導体領域42より高濃度に形成されている。半導体領域44 には、コンタクト8bの下端部が接続されており、半導体領域44は、コンタクト8bを 介してグローバルビット線8A,8Bにより印加されている。

20

10

半導体領域42よりメモリセル側には、n<sup>-</sup>型の半導体領域13が形成されている。この半導体領域13の一方の端部は、接続部7より周辺回路領域51側に位置しており、また、半導体領域13の他方の端部は、第2アシストゲート11の下面側に位置している。 【0038】

このため、第2選択トランジスタ10dと、第2アシストゲート11の周辺回路領域5 1側の端部とにより挟まれる領域Bの下面には、半導体領域42と半導体領域13とが形 成されている。図1、図2において、領域B内に形成された不純物領域と接続部7との交 差領域A下に形成された絶縁膜39は、第1アシストゲート4下や第2アシストゲート1 1下に形成された絶縁膜39より厚く形成されている。すなわち、第1アシストゲート4 下や第2アシストゲート11下に形成された絶縁膜39の膜厚は、9nm程度に形成され ている一方で、図1において斜線部分として示された交差領域A下に形成された絶縁膜3 9の膜厚は、13nm以上33nm以下とされている。このように、交差領域A下には、 厚膜部39aが形成されている。

【0039】

なお、厚膜部39aの膜厚が13nmより薄くなると、メモリセル6にデータを書き込む際に、厚膜部39aにかかる電圧に厚膜部39aが耐え切れないおそれがあり、AG-AND型フラッシュメモリ100の信用性を確保し難いという問題が生じるためである。 【0040】

また、厚膜部39aの膜厚が33nmより厚く形成されると、厚膜部39aの部分が周 囲より突出するため、厚膜部39aの上面上に形成される接続部7等を形成し難くなり、 製造工程が複雑なものとなるためである。さらに、厚膜部39aの膜厚は、書込み時にお いて、厚膜部39aにかかる電圧の大きさにより設定される。例えば、厚膜部39aにか かる電圧が8Vの場合には、厚膜部39aの膜厚を13nm程度とする。また、メモリセ ル領域50には、複数のワード線5が形成されており、各ワード線5間には、絶縁膜52 が形成されている。

[0041]

また、交差領域Aは、第2アシストゲート11が形成された活性領域2と接続部7とが 交差する領域となるため、交差領域Aは、接続部7のうち、第1アシストゲート4が接続 部7に連結する連結箇所により挟まれるコンタクトホール7a付近となる。

【0042】

図3は、図1のIII-II-III線における断面図である。この図3に示されるように、 半導体基板40の上面上に形成された絶縁膜39と、第1アシストゲート4と、第2アシ ストゲート11と、第3アシストゲート4Aと、第4アシストゲート11Aと、各アシス トゲート間に配置され絶縁膜39上に形成されたフローティングゲート60と、フローテ ィングゲート60の上面上に形成されたコントロールゲートとして機能するワード線5が 形成されている。フローティングゲート60の上面には、絶縁膜46が形成されており、 ワード線5は、絶縁膜46上に形成されている。この絶縁膜46は、例えば、酸化シリコ ン、窒化シリコン、酸化シリコンとを順次積層して形成されたものであり、いわゆるON O膜で形成されている。

[0043]

ワード線 5 は、例えば、低抵抗な多結晶シリコンからなる導電膜 5 6 と、この導電膜 5 6 上に形成されたタングステンシリサイド(WSi<sub>x</sub>)等からなる高融点シリサイド膜 5 4 とから構成されている。このワード線 5 上には、例えば、酸化シリコンからなる絶縁膜 5 3 が形成されている。

[0044]

メモリセル6は、絶縁膜39と、絶縁膜39の上面上に形成されたフローティングゲート60と、フローティングゲート60の上面上に形成されたワード線5とを備えている。 フローティングゲート60は、データの電荷蓄電層であり、例えば、低抵抗な多結晶シリ コンにより形成されており、柱状に形成されている。フローティングゲート60と第1、 第2、第3、第4アシストゲート4、11、4A、11Aとの間には、それぞれ、絶縁膜 10

20

30

9と絶縁膜58とが形成されており、互いに絶縁されている。絶縁膜39のうち、フロー ティングゲート60の下面に形成された領域は、トンネル絶縁膜として機能する。また、 フローティングゲート60の下面側に形成された絶縁膜39の膜厚は、例えば、9nm程 度とされている。

【0045】

図4は、上記のように構成されたAG-AND型フラッシュメモリ100の書込み動作 時における断面図である。この図4に示されるように、第1アシストゲート4に8V程度 の電圧を印加して、第2アシストゲート11に5V程度の電圧を印加する。第1アシスト ゲート4と第2アシストゲート11との間に配置された第3アシストゲート4Aに0.5 V以上1.0V以下程度の電圧を印加する。さらに、選択されたワード線5には、15V 程度の電圧が印加される。

【0046】

この際、第2アシストゲート11下の領域には、反転層60が形成され、また、第1ア シストゲート4下の領域には、反転層61が形成される。また、図1において、グローバ ルビット線8Aには、4.5V程度の電圧がかかり、グローバルビット線8Bには、0V 程度の電圧がかけられる。

【0047】

第2選択トランジスタ10dは、ON・OFF状態となることにより第2アシストゲート11下の領域に形成された反転層60にグローバルビット線8Bからの電圧を印加したり、電圧を印加しないようにする。また、第1選択トランジスタ10cは、ON・OFF 状態となることにより第1アシストゲート4下の領域に形成された反転層61にグローバ ルビット線8Aからの電圧を印加したり、電圧を印加しないようにする。そして、これら 第1選択トランジスタ10cと第2選択トランジスタ10dとがON状態となる。 【0048】

このため、図4において、形成された反転層60に0V程度の電圧がかかり、反転層6 1には、4.5V程度の電圧がかかる。そして、反転層60から反転層61に向けて電子 が流れる。この際、第1、第2アシストゲート4、11との間に配置されたフローティン グゲート60Aとフローティングゲート60Bのうち、第2アシストゲート11側に配置 されたフローティングゲート60A内に電子が入り込みデータが書き込まれる。 【0049】

ここで、図2において、第2選択トランジスタ10dは、ON状態であり、プラグ8b に接続されたグローバルビット線8Bには、0V程度の電圧が印加されているため、半導 体領域13、42、43、44には、0V程度の電圧が印加されている。その一方で、接 続部7には、8V程度の電圧が印加されている。すなわち、図1、図2に示される交差領 域Aにおいては、接続部7には、8Vの電圧が印加されており、交差領域A下の不純物領 域には、0V程度の電圧が印加されているため、交差領域A下に形成された厚膜部39a には8V程度の電圧がかかることになる。また、図4において、反転層60には0V程度 の電圧が印加されており、第2アシストゲート11には、5V程度の電圧が印加されてい るため、第2アシストゲート11下に形成された絶縁膜39には、5V程度の電圧がかか ることになる。そして、反転層61には、4.5V程度の電圧がかかり、第1アシストゲ ート4には、8V程度の電圧が印加されるため、第1アシストゲート4下に形成された絶 縁膜39には、3.5V程度の電圧がかかることになる。 【0050】

図5は、本実施の形態にかかるAG-AND型フラッシュメモリ100の読込み動作時 における断面図である。この図5に示されるように、第3アシストゲート4Aに5V程度 の電圧を印加して、第2アシストゲート4に0V程度の電圧を印加する。そして、第3ア シストゲート4A下に形成された反転層62に0V程度の電圧を印加して、第2アシスト ゲート4下に形成された反転層61に1V程度の電圧を印加する。さらに、選択されたワ ード線5には、2V以上5V以下程度の電圧を印加する。この際、フローティングゲート 60Aの蓄電状態で、選択されたメモリセルの閾値電圧値が変わるので反転層61と反転 10

30

20

層62との間を流れる電流の状況で、選択されたメモリセル6内に蓄積されたデータを判 断することができる。

【0051】

この読込み動作時には、第1アシストゲート4下に形成された絶縁膜39には、1V程度の電圧がかかり、第3アシストゲート4A下に形成された絶縁膜39には、5V程度の 電圧がかかる。

【 0 0 5 2 】

交差領域Aにおける接続部7には、0V程度の電圧が印加されており、また、交差領域Aにおける不純物領域には、0V程度の電圧が印加されているため、交差領域A下に形成された厚膜部39aには、0V程度の電圧がかかることになる。

【0053】

図6は、本実施の形態にかかるAG-AND型フラッシュメモリ100のデータ消去時の断面図である。この図6に示されるように、選択されたワード線5に例えば、-16V 程度の電圧を印加する。そして、半導体基板40に正の電圧を印加する共に、第1、第2、第3、第4アシストゲート4、4A,11、11Aには、例えば、0V程度の電圧を印 加する。このため、反転層は形成されない。これにより、フローティングゲート60内に 蓄積されたデータ用の電荷を絶縁膜39を介して半導体基板40に放出して、複数のメモ リセル内のデータを消去する。なお、図6における矢印は電荷の放出の様子を模式的に示 したものである。この消去動作時においては、第1、第2、第3、第4アシストゲート4 、11、4A,11A下に位置する絶縁膜39にかかる電圧と、厚膜部39aにかかる電 圧とは略等しく、いずれも、半導体基板40に印加された電圧がかかることになる。

このように、書込み動作、読込み動作、および消去動作を通じて最も大きな電圧がかか るのは、書込み動作時において、交差領域A下に形成された厚膜部39aである。 【0055】

図7から図12は、上記のように構成されたAG-AND型フラッシュメモリ100を 製造する製造工程を示す図であり、図7は、活性領域2および分離領域3の形成工程後の 平面図であり、図8は、活性領域2および分離領域3の形成工程後の断面図である。この 図7、図8に示されるように、まず、半導体基板40の主表面上に溝部を形成し、例えば 、酸化シリコンからなる絶縁膜を埋め込み、分離領域3を形成する。

[0056]

図9は、半導体領域13を形成する工程を示す断面図であり、この図9に示されるよう に、形成される半導体領域13以外が覆われるようにフォトレジストパターン70を形成 する。そして、フォトレジストパターン70をマスクとして、半導体基板40に例えば、 ヒ素をイオン注入法等により導入する。

【0057】

図10は、絶縁膜を形成する工程の第1工程を示す断面図であり、この図10に示され るように、半導体基板の主表面上に、例えば、酸化シリコンからなる絶縁膜を、例えば、 膜厚が22nm程度となるように、例えば、ISSG(In-Situ Steam Generation)酸化 法のような熱酸化法により形成する。なお、周辺回路領域51で2種ゲートプロセスを用 いている場合には、この絶縁膜を形成する第1工程は、他の工程と同時に行なうことがで きる。また、この工程にて形成される絶縁膜の膜厚は、形成される厚膜部39aより僅か に薄い程度に形成する。

【 0 0 5 8 】

図11は、絶縁膜を形成する工程の第2工程を示した断面図であり、この図11に示されるように、交差領域Aとなる部分にフォトレジストパターン71を形成する。そして、 このフォトレジストパターン71をマスクとして、フッ酸等を用いてエッチングを施す。 そして、硫酸などを用いてフォトレジストパターン71を除去する。 【0059】

図 1 2 は、絶縁膜を形成する工程の第 3 工程を示す断面図であり、この図 1 2 に示され 50

30

40

20

10

20

うに、フォトレジストパターン71を除去した後に、さらに、膜厚が例えば、9nm程度 となるように半導体基板40の主表面上を酸化する。 【0060】

これにより、交差領域Aの部分には、膜厚が25nm程度の厚膜部39aが形成され、 その他の半導体基板40の主表面上には、例えば、膜厚が9nm程度の絶縁膜39が形成 される。そして、各種工程を経ることにより、AG-AND型フラッシュメモリ100が 形成される。

[0061]

上記のAG-AND型フラッシュメモリ100においては、書込み動作、読込み動作、 および消去動作を通じて最も大きな電圧がかかる交差領域A下には、厚膜部39aが形成 されているため、耐電圧性を確保することができ、AG-AND型フラッシュメモリ10 0の信頼性および性能を確保することができる。すなわち、書込み動作時に交差領域Aの 部分に8V程度の電圧がかかったとしても、厚膜部39aの膜厚が13nm以上33nm 以下とされているため、耐電圧性が確保されている。

[0062]

さらに、厚膜部39aを他の工程に組み込む場合には、工程の追加とならず、コストの 増加を招くことなく、AG-AND型フラッシュメモリ100の信頼性を向上させること ができる。その上、厚膜部39a上に位置するコンタクトホール7aを形成する際に、コ ンタクトホール7aが半導体基板40にまで突き抜けることを抑制することができる。す なわち、コンタクトホール7aを形成するために、絶縁膜55、47、キャップ絶縁膜4 6をエッチングする際に、厚膜部39aが形成されていると、厚膜部39aの厚さ分だけ マージンを稼ぐことができ、半導体基板40にまでエッチングが進行することを抑制する ことができる。

【0063】

(実施の形態2)

図13、図14を用いて、本発明に係る実施の形態2について説明する。図13は、本 実施の形態2に係るAG-AND型フラッシュメモリ200の平面図であり、図14は、 図13のXIV-XIV線における断面図である。

【0064】

図13に示されるように、厚膜部39aは、斜線部に示される領域に形成されており、 <sup>30</sup> 接続部7下の略全面に形成されている。このため、図14に示されるように、第1アシス トゲート4と接続部7との連結部分の下面側にも厚膜部39aが形成される。

【0065】

この厚膜部39aが形成された絶縁膜39を形成するには、まず、絶縁膜を形成する第 2工程において、接続部7となる部分にフォトレジストパターンを形成する。そして、こ のレジストパターンをマスクとして、絶縁膜にエッチングを施す。そして、フォトレジス トパターンを除去する。そして、絶縁膜を形成する第3工程において、半導体基板の主表 面上をさらに酸化して、接続部7下に厚膜部39aが形成された絶縁膜39を形成する。 なお、上記構成以外の構成については、上記実施の形態1に示された構成と同様に構成さ れており、同一の構成要素には、同一の符号を付している。

[0066]

上記のように構成されたAG-AND型フラッシュメモリ200においては、接続部7 下の略全面に厚膜部39aが形成されているので、接続部7上に形成されるコンタクトホ ール7aを形成する際に、半導体基板40の主表面上にまで突き抜けることを抑制するこ とができる。

【0067】

また、絶縁膜を形成する第2工程にて用いられるフォトレジストパターンのパターンは、接続部7となる部分のみが打ち抜かれたものであり、打ち抜き部分が単純な形状であるため、正確かつ容易にフォトレジストパターンを形成することができ、厚膜部39aを正確に接続部7下に形成することができる。

[0068]

なお、本実施の形態2においても、上記第1の実施の形態と同様に、書込み動作、読込み動作、および消去動作を通じて最も大きな電圧がかかる交差領域A下には、厚膜部39 aが形成されているため、実施の形態1と同様の作用・効果を得ることができる。 【0069】

(11)

(実施の形態3)

図15、図16を用いて本発明にかかる実施の形態3について説明する。図15は、本 実施の形態3に係るAG-AND型フラッシュメモリ300の平面図であり、この図15 に示されるように、厚膜部39aは、斜線部に示された領域に形成されており、少なくと も接続部7下からコンタクトホール12aの下面側に向けて形成されている。すなわち、 厚膜部39aは、半導体基板40上に略四角形平板状に形成されており、この厚膜部39 aの一方の辺部は、接続部7の下面に位置しており、他方の辺部は、第2アシストゲート 11に形成されたコンタクトホール12aよりメモリセル50側に位置している。 【0070】

10

このため、コンタクトホール7 a とコンタクトホール12 a との下面側には、厚膜部39 a が形成されている。また、半導体領域13と半導体領域42とからなる不純物領域のメモリセル6側の端部は、厚膜部39 a のメモリセル6側の端部よりメモリセル6側に配置されている。

【0071】

図16は、図15のXVI-XVI線における断面図であり、この図16に示されるよ <sup>20</sup> うに、半導体領域13のメモリセル6側の端部は、厚膜部39aよりメモリセル6側に形 成されており、半導体領域13の周辺回路領域51側の端部は、厚膜部39aより周辺回 路領域51側に位置している。なお、上記構成以外の構成については、上記実施の形態1 、2と同様に構成されており、同一の構成については、同一の符号を付している。

【 0 0 7 2 】

上記AG-AND型フラッシュメモリ300においては、半導体領域13が厚膜部39 aよりメモリセル領域50側に向けて延在しているため、書込みの際には、基板効果係数 Kが大きくなり難く、良好に反転層60、61に電圧が印加される。すなわち、半導体領 域13の端部が厚膜部39aの端部より周辺回路領域51側に後退している場合には、厚 膜部39aが半導体領域13からメモリセル6側に突出した部分においては、基板効果係 数Kが大きくなり、書込み時のドレイン電圧の低下が生じる。

30

【 0 0 7 3 】

 ここで、基板効果係数Kは、K=K<sub>2D</sub>×(1 + X<sub>DEP0</sub>/W)と示され、K<sub>2D</sub>= (2 siqN<sub>A</sub>)/C<sub>OX</sub>は、2次元近似(W ;空乏層のフリンジ部分5を無視した場合;
図2中の破線)における基板定数であり、X<sub>DEP</sub>= (2 si(s - V<sub>bs</sub>)/qN<sub>A</sub>)は
空乏層幅であり、X<sub>DEP0</sub>はV<sub>bs</sub>(基板バイアス)=0(V)のときの空乏層幅であり、 はフィッティングパラメータであり、sitCSiの誘電率であり、qは素電荷であり、q

<sub>s</sub>はフェルミ準位 E<sub>F</sub>と真性フェルミ準位 E<sub>i</sub>のエネルギー差であり、 N<sub>A</sub>はアクセプタ不 純物濃度であり、 C<sub>ox</sub>は本モデルのMOSトランジスタの酸化膜容量である。このため、 厚膜部 3 9 a が半導体領域 1 3よりメモリセル 6 側に突出している場合には、突出した部 分において、 C<sub>ox</sub>が小さくなり、基板効果係数 K が大きくなる。その一方で、上記 A G -A N D 型フラッシュメモリ 3 0 0 は、厚膜部 3 9 a が半導体領域 1 3 から突出した部分が なく、基板効果係数が高い部分が生じないものとなっている。

【0074】

上記実施の形態3に係るAG-AND型フラッシュメモリ300においては、コンタクトホール12aとコンタクトホール7aの下面に厚膜部39aが形成されているので、コンタクトホール7a、12aを形成する際に、半導体基板40の主表面上にまでコンタクトホール7a、12aが突き抜けることを抑制することができる。また、本実施の形態に係るAG-AND型フラッシュメモリ300においては、基板効果係数Kが大きくなり難く、上記実施の形態1、2と同様の書込み速度を維持することができる。

[0075]

なお、本実施の形態3に係るAG-AND型フラッシュメモリ300は、上記実施の形 態1、2と同様に交差領域Aに厚膜部39aが形成されているため、実施の形態1、2と 同様の作用。効果を得ることができる。

[0076]

以上に開示された実施の形態はすべての点で例示であって制限的なものではないと考慮 されるべきである。本発明の範囲は、以上の実施の形態ではなく、特許請求の範囲によっ て示され、特許請求の範囲と均等の意味および範囲内でのすべての修正や変形を含むもの と意図される。

【産業上の利用可能性】

[0077]

本発明は、不揮発性半導体記憶装置に好適である。

【図面の簡単な説明】

[0078]

【図1】実施の形態1に係るAG-AND型フラッシュメモリの平面図である。

【図2】図1に示されたAG-AND型フラッシュメモリのII-II線における断面図 である。

【図3】図1に示されたAG-AND型フラッシュメモリのIII-III線における断 面図である。

20 【図4】図1に示されたAG-AND型フラッシュメモリ100の書込み動作時における 断面図である。

【図5】図1に示されたAG-AND型フラッシュメモリ100の読込み動作時における 断面図である。

【図6】図1に示されたAG-AND型フラッシュメモリ100のデータ消去時の断面図 である。

【図7】活性領域および分離領域形成工程後の平面図である。

【図8】活性領域および分離領域の形成工程後の断面図である。

【図9】半導体領域を形成する工程を示す断面図である。

【図10】絶縁膜を形成する工程の第1工程を示した断面図である。

【図11】絶縁膜を形成する工程の第2工程を示した断面図である。

【図12】絶縁膜を形成する工程の第3工程を示した断面図である。

【図13】実施の形態2に係るAG-AND型フラッシュメモリの平面図である。

【図14】図13のXIV-XIV線における断面図である。

【図15】実施の形態3に係るAG-AND型フラッシュメモリの平面図である。

【図16】図15のXVI-XVI線における断面図である。

【符号の説明】

[0079]

活性領域、3 分離領域、4 第1アシストゲート、4A 第3アシストゲート、 メモリセル、7 接続部、7b コンタクト、10 接続部、10c 第1選択トラ 6 ンジスタ、10d 第2選択トランジスタ、11 第2アシストゲート、11A 第4ア シストゲート、50 メモリセル領域、51 周辺回路領域、100 AG-AND型フ ラッシュメモリ。

30

















【図10】



【図11】





【図7】

2 -

3-

2-3-

2-3-2-3-



40 /













フロントページの続き

- (72)発明者 池田 良広東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内
- (72)発明者 石田 浩 東京都千代田区丸の内二丁目4番1号 株式会社ルネサステクノロジ内

## 審査官 井原 純

(56)参考文献 特開2004-152977(JP,A) 特開2001-156275(JP,A) 特開2005-223234(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 8 2 4 7 H 0 1 L 2 7 / 1 1 5 H 0 1 L 2 9 / 7 8 8 H 0 1 L 2 9 / 7 9 2