



發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：93121443

※申請日期：97.10.15

※IPC 分類：

H4N 5/30

一、發明名稱：(中文/英文)

固態成像裝置，像素信號處理方法，類比信號傳輸裝置，及類比信號傳輸方法

SOLID-STATE IMAGING DEVICE, PIXEL-SIGNAL PROCESSING METHOD, ANALOG-SIGNAL TRANSFERRING DEVICE, AND ANALOG-SIGNAL TRANSFERRING METHOD

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

日商新力股份有限公司

SONY CORPORATION

代表人：(中文/英文)

安藤 國威

ANDO, KUNITAKE

住居所或營業所地址：(中文/英文)

日本東京都品川區北品川六丁目七番35號

7-35, KITASHINAGAWA 6-CHOME SHINAGAWA-KU, TOKYO, JAPAN

國籍：(中文/英文)

日本 JAPAN

三、發明人：(共 2 人)

姓名：(中文/英文)

1. 小關 賢

KOSEKI, KEN

2. 春田 勉

HARUTA, TSUTOMU

國籍：(中文/英文)

1.2. 均日本 JAPAN

四、聲明事項：

主張專利法第二十二條第二項 第一款或 第二款規定之事實，其事實發生日期為： 年 月 日。

申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

有主張專利法第二十七條第一項國際優先權：

1. 日本；2003年10月15日；特願2003-354888

2. 日本；2004年08月24日；特願2004-243551

無主張專利法第二十七條第一項國際優先權：

1.

2.

主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

主張專利法第三十條生物材料：

須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

九、發明說明：

【發明所屬之技術領域】

本發明係關於一種固態成像裝置、用於固態成像裝置之像素信號處理方法、類比信號傳輸裝置及類比信號傳輸方法。

【先前技術】

近來，作為 CCD(電荷耦合裝置)影像感應器之替代，對 CMOS(互補金氧半導體)影像感應器之興趣不斷增加。此係因為 CMOS 影像感應器克服了 CCD 影像感應器之各種問題。CCD 影像感應器之問題包括，例如，CCD 要求用於製造之特殊製程之問題，需要複數個電源電壓來操作 CCD 之問題，及由於必須組合使用複數個周邊 IC(積體電路)使得該系統極為複雜之問題。

由與全世界製造普通 CMOS 積體電路相同的製造製程可製造 CMOS 影像感應器。此外，由單一電源可驅動 CMOS 影像感應器。此外，可將由 CMOS 製程所製造之類比電路與邏輯電路組合在一單一晶片，使得周邊 IC 之數目可被減少。CMOS 影像感應器具有相當多的優點。

用於 CCD 之輸出電路之主流為使用一浮動擴散(FD)放大器之單一通道輸出。相反，CMOS 影像感應器之主流為具有用於個別像素之 FD 放大器且具有行-並行輸出(意即，選擇一列像素陣列且在行方向上同時讀出該選定之列上之像素)之類型。在此類型之 CMOS 影像感應器中，藉由像素中提供之 FD 放大器難以獲得足夠的驅動能力，使得必須降低資料

速率，對此，並行處理是有利的。

已提出用於並行輸出CMOS影像感應器之信號輸出電路的各種配置。作為一實例，藉由交換電容器取樣像素之輸出以讀取輸出。作為另一實例，由為個別行所提供之放大器讀取信號。作為再一實例，亦為個別行提供AD轉換器及DRAM。本發明主要係關於一種由為個別行所提供之放大器實現之讀取機制。

日本未審查專利申請公開案第5-207220號描述了由為個別行所提供之放大器實現之讀取機制之一實例，其將參照圖16及17得以簡單描述。

在圖16中，提取展示了與一像素102相關聯之一行(一垂直信號線VL之電路系統)。

由一光電二極體PD、一重設電晶體Trst、一放大電晶體Tg及一讀取電晶體Ts形成像素102。在此狀況下，使用由一源極接地放大器100及電容器C1與C2形成之電荷積分放大器來讀取像素102之輸出。

應特別注意，反饋電容器C2適用於由開關Tr15及參考電壓Vref預充電，使得源極接地放大器100中之偏差(offset variation)被移除。

圖17展示了電路之操作時序圖。在水平消隱週期中之週期T1內，輸出藉由將信號Vps疊加於偏移電壓Vo上而獲得之值。藉由經信號 ϕ_{RC} 斷開之開關Tr13來重設電荷積分放大器。此時，開關Tr15由信號 ϕ_{RC} 接通，且開關Tr14由信號 ϕ_{TC} 斷開，使得電容器C2預充電至參考電壓Vref。

隨後，在週期T2中，由信號 ϕ_{RC} 及 ϕ_{TC} 將開關Tr15斷開且將開關Tr14接通，使得預充電參考電壓Vref呈現於電荷積分放大器之輸出上。由於開關Tr13與開關Tr15同時斷開，因此退出重設狀態。

隨後，在週期T3中，自像素102僅輸出偏移電壓Vo，且將輸出積分，使得在電荷積分放大器之輸出處僅讀取信號成分，其具有由電容器C1及C2之電容比所確定之增益。

最後讀取之信號相繼輸出至與自移位暫存器101供應之脈衝同步的水平信號線HL。

如前所述，根據由為個別行而提供之放大器實現之讀取機制，可易於移除像素之偏移電壓且僅提取信號成分，並可由電容器C1及C2之電容比任意地設置讀取增益。此外，可藉由參考電壓Vref之預充電來移除源跟隨器之偏差。如前所述，該機制具有各種優勢。

日本未審查專利申請公開案第11-266399號描述了另一讀取機制，其將參照圖18及19而得以描述。

在圖17中，提取展示了任意選擇之三個行(垂直信號線VL1、VLn及VLN)。此外，如由一光電二極體PD及一讀取電晶體Ts形成之像素200，展示了與選擇線Vs相關聯之像素。在該狀況下，當由垂直掃描電路201選擇選擇線Vs時，選擇了位於一列上的像素，且將來自該等個別像素之信號輸出至個別行(個別垂直信號線VL)。

此實例類似於日本未審查專利申請公開案第5-207220號中所描述之實例，其中為個別行(個別垂直信號線VL)提供

放大器 203。然而，應特別注意，自一水平掃描電路 202 向個別放大器 203 供應待命控制信號 ϕP ($\phi P1$ 、 ϕPn 及 ϕPN)。因此，允許放大器 203 基於行-行而在待命狀態與活動狀態之間移位。

由開關 204 來選擇個別放大器 203 之輸出，且經由水平信號線 HL 將其傳輸至輸出端子 205。開關 204 由來自水平掃描電路 202 之信號 ϕH ($\phi H1$ 、 ϕHn 及 ϕHN) 分別受到控制以接通或斷開。

圖 19 展示了一操作時序圖。

由信號 ϕHN 之脈衝選擇放大器 203，且在該週期期間，讀取一信號。如與日本未審查專利申請公開案第 5-207220 中所描述之實例相反，並非在一水平消隱週期期間立即讀取信號，而是在根據信號 ϕHN 而選擇之週期期間分別讀取信號，使得在非根據信號 ϕHN 所選擇之週期期間不需要操作。意即，允許未選擇之放大器 203 處於待命狀態。

考慮到放大器 203 自待命狀態返回需要花費一些時間，因此待命控制信號 ϕPn 比信號 ϕHn 產生的稍微較早，但放大器在其它週期期間處於待命狀態使得電流不會流動。因此，例如，假定一感應器(像素陣列)具有 1,000 行且為個別行提供放大器 203，考慮到信號 ϕPn 之重疊，電流實際上僅在圖 19 中所展示之實例中之一放大器或兩個放大器中流動。因此，有利的是，功率消耗極低。

日本未審查專利申請公開案第 5-207220 號及日本未審查專利申請公開案第 11-266399 號中所描述之相關技術具有

下列問題。

根據日本未審查專利申請公開案第5-207220號，因為必須為個別行提供放大器，所以不可避免地增加了功率消耗。尤其在此實例中，水平信號線HL必須被直接驅動，且例如，在感應器具有1,000行之狀況下，可用於驅動水平信號線HL之時間限於一水平週期之一有效週期的1/1,000，使得要求極高速度下之操作。此引起為個別行所提供之放大器中每一放大器之操作電流增加，引起功率消耗之額外增加。

此外，儘管參考電壓Vref基本上確定了信號之黑色位準，由於使用固定電位，因此不能提供對變化因子(諸如，溫度改變或電源電壓)之跟蹤能力。因而，在隨後階段需要一箱位電路以供應穩定黑色位準，引起電路系統尺寸增加。

根據日本未審查專利申請公開案第11-266399號，儘管降低了功率消耗，但如前所述，在信號 ϕH_n 之週期期間，必須讀取並水平傳輸像素信號。因而，與日本未審查專利申請公開案第5-207220號中所描述之實例相比，放大器必須以極高速度操作，引起流過每一放大器之電流增加。此外，考慮到必須分別地為來自成像像素陣列之垂直信號線(意即，為個別行)佈置放大器之限制，放大器之布局面積增加為極為不利的，使得期望設計是困難的。

【發明內容】

鑒於前述情形，本發明之一目的為提供一種良好的固態成像裝置及一種像素信號處理方法，意即，提供一種具有

用於黑色位準之跟蹤能力的電路，其以低功率消耗操作而不會引起配置中布局面積增加，該配置中為個別行提供電荷積分放大器。本發明之另一目的為提供一種良好的類比信號傳輸裝置及類比信號傳輸方法。

本發明在其一態樣中提供一種固態成像裝置，其包括：一成像像素區域，其中安置了複數個成像像素；一垂直選擇電路，其用於將來自成像像素區域之一選定列上的個別行之成像像素的像素信號輸出至分別為該等行提供之垂直信號線；分別為該等行之垂直信號線提供之電荷積分放大器，用以接收來自個別行之成像像素的像素信號之輸入；保持元件，其允許將(例如)水平消隱週期期間之像素信號輸入保持在電荷積分放大器中，即使在電荷積分放大器處於待命狀態時之週期期間；及一水平選擇電路，其用於經由一水平信號線傳輸自個別電荷積分放大器輸出之像素信號。

藉由將電荷積分放大器之輸出固定至預定保持電壓的電路可建構保持元件。

較佳地，水平選擇電路允許電荷積分放大器根據分別供應至電荷積分放大器之放大器控制信號而在ON(接通)狀態與待命狀態之間個別地切換，且允許電荷積分放大器根據用於將個別電荷積分放大器連接至水平信號線之放大器選擇信號而個別地連接至水平信號線，且為個別行提供之電荷積分放大器被相繼接通達一預定週期並連接至水平信號線，使得自個別電荷積分放大器輸出之像素信號相繼輸出

至該水平信號線。

水平選擇電路將放大器控制信號與放大器選擇信號作為共同信號輸出。

電荷積分放大器可具有由可變電容器建構之反饋電容器。

本發明在其另一態樣中提供一種固態成像裝置，其包括：一成像像素區域，其中安置了複數個成像像素；一垂直選擇電路，其用於將來自成像像素區域之一選定列上的個別行之成像像素的像素信號輸出至分別為該等行提供之垂直信號線；分別為該等行之垂直信號線提供之電荷積分放大器，用以接收來自個別行之成像像素的像素信號之輸入；一水平選擇電路，其用於經由一或多條水平信號線傳輸自個別電荷積分放大器輸出之像素信號；一參考電位產生單元，其用於基於經由水平信號線輸出之像素信號之黑色位準產生一參考電位；及充電元件，其用於在由垂直選擇電路讀取像素信號之前將電荷積分放大器之反饋電容器充電至由參考電位產生單元所產生之參考電位。

固態成像裝置可進一步包括保持元件，其允許將輸入像素信號保持在電荷積分放大器中，即使在當電荷積分放大器處於待命狀態時之週期期間。

電荷積分放大器之反饋電容器可由可變電容器建構。

本發明在其另一態樣中提供一種固態成像裝置，其包括：一成像像素區域，其中安置了複數個成像像素；一垂直選擇電路，其用於將來自成像像素區域之一選定列上的

個別行之成像像素的像素信號輸出至分別為該等行提供之垂直信號線；分別為該等行之垂直信號線提供之放大器(諸如電荷積分放大器)，用於接收來自個別行之成像像素的像素信號之輸入；複數個水平信號線；及一水平選擇電路，其用於將由個別行之放大器保持之像素信號指派至該等複數個水平信號線，使得由該等複數個水平信號線傳輸像素信號。

該固態成像裝置可進一步包括一多工器，其用於相繼選擇該等複數個水平信號線，以基於由該等複數個水平信號線所傳輸之像素信號來產生包括輸出像素信號的串列資料。

較佳在該等複數個水平信號線之間提供基於該多工器之參考電位之屏蔽線。

水平選擇電路可以該方式傳輸個別放大器之輸出使得穿過該等複數個水平信號線之輸出，彼此以一時脈週期之移位重疊。

較佳地，水平選擇電路允許該等放大器根據分別供應至該等放大器之放大器控制信號在ON狀態與待命狀態之間個別地切換，且允許該等放大器根據用於將個別電荷積分放大器個別地連接至該等複數個水平信號線中之一特定水平信號線的放大器選擇信號而個別地連接至該等複數個水平信號線中之一，且為個別行提供之放大器被相繼接通達一預定週期並連接至水平信號線，使得自個別放大器輸出之像素信號由該等複數個水平信號線相繼傳輸。

水平選擇電路可將放大器控制信號與放大器選擇信號作為共同信號輸出。或者，不使用共同信號，水平選擇電路在經由放大器選擇信號將該等放大器連接至水平信號線之前可由放大器控制信號接通個別放大器。

較佳地，水平選擇電路包括一移位暫存器，且具有一根據水平信號線之數目及自放大器輸出之像素信號之一資料速率而確定之脈衝寬度之脈衝信號被輸入至該移位暫存器，以產生放大器選擇信號。

水平選擇電路可藉由取得一充當相關放大器之放大器選擇信號的脈衝及一邊緣時序比該脈衝之一邊緣時序超前的脈衝之邏輯OR而為個別放大器產生該等放大器控制信號中之每一者。舉例而言，藉由取得用於第n放大器之第n放大器選擇信號及用於第(n-1)放大器之第(n-1)放大器選擇信號之邏輯OR，產生放大器中第n放大器之放大器控制信號。

當放大器為電荷積分放大器時，該固態成像裝置較佳進一步包括：一參考電位產生單元，其用以基於由水平信號線輸出之像素信號之黑色位準產生一參考電位；及充電元件，其用以在由垂直選擇電路讀取像素信號之前將電荷積分放大器之反饋電容器充電至該參考電位產生單元所產生之參考電位。

或者，該固態成像裝置可進一步包括一參考電位產生單元，其用以基於經由水平信號線輸出之像素信號之黑色位準產生一參考電位，其中該參考電位用作多工器之一輸出放大器之參考電位。

該固態成像裝置可進一步包括保持元件，其允許輸入像素信號保持在該等放大器中，即使在當該等放大器處於待命狀態時之週期期間。

當該等放大器為電荷積分放大器時，電荷積分放大器之反饋電容器可由可變電容器建構。

本發明在其另一態樣中提供一種像素信號處理方法，該方法包括：一像素信號垂直傳輸步驟，其自位於一成像像素區域之一選定列上的個別行之成像像素輸出像素信號，其中在該成像像素區域內複數個成像信號被安置於分別為該等行提供之垂直信號線；一信號保持步驟，其由分別為該等行之垂直信號線提供之電荷積分放大器來保持像素信號；一待命步驟，其引起電荷積分放大器進入待命狀態同時保持像素信號；及一水平傳輸步驟，其相繼接通電荷積分放大器達一預定週期，使得經由一水平信號線來傳輸由電荷積分放大器保持之像素信號。

本發明在其另一態樣中提供一種像素信號處理方法，該方法包括：一像素信號垂直傳輸步驟，其自位於一成像像素區域之一選定列上的個別行之成像像素輸出像素信號，其中在該成像像素區域內之複數個成像信號被安置於分別為該等行提供之垂直信號線；一信號保持步驟，其由分別為該等行之垂直信號線提供之電荷積分放大器來保持像素信號；一水平傳輸步驟，其經由一水平信號線相繼傳輸由電荷積分放大器保持之像素信號；一參考電位產生步驟，其基於經由水平信號線輸出之像素信號之一黑色位準而產

生一參考電位；及一充電步驟，其在於像素信號垂直傳輸步驟中讀取像素信號之前將電荷積分放大器之反饋電容器充電至在參考電位產生步驟中所產生的參考電位。

本發明在其另一態樣中提供一種像素信號處理方法，該方法包括：一像素信號垂直傳輸步驟，其自位於一成像像素區域之一選定列上的個別行之成像像素輸出像素信號，其中在該成像像素區域內之複數個成像信號被安置於分別為該等行提供之垂直信號線；一信號保持步驟，其由分別為該等行之垂直信號線提供之放大器保持像素信號；及一水平傳輸步驟，其將由個別行之放大器保持之像素信號指派至複數個水平信號線，使得經由該等複數個水平信號線來傳輸該等像素信號。

根據前述固態成像裝置及像素信號處理方法，自其中配置有複數個成像像素之一成像像素區域(像素陣列)中讀取一選定列上的行之像素信號。在一水平週期之一水平消隱週期期間並行讀取該等像素信號。在該水平週期之一有效週期期間，經由電荷積分放大器將該等個別行之像素信號輸出至水平信號線且隨後將其水平傳輸。

本發明之前述態樣對並行讀取個別行之像素信號而言具有下列主要特點：

(1)為個別行提供之電荷積分放大器進入待命狀態同時保持像素信號。

(2)在為個別行提供之電荷積分放大器中，用於在讀取操作時對放大器之反饋電容器進行預充電之參考電位基於黑

色位準而被自動控制。

(3)使用並聯之複數個水平信號線HL自個別電荷積分放大器水平傳輸像素信號，使得每一水平信號線之資料速率被降低。

本發明在其另一態樣中提供一種類比信號傳輸裝置，其包括：一類比信號保持單元，該類比信號保持單元包括用於保持類比信號之信號保持元件，該等信號保持元件沿一或多列排列；用於讀取信號保持元件之信號值的放大器，其被提供用於類比信號保持單元之個別行；複數個水平信號線；及一水平選擇電路，用以將該等放大器之輸出指派至該等複數個水平信號線，使得經由該等複數個水平信號線傳輸該等輸出；其中該水平選擇電路以此一方式傳輸該等放大器之輸出使得穿過該等複數個水平信號線之該等輸出彼此以一時脈週期之移位重疊。

本發明在其另一態樣中提供一種類比信號傳輸方法，該方法包括：一垂直傳輸步驟，其自一類比信號保持單元將類比信號輸出至為個別行提供之垂直信號線，該類比信號保持單元包括用於保持類比信號之信號保持元件，該等信號保持元件沿一或多列排列；一信號保持步驟，其由為該等個別行之垂直信號線提供之放大器來保持類比信號；及一水平傳輸步驟，其將由該等個別放大器保持之類比信號指派至複數個水平信號線，使得在該等類比信號以一時脈週期之移位而彼此重疊之時序內經由該等複數個水平信號線傳輸該等類比信號。

根據該類比信號傳輸裝置及該類比信號傳輸方法，因為使用並聯之複數個水平信號線水平傳輸來自個別放大器之類比信號，所以可降低每一水平信號線之資料速率。

本發明在其另一態樣中提供一種固態成像裝置，其進一步包括一用以處理經由該水平信號線或該等水平信號線輸出之信號的晶片。

【實施方式】

現將描述根據本發明之第一至第六實施例之固態成像裝置及像素信號處理方法。

第一實施例

圖1展示了根據本發明之第一實施例之一構造。圖1中所示之電路允許由一固態成像裝置中之一像素陣列1所獲得之像素信號自輸出端子10輸出。未展示用於形成入射於像素陣列1上之光之路徑的透鏡系統及於輸出端子10之隨後階段處提供之信號處理系統，且將省略對其之描述。

像素陣列1包括排列於一列方向及一行方向上之大量成像像素2。像素2之每一者由如圖1中所示而連接之一光電二極體PD、一傳輸電晶體Ttr、一重設電晶體Trst、一放大電晶體Tg及一選擇電晶體Ts形成。

位於像素陣列1之每一行上之成像像素2的選擇電晶體Ts共同連接至一垂直信號線VL(VL1、VL2、...VLn)。

此外，為了允許對自各列上之成像像素2之讀取進行共同控制，為像素陣列1之各個列提供了一組重設控制線Lrst、一傳輸控制線Ltr及一選擇控制線Ls。該重設控制線Lrst、

該傳輸控制線Ltr及該選擇控制線Ls中之每一者於特定時序接收來自垂直掃描電路3之控制脈衝。

對於成像像素中之每一者而言，重設電晶體Trst之閘極連接至相關聯之重設控制線Lrst，傳輸電晶體Ttr之閘極連接至相關聯之傳輸控制線Ltr，且選擇電晶體Ts之閘極連接至相關聯之選擇控制線Ls。

垂直掃描電路3相繼選擇像素陣列1之列，使得由垂直信號線VL讀取像素信號。如下文將更詳細地描述，對於像素陣列1之各個列而言，垂直掃描電路3將脈衝施加至重設控制線Lrst及選擇控制線Ls，使得重設位準被供應至垂直信號線VL。垂直掃描電路3亦將脈衝施加至傳輸控制線Ltr及選擇控制線Ls，使得聚積於光電二極體PD中之電荷的像素信號被供應至垂直信號線VL。垂直掃描電路3相繼對成像像素2之每一該等列執行前述讀取操作。

在一水平週期之水平消隱週期期間，讀取位於單一選定列上的成像像素2之像素信號。意即，在水平消隱週期期間，將來自位於由垂直掃描電路3所選擇之單一系列上的成像像素2之像素信號並行輸出至垂直信號線VL1、VL2、...VLn。

分別為個別行，意即，分別為垂直信號線VL1、VL2、...VLn，提供電荷積分放大器9。

電荷積分放大器9中之每一者由電容器Ccp及Cs、開關Ssh、Srt、Spc、Spx及Shd以及一放大器A形成。

電容器Ccp(Ccp1至Ccpn)串聯安置於放大器A(A1至An)之輸出與相關聯之垂直信號線VL(VL1至VLn)之間。

電容器 C_s (C_{s1} 至 C_{sn}) 充當放大器 A (A_1 至 A_n) 之反饋電容器。

放大器 A (A_1 至 A_n) 充當反相放大器。

在此狀況下，放大器 A 充當電容反饋放大器，且其以由電容器 C_{cp} 與 C_s 之電容比確定之增益來輸出一信號。自成像像素 2 讀取之像素信號之電荷聚積於電容器 C_s 中，使得電荷積分放大器 9 起到保持像素信號之電荷的作用。

此外，提供一用於驅動電荷積分放大器 9 之放大器驅動電路 4。放大器驅動電路 4 在特定時序向電荷積分放大器 9 供應信號 ϕ_{SH} 、 ϕ_{RT} 、 ϕ_{PC} 、 ϕ_{XPC} 。

在每個電荷積分放大器 9 中，開關 S_{sh} (S_{sh1} 至 S_{shn}) 根據信號 ϕ_{SH} 自相關聯之垂直線 VL 接通或斷開放大器 A 之輸入。

開關 S_{rt} (S_{rt1} 至 S_{rtn}) 起到使放大器 A 之輸入及輸出短路之作用，且其根據信號 ϕ_{RT} 接通或斷開。

開關 S_{pc} (S_{pc1} 至 S_{pcn}) 允許一充電系統連接至電容器 C_s ，且其根據信號 ϕ_{PC} 接通或斷開。

當電容器 C_s 待充電時，開關 S_{px} (S_{px1} 至 S_{pxn}) 斷開，且根據信號 ϕ_{XPC} (其為信號 ϕ_{PC} 之反相脈衝) 接通或斷開。

當待將放大器 A 之輸出固定至保持電壓 V_{hd} 時，開關 S_{hd} (S_{hd1} 至 S_{hdn}) 接通。

在圖 1 中，展示了用於 n 行之電荷積分放大器 9，且電荷積分放大器 9 之組件由附接有對應於個別行之 "1" 至 " n " 之符號 (A 、 C_{cp} 、 S_{sh} 等) 表示。然而，若必要，則以第 $(n+1)$ 及未展示之隨後的行來形成大量行 (意即，垂直信號線 VL)，且亦

分別為該等行提供電荷積分放大器9。

個別電荷積分放大器9之輸出端子(放大器A1至An之輸出端子)分別經由開關Ssl(Ss11至Ssln、Ssl(n+1)...)連接至水平信號線HL。

如圖1中所示，水平信號線HL包括n個水平信號線HL1至HLn。

第一行上之放大器A1經由開關Ss11連接至水平信號線HL1。第二行上之放大器A2經由開關Ss12連接至水平信號線HL2。隨後行上之放大器A類似地連接，且第n行上之放大器An經由開關Ssln連接至水平信號線HLn。

此外，第(n+1)行上之放大器An+1(未圖示)經由開關Ssl(n+1)連接至水平信號線HL1，第一行上之放大器A1亦連接至該水平信號線HL1。第(n+2)行及隨後行上之放大器(未圖示)依次連接至水平信號線HL2、HL3...

意即，假定像素陣列1具有M行，該等M行之電荷積分放大器9依次指派且連接至n個水平信號線HL1至HLn。

水平掃描電路5相繼選擇電荷積分放大器9，使得經由分別連接至該等電荷積分放大器9之水平信號線HL來傳輸自電荷積分放大器9輸出之像素信號。為此目的，水平掃描電路5向開關Ssl(Ss11至Ssln、Ssl(n+1)...)輸出放大器選擇信號 ϕS ($\phi S1$ 至 ϕSn ...)。與由放大器選擇信號 ϕS 接通之開關Ssl相關聯之電荷積分放大器9向相關聯之水平信號線HL輸出一像素信號。

此外，水平掃描電路5向放大器A1至An...輸出放大器控

制信號 ϕP ($\phi P1$ 至 $\phi Pn...$)以控制個別放大器A待處於待命狀態或待處於ON狀態。因此，可將放大器A個別地控制在ON狀態或待命狀態。意即，當一充當放大器控制信號 ϕP 之脈衝處於H位準時，接收該脈衝之放大器A正常操作。另一方面，當一充當放大器控制信號 ϕP 之脈衝處於L位準時，接收該脈衝之放大器進入待命狀態，使得電流不流動。

水平掃描電路5由放大器選擇信號 ϕS 及放大器控制信號 ϕP 控制水平傳輸。更特定言之，例如，當待水平傳輸一來自位於第一行上之電荷積分放大器9之像素信號時，水平掃描電路5由放大器控制信號 $\phi P1$ 引起放大器A1自待命狀態返回至ON狀態。隨後，水平掃描電路5由放大器選擇信號 $\phi S1$ 引起開關Ss11接通。

亦由反相器IV將放大器控制信號 ϕP 分別供應至相關聯之開關Shd，且開關Shd根據放大器控制信號 ϕP 接通或斷開。因而，當放大器A處於待命狀態時，相關聯之開關Shd接通，而當放大器A接通時，相關聯之開關Shd斷開。

此外，在此實施例中，因為提供了複數個水平信號線HL，所以並行傳輸電荷積分放大器9之輸出。因而，於輸出側上提供一多工器8以將輸出多路傳輸入一單一線。意即，由多工器相繼選擇經由水平信號線HL1至HLn傳輸的個別行之像素信號，使得像素信號以串列資料之形式自輸出端子10輸出至處於隨後階段之電路，類似於其中僅提供單一水平信號線HL之狀況。

此外，提供一用於偵測輸出像素信號之位準且設定適當

黑色位準的黑色位準控制電路6。黑色位準控制電路6經由一箝位電壓輸出放大器7向電荷積分放大器9之各個開關Spc之一端反饋一信號。

將參考圖2中所示之時序圖來描述如前述而建構的根據該第一實施例之固態成像裝置之操作。

基本上，在一水平消隱週期期間讀取像素信號。在如圖2所示之一水平消隱週期期間，執行一重設週期中之操作及一讀取週期中之操作。

在開始一重設週期時，水平掃描信號5將所有放大器控制信號 $\phi P(\phi P1、\phi P2、\dots)$ 拉至H位準，使得所有行上之放大器A自待命狀態返回ON狀態。

在像素陣列1上，由垂直掃描電路3選擇一列上之成像像素2。意即，接通一列上之選擇電晶體Ts。隨後，接通該列上之重設電晶體Trst，使得重設位準Voff藉由該列上之放大電晶體Tg而出現於垂直信號線VL上。

重設位準Voff包括成像像素2之重設雜訊及放大電晶體Tg之臨限電壓中之變化，使得重設位準Voff對個別成像像素2採用不同值。

此時，在每一電荷積分放大器9中，開關Srt由信號 ϕRT 接通，使得放大器A之輸入及輸出短路以引起反饋，藉此放大器A之臨限電壓Vat出現於輸出Vout上。

同時，開關Spc由信號 ϕPC 接通，且開關Spx由信號 ϕXPC 斷開，使得由箝位電壓輸出放大器7將電容器Cs之一端固定至箝位電壓Vcp。

此時，電容器Cs參考臨限電壓Vat來保持箝位電壓Vcp之電位。

電容器Ccp亦參考臨限電壓Vat來保持相關聯之成像像素2之重設電壓Voff。

隨後，引起信號 ϕ_{RT} 及 ϕ_{PC} 衰減，使得開關Srt及Spc依次斷開，且隨後引起信號 ϕ_{XPC} 增強，使得開關Spx接通。

當開關Spx接通時，由電容器Cs向放大器A提供一反饋，使得放大器A之輸入保持於與先前相同的臨限電壓Vat。因而，歸因於電容器Cs所保持之電荷，在放大器A之輸出Vout出現箝位電位Vcp。

隨後，開始一讀取週期。

首先，接通位於由垂直掃描電路3所選擇之列上的成像像素2之傳輸電晶體，使得自光電二極體PD傳輸電荷，藉以將信號位準Vsig自成像像素2輸出至垂直信號線VL。

因為信號重疊於前述重設位準Voff而出現，所以可將該等信號表達為Voff-Vsig。

因為每一電荷積分放大器9將重設位準Voff之值儲存於電容器Ccp中，所以電荷積分放大器9僅積分自重設位準Voff之移位量且輸出該結果。此時，由電容比來確定讀取增益，表達如下：

$$V_{out} = (C_{cp}/C_s)V_{sig} + V_{cp} \quad (1)$$

其中，Vout表示電荷積分放大器9之輸出電壓。如自等式(1)可瞭解，輸出Vout非取決於成像像素2之重設位準Voff或放大器A之臨限電壓Vat。

在前述讀取操作中，讀取順序為自成像像素2讀取重設位準 V_{off} 且隨後讀取信號位準 V_{sig} 。或者，該順序可為首先讀取信號位準 V_{sig} 且隨後讀取重設位準 V_{off} 。

隨後，操作自水平消隱週期繼續至一有效週期。此時，放大器控制信號 ϕ_P (ϕ_{P1} 、 ϕ_{P2} 、...) 被拉至 L 位準。因而，個別行之放大器 A 進入待命狀態，使得電流不流動。

此時，未進行任何量測，各個放大器 A 之輸出為不確定的。當輸出為不確定時，不必要保持儲存於電容器 C_s 中之信號。

更特定言之，假定開關 S_{sh} 由一 NMOS 電晶體建構，則藉由將開關 S_{sh} 之閘極電壓拉至 GND 位準而引起其進入 OFF(斷開)狀態。然而，當放大器 A 之輸出為不確定時，歸因於漏電流或其類似效應，該放大器 A 之輸出 V_{out} 可降至 GND 位準。隨後，該放大器之輸入由電容器 C_s 降至負電位。因而，NMOS 電晶體之源極電壓變得低於其閘極電壓，使得開關 S_{sh} 接通，藉此信號電荷自電容器 C_s 洩漏。顯然，當如前述，信號電荷自電容器 C_s 洩漏時，即使當放大器 A 返回 ON 狀態時，亦不可能向水平信號線 HL 供應正確像素信號。

因而，在此實施例中，為了避免此情形，放大器控制信號 ϕ_P 由反相器 IV 反相，且由該反相脈衝控制開關 S_{hd} 。意即，當放大器 A 處於待命狀態時，開關 S_{hd} 由反相脈衝接通使得放大器 A 之輸出 V_{out} 固定至預定保持電壓 V_{hd} 。

因而，即使在放大器 A 處於待命狀態時，亦可防止放大器 A 之輸出 V_{out} 變得不確定，從而防止儲存於電容器 C_s 中之資

料損失。

此時，由聚積於電容器 C_s 中之電荷量來確定放大器 A 之輸入處的電壓 V_{in} ，且可表達為：

$$V_{in} = V_{hd} - ((C_{cp}/C_s)V_{sig} + V_{cp}) - V_{at} \quad (2)$$

較佳考慮電容器 C_{cp} 及 C_s 之電容與信號電荷 V_{sig} 之最大量來選擇保持電壓 V_{hd} 之值，使得輸入電壓 V_{in} 之電位不會變為負。詳言之，當所用方法之 NMOS 電晶體之斷開洩漏 (off leak) 較大時，必須考慮藉由防止輸入電壓 V_{in} 之值過低來減少洩漏，使得一後向偏壓通常施加於該 NMOS 電晶體。

已在由一 NMOS 電晶體建構開關 S_{sh} 之實例之內容中進行了上文之描述。當由 PMOS 電晶體建構開關 S_{sh} 時，必須考慮使得其源極電壓不會變的高於其閘極電壓。

如前所述，藉由開關 S_{hd} 之操作及固定之保持電位 V_{hd} ，即使在放大器 A 處於待命狀態時，亦可將一於水平消隱週期中讀取之信號保持在電容器 C_s 中。

此後，當待水平傳輸該信號時，其足以引起放大器 A 自待命狀態返回。因而，電流實際流動的時間極短，使得與相關技術相比減少了功率消耗。

由為個別行提供之放大器 A 驅動水平傳輸。

當在垂直方向讀取成像像素 2 之信號時，可使用一水平消隱週期來緩慢讀取該等信號。在水平方向之狀況下，必須以預定資料速率傳輸信號，使得需要高速操作。歸因於所連接之大量開關，水平信號線 HL 較長且雜散電容較大，因此要求特定程度之驅動能力以快速驅動水平信號線 HL。難

以由為個別行而佈置的放大器A來驅動水平信號線HL，此引起布局面積增加。

因而，在此實施例中，如前述提供複數個水平信號線HL1至HLn，且並行傳輸信號以減小資料速率。水平信號線HL之數目(n)不受限制。隨著水平信號線HL之數目增加，每一信號線之資料速率降低。通常，水平信號線HL之數目較佳使得驅動速度大體上與水平消隱週期中之讀取操作的驅動速度相同。

在圖2所示之有效週期中，如前所述，在將放大器控制信號 ϕP 拉至L位準之後，水平掃描電路5自第一行依次地逐個將放大器控制信號 ϕP 相繼拉至H位準達一預定週期，藉此相繼啟動個別行之放大器A。同時，水平掃描電路5藉由放大器選擇信號 ϕS 相繼接通開關Ss1，使得經由水平信號線HL來傳輸信號。

更特定言之，在有效週期中，為了水平傳輸第一行之像素信號，將放大器控制信號 $\phi P1$ 拉至H位準，使得放大器A1自待命狀態啟動。緊接其後，將放大器選擇信號 $\phi S1$ 拉至H位準，使得經由水平信號線HL1來傳輸放大器A1之輸出。

隨後，伴隨對於一像素之傳輸時序之移位，為了水平傳輸第二行之像素信號，將放大器控制信號 $\phi P2$ 拉至H位準，使得放大器A2自待命狀態啟動。緊接其後，將放大器選擇信號 $\phi S2$ 拉至H位準，使得經由水平信號線HL2來傳輸放大器A2之輸出。

以此方式，相繼為該等行執行水平傳輸。

因而，放大器A1、A2、...逐個以一像素週期之時序移位而相繼操作。此外，依次將開關Ss11、Ss12、...週期性地連接至水平信號線HL。

放大器選擇信號 ϕS 為具有基於水平信號線HL之數目而確定之寬度的脈衝。由於放大器選擇信號 ϕS 由一像素週期依次移位，放大器選擇信號 ϕS 具有如圖2中所示之重疊週期。在圖2所示之實例中，假定水平信號線HL之數目為5。

在相關之放大器選擇信號 ϕS 處於H位準時，經由相關聯之水平信號線來分別傳輸放大器A所保持之像素信號。因而，如圖7之部分(a)、(b)及(c)所示，例如由以一時脈週期之時序移位而重疊的相關聯之水平信號線HL來傳輸個別放大器A之輸出。

由於在相關之放大器選擇信號 ϕS 處於H位準時水平傳輸信號，足以僅在啟動該等放大器之彼等週期期間，將放大器控制信號 ϕP 拉至H位準。然而，在此實施例中，考慮到啟動放大器A花費一定時間，放大器控制信號 ϕP 早於放大器選擇信號 ϕS 而被啟動。意即，由放大器控制信號 ϕP 控制放大器A1、A2、...接通，且隨後由放大器選擇信號 ϕS 將其連接至水平信號線。

用以產生放大器控制信號 ϕP 及放大器選擇信號 ϕS 之水平掃描電路5可由一樣本電路(例如，如圖3中所示)建構。

圖3中所示之水平掃描電路5包括一由正反器FF(FF1、FF2至FFn ...)建構之移位暫存器，及OR閘極OR1、OR2至ORn。圖4展示了水平掃描電路5之操作時序。

正反器 FF 中之每一者具有一被供應圖 4 中所示之時脈 Hclk 之時脈輸入端子，且在時脈 Hclk 之時序鎖存輸入 D。時脈 Hclk 具有與像素信號之資料速率相同之時脈速率。

在向第一正反器 FF1 輸入 D 時，供應一如圖 4 所示之資料脈衝 Hdata。資料脈衝 Hdata 具有一相對於時脈速率之寬脈衝，如圖 4 所示。

個別正反器 FF1、FF2、FF3、... 之 Q 輸出 (鎖存輸出) 分別充當放大器選擇信號 $\phi S1$ 、 $\phi S2$ 、 $\phi S3$ 、...

放大器控制信號 ϕP ($\phi P1$ 、 $\phi P2$ 、 $\phi P3$...) 作為 OR 閘極 OR ($OR1$ 、 $OR2$ 、 $OR3$ 、...) 之輸出而獲得。

OR 閘極 $OR1$ 採用供應至其之資料脈衝 Hdata 及正反器 FF1 之 Q 輸出的邏輯 OR 來產生放大器控制信號 $\phi P1$ 。OR 閘極 $OR2$ 採用正反器 FF2 之 Q 輸出及正反器 FF1 之 Q 輸出的邏輯 OR 來產生放大器控制信號 $\phi P2$ 。OR 閘極 $OR3$ 採用正反器 FF3 之 Q 輸出及正反器 FF2 之 Q 輸出的邏輯 OR 來產生放大器控制信號 $\phi P3$ 。

意即，藉由採用第 n 個放大器 A_n 之放大器選擇信號 ϕS_n 及第 (n-1) 個放大器 A_{n-1} 之放大器選擇信號 ϕS_{n-1} 的邏輯 OR 來產生第 n 個放大器 A_n 之放大器控制信號 ϕP_n 。

在此實施例中，為了使用複數個水平信號線 HL 來執行水平傳輸，放大器選擇信號 ϕS 必須具有對應於像素信號之資料速率乘以水平信號線之數目的脈衝寬度。藉由向使用一移位暫存器電路而建構之簡易水平掃描電路 5 輸入具有對應於像素信號之資料速率乘以信號線之數目之脈衝寬度的

資料脈衝Hdata，可易於產生具有所需之脈衝寬度且根據像素信號(意即，放大器選擇信號 $\phi S1$ 、 $\phi S2$ 、...)之資料速率而移位的脈衝。

對於用以引起放大器A自待命狀態返回之放大器控制信號 ϕP (如前所述)而言，放大器控制信號 ϕP 需要早於放大器選擇信號 ϕS 而增強。使用包括OR閘極之電路(如圖3所示)，使得藉由採用放大器選擇信號 ϕS_n 之脈衝及前一放大器選擇信號 ϕS_{n-1} 之脈衝的邏輯OR來產生放大器控制信號 ϕP_n 。因而，可易於產生早於放大器選擇信號 ϕS_n 而增強且與放大器選擇信號 ϕS_n 同時衰減之放大器控制信號 ϕP_n 。

也就是，水平掃描電路5藉由採用用於相關聯之放大器A(x)之放大器選擇信號 $\phi S(x)$ 之脈衝及邊緣時序超前之脈衝(意即，用於較早選擇之放大器A(y)之放大器選擇信號 $\phi S(y)$)的邏輯OR來產生用於個別放大器A1、A2、...之放大器控制信號 $\phi P1$ 、 $\phi P2$ 、...中之每一者。

在圖3及4所示之實例中，放大器控制信號 ϕP_n 早於放大器選擇信號 ϕS_n 一時脈而增強。若放大器控制信號 ϕP_n 待早於兩個時脈而增強，則藉由採用放大器選擇信號 ϕS_n 及放大器選擇信號 ϕS_{n-2} 之邏輯OR來產生放大器控制信號 ϕP_n 。可以類似方式引起放大器控制信號 ϕP_n 早於複數個時脈而增強。然而，應注意，由於在圖3所示之配置中不能引起第一放大器控制信號 $\phi P1$ 早於放大器選擇信號 $\phi S1$ 兩個時脈而增強，在移位暫存器中之正反器FF1之前一階段提供一額外之正反器以執行虛設移位。

前述實例之水平掃描電路5，當放大器控制信號 ϕP 增強時斷開開關Shd，且放大器A之輸出返回至由等式(1)所表達之值。

當水平傳輸完成且放大器選擇信號 ϕS 衰減時，放大器控制信號 ϕP 亦衰減且放大器A返回至待命狀態。

藉由分別為該等行提供之放大器A之前述放大器驅動方法，可啟動與水平信號線HL之數目相同的數目之放大器A。其它放大器A處於待命狀態且電流不會流動。因此，功率消耗較低。此外，由於減少了每一水平信號線HL之資料速率，該等放大器A不要求高驅動能力，使得可為個別行佈置放大器A。

圖5A至5D展示了為個別行提供之放大器A之特定實例電路。在所有該等實例中，形成一反相放大器。圖5A展示一典型源極接地放大器，其中額外地提供一電晶體T10用於待命。信號 $x\phi P$ 表示信號 ϕP 之反相脈衝。

圖5B展示一微分放大器，其具有下列優勢：當提供反饋時，臨限電壓 V_{at} 可由 V_{ref} 控制。亦在此實例中，額外提供一電晶體T10用於待命。

圖5C展示了一經調節之串疊放大器電路(cascode circuit)，其中提供一輔助放大器a2以增加源極接地放大器a1之增益。經調節之串疊放大器電路詳細描述於IEEE Journal of Solid-State Circuit，第25卷，第1號，1990年2月。在此實例中亦額外提供一電晶體T10以用於待命。

圖5D展示了一種修正，其中以不同的方式提供待命之電

晶體 T10，在該方式中電晶體非串聯安置，使得改良了對變化之不敏感性。儘管圖 5D 中所示之電路為圖 5A 中所示之電路之修正，但是可將待命電晶體之類似連接施加至圖 5B 中所示之電路。

如前述，藉由複數個水平信號線 HL 並行地執行水平傳輸，且藉由多工器 8 來相繼選擇該等複數個水平信號線 HL 以用於輸出。

圖 6 展示了多工器 8 之一例示性電路。

多工器 8 包括分別與水平信號線 HL1 至 HLn 相關聯之取樣電路 51-1 至 51-n，及一輸出放大器 50。

取樣電路 51-1 至 51-n 中之每一者係藉由四個開關 S_m 及一電容器 C_m 形成。

舉例而言，取樣電路 51-1 包括開關 S_{m11} 、 S_{m21} 、 S_{m31} 及 S_{m41} ，及一電容器 C_{m1} 。開關 S_{m11} 、 S_{m21} 、 S_{m31} 及 S_{m41} 藉由信號 ϕ_{m11} 、 ϕ_{m21} 、 ϕ_{m31} 及 ϕ_{m41} 接通或斷開。信號 ϕ_{m11} 、 ϕ_{m21} 、 ϕ_{m31} 及 ϕ_{m41} 藉由(例如)多工器 8 中之一時序產生器(未圖示)產生，使得參考一水平同步信號在特定時序內將信號拉至 H 位準。

開關 S_{m11} 允許將水平信號線 HL1 連接至電容器 C_{m1} 。開關 S_{m21} 允許將電容器 C_{m1} 之基準(reference)連接至參考電壓 V_{ref1} 。開關 S_{m31} 及 S_{m41} 允許將電容器 C_{m1} 之電荷傳輸至輸出放大器 50。意即，當接通開關 S_{m31} 及 S_{m41} 時，電容器 C_{m1} 被連接於輸出放大器 50 之反饋路徑中。

類似於取樣電路 51-1 來組態其它取樣電路 51-2 至 51-n。

將輸出放大器 50 之非反相輸入 $V+$ 連接至參考電壓 V_{ref2} 。

圖 7 展示了多工器 8 之操作時序圖。

如參照圖 2 所描述，用於驅動水平信號線 HL 之個別行之放大器 A 以一像素週期之時序移位相繼操作，使得其輸出亦以一像素週期而相繼移位。

由放大器 A 藉由前述水平傳輸操作而保持之像素信號在該等複數個水平信號線 HL 上以一時脈週期（一像素週期）之移位而重疊傳輸，如藉由圖 7 之部分 (a)、(b) 及 (c) 中之信號 D1、D2 及 D3 所指示。

將參照圖 7 之部分 (a)、(b) 來給出關於水平信號線 HL1 及取樣電路 51-1 之描述。

在時間 t_0 處，將信號 ϕ_{m11} 及 ϕ_{m21} 拉至 H 位準，使得開關 S_{m11} 及 S_{m21} 接通。水平信號線 HL1 之輸出根據參考電壓 V_{ref1} 對電容器 C_{m1} 進行充電。

在時間 t_1 處，將信號 ϕ_{m11} 拉至 L 位準，且在時間 t_2 處將信號 ϕ_{m21} 拉至 L 位準。因而，開關 S_{m11} 及 S_{m21} 相繼斷開，使得藉由電容器 C_{m1} 對水平信號線 HL1 上之電壓進行取樣。

最後，在時間 t_3 處，將信號 ϕ_{m31} 及 ϕ_{m41} 同時拉至 H 位準，使得開關 S_{m31} 及 S_{m41} 同時接通，藉以將電容器 C_{m1} 連接至輸出放大器 50。

由於電容器 C_{m1} 連接在輸出放大器 50 之輸出端子 V_{out} 與其負輸入端子 $V-$ 之間，發生虛擬接地 (virtual grounding)，且輸出放大器 50 輸出一根據參考電壓 V_{ref2} 而聚積於電容器 C_{m1} 中之電位差，以作為輸出 V_{out} 。假定水平信號線 HL1

之輸出以 V_{hl1} 來表示且放大器之輸出電壓以 V_{out} 來表示，則輸出電壓 V_{out} 可表達為：

$$V_{out} = V_{ref2} + (V_{hl1} - V_{ref1}) \quad (3)$$

假定參考電壓 V_{ref1} 等於參考電壓 V_{ref2} ，則等式(3)可改寫為：

$$V_{out} = V_{hl1} \quad (4)$$

因而，直接輸出水平信號線 HL1 之輸出，意即藉由等式(1)來表達的放大器 A 之輸出。較佳地，當不存在另外地選擇該等值之特定原因時，將參考電壓 V_{ref1} 、 V_{ref2} 選擇為相等。

儘管已根據水平信號線 HL1 及取樣電路 51-1 進行了上文之描述，但是如參照圖 7 之部分 (b)、(c)、(e)、(f) 及 (g) 將瞭解，取樣電路 51-2 至 51-n 以一像素週期之時序移位對水平信號線 HL2 至 HLn 重複類似之操作，使得資料連續傳輸至輸出放大器。

因而，例如，如圖 7 之部分 (a)、(b) 及 (c) 所示，出現於水平信號線 HL1、HL2 及 HL3 上之信號 D1、D2 及 D3 以串列資料之形式在圖 7 之部份 (h) 中所示之輸出 V_{out} 處輸出。

藉由以前述電路來建構多工器 8，可將經由該等複數個水平信號線 HL1 至 HLn 並行傳輸之資料有效地轉換為單線串列資料。儘管在前述實施例中僅提供單一輸出放大器 50，但是可提供複數個輸出放大器以形成複數個輸出通道。僅藉由改變開關 S_{m3^*} 及 S_{m4^*} 之連接及操作時序，此即可實現。

如前述，根據該第一實施例，使用電荷積分放大器 9 可有

效讀取像素信號。此外，由於藉由黑色位準控制電路6及箝位電壓輸出放大器7產生電容器Cs之預充電電壓，可控制黑色位準而不會受到放大器A之臨限電壓中之變化的影響。

此外，在一有效週期期間，允許電荷積分放大器9進入待命狀態同時保持在一水平消隱週期期間所保持之信號。因而，電荷積分放大器9僅在水平傳輸之時序被啟動而在其它週期進入待命狀態，使得功率消耗顯著減小。

此外，藉由使用該等並行之複數個水平信號線HL1至HLn執行水平傳輸，減少了每一水平信號線HL之資料速率。因而，藉由為個別行而佈置的具有低驅動能力之放大器A可驅動水平信號線HL。因此，避免了藉由提供具有高驅動能力之放大器而引起的布局面積之增加。此外，由於提供了多工器8，可將藉由該等複數個水平信號線HL1至HLn並行傳輸之資料有效地轉換為串列資料。

第二實施例

圖8展示了根據本發明之第二實施例之一構造。在下列對實施例之描述中，以相同的數字指示對應於圖1中之彼等的部分，且省略對其之描述。

圖8中所示之構造與圖1中所示之第一實施例之構造基本上相同，但是不同之處在於：自水平掃描電路5輸出之信號 ϕS ($\phi S1$ 、 $\phi S2$ 、...)共同用作放大器控制信號及放大器選擇信號。

意即，水平掃描電路5供應信號 ϕS 以控制放大器A之待命且控制開關Shd。

在前述之第一實施例中，考慮到放大器A自待命狀態返回的時間，放大器控制信號 ϕP 稍微早於放大器選擇信號 ϕS 而增強，如參照圖2所描述。若放大器A自待命狀態返回不花費太多時間，則可將信號 ϕS 用作信號 ϕP ，如圖8中所示。

因而，由於減少了垂直線(行方向上的線)之數目，因此簡化了水平掃描電路5，且便利了布局。

在將共同信號用於用以引起放大器A自待命狀態返回之放大器控制信號 ϕP 及用以將放大器A連接至水平信號線HL之放大器選擇信號 ϕS 的狀況下，水平掃描電路5可藉由圖9中所示之一電路來建構。

圖9中所示之配置與圖3中所示之配置之不同之處在於其省略了用於產生放大器控制信號 ϕP 之OR閘極，使得圖9中所示之配置比圖3中所示之配置更為簡單。圖10展示了圖9中所示之配置之操作時序，除了省略放大器控制信號 ϕP (意即，放大器選擇信號 ϕS 亦充當放大器控制信號 ϕP)之外，其與圖4中所示之操作時序相同。

第三實施例

圖11展示了本發明之一第三實施例。在此實施例中，電荷積分放大器9中之放大器A之反饋電容器 C_{sv} (C_{sv1} 、 C_{sv2} 、...)藉由可變電容器來建構。

因而，等式(1)中之術語 C_{cp}/C_s 成為可變，使得可變增益放大器建構。

易於理解地是，可藉由允許經由開關來自複數個電容器中進行選擇來建構可變電容器 C_{vs} 。在彼狀況下，自放大器

驅動電路4輸出用於選擇電容之脈衝。

根據該第三實施例，在相機系統中要求之可程式化增益放大器(PGA)之功能可建構於電荷積分放大器9中。因而，可簡化隨後階段中之系統，且在一較早階段增加增益。因此，即使在像素信號位準較小時亦可確保足夠的振幅，且改良了對雜訊的不敏感性。

第四實施例

圖12展示了本發明之第四實施例。

在該第四實施例中，將一固定電壓 V_{refPC} 用作電荷積分放大器9中之反饋電容器 C_s 之預充電電壓。

黑色位準控制電路6及箝位電壓輸出放大器7產生一箝位電壓，該箝位電壓反饋至多工器8之參考電壓 V_{ref2} (參照圖6)。

隨後，等式(3)中之參考電壓 V_{ref2} ，意即，多工器8中之輸出放大器50之基準，充當根據黑色位準之箝位電壓，使得該黑色位準適當地被控制。

在第一實施例之狀況下，由於基於黑色位準來控制所讀取之像素信號之基準，僅在水平消隱週期期間可控制黑色位準，意即，一水平週期期間僅一次。相反，當如圖12中所示藉由多工器8執行箝位時，箝位操作之時間不受到限制，使得可在任意時間控制黑色位準。

因而，對黑色位準之控制非限制於時間之長度及時間之次數，因而箝位電路用於達成穩定性及高跟蹤能力。

第五實施例

圖 13 展示了本發明之第五實施例。在該第五實施例中，類似於圖 12 中所示之第四實施例，黑色位準控制電路 6 及箝位電壓輸出電路 7 產生一箝位電壓，該箝位電壓反饋至多工器 8 之參考電壓 V_{ref2} 。在此狀況下，由於不需要藉由預充電該反饋電容器 C_s 來控制黑色位準，自圖 12 中之配置省略開關 S_{pc} 及 S_{px} 以及參考電位 V_{refPC} 。此種類之電路組態在某些狀況中是可行的。

除了省略信號 ϕ_{PC} 及 ϕ_{XPC} 之外，如前述而組態之電路之操作相同於圖 2 所示之時序圖中之操作。

根據此實施例，簡化了電路組態。然而，等式 (1) 中所表達之輸出 V_{out} 表達為：

$$V_{out} = (C_{cp}/C_s)V_{sig} + V_{at} \quad (5)$$

使得輸出 V_{out} 參考放大器之臨限電壓 V_{at} 而操作。由於希望臨限電壓在個別行上之放大器 A 中發生變化，在設計中必須謹慎。

第六實施例

在前述實施例中，提供了複數個水平信號線 HL，使得水平信號線 HL 之間的耦合引起視布局而定之問題。此外，由於必須藉由為個別行提供之不具有高驅動能力之放大器 A 來驅動長水平信號線 HL，可假定，阻抗較高，且可藉由雜散電容器或其類似物而輸入雜訊。

因而，在該第六實施例中，為了克服前述問題，在該等複數個水平信號線 HL1 至 HLn 之間提供屏蔽線 SiL，且屏蔽線 SiL 與多工器 8 之參考電壓 V_{ref1} 耦合。

意即，在每對水平信號線HL之間提供一屏蔽線SiL以防止耦合。此外，藉由雜散電容器Cx將水平信號線HL與屏蔽線SiL耦合，且將屏蔽線連接至參考電壓Vref1，使得水平信號線HL之電位變得與用於對水平信號線HL進行取樣之電容器Cm之電位相等，如圖6所示。因而，藉由雜散電容器Cx防止雜訊進入。

修正

儘管上文已描述了本發明之實施例，但是屬於本發明之範圍內的各種修正亦為可能。

本發明具有下列主要特點：

(1)為個別行所提供之電荷積分放大器進入待命狀態，同時保持在水平消隱週期期間所讀取之像素信號。

(2)在為個別行所提供之電荷積分放大器中，用於在讀取操作時對放大器之反饋電容器進行預充電的參考電位基於黑色位準而被自動控制。

(3)使用並聯之複數個水平信號線HL自個別電荷積分放大器水平傳輸像素信號。

本發明涵蓋具有該等三個特點中之任一者或任何組合的任何配置。

舉例而言，當修改圖1中所示之配置使得水平信號線HL之數目為1且使得多工器8被省略時，經修正之配置具有特點(1)及(2)。

當圖12中所示之配置或圖13中所示之配置經修正使得水平信號線HL之數目為1且使得多工器8被省略時，經修正之

配置具有特點(1)。

當省略圖1中所示之配置使得黑色位準控制電路6及箝位電壓輸出放大器7被省略且使得以固定電位來供應預充電壓時，經修正之配置具有特點(1)及(3)。

可以包括前述修正之各種形式來建構本發明。

此外，儘管在前述實施例中使用電荷積分放大器來讀取自垂直信號線VL之行的信號，但是本發明非侷限於包括電荷積分放大器之配置。

以驅動複數個水平信號線之時序彼此以一時脈之時序移位而重疊之方式來傳輸類比信號之方法非侷限於用於根據前述實施例之固態成像裝置，而是可應用於其它領域。

舉例而言，當根據本發明之並行傳輸用於自列之陣列或列及行之陣列(諸如類比記憶體)精確且快速讀取類比資料時，可以低功率消耗來實現精確且快速讀取。

意即，當沿著類比記憶體裝置或其類似物之一或多列提供用於保持類比信號之類比信號保持元件時，類比信號係自類比信號保持元件輸出至個別行之垂直信號線，且藉由為個別行所提供之放大器來讀取類比信號保持元件之信號值。

隨後，將藉由個別放大器所保持之類比信號指派至複數個水平信號線且藉此得以傳輸。

根據本發明之固態成像裝置可為由一單一晶片建構之固態成像裝置或由一組晶片建構之模組型固態成像裝置。當根據本發明之固態成像裝置由一組晶片建構時，獨立地提

供一用於成像之感應器晶片、用於數位信號處理之信號處理晶片等等，且視情況可包括光學系統。圖15中展示了一實例構造。

在本發明之實施例之描述中，指示像素之配置或線之方向的"列"及"行"分別表示一矩陣之水平方向及垂直方向。然而，本發明非限於前述成分之配置。舉例而言，可經由在水平方向延伸之信號線將信號自像素讀取至成像區域之外部。此外，"列"及"行"之方向視如何界定"列"及"行"而定。舉例而言，當"列"指示垂直方向時，本發明以彼此互換之"列"及"行"來建構。

此外，即使當像素非嚴格以矩陣形式排列時，例如，當像素以半個間距之移位排列時，熟習此項技術者可適當地設定"列"及"行"且應用本發明。

【圖式簡單說明】

圖1為展示根據本發明之第一實施例之一構造的圖；

圖2為展示根據該第一實施例之用於讀取像素信號之操作之時序的圖；

圖3為展示根據該第一實施例之水平掃描電路之一實例電路的圖；

圖4為展示根據該第一實施例之水平掃描電路之操作時序的圖；

圖5A至5D為展示根據該第一實施例之電荷積分放大器之實例電路的圖；

圖6為展示根據該第一實施例之一多工器之構造的圖；

圖 7 為展示根據該第一實施例之該多工器之操作時序的圖；

圖 8 為展示根據本發明之第二實施例之一構造的圖；

圖 9 為展示根據該第二實施例之一水平掃描電路之一實施例電路的圖；

圖 10 為展示根據該第二實施例之該水平掃描電路之操作時間的圖；

圖 11 為展示根據本發明之第三實施例之一構造的圖；

圖 12 為展示根據本發明之第四實施例之一構造的圖；

圖 13 為展示根據本發明之第五實施例之一構造的圖；

圖 14 為展示根據本發明之第六實施例之一構造的圖；

圖 15 為展示根據本發明之一實施例之模組型固態成像裝置的圖；

圖 16 為展示根據一第一相關技術之一構造的圖；

圖 17 為展示根據該第一相關技術之操作時序的圖；

圖 18 為展示根據一第二相關技術之一構造的圖；及

圖 19 為展示根據該第二相關技術之操作時序的圖。

【主要元件符號說明】

1	像素陣列
2	像素
3	垂直掃描電路
4	放大器驅動電路
5	水平掃描電路
6	黑色位準控制電路

7	箱位電壓輸出放大器
8	多工器
9	電荷積分放大器
10	輸出端子
50	輸出放大器
51	取樣電路
100	源極接地放大器
101	移位暫存器
102	像素
200	像素
201	垂直掃描電路
202	水平掃描電路
203	放大器
204	開關
205	輸出端子
A	放大器
Ccp	電容器
Cm、Cs、Ccp	電容器
D	信號
FF	正反器
Hdata	資料脈衝
HL	水平信號線
HL	水平信號線
IV	反相器

Lrst	重設控制線
Ls	選擇控制線
Ltr	傳輸控制線
PD	光電二極體
PD	光電二極體
Q	Q輸出
Shd	開關
Sm	開關
Spc	開關
Spx	開關
Srt	開關
Ssh	開關
Ssl	開關
Tg	放大電晶體
Trst	重設電晶體
Ts	選擇電晶體
Ttr	傳輸電晶體
Vat	臨限電壓
Vcp	箝位電壓
Vhd	保持電壓
Vin	輸入電壓
VL	垂直信號線
Voff	重設位準
Vout	輸出

Vref	參考電壓
Vsig	信號位準
ϕH	信號
ϕm	信號
ϕP	放大器控制信號
ϕPC	信號
ϕP	信號
ϕRC	信號
ϕRT	信號
ϕS	放大器選擇信號
ϕSH	信號
ϕSR	信號
ϕXPC	信號

五、中文發明摘要：

在一水平週期之一水平消隱週期期間，從一排列成像像素之像素陣列，並行讀取一選定列上的個別行之像素信號。在該水平週期之一有效週期期間，該等個別行之像素信號係經由分別為該等行提供(意即，分別為垂直信號線提供)之電荷積分放大器(charge integrating amp)輸出至水平信號線，且藉此予以水平傳輸。在該等電荷積分放大器中，能夠進入一待命狀態，同時由一保持電壓來保持像素信號。另外，在電荷積分放大器中，一用於將放大器之反饋電容器預充電之參考電位係在讀取操作時基於黑色位準而被自動控制。此外，使用複數個水平信號線來並行地水平傳輸來自個別電荷積分放大器之像素信號。

六、英文發明摘要：

十、申請專利範圍：

1. 一種固態成像裝置，包含：

一成像像素區域，其中安置了複數個成像像素；

一垂直選擇電路，其用於將像素信號自該成像像素區域之一選定列上的個別行之成像像素輸出至分別為該等行提供之垂直信號線；

電荷積分放大器，其係分別提供用於該等行之該等垂直信號線，用以接收來自該等個別行之成像像素的像素信號之輸入；

保持元件，其允許即使在當該等電荷積分放大器處於待命狀態時之週期期間，將該等輸入像素信號保持在該等電荷積分放大器中；及

一水平選擇電路，其用於經由一水平信號線來傳輸自該等個別電荷積分放大器輸出之像素信號。

2. 如請求項1之固態成像裝置，其中該等保持元件係由將該等電荷積分放大器之輸出固定至一預定保持電壓的電路來建構。

3. 如請求項1之固態成像裝置，其中該水平選擇電路允許該等電荷積分放大器根據分別供應至該等電荷積分放大器之放大器控制信號而在一ON狀態與該待命狀態之間個別地切換，且允許該等電荷積分放大器根據用於將該等個別電荷積分放大器連接至該水平信號線之放大器選擇信號而個別地連接至該水平信號線，且其中為該等個別行提供之該等電荷積分放大器被相繼接通達一預定週期，

且連接至該水平信號線，使得自該等個別電荷積分放大器輸出之像素信號相繼輸出至該水平信號線。

4. 如請求項3之固態成像裝置，其中該水平選擇電路將該等放大器控制信號與該等放大器選擇信號作為共同信號輸出。

5. 如請求項1之固態成像裝置，其中該等電荷積分放大器具有由可變電容器建構之反饋電容器。

6. 一種固態成像裝置，包含：

一成像像素區域，其中安置了複數個成像像素；

一垂直選擇電路，其用於將像素信號自該成像像素區域之一選定列上的個別行之成像像素輸出至分別為該等行提供之垂直信號線；

電荷積分放大器，其係分別提供用於該等行之該等垂直信號線，用以接收來自該等個別行之成像像素的像素信號之輸入；

一水平選擇電路，其用於經由一或多條水平信號線來傳輸自該等個別電荷積分放大器輸出之像素信號；

一參考電位產生單元，其用於基於經由該等水平信號線輸出之該等像素信號之一黑色位準來產生一參考電位；及

充電元件，其用於在藉由該垂直選擇電路讀取像素信號之前將該等電荷積分放大器之反饋電容器充電至由該參考電位產生單元所產生之該參考電位。

7. 如請求項6之固態成像裝置，進一步包含保持元件，該等

保持元件允許即使在當該等電荷積分放大器處於一待命狀態時之週期期間，該等輸入像素信號保持在該等電荷積分放大器中。

8. 如請求項6之固態成像裝置，其中該等電荷積分放大器之該等反饋電容器係由可變電容器建構。

9. 一種固態成像裝置，包含：

一成像像素區域，其中安置了複數個成像像素；

一垂直選擇電路，其用於將像素信號自該成像像素區域之一選定列上的個別行之成像像素輸出至分別為該等行提供之垂直信號線；

放大器，其係分別提供用於該等行之該等垂直信號線，用以接收來自該等個別行之成像像素的像素信號之輸入；

複數個水平信號線；及

一水平選擇電路，其用於將藉由該等個別行之該等放大器所保持之像素信號指派至該等複數個水平信號線，使得藉由該等複數個水平信號線來傳輸該等像素信號。

10. 如請求項9之固態成像裝置，進一步包含一多工器，該多工器用於相繼選擇該等複數個水平信號線，以基於經由該等複數個水平信號線傳輸之該等像素信號來產生包括輸出像素信號的串列資料。

11. 如請求項10之固態成像裝置，其中基於該多工器之一參考電位的屏蔽線係提供在該等複數個水平信號線之間。

12. 如請求項9之固態成像裝置，其中該水平選擇電路以以下

一方式傳輸該等個別放大器之該等輸出：穿過該等複數個水平信號線之該等輸出以一時脈週期之移位而彼此重疊。

13. 如請求項9之固態成像裝置，其中該水平選擇電路允許該等放大器根據分別供應至該等放大器之放大器控制信號在一ON狀態與一待命狀態之間個別地切換，且允許該等放大器根據用於將該等個別電荷積分放大器個別地連接至該等複數個水平信號線中之一特定水平信號線的放大器選擇信號而個別地連接至該等複數個水平信號線中之一者，且其中為該等個別行提供之該等放大器被相繼接通達一預定週期，且連接至該等水平信號線，使得經由該等複數個水平信號線來相繼傳輸自該等個別放大器輸出之像素信號。
14. 如請求項13之固態成像裝置，其中該水平選擇電路將該等放大器控制信號與該等放大器選擇信號作為共同信號輸出。
15. 如請求項13之固態成像裝置，其中該水平選擇電路包含一移位暫存器，且其中具有一根據該等水平信號線之數目及自該等放大器輸出之該等像素信號之一資料速率而確定之脈衝寬度的脈衝信號被輸入至該移位暫存器，以產生該等放大器選擇信號。
16. 如請求項13之固態成像裝置，其中該水平選擇電路在藉由該等放大器選擇信號將該等放大器連接至該等水平信號線之前，可藉由該等放大器控制信號來接通該等個別

放大器。

17. 如請求項16之固態成像裝置，其中該等水平選擇電路藉由取得充當一相關放大器之一放大器選擇信號的一脈衝及邊緣時序超前該脈衝之一邊緣時序的一脈衝之邏輯OR，而為該等個別放大器產生該等放大器控制信號中之每一者。
18. 如請求項10之固態成像裝置，進一步包含一參考電位產生單元，該參考電位產生單元用於基於經由該等水平信號線輸出之該等像素信號之一黑色位準而產生一參考電位，其中該參考電位係用作該多工器之一輸出放大器之一參考電位。
19. 如請求項9之固態成像裝置，其中該等放大器為電荷積分放大器，且其中該固態成像裝置進一步包含：一參考電位產生單元，其用於基於經由該等水平信號線輸出之該等像素信號之一黑色位準而產生一參考電位；及充電元件，其用於在由該垂直選擇電路讀取像素信號之前，將該等電荷積分放大器之反饋電容器充電至由該參考電位產生單元所產生之該參考電位。
20. 如請求項9之固態成像裝置，進一步包含保持元件，該等保持元件允許即使在當該等放大器處於一待命狀態時之週期期間，該等像素信號保持在該等放大器內。
21. 如請求項9之固態成像裝置，其中該等放大器為電荷積分放大器，該等電荷積分放大器具有由可變電容器建構之反饋電容器。

22. 一種像素信號處理方法，包含：

一像素信號垂直傳輸步驟，其係自位於一成像像素區域之一選定列上的個別行之成像像素輸出像素信號，在該成像像素區域內複數個成像信號安置於分別為該等行提供之垂直信號線；

一信號保持步驟，其係藉由分別為該等行之該等垂直信號線提供之電荷積分放大器來保持像素信號；

一待命步驟，其係引起該等電荷積分放大器進入一待命狀態同時保持該等像素信號；及

一水平傳輸步驟，其係相繼接通該等電荷積分放大器達一預定週期，使得經由一水平信號線來傳輸藉由該等電荷積分放大器保持之該等像素信號。

23. 一種像素信號處理方法，包含：

一像素信號垂直傳輸步驟，其係自位於一成像像素區域之一選定列上的個別行之成像像素輸出像素信號，在該成像像素區域內複數個成像信號安置於分別為該等行提供之垂直信號線；

一信號保持步驟，其係藉由分別為該等行之該等垂直信號線提供之電荷積分放大器來保持像素信號；

一水平傳輸步驟，其係藉由一水平信號線相繼傳輸藉由該等電荷積分放大器保持之該等像素信號；

一參考電位產生步驟，其係基於經由該水平信號線輸出之該等像素信號之一黑色位準而產生一參考電位；及

一充電步驟，其係在該像素信號垂直傳輸步驟中讀取

像素信號之前將該等電荷積分放大器之反饋電容器充電至在該參考電位產生步驟中所產生的該參考電位。

24. 一種像素信號處理方法，包含：

一像素信號垂直傳輸步驟，其係自位於一成像像素區域之一選定列上的個別行之成像像素輸出像素信號，在該成像像素區域內複數個成像信號安置於分別為該等行提供之垂直信號線；

一信號保持步驟，其係藉由分別為該等行之該等垂直信號線提供之放大器來保持像素信號；及

一水平傳輸步驟，其係將藉由該等個別行之該等放大器保持之該等像素信號指派至複數個水平信號線，使得藉由該等複數個水平信號線來傳輸該等像素信號。

25. 一種類比信號傳輸裝置，包含：

一類比信號保持單元，其包括用於保持類比信號之信號保持元件，該等信號保持元件沿一或多列排列；

用於讀取該等信號保持元件之信號值之放大器，其係提供用於該類比信號保持單元之個別行；

複數個水平信號線；及

一水平選擇電路，其用以將該等放大器之輸出指派至該等複數個水平信號線，使得藉由該等複數個水平信號線傳輸該等輸出；

其中該水平選擇電路以以下方式傳輸該等放大器之輸出：穿過該等複數個水平信號線之該等輸出彼此以一時脈週期之移位重疊。

26. 一種類比信號傳輸方法，包含：

一垂直傳輸步驟，其係將類比信號自一類比信號保持單元輸出至為個別行提供之垂直信號線，該類比信號保持單元包括用於保持類比信號之信號保持元件，該等信號保持元件沿一或多列排列；

一信號保持步驟，其係藉由為該等個別行之該等垂直信號線提供之放大器來保持類比信號；及

一水平傳輸步驟，其係將藉由該等個別放大器保持之該等類比信號指派至複數個水平信號線，使得在該等類比信號以一時脈週期之移位而彼此重疊之時序內，藉由該等複數個水平信號線來傳輸該等類比信號。

27. 如請求項1、6或9之固態成像裝置，進一步包含一晶片，該晶片用於處理經由該水平信號線或該等水平信號線輸出之信號。

十一、圖式：




圖 1




圖 2




圖 3




圖 4




圖 5A




圖 5B




圖 5C




圖 5D





圖 6



一像素之資料

圖 7




圖 8




圖 9




圖 10




圖 11




圖 12




圖 13




圖 14




圖 15




圖 16




圖 17




圖18




圖 19

七、指定代表圖：

(一)本案指定代表圖為：第 (1) 圖。

(二)本代表圖之元件符號簡單說明：

1	像素陣列
2	像素
3	垂直掃描電路
4	放大器驅動電路
5	水平掃描電路
6	黑色位準控制電路
7	箝位電壓輸出放大器
8	多工器
9	電荷積分放大器
10	輸出端子
A	放大器
Ccp	電容器
Cs	電容器
HL	水平信號線
IV	反相器
Lrst	重設控制線
Ls	選擇控制線
Ltr	傳輸控制線
Shd	開關
Shd	開關
Spc	開關

Spx	開關
Ssl	開關
Vhd	保持電壓
VL	垂直信號線
Vout	輸出
ϕP	放大器控制信號
ϕPC	信號
ϕRT	信號
ϕS	放大器選擇信號
ϕSH	信號
ϕXPC	信號

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

(無)