



(19)대한민국특허청(KR)
(12) 공개특허공보(A)

(51) 。 Int. Cl. (11) 공개번호 10-2006-0125066
G02F 1/136 (2006.01) (43) 공개일자 2006년12월06일

(21) 출원번호 10-2005-0046863
(22) 출원일자 2005년06월01일
심사청구일자 없음

(71) 출원인 삼성전자주식회사
경기도 수원시 영통구 매탄동 416

(72) 발명자 양용호
경기 수원시 장안구 율전동 삼성아파트 201-1703
윤주선
서울 광진구 광장동 현대5차아파트 504동 101호
태승규
경기 수원시 영통구 영통동 벽적골8단지아파트 822동 404호
나형돈
서울 동작구 사당3동 155-1
박진석
서울 서대문구 홍제4동 인왕산현대아파트 104동 1501호
정기훈
서울 성북구 돈암2동 한진아파트 210동 1802호

(74) 대리인 박영우

전체 청구항 수 : 총 9 항

(54) 개구율이 향상된 어레이 기관 및 이의 제조방법

(57) 요약

어레이 기관은 기관, 박막 트랜지스터, 커패시터, 화소전극을 포함한다. 박막 트랜지스터는 기관 위에 구성된 게이트 전극과 상기 게이트 전극 상부에 형성된 제1 게이트 절연막, 제2 게이트 절연막, 제2 게이트 절연막 상부에 형성된 반도체막, 상기 반도체막 상부에 형성된 데이터 전극을 포함하고, 상기 커패시터는 게이트 전극과 동일 층에 형성된 제1 커패시터 전극, 제1 커패시터 전극 상부에 형성된 제1 게이트 절연막, 제1 게이트 절연막 상부에 형성되고, 데이터 전극과 같은 물질로 형성된 제2 커패시터 전극을 포함한다. 따라서, 박막 트랜지스터의 게이트 절연막은 제 1 게이트 절연막 및 제 2 게이트 절연막의 2중 구조를 사용함으로써 박막 트랜지스터의 특성을 확보할 수 있고, 커패시터의 유전막으로 제 1 게이트 절연막을 사용함으로써 커패시터 충전 용량의 저하 없이 개구율을 향상시켜 영상의 표시 품질을 향상시킬 수 있다.

대표도

도 3

특허청구의 범위

청구항 1.

기관;

상기 기관 위에 구성된 게이트 전극, 상기 게이트 전극 상부에 형성된 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 형성된 제2 게이트 절연막, 상기 제2 게이트 절연막 상부에 형성된 반도체막, 및 상기 반도체막 상부에 형성된 데이터 전극으로 이루어지는 박막 트랜지스터;

상기 데이터 전극과 전기적으로 접촉하는 화소 전극; 및

상기 게이트 전극과 이격되고 상기 게이트 전극과 동일 층에 형성된 제1 커패시터 전극, 상기 제1 게이트 절연막 상부에 형성되고 상기 데이터 전극과 이격되고 상기 데이터 전극과 동일 물질로 형성된 제2 커패시터 전극으로 이루어지는 커패시터를 포함하는 어레이 기관.

청구항 2.

제1항에 있어서,

상기 게이트 전극 및 상기 제1 커패시터 전극과 이격되고 상기 게이트 전극 및 상기 제1 커패시터 전극과 동일 층에 형성된 게이트 패드 전극, 상기 제1 게이트 절연막의 제1 콘택홀을 통하여 상기 게이트 패드 전극과 접촉하는 게이트 패드 버퍼막, 상기 게이트 패드 버퍼막과 절연막의 제2 콘택홀을 통하여 화소 전극과 접촉하는 게이트 패드를 더 포함하는 것을 특징으로 하는 어레이 기관.

청구항 3.

제1항에 있어서,

상기 제1 게이트 절연막과 상기 제2 게이트 절연막과의 식각 선택비는 10:1 이상인 것을 특징으로 하는 어레이 기관

청구항 4.

제3항에 있어서,

상기 제1 게이트 절연막은 실리콘 산화막인 것을 특징으로 하는 어레이 기관.

청구항 5.

제3항에 있어서,

상기 제2 게이트 절연막은 실리콘 질화막인 것을 특징으로 하는 어레이 기관.

청구항 6.

제1항에 있어서,

상기 화소전극은 산화인듐주석(ITO) 또는 산화인듐아연(IZO)을 포함하는 것을 특징으로 하는 어레이 기관.

청구항 7.

제1항에 있어서,

상기 데이터 전극은 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 구리(Cu), 네드뎀(Nd) 및 이들의 합금으로 구성된 그룹으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 어레이 기판

청구항 8.

기판 상에 금속막을 증착하고 패터닝하여 게이트 전극, 제1 커패시터 전극 및 상기 게이트 전극에 전기적으로 연결된 게이트 배선을 형성하는 단계;

상기 게이트 전극, 상기 제1 커패시터 전극 및 상기 게이트 배선이 형성된 기판의 전면에 제1 게이트 절연막, 제2 게이트 절연물질막 및 반도체물질막을 형성하고, 상기 반도체물질막 및 상기 제2 게이트 절연물질막의 일부를 제거하여 상기 게이트 전극이 형성된 박막트랜지스터 영역 내에 반도체막 및 제2 게이트 절연막을 형성하는 단계;

상기 반도체막이 형성된 기판 전면에 금속을 증착하고 패터닝하여 데이터 전극, 상기 제1 커패시터 전극에 대응되는 제2 커패시터 전극 및 상기 데이터 전극에 전기적으로 연결된 데이터 배선을 형성하는 단계;

상기 데이터 전극, 상기 제2 커패시터 전극 및 상기 데이터 배선이 형성된 상기 기판 전면에 절연물질로 이루어진 절연막을 형성하고 상기 절연막을 패터닝하여 제2 콘택홀을 형성하는 단계; 및

상기 패터닝된 절연막 상부에 투명 도전성 금속막을 증착하고 패터닝하여 전기적으로 상기 데이터 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 어레이 기판 제조 방법

청구항 9.

기판 상에 금속막을 증착하고 패터닝하여 게이트 전극과 제1 커패시터 전극 및 상기 게이트 전극에 전기적으로 연결된 게이트 배선을 형성하는 단계;

상기 게이트 전극, 상기 제1 커패시터 전극 및 상기 게이트 배선이 형성된 상기 기판의 전면에 제1 게이트 절연막, 제2 게이트 절연물질막 및 반도체물질막을 형성하고, 상기 반도체물질막 및 상기 제2 게이트 절연물질막의 일부를 제거하여 상기 게이트 전극에 대응되는 박막 트랜지스터 영역 내에 반도체막 및 제2 게이트 절연막을 형성하는 단계;

상기 제1 게이트 절연막에 제1 콘택홀을 형성하는 단계;

상기 기판의 전면에 금속막을 증착하고 패터닝하여 데이터 전극, 상기 제1 커패시터 전극에 대응되는 제2 커패시터 전극, 패드 버퍼막 및 상기 데이터 전극에 전기적으로 연결된 데이터 배선을 형성하는 단계;

상기 데이터 전극, 상기 제2 커패시터 전극, 상기 패드 버퍼층, 상기 데이터 배선이 형성된 상기 기판 전면에 절연물질로 이루어진 절연막을 증착하고 패터닝하여 제2 콘택홀을 형성하는 단계; 및

상기 패터닝된 절연막 상부에 투명 도전성 물질을 증착하고 패터닝하여 전기적으로 상기 데이터 전극과 접촉하는 화소 전극을 형성하는 단계를 포함하는 어레이 기판 제조 방법.

명세서

발명의 상세한 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 종래기술

본 발명은 어레이 기판 및 이의 제조방법에 관한 것으로, 보다 상세하게 설명하면 유지 용량의 감소 없이 개구율이 향상된 어레이 기판 및 이의 제조방법에 관한 것이다.

일반적으로 액정 표시 장치는 액정의 광학적 이방성을 이용하여 영상을 표시하는 장치로서, 크게 상부기판, 하부기판과 두 기판 사이에 위치한 액정으로 구성된다.

이하 도 1을 참조하여 설명한다.

도 1은 일반적인 액정 표시 패널을 개략적으로 도시한 단면도이다.

도시한 바와 같이, 어레이 기판은 박막 트랜지스터(101), 커패시터(102) 및 화소 전극(103)을 포함한다. 이러한 박막 트랜지스터(101), 커패시터(102) 및 화소 전극(103)을 포함하는 어레이 기판은 컬러필터 기판과 대향한다.

상기 박막 트랜지스터(101)는 게이트 전극(104), 게이트 절연막(105), 반도체막(106) 및 데이터 전극(107)을 포함한다. 게이트 전극(104)에 전압이 인가되면, 박막 트랜지스터(101)가 턴 온(Turn on) 되고, 데이터 전극(107)의 전압이 화소 전극(103)에 인가된다. 화소 전극(103)에 화소 전압이 인가되면, 어레이 기판의 화소 전극(103)과 컬러필터 기판의 공통 전극 사이에 전계가 형성되고, 이러한 전계에 의해 어레이 기판과 컬러필터 기판 사이에 위치한 액정층의 액정 분자 배열이 변하게 되어, 액정 분자의 광학적 성질이 변하게 된다.

이렇게 변화된 액정을 통과하는 빛에 의해 영상이 표시된다.

커패시터(102)는 어레이 기판의 화소전극(103)과 컬러필터 기판의 공통전극 사이에 형성되는 액정 커패시터의 용량을 보조한다. 즉, 일단 데이터의 입력이 끝난 후 주변의 전압이 변할 때 커플링에 의해 화소전극(103)의 화소 전압이 변하는 것을 방지하는 액정 전하 유지능력 보조 기능을 수행하고, 이미지 품질 향상 기능을 수행한다. 따라서 커패시터의 충전 용량을 크면 클수록 상기 기능을 효과적으로 수행할 수 있다.

커패시터의 충전용량은 두께에 반비례하고 면적에 비례하는 특성을 가지고 있다. 충전용량을 늘리기 위해서는 면적을 크게 해야 하지만, 면적을 크게 하면 개구율(aperture ratio)이 줄어들게 되는 문제점이 있다. 또한, 충전용량을 늘리기 위해서 두께를 얇게 할 수 있지만 커패시터의 유전막은 박막 트랜지스터(101)의 게이트 절연막과 같은 재질이기에 때문에 박막 트랜지스터(101)의 특성을 같이 고려해야 한다.

진술한 바와 같은 구성에서 박막 트랜지스터(101)의 특성을 살펴 보면, 상기 박막 트랜지스터(101)는 상기 게이트 전극(104)과 데이터 전극(107) 사이에 존재하는 게이트 절연막(105)에 기생(parasitic) 커패시터가 존재하며, 이러한 기생 커패시터는 직류(DC) 성분의 전압임으로, 상기 액정에 기생 커패시터의 직류(DC) 성분의 전압이 인가되면 액정을 열화시키는 문제가 발생한다.

또한, 상기 게이트 절연막(105)을 증착하는 공정 중 게이트 절연막(105)의 표면에 결함이 발생하여 상기 게이트 전극(104)과 데이터 전극(107)간의 단락 불량이 발생한다.

이러한 문제를 해결하기 위해 일반적으로 상기 게이트 전극(104) 상부에 형성되는 동시에, 상기 커패시터(102)의 유전막으로 사용되는 게이트 절연막의 두께를 두텁게 한 어레이 기판을 제작하였다. 즉, 충전용량을 늘리기 위해서 커패시터(102)의 면적을 넓히는 방법이 사용되어 왔다. 그러나, 개구율이 낮아지는 문제점이 발생하게 되었다.

발명이 이루고자 하는 기술적 과제

따라서 본 발명의 제 1 목적은 개구율이 향상된 어레이 기판을 제공함에 있다.

또한 본 발명의 제 2 목적은 개구율이 향상된 어레이 기판을 제조하는 방법을 제공함에 있다.

발명의 구성

본 발명에 따른 어레이 기판은 기판, 박막 트랜지스터, 커패시터, 화소전극을 포함한다. 상기 박막 트랜지스터는 기판 위에 구성된 게이트 전극과 상기 게이트 전극 상부에 형성된 제1 게이트 절연막, 제2 게이트 절연막, 제2 게이트 절연막 상부에 형성된 반도체막, 상기 반도체막 상부에 형성된 데이터 전극을 포함하고, 상기 커패시터는 게이트 전극과 동일 층에 형성된 제1 커패시터 전극, 제1 커패시터 전극 상부에 형성된 제1 게이트 절연막, 제1 게이트 절연막 상부에 형성되고, 데이터 전극과 같은 물질로 형성된 제2 커패시터 전극을 포함한다. 화소전극은 데이터 전극과 전기적으로 접촉하는 투명 도전성 금속으로 형성된다.

또한 본 발명에 의한 어레이 기판 제조방법은 기판과 기판 상에 금속을 증착하고 패터닝하여 게이트 전극과 제1 커패시터 전극, 게이트 배선을 형성하는 단계와 상기 게이트 전극과 제1 커패시터 전극, 게이트 배선이 형성된 기판의 전면에 제1 게이트 절연막과 제2 게이트 절연막, 반도체막을 형성하고, 박막트랜지스터 영역을 제외한 영역의 반도체막, 제2 게이트 절연막을 제거하는 단계, 상기 반도체막이 형성된 기판 전면에 금속을 증착하고 패터닝하여 데이터 전극과 제2 커패시터 전극, 데이터 배선을 형성하는 단계, 상기 데이터 전극과 제2 커패시터 전극, 데이터 배선이 형성된 상기 기판 전면에 절연물질로 이루어진 절연막을 형성하고 패터닝하여 제2 콘택홀을 형성하는 단계 및 상기 패터닝된 절연막 상부에 투명 도전성 금속을 증착하고 패터닝하여 전기적으로 데이터 전극과 접촉하는 화소전극을 형성하는 단계를 포함한다.

상기 어레이 기판의 제조방법에 있어서, 상기 반도체막이 형성된 기판 전면에 금속을 증착하고 패터닝하는 단계 이전에 제1 게이트 절연막에 제1 콘택홀을 형성하고, 상기 금속을 패터닝하여 데이터 전극과 제2 커패시터 전극, 데이터 패드 버퍼막, 데이터 배선을 형성하는 단계를 더 포함할 수 있다.

본 발명은 게이트 절연막 구조를 상부막과 하부막의 2중 구조로 구성하여 박막 트랜지스터의 게이트 절연막은 상부막과 하부막의 2중 구조로 두껍게 형성하여 직류(DC) 전압에 의한 액정 열화 방지 및 단락 불량 현상을 방지하고, 커패시터의 유전막은 2중 구조중 상부막은 제거하고 하부막으로 유전막을 사용하여 커패시터의 면적을 늘리지 않고 커패시터의 충전용량을 늘리는 것이다.

또한, 하부막을 상부막보다 낮은 유전율을 가진 절연막으로 형성함으로써 커패시터의 면적을 늘리지 않고도 커패시터 충전용량을 확보할 수 있으므로 개구율을 향상시킬 수 있다.

이하, 본 발명을 도면을 중심으로 상세히 설명한다.

도 2는 액정표시장치의 구동 원리를 설명하기 위한 개략도이다.

도 2를 참조하면, 어레이 기판 위에는 복수의 데이터 배선(204)이 제 1 방향으로 일정 거리만큼 이격되어 형성되고, 복수의 게이트 배선(203)이 상기 제 1방향과 수직한 제 2 방향으로 일정 거리만큼 이격되어 형성된다. 데이터 배선(204)과 게이트 배선(203)은 어레이 기판으로부터 절연막을 사이로 서로 다른 높이에 형성되어 있다.

각 데이터 배선(204)과 각 게이트 배선(203)으로 둘러싸인 영역에 의해 하나의 화소가 정의된다. 하나의 화소는 박막 트랜지스터(101), 커패시터(202) 및 액정 커패시터(화소전극과 공통전극간에 형성되는 커패시터, 201)를 포함한다. 박막 트랜지스터(101)는 게이트 전극, 드레인 전극, 소오스 전극 및 반도체층 패터를 포함한다.

박막 트랜지스터(101)의 게이트 전극은 게이트 배선(203)에 전기적으로 연결되어 있다. 박막 트랜지스터(101)의 소오스 전극은 데이터 배선(204)에 전기적으로 연결되어 있다. 또한, 박막 트랜지스터(101)의 드레인 전극은 커패시터(202) 및 액정 커패시터 전극(201)과 전기적으로 연결되어 있다.

게이트 전극에 게이트 전압이 인가되면, 박막 트랜지스터(101)가 턴온(turn on)된다. 박막 트랜지스터(101)가 턴온 되면, 데이터 배선(204)의 화소 전압이 박막 트랜지스터(101)를 통해서 커패시터(202) 및 액정 커패시터(201)에 인가된다. 액정 커패시터(201)에 화소 전압이 인가되면, 액정 커패시터를 구성하는 공통전극과 화소 전극 사이에 개재된 액정의 배열이 변화하여 광학적 특성이 변화한다. 이러한 광학적 특성의 변화에 의해서 영상이 표현된다.

커패시터(202)는 데이터 입력이 끝난 후, 주변의 전압이 변할 때 액정 커패시터(201)의 화소 전극에 인가된 화소전압이 변하는 것을 방지해 준다.

액정 커패시터(201)의 화소 전극은 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.

도 3은 본 발명의 일 실시예에 따른 어레이 기판의 레이아웃이다.

도 3을 참조하면, 본 발명의 일 실시예에 따른 어레이 기판은 박막 트랜지스터(301), 커패시터(302), 화소 전극(305), 게이트 배선(303) 및 데이터 배선(304)을 포함한다.

본 실시예에서, 커패시터(302) 유전막의 두께를 게이트 절연막의 두께보다 얇게 형성함으로써 커패시터(302) 충전용량의 저하 없이 개구율을 향상시킬 수 있다.

도 4a 내지 도 4f는 본 발명에 의한 액정 표시 장치의 제조 방법에 따른 단면도들이다.

도 4도의 (a) 내지 (f)도를 참조하여 어레이 기판의 제조 방법에 따른 단면도를 살펴보면, 먼저 제 4 (a)도에서는 절연성 기판(405) 위에 도전 물질을 소정의 두께로 증착시킨 후 그 위에 감광막을 코팅한다. 이어서, 상기 감광막을 패터닝하여 사진 식각 마스크를 형성한다. 이후에, 상기 사진 식각 마스크를 적용하여 상기 도전 물질을 식각함으로써 게이트 전극(401), 제 1 커패시터 전극(402) 및 게이트 패드(403)을 형성한다. 상기 도전 물질은 단층구조 또는 다층구조 모두가 가능하며, 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 네오디뮴(Nd), 구리(Cu) 등의 금속을 포함하는 단일 배선 또는 합금 배선 등으로 사용한다.

제 4 (b)도에서는 상기 게이트 배선(401) 형성 후 결과물 전면에서 절연 물질을 도포하여 제 1 게이트 절연막(411) 및 제 2 게이트 절연물질막(도시되지 않음)을 형성한다. 본 실시예에서, 산화 실리콘(SiOx) 및 질화 실리콘(SiNx)을 차례로 증착한다. 이때, 산화 실리콘(SiOx) 또는 질화 실리콘(SiNx)만을 증착하여 제1 게이트 절연막(411) 및 제2 게이트 절연물질막(도시되지 않음)이 동일한 재질을 가질 수도 있다. 이어서, 상기 제 2 게이트 절연물질막(도시되지 않음) 위에 비정질 실리콘 또는 다결정 실리콘을 소정의 두께로 도포하여 반도체물질막(도시되지 않음)을 형성하고, 상기 반도체물질막(도시되지 않음) 상부에 오믹 콘택물질막(도시되지 않음)을 형성한 후 상기 반도체물질막(도시되지 않음) 및 오믹 콘택물질막(도시되지 않음) 위에 소정의 사진 식각 마스크를 형성하고, 이를 적용하여 상기 반도체물질막(도시되지 않음), 오믹 콘택물질막(도시되지 않음), 제 2 게이트 절연물질막(도시되지 않음)을 식각하여 상기 게이트 전극(401)에 대응하는 제1 게이트 절연막(411) 상에 반도체막(413), 오믹 콘택막(414) 및 제2 게이트 절연막(412)을 형성한다. 제1 및 제2 게이트 절연막들(411, 412)은 게이트 절연막 어셈블리를 형성하고, 게이트 배선(401)에 대응되는 게이트 절연막 어셈블리의 두께는 제1 커패시터 전극(402)에 대응되는 게이트 절연막 어셈블리의 두께와 서로 다르다. 본 실시예에서, 게이트 배선(401)에 대응되는 게이트 절연막 어셈블리의 두께는 제1 커패시터 전극(402)에 대응되는 게이트 절연막 어셈블리의 두께보다 두껍다. 상기 제 1 게이트 절연막(411)은 실리콘 산화막(SiO₂)이며 두께는 1000 Å ~ 2000 Å 정도로 한다. 상기 제 2 게이트 절연막(412)은 실리콘 질화막(SiNx)이며 두께는 2000 Å ~ 3000 Å 정도로 한다. 상기 반도체막(413)은 비정질 실리콘막 또는 다결정 실리콘막으로 사용하며, 두께는 1000 Å ~ 3000 Å 정도로 한다. 산화 실리콘(SiOx)은 질화 실리콘(SiNx)에 비해서 식각물질에 대한 저항이 크다. 즉, 상기 제 1 게이트 절연막(411)과 제 2 게이트 절연막(412)과의 식각 선택비는 10:1 이상 높게 형성하여 상기 제 2 게이트 절연막(412) 식각시 상기 제 1 게이트 절연막(411)은 식각이 되지 않도록 한다.

따라서, 제2 게이트 절연막(412)의 두께를 균일하게 유지할 수 있으며, 제1 및 제2 게이트 절연막(412)의 특성 분포도 균일하게 확보할 수 있다.

제 4 (c)도에서는 게이트 패드 형성부에 제 1 콘택홀(415)을 형성하기 위하여 소정의 사진 식각 마스크를 형성하고, 이를 적용하여 제1 게이트 절연막(411)을 식각 한다.

제 4 (d)도에서는 상기 반도체막(413)과 오믹 콘택막(414)이 형성된 기판 전면에서 도전 물질을 증착시키고 소정의 사진 식각 마스크를 적용하여 상기 증착된 도전 물질을 패터닝함으로써 데이터 전극(421), 제 2 커패시터 전극(422), 게이트 패드 버퍼막(423) 및 데이터 패드(424)를 형성한다.

제 4 (e)도 및 제 4 (f)도에서는 데이터 배선 형성 후 결과물 전면에서 절연 물질을 소정의 두께로 증착시켜 제 1 절연막(431), 제 2 절연막(432)을 형성하고, 상기 제 2 절연막(432) 상부에 도전성 투명 금속을 증착시키고 상기 도전성 투명 금속을 소정의 사진 식각 마스크를 적용하여 패터닝 함으로써 화소 전극(441)을 형성 한다. 상기 화소 전극(441)은 상기 절

연막의 제 2 콘택홀(433)을 통하여 배선과 접촉하게 된다. 상기 화소 전극(441)은 인듐 틴 옥사이드(Indium Tin Oxide:ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide)를 포함한다. 인듐 틴 옥사이드 및 인듐 징크 옥사이드는 투명한 물질로서 양호한 도전성을 갖는다.

이러한 각 화소의 조합으로 영상을 표시 하게 된다.

발명의 효과

본 발명은 박막 트랜지스터 형성부의 게이트 절연막과 커패시터 형성부의 유전막 두께를 다르게 하는 것이다. 즉, 어레이 기관에서 박막 트랜지스터의 게이트 절연막은 제 1 게이트 절연막 및 제 2 게이트 절연막의 2중 구조를 사용함으로써 액정의 열화 방지 및 단락을 방지하여 박막 트랜지스터의 특성이 향상된다. 또한, 커패시터의 유전막은 제 1 게이트 절연막을 사용함으로써 커패시터 충전 용량의 저하 없이 개구율을 향상 시켜 영상의 표시 품질을 향상시킬 수 있다.

또한, 커패시터의 유전막은 유전율이 낮은 실리콘 산화막(SiO₂)를 사용함으로써 커패시터의 충전용량을 높힐 수 있고 박막 트랜지스터의 게이트 절연막은 산화막과 질화막의 2중 구조로 사용함으로써 박막 트랜지스터의 특성이 향상된다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도면의 간단한 설명

도 1은 일반적인 액정 표시 장치의 개략적인 단면도이다.

도 2는 액정 표시 장치의 구동 원리를 설명하기 위한 개략도이다.

도 3은 본 발명의 실시예에 따른 어레이 기관의 레이아웃이다.

도 4a 내지 도 4f는 본 발명에 의한 액정 표시 장치의 제조 방법에 따른 단면도들이다.

<도면의 주요부분에 대한 간단한 설명>

101,301: 박막 트랜지스터 102,302: 커패시터

103,305: 화소 전극 104,401: 게이트 전극

105: 게이트 절연막 203,303: 게이트 배선

204,304: 데이터 배선 402: 제 1 커패시터 전극

403: 게이트 패드 411: 제 1 게이트 절연막

412: 제 2 게이트 절연막 413: 반도체막

414: 오믹 접촉막 415: 제 1 콘택홀

421: 데이터 전극 422: 제 2 커패시터 전극


423: 게이트 패드 버퍼막 424: 데이터 패드

431: 제 1 절연막 432: 제 2 절연막


433: 제 2 콘택홀

도면


도면1




도면2




도면3




도면4a




도면4b




도면4c



도면4d



도면4e



도면4f

