(19) **日本国特許庁(JP)**

(12) 特許公報(B2)

(11)特許番号

特許第5741567号 (P5741567)

(45) 発行日 平成27年7月1日(2015.7.1)

(24) 登録日 平成27年5月15日 (2015.5.15)

(51) Int.Cl.			FΙ							
HO1L	29/78	(2006.01)	HO1L	29/78	652H					
HO1L	29/06	(2006.01)	HO1L	29/78	652P					
HO1L	29/41	(2006.01)	HO1L	29/06	301F					
			HO1L	29/06	301G					
			HO1L	29/06	301V					
					請求項の数 28	(全 39 頁)	最終頁に続く			
(21) 出願番号		特願2012-501498	(P2012-501498)	(73)特許権者	皆 000005234					
(86) (22) 出願	B	平成22年7月29日	(2010.7.29)		富士電機株式	会社				
(65) 公表番号		特表2012-533167	(P2012-533167A)		神奈川県川崎	市川崎区田辺新	f田1番1号			
(43) 公表日		平成24年12月20日	(2012.12.20)	(74)代理人	100104190					
(86) 国際出願	番号	PCT/JP2010/00482	25		弁理士 酒井	昭徳				
(87) 国際公開	番号	W02011/013379		(72)発明者	大西 泰彦					
(87) 国際公開日		平成23年2月3日(2011.2.3)		神奈川県川崎市川崎区田辺新田1番1号					
審査請求	B	平成24年1月11日	(2012.1.11)		富士電機株式	会社内				
(31) 優先権主義	張番号	特願2009-180131	(P2009-180131)	(72)発明者	杉祥夫					
(32) 優先日		平成21年7月31日	(2009.7.31)		神奈川県川崎	市川崎区田辺新	f田1番1号			
(33) 優先権主要	張国	日本国(JP)	````		富士電機株式	会社内				
				審査官	安田 雅彦					
						最	¥終頁に続く			

(54) 【発明の名称】半導体装置

(57)【特許請求の範囲】

【請求項1】

第1主面側に設けられた素子活性部と、

第2主面側に設けられた低抵抗層と、

前記素子活性部と前記低抵抗層との間に設けられた、第1の第1導電型領域および第1 の第2導電型領域が交互に配置された第1の並列pn層と、

前記素子活性部を囲む素子周縁部に設けられた、前記第1の第1導電型領域および前記

第 1 の第 2 導電型領域の繰り返しピッチよりも狭いピッチで第 2 の第 1 導電型領域および 第 2 の第 2 導電型領域が交互に配置された第 2 の並列 p n 層と、

前記第2の並列pn層と前記第1主面との間に設けられ、前記素子活性部の前記素子周 10 縁部に隣接する部分まで伸びている第3の第1導電型領域と、

前記第3の第1導電型領域の前記第1主面側に互いに離れて設けられた複数の第3の第 2導電型領域と、

前記素子周縁部の前記素子活性部側に対して反対側において、前記第1主面と前記低抵 抗層との間に設けられ、前記低抵抗層に接する第1導電型の終端領域と、

前記複数の第3の第2導電型領域のうちの最も外側に位置する第3の第2導電型領域に 電気的に接続する第1の導電層と、

前記終端領域に電気的に接続する第2の導電層と、

を備え、

前記第1の並列pn層と前記第2の並列pn層との境界が前記第3の第1導電型領域の ²⁰

20

下にあることを特徴とする半導体装置。

【請求項2】

前記第3の第1導電型領域の不純物濃度が前記第1の第1導電型領域の不純物濃度より も低いことを特徴とする請求項1に記載の半導体装置。

【請求項3】

<u>前記第3の第2導電型領域の不純物濃度が前記第3の第1導電型領域の不純物濃度より</u> も高いことを特徴とする請求項1または2に記載の半導体装置。

【請求項4】

前記複数の第3の第2導電型領域のうちの一部または全部がそれぞれ前記第1の導電層 を含む別々の導電層に電気的に接続することを特徴とする請求項1~3のいずれか一つに ¹⁰ 記載の半導体装置。

【請求項5】

前記複数の第3の第2導電型領域にそれぞれ電気的に接続する前記別々の導電層は、それぞれ、該導電層が電気的に接続する第3の第2導電型領域から、前記第3の第1導電型 領域を覆う絶縁層上に延在し、該絶縁層を介して前記第3の第1導電型領域の一部を覆う ことを特徴とする請求項4に記載の半導体装置。

【請求項6】

<u>隣り合う前記第3の第2導電型領域の間隔が前記素子周縁部の終端へ向かうに連れて広</u> くなることを特徴とする請求項1~5のいずれか一つに記載の半導体装置。

【請求項7】

前記第1の第1導電型領域および前記第1の第2導電型領域の平面形状がストライプ状であるか、前記第1の第1導電型領域および前記第1の第2導電型領域のいずれか一方の 平面形状が正方形状または多角形状であり、前記第2の第1導電型領域および前記第2の 第2導電型領域の平面形状がストライプ状であるか、前記第2の第1導電型領域および前 記第2の第2導電型領域のいずれか一方の平面形状が正方形状または多角形状であること を特徴とする請求項1~6のいずれか一つに記載の半導体装置。

【請求項8】

<u>前記終端領域の前記第1主面側の表面層に選択的に設けられた第2導電型の最外周領域</u> をさらに備え、

<u>前記第2の</u>導電層は、前記最外周領域に接続されていることを特徴とする請求項1~7 30 のいずれか一つに記載の半導体装置。

【請求項9】

第1主面側に設けられた素子活性部と、

第2主面側に設けられた低抵抗層と、

前記素子活性部を囲む素子周縁部と、

前記第1主面と前記低抵抗層との間に設けられた、第4の第1導電型領域および第4の 第2導電型領域が交互に配置された並列pn層と、

<u>前記素子周縁部の前記素子活性部側に対して反対側において、前記第1主面と前記低抵</u> 抗層との間に設けられ、前記低抵抗層に接する第1導電型の終端領域と、

<u>前記素子周縁部の前記並列pn層と前記第1主面との間に設けられた、前記終端領域よ</u> 40 りも不純物濃度の低い第3の第1導電型領域と、

<u>前記素子周縁部の前記並列pn層と前記第1主面との間に設けられた、前記第3の第1</u>

<u>導電型領域の前記素子活性部側に隣接し、前記素子活性部の前記素子周縁部に隣接する部</u> 分まで伸びている第5の第2導電型領域と、

絶縁層を介して前記第5の第2導電型領域の一部を覆う第1の導電層と、

前記終端領域に電気的に接続するとともに絶縁層を介して前記第3の第1導電型領域の 一部を覆う第2の導電層と、

を備えることを特徴とする半導体装置。

【請求項10】

前記第3の第1導電型領域と前記第5の第2導電型領域との接合部が前記第1の導電層 50

【請求項11】

<u>前記第3の第1導電型領域の不純物濃度が前記第4の第1導電型領域の不純物濃度より</u> も低いことを特徴とする請求項9または10に記載の半導体装置。

【請求項12】

<u>前記第5の第2導電型領域の不純物濃度が前記第4の第2導電型領域の不純物濃度より</u> も低いことを特徴とする請求項9~11のいずれか一つに記載の半導体装置。

【請求項13】

<u>前記第5の第2導電型領域に不純物濃度が異なる複数の領域があることを特徴とする請</u> 求項9~12のいずれか一つに記載の半導体装置。

【請求項14】

前記第5の第2導電型領域の、不純物濃度が異なる複数の領域の不純物濃度が前記素子 活性部から前記素子周縁部の終端へ向かうに連れて低くなることを特徴とする請求項13 に記載の半導体装置。

【請求項15】

前記第4の第1導電型領域および前記第4の第2導電型領域の平面形状がストライプ状であるか、前記第4の第1導電型領域および前記第4の第2導電型領域のいずれか一方の 平面形状が正方形状または多角形状であることを特徴とする請求項9~14のいずれか一

つに記載の半導体装置。

【請求項16】

第1主面側に設けられた素子活性部と、

第2主面側に設けられた低抵抗層と、

前記第1主面と前記低抵抗層との間に設けられた、一定の繰り返しピッチで第1導電型 領域および第2導電型領域が交互に配置された並列pn層と、

前記素子活性部を囲む素子周縁部における前記並列pn層を覆う絶縁層と、

前記素子周縁部の前記素子活性部側に対して反対側において、前記第1主面と前記低抵 抗層との間に設けられ、前記低抵抗層に接する第1導電型の終端領域と、

<u>前記絶縁層を介して前記素子周縁部における前記並列pn層の前記素子活性部側の一部</u> を覆う第1の導電層と、

前記終端領域に電気的に接続するとともに前記絶縁層を介して前記素子周縁部における 30 前記並列pn層の前記終端領域側の一部を覆う第2の導電層と、

を備え、

<u>前記素子周縁部における前記並列pn層の前記第1主面側の前記素子活性部寄りの領域</u> が実質的に第2導電型となり、

<u>前記素子周縁部における前記並列pn層の前記第1主面側の前記終端領域寄りの領域が</u> 実質的に第1導電型となり、

<u>前記実質的に第2導電型となる領域は、前記第1の導電層よりも前記終端領域に近い位</u> 置から前記第1の導電層の下まで伸びており、

<u>前記実質的に第1導電型となる領域は、前記第2の導電層よりも前記素子活性部に近い</u> 位置から前記第2の導電層の下まで伸びており、

40

50

10

20

前記第1導電型領域および前記第2導電型領域の繰り返しピッチを一定に保ったまま、 前記実質的に第2導電型となる領域は、前記第2導電型領域の幅を広くする分、前記第 1導電型領域の幅を狭くすることによって、前記第1導電型領域よりも前記第2導電型領 域の不純物量が多くなっており、

前記実質的に第1導電型となる領域は、前記第1導電型領域の幅を広くする分、前記第 2導電型領域の幅を狭くすることによって、前記第2導電型領域よりも前記第1導電型領 域の不純物量が多くなっていることを特徴とする半導体装置。

【請求項17】

前記実質的に第2導電型となる領域では、前記第2導電型領域の前記第1導電型領域に 対する比率が一定であることを特徴とする請求項16に記載の半導体装置。

(3)

【請求項18】

前記実質的に第1導電型となる領域では、前記第2導電型領域の前記第1導電型領域に 対する比率が一定であることを特徴とする請求項16に記載の半導体装置。

【請求項19】

前記実質的に第2導電型となる領域では、前記第2導電型領域の前記第1導電型領域に 対する比率が前記終端領域に近づくに連れて小さくなって1に近づくことを特徴とする請 求項16に記載の半導体装置。

【請求項20】

前記実質的に第1導電型となる領域では、前記第2導電型領域の前記第1導電型領域に 対する比率が前記素子活性部に近づくに連れて大きくなって1に近づくことを特徴とする ¹⁰ 請求項16に記載の半導体装置。

【請求項21】

<u>前記実質的に第2導電型となる領域と前記実質的に第1導電型となる領域との間に実質</u> 的にチャージバランスとなる領域が存在し、

前記第1導電型領域および前記第2導電型領域の繰り返しピッチを一定に保ったまま、 前記実質的にチャージバランスとなる領域は、前記第1導電型領域の幅と前記第2導電 型領域の幅とを同じにすることによって、前記第1導電型領域の不純物量と前記第2導電 型領域の不純物量とがほぼ同じになっていることを特徴とする請求項16に記載の半導体

装置。

【請求項22】

前記実質的にチャージバランスとなる領域の幅が前記第1の導電層と前記第2の導電層との間の距離の1/3以下であることを特徴とする請求項21に記載の半導体装置。

【請求項23】

<u>前記第1の導電層または前記第2の導電層が1段の階段状になっていることを特徴とす</u>る請求項16~22のいずれか一つに記載の半導体装置。

【請求項24】

<u>前記第1の導電層または前記第2の導電層が2段の階段状になっていることを特徴とす</u>る請求項16~22のいずれか一つに記載の半導体装置。

【請求項25】

<u>前記第1の導電層または前記第2の導電層が3段以上の階段状になっていることを特徴</u> 30 とする請求項16~22のいずれか一つに記載の半導体装置。

【請求項26】

<u>前記第1導電型領域および前記第2導電型領域の平面形状がストライプ状であることを</u> 特徴とする請求項16~25のいずれか一つに記載の半導体装置。

【請求項27】

前記実質的に第2導電型となる領域と前記実質的に第1導電型となる領域との間に実質 的にチャージバランスとなる領域が存在し、

前記第1導電型領域および前記第2導電型領域の繰り返しピッチを一定に保ったまま、 前記実質的にチャージバランスとなる領域は、当該実質的にチャージバランスとなる領 域に対する前記第1導電型領域の占有面積と前記第2導電型領域の占有面積とを同じにす ることによって、前記第1導電型領域の不純物量と前記第2導電型領域の不純物量とがほ ぼ同じになっていることを特徴とする請求項16に記載の半導体装置。

40

20

【請求項28】

前記第1導電型領域および前記第2導電型領域のいずれか一方の平面形状が正方形状または多角形状であることを特徴とする請求項16~20,27のいずれか一つに記載の半 導体装置。

【発明の詳細な説明】

【技術分野】

[0001]

この発明は、MOSFET(絶縁ゲート型電界効果トランジスタ)、IGBT(絶縁ゲ 50

(4)

ート型バイポーラトランジスタ)、バイポーラトランジスタ等の能動素子やダイオード等 の受動素子に適用可能で高耐圧化と大電流容量化が両立する半導体装置に関する。 【背景技術】

(5)

【 0 0 0 2 】

ー般に、半導体装置は、電極が半導体基板の片面に形成された横型の素子と、半導体基 板の両面に電極を有する縦型の素子に分類される。縦型半導体装置は、オン状態のときに ドリフト電流が流れる方向と、オフ状態のときに逆バイアス電圧による空乏層が伸びる方 向とが同じである。通常のプレーナ型のnチャネル縦型MOSFETでは、高抵抗のn⁻ ドリフト層の部分は、オン状態のときに、縦方向にドリフト電流を流す領域として働く。 従って、このn⁻ドリフト層の電流経路を短くすれば、ドリフト抵抗が低くなるので、M OSFETの実質的なオン抵抗を下げることができるという効果が得られる。 【0003】

その一方で、高抵抗のn⁻ドリフト層の部分は、オフ状態のときには空乏化して耐圧を 高める。従って、n⁻ドリフト層が薄くなると、pベース領域とn⁻ドリフト層との間のp n接合から進行するドレイン - ベース間空乏層の広がる幅が狭くなり、シリコンの臨界電 界強度に速く達するため、耐圧が低下してしまう。逆に、耐圧の高い半導体装置では、n ⁻ドリフト層が厚いため、オン抵抗が大きくなり、損失が増えてしまう。このように、オ ン抵抗と耐圧との間には、トレードオフ関係がある。

[0004]

このトレードオフ関係は、IGBTやバイポーラトランジスタやダイオード等の半導体 ²⁰ 装置においても同様に成立することが知られている。また、このトレードオフ関係は、オ ン状態のときにドリフト電流が流れる方向と、オフ状態のときの逆バイアスによる空乏層 の伸びる方向とが異なる横型半導体装置にも共通である。

【 0 0 0 5 】

上述したトレードオフ関係による問題の解決法として、ドリフト層を、不純物濃度を高 めた n 型領域とp 型領域とを交互に繰り返し接合した構成の並列 p n 構造とした超接合半 導体装置が公知である(例えば、特許文献1、特許文献2、特許文献3参照。)。このよ うな構造の半導体装置では、並列 p n 構造の不純物濃度が高くても、オフ状態のときに、 空乏層が、並列 p n 構造の縦方向に伸びる各 p n 接合から横方向に広がり、ドリフト層全 体を空乏化するため、高耐圧化を図ることができる。

【0006】

一方、半導体装置の高耐圧化を実現するためには、素子周縁部構造が必要である。素子 終端構造がないと、ドリフト層の終端で耐圧が低下してしまうため、高耐圧を実現するこ とが困難となる。この問題を解決するための構造として、素子活性部の並列pn構造の外 周において、その表面側の領域に、素子活性部の並列pn構造よりもピッチの小さい並列 pn構造を配置することが提案されている(例えば、特許文献4参照。)。この提案によ れば、素子活性部付近の表面電界が緩和され、高耐圧が保持される。

[0007]

また、第1導電型(n型)の第1の半導体層と、第1の半導体層の主面上に設けられた 第1導電型(n型)の第1の半導体ピラー領域と、第1の半導体層の前記主面に対して略 平行な方向に第1の半導体ピラー領域と共に周期的配列構造を形成するように、第1の半 導体ピラー領域に隣接して第1の半導体層の主面上に設けられた第2導電型(p型)の第 2の半導体ピラー領域と、第1の半導体ピラー領域および第2の半導体ピラー領域の周期 的配列構造が形成された素子部の外側の終端部における第1の半導体層の上に設けられ、 第1の半導体ピラー領域よりも不純物濃度が低い第1導電型(n型)の第2の半導体層と 、第2の半導体層中に選択的に埋め込まれた第2導電型(p型)半導体の埋め込みガード リング層と、を備えた半導体装置が提案されている(例えば、特許文献5参照。)。 【0008】

また、終端領域の半導体中間層の表面上に形成されているリサーフ層と、リサーフ層の セル領域側の表面に形成されている終端コンタクト半導体領域と、終端コンタクト半導体

10

30

領域より反セル領域側のリサーフ層の表面上にセル領域側で厚みが薄く反セル領域側で厚 みが厚くなるように調整されているフィールド酸化膜と、終端コンタクト半導体領域の表 面上から薄層フィールド酸化膜を越えて厚層フィールド酸化膜の表面上にまで伸びている フィールドプレートを備えた半導体装置が提案されている(例えば、特許文献6参照。)

【 0 0 0 9 】

また、耐圧構造部に、基板の厚み方向に配向する縦型第1導電型(n型)領域と基板の 厚み方向に配向する縦型第2導電型(p型)領域とを交互に繰り返して接合して成る並列 pn構造を有し、耐圧構造部の第1主面上の絶縁膜の上に形成されて成るフィールドプレ ートを有する半導体装置において、並列pn構造のうちでフィールドプレートの先端より も外側に位置する縦型第2導電型(p型)領域の第1主面側の不純物濃度が、隣接する第 2の縦型第1導電型(n型)領域の第1主面側の不純物濃度に比して高くなるようにした 半導体装置が提案されている(例えば、特許文献7参照。)。

【 0 0 1 0 】

また、半導体基板の切断面に沿って形成される第1導電型(n型)ピラー領域と、活性 部領域を囲み、かつ該活性部領域から第1導電型(n型)ピラー領域までの間にかけて形 成される第2導電型(p型)半導体領域を有する終端構造部と、を備え、第2導電型(p 型)半導体領域に第1導電型(n型)半導体領域が設けられ、該第2導電型(p型)半導 体領域の平均不純物濃度から第1導電型(n型)半導体領域の平均不純物濃度を差し引い た平均不純物濃度が2.5×10¹⁴ cm⁻³以下になるようにした半導体装置が提案されて いる(例えば、特許文献8参照。)。

【0011】

また、超接合構造を有するパワーMOSFETにおいて、 pリサーフ層の不純物濃度を 深さ方向に小さくしていく分布 (傾斜プロファイル)を持たせることにより、 pリサーフ 層の不純物量と n⁻ドリフト層の不純物量とのアンバランス量に対する耐圧低下を従来よ りも小さくした半導体装置が提案されている (例えば、特許文献9参照。)。

【先行技術文献】

【特許文献】

[0012]

【特許文献1】米国特許第5216275号明細書 【特許文献2】米国特許第5438215号明細書 【特許文献3】特開平9-2663115号明細書 【特許文献4】特開2003-224273号公報 【特許文献5】特開2008-4643号公報 【特許文献6】特開2007-55166号公報 【特許文献7】特開2007-55166号公報 【特許文献8】特開2007-335658号公報 【特許文献8】特開2007-335658号公報 【特許文献9】特開2007-335658号公報 【特許文献9】特開2004-119611号公報 【発明の概要】 【発明が解決しようとする課題】

[0013]

しかしながら、従来の半導体装置では、耐圧の耐電荷性が考慮されていない。耐電荷性 の低い半導体装置では、初期の耐圧を確保することができても、時間の経過に伴って耐圧 が低下してしまうため、耐圧の信頼性を保証することが困難であるという問題点がある。 例えば、前記特許文献5に開示された半導体装置では、終端部のn⁻層の下側に並列pn 層が設けられていないため、高耐圧化を図るのは困難であるという問題点がある。前記特 許文献6に開示された半導体装置では、終端部の表面にn⁻層が設けられていないため、 終端部の表面に負電荷が存在すると耐圧を確保することが困難であるという問題点がある 。前記特許文献7に開示された半導体装置では、終端部の表面に負電荷が存在するとスト ッパー電極側で電界集中が起こり、耐圧が劣化するという問題点がある。前記特許文献8 10

20



に開示された半導体装置では、終端部の正味の導電型が第 2 導電型(p型)となるため、 チャージバランスがさらに第 2 導電型(p型)に偏ると終端部のバルクにおいて活性部よ りも先にブレークダウンが起こってしまうという問題点がある。

【0014】

図54は、従来の半導体装置における耐圧の表面電荷依存性のシミュレーション結果を 示す特性図である。このシミュレーション結果は、前記特許文献4に開示された半導体装 置(当該文献の図17~図19)についてのものである。図54に示すように、フィール ドプレート電極とチャネルストッパー電極との間の酸化膜上に正電荷(正イオン)がある と、耐圧が低下する。これは、次のような理由による。特許文献4に開示された半導体装 置では、フィールドプレート電極とチャネルストッパー電極との間の表面側に、ピッチが 狭く、かつ不純物濃度が低い並列pn層が配置されている。この並列pn層では空乏層が 伸びやすく、フィールドプレート端での電界が緩和されるので、高耐圧化が可能となる。 しかしながら、正電荷(正イオン)がフィールドプレート電極とチャネルストッパー電極 との間に存在すると、空乏層が広がりにくくなり、フィールドプレート端での電界が高く なるため、耐圧が低下してしまう。

【0015】

図55~図57は、従来の半導体装置における耐圧のポテンシャル分布を示す図である。図55は、フィールドプレート電極とチャネルストッパー電極との間の表面電荷量が-1.0×10¹² cm⁻²であるときのものである。図56は、該表面電荷量が0.0 cm⁻² であるときのものである。図57は、該表面電荷量が+1.0×10¹² cm⁻²であるとき のものである。これらの図より、表面電荷が負電荷(負イオン)であるときには、空乏層 がフィールドプレート電極とチャネルストッパー電極との間で十分に伸びるが、表面電荷 が正電荷(正イオン)であるときには、空乏層がフィールドプレート端で集中することが わかる。なお、図55~図57において、等電位線の間隔は50Vである(図10~図1 2、図20~図22、図31~図33においても同じ)。

【0016】

この発明は、上述した従来技術による問題点を解消するため、耐電荷性を向上させることができる半導体装置を提供することを目的とする。

【課題を解決するための手段】

【0017】

上述した課題を解決し、目的を達成するため、第1の発明にかかる半導体装置は、以下 の特徴を有する。第1主面側に素子活性部が設けられている。第2主面側に低抵抗層が設 けられている。素子活性部と低抵抗層との間に、第1の第1導電型領域および第1の第2 導電型領域が交互に配置された第1の並列pn層が設けられている。素子活性部を囲む素 子周縁部に、第2の第1導電型領域および第2の第2導電型領域が交互に配置された第2 の並列pn層が設けられている。第2の第1導電型領域および第2の第2導電型領域の繰 り返しピッチは、第1の第1導電型領域および第1の第2導電型領域の繰り返しピッチよ りも狭い。第2の並列pn層と第1主面との間に第3の第1導電型領域が設けられている。 <u>第3の第1導電型領域は、素子活性部の素子周縁部に隣接する部分まで伸びている。</u>第 3の第1導電型領域の第1主面側に複数の第3の第2導電型領域が互いに離れて設けられ ている。<u>素子周縁部の素子活性部側に対して反対側において、第1主面と低抵抗層との間</u> に、低抵抗層に接する第1導電型の終端領域が設けられている。 複数の第3の第2導電型 領域のうちの最も外側に位置する第3の第2導電型領域に、第1の導電層が電気的に接続 する<u>。終</u>端領域に第2の導電層が電気的に接続する。第1の並列pn層と第2の並列pn 層との境界が第3の第1導電型領域の下にある。

【0018】

<u>第1</u>の発明によれば、第3の第2導電型領域が設けられているので、第1の導電層と第2の導電層との間に正電荷(正イオン)が存在するときに、素子活性部の外周付近における高電界が緩和される。従って、正電荷によって耐圧が変動するのを抑制することができる。また、第2の導電層が設けられているので、第1の導電層と第2の導電層との間に負

10

20



電荷(負イオン)が存在するときに、空乏層が素子周縁部の終端へリーチスルーするのが 回避される。従って、負電荷によって耐圧が低下するのを抑制することができる。また、 第2の並列pn層が設けられているので、素子周縁部において空乏層が伸びやすくなる。 従って、容易に高耐圧化することができる。<u>また、上述した発明によれば、耐圧が低下す</u> <u>るのを抑制することができる。並列pn層のピッチの変わり目では、チャージインバラン</u> <u>スによる耐圧の低下が起こりやすい。第3の第1導電型領域の下</u>にあれば、耐圧が低 下するのを抑制することができる。

【0019】

また、<u>第1</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第3の第1導電型領 10 域の不純物濃度が第1の第1導電型領域の不純物濃度よりも低くてもよい。

【0020】

<u>第1</u>の発明によれば、第3の第1導電型領域の不純物濃度が低いので、素子周縁部において空乏層がより一層伸びやすくなる。従って、より一層容易に高耐圧化することができる。

【0025】

また、<u>第1</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第3の第2導電型領域の不純物濃度が第3の第1導電型領域の不純物濃度よりも高くてもよい。

【0026】

<u>第1</u>の発明によれば、第3の第2導電型領域の不純物濃度が高いので、電圧が印加され 20 たときに、第3の第2導電型領域に中性領域が残り、第3の第2導電型領域の電位が固定 される。従って、第1の導電層と第2の導電層との間に電荷(イオン)が存在するときに 、表面電位が変動するのを抑制することができるので、耐圧の耐電荷性が向上する。

【 0 0 2 7 】

また、<u>第1</u>の発明にかかる半導体装置は、上述した発明において、複数の第3の第2導 電型領域のうちの一部または全部がそれぞれ<u>第1の導電層を含む</u>別々の導電層に電気的に 接続してもよい。

【0028】

<u>第1</u>の発明によれば、第3の第2導電型領域が導電層に電気的に接続しているので、素 子周縁部に来る電荷やイオンが導電層で収集される。従って、耐圧に対する電荷(イオン ³⁰)の影響を小さくすることができる。

【0029】

また、第1の発明にかかる半導体装置は、上述した発明において、複数の第3の第2導 電型領域にそれぞれ電気的に接続する別々の導電層は、それぞれ、該導電層が電気的に接 続する第3の第2導電型領域から、第3の第1導電型領域を覆う絶縁層上に延在し、該絶 縁層を介して第3の第1導電型領域の一部を覆っていてもよい。

【 0 0 3 0 】

第1の発明によれば、第3の第2導電型領域に外周方向へ伸びる導電層と内周方向へ伸びる導電層が接続されることになるので、第1の導電層と第2の導電層との間に正電荷が存在するときに、第3の第2導電型領域の曲率を有する角部分に電界が集中するのを緩和することができる。第1の導電層と第2の導電層との間に負電荷が存在するときに、空乏層の伸びを緩和することができる。従って、耐圧が安定する。

40

また、<u>第1</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、隣り合う第3の第2 導電型領域の間隔が素子周縁部の終端へ向かうに連れて広くなっていてもよい。

【0032】

<u>第1</u>の発明によれば、電荷(イオン)の影響を受けやすい素子活性部の外周付近の高電 界を緩和することができるので、耐圧の耐電荷性が向上する。

【0033】

また、第1の発明にかかる半導体装置は、上述した発明において、第1の第1導電型領 50

域および第1の第2導電型領域の平面形状がストライプ状であってもよい。第1の第1導 電型領域および第1の第2導電型領域のいずれか一方の平面形状が正方形状または多角形 状であってもよい。第2の第1導電型領域および第2の第2導電型領域の平面形状がスト ライプ状であってもよい。第2の第1導電型領域および第2の第2導電型領域のいずれか 一方の平面形状が正方形状または多角形状であってもよい。<u>第1の発明によれば、並列p</u> <u>n層の平面形状がストライプ状であっても、正方形状や多角形状であっても、耐圧の耐電</u> 荷性が向上する。

(9)

【0034】

また、第1の発明にかかる半導体装置は、上述した発明において、終端領域の第1主面 側の表面層に選択的に設けられた第2導電型の最外周領域をさらに備え、第2の導電層は 、最外周領域に接続されていてもよい。

【0035】

また、<u>第2</u>の発明にかかる半導体装置は、以下の特徴を有する。第1主面側に素子活性 部が設けられている。第2主面側に低抵抗層が設けられている。第1主面と低抵抗層との 間に、第4の第1導電型領域および第4の第2導電型領域が交互に配置された並列pn層 が設けられている。素子活性部を囲む素子周縁部の並列pn層と第1主面との間に第3の 第1導電型領域が設けられている。第3の第1導電型領域の第1主面側に、複数の第3の 第2導電型領域が互いに離れて設けられている。複数の第3の第2導電型領域のうちの最 も外側に位置する第3の第2導電型領域に、第1の導電層が電気的に接続する。素子周縁 部の終端領域に第2の導電層が電気的に接続する。

[0036]

第2の発明によれば、第3の第2導電型領域が設けられているので、第1の導電層と第2の導電層との間に正電荷(正イオン)が存在するときに、素子活性部の外周付近における高電界が緩和される。従って、正電荷によって耐圧が変動するのを抑制することができる。また、第2の導電層が設けられているので、第1の導電層と第2の導電層との間に負電荷(負イオン)が存在するときに、空乏層が素子周縁部の終端へリーチスルーするのが回避される。従って、負電荷によって耐圧が低下するのを抑制することができる。

また、<u>第2</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第3の第1導電型領域の不純物濃度が第4の第1導電型領域の不純物濃度よりも低くてもよい。

【 0 0 3 8 】

<u>第2</u>の発明によれば、第3の第1導電型領域の不純物濃度が低いので、素子周縁部において空乏層が伸びやすくなる。従って、容易に高耐圧化することができる。

【 0 0 3 9 】

また、<u>第2</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第3の第1導電型領 域の厚さが素子活性部の下における並列pn層の厚さの1/2以下であってもよい。 【0040】

第2の発明によれば、耐圧が低下するのを抑制することができる。第3の第1導電型領 域と素子活性部の下における並列pn層との接合部の厚さが厚いほど、その接合部でチャ ージインバランスが起きやすいため、耐圧が低下しやすくなる。第3の第1導電型領域の 厚さが素子活性部の下における並列pn層の厚さの1/2以下であれば、第3の第1導電 型領域と並列pn層との接合部の厚さが薄くなるので、耐圧が低下するのを抑制すること ができる。

【0041】

また、<u>第2</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第3の第2導電型領域の不純物濃度が第3の第1導電型領域の不純物濃度よりも高くてもよい。

【0042】

<u>第2</u>の発明によれば、第3の第2導電型領域の不純物濃度が高いので、電圧が印加されたときに、第3の第2導電型領域に中性領域が残り、第3の第2導電型領域の電位が固定される。従って、第1の導電層と第2の導電層との間に電荷(イオン)が存在するときに

20

、表面電位が変動するのを抑制することができるので、耐圧の耐電荷性が向上する。 【0043】

また、<u>第2</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、複数の第3の第2導 電型領域のうちの一部または全部がそれぞれ別々の導電層に電気的に接続してもよい。 【0044】

第2の発明によれば、第3の第2導電型領域が導電層に電気的に接続しているので、素 子周縁部に来る電荷やイオンが導電層で収集される。従って、耐圧に対する電荷(イオン)の影響を小さくすることができる。

[0045]

また、<u>第2</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、隣り合う第3の第2 10 導電型領域の間隔が素子周縁部の終端へ向かうに連れて広くなっていてもよい。

【0046】

<u>第2</u>の発明によれば、電荷(イオン)の影響を受けやすい素子活性部の外周付近の高電 界を緩和することができるので、耐圧の耐電荷性が向上する。

【0047】

また、第3の発明にかかる半導体装置は、以下の特徴を有する。第1主面側に素子活性 部が設けられている。第2主面側に低抵抗層が設けられている。<u>素子活性部を囲む素子周 縁部が設けられている。</u>第1主面と低抵抗層との間に、第4の第1導電型領域および第4 の第2導電型領域が交互に配置された並列pn層が設けられている。<u>素子周縁部の素子活</u>性部側に対して反対側において、第1主面と低抵抗層との間に、低抵抗層に接する第1導 電型の終端領域が設けられている。素子周縁部の並列pn層と第1主面との間に<u>、終</u>端領 域よりも不純物濃度の低い第3の第1導電型領域が設けられている。素子周縁部の並列p n層と第1主面との間に、第3の第1導電型領域の素子活性部側に隣接する第5の第2導 電型領域が設けられている。<u>第5の第2導電型領域は、素子活性部の素子周縁部に隣接す</u> <u>る部分まで伸びている。</u>第1の導電層および第2の導電層が設けられている。第1の導電 層は、絶縁層を介して第5の第2導電型領域の一部を覆う。第2の導電層は、終端領域に 電気的に接続するとともに、絶縁層を介して第3の第1導電型領域の一部を覆う。 【0048】

<u>第3</u>の発明によれば、第5の第2導電型領域が設けられているので、第1の導電層と第2の導電層との間に正電荷(正イオン)が存在するときに、第5の第2導電型領域が空乏 30 化して表面電界が緩和される。従って、耐圧が保持される。第3の第1導電型領域が設けられているので、第1の導電層と第2の導電層との間に負電荷(負イオン)が存在するときに、第3の第1導電型領域が空乏化する。従って、耐圧が保持される。つまり、第1の導電層と第2の導電層との間に正電荷(正イオン)があっても負電荷(負イオン)があっても、耐圧が低下するのを抑制することができる。

【0049】

また、<u>第3</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第3の第1導電型領域と第5の第2導電型領域との接合部が第1の導電層と第2の導電層との間にあってもよい。

【 0 0 5 0 】

40

20

また、<u>第3</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第3の第1導電型領 域の不純物濃度が第4の第1導電型領域の不純物濃度よりも低くてもよい。 【0051】

<u>第3</u>の発明によれば、第3の第1導電型領域の不純物濃度が低いので、第3の第1導電 型領域が空乏化しやすくなる。従って、容易に初期耐圧を確保することができる。

【0052】

また、<u>第3</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第5の第2導電型領 域の不純物濃度が第4の第2導電型領域の不純物濃度よりも低くてもよい。

【 0 0 5 3 】

第3の発明によれば、第5の第2導電型領域の不純物濃度が低いので、第5の第2導電 50

型領域が空乏化しやすくなる。従って、容易に初期耐圧を確保することができる。 【0054】

また、<u>第3</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第5の第2導電型領域に、不純物濃度が異なる複数の領域があってもよい。

(11)

【0055】

<u>第3</u>の発明によれば、第5の第2導電型領域に不純物濃度が異なる領域があるので、第 1の導電層と第2の導電層との間に正電荷(正イオン)が存在するときに、第5の第2導 電型領域内の電界分布を制御することができる。従って、正電荷によって耐圧が変動する のを抑制することができる。

【0056】

10

また、<u>第3</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第5の第2導電型領 域の、不純物濃度が異なる複数の領域の不純物濃度が素子活性部から素子周縁部の終端へ 向かうに連れて低くなっていてもよい。

【0057】

<u>第3</u>の発明によれば、第5の第2導電型領域に不純物濃度の勾配があるので、第1の導 電層と第2の導電層との間に正電荷(正イオン)が存在するときに、第5の第2導電型領 域内の電界分布を制御することができる。従って、正電荷によって耐圧が変動するのを抑 制することができる。

【0060】

また、<u>第3</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第4の第1導電型領 20 域および第4の第2導電型領域の平面形状がストライプ状であってもよい。第4の第1導 電型領域および第4の第2導電型領域のいずれか一方の平面形状が正方形状または多角形 状であってもよい。

【0061】

<u>第3</u>の発明によれば、並列pn層の平面形状がストライプ状であっても、正方形状や多 角形状であっても、耐圧の耐電荷性が向上する。

[0062]

また、第4の発明にかかる半導体装置は、以下の特徴を有する。第1主面側に素子活性 部が設けられている。第2主面側に低抵抗層が設けられている。第1主面と低抵抗層との 間に、一定の繰り返しピッチで第1導電型領域および第2導電型領域が交互に配置された 並列pn層が設けられている。素子活性部を囲む素子周縁部には、並列pn層を覆う絶縁 層が設けられている。素子周縁部の素子活性部側に対して反対側において、第1主面と低 抵抗層との間に、低抵抗層に接する第1導電型の終端領域が設けられている。第1の導電 層および第2の導電層が設けられている。第1の導電層は、絶縁層を介して素子周縁部に おける並列pn層の素子活性部側の一部を覆う。第2の導電層は、終端領域に電気的に接 続するとともに、絶縁層を介して素子周縁部における並列pn層の終端領域側の一部を覆 う。素子周縁部における並列pn層において、第1主面側の素子活性部寄りの領域は、実 質的に第2導電型となる。実質的に第2導電型となる領域は、第1の導電層よりも終端領 域に近い位置から第1の導電層の下まで伸びている。素子周縁部における並列 p n 層にお いて、第1主面側の終端領域寄りの領域は、実質的に第1導電型となる。実質的に第1導 電型となる領域は、第2の導電層よりも素子活性部に近い位置から第2の導電層の下まで 伸びている。そして、第1導電型領域および第2導電型領域の繰り返しピッチを一定に保 ったまま、実質的に第2導電型となる領域は、第2導電型領域の幅を広くする分、第1導 電型領域の幅を狭くすることによって、第1導電型領域よりも第2導電型領域の不純物量 が多くなっている。かつ、実質的に第1導電型となる領域は、第1導電型領域の幅を広く する分、第2導電型領域の幅を狭くすることによって、第2導電型領域よりも第1導電型 領域の不純物量が多くなっている。

【0063】

また、<u>第4</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、実質的に第2導電型となる領域では、第2導電型領域の第1導電型領域に対する比率が一定であってもよい。

30

(12)

[0064]

また、<u>第4</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、実質的に第1導電型 となる領域では、第2導電型領域の第1導電型領域に対する比率が一定であってもよい。 【0065】

また、<u>第4</u>の発明にかかる半導体装置は、上述した発明において、実質的に第2導電型 となる領域では、第2導電型領域の第1導電型領域に対する比率が終端領域に近づくに連 れて小さくなり、1に近づいてもよい。

【0066】

また、<u>第4</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、実質的に第1導電型 となる領域では、第2導電型領域の第1導電型領域に対する比率が素子活性部に近づくに ¹⁰ 連れて大きくなり、1に近づいてもよい。

【0067】

また、<u>第4</u>の発明にかかる半導体装置は、上述した発明において、実質的に第2導電型 となる領域と実質的に第1導電型となる領域との間に実質的にチャージバランスとなる領 域が存在する。そして、第1導電型領域および第2導電型領域の繰り返しピッチを一定に 保ったまま、実質的にチャージバランスとなる領域は、第1導電型領域の幅と第2導電型 領域の幅とを同じにすることによって、第1導電型領域の不純物量と第2導電型領域の不 純物量とがほぼ同じになっていてもよい。

[0068]

また、<u>第4</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、実質的にチャージバ ²⁰ ランスとなる領域の幅が、第1の導電層と第2の導電層との間の距離の1/3以下であっ てもよい。

【0069】

また、<u>第4</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第1の導電層または 第2の導電層が1段の階段状になっていてもよい。

[0070]

また、<u>第4</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第1の導電層または 第2の導電層が2段の階段状になっていてもよい。

【0071】

また、<u>第4</u>の発明にかかる半導体装置は、<u>上述した</u>発明において、第1の導電層または ³⁰ 第2の導電層が3段以上の階段状になっていてもよい。

【0072】

また、第4の発明にかかる半導体装置は、上述した発明において、第1導電型領域およ び第2導電型領域の平面形状がストライプ状であってもよい。<u>また、第4の発明にかかる</u> 半導体装置は、上述した発明において、実質的に第2導電型となる領域と実質的に第1導 電型となる領域との間に実質的にチャージバランスとなる領域が存在し、第1導電型領域 および第2導電型領域の繰り返しピッチを一定に保ったまま、実質的にチャージバランス となる領域は、当該実質的にチャージバランスとなる領域に対する第1導電型領域の占有 面積と第2導電型領域の占有面積とを同じにすることによって、第1導電型領域の不純物 量と第2導電型領域の不純物量とがほぼ同じになっている。また、第4の発明にかかる半 導体装置は、上述した発明において、第1導電型領域および第2導電型領域のいずれか一 方の平面形状が正方形状または多角形状であってもよい。

【0073】

第4の発明によれば、実質的に第2導電型となる領域が存在するので、第1の導電層と 第2の導電層との間に正電荷(正イオン)が存在するときに、表面電界が緩和され、耐圧 の向上を図ることができる。実質的に第1導電型となる領域が存在するので、第1の導電 層と第2の導電層との間に負電荷(負イオン)が存在するときに、耐圧の向上を図ること ができる。つまり、第1の導電層と第2の導電層との間に正電荷(正イオン)があっても 負電荷(負イオン)があっても、耐圧が低下するのを抑制することができるので、耐圧の 耐電荷性が向上する。

50

10

20

30

40

(13)

【発明の効果】 [0074]本発明にかかる半導体装置によれば、耐電荷性を向上させることができるという効果を 奏する。 【図面の簡単な説明】 [0075]【図1】図1は、実施の形態1にかかる半導体装置の平面図である。 【図2】図2は、実施の形態1にかかる半導体装置の横断面図である。 【図3】図3は、実施の形態1にかかる半導体装置の図1A-A'における縦断面図であ る。 【図4】図4は、実施の形態1にかかる半導体装置の図1B-B'における縦断面図であ る。 【図5】図5は、実施の形態2にかかる半導体装置の平面図である。 【図6】図6は、実施の形態2にかかる半導体装置の横断面図である。 【図7】図7は、実施の形態2にかかる半導体装置の図5A-A'における縦断面図であ ລ. 【図8】図8は、実施の形態2にかかる半導体装置の図5B-B'における縦断面図であ る。 【図9】図9は、実施の形態2の半導体装置における耐圧の表面電荷依存性のシミュレー ション結果を示す特性図である。 【図10】図10は、実施の形態2の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図11】図11は、実施の形態2の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図12】図12は、実施の形態2の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図13】図13は、実施の形態3にかかる半導体装置の平面図である。 【図14】図14は、実施の形態3にかかる半導体装置の横断面図である。 【図15】図15は、実施の形態3にかかる半導体装置の図13A-A'における縦断面 図である。 【図16】図16は、実施の形態3にかかる半導体装置の図13B-B'における縦断面 図である。 【図17】図17は、実施の形態4にかかる半導体装置の縦断面図である。 【図18】図18は、実施の形態4にかかる半導体装置の縦断面図である。 【図19】図19は、実施の形態4の半導体装置における耐圧の表面電荷依存性のシミュ レーション結果を示す特性図である。 【図20】図20は、実施の形態4の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図21】図21は、実施の形態4の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図22】図22は、実施の形態4の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図23】図23は、実施の形態5にかかる半導体装置の縦断面図である。 【図24】図24は、実施の形態5にかかる半導体装置の縦断面図である。 【図25】図25は、実施の形態6にかかる半導体装置の縦断面図である。 【図26】図26は、実施の形態6にかかる半導体装置の縦断面図である。 【図27】図27は、実施の形態7にかかる半導体装置の平面図である。 【図28】図28は、実施の形態7にかかる半導体装置の図27A-A'における縦断面 図である。

【図29】図29は、実施の形態7にかかる半導体装置の図27B-B'における縦断面

図である。 【図30】図30は、実施の形態7の半導体装置における耐圧の表面電荷依存性のシミュ レーション結果を示す特性図である。 【図31】図31は、実施の形態7の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図32】図32は、実施の形態7の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図33】図33は、実施の形態7の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図34】図34は、実施の形態8にかかる半導体装置の平面図である。 【図35】図35は、実施の形態8にかかる半導体装置の図34A-A'における縦断面 図である。 【図36】図36は、実施の形態8にかかる半導体装置の図34B-B'における縦断面 図である。 【図37】図37は、実施の形態9にかかる半導体装置の平面図である。 【図38】図38は、実施の形態9にかかる半導体装置の並列pn層の平面図である。 【図39】図39は、実施の形態9にかかる半導体装置の図38A-A'における縦断面 図である。 【図40】図40は、実施の形態9の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図41】図41は、実施の形態9の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図42】図42は、実施の形態9の半導体装置における耐圧のポテンシャル分布を示す 図である。 【図43】図43は、実施の形態11にかかる半導体装置の平面図である。 【図44】図44は、実施の形態12にかかる半導体装置の平面図である。 【図45】図45は、実施の形態13にかかる半導体装置の平面図である。 【図46】図46は、実施の形態14にかかる半導体装置の平面図である。 【図47】図47は、実施の形態14にかかる半導体装置の平面図である。 【図48】図48は、実施の形態15にかかる半導体装置の平面図である。 【図49】図49は、実施の形態15にかかる半導体装置の平面図である。 【図50】図50は、実施の形態16にかかる半導体装置の平面図である。 【図51】図51は、実施の形態16にかかる半導体装置の平面図である。 【図52】図52は、実施の形態17にかかる半導体装置の平面図である。 【図53】図53は、実施の形態17にかかる半導体装置の平面図である。 【図54】図54は、従来の半導体装置における耐圧の表面電荷依存性のシミュレーショ ン結果を示す特性図である。 【図55】図55は、従来の半導体装置における耐圧のポテンシャル分布を示す図である 【図56】図56は、従来の半導体装置における耐圧のポテンシャル分布を示す図である 【図57】図57は、従来の半導体装置における耐圧のポテンシャル分布を示す図である 【発明を実施するための形態】 [0076]以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に

(14)

説明する。本明細書および添付図面においては、nまたはpを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、nやpに付す+および・は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の

20

10

30

50

構成には同一の符号を付し、重複する説明を省略する。

【 0 0 7 7 】

(実施の形態1)

図1は、実施の形態1にかかる半導体装置の平面図である。図2は、実施の形態1にか かる半導体装置の横断面図である。図3は、実施の形態1にかかる半導体装置の図1A-A'における縦断面図である。図4は、実施の形態1にかかる半導体装置の図1B-B' における縦断面図である。なお、図1および図2には、半導体装置の1/4の部分が示さ れている(図5、図6、図13、図14、図27、図34、図37、図38、図43~図 53においても同じ)。図1には、並列pn層、n型チャネルストッパー領域、素子活性 部の最も外側のpベース領域およびp型ガードリング領域のそれぞれの第1主面における 形状が示されている(図5、図13においても同じ)。図2には、素子活性部および素子 周縁部のいずれにおいても並列pn層を横切る断面、例えば素子活性部の並列pn層の1 /2の深さでの断面における形状が示されている(図6、図14、図46~図53におい ても同じ)。

(15)

【 0 0 7 8 】

図1~図4に示すように、半導体装置は、第1主面側に素子活性部1を有し、第2主面 側にn⁺ドレイン領域(低抵抗層)2を有する。素子活性部1の外側には、素子活性部1 を囲む素子周縁部3が設けられている。素子活性部1の第1主面側には、素子の表面構造 として、n⁺ソース領域4、pベース領域5、p⁺コンタクト領域6、ソース電極7、層間 絶縁膜8、ゲート絶縁膜9およびゲート電極10が設けられている。第2主面には、ドレ イン電極11が設けられている。

【 0 0 7 9 】

素子活性部1とn⁺ドレイン領域2との間には、第1の並列pn層12が設けられてい る。第1の並列pn層12は、第1のn型領域(第1の第1導電型領域)13と第1のp 型領域(第1の第2導電型領域)14とが交互に繰り返し接合されてできている。第1の n型領域13および第1のp型領域14の平面形状は、ストライプ状である。素子周縁部 3には、第2の並列pn層15が設けられている。第2の並列pn層15は、第2のn型 領域(第2の第1導電型領域)16と第2のp型領域(第2の第2導電型領域)17とが 交互に繰り返し接合されてできている。第2のn型領域16および第2のp型領域17の 平面形状は、ストライプ状である。第2の並列pn層15のストライプの向きは、第1の 並列pn層12のストライプの向きと同じである。第2のn型領域16および第2のp型 領域17の繰り返しピッチP2は、第1のn型領域13および第1のp型領域14の繰り 返しピッチP1よりも狭い。ピッチが狭いと、並列pn層において空乏層が外周方向に伸 びやすくなるので、初期耐圧の高耐圧化が容易となる。第2のp型領域17は、空乏化す るまではガードリングと同様の作用をする。それによって、第2のn型領域16の電界が 緩和されるので、高耐圧化が容易となる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

第2の並列pn層15と第1主面との間には、n 表面領域(第3の第1導電型領域) 18が設けられている。n 表面領域18の不純物濃度は、第1のn型領域13の不純物 濃度よりも低い。n 表面領域18の厚さは、第1の並列pn層12の厚さの1/2以下 である。n 表面領域18は、素子活性部1の素子周縁部3に隣接する部分まで伸びてい る。実施の形態1では、第2の並列pn層15がn 表面領域18とともに素子活性部1 の下にまで伸びている。第1の並列pn層12と第2の並列pn層15との境界は、n 表面領域18と第1の並列pn層12との接合部に一致している。n 表面領域18と第 1の並列pn層12との接合部はチャージインバランスとなり、耐圧の低下を招くおそれ がある。従って、n 表面領域18と第1の並列pn層12との接合部の厚さTは、第1 の並列pn層12の厚さの1/2以下であるのが望ましい。

【0081】

n⁻表面領域18の第1主面側には、複数のp型ガードリング領域(第3の第2導電型 領域)19,20,21が互いに離れて設けられている。p型ガードリング領域19,2 ⁵⁰

10

30

0,21の不純物濃度は、n 表面領域18の不純物濃度よりも高い。例えば、隣り合う p型ガードリング領域19,20,21の間隔は、素子周縁部3の終端へ向かうに連れて 広くなっていてもよい。その理由は、電界が素子活性部1の外周から素子周縁部3の外周 へ向かうに連れて低くなるからである。n 表面領域18は、絶縁膜22で覆われている 。絶縁膜22上には、フィールドプレート電極(第1の導電層)23およびチャネルスト ッパー電極(第2の導電層)24が互いに離れて設けられている。フィールドプレート電 極23は、最も外側に位置するp型ガードリング領域19に電気的に接続されている。素 子周縁部3の終端領域には、n型チャネルストッパー領域25が設けられている。n型チ ャネルストッパー領域25の第1主面側には、p型最外周領域26が設けられている。チ マネルストッパー電極24は、p型最外周領域26に電気的に接続されている。なお、p 型ガードリング領域の数は、2本または3本以上であってもよい。また、最も外側に位置 するp型ガードリング領域のかのp型ガードリング領域の一部または全部にフィールドプ レート電極が電気的に接続されていてもよい。

【0082】

特に限定しないが、例えば実施の形態1の半導体装置が縦型MOSFETであり、耐圧 が600Vクラスである場合には、各部の寸法および不純物濃度は次の値をとる。ドリフ ト領域の厚さ(第1の並列pn層12の厚さ)は44.0µm、第1のn型領域13およ び第1のp型領域14の幅は7.0µm(繰り返しピッチP1は14.0µm)、第1の n 型領域13および第1の p 型領域14の不純物濃度は3.0×10¹⁵ c m⁻³である。第 2のn型領域16および第2のp型領域17の幅は3.5µm(繰り返しピッチP2は7 0µm)、第2のn型領域16および第2のp型領域17の不純物濃度は1.0×10 ¹⁵cm⁻³である。n⁻表面領域18の不純物濃度は1.0×10¹⁴cm⁻³、n⁻表面領域1 8の深さは15µmである。p型ガードリング領域19,20,21の拡散深さは3.0 µm、 p型ガードリング領域19,20,21の表面不純物濃度は3.0×10¹⁷ cm⁻³ である。 p ウェル領域(p ベース領域 5)の拡散深さは 3 . 0 μ m 、 p ウェル領域の表面 不純物濃度は3.0×10¹⁷ cm⁻³である。n⁺ソース領域4の拡散深さは0.5 μm、 n⁺ソース領域4の表面不純物濃度は3.0×10²⁰ cm⁻³である。表面の n 型ドリフト 領域(図3および図4においてpベース領域5間の破線よりも上のn型領域)の拡散深さ は2.5µm、表面のn型ドリフト領域の表面不純物濃度は2.0×10¹⁶ cm⁻³である 。 n⁺ドレイン領域2の厚さは300µm、 n⁺ドレイン領域2の不純物濃度は2.0×1 0¹⁸ c m⁻³である。 n 型チャネルストッパー領域 2 5 の幅は 3 0 . 0 µ m、 n 型チャネル ストッパー領域25の不純物濃度は5.0×10¹⁵ cm⁻³である。 p 型最外周領域26の 不純物濃度は3.0×10¹⁷ cm⁻³である。

【 0 0 8 3 】

実施の形態1によれば、p型ガードリング領域19,20,21が設けられているので 、フィールドプレート電極23とチャネルストッパー電極24との間に正電荷(正イオン)が存在するときに、素子活性部1の外周付近における高電界が緩和される。従って、正 電荷によって耐圧が変動するのを抑制することができる。また、チャネルストッパー電極 24が設けられているので、フィールドプレート電極23とチャネルストッパー電極24 との間に負電荷(負イオン)が存在するときに、空乏層が素子周縁部3のn型チャネルス トッパー領域25ヘリーチスルーするのが回避される。従って、負電荷によって耐圧が低 下するのを抑制することができる。また、第2の並列pn層15が設けられているので、 素子周縁部3において空乏層が伸びやすくなる。従って、容易に高耐圧化することができ る。また、
п⁻表面領域
18の不純物濃度が
第1の
n型領域
13の不純物濃度よりも低い ので、素子周縁部3において空乏層がより一層伸びやすくなる。従って、より一層容易に 高耐圧化することができる。また、n‐表面領域18の厚さが第1の並列pn層12の厚 さの1 / 2 以下であれば、 n ⁻ 表面領域18と第1の並列p n 層12との接合部の厚さが 薄くなるので、耐圧が低下するのを抑制することができる。また、p型ガードリング領域 19,20,21の不純物濃度がn⁻表面領域18の不純物濃度よりも高いので、電圧が 印加されたときに、 p型ガードリング領域19,20,21に中性領域が残り、 p型ガー

10

20

30

ドリング領域19,20,21の電位が固定される。従って、フィールドプレート電極2 3とチャネルストッパー電極24との間に電荷(イオン)が存在するときに、表面電位が 変動するのを抑制することができるので、耐圧の耐電荷性が向上する。また、隣り合うp 型ガードリング領域19,20,21の間隔が素子周縁部3の終端へ向かうに連れて広く なっていれば、電荷(イオン)の影響を受けやすい素子活性部1の外周付近の高電界を緩 和することができるので、耐圧の耐電荷性が向上する。

[0084]

(実施の形態2)

図5は、実施の形態2にかかる半導体装置の平面図である。図6は、実施の形態2にか かる半導体装置の横断面図である。図7は、実施の形態2にかかる半導体装置の図5A-A ' における縦断面図である。図 8 は、実施の形態 2 にかかる半導体装置の図 5 B - B ' における縦断面図である。図5~図8に示すように、実施の形態2が実施の形態1と異な るのは、次の2点である。第1の点は、並列pn層のピッチの変わり目、すなわち第1の 並列pn層12と第2の並列pn層15との境界がn⁻表面領域18の下にあることであ る。第2の点は、各p型ガードリング領域19,20,21がそれぞれ別々のフィールド プレート電極23,27,28に電気的に接続していることである。各フィールドプレー ト電極23,27,28は、それぞれが電気的に接続するp型ガードリング領域19,2 0,21とn⁻表面領域18とに跨って設けられている。すなわち、各フィールドプレー ト電極23,27,28は、それぞれが電気的に接続するp型ガードリング領域19,2 0,21とn⁻表面領域18との第1主面における接合部よりも内周方向または外周方向 へ張り出している。なお、 p型ガードリング領域の数は、 2本または 3本以上であっても よい。また、最も外側に位置するp型ガードリング領域を除いて、フィールドプレート電 極に電気的に接続していないp型ガードリング領域があってもよい。その他の構成は、実 施の形態1と同様である。

【0085】

図9は、実施の形態2の半導体装置における耐圧の表面電荷依存性のシミュレーション 結果を示す特性図である。このシミュレーション結果は、4本のp型ガードリング領域が フィールドプレート電極に電気的に接続する構成のものである。図9に示すように、フィ ールドプレート電極とチャネルストッパー電極との間の酸化膜上に正電荷(正イオン)が あっても、負電荷(負イオン)があっても、耐圧は殆ど変動しない。つまり、実施の形態 では、高耐圧であり、かつ耐圧の耐電荷性が向上していることがわかる。 【0086】

図10~図12は、実施の形態2の半導体装置における耐圧のポテンシャル分布を示す 図である。図10は、フィールドプレート電極とチャネルストッパー電極との間の表面電 荷量が-1.0×10¹² cm⁻²であるときのものである。図11は、該表面電荷量が0. 0 cm⁻²であるときのものである。図12は、該表面電荷量が+1.0×10¹² cm⁻²で あるときのものである。これらの図より、表面電荷が負電荷(負イオン)であるときには 、主としてフィールドプレート電極とチャネルストッパー電極との間で耐圧を保持してい ることがわかる。表面電荷が正電荷(正イオン)であるときには、主としてp型ガードリ ング領域とフィールドプレート電極とによって耐圧を保持していることがわかる。

実施の形態2によれば、実施の形態1と同様の効果が得られる。また、並列pn層のピッチの変わり目では、チャージインバランスによる耐圧の低下が起こりやすい。並列pn 層のピッチの変わり目がn-表面領域18の下にあれば、n-表面領域18の下側で空乏層 が伸びやすいので、耐圧が低下するのを抑制することができる。また、各p型ガードリン グ領域19,20,21がフィールドプレート電極23,27,28に電気的に接続して いるので、素子周縁部3に来る電荷やイオンがフィールドプレート電極23,27,28 で収集される。従って、耐圧に対する電荷(イオン)の影響を小さくすることができる。 また、各フィールドプレート電極23,27,28がp型ガードリング領域19,20, 21とn-表面領域18とに跨って設けられていれば、p型ガードリング領域19,20 10

20

30

,21に外周方向と内周方向の両方へ伸びるフィールドプレート電極23,27,28が 接続されていることになる。それによって、フィールドプレート電極23とチャネルスト ッパー電極24との間に正電荷が存在するときに、p型ガードリング領域19,20,2 1の曲率を有する角部分に電界が集中するのを緩和することができる。フィールドプレー ト電極23とチャネルストッパー電極24との間に負電荷が存在するときに、空乏層の伸 びを緩和することができる。従って、耐圧が安定する。

【 0 0 8 8 】

(実施の形態3)

図13は、実施の形態3にかかる半導体装置の平面図である。図14は、実施の形態3 にかかる半導体装置の横断面図である。図15は、実施の形態3にかかる半導体装置の図 13A-A'における縦断面図である。図16は、実施の形態3にかかる半導体装置の図 13B-B'における縦断面図である。図13~図16に示すように、実施の形態3が実 施の形態2と異なるのは、第2の並列pn層15のストライプの向きが第1の並列pn層 12のストライプの向きと異なることである。例えば、第2の並列pn層15のストライ プの向きは、第1の並列pn層12のストライプの向きと直交していてもよい。その他の 構成は、実施の形態2と同様である。

【0089】

実施の形態3によれば、実施の形態2と同様の効果が得られる。すなわち、第1の並列 pn層12と第2の並列pn層15とで並列pn層の向きが異なっていても、素子周縁部 3の構造が同じであれば、実施の形態2と同様に耐圧の耐電荷性の効果が得られる。

[0090]

(実施の形態4)

図17および図18は、実施の形態4にかかる半導体装置の縦断面図である。実施の形 態4にかかる半導体装置の平面図は、図1と同様であり、第1の並列pn層12、第1の n 型領域13および第1のp型領域14がそれぞれ並列pn層31、n型領域32および p 型領域33となる。図17は、図1A-A'における縦断面図に相当する。図18は、 図1B-B'における縦断面図に相当する。図17および図18に示すように、実施の形 態4が実施の形態1と異なるのは、第1主面とn⁺ドレイン領域2との間に、n型領域(第4の第1導電型領域)32およびp型領域(第4の第2導電型領域)33が交互に配置 された並列pn層31が設けられていることである。すなわち、並列pn層31のピッチ は、素子活性部1と素子周縁部3とで同じである。n 表面領域18の不純物濃度は、並 列pn層31のn型領域32の不純物濃度よりも低い。n‐表面領域18の厚さは、素子 活性部1の下における並列pn層31の厚さの1/2以下である。n⁻表面領域18と素 子活性部1の下における並列pn層31との接合部はチャージインバランスとなり、耐圧 の低下を招くおそれがある。従って、n 表面領域18と素子活性部1の下における並列 pn層31との接合部の厚さTは、素子活性部1の下における並列pn層31の厚さの1 /2以下であるのが望ましい。その他の構成は、実施の形態1と同様である。 [0091]

特に限定しないが、例えば実施の形態4の半導体装置が縦型MOSFETであり、耐圧が600Vクラスである場合には、各部の寸法および不純物濃度は次の値をとる。ドリフ⁴⁰ ト領域の厚さ(素子活性部1における並列pn層31の厚さ)は44.0μm、n型領域32およびp型領域33の幅は7.0μm(繰り返しピッチは14.0μm)、n型領域32およびp型領域33の不純物濃度は3.0×10¹⁵ cm⁻³である。n⁻表面領域18 の不純物濃度は1.0×10¹⁴ cm⁻³である。p型ガードリング領域19,20,21の 拡散深さは3.0μm、p型ガードリング領域19,20,21の表面不純物濃度は3. 0×10¹⁷ cm⁻³である。pウェル領域(pベース領域5)の拡散深さは3.0μm、p ウェル領域の表面不純物濃度は3.0×10¹⁷ cm⁻³である。n⁺ソース領域4の拡散深 さは1.0μm、n⁺ソース領域4の表面不純物濃度は3.0×10²⁰ cm⁻³である。表面のn型ドリフト領域(図17および図18においてpベース領域5間の破線よりも上のn型領域)の拡散深さは2.5μm、表面のn型ドリフト領域の表面不純物濃度は2.0

(18)

30

×10¹⁶ cm⁻³である。 n⁺ドレイン領域2の厚さは300μm、 n⁺ドレイン領域2の不 純物濃度は2.0×10¹⁸ cm⁻³である。 n型チャネルストッパー領域25の幅は30. 0μm、 n型チャネルストッパー領域25の不純物濃度は6.0×10¹⁵ cm⁻³である。 p型最外周領域26の不純物濃度は3.0×10¹⁷ cm⁻³である。 【0092】

図19は、実施の形態4の半導体装置における耐圧の表面電荷依存性のシミュレーション結果を示す特性図である。このシミュレーション結果は、4本のp型ガードリング領域がフィールドプレート電極に電気的に接続する構成のものである。図19に示すように、フィールドプレート電極とチャネルストッパー電極との間の酸化膜上に正電荷(正イオン)があっても、負電荷(負イオン)があっても、耐圧は殆ど変動しない。つまり、実施の形態では、高耐圧であり、かつ耐圧の耐電荷性が向上していることがわかる。 【0093】

図20~図22は、実施の形態4の半導体装置における耐圧のポテンシャル分布を示す 図である。図20は、フィールドプレート電極とチャネルストッパー電極との間の表面電 荷量が-1.0×10¹² cm⁻²であるときのものである。図21は、該表面電荷量が0. 0 cm⁻²であるときのものである。図22は、該表面電荷量が+1.0×10¹² cm⁻²で あるときのものである。これらの図より、表面電荷が負電荷(負イオン)であるときには 、主としてフィールドプレート電極とチャネルストッパー電極との間で耐圧を保持してい ることがわかる。表面電荷が正電荷(正イオン)であるときには、主としてp型ガードリ ング領域とフィールドプレート電極とによって耐圧を保持していることがわかる。実施の 形態4によれば、実施の形態1と同様の効果が得られる。

【0094】

(実施の形態5)

図23および図24は、実施の形態5にかかる半導体装置の縦断面図である。実施の形 態5にかかる半導体装置の平面図は、図1と同様であり、第1の並列pn層12、第1の n型領域13および第1のp型領域14がそれぞれ並列pn層31、n型領域32および p型領域33となる。図23は、図1A-A'における縦断面図に相当する。図24は、 図1B-B'における縦断面図に相当する。図23および図24に示すように、実施の形 態5が実施の形態4と異なるのは、最も内側に位置するp型ガードリング領域21以外の p型ガードリング領域19,20がフィールドプレート電極23,27に電気的に接続し ていることである。最も内側に位置するp型ガードリング領域21は、フィールドプレー ト電極に電気的に接続していない。各フィールドプレート電極23,27は、互いに独立 している。なお、p型ガードリング領域の数は、2本または4本以上であってもよい。そ の他の構成は、実施の形態4と同様である。

[0095]

実施の形態5によれば、実施の形態4と同様の効果が得られる。また、各p型ガードリング領域19,20がフィールドプレート電極23,27に電気的に接続しているので、 素子周縁部3に来る電荷やイオンがフィールドプレート電極23,27で収集される。従って、耐圧に対する電荷(イオン)の影響を小さくすることができる。

[0096]

(実施の形態6)

図25および図26は、実施の形態6にかかる半導体装置の縦断面図である。実施の形 態6にかかる半導体装置の平面図は、図1と同様であり、第1の並列pn層12、第1の n型領域13および第1のp型領域14がそれぞれ並列pn層31、n型領域32および p型領域33となる。図25は、図1A-A'における縦断面図に相当する。図26は、 図1B-B'における縦断面図に相当する。図25および図26に示すように、実施の形 態6が実施の形態4と異なるのは、全てのp型ガードリング領域19,20,21がフィ ールドプレート電極23,27,28は、互いに独立している。その他の構成は、実施の形態4 と同様である。 10

20



[0097]

実施の形態6によれば、実施の形態4と同様の効果が得られる。また、全てのp型ガードリング領域19,20,21がフィールドプレート電極23,27,28に電気的に接続しているので、素子周縁部3に来る電荷やイオンがフィールドプレート電極23,27 で収集される。従って、耐圧に対する電荷(イオン)の影響を小さくすることができる。 【0098】

(20)

(実施の形態7)

図27は、実施の形態7にかかる半導体装置の平面図である。図28は、実施の形態7 にかかる半導体装置の図27A-A'における縦断面図である。図29は、実施の形態7 にかかる半導体装置の図27B-B'における縦断面図である。図27には、並列pn層 、n型チャネルストッパー領域、素子活性部の最も外側のpベース領域、n 表面領域お よびp 表面領域のそれぞれの第1主面における形状が示されている(図34においても 同じ)。図27~図29に示すように、実施の形態7が実施の形態4と異なるのは、素子 周縁部3において、並列pn層31と第1主面との間にn 表面領域18およびp 表面領 域(第5の第2導電型領域)41が設けられていることと、n 表面領域18にp型ガー ドリング領域が設けられていないことである。

【0099】

p 表面領域41は、n 表面領域18と接合し、n 表面領域18と素子活性部1との 間に設けられている。n 表面領域18とp 表面領域41との接合部は、フィールドプレ ート電極23とチャネルストッパー電極24との間にある。フィールドプレート電極23 は、絶縁膜22を介して、p 表面領域41の素子活性部1側の部分を覆っている。チャ ネルストッパー電極24は、絶縁膜22を介して、n 表面領域18の終端領域側の部分 を覆っている。n 表面領域18の不純物濃度は、並列pn層31のn型領域32の不純 物濃度よりも低い。p 表面領域41の不純物濃度は、並列pn層31のp型領域33の 不純物濃度よりも低い。

【0100】

n 「表面領域18およびp 「表面領域41の厚さ、すなわちp 「表面領域41と素子活性 部1の下における並列pn層31との接合部の厚さTは、素子活性部1の下における並列 pn層31の厚さの1/3以下である。n 「表面領域18と素子活性部1の下における並 列pn層31との接合部の厚さTが厚いほど、素子周縁部3における並列pn層31の厚 さが薄くなるため、耐圧が低下する。n 「表面領域18の厚さが素子活性部1の下におけ る並列pn層31の厚さの1/3以下であれば、素子周縁部3における並列pn層31の 厚さが厚くなるので、耐圧が低下するのを抑制することができる。従って、n 「表面領域 18およびp 「表面領域41の厚さTは、素子活性部1の下における並列pn層31の厚 さの1/3以下であるのが望ましい。その他の構成は、実施の形態4と同様である。 【0101】

特に限定しないが、例えば実施の形態7の半導体装置が縦型MOSFETであり、耐圧 が600Vクラスである場合には、各部の寸法および不純物濃度は次の値をとる。ドリフ ト領域の厚さ(素子活性部1における並列pn層31の厚さ)は44.0µm、n型領域 32およびp型領域33の幅は7.0µm(繰り返しピッチは14.0µm)、n型領域 32およびp型領域33の不純物濃度は3.0×10¹⁵cm⁻³である。p⁻表面領域41 の不純物濃度は2.0×10¹⁵cm⁻³である。n⁻表面領域18の不純物濃度は2.0× 10¹⁴cm⁻³である。pウェル領域(pベース領域5)の拡散深さは3.0µm、pウェ ル領域の表面不純物濃度は3.0×10¹⁷cm⁻³である。n⁺ソース領域4の拡散深さは 1.0µm、n⁺ソース領域4の表面不純物濃度は3.0×10²⁰cm⁻³である。表面の n型ドリフト領域(図28および図29においてpベース領域5間の破線よりも上のn型 領域)の拡散深さは2.5µm、表面のn型ドリフト領域の表面不純物濃度は2.0×1 0¹⁶cm⁻³である。n⁺ドレイン領域2の厚さは300µm、n⁺ドレイン領域2の不純物 濃度は2.0×10¹⁸cm⁻³である。n型チャネルストッパー領域25の幅は30.0µ m、n型チャネルストッパー領域25の不純物濃度は6.0×10¹⁵cm⁻³である。p型

10

20



最外周領域 2 6 の不純物濃度は 3 . 0 × 1 0¹⁷ c m⁻³である。 【 0 1 0 2 】

図30は、実施の形態7の半導体装置における耐圧の表面電荷依存性のシミュレーション結果を示す特性図である。図30に示すように、フィールドプレート電極とチャネルストッパー電極との間の酸化膜上に正電荷(正イオン)があっても、負電荷(負イオン)があっても、耐圧は殆ど変動しない。つまり、実施の形態では、高耐圧であり、かつ耐圧の耐電荷性が向上していることがわかる。

(21)

【0103】

図31~図33は、実施の形態7の半導体装置における耐圧のポテンシャル分布を示す 図である。図31は、フィールドプレート電極とチャネルストッパー電極との間の表面電 荷量が-1.0×10¹² cm⁻²であるときのものである。図32は、該表面電荷量が0. 0 cm⁻²であるときのものである。図33は、該表面電荷量が+1.0×10¹² cm⁻²で あるときのものである。これらの図より、表面電荷が正電荷(正イオン)であるときには 、主としてフィールドプレート電極とチャネルストッパー電極との間のp⁻表面領域41 で耐圧を保持していることがわかる。表面電荷が負電荷(負イオン)であるときには、主 としてフィールドプレート電極とチャネルストッパー電極との間のn⁻表面領域18で耐 圧を保持していることがわかる。

【0104】

実施の形態7によれば、フィールドプレート電極23とチャネルストッパー電極24と の間に正電荷(正イオン)が存在するときに、p⁻表面領域41が空乏化して表面電界が 緩和されるので、耐圧を保持することができる。フィールドプレート電極23とチャネル ストッパー電極24との間に負電荷(負イオン)が存在するときに、n⁻表面領域18が 空乏化するので、耐圧を保持することができる。従って、フィールドプレート電極23と チャネルストッパー電極24との間に正電荷(正イオン)があっても負電荷(負イオン) があっても、耐圧が低下するのを抑制することができるので、耐圧の耐電荷性が向上する 。また、n⁻表面領域18の不純物濃度が並列pn層31のn型領域32の不純物濃度よ りも低いと、n⁻表面領域18が空乏化しやすくなるので、容易に初期耐圧を確保するこ とができる。また、p⁻表面領域41が空乏化しやすくなるので、容易に初期耐圧を 確保することができる。

【0105】

(実施の形態8)

図34は、実施の形態8にかかる半導体装置の平面図である。図35は、実施の形態8 にかかる半導体装置の図34A-A'における縦断面図である。図36は、実施の形態8 にかかる半導体装置の図34B-B'における縦断面図である。図34~図36に示すように、実施の形態8が実施の形態7と異なるのは、p-表面領域41に不純物濃度の異な る複数の領域42,43が含まれていることである。p-表面領域41に含まれる複数の 領域42,43の不純物濃度が、素子活性部1から素子周縁部3の終端へ向かうに連れて 低くなっていてもよい。つまり、p-表面領域41が、素子活性部1から素子周縁部3の 終端へ向かうに連れて低くなるような不純物濃度の勾配を有していてもよい。例えば、p -表面領域41に含まれる複数の領域42,43のうち、素子活性部1に近いp-表面領域 42の不純物濃度が2.0×10¹⁵ cm⁻³であり、素子周縁部3の終端に近いp-表面領域 43の不純物濃度が1.0×10¹⁵ cm⁻³であってもよい。なお、p-表面領域41が 3以上の不純物濃度の異なる領域を含んでいてもよい。また、p-表面領域41の不純物 濃度が、素子活性部1側の端部から素子周縁部3の終端側の端部に至るまで連続的に低く なっていてもよい。その他の構成は、実施の形態4と同様である。

[0106]

実施の形態8によれば、実施の形態7と同様の効果が得られる。また、p⁻表面領域4 1の不純物濃度に勾配があるので、フィールドプレート電極23とチャネルストッパー電 極24との間に正電荷(正イオン)が存在するときに、空乏層が外周方向へ伸びるのを正 10

20

30

電荷(正イオン)量に応じて制御することができる。つまり、p⁻表面領域41内の電界 分布を制御することができる。従って、正電荷によって耐圧が変動するのを抑制すること ができる。

(22)

[0107]

(実施の形態9)

図37は、実施の形態9にかかる半導体装置の平面図である。図38は、実施の形態9 にかかる半導体装置の並列pn層の平面図である。図39は、実施の形態9にかかる半導 体装置の図38A-A'における縦断面図である。図37には、フィールドプレート電極 、チャネルストッパー電極、素子周縁部におけるNリッチ領域(実質的にn型となる領域)および素子周縁部における P リッチ領域(実質的に p 型となる領域)が示されている(図 4 3 ~ 図 4 5 においても同じ)。図 3 8 には、並列 p n 層および n 型チャネルストッパ 一領域のそれぞれの第1主面における形状が示されている。図37~図39に示すように 、実施の形態9は、実施の形態7において、n゙表面領域およびp゙表面領域の代わりにそ れぞれNリッチ領域51およびPリッチ領域52を設けたものである。素子活性部1およ び素子活性部1からフィールドプレート電極23の最上段(最も素子周縁部3の終端領域 に近い段)の途中まで、繰り返しピッチ P1の第1の並列 pn層12 が配置されている。 フィールドプレート電極23の最上段の途中から素子周縁部3の終端領域にかけて、繰り 返しピッチP2の第2の並列pn層15が設けられている。P2<P1である。

20 第1の並列pn層12が配置されている領域は、概ねチャージバランス領域53となる このチャージバランス領域53に隣接してPリッチ領域52が設けられている。Pリッ チ領域52とNリッチ領域51との間の領域は、概ねチャージバランス領域54となる。 Nリッチ領域51とn型チャネルストッパー領域25との間の領域は、概ねチャージバラ ンス領域55となる。図37および図39において、符号61はフィールドプレート電極 23のチャネルストッパー電極24側の終端であり、符号62、63、および64はそれ ぞれフィールドプレート電極23の段差である。符号65はチャネルストッパー電極24 のフィールドプレート電極23側の終端であり、符号66、67、および68はそれぞれ チャネルストッパー電極24の段差である。Nリッチ領域51は、チャネルストッパー電 極24とフィールドプレート電極23との間の位置からチャネルストッパー電極24の下 まで伸びている。Pリッチ領域52は、チャネルストッパー電極24とフィールドプレー ト電極23との間の位置からフィールドプレート電極23の例えば最上段の途中の下まで 伸びている。

[0109]

Nリッチ領域51は、第2の並列pn層15の第1主面側において、第2のn型領域1 6の幅が第2のp型領域17の幅よりも広いことによって、実質的にn型の領域となって いる。Nリッチ領域51では、第2のn型領域16の幅は一定であり、第2のp型領域1 7の幅は一定である。 P リッチ領域 5 2 は、第 2 の並列 p n 層 1 5 の第 1 主面側において 、第2のp型領域17の幅が第2のn型領域16の幅よりも広いことによって、実質的に p型の領域となっている。 P リッチ領域 5 2 では、第 2 の n 型領域 1 6 の幅は一定であり 、第2のp型領域17の幅は一定である。第2の並列pn層15の繰り返しピッチが一定 である場合、Nリッチ領域51では第2のn型領域16の幅を広くする分、第2のp型領 域17の幅が狭くなり、Pリッチ領域52では第2のp型領域17の幅を広くする分、第 2のn型領域16の幅が狭くなる。第2の並列pn層15の繰り返しピッチが一定であり かつNリッチ領域51およびPリッチ領域52のそれぞれにおいて第2のn型領域16 の幅が一定であり、第2のp型領域17の幅が一定である場合には、Nリッチ領域51お よび P リッチ領域 5 2 のそれぞれにおいて、第 2 の p 型領域 1 7 の第 2 の n 型領域 1 6 に 対する比率が一定となる。

[0110]

Nリッチ領域51およびPリッチ領域52は、次のように形成される。例えば、基板に 対してエピタキシャル成長を行う工程と、基板全面にn型不純物をイオン注入する工程と 50

10

、基板に対して選択的にp型不純物をイオン注入する工程と、を繰り返す。最後のp型不 純物のイオン注入の際に、Nリッチ領域51となる部分の開口幅が狭く、Pリッチ領域5 2となる部分の開口幅が広いパターンのマスクを用いてイオン注入を行う。注入された不 純物を熱拡散させる。

[0 1 1 1 **]**

図40~図42は、実施の形態9の半導体装置における耐圧のポテンシャル分布の模式 図を示したものである。図40は、フィールドプレート電極23とチャネルストッパー電 極24との間の表面電荷量が0であるときのものである。図41は、該表面電荷量が正で あるときのものである。図42は、該表面電荷量が負であるときのものである。

【0112】

これらの図において、破線は等電位線を表す。これらの図より、表面電荷が正電荷(正 イオン)であるときには、主としてフィールドプレート電極23とチャネルストッパー電 極24との間のPリッチ領域52で耐圧を保持していることがわかる。表面電荷が負電荷 (負イオン)であるときには、主としてフィールドプレート電極23とチャネルストッパ ー電極24との間のNリッチ領域51で耐圧を保持していることがわかる。

【0113】

実施の形態9によれば、Pリッチ領域52が存在するので、フィールドプレート電極2 3とチャネルストッパー電極24との間に正電荷(正イオン)が存在するときに、表面電 界が緩和され、耐圧の向上を図ることができる。Nリッチ領域51が存在するので、フィ ールドプレート電極23とチャネルストッパー電極24との間に負電荷(負イオン)が存 在するときに、耐圧の向上を図ることができる。従って、耐圧の耐電荷性が向上する。 【0114】

(実施の形態10)

実施の形態9において、Nリッチ領域51における第2のn型領域16の幅や、Pリッ チ領域52における第2のp型領域17の幅が、ストライプごとに変化していたり、各第 2のn型領域16や各第2のp型領域17の伸びる方向(図38のy方向)で徐々にもし くは段階的に変化していてもよい。実施の形態10は、実施の形態9において、Nリッチ 領域51における第2のn型領域16の幅や、Pリッチ領域52における第2のp型領域 17の幅を、ストライプごとに変化させたり、各第2のn型領域16や各第2のp型領域 17が伸びる方向(図38のy方向)で徐々にもしくは段階的に変化させたものである。 この場合、Nリッチ領域51では、第2のn型領域16の幅がチャネルストッパー電極2 4から遠ざかるに連れて狭くなるようにして、チャージバランスに近づけるのがよい。ま た、Pリッチ領域52では、第2のp型領域17の幅がフィールドプレート電極23から 遠ざかるに連れて狭くなるようにして、チャージバランスに近づけるのがよい。このよう にすると、空乏層がより一層広がりやすくなるので、高耐圧を保持することができるから である。

[0115**]**

実施の形態10(実施例10)では、フィールドプレート電極とチャネルストッパー電 極との間の酸化膜上に正電荷(正イオン)があっても、負電荷(負イオン)があっても、 耐圧は殆ど変動しない。また、実施の形態10(実施例10)では、初期耐圧がより一層 高くなっている。実施の形態10によれば、実施の形態9と同様の効果が得られる。 【0116】

(実施の形態11)

実施の形態9において、Nリッチ領域51とPリッチ領域52とがより近づいて、Nリッチ領域51とPリッチ領域52との間のチャージバランス領域54ができるだけないようになっていてもよい。ただし、Nリッチ領域51とPリッチ領域52との間には、少なくとも第2の並列pn層15の1/2ピッチ分に相当する幅のチャージバランス領域54 が入る。また、Nリッチ領域51とPリッチ領域52との間のチャージバランス領域54 の幅がより広くなっていてもよい。チャージバランス領域54の幅が広いほど、空乏層が広がりやすくなるので、耐圧が向上する。ただし、チャージバランス領域54の幅がフィ 10

20

30

ールドプレート電極23とチャネルストッパー電極24との間の距離の1/3程度以下で あれば、素子周縁部3の長さが長くなり過ぎないので、好ましい。Nリッチ領域51とP リッチ領域52との間のチャージバランス領域54の幅をより広くした半導体装置の平面 図を図43に示す。実施の形態11によれば、実施の形態9と同様の効果が得られる。 【0117】

(実施の形態12)

図44は、実施の形態12にかかる半導体装置の平面図である。図44に示すように、 実施の形態12が実施の形態9と異なるのは、Nリッチ領域51の外側にチャージバラン ス領域が設けられていないことである。図44に示す例では、実施の形態9においてチャ ージバランス領域55となっている領域もNリッチ領域51となっている。実施の形態1 2によれば、実施の形態9と同様の効果が得られる。

【0118】

(実施の形態13)

図45は、実施の形態13にかかる半導体装置の平面図である。図45に示すように、 実施の形態13が実施の形態9と異なるのは、第1の並列pn層12と第2の並列pn層 15との境界が、素子活性部1と素子周縁部3との境界に一致していることである。この 場合、第1の並列pn層12と第2の並列pn層15との境界付近で並列pn層のピッチ が徐々に変わるようにするとよい。第1の並列pn層12と第2の並列pn層15との境 界で並列pn層のピッチが急激に変わると、例えば製造プロセスにおいて不純物をイオン 注入する際に用いられるマスクの開口幅のばらつきや、イオン注入量のばらつきや、注入 された不純物の再蒸発によるばらつきなどの影響によって、耐圧が変動しやすくなってし まう。また、チャージバランスからずれた位置の耐圧が低くなってしまう。第1の並列p n層12と第2の並列pn層15との境界付近で並列pn層のピッチが徐々に変わるよう にすれば、耐圧の変動や低下を抑制することができる。実施の形態13によれば、実施の 形態9と同様の効果が得られる。

【0119】

(実施の形態14)

図46および図47は、実施の形態14にかかる半導体装置の平面図である。図46に 示すように、実施の形態1~13において、n型領域72に平面形状が円形状のp型領域 73が配置された構成の並列pn層71であってもよい。このような構成の並列pn層7 1は、素子活性部1および素子周縁部3に配置されていてもよいし(図46のパターン) 、素子活性部1のみに配置されていてもよいし(図47のパターン)、素子周縁部3のみ に配置されていてもよい(図示省略)。図47に示すパターンでは、素子周縁部3に、第 2のn型領域(第2の第1導電型領域)76と第2のp型領域(第2の第2導電型領域) 77とがストライプ状に交互に繰り返し接合されてできた微細ピッチの第2の並列pn層 75が設けられている。第2のn型領域76と第2のp型領域77の繰り返しピッチが素 子活性部1の並列pn層71の繰り返しピッチと同じであってもよい。なお、p型領域7 3に平面形状が円形状のn型領域72が配置された構成でもよい。実施の形態14によれ ば、実施の形態1~13と同様の効果が得られる。

[0120]

(実施の形態15)

図48および図49は、実施の形態15にかかる半導体装置の平面図である。図48に 示すように、実施の形態1~13において、n型領域72に平面形状が正方形状のp型領 域73が配置された構成の並列pn層71であってもよい。このような構成の並列pn層 71は、素子活性部1および素子周縁部3に配置されていてもよいし(図48のパターン)、素子活性部1のみに配置されていてもよいし(図49のパターン)、素子周縁部3の みに配置されていてもよい(図示省略)。なお、p型領域73に平面形状が正方形状のn 型領域72が配置された構成でもよい。実施の形態15によれば、実施の形態1~13と 同様の効果が得られる。

[0121]

10

30

(実施の形態16)

図50および図51は、実施の形態16にかかる半導体装置の平面図である。図50に 示すように、実施の形態1~13において、n型領域72に平面形状が多角形状(例えば、八角形状)のp型領域73が配置された構成の並列pn層71であってもよい。このような構成の並列pn層71は、素子活性部1および素子周縁部3に配置されていてもよいし(図50のパターン)、素子活性部1のみに配置されていてもよいし(図51のパター ン)、素子周縁部3のみに配置されていてもよい(図示省略)。なお、p型領域73に平 面形状が多角形状(例えば、八角形状)のn型領域72が配置された構成でもよい。実施 の形態16によれば、実施の形態1~13と同様の効果が得られる。

【0122】

(実施の形態17)

図52および図53は、実施の形態17にかかる半導体装置の平面図である。図52に 示すように、実施の形態1~13において、n型領域72に平面形状が多角形状(例えば、六角形状)のp型領域73が配置された構成の並列pn層71であってもよい。このような構成の並列pn層71は、素子活性部1および素子周縁部3に配置されていてもよいし(図52のパターン)、素子活性部1のみに配置されていてもよいし(図53のパターン)、素子周縁部3のみに配置されていてもよい(図示省略)。なお、p型領域73に平面形状が多角形状(例えば、六角形状)のn型領域72が配置された構成でもよい。実施の形態17によれば、実施の形態1~13と同様の効果が得られる。

【0123】

なお、実施の形態14~実施の形態17において、p型領域73は、素子活性部1および素子周縁部3でそれぞれ等間隔で配置されるが、素子化成部1での配置間隔と素子周縁部3の配置間隔は同じでもよいし、異なっていてもよい。

【0124】

以上において本発明は、上述した実施の形態に限らず、種々変更可能である。例えば、 実施の形態中に記載した寸法や濃度などは一例であり、本発明はそれらの値に限定される ものではない。また、各実施の形態では第1導電型をn型とし、第2導電型をp型とした が、本発明は第1導電型をp型とし、第2導電型をn型としても同様に成り立つ。また、 本発明は、MOSFETに限らず、IGBT、バイポーラトランジスタ、FWD(Fre e Wheeling Diode、フリーホイールダイオード)またはショットキーダ イオード等にも適用可能である。

30

10

20

【産業上の利用可能性】

[0125]

以上のように、本発明にかかる半導体装置は、大電力用半導体装置に有用であり、特に、並列pn構造をドリフト部に有するMOSFET、IGBT、バイポーラトランジスタ、FWDまたはショットキーダイオード等の高耐圧化と大電流容量化を両立させることのできる半導体装置に適している。

【符号の説明】

[0 1 2 6 **]**

- 1 素子活性部
- 2 低抵抗層
- 3 素子周縁部

12 第1の並列pn層

- 13 第1の第1導電型領域
- 14 第1の第2導電型領域
- 15 第2の並列pn層
- 16 第2の第1導電型領域
- 17 第2の第2導電型領域
- 18 第3の第1導電型領域
- 19,20,21 第3の第2導電型領域

50

2	2		絶	縁	膜													
2	3	,	2	7	,	2	8		第	1	Ø	導	電	層				
2	4		第	2	Ø	導	電	層										
3	1		並	列	р	n	層											
3	2		第	4	Ø	第	1	導	電	型	領	域						
3	3		第	4	Ø	第	2	導	電	型	領	域						
4	1	,	4	2	,	4	3		第	5	Ø	第	2	導	電	型	領	域

【図1】

































【図10】













【図13】

【図14】





【図15】



【図16】







【図18】







【図20】















【図24】



【図25】



【図26】





【図28】





【図29】







【図31】



【図32】





【図33】





【図35】



【図36】



【図38】





【図39】



【図40】











【図43】









【図46】





【図47】







【図49】

57)

【図50】





【図51】

【図52】







【図54】





【図55】



【図56】







フロントページの続き

(51) Int.CI.			FΙ	
			H 0 1 L	29/06 301D
			H 0 1 L	29/44 Y
(56)参考文献	特開2003	8 - 1 1 5 5 8 9	(JP,A)	
	特開200() - 2 0 8 7 6 8	(JP,A)	
	特開2005	5 - 2 0 3 5 6 5	(JP,A)	
	特開2007	7 - 1 5 7 7 9 9	(JP,A)	
	特開平01・	138759 (JP,A)	
	特開2003	3 - 2 0 4 0 6 5	(JP,A)	
	特開2002	2 - 1 8 4 9 8 7	(JP,A)	
	特開2008	8 - 2 2 7 2 3 6	(JP,A)	
	特開2006	5 - 3 3 2 2 1 7	(JP,A)	
	特開2008	8 - 0 7 8 2 8 2	(JP,A)	
	特開2003	8 - 2 7 3 3 5 5	(JP,A)	
	特開2005	5 - 2 6 0 1 9 9	(JP,A)	
	特開2005	5 - 1 1 6 9 5 1	(JP,A)	
(58)調査したタ	}野(Int.CI.,	DB名)		
	H 0 1 L	29/78		
	H 0 1 L	21/336		

H01L 29/06