(19) **日本国特許庁(JP)** 

# (12) 特 許 公 報(B2)

(11)特許番号

特許第3875458号 (P3875458)

(45) 発行日 平成19年1月31日(2007.1.31)

(24) 登録日 平成18年11月2日(2006.11.2)

(51) Int.C1.

 $\mathbf{F} \mathbf{I}$ 

HO4B 1/40 (2006.01)

HO4B 1/40

請求項の数 4 (全 17 頁)

(21) 出願番号 特願2000-198475 (P2000-198475) (22) 出願日 平成12年6月30日 (2000.6.30) (65) 公開番号 特開2002-16524 (P2002-16524A) (43) 公開日 平成14年1月18日 (2002.1.18) 審査請求日 平成16年7月28日 (2004.7.28) (73) 特許権者 000003078

株式会社東芝

東京都港区芝浦一丁目1番1号

|(74)代理人 100058479

弁理士 鈴江 武彦

(74)代理人 100084618

弁理士 村松 貞男

|(74)代理人 100092196

弁理士 橋本 良郎

|(74) 代理人 100091351

弁理士 河野 哲

(74) 代理人 100088683

弁理士 中村 誠

|(74)代理人 100070437

弁理士 河井 将次

最終頁に続く

(54) 【発明の名称】送受信一体型高周波装置

## (57)【特許請求の範囲】

#### 【請求項1】

高周波信号が入出力される入出力端子と、

前記入出力端子に供給された第1の高周波信号を受信し、中間周波数信号に変換して出力する受信系ブロックと、

送信用の第2の高周波信号が供給される入力端子及び前記第2の高周波信号の出力状態を制御する制御信号が供給される制御端子を有し、前記入力端子に供給された第2の高周波信号を前記制御信号によって制御して前記入出力端子に供給する送信系プロックとを具備し、

前記受信系ブロック及び前記送信系ブロックを1つの筐体内に形成し、

前記送信系ブロックは、前記制御端子に供給される制御信号によって、前記第2の高周波信号のレベル及び断続状態が制御されるようにし、

## 前記筐体は、

基板の周辺を取り囲む枠状の外部シールド板と、

前記枠状のシールド板の一辺に設けられた前記入出力端子と、

前記外部シールド板で囲まれた基板を、少なくとも前記入出力端子部分を含む第1の領域と、前記入出力端子に近接する第2の領域とを含むように区分する内シールド板とを有し、

<u>前記受信系プロックは、前記第1の領域の基板に形成され、前記入出力端子に供給され</u>た第1の高周波信号を受信し中間周波数信号に変換して出力するように設け、

<u>前記送信系ブロックは、前記第2の領域の基板に形成され、送信用の第2の高周波信号</u>を処理して前記入出力端子に出力するように設け、

前記外部シールド板の前記入出力端子を設けた一辺に隣接しかつ前記送信系ブロックに 面する他の辺に、前記受信系ブロックからの出力信号を導出する出力端子、及び前記送信 系ブロックに前記第2の高周波信号を供給する前記入力端子を設け、

<u>前記入力端子と前記出力端子間の間隔を30mm以上、60mm以内に設定したことを特徴とする</u>送受信一体型高周波装置。

## 【請求項2】

前記外部シールド板は、前記基板の周辺を取り囲むように、対向する第 1 、第 2 の辺、 及び対向する第 3 、第 4 の辺にて方形状の前記外囲器を形成し、

<u>前記入力端子は、前記第1のシールド板の前記第1の辺に設けられ、かつ第1の辺の中</u>心位置から第3の辺側にずれた位置に設けられており、

前記外囲器内は、前記内部シールド板により、前記入出力端子から前記第3及び第2の 辺に沿い前記第4の辺に向かって形成された第1の領域と、前記第1の辺と前記第4の辺 が接合する角の部分に形成された第2の領域と、第1の領域と第2の領域の領域外の残余 の部分に形成された第3の領域とに区分され、

<u>前記受信系ブロックは、前記第1の領域内の基板に形成され、前記入出力端子に供給さ</u>れた第1の高周波信号を受信し、中間周波数信号に変換して出力し、

前記受信系ブロックからの出力信号を導出するため、前記出力端子は、前記第1のシールド板の前記第4の辺に設けられ、

<u>前記送信系プロックは、前記第2の領域内の基板に形成され、送信用の第2の高周波信</u>号を処理して前記入出力端子に出力し、

前記入力端子は、前記送信系ブロックに前記第2の高周波信号を供給するとともに前記第2の高周波信号の出力応対を制御する制御信号を供給するため、前記第1のシールド板の前記第4の辺に設けられたことを特徴とする請求項1記載の送受信一体型高周波装置。

## 【請求項3】

前記第3の領域内の基板には、前記受信系ブロック及び前記送信系ブロックに電源電圧 を供給するための直流 - 直流変換回路を設けたことを特徴とする 請求項1記載の送受信一 体型高周波装置。

#### 【請求項4】

前記信号入力端子からの高周波信号を受けて送信処理部に与える平衡 2 端子入力回路を 設け、前記平衡 2 端子入力回路は、前記高周波信号が入力した直後には接地回路が無い平 衡 2 端子低域通過フィルタであることを特徴とする 請求項 1 記載の送受信一体型高周波装 置。

【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

この発明は、例えば、双方向ケーブルテレビジョンネットワーク(CATV網)に接続される端末側で使用される送受信一体型高周波装置に関する。

[0002]

## 【従来の技術】

近年、放送技術、通信技術のマルチメディア化、デジタル化に伴い、放送と通信技術分野の融合が実現しつつある。例えばCATV回線では、電話回線に比較して大量のデータ伝送能力を有するので、CATV回線を利用してネットワークを構築し、そしてインターネットを経由したデータ通信サービスを行うことが考えられている。この場合は、CATV網には加入者端末である通信機器(例えばパソコン)が接続され、パソコンは、CATV網、インターネットを経由してサーバーをアクセスすることになる。

### [0003]

このようなシステムでは、加入者宅にCATV回線とのインターフェースとなるケーブルモデムと呼ばれるユニットが設置され、このケーブルモデムに上記パソコンを接続して使用す

10

20

30

40

る。これによりユーザがCATV放送センターを介してインターネット等の外部ネットワークにアクセスすることを実現している。

#### [0004]

CATV放送では、通常90乃至860MHz程度の高周波信号(下り信号:ダウンストリーム)を利用して、センター局から各家庭に放送信号を配信している。受信端末では、上記の高周波信号をケーブルモデム内のチューナにより、1回乃至3回の周波数変換により中間周波数に変換した後、デジタル復調を行う。さらにこれに加えて、QPSKや16QAM方式によりデジタル変調された情報を、通常5乃至65MHz程度の高周波信号(上り信号:アップストリーム)で、各端末からセンターに向けて送信を行うことができるようになっている。

[0005]

下り信号のレベルは、ケーブルモデムの入力端で通常 - 1 5 乃至 + 1 5 d BmVと微弱であり、上り信号のレベルはケーブルモデムの出力端で通常 + 8 乃至 + 5 8 d BmVである。

[0006]

ケーブルモデムの上り信号出力端子は、同軸ケーブルを介して屋外のラインに接続されるが、誘導雷などによる過電圧が加わると、モデムの半導体素子が破壊する危険がある。このため、高周波信号線路路で過電圧による破壊を防止する方法としてハイパスフィルタやダイオードを用いた保護回路を設ける方法が知られている。しかし信号送信回路においては、出力レベルが最大 + 5 8 d BmVと大きいので、保護回路により高周波成分(2次、或は3次の高調波)が発生することがある。

[0007]

また、上り信号は、他のユーザからの上り信号と時間的に重ならないように、制御される。このために上り信号送信回路には、送信時間帯が割り当てられ、割り当てられた送信時間帯以外は、上り信号送信回路は非動作状態に制御される。仮に割り当てられた送信時間帯以外に、上り信号送信回路が能動状態で雑音を送出し続けた場合、この時間帯に送信を割り当てられている他のユーザの上り信号に対して雑音が重畳され、センターで正しい信号を受信できないことになる。

[00008]

上り信号と下り信号とは、1本の同軸ケーブルを共用している。このためにケーブルモデム内のチューナに内蔵された分波器(Diplexer)により、前記上り信号と下り信号とは周波数的に分離される。分波器では、上り信号と下り信号とが互いに干渉しないようにアイソレーションを十分に確保する必要がある。

[0009]

また、ケーブルモデムの各部品の小型化、さらにはIC化が進むと、下り信号の中間周波数と、上り信号とのアイソレーションも十分確保する必要がある。

[0010]

さらにまた、ケーブルモデムにおいては、上り信号の送信と同時に下り信号の受信も行われる。このため、上り信号の出力時も停止時もともに下り信号の受信が安定して得られるように設計する必要がある。

[0011]

【発明が解決しようとする課題】

上記したようにケーブルモデムの設計上では、次のような課題に注目する必要がある。

[0012]

(1)上り送信信号のレベルが高いため、過電圧保護回路で発生する高調波成分が、微弱な下り信号に妨害を与える危険性がある。例えば40MHzで上り信号を送信している場合に、40MHzの3次高調波(120MHz)が、120MHzの下り信号に妨害を与える可能性がある。

[0013]

(2) あるユーザのケーブルモデムが、割り当てられた送信時間帯を超えて連続して能動 状態を続けたような場合、雑音がケーブル上に送出され、他のユーザのケーブルモデムの 10

20

40

50

上り信号がセンター局において正しく受信できない場合ある。

#### [0014]

(3) 部品の小型化のために、上り信号(送信信号)を発生させる回路と、下り中間周波信号を処理する回路とをLSI化した場合、各回路と高周波処理部との接続ライン間で上り送信信号が下り中間周波信号に妨害を与える可能性がある。

#### [0015]

(4)上り信号送信回路は、送信時間帯と非送信時間帯で断続されるが、この断続に伴い上り信号送信回路の回路電流が変化し、下り信号の周波数変換を行う局部発振器の電源電圧にリップルを生じる可能性がある。局部発振器の電源電圧にリップルが生じると、サイドバンドスプリアスを生じ、下り信号の受信品位を劣化させることになる。

### [0016]

この発明は、上記の事情に対処すべくなされたもので、ケーブルモデム等において通信品 位が良く、信頼性の高い送受信一体型高周波装置を提供することを目的とする。

### [0019]

またこの発明は、上り送信信号を発生させるための回路と下り中間周波信号を処理する回路とを一体化してLSIで構成したとしても、高周波処理部との接続ライン間のアイソレーションを十分確保し、通信品位と信頼性とを維持できる送受信一体型高周波装置を提供することを目的とする。

## [0020]

さらにまたこの発明は、上り信号送信回路の能動状態と非能動状態とを切り換えても、下り受信信号の周波数変換を行うための局部発振器の電源電圧にリップルが生じるのを抑え、下り受信信号の受信品位を良好に維持できる送受信一体型高周波装置を提供することを目的とする。

### [0021]

## 【課題を解決するための手段】

この発明は、高周波信号が入出力される入出力端子と、前記入出力端子に供給された第1の高周波信号を受信し、中間周波数信号に変換して出力する受信系ブロックと、送信用の第2の高周波信号が供給される入力端子及び前記第2の高周波信号の出力状態を制御する制御信号が供給される制御端子を有し、前記入力端子に供給された第2の高周波信号を前記制御信号によって制御して前記入出力端子に供給する送信系ブロックとを具備し、前記受信系ブロック及び前記送信系ブロックを1つの筐体内に形成し、前記送信系ブロックは、前記制御端子に供給される制御信号によって、前記第2の高周波信号のレベル及び断続状態が制御されるようにし、前記筐体は、基板の周辺を取り囲む枠状の外部シールド板と、

前記枠状のシールド板の一辺に設けられた前記入出力端子と、前記外部シールド板で囲まれた基板を、少なくとも前記入出力端子部分を含む第1の領域と、前記入出力端子に近接する第2の領域とを含むように区分する内シールド板とを有し、前記受信系ブロックは、前記第1の領域の基板に形成され、前記入出力端子に供給された第1の高周波信号を受信し中間周波数信号に変換して出力するように設け、前記送信系ブロックは、前記第2の領域の基板に形成され、送信用の第2の高周波信号を処理して前記入出力端子に出力するように設け、前記外部シールド板の前記入出力端子を設けた一辺に隣接しかつ前記送信系ブロックに面する他の辺に、前記受信系ブロックからの出力信号を導出する出力端子、及び前記送信系ブロックに前記第2の高周波信号を供給する前記入力端子を設け、前記入力端子と前記出力端子間の間隔を30mm以上、60mm以内に設定したことを特徴とする

## [0030]

#### 【発明の実施形態】

以下、この発明の実施の形態を図面を参照して説明する。

## [0031]

図1はこの発明が適用された高周波装置の全体的な構成を示している。破線100で囲

10

20

30

40

むブロックは受信系ブロックを示し、破線 2 0 0 で囲まれたブロックが<u>送信</u>系ブロックを示している。入出力端子 1 0には、CATV網の同軸ケーブルが接続される。入出力端子 1 0は、高域通過フィルタ 1 0 1 に接続される。入出力端子 1 0には、また後述する低域通過フィルタ 2 0 1 が接続されている。

## [0032]

入出力端子10に導入された下り信号(高周波受信信号)は、高域通過フィルタ101を介して自動利得制御回路102に入力され、利得を制御され、増幅器103,高域通過フィルタ104を介してスイッチ105に入力される。

#### [0033]

スイッチ 105 の出力端は、UHF用のUHF帯域通過フィルタ 106、VHF高域用の高域VHF帯域通過フィルタ 1 1 1、VHF低域用の低域VHF帯域通過フィルタ 1 1 2 に接続されている。スイッチ 105 には、タイミング制御回路 1 1 4 からバンド切り換え制御信号が与えられている。UHF帯域通過フィルタ 1 06 の出力端は、周波数変換器 107 に接続され、高域VHF帯域通過フィルタ 1 1 2 の出力端は周波数変換器 1 1 3 に接続されている。

#### [0034]

周波数変換器 1 0 7、周波数変換器 1 1 3 の出力は、中間周波数信号であり、中間周波数帯域を通過帯域とするSAWフィルタを用いた中間周波数帯域通過フィルタ 1 2 1 に入力される。この中間周波数帯域通過フィルタ 1 2 1 の出力は、増幅器 1 0 8 で増幅され、自動利得制御回路 1 0 9 において利得制御される。利得制御された中間周波数信号は、増幅器 1 1 0 に入力されて、所定の出力レベルに増幅され、中間周波数信号出力部 1 2 2 の端子に導かれる。

## [0035]

AGC制御回路121は、端子123から与えられる高周波用AGC信号により利得制御される

#### [0036]

次に送信処理部200について説明する。

## [0037]

送信処理部206には、入力端子212、低域通過フィルタ(平衡2端子回路)204を介して、送信信号が入力される。またこの送信処理部206には、入力端子211を介して制御信号が入力される。送信処理部206は、半導体素子を含む回路であり、センター局の指令に応じて送信信号を適正レベルに調整する。送信処理部206は、端子211に与えられる制御信号に応じて送信信号を断続するために、能動状態、非能動状態に切り換え制御される。送信処理部206の出力信号は、過電圧破壊保護回路203を経由した後、高域通過フィルタ202、低域通過フィルタ201を経由し、入出力端子10に導出される。低域通過フィルタ201と高域通過フィルタ101とは、分波器を構成している。また送信処理部206には、経過時間検出部を備えており、制御端子213の信号に基づいて必要以上連続して送信状態が続いたことを検出し、その検出信号によって送信を停止するようにしている。

### [0038]

ここで、高域通過フィルタ202は、遮断周波数が送信帯域の下限周波数(通常5 MHz)未満に設定され、低域通過フィルタ201の遮断周波数は送信周波数帯域の上限周波数(通常米国では42 MHz,日本では50 MHz、欧州では65 MHz)よりも高い周波数に設定される。過電圧破壊保護回路203は、必ずしも必要ではないが、雷などによる過電圧対策としては、これを設けたほうがより好ましい。

## [0039]

ここで、上記の高域通過フィルタ 2 0 2 は、過電圧を減衰するために設けられたものである。入出力端子 1 0には、誘導雷などの過電圧がかかる。このために、送信処理部 2 0 6 の半導体素子を破壊するのを防止する必要があるからである。

## [0040]

50

40

20

20

30

40

50

高域通過フィルタ 2 0 2 と低域通過フィルタ 2 0 1 と、受信系ブロック 1 0 0 との関係を述べる。高域通過フィルタ 2 0 2 は、その遮断周波数を送信帯域の下限周波数(通常 5 MH z ) より低く設定する必要がある。また、回路全体の小型化を図る必要がある。このためには、高域通過フィルタ 2 0 2 として、フェライトコアを用いたインダクタを用いる。しかしフェライトコアは、 + 5 8 d m Bにも至る高いレベルの高周波信号が通過する際には、高調波などの非線形歪を生じる事が知られている。例えば 4 0 MH z の上り信号を出力した場合には、 3 次高調波(1 2 0 MH z )が生じる。この 3 次高調波は、受信系ブロック 1 0 0 の受信帯域内であるために 1 2 0 MH z の下り信号に妨害を与えることになる。そこでこの発明では、高域通過フィルタ 2 0 2 の後段に低域通過フィルタ 2 0 1 を接続するものである。これにより高調波成分を十分抑圧し、下り信号に妨害を与えないように図っている。

[0041]

さらにこのシステムでは、送信処理部 2 0 6 に含まれる半導体素子をより一層確実に保護するために、過電圧破壊保護回路 2 0 3 を設けてもよい。

#### [0042]

図 2 には、過電圧破壊保護回路 2 0 3 の各種の回路例を示している。図 2 ( a ) の回路は、信号ライン 2 2 0 と接地間に、直列接続されたツェナーダイオード 2 2 1 と 2 2 2 を有する。そしてツェナーダイオード 2 2 1 と 2 2 2 のアノードが互いに向き合って接続されている。ツェナーダイオード 2 2 1 のカソードは、信号ライン 2 2 0 に接続され、ツェナーダイオード 2 2 2 のカソードは接地されている。ツェナーダイオード 2 2 1 のツェナー電圧をVz1、ツェナーダイオード 2 2 2 の順方向電圧をVF2 とした場合、信号ラインにVz1 + VF2 以上の正の過電圧が印可された場合でも、信号ライン 2 2 0 の電圧は、Vz1 + VF2 に維持される。逆にツェナーダイオード 2 2 1 の順方向電圧をVF1、ツェナーダイオード 2 2 0 の電圧をVF1 、ツェナーダイオード 2 2 0 の電圧をVF1、ウェナーダイオード 2 2 0 の電圧をVF1 、ウェナーダイオード 2 2 0 の電圧をVF1 ・ VF2 に維持される。

#### [0043]

よって、送信処理部 2 0 6 の半導体素子に印可される最大過電圧は、 $Vz\,1+VF\,2$ 、 $VF\,1+V\,2\,2$  までとなり、 $Vz\,1$ ,  $Vz\,2$  を適正に設定することで当該半導体素子を保護することができる。

## [0044]

またツェナーダイオード221、222の端子間容量をCzとした場合、信号ライン220と接地間には、Cz/2の容量を持つことになるので、この容量を無視できる値まで低減する必要がある。その方法としては、端子間容量が小さいツェナーダイオードを選択することが重要である。一般にツェナーダイオードはツェナー電圧が低いほど端子間容量が増加するため、必要に応じて他の回路と組み合わせることが好ましい。

## [0045]

図 2 ( b ) の回路について説明する。この例は、図 2 ( a ) の回路と同様な動作を得る。この回路は、図 2 ( a ) のツェナーダイオード 2 2 1 、 2 2 2 の接続極性を逆にした例である。

## [0046]

図 3 は、さらに過電圧破壊保護回路 2 0 3 の各種の回路例を示している。図 3 ( a ) の回路は、信号ライン 2 2 0 と接地間に、ツェナーダイオード 3 0 1 とダイオード 3 0 3 の直列回路、及びダイオード 3 0 4 とツェナーダイオード 3 0 2 の直列回路とを並列接続した回路である。ツェナーダイオード 3 0 1 と ダイオード 3 0 3 とは、互いのカソードが共通接続され、ツェナーダイオード 3 0 2 と ダイオード 3 0 4 は、ツェナーダイオード 3 0 1 、3 0 2 よりも端子間容量が小さく且つ逆

耐圧電圧が高いスイッチングダイオードである。

#### [0047]

一般にスイッチングダイオードと分類されるダイオードは、ツェナーダイオードよりも端子間容量が小さく且つ逆耐圧が高い特徴がある。

[0048]

(7)

[0049]

図3(b)は、図3(a)の回路に比べて、各ツェナーダイオード304とダイオード302の配置関係が入れ替わり、互いのダイオードのアノードが共通接続された例である。この回路も先の回路と同様な効果を奏する。図3(c)は、図3(a)の回路に比べて、ダイオード303と、301が入れ替わり、互いのダイオードのアノードが共通接続された例である。この回路も先の回路と同様な効果を奏する。図3(d)は、図3(b)の回路に比べてダイオード301と、303が入れ替わり、互いのダイオードのアノードが共通接続された例である。この回路も先の回路と同様な効果を奏する。

[0050]

図4は、さらにこの発明に係る過電圧保護回路の応用例である。

[0051]

この回路では、ツェナーダイオード401、<u>ツェナー</u>ダイオード402が過電圧保護回路を構成し、全体では低域通過フィルタを構成するものである。つまり、ダイオード401、402が低域通過フィルタの一部を構成するものである。この様にするとダイオードの端子間容量による影響を低減できる。

[0052]

具体的には、端子400はインダクタ411、コンデンサ412を介して接地される。またインダクタ411とコンデンサ412の接続点は、ダイオード401、402の直列回路に接続されるとともに、インダクタ413、コンデンサ414の一方の端子に共通接続される。このインダクタ413、コンデンサ414の他方の端子は、共通にコンデンサ415を介して接地されるとともに、端子416に接続されている。

[0053]

この低域通過フィルタは、遮断周波数が  $80\,MHz$  程度の  $75\,$  <u>オーム</u>系のフィルタであり、コンデンサ 412 の容量値は、20 乃至 40p F程度である。一方、過電圧保護回路 401、402 の容量値はCz/2 が一般に 2 乃至 20p Fであるため、コンデンサ 412 の容量値をCz/2 相当分だけ減らすことで、実質的に過電圧保護回路の端子間容量は悪影響を与えないことになる。

[0054]

図5はこの発明に係る高周波装置の送信処理部206或はその周囲も含めた特徴部を示す。上り信号は、入力端子501を介して可変利得制御増幅器502に入力される。上り信号は、図1の送信信号入力端子212、低域通過フィルタ204を介して送信処理部206に入力される。送信処理部206では、送信信号を受け取り利得を制御してレベル調整された上り信号を生成する。上り信号は、先の可変利得増幅器502で後述する利得制御を受ける。この可変利得制御増幅器502の出力端子は、スイッチ部503の一方の入力端子5aに接続され、このスイッチ部503の他方の入力端子5bは、抵抗504を介して接地されている。このスイッチ部503は、出力端子505に接続される。この出力端子505の出力信号は、図1の過電圧保護回路203を介して高域通過フィルタ202へ供給されることになる。

[0055]

20

40

30

10

20

30

40

50

ここで、制御信号入力端子 5 1 1 は、図 1 の制御信号入力端子 2 1 3 に相当する。この入力端子 5 1 1 は、インバータ 5 1 2、5 1 3を直列に介してアンド回路 5 1 4 の一方の入力端に接続されている。またインバータ 5 1 2 の出力端は、抵抗 5 1 5 を介してトランジスタ 5 1 6 のベースに接続されている。このトランジスタ 5 1 6 のエミッタは接地され、コレクタは、電源端子 5 1 8 と接地間に接続された抵抗とコンデンサによる時定数回路 5 1 7 に接続されている。またこの時定数回路 5 1 7 の出力端子は、比較器 5 2 2 の一方入力端に接続されている。さらに前記時定数回路 5 1 7 と電源端子 5 1 8 との接続点は、抵抗 5 1 9 と 5 2 0 の接続点は、比較電圧として利用されるもので、この比較電圧は、比較器 5 2 2 の他方の入力端に接続されている。この比較器 5 2 2 の出力端子は、先のアンド回路 5 1 4 の他方の入力端に接続されるとともに、増幅器 5 0 2 の断続制御端子に接続されている。

[0056]

アンド回路 5 1 4 の出力端子は、スイッチ部 5 0 3 の制御端子に接続されている。このスイッチ部 5 0 3 は、割り当てられた時間に上り信号が送出されるように、上り信号の断続を制御するスイッチである。

[0057]

次に上記の回路の動作を図5(b)を参照して説明する。

[0058]

制御端子511には、図5(b)の(b-1)に示すようなオンオフ制御信号が入力される。このオンオフ制御信号がハイレベルのときは、トランジスタ516がオフに成るために時定数回路517に充電が行われ、比較器522の一方の入力端子に供給される信号は、図5(b)の(b-2)に示すような波形となる。この波形の最高電位は、正常動作のときは比較電圧を超えない程度であり、比較器522の出力は、ハイレベルを維持する(図5(b)の(b-3)参照)。この結果、アンド回路514の一方に入力する信号は、制御信号(b-1)と同じ波形となる。よって、スイッチ部503は、制御信号に追従して応答し、制御信号がローレベルの時はオフする。

[0059]

これに対して、何らかの異常で、制御信号がハイレベルを連続した場合、各部の信号波形は、図5(c)に示すような波形となる。図5(c)の(c・1)は、制御信号であり、(c・2)は、時定数回路517の出力であり、比較電圧を超えるようになる。この結果、時定数回路517の出力が、比較電圧を超えたところで比較器522の出力(c・3)がハイレベルからローレベルに反転し、この結果、アンド回路514の出力(c・4)は、ローレベルとなる。また利得制御増幅器502の制御端子には、ローレベルの制御信号が供給される。このような状態では、スイッチ部503はオフし、利得制御増幅器502も非動作状態となる。

[0060]

このように2段階で上り信号を遮断するために、送信処理部206の内部で生じる雑音をより一層外部に漏らすことがなくなる。送信処理部206がスイッチ部503をICの外部に有し、増幅器502をICの内部に有した場合、増幅器502が完全にオフしないと、ICの出力端子から雑音が漏れることがある。しかし、このシステムでは、双方ともオフ状態となるために、雑音漏れを一層抑圧し、他のユーザの送信に悪影響を与えることがない。また、雑音漏れがないので、下り信号などを処理する他の回路へ悪影響を与えることがない。

[0061]

図6はこの発明の高周波装置にかかる特徴部をさらに示している。

[0062]

図 6 において、 6 1 は、筐体モジュールを $\overline{\text{-}1}$ し、このモジュール 6 1 内には基板 6 0 1 が設けられている。基板 6 0 1 は、図 1 で示した受信系ブロック 1 0 0 と送信系ブロック 2 0 0 とを搭載している。そのさらにこの基板 6 0 1 の外周縁は、モジュール 6 1 の外囲

器を構成するシールド板 6 0 2 により囲まれている。シールド板 6 0 2 は、基板の面に対して垂直方向へ平面を配置するように基板 6 0 1 を囲むように取り付けられている。この基板 6 0 1 は平面形状がほぼ長方形状である。

#### [0063]

603は、シールド板602の短辺部6aに外側に突出して取り付けられた同軸ケーブル取り付け部であり、ここに高周波信号(下り信号)が導入されるし、また、上り信号が出力される。同軸ケーブル取り付け部603とは反対側の短辺部6bには、シールド板602の内側に間隔W1を有するように第1の仕切り板(シールド板)604が配置されている。さらにまた、シールド板602の内側であって長辺部6cと並行になり間隔W2を有するように第2の仕切り板(シールド板)605が設けられている。このシールド板605の一方端は、短辺部6aの内面に突き当たり、他方端は、仕切り板604にほぼ直角に突き当たる。

#### [0064]

さらにまた、シールド板 6 0 2の長辺部 6 c の内面と、シールド板 6 0 5 の内面との間には、シールド板 6 0 2 の短辺部 6 a から間隔W 3 をおいて、第 3 の仕切り板(シールド板) 6 0 6 が設けられている。

## [0065]

#### [0066]

上記の結果、基板601上には、複数のシールド板により囲まれた領域A、B、C、D、Eが生じている。ここで領域Aには分波器が配置され、領域B、Cには受信系ブロックが配置され、特に領域Cは、中間周波数を扱う回路部が配置される。さらに領域Dには送信系ブロックが配置される。また領域Eには、直流 - 直流変換器300が配置される。

#### [0067]

上記の配置により、送信処理部 2 0 6 は、送信信号や制御信号をモジュールに入力する端子 2 1 1 , 2 1 2 に入力した直後に必要な処理を行うことができ、外部回路と端子と送信系ブロックまでの間を最短距離の回路構成で実現できる。そして、送信系ブロックへ入力する信号の不要輻射が、他の回路へ妨害を与えるのを軽減できる。さらには、上り信号送信処理部 2 0 6 へ入力する上り信号や制御信号の不要輻射が、他の回路へ妨害を与えるのを軽減できる。

#### [0068]

さらにまた、仕切り板(シールド板)607、604で形成された間隔により、送信系ブロックへ入力する上り信号や制御信号の不要輻射が、受信系ブロックの出力信号(特に端子122に取り出される中間周波数信号)に対して悪影響を与えるのを軽減できる。また逆に受信系ブロックの出力信号の不要輻射が、送信系ブロックへ入力する送信信号に対して悪影響を与えるのを軽減できる。

## [0069]

さらに、仕切り板607,604で形成される間隙部分には、直流・直流変換器300を配置している。これにより直流・直流変換器300にて発生する不要輻射が仕切り板607、604、605、シールド板の長辺部6dで遮断され周囲の回路へ悪影響を与えるのを抑圧できると共に、この仕切り板607,604間の間隔を有効利用している。

## [0070]

また、この発明では、シールド板602の長辺部6dに、受信系ブロックの中間周波数信号を取り出すために設けられた1つ又は2つの出力端子122と、前記長辺部6dに、前記送信系ブロックに対して制御信号を与えるための入力端子212とが所定間隔で設けられ、前記出力端子122と212の間隔がいずれもに対しても30mm以上で、且つ60mm以下に成るようにしている。

## [0071]

20

30

つまり、図に示す端子間の間隔L1、L2、L3、L4 はいずれも30 mm以上、且つ60 mm以下である。前記の30 mm以上とすることにより、送信系ブロックに入力する送信信号や制御信号の不要輻射が、受信系ブロックから得られる受信信号に悪影響を与えるのを軽減できる。また逆に受信系ブロックから得られる受信信号の不要輻射が、送信系ブロックに入力する送信信号や制御信号に悪影響を与えるのを軽減できる。

## [0072]

さらにまた、上記の60mm以下とすることにより、モジュール61に入力するための送信信号を生成する回路と、前記受信系ブロックからの受信信号を処理する回路とから、モジュール61に導かれる接続線を不要に引き回す必要がないために、接続線間の相互誘導による悪影響を軽減できる。

[0073]

またこの発明では、次のような特徴も備える。

[0074]

前記平衡2端子入力回路204は、前記制御信号が入力した直後には接地回路が無い平衡2端子低域通過フィルタである。これにより、送信信号がモジュール61に入力された直後に、送信信号に重畳している不要成分を抑圧することができる。また接地回路を持たない低域通過フィルタであるために、モジュール61の接地回路に送信信号から除去された不要成分が、モジュール61の接地回路に流れ込まず、モジュールに与える妨害を軽減できる。

[0075]

また入力端子 2 1 2 に平衡入力する送信信号が、モジュール外部の回路からの不要輻射により不要信号が重畳された場合、あるいは送信信号生成回路(図示せず)において同位相成分のクロック信号などが重畳された場合においても、平衡 2 端子回路の特性として同位相成分を相殺することができるので、送信信号に重畳された妨害成分を低減することができる。

[0076]

図7には、上記の平衡2端子回路(低域通過フィルタ)204の回路例を示している。この回路は例えば端子701,702の間にコンデンサ703を有する。端子701は、インダクタ704、コンデンサ705の並列回路を介してコンデンサ706の一方の電極に接続され、端子702は、コンデンサ707、インダクタ708の並列回路を介してコンデンサ706の一方の電極に接続される。コンデンサ711の一方の電極に接続される。コンデンサ711の一方の電極に接続される、コンデンサ711の一方の電極に接続されてコンデンサ711の両端に接続されてコンデンサ711の両端はトランス714の一次側コイルの両端にそれぞれ接続されている。このトランス714の2次側のコイルに出力端子715が接続されている。

[0077]

さらにまたこの発明の高周波装置は、次のような特徴も備えている。

[0078]

図8(a)は、上記した基板601に搭載されている回路を、電源供給の面から区分して示す図である。この高周波装置は、下り信号を処理する受信系ブロック100と上り信号を出力する送信系ブロック200とに対応した、別々の電源端子801、802を設けている。これにより、各ブロックの電源電圧は、十分なアイソレーションを持つことになる。これにより、送信処理部206が上り信号を送出するために断続制御され、回路電流が変動しても、下り信号の特に周波数変換を行う局部発振器の電源に妨害を与えることがない。よって受信信号の品位を確保するのに有効である。

[0079]

図8(b)の例は、受信系ブロック100において、局部発振器<u>100A</u>(図1の位相同期発振器115の部分)に対しては、独立した電源端子803を設け、受信系ブロック100の他の回路及び送信系ブロック200に対して電源電圧を供給する電源端子804

10

20

30

40

10

20

30

40

50

を設けた例である。この様に構成しても送信処理部 2 0 6 が上り信号を送出するために断続制御され、回路電流が変動しても、下り信号の特に周波数変換を行う局部発振器の電源 に妨害を与えることがない。

[0800]

図8(c)の例は、送信系ブロック200の送信処理部206において、特に上り信号を送出するために断続制御されたとき、回路電流が変動する電流変動回路20に対しては、独立して電源端子805を設けた例である。そして、電流変動回路20を除く他の送信系ブロック内の回路と、受信系ブロック100に対して電源電圧を供給する電源端子806を設けている。この場合も上り信号を送出するために断続制御され、電流変動回路20の回路電流が変動しても、他の回路への悪影響がない。

[0081]

さらにまたこの発明の高周波装置は次のような特徴も備えている。

[0082]

図9(a)には、送信処理部206において、スイッチ部503(図5参照)が断続することにより、回路電流が変化するのを抑制する手段を示している。図9において増幅器502の出力はスイッチ部503を介して出力端子505に導出される。

[0083]

スイッチ部 5 0 3 は、半導体を用いたスイッチング素子で構成されており、9 0 1 は電源供給部であり、端子 9 0 3 から電源電圧が供給されている。またスイッチ部 5 0 3 には、制御端子部 9 0 2 が設けられており、ここには、アンド回路 5 1 4 からの制御信号が供給される。ここで、電源供給部 9 0 1 には電源端子 9 0 3 に接続された電流補完回路 9 1 0 が設けられている。即ち、端子 9 0 3 は、トランジスタ 9 1 1 のコレクタに接続される。このトランジスタ 9 1 1 のエミッタは、抵抗 9 1 2 を介して接地され、また抵抗 9 1 3 を介してベースに接続されている。さらにこのベースは、抵抗 9 1 5 を介して、先の制御端子部 9 0 2 に接続されている。またこのベースは、コンデンサ 9 1 4 を介して接地されている。

[0084]

次に動作を説明する。

[0085]

今、アンド回路 5 1 4 からの制御信号がローレベルであるとすると、スイッチ部 5 0 3 がオンし、電流消費される。逆に、アンド回路 5 1 4 からの制御信号がハイレベルであるとすると、スイッチ部 5 0 3 がオフして電流消費が無くなるが、今度は、トランジスタ 9 1 1 がオンして電流が消費される。ここで、電流補完回路 9 1 0 の電流消費量をスイッチ部 5 0 3 の電流消費量とほぼ等しくすることで、端子 9 0 3 から見た電流変動は少ないものとなる。例えば、双方の電流消費量の差を 1 0 mA以下とすることで、端子 9 0 3 から見た電流量の変動は、スイッチ部 5 0 3 の断続にかかわらず 1 0 mA以下とすることができる。

[0086]

図9(b)には、端子902がハイレベル、ローレベルに変化したときの、スイッチ部503の消費電流、電流補完回路910の消費電流を示し、端子903から見た電流変化量を示している。この図から、結局、端子903から見た電流変化量は、I、とIとの差になる。

[0087]

図10はさらに別の実施の形態である。この実施の形態では、スイッチ部503と全く同様なスイッチ部503aを用意する。そしてスイッチ部503の出力端をスイッチ部503aの入力端に接続し、このスイッチ部503aの出力端を終端抵抗921を介して接地する。また制御端子部902aに対しては、インバータ920を介してアンド回路514からの制御信号を入力するように構成している。さらに電源電圧が供給される端子903を電源供給部901aに接続する。

[0088]

これによりスイッチ部503と503aとは、制御信号により相補的に断続動作し、片方

がオンの時は他方がオフの関係となり、消費電流も相補的になる。この結果、端子903から見た消費電流はスイッチ部503がオンオフしても変動が少なく変動量を10mA以下に抑えることができる。

#### [0089]

図11はさらに別の実施の形態である。この実施の形態は、スイッチ部503として、オフ時には、端子505が抵抗930を介して終端するスイッチ素子を用いている。この様なスイッチ素子としては、FET、特にGaAsFETによりスイッチングする回路又は部品が好適し、1mA以下の変化量にすることも可能である。

#### [0090]

図12は、さらにこの発明の高周波装置の特徴部を示している。

#### [0091]

図12には、図1の一部を取り出して特徴部を示している。この発明では,高周波信号をレベル制御する利得制御部102は、各種の減衰量を有する減衰器4a,4b,4c,…で構成され、いずれか1つがAGC制御部121により選択的に接続されるようになっている。高周波信号は、周波数変換器107又は113により周波数変換されて中間周波数信号を増幅するプログラマブル利得制御増幅器109に入力されて利得制御される。このように本発明の高周波装置では、高周波利得制御部、中間周波利得制御部がデジタル的な制御データで制御される。また高周波利得制御部は5dB程度のステップで切り替わるように減衰器の減衰量が精度良く調整されている。これに対して中間周波利得制御部では細かいステップで利得制御できるように設計されている。

## [0092]

この結果、高周波信号及び中間周波信号の利得制御情報は、デジタルデー<u>タで</u>ある。このために、システムコントロール部(図示せず)は、CATV網から入力する信号の入力レベルを正確なAGC情報で把握することができる。

#### [0093]

上記したようにこの発明によれば、入出力端子から加わった誘導雷による過電圧は、高域通過フィルタ202により減衰され、送信処理部206の半導体素子を保護することができる。また高域通過フィルタ202にフェライトコアが用いられ、その不要高調波成分が生じたとしても、この不要高調波成分は、低域通過フィルタ201により減衰され、受信系ブロックや同軸ケーブル側に漏れることがない。よって、システム全体の信頼性を向上できる。

## [0094]

さらにまた過電圧保護回路 2 0 3 が追加されることにより、なお一層、保護能力を向上することができる。また、図 2 、図 3 に示したような構成の過電圧保護回路を採用することにより、正・負の両極性の過電圧に対しても、保護機能を得ることができる。また高周波回路に対して有害な端子間容量(信号ラインと接地間の容量)を低減できる。また、ツェナーダイオードと、容量が小さい通常のダイオードを用いることで、一層、上記端子間容量を低減できる。

## [0095]

また、本発明の装置のような回路ブロックの配置構成、つまり、

送信系ブロックをシールド板 6 0 2 の長辺部 6 d の直ぐ内側に配置することにより、送信信号が送信系ブロック以外の回路へ不要輻射として妨害入力するのを抑圧できる。またシールド板 6 0 4 、 6 0 7 により送信系ブロックと中間周波数信号出力部とが間隔を持って離れた配置にしているので、送信系ブロックを制御する制御信号が受信系の中間周波数信号に妨害を与えるのを抑圧でき、また逆に中間周波数信号が送信系ブロックの送信信号に対して妨害を与えるのを抑圧できる。

#### [0096]

またモジュールに接続される外部端子を図6で示したような間隔を持つ配置としたことにより、送信信号を入力するための端子212と、中間周波数信号を導出する端子122との各不要輻射が互いに妨害するのを軽減でき、また印刷配線基板(基板601)上の送信

10

20

30

40

信号接続線と受信信号接続線からの不要輻射が相互に悪影響を与えることを軽減できる。

#### [0097]

また直流 - 直流変換器 3 0 0 は、図 6 に示すように配置したために、ここで発生する不要輻射が、送信信号、中間周波数信号など周囲の信号に妨害を与えるのを軽減できる。

#### [0098]

また平衡2入力回路(204)を用いたことにより、送信信号に重畳された妨害成分を低減することができる。また入力側で接地回路を有しない平衡2入力回路(図7)を用いることで、送信信号に重畳されている不要成分が接地回路に漏れることがなく、装置の動作性能を高性能とすることができる。

#### [0099]

さらにまた、図8に示したような電源供給形態とすることにより、送信系ブロックの断続制御される回路の電流変化があっても、周波数変換器の性能を劣化させることがない。周波数変換のために使用される局部発振器の動作が安定している。

### [0100]

また、図12で説明したような利得制御方式を採用することにより、次のような利点もある。即ち、固定減衰器は、安価で広帯域特性もよいものが容易に得られる。また歪み特性についても非線形特性を殆どもたないために、広帯域性、低歪み特性が要求される利得制御部に適している。一方では、固定減衰器の切り換えによる利得制御だけでは、小さいステップの利得制御が困難である。そこでこの発明では小ステップで利得制御が可能なプログラマブル利得制御器と、固定減衰器を有する利得制御部とを組み合わせている。これにより高性能でかつ小さいステップで利得制御可能な高周波装置を実現している。受信系の場合、システム制御部は、利得制御情報から入力レベルをある程度の精度で検出することができる。また送信系の場合、出力信号レベルを数値制御することが可能となる。

#### [0101]

この発明は上記の実施の形態に限定されるものではない。各実施の形態を選択的に組み合わせて高周波装置を実現してもよいことは勿論のことである。

## [0102]

#### 【発明の効果】

以上説明したようにこの発明によれば、ケーブルモデムにおいて通信品位が良く、信頼性 の高い送受信一体型高周波装置を提供できる。

### 【図面の簡単な説明】

- 【図1】この発明の送受信一体型高周波装置の全体的なブロックを示す図。
- 【図2】過電圧保護回路の例を示す図。
- 【図3】過電圧保護回路の他の例を示す図。
- 【図4】この発明に係る過電圧保護回路と低域通過フィルタが一体化された回路例を示す 図。
- 【図5】この発明に係る断続制御回路の例を示す図。
- 【図6】この発明に係る高周波装置の回路配置の例を示す図。
- 【図7】この発明に係る高周波装置の平衡2端子回路の具体例を示す図。
- 【図8】この発明に係る高周波装置の電源電圧供給端子の例を示す図。
- 【図9】この発明に係る高周波装置の電流補完回路の例を示す図。
- 【図10】この発明に係る高周波装置の電流補完回路の他の例を示す図。
- 【図11】この発明に係る高周波装置の電流補完回路のさらに他の例を示す図。
- 【図12】この発明に係る高周波装置の利得制御系統の例を示す図。

#### 【符号の説明】

101…高域通過フィルタ、102…自動利得制御回路、103…増幅器、104…高域通過フィルタ、105…スイッチ、106…UHF帯域通過フィルタ、107…周波数変換器、108…増幅器、109…自動利得制御回路<u>(プログラマブル利得制御増幅回路)</u>、110…増幅器、111…高域VHF帯域通過フィルタ、112…低域VHF帯域通過フィルタ、113…周波数変換器、114…タイミング制御回路、115…局部発振器(位相同

10


20

30


40


<u>期発振器)</u>、201…低域通過フィルタ、202…高域通過フィルタ、203…過電圧破壊保護回路、204…低域通過フィルタ、206…送信処理部。

## 【図1】




# 【図2】







## 【図4】




## 【図5】








# 【図6】




## 【図8】








# 【図7】



## 【図9】



ローレベル

 $I_{SH}+I_{\alpha}$  (mA)

 $_{(\text{mA})}^{I_{\text{CL}}}$ 

 $I_{\text{SH}}+I_{\text{CL}}+I_{\alpha}$  (mA)


ハイレベル

I<sub>SH</sub> (mA)

I<sub>CL</sub>+I<sub>β</sub> (m**A**)


 $_{(\text{mA})}^{\text{I}_{\text{SH}}+\text{I}_{\text{CL}}+\text{I}_{\beta}}$ 

## 【図10】



【図11】





【図12】


(b)

端子902

503 消費電流

910 消費電流

903からみた 電流変化



### フロントページの続き

(72)発明者 工藤 雄也

埼玉県深谷市幡羅町一丁目9番地2号 株式会社東芝深谷映像工場内

(72)発明者 安部 修二

埼玉県深谷市幡羅町一丁目9番地2号 株式会社東芝深谷映像工場内

(72)発明者 大澤 昌巳

東京都青梅市新町3丁目3番地の1 東芝デジタルメディアエンジニアリング株式会社内

### 審査官 山中 実

(56)参考文献 特開平09-046264(JP,A)

特開平09-036777(JP,A)

実開平06-038379(JP,U)

特開平06-284024(JP,A)

特開2000-134128(JP,A)

特開平07-030475(JP,A)

特開平11-186933(JP,A)

特開平11-154804(JP,A)

特開平11-027168(JP,A)

特開平06-139916(JP,A)

特開平03-248634(JP,A)

実開昭60-059640(JP,U)

特開昭63-171030(JP,A)

## (58)調査した分野(Int.CI., DB名)

H04B 1/40

H02H 7/20

H02H 9/04

H04B 3/02

H04N 7/16