

I305008

修正  
補充  
93年2月7日

申請日期	91.3.29
案 號	91105998
類 別	H01L 21/28

## 公告本

A4

C4

(以上各欄由本局填註)

中文說明書替換本(93年2月)

## 發明專利說明書

一、發明 新型 名稱	中 文	雙鑲嵌銅閘與其互連
	英 文	DUAL DAMASCENE COPPER GATE AND INTERCONNECT THEREFORE
二、發明 創作人	姓 名	1.徐 勝簾 SHENG TENG HSU 2.大衛 羅塞 伊凡斯 DAVID RUSSELL EVANS
	國 籍	1.2.皆美國 U.S.A.
	住、居所	1.美國華盛頓州坎瑪斯市西北庫特可特2216號 2216 NW TROUT COURT, CAMAS, WA 98607, U.S.A. 2.美國奧勒岡州畢凡騰市西南179街7574號 7574 SW 179 <sup>TH</sup> STREET, BEAVERTON, OR 97007, U.S.A.
三、申請人	姓 名 (名稱)	日商夏普股份有限公司 SHARP KABUSHIKI KAISHA
	國 籍	日本 JAPAN
	住、居所 (事務所)	日本國大阪府大阪市阿倍野區長池町22番22號 22-22, NAGAIKECHO, ABENO-KU, OSAKA-SHI, OSAKA 545-8522, JAPAN
代表人 姓 名	町田 勝彥 KATSUHIKO MACHIDA	

煩請委員明示，本案修正後是否變更原實質內

(由本局填寫)

承辦人代碼：
大類：
I P C 分類：

A6

B6

本案已向：

國（地區） 申請專利，申請日期： 案號：  有  無 主張優先權

美國 2001年03月29日 09/821,210  有  無 主張優先權

裝

訂

線

有關微生物已寄存於： 寄存日期： ，寄存號碼：

## 五、發明說明(一)

相關申請案

此申請案係關於美國專利第6,133,106號，2000年10月17日頒予伊凡斯(Evans)等人，以化學機械研磨法及氮化物取代製造具有凸起源極/汲極之平坦化金氧半導體場發射電晶體。

發明領域

此發明係關於互補式金氧半導體積體電路，而更特定而言，係關於以單獨製程步驟形成金屬閘極及其金屬互連。

發明背景

用於形成金屬閘結構之許多技術係熟知於此技藝中，諸如多晶矽取代閘、氮化物取代閘，或TiN、W、或Mo閘。金屬閘極具有能提供高速切換的優點，並不允許硼穿入底層矽底材內。然而，此已知之金屬閘極形成技術為一複雜的製程，其須附加光罩，蝕刻及沉積，當用於製程時形成很高的製造成本。

H. Yang等人，於3奈米閘極氧化層上用於化學氣相沈積W/TiN閘電極之TiN製程比較，IEDM-97，459-462頁，1997，係描述以TiN用於閘電極及用於形成諸此閘電極之各式技術。

A. Chatterjee等人，以取代閘製程製造之次-100奈米閘長金屬閘極N型金氧半導體電晶體，IEDM-97，821-824頁，1997，係描述多晶矽閘位固定層之用途，及後續以金屬取代此等位置固定層。

J. C. Hu等人，以W/TiN用於傳統0.13微米互補式金氧半導體技術及以下之金屬閘極之可行性，IEDM-97，825-828

裝  
訂  
線

## 五、發明說明 (2)

頁，1997，係描述以 W/TiN 使用於金屬閘極之技術。

T. Ushiki 等人，氮電漿濺鍍技術使用於鉭閘極金氧半導體裝置之閘極氧化層之可靠性改良，IEEE 電子元件會刊，45 冊，11 號，2349-2354 頁，1998 年 11 月，係描述氮濺鍍相較於氮濺鍍之優點。

### 發明概要

一種形成具有同時形成的閘極及其互連之半導體裝置之方法，包括製備矽底材，包括隔絕其上之主動區域；於主動區域之一閘極區中形成一絕緣層；沉積一第一阻障金屬層；於第一阻障金屬層上沉積一閘位固定層；蝕刻該閘位固定層及第一阻障金屬層以形成一閘堆疊；相鄰該閘堆疊建造一氧化層側壁；於主動區域中形成一源極區及一汲極區；於結構上沉積一氧化層並蝕刻該氧化層以形成一雙鑲嵌渠溝至閘位固定層的位準面，及形成用於源極區及汲極區的通道；移去該閘位固定層；沉積一第二阻障金屬層；使銅沉積入鑲嵌渠溝及通道內；並移去多餘銅及第二阻障金屬層所有部分至最終沉積氧化層的位準面。

本發明之一目的係為提供低成本之金屬閘極製造技術。

本發明另一目的係為提供以一單獨製程步驟製造金屬閘極及第一層互連方法。

為能迅速對本發明特徵有所理解係提供此概要及發明目的。經由參考以下發明較佳具體實施例之詳細說明及相關附圖可獲致對本發明更完全地理解。

### 圖式簡單說明

## 五、發明說明 (3)

圖 1-5 係繪出根據本發明之方法形成雙鑲嵌銅閘及金屬互連的連續步驟。

較佳具體實施例詳細說明

本發明之方法係提供一種以一個單獨製程步驟用於製造金屬閘極及其互連的技術。本發明之方法亦提供在形成閘極互連的同時，同時製造用於源極及汲極之金屬互連。一個取代閘極製程係可完成前段製程。以使用氮化物取代做為實例。此為一低成本製程，其效用對該等於此項技藝為一般熟習者將是明顯的。

接著使最先進製程用於良好的成形、起始電壓調整、及 STI 形成。經由實例及參考圖 1，整塊矽晶圓 10 係被分段以由氧化物區 12 提供裝置隔離並形成裝置區域，其中一個裝置區域大意示於 14。p-井 16 於約  $5 \times 10^{13}$  公分 $^{-2}$  至  $5 \times 10^{14}$  公分 $^{-2}$  之劑量下及 20 keV 至 100 keV 之能量水平下以硼離子植入形成。起始電壓係經調整。較佳具體實施例之絕緣層為閘極氧化層 18 是以熱氧化形成。閘極氧化層能以諸如  $\text{HfO}_2$  及  $\text{ZrO}_2$  之任何高介電值閘極介電材料取代。

沉積一第一或更低之阻障金屬層 20 至介約 5 奈米至 20 奈米間之厚度。阻障金屬是決定平帶電壓之組成，因此其控制裝置的起始電壓。若濕氮化物不會使閘極絕緣體的可靠性降低則不需要第一阻障金屬。第一阻障金屬可為 TiN、TaN、WN、TiTa<sub>N</sub>、及 TaSiN 任何一種，及其它適合的阻障金屬。

以化學氣相沈積法沉積氮化物層 ( $\text{Si}_3\text{N}_4$ )。塗敷光阻並蝕刻氮化物以形成氮化物犧牲閘極 22，於本文中亦稱為閘位

裝  
訂  
線

## 五、發明說明 ( 4 )

固定層，其具有介約100奈米及300奈米間之厚度。於此步驟中亦要蝕刻阻障金屬層20以形成氮化物/阻障金屬閘堆疊。例如以砷離子的輕微摻雜汲極，於 $5 \times 10^{13}$ 公分<sup>-2</sup>至 $5 \times 10^{14}$ 公分<sup>-2</sup>之劑量下及在10仟電子伏特至30仟電子伏特之能量水平下輕微摻雜的汲極離子植入層24、26將形成如圖1的結構。

以化學氣相沈積法沉積氧化層。此氧化層係經過電漿蝕刻以在相鄰氮化物閘極22形成氧化層側壁28。例如以約 $1 \times 10^{15}$ 公分<sup>-2</sup>至 $5 \times 10^{15}$ 公分<sup>-2</sup>劑量的砷離子及在30仟電子伏特至60仟電子伏特的能量水平下，以離子植入形成N<sup>+</sup>源極及汲極係造成如圖2的結構。對P型金氧半導體而言，源極及汲極亦可用P<sup>+</sup>離子形成。以上處理步驟係類似於該等經以上證明相關申請案中所揭示的。

以化學氣相沈積法沈積其餘氧化層34並以化學機械研磨法使之平坦化，以磨平結構的上表面。所留下的氧化層厚度約與犧牲氮化物閘極22及第一金屬層20厚度之組合高度相等。

於蝕刻前塗敷光阻以形成雙鑲嵌渠溝36及通道38、40。包括至第一金屬層及通道38、40之渠溝，完整之雙鑲嵌係被形成及用於源極及汲極觸點。將渠溝36提供至閘極互連。形成閘極互連渠溝使氮化物閘極22曝露，造成如圖3的結構。

以濕蝕刻法移去氮化物閘極22，並沈積第二或上阻障金屬層42用於銅互連，其如圖4所示。該第二阻障金屬層係能以經證明能用在第一阻障金屬層之任何金屬形成，然而，

## 五、發明說明（ 5 ）

於第一及第二阻障金屬層兩者使用相同的金屬較佳。

沈積銅並以化學機械研磨法研磨，以分別刻劃閘極銅互連 44、46、48 連接源極 30 及汲極 32，並自氧化層 34 之頂表面移去第二阻障金屬層 42 該部分，如圖 5 所示。

如以上方法所證，金屬閘極是與源極/汲極互連同時形成，而與傳統金屬閘極製程比較下係省去一道金屬沈積及一道化學機械研磨步驟。本發明之方法易適於單鑲嵌製程的成形，其中閘電極及源極及汲極通道接觸的形成不須沈積第一互連金屬。

因此，係揭示用於形成雙鑲嵌銅閘及金屬互連之方法。應瞭解其它變化及其修改能如於附帶申請專利範圍中所定義之本發明範圍內完成。

## 圖式簡單說明

圖 1 係繪出在氮化物層及第一阻障金屬層被蝕刻後之該裝置的結構。圖 2 係繪出在該源極及汲極形成後之該裝置的結構。

圖 3 係繪出在該閘極互連之渠溝及該通道形成後之該裝置的結構。圖 4 係繪出在該第二阻障金屬層沈積後之該裝置的結構。

圖 5 係繪出在沈積銅並以化學機械研磨法研磨後之已完成之該裝置的結構。（指定本圖 5 為本案代表圖）

## 主要元件符號說明

10

矽晶圓

## 五、發明說明（ 6 ）

12	氧化物區
14	裝置區域
16	p-井
18	閘極氧化層
20	阻障金屬層
22	氮化物閘極
24	輕微摻雜的汲極離子植入層
26	輕微摻雜的汲極離子植入層
28	氧化層側壁
30	源極
32	汲極
34	氧化層
36	渠溝
38	通道
40	通道
42	第二阻障金屬層
44、46、48	閘極銅互連

裝  
訂  
線

## 四、中文發明摘要 (發明之名稱：雙鑲嵌銅閘與其互連)

本發明提供一種形成半導體裝置之方法，其具有同時形成且互連的閘極，因此包括製備矽底材，其包括隔絕其上之主動區域；於主動區域之閘極區中形成一絕緣層；沉積一第一阻障金屬層；於該第一阻障金屬層上沉積一閘位固定層(gate place-holder layer)；蝕刻該閘位固定層及第一阻障金屬層以形成一閘堆疊；相鄰該閘堆疊建造一氧化層側壁；於主動區域中形成一源極區及一汲極區；於結構上沉積一氧化層並蝕刻該氧化層以形成一雙鑲嵌渠溝至閘位固定層的位準面，及形成用於源極區及汲極區之通道；移去閘位固定層；沉積一第二阻障金屬層；使銅沉積至鑲嵌渠溝及通道內；並移去多餘銅及第二阻障金屬層所有部分至最終沉積氧化層的位準面。

## 英文發明摘要 (發明之名稱：DUAL DAMASCENE COPPER GATE AND INTERCONNECT THEREFORE)

A method of forming a semiconductor device having a simultaneously formed gate and interconnect therefore, includes preparing a silicon substrate, including isolating active areas thereon; forming an insulating layer in a gate region of an active area; depositing a first barrier metal layer; depositing a gate place-holder layer on the first barrier metal layer; etching the gate place-holder layer and the first barrier metal layer to form a gate stack; building an oxide sidewall about the gate stack; forming a source region and a drain region in the active area; depositing an oxide layer over the structure and etching the oxide layer to form a dual damascene trench to the level of the gate place-holder and to form vias for the source region and drain region; removing the gate place-holder; depositing a second barrier metal layer; depositing copper into the dual damascene trench and the vias; and removing excess copper and all portions of the second barrier metal layer to the level of the last deposited oxide layer.

## 六、申請專利範圍

1. 一種形成半導體裝置之方法，其具有同時形成之閘極及其互連，包括：

製備一矽底材，包括其上之隔離之主動區域；

於一主動區域之閘極區中形成一絕緣層；

沈積一第一阻障金屬層；

於該第一阻障金屬層上沈積一閘位固定層；

蝕刻該閘位固定層及第一阻障金屬層以形成一閘堆疊；

相鄰閘堆疊建造一氧化層側壁；

於主動區域中形成一源極區及一汲極區；

於結構上沈積一氧化層並蝕刻該氧化層以形成雙鑲嵌渠溝至閘位固定層之位準面，以形成用於源極區及汲極區之通道；

移去閘位固定層；

沈積一第二阻障金屬層；

將銅沈積至雙鑲嵌渠溝及通道內；及

移去多餘銅及第二阻障金屬層所有部分至最終沈積氧化層之位準面。

2. 如申請專利範圍第1項之方法，其中沈積閘位固定層包括沈積選自包含氮化矽及多晶矽材料之薄層材料。

3. 如申請專利範圍第2項之方法，其中該沈積氮化矽層包括沈積氮化矽層至介於約100奈米至300奈米間之厚度。

4. 如申請專利範圍第1項之方法，其中第一及第二阻障金屬係選自包括TiN、TaN、WN、TiTaΝ、及TaSiN之金屬。

裝  
訂  
線

## 六、申請專利範圍

5. 如申請專利範圍第4項之方法，其中第一阻障金屬層被沈積至介於約5奈米及20奈米間之厚度。
6. 如申請專利範圍第1項之方法，其中形成絕緣層包括形成一閘極氧化層。
7. 如申請專利範圍第1項之方法，其中形成絕緣層包括形成一層選自包含 $\text{HfO}_2$ 及 $\text{ZrO}_2$ 材料之高介電值材料。
8. 一種形成半導體裝置之方法，其具有同時形成之閘極及其互連，包括：
  - 製備一矽底材，包括其上之隔離之主動區域；
  - 於一主動區域之閘極區中形成閘極氧化層之絕緣層；
  - 沈積一閘位固定層；包括沈積選自包含氮化矽及多晶矽材料之薄層材料；
  - 蝕刻閘位固定層；
  - 相鄰閘位固定層建造一氧化層側壁；
  - 於主動區域中形成一源極區及一汲極區；
  - 於結構上沈積氧化層並蝕刻該氧化層以形成一雙鑲嵌渠溝至閘位固定層之位準面，以形成用於源極區及汲極區之通道；
  - 移去閘位固定層；
  - 沈積一上阻障金屬層；
  - 將銅沈積至雙鑲嵌渠溝及通道內；及
  - 移去多餘銅及上阻障金屬層所有部分至最終沈積氧化層之位準面。

## 六、申請專利範圍

9. 如申請專利範圍第8項之方法，其中沈積閘位固定層包括沈積一氮化矽層至介於約100奈米及300奈米間之厚度。
10. 如申請專利範圍第8項之方法，其中上阻障金屬係選自包括TiN、TaN、WN、TiTaΝ、及TaSiN之金屬。

裝  
訂  
線




圖 1




圖 2




圖 3




圖 4




圖 5