

(19)日本国特許庁(JP)

## (12)特許公報(B2)

(11)特許番号  
特許第7479860号  
(P7479860)

(45)発行日 令和6年5月9日(2024.5.9)

(24)登録日 令和6年4月26日(2024.4.26)

(51)国際特許分類		F I	
H 0 4 N	25/628 (2023.01)	H 0 4 N	25/628
H 0 4 N	25/57 (2023.01)	H 0 4 N	25/57
H 0 4 N	25/78 (2023.01)	H 0 4 N	25/78

請求項の数 14 (全36頁)

(21)出願番号	特願2020-20641(P2020-20641)	(73)特許権者	000001007 キヤノン株式会社 東京都大田区下丸子3丁目30番2号
(22)出願日	令和2年2月10日(2020.2.10)	(74)代理人	100094112 弁理士 岡部 譲
(65)公開番号	特開2021-129136(P2021-129136 A)	(74)代理人	100101498 弁理士 越智 隆夫
(43)公開日	令和3年9月2日(2021.9.2)	(74)代理人	100106183 弁理士 吉澤 弘司
審査請求日	令和5年2月9日(2023.2.9)	(74)代理人	100136799 弁理士 本田 亜希
		(72)発明者	秋山 健史 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内
		(72)発明者	山下 孝教

最終頁に続く

(54)【発明の名称】 撮像装置及び撮像システム

## (57)【特許請求の範囲】

## 【請求項1】

光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、

前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、

所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、

前記出力線の信号を増幅する増幅部と、を有し、

前記増幅部は、前記画素から出力される同一の画素信号に対して、第1の増幅率で増幅した第1の信号と、前記第1の増幅率とは異なる第2の増幅率で増幅した第2の信号と、を出力し、

前記クリップ回路は、前記画素信号を前記第1の増幅率で増幅する第1の期間に、前記出力線の信号レベルを第1のクリップレベルで制限し、前記画素信号を前記第2の増幅率で増幅する第2の期間に、前記出力線の信号レベルを前記第1のクリップレベルと異なる第2のクリップレベルで制限し、

前記増幅部は、

増幅器と、前記増幅器の入力ノードと出力ノードとの間に第1のスイッチを介して接続された第1の容量と、

前記入力ノードと前記出力ノードとの間に第2のスイッチを介して接続された第2の容量

10

20

と、

前記入力ノードと前記出力ノードとの間に接続された第3のスイッチと、  
前記出力線と前記入力ノードとの間に第4のスイッチを介して接続された第3の容量と、  
前記出力線と前記入力ノードとの間に第5のスイッチを介して接続された第4の容量と、  
前記第4の容量の第1の電極と第2の電極との間に接続された第6のスイッチと、を有する  
ことを特徴とする撮像装置。

【請求項2】

前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出し、  
前記増幅部は、前記画素から出力されるノイズ信号に対して、前記第1の増幅率で増幅  
した第3の信号と、前記第2の増幅率で増幅した第4の信号と、を更に出し、

10

前記クリップ回路は、前記ノイズ信号を前記第1の増幅率で増幅する第3の期間に、前  
記出力線の信号レベルを前記第1のクリップレベルで制限し、前記ノイズ信号を前記第2  
の増幅率で増幅する第4の期間に、前記出力線の信号レベルを前記第2のクリップレベル  
で制限する

ことを特徴とする請求項1記載の撮像装置。

【請求項3】

前記増幅部は、前記第3の信号、前記第1の信号、前記第2の信号、前記第4の信号の  
順序で信号を出力する

ことを特徴とする請求項2記載の撮像装置。

【請求項4】

20

前記増幅部は、前記第3の信号、前記第4の信号、前記第1の信号、前記第2の信号の  
順序で信号を出力する

ことを特徴とする請求項2記載の撮像装置。

【請求項5】

前記増幅部は、前記第3の信号、前記第1の信号、前記第4の信号、前記第2の信号の  
順序で信号を出力する

ことを特徴とする請求項2記載の撮像装置。

【請求項6】

前記第3の信号及び前記第4の信号は、前記出力線に出力された同一の前記ノイズ信号  
を増幅することにより生成される

30

ことを特徴とする請求項4又は5記載の撮像装置。

【請求項7】

光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持  
する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々  
が有する複数の画素と、

前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、  
所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限する  
クリップ回路と、

前記出力線の信号を増幅する増幅部と、を有し、

前記増幅部は、前記画素から出力される同一の画素信号に対して、第1の増幅率で増幅し  
た第1の信号と、前記第1の増幅率とは異なる第2の増幅率で増幅した第2の信号と、を  
出力し、

40

前記クリップ回路は、前記画素信号を前記第1の増幅率で増幅する第1の期間に、前記出  
力線の信号レベルを第1のクリップレベルで制限し、前記画素信号を前記第2の増幅率で  
増幅する第2の期間に、前記出力線の信号レベルを前記第1のクリップレベルと異なる第  
2のクリップレベルで制限し、

前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出し、  
前記増幅部は、前記画素から出力されるノイズ信号に対して、前記第1の増幅率で増幅し  
た第3の信号と、前記第2の増幅率で増幅した第4の信号と、を更に出し、

前記クリップ回路は、前記ノイズ信号を前記第1の増幅率で増幅する第3の期間に、前記

50

出力線の信号レベルを前記第 1 のクリップレベルで制限し、前記ノイズ信号を前記第 2 の増幅率で増幅する第 4 の期間に、前記出力線の信号レベルを前記第 2 のクリップレベルで制限し、

前記増幅部は、前記第 3 の信号、前記第 1 の信号、前記第 2 の信号、前記第 4 の信号の順序で信号を出力する

ことを特徴とする撮像装置。

【請求項 8】

前記複数の画素の各々は、前記保持部の電位をリセットするリセットトランジスタを更に有し、

前記リセットトランジスタをオフに制御する制御信号の信号レベルが、前記第 1 の期間と前記第 2 の期間とにおいて同じである

ことを特徴とする請求項 1 乃至 7 のいずれか 1 項に記載の撮像装置。

【請求項 9】

前記第 1 の増幅率は、前記第 2 の増幅率よりも大きく、

前記第 1 のクリップレベルで制限される前記出力線の信号レベルの範囲は、前記第 2 のクリップレベルで制限される前記出力線の信号レベルの範囲よりも狭い

ことを特徴とする請求項 1 乃至 8 のいずれか 1 項に記載の撮像装置。

【請求項 10】

光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、

前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、

所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、

前記出力線の信号をアナログデジタル変換する A/D 変換部と、を有し、

前記 A/D 変換部は、前記画素から出力される同一の画素信号に対して、第 1 の変換ゲインで A/D 変換した第 1 の信号と、前記第 1 の変換ゲインとは異なる第 2 の変換ゲインで A/D 変換した第 2 の信号と、を出力し、

前記クリップ回路は、前記画素信号を前記第 1 の信号に A/D 変換する第 1 の期間に、前記出力線の信号レベルを第 1 のクリップレベルで制限し、前記画素信号を前記第 2 の信号に A/D 変換する第 2 の期間に、前記出力線の信号レベルを前記第 1 のクリップレベルと異なる第 2 のクリップレベルで制限し、

前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出力し、前記 A/D 変換部は、前記画素から出力されるノイズ信号に対して、前記第 1 の変換ゲインで A/D 変換した第 3 の信号と、前記第 2 の変換ゲインで A/D 変換した第 4 の信号と、を出力し、

前記クリップ回路は、前記ノイズ信号を前記第 3 の信号に A/D 変換する第 3 の期間に、前記出力線の信号レベルを前記第 1 のクリップレベルで制限し、前記ノイズ信号を前記第 4 の信号に A/D 変換する第 4 の期間に、前記出力線の信号レベルを前記第 2 のクリップレベルで制限し、

前記 A/D 変換部は、前記第 3 の信号、前記第 1 の信号、前記第 2 の信号、前記第 4 の信号の順序で信号を出力する

ことを特徴とする撮像装置。

【請求項 11】

前記複数の画素の各々は、前記保持部の電位をリセットするリセットトランジスタを更に有し、

前記リセットトランジスタをオフに制御する制御信号の信号レベルが、前記第 1 の期間と前記第 2 の期間とにおいて同じである

ことを特徴とする請求項 10 記載の撮像装置。

【請求項 12】

10

20

30

40

50

前記第 1 の変換ゲインは、前記第 2 の変換ゲインよりも大きく、  
 前記第 1 のクリップレベルで制限される前記出力線の信号レベルの範囲は、前記第 2 の  
 クリップレベルで制限される前記出力線の信号レベルの範囲よりも狭い  
 ことを特徴とする請求項 10 又は 11 記載の撮像装置。

【請求項 13】

請求項 1 乃至 12 のいずれか 1 項に記載の撮像装置と、  
 前記撮像装置から出力される信号を処理する信号処理部と  
 を有することを特徴とする撮像システム。

【請求項 14】

移動体であって、  
 請求項 1 乃至 12 のいずれか 1 項に記載の撮像装置と、  
 前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離  
 情報取得手段と、  
 前記距離情報に基づいて前記移動体を制御する制御手段と  
 を有することを特徴とする移動体。

10

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、撮像装置及び撮像システムに関する。

【背景技術】

20

【0002】

CMOS イメージセンサ等の撮像装置において、高輝度光の入射時に横筋状のノイズが  
 発生し画質が悪化する現象が知られている。横筋状のノイズの対策として、特許文献 1 に  
 は、複数の画素に接続される出力線の電位を制限する技術が開示されている。また、特許  
 文献 2 には、列増幅部に設定される増幅率の設定に応じて複数画素に接続される出力線の  
 電位を制限する技術が開示されている。

【先行技術文献】

【特許文献】

【0003】

【文献】特開 2008 - 136239 号公報

30

【文献】特開 2009 - 296122 号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

近年の撮像装置において、同一の画素信号を異なるゲインで増幅した 2 つの画像を合成  
 することで、同時性を保ちつつ高ダイナミックレンジを実現する技術が知られている。こ  
 の方式は、蓄積タイミングの異なる 2 つの画像を合成して高ダイナミックレンジ画像を生  
 成する方式と比較して像ずれが発生し難い利点がある。しかしながら、高輝度光の入射に  
 よって横筋状のノイズが発生すると、増幅率の異なる画像間で横筋状のノイズのレベルが  
 異なってしまう。その結果、合成した画像には 2 種類の横筋が見えてしまい、却って画質  
 が悪化することがあった。

40

【0005】

本発明の目的は、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を  
 取得しうる撮像装置及び撮像システムを提供することにある。

【課題を解決するための手段】

【0006】

本発明の一観点によれば、光電変換により電荷を生成する光電変換部と、前記光電変換  
 部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号  
 を出力する出力部と、を各々が有する複数の画素と、前記複数の画素に接続され、前記複  
 数の画素から信号が出力される出力線と、所定のクリップレベルを上限又は下限とする範

50

図に、前記出力線の信号レベルを制限するクリップ回路と、前記出力線の信号を増幅する増幅部と、を有し、前記増幅部は、前記画素から出力される同一の画素信号に対して、第1の増幅率で増幅した第1の信号と、前記第1の増幅率とは異なる第2の増幅率で増幅した第2の信号と、を出力し、前記クリップ回路は、前記画素信号を前記第1の増幅率で増幅する第1の期間に、前記出力線の信号レベルを第1のクリップレベルで制限し、前記画素信号を前記第2の増幅率で増幅する第2の期間に、前記出力線の信号レベルを前記第1のクリップレベルと異なる第2のクリップレベルで制限し、前記増幅部は、増幅器と、前記増幅器の入力ノードと出力ノードとの間に第1のスイッチを介して接続された第1の容量と、前記入力ノードと前記出力ノードとの間に第2のスイッチを介して接続された第2の容量と、前記入力ノードと前記出力ノードとの間に接続された第3のスイッチと、前記出力線と前記入力ノードとの間に第4のスイッチを介して接続された第3の容量と、前記出力線と前記入力ノードとの間に第5のスイッチを介して接続された第4の容量と、前記第4の容量の第1の電極と第2の電極との間に接続された第6のスイッチと、を有する撮像装置が提供される。

10

また、本発明の他の一観点によれば、光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、前記出力線の信号を増幅する増幅部と、を有し、前記増幅部は、前記画素から出力される同一の画素信号に対して、第1の増幅率で増幅した第1の信号と、前記第1の増幅率とは異なる第2の増幅率で増幅した第2の信号と、を出力し、前記クリップ回路は、前記画素信号を前記第1の増幅率で増幅する第1の期間に、前記出力線の信号レベルを第1のクリップレベルで制限し、前記画素信号を前記第2の増幅率で増幅する第2の期間に、前記出力線の信号レベルを前記第1のクリップレベルと異なる第2のクリップレベルで制限し、前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出し、前記増幅部は、前記画素から出力されるノイズ信号に対して、前記第1の増幅率で増幅した第3の信号と、前記第2の増幅率で増幅した第4の信号と、を更に出し、前記クリップ回路は、前記ノイズ信号を前記第1の増幅率で増幅する第3の期間に、前記出力線の信号レベルを前記第1のクリップレベルで制限し、前記ノイズ信号を前記第2の増幅率で増幅する第4の期間に、前記出力線の信号レベルを前記第2のクリップレベルで制限し、前記増幅部は、前記第3の信号、前記第1の信号、前記第2の信号、前記第4の信号の順序で信号を出力する撮像装置が提供される。

20

30

【0007】

また、本発明の更に他の一観点によれば、光電変換により電荷を生成する光電変換部と、前記光電変換部から転送される電荷を保持する保持部と、前記保持部が保持する電荷に基づく画素信号を出力する出力部と、を各々が有する複数の画素と、前記複数の画素に接続され、前記複数の画素から信号が出力される出力線と、所定のクリップレベルを上限又は下限とする範囲に、前記出力線の信号レベルを制限するクリップ回路と、前記出力線の信号をアナログデジタル変換するA/D変換部と、を有し、前記A/D変換部は、前記画素から出力される同一の画素信号に対して、第1の変換ゲインでA/D変換した第1の信号と、前記第1の変換ゲインとは異なる第2の変換ゲインでA/D変換した第2の信号と、を出力し、前記クリップ回路は、前記画素信号を前記第1の信号にA/D変換する第1の期間に、前記出力線の信号レベルを第1のクリップレベルで制限し、前記画素信号を前記第2の信号にA/D変換する第2の期間に、前記出力線の信号レベルを前記第1のクリップレベルと異なる第2のクリップレベルで制限し、前記複数の画素の各々は、前記保持部のリセット電位に基づくノイズ信号を更に出し、前記A/D変換部は、前記画素から出力されるノイズ信号に対して、前記第1の変換ゲインでA/D変換した第3の信号と、前記第2の変換ゲインでA/D変換した第4の信号と、を出力し、前記クリップ回路は、前記ノイズ信号を前記第3の信号にA/D変換する第3の期間に、前記出力線の信号レベルを前記第1のクリッ

40

50

レベルで制限し、前記ノイズ信号を前記第4の信号にAD変換する第4の期間に、前記出力線の信号レベルを前記第2のクリップレベルで制限し、前記AD変換部は、前記第3の信号、前記第1の信号、前記第2の信号、前記第4の信号の順序で信号を出力する撮像装置が提供される。

【発明の効果】

【0008】

本発明によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

【図面の簡単な説明】

【0009】

【図1】本発明の第1実施形態による撮像装置の概略構成を示すブロック図である。

【図2】本発明の第1実施形態による撮像装置における画素の構成例を示す回路図である。

【図3】本発明の第1実施形態による撮像装置におけるクリップ回路の構成例を示す回路図である。

【図4】本発明の第1実施形態による撮像装置における列読み出し回路及びメモリの構成例を示す回路図である。

【図5】本発明の第1実施形態による撮像装置の駆動方法を示すタイミング図である。

【図6】本発明の第2実施形態による撮像装置における列読み出し回路の構成例を示す回路図である。

【図7】本発明の第2実施形態による撮像装置の駆動方法を示すタイミング図である。

【図8】本発明の第3実施形態による撮像装置における列読み出し回路の構成例を示す回路図である。

【図9】本発明の第3実施形態による撮像装置の駆動方法を示すタイミング図である。

【図10】本発明の第4実施形態による撮像装置の概略構成を示すブロック図である。

【図11】本発明の第4実施形態による撮像装置における列読み出し回路及びメモリの構成例を示す回路図である。

【図12】本発明の第4実施形態による撮像装置の駆動方法を示すタイミング図である。

【図13】本発明の第5実施形態による撮像システムの概略構成を示すブロック図である。

【図14】本発明の第6実施形態による撮像システム及び移動体の構成例を示す図である。

【発明を実施するための形態】

【0010】

[第1実施形態]

本実施形態による撮像装置の概略構成について、図1乃至図4を用いて説明する。図1は、本実施形態による撮像装置の概略構成を示すブロック図である。図2は、本実施形態による撮像装置における画素の構成例を示す回路図である。図3は、本実施形態による撮像装置におけるクリップ回路の構成例を示す回路図である。図4は、本実施形態による撮像装置における列読み出し回路及びメモリの構成例を示す回路図である。

【0011】

本実施形態による撮像装置100は、図1に示すように、画素アレイ部10と、垂直走査回路20と、クリップ回路部30と、読み出し回路部40と、メモリ部50と、水平走査回路60と、出力回路70と、制御回路80と、を有する。

【0012】

画素アレイ部10には、複数の行及び複数の列に渡ってマトリクス状に配された複数の画素12が設けられている。図1には、画素アレイ部10を構成する画素12のうち、4行×4列に配列された16個の画素12を示しているが、画素アレイ部10を構成する画素12の数は、特に限定されるものではない。

【0013】

画素アレイ部10の各行には、第1の方向(図1において横方向)に延在して、制御線14が配されている。制御線14の各々は、第1の方向に並ぶ画素12にそれぞれ接続され、これら画素12に共通の信号線をなしている。制御線14の延在する第1の方向は、

10

20

30

40

50

行方向或いは水平方向と呼ぶことがある。制御線 14 は、垂直走査回路 20 に接続されている。

#### 【0014】

画素アレイ部 10 の各列には、第 1 の方向と交差する第 2 の方向（図 1 において縦方向）に延在して、出力線 16 が配されている。出力線 16 の各々は、第 2 の方向に並ぶ画素 12 にそれぞれ接続され、これら画素 12 に共通の信号線をなしている。出力線 16 の延在する第 2 の方向は、列方向或いは垂直方向と呼ぶことがある。出力線 16 は、読み出し回路部 40 に接続されている。出力線 16 には、画素 12 内の読み出し回路にバイアス電流を供給するための電流源 18 が接続されている。

#### 【0015】

垂直走査回路 20 は、画素 12 から信号を読み出す際に画素 12 内の読み出し回路を駆動するための制御信号を、画素アレイ部 10 の各行に設けられた制御線 14 を介して画素 12 に供給する制御回路部である。垂直走査回路 20 は、シフトレジスタやアドレスデコーダを用いて構成されうる。

#### 【0016】

クリップ回路部 30 は、画素アレイ部 10 の各列に対応する複数のクリップ回路 32 を有している。各列のクリップ回路 32 は、対応する列の出力線 16 に接続されている。なお、クリップ回路 32 の具体的な構成については、後述する。

#### 【0017】

読み出し回路部 40 は、画素アレイ部 10 から読み出された信号に対して所定の処理を行う機能ブロックである。読み出し回路部 40 は、画素アレイ部 10 の各列に対応する複数の列読み出し回路 42 を有している。各列の列読み出し回路 42 は、対応する列の出力線 16 に接続されている。なお、読み出し回路部 40 の具体的な構成については、後述する。

#### 【0018】

メモリ部 50 は、画素アレイ部 10 の各列に対応する複数のメモリ 52 を有する。各列のメモリ 52 は、対応する列の画素 12 から読み出し回路部 40 を介して読み出された信号を保持する。各列のメモリ 52 が保持する画素信号は、アナログ画素信号であってもよいし、列読み出し回路 42 が A/D 変換回路を含む場合にあってはアナログ画素信号をアナログデジタル変換したデジタルデータであってもよい。

#### 【0019】

水平走査回路 60 は、各列のメモリ 52 に記憶された画素信号を出力するための制御信号を、各列のメモリ 52 に列毎に順次供給する回路部である。画素アレイ部 10 の各列に対応して設けられた水平走査回路 60 の制御線は、対応する列のメモリ 52 に接続されている。各列のメモリ 52 は、水平走査回路 60 の対応する列の制御線を介して制御信号を受信すると、保持する画素信号を、水平出力線 56 を介して出力回路 70 に出力する。

#### 【0020】

出力回路 70 は、各列のメモリ 52 から読み出された画素信号に対して相関二重サンプリング（CDS：Correlated Double Sampling）等の処理を行う信号処理部を含みうる。また、出力回路 70 は、LVDS（Low Voltage Differential Signaling）等の外部インターフェースを更に含みうる。

#### 【0021】

制御回路 80 は、垂直走査回路 20、クリップ回路部 30、読み出し回路部 40、メモリ部 50、水平走査回路 60 に、それらの動作やそのタイミングを制御する制御信号を供給するための回路部である。これら制御信号の少なくとも一部は、撮像装置 100 の外部から供給するようにしてもよい。

#### 【0022】

画素 12 の各々は、例えば図 2 に示すように、光電変換部 PD と、転送トランジスタ M1 と、リセットトランジスタ M2 と、増幅トランジスタ M3 と、選択トランジスタ M4 とにより構成されうる。

10

20

30

40

50

## 【 0 0 2 3 】

光電変換部 P D は、例えばフォトダイオードであり、アノードが接地ノードに接続され、カソードが転送トランジスタ M 1 のソースに接続されている。転送トランジスタ M 1 のドレインは、リセットトランジスタ M 2 のソース及び増幅トランジスタ M 3 のゲートに接続されている。転送トランジスタ M 1 のドレイン、リセットトランジスタ M 2 のソース及び増幅トランジスタ M 3 のゲートの接続ノードは、いわゆる浮遊拡散（フローティングディフュージョン）部 F D である。浮遊拡散部 F D は、容量成分（浮遊拡散容量）を含み、電荷保持部としての機能を備える。

## 【 0 0 2 4 】

リセットトランジスタ M 2 のドレイン及び増幅トランジスタ M 3 のドレインは、電圧 V d d が供給される電源ノードに接続されている。増幅トランジスタ M 3 のソースは、選択トランジスタ M 4 のドレインに接続されている。選択トランジスタ M 4 のソースは、出力線 1 6 に接続されている。出力線 1 6 は、電流源 1 8 に接続されている。

10

## 【 0 0 2 5 】

なお、画素 1 2 は、必ずしも選択トランジスタ M 4 を有する必要はなく、選択トランジスタ M 4 を含まない画素構成であってもよい。この場合、増幅トランジスタ M 3 のソースが出力線 1 6 に接続される。

## 【 0 0 2 6 】

図 2 の画素構成の場合、画素アレイ部 1 0 に配された各行の制御線 1 4 は、信号線 T X , R E S , S E L を含む。信号線 T X は、対応する行に属する画素 1 2 の転送トランジスタ M 1 のゲートにそれぞれ接続され、これら画素 1 2 に共通の信号線をなしている。信号線 R E S は、対応する行に属する画素 1 2 のリセットトランジスタ M 2 のゲートにそれぞれ接続され、これら画素 1 2 に共通の信号線をなしている。信号線 S E L は、対応する行に属する画素 1 2 の選択トランジスタ M 4 のゲートにそれぞれ接続され、これら画素 1 2 に共通の信号線をなしている。

20

## 【 0 0 2 7 】

信号線 T X には、垂直走査回路 2 0 から、転送トランジスタ M 1 を制御するための駆動パルスである制御信号 T X が供給される。信号線 R E S には、垂直走査回路 2 0 から、リセットトランジスタ M 2 を制御するための駆動パルスである制御信号 R E S が供給される。信号線 S E L には、垂直走査回路 2 0 から、選択トランジスタ M 4 を制御するための駆動パルスである制御信号 S E L が供給される。各トランジスタが N 型トランジスタで構成される場合、垂直走査回路 2 0 から H i g h レベル（以下、「H レベル」と表記する）の制御信号が供給されると対応するトランジスタがオンとなる。また、垂直走査回路 2 0 から L o w レベル（以下、「L レベル」と表記する）の制御信号が供給されると対応するトランジスタがオフとなる。

30

## 【 0 0 2 8 】

光電変換部 P D は、入射光をその光量に応じた量の電荷に変換（光電変換）するとともに、生じた電荷を蓄積する。転送トランジスタ M 1 は、オンになることにより光電変換部 P D が保持する電荷を浮遊拡散部 F D に転送する。浮遊拡散部 F D は、光電変換部 P D から転送された電荷を保持するとともに、その容量による電荷電圧変換によって、光電変換部 P D から転送された電荷の量に応じた電圧となる。増幅トランジスタ M 3 は、ドレインに電圧 V d d が供給され、ソースに選択トランジスタ M 4 を介して電流源 1 8 からバイアス電流が供給される構成となっており、ゲートを入力ノードとする増幅部（ソースフォロワ回路）を構成する。これにより増幅トランジスタ M 3 は、浮遊拡散部 F D の電圧に基づく信号を、選択トランジスタ M 4 を介して出力線 1 6 に出力する。この意味で、増幅トランジスタ M 3 は、浮遊拡散部 F D が保持する電荷に基づく画素信号を出力する出力部でもある。リセットトランジスタ M 2 は、オンになることにより浮遊拡散部 F D を電圧 V d d に応じた電圧にリセットする。

40

## 【 0 0 2 9 】

画素 1 2 の転送トランジスタ M 1、リセットトランジスタ M 2 及び選択トランジスタ M

50

4 は、前述のように、垂直走査回路 20 から供給される制御信号 TX, RES, SEL により、行単位で制御される。制御信号 SEL により選択された行に属する画素 12 の画素信号は、それぞれの画素 12 の対応する出力線 16 に、同時に出力される。

【0030】

クリップ回路 32 は、出力線 16 の電位を制限（クリップ）する回路である。すなわち、クリップ回路 32 は、所定のクリップレベルを上限又は下限とする範囲に、出力線 16 のレベルを制限する。クリップ回路 32 の各々は、例えば図 3 に示すように、差動増幅回路 34 と、VCLIP 制御回路 36 と、N 型トランジスタ MN4 と、により構成されうる。差動増幅回路 34 は、P 型トランジスタ MP1, MP2 と、N 型トランジスタ MN1, MN2, MN3 と、により構成されうる。

10

【0031】

P 型トランジスタ MP1 のソース及び P 型トランジスタ MP2 のソースは、電源ノードに接続されている。P 型トランジスタ MP1 のドレインは、N 型トランジスタ MN1 のドレインに接続されている。P 型トランジスタ MP2 のドレインは、N 型トランジスタ MN2 のドレインに接続されている。P 型トランジスタ MP1 のゲート及び P 型トランジスタ MP2 のゲートは、P 型トランジスタ MP2 のドレインと N 型トランジスタ MN2 のドレインとの間の接続ノードに接続されている。N 型トランジスタ MN1 のソース及び N 型トランジスタ MN2 のソースは、N 型トランジスタ MN3 のドレインに接続されている。N 型トランジスタ MN3 のソースは、接地ノードに接続されている。

【0032】

N 型トランジスタ MN1 のゲートが差動増幅回路 34 の非反転入力ノードを構成し、N 型トランジスタ MN2 のゲートが差動増幅回路 34 の反転入力ノードを構成している。また、P 型トランジスタ MP1 のドレインと N 型トランジスタ MN1 のドレインとの間の接続ノードが差動増幅回路 34 の出力ノードを構成している。

20

【0033】

差動増幅回路 34 の非反転入力ノードには、VCLIP 制御回路 36 が接続されている。VCLIP 制御回路 36 は、電圧 V1 及び電圧 V2 から選択される一方の電圧を差動増幅回路 34 の非反転入力ノードに供給するように構成されている。ここでは、電圧 V1 は電圧 V2 よりも高い電圧であるものとする。

【0034】

N 型トランジスタ MN4 のドレインは、電源ノードに接続されている。N 型トランジスタ MN4 のソースは、出力線 16 及び差動増幅回路 34 の反転入力ノードに接続されている。N 型トランジスタ MN4 のゲートは、差動増幅回路 34 の出力ノードに接続されている。

30

【0035】

VCLIP 制御回路 36 は、制御線 32a を介して制御回路 80 から供給される制御信号に応じて、電圧 V1 及び電圧 V2 のいずれかを選択的に出力し、差動増幅回路 34 の非反転入力端子に供給する。差動増幅回路 34 の反転入力端子には、出力線 16 の電位が供給される。差動増幅回路 34 の出力は、N 型トランジスタ MN4 のゲートに輸入される。これにより、クリップ回路 32 は、出力線 16 の電位を、電圧 V1 又は電圧 V2 に応じた電位に制限（クリップ）することができる。

40

【0036】

例えば、VCLIP 制御回路 36 により電圧 V1 が選択され、差動増幅回路 34 の非反転入力ノードに電圧 V1 が供給されているものとする。このとき、出力線 16 の電位が電圧 V1 よりも高い状態では、差動増幅回路 34 の出力ノードの電位が低い値（L レベル）となり、N 型トランジスタ MN4 が強くオフされた状態で安定する。このため、N 型トランジスタ MN4 のサブスレシヨルド電流が低く抑えられる。出力線 16 の電位が電圧 V1 よりも低くなると、差動増幅回路 34 の出力ノードの電位が差動増幅回路 34 のゲインに応じて急激に上昇する。これにより、N 型トランジスタ MN4 を流れる電流が増大し、電圧 V1 と出力線 16 の電位（クリップ回路 32 の出力電位）、すなわち非反転入力端子の

50

電位と反転入力端子との電位とが等しくなるところで安定する。これにより、出力線 16 の電位の下限値が電圧  $V_1$  に制限される。 $V_{CLIP}$  制御回路 36 により電圧  $V_2$  が選択され、差動増幅回路 34 の非反転入力ノードに電圧  $V_2$  が供給されている場合は、同様の動作により、出力線 16 の電位が電圧  $V_2$  に制限される。

【0037】

なお、クリップ回路 32 は、出力線 16 のクリップ電位の切り替えが可能な構成であれば、図 3 に示す構成に限定されるものではない。

【0038】

列読み出し回路 42 の各々は、例えば図 4 に示すように、増幅器 44 と、容量  $C_{IN}$  ,  $C_{Fa}$  ,  $C_{Fb}$  と、スイッチ  $SW_1$  ,  $SW_2$  ,  $SW_3$  と、により構成されうる。本実施形態において、列読み出し回路 42 は列増幅部を構成している。増幅器 44 は、反転入力端子 (-) と、非反転入力端子 (+) と、出力端子と、を有する差動増幅回路により構成されうる。画素信号の出力により出力線 16 の電位は低下するため、列読み出し回路 42 の増幅回路には反転増幅回路を用いることが多い。本明細書において、容量  $C_{IN}$  ,  $C_{Fa}$  ,  $C_{Fb}$  の符号は、それらの容量値を表すこともある。

【0039】

容量  $C_{IN}$  は、出力線 16 と増幅器 44 の反転入力端子との間に設けられている。また、増幅器 44 の反転入力端子には、容量  $C_{Fa}$  の一方の電極と、容量  $C_{Fb}$  の一方の電極と、スイッチ  $SW_3$  の一方の端子と、が接続されている。容量  $C_{Fa}$  の他方の電極には、スイッチ  $SW_1$  の一方の端子が接続されている。容量  $C_{Fb}$  の他方の電極には、スイッチ  $SW_2$  の一方の端子が接続されている。スイッチ  $SW_1$  の他方の端子、スイッチ  $SW_2$  の他方の端子及びスイッチ  $SW_3$  の他方の端子は、増幅器 44 の出力端子に接続されている。増幅器 44 の非反転入力端子には、電圧  $V_{ref}$  が供給される。

【0040】

スイッチ  $SW_1$  ,  $SW_2$  ,  $SW_3$  は、制御回路 80 から供給される制御信号  $SW_1$  ,  $SW_2$  ,  $SW_3$  によってそれぞれ接続状態 (導通・非導通) が制御される。例えば、制御信号  $SW_n$  が H レベルのときに対応するスイッチ  $SW_n$  がオン (導通状態) となり、制御信号  $SW_n$  が L レベルのときに対応するスイッチ  $SW_n$  がオフ (非導通状態) となる。

【0041】

スイッチ  $SW_1$  は、オンになることにより、増幅器 44 の反転入力端子と出力端子との間を、容量  $C_{Fa}$  を介して接続する。また、スイッチ  $SW_2$  は、オンになることにより、増幅器 44 の反転入力端子と出力端子との間を、容量  $C_{Fb}$  を介して接続する。すなわち、容量  $C_{Fa}$  ,  $C_{Fb}$  は、増幅器 44 の負帰還容量である。スイッチ  $SW_3$  は、オンになることにより、増幅器 44 の反転入力端子と出力端子とを短絡し、増幅器 44 をリセットする。容量  $C_{IN}$  は、増幅器 44 の入力容量である。

【0042】

増幅器 44 の増幅率は、入力容量  $C_{IN}$  と負帰還容量  $C_F$  との比 ( $C_{IN}/C_F$ ) によって表される。ここで、負帰還容量  $C_F$  は、スイッチ  $SW_1$  ,  $SW_2$  がともにオンのときは  $C_{Fa} + C_{Fb}$  となり、スイッチ  $SW_1$  がオンでスイッチ  $SW_2$  がオフのときは  $C_{Fa}$  となり、スイッチ  $SW_1$  がオフでスイッチ  $SW_2$  がオンのときは  $C_{Fb}$  となる。

【0043】

容量  $C_{IN}$  ,  $C_{Fa}$  ,  $C_{Fb}$  の容量値は、列読み出し回路 42 の増幅回路に求められる増幅率に応じて適宜設定することができる。ここでは、説明の簡略化のため、 $C_{Fa} < C_{Fb}$  であり、 $C_{IN} = C_{Fa} + C_{Fb}$  であるものとする。この場合、増幅器 44 の増幅率は、スイッチ  $SW_1$  ,  $SW_2$  がともにオンのときに 1 倍となる。スイッチ  $SW_1$  がオンで  $SW_2$  がオフのときには、増幅器 44 の増幅率は、1 より大きい第 1 の増幅率 ( $C_{IN}/C_{Fa}$ ) となる。スイッチ  $SW_1$  がオフで  $SW_2$  がオンのときには、増幅器 44 の増幅率は、1 より大きく第 1 の増幅率より低い第 2 の増幅率 ( $C_{IN}/C_{Fb}$ ) となる。

【0044】

10

20

30

40

50

例えば、増幅器 4 4 を高い増幅率に設定する場合は、スイッチ S W 1 をオンにし、スイッチ S W 2 をオフにして、増幅率を C I N / C F a に設定する。増幅器 4 4 を低い増幅率に設定する場合は、スイッチ S W 1 , S W 2 をともにオンにして、増幅率を C I N / ( C F a + C F b ) に設定する。容量 C F a と容量 C F b との容量差が大きいほど、増幅率差も大きくなる。

【 0 0 4 5 】

このようにして、各列の出力線 1 6 から出力される各々の画素信号は、列読み出し回路 4 2 において、互いに異なる 2 以上の増幅率で増幅される。すなわち、列読み出し回路 4 2 は、1 つの画素信号に対して、互いに異なる増幅率で増幅された 2 以上の信号を出力する。

10

【 0 0 4 6 】

なお、列読み出し回路 4 2 は、少なくとも増幅率を切り替え可能な増幅回路を含むものであれば、図 4 に示す構成に限定されるものではない。また、容量 C I N , C F a , C F b の容量値は、所望の増幅率が得られるように適宜設定可能である。また、列読み出し回路 4 2 は、増幅回路で増幅した信号を A D 変換する A D 変換回路を更に有していてもよい。

【 0 0 4 7 】

メモリ 5 2 の各々は、例えば図 4 に示すように、N 型トランジスタ M N 5 , M N 6 , M N 7 , M N 8 と、容量 C s h s , C s h n と、により構成されうる。

【 0 0 4 8 】

N 型トランジスタ M N 5 のドレイン及び N 型トランジスタ M N 6 のドレインは、増幅器 4 4 の出力端子に接続されている。N 型トランジスタ M N 5 のソースは、N 型トランジスタ M N 7 のドレインと、容量 C s h s の一方の電極と、に接続されている。N 型トランジスタ M N 7 のソースは、水平出力線 5 6 a に接続されている。N 型トランジスタ M N 6 のソースは、N 型トランジスタ M N 8 のドレインと、容量 C s h n の一方の電極と、に接続されている。N 型トランジスタ M N 8 のソースは、水平出力線 5 6 b に接続されている。N 型トランジスタ M N 5 のゲート及び N 型トランジスタ M N 6 のゲートは、制御回路 8 0 に接続されている。N 型トランジスタ M N 5 , M N 6 は、制御回路 8 0 から供給される制御信号によって接続状態（導通・非導通）が制御される。N 型トランジスタ M N 7 のゲート及び N 型トランジスタ M N 8 は、水平走査回路 6 0 に接続されており、水平走査回路 6 0 から供給される制御信号によって接続状態（導通・非導通）が制御される。水平出力線 5 6 a , 5 6 b は、差動増幅回路 7 2 に接続されている。

20

【 0 0 4 9 】

N 型トランジスタ M N 5 は、オンになることにより、増幅器 4 4 の出力信号を容量 C s h s に保持する。N 型トランジスタ M N 7 は、オンになることにより、容量 C s h s が保持する画素信号を水平出力線 5 6 a に出力する。同様に、N 型トランジスタ M N 6 は、オンになることにより、増幅器 4 4 の出力信号を容量 C s h n に保持する。N 型トランジスタ M N 8 は、オンになることにより、容量 C s h n が保持する画素信号を水平出力線 5 6 b に出力する。

【 0 0 5 0 】

水平走査回路 6 0 は、メモリ 5 2 に、列ごとに順次、制御信号を供給する。水平走査回路 6 0 から制御信号を受信した列のメモリ 5 2 は、容量 C s h s , C s h n が保持する画素信号を、水平出力線 5 6 a , 5 6 b へと出力する。差動増幅回路 7 2 は、容量 C s h s から水平出力線 5 6 a を介して出力された画素信号（光信号）と容量 C s h n から水平出力線 5 6 b を介して出力された画素信号（ノイズ信号）との差分を出力する。

40

【 0 0 5 1 】

なお、読み出し回路部 4 0 よりも後段の構成は、図 4 に示す構成に限定されるものではなく、適宜変更が可能である。

【 0 0 5 2 】

2 次元アレイ状に配列された複数の画素 1 2 のうちの一部の画素 1 2 にだけ高輝度の光が入射すると、高輝度の光が入射した画素 1 2 に接続された出力線 1 6 の電位は、高輝度

50

の光が入射していない画素 1 2 に接続された出力線 1 6 の電位よりも低くなる。出力線 1 6 の電位が、電流源 1 8 が動作可能な電位よりも低くなると、出力線 1 6 に流れる電流量も低下する。その結果、高輝度の光が入射した画素 1 2 に接続された出力線 1 6 と、高輝度の光が入射していない画素 1 2 に接続された出力線 1 6 とでは、電流量が異なることになる。

#### 【 0 0 5 3 】

各列の電流源 1 8 は、大元の電流源（図示せず）とカレントミラーを構成しており、電流源 1 8 の電流量は大元の電流源の電流量によって規定されているため、一部の出力線 1 6 の電流量が変わると他の出力線 1 6 の電流量まで変化する。つまり、高輝度の光が入射した画素 1 2 に接続された出力線 1 6 の電位が低下することに起因して、高輝度の光が入射していない画素 1 2 に接続された出力線 1 6 の電流源 1 8 の電流量が変化することになる。そのため、高輝度の光が一部の画素 1 2 に入射している行から信号を読み出すときと、高輝度の光が入射している画素 1 2 を含まない行から信号を読み出すときとを比較すると、出力線 1 6 に流れる電流量に差が生じ、出力が変化する。この出力変化は、画像としてみると横筋状のノイズとなり、画質が低下する原因となっている。また、画素 1 2 や読み出し回路部 4 0 に電源電圧を供給するバイアス配線も複数列で共通に使用されるため、同様のメカニズムによって電源電圧が変動する原因になることもある。

10

#### 【 0 0 5 4 】

ところで、近年の撮像装置においては、同一の画素信号を異なるゲインで増幅することにより得た 2 つの画像を合成することにより、同時性を保ちつつ高ダイナミックレンジの画像を生成する技術が知られている。この方式は、蓄積タイミングの異なる 2 つの画像を合成して高ダイナミックレンジ画像を生成する方式と比較して像ずれが発生し難い利点があり、画質の面で有利である。その一方、高輝度光が入射した場合には、増幅率の異なる画像間において横筋状のノイズのレベルが異なってしまう、これら画像を合成すると 2 種類の横筋が見え、却って画質が悪化することがあった。

20

#### 【 0 0 5 5 】

横筋状のノイズに対する対策としては、出力線にクリップレベルを設定し、出力線の電位を制限する技術が知られている。この場合に、増幅率の高い画像における横筋状ノイズを増幅率の低い画像における横筋状ノイズと同等にするためには、増幅率の高い画像の取得時におけるクリップレベルを増幅率の低い画像の取得時におけるクリップレベルよりも高く設定しなければならない。しかしながら、増幅率の高い画像の取得時におけるクリップレベルの設定値のまま増幅率の低い画像を出力すると、ダイナミックレンジが大きく制限されることになる。

30

#### 【 0 0 5 6 】

以下に示す本実施形態の駆動方法を用いることにより、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な高ダイナミックレンジ画像を取得することが可能となる。

#### 【 0 0 5 7 】

次に、本実施形態による撮像装置の駆動方法について図 5 を用いて説明する。図 5 は、本実施形態による撮像装置の駆動方法を示すタイミング図である。

#### 【 0 0 5 8 】

図 5 には、制御信号のうち、垂直走査回路 2 0 から制御線 1 4 を介して特定の行の画素 1 2 に供給される制御信号  $RES$  ,  $TX$  と、読み出し回路部 4 0 の各列の列読み出し回路 4 2 に供給される制御信号  $SW1$  ,  $SW2$  ,  $SW3$  を示している。また、図 5 には、クリップ回路 3 2 によって制限される出力線 1 6 のクリップレベル  $VCLIP$  を示している。

40

#### 【 0 0 5 9 】

図 5 において、期間  $T11$ （時刻  $t11$  から時刻  $t16$ ）は、第 1 の増幅率で増幅されたノイズ信号（第 1 のノイズ信号）の読み出し期間である。期間  $T12$ （時刻  $t16$  から時刻  $t18$ ）は、第 1 の増幅率で増幅された光信号（第 1 の光信号）の読み出し期間である。期間  $T13$ （時刻  $t18$  から時刻  $t19$ ）は、第 1 の増幅率と異なる第 2 の増幅率で

50

増幅された光信号（第2の光信号）の読み出し期間である。時刻T14（時刻t19から時刻t23）は、第2の増幅率で増幅されたノイズ信号（第2のノイズ信号）の読み出し期間である。本実施形態では、第1のノイズ信号、第1の光信号、第2の光信号、第2のノイズ信号の順序で、信号の読み出しを行う。

【0060】

ここで、第1の光信号及び第2の光信号は、同じ露光期間に同じ画素12の光電変換部PDで生じた電荷に基づく光信号を異なる増幅率（第1の増幅率及び第2の増幅率）で増幅した信号である。また、第1のノイズ信号及び第2のノイズ信号は、浮遊拡散部FDのリセット電位に応じたノイズ信号を異なる増幅率（第1の増幅率及び第2の増幅率）で増幅した信号である。

10

【0061】

差動増幅回路72は、第1の光信号から第1のノイズ信号を差し引いた第1の信号と、第2の光信号から第2のノイズ信号を差し引いた第2の信号と、を生成し、撮像装置100の外部へと出力する。撮像装置100の外部の信号処理部（図示せず）では、第1の信号から生成される増幅率の高い画像と第2の信号から生成される増幅率の低い画像とを合成し、高ダイナミックレンジ画像を生成する。ここで、第1の信号と第2の信号とは、前述のように、同じ露光期間に同じ画素12の光電変換部PDで生じた電荷に基づく信号を異なる増幅率で増幅した信号である。したがって、第1の信号から生成される増幅率の高い画像と第2の信号から生成される増幅率の低い画像とを合成することで、像ずれの少ない良好な高ダイナミックレンジ画像を得ることができる。

20

【0062】

時刻t11よりも前の期間において、読み出し対象の行の制御信号RES、TX及び制御信号SW1、SW2、SW3は、Lレベルであるものとする。また、図5には示していないが、期間T11から期間T14において、読み出し対象の行の制御信号SELは、Hレベルであるものとする。

【0063】

時刻t11において、制御回路80は、制御信号SW1をLレベルからHレベルへと制御する。これにより、スイッチSW1がオンになり、増幅器44の負帰還容量CFの容量値はCfaとなる。また、増幅器44の増幅率は、CIN/Cfaとして表される第1の増幅率に設定される。

30

【0064】

同じく時刻t11において、制御回路80は、各列のクリップ回路32のVCLIP制御回路36を制御し、差動増幅回路34の非反転入力端子に電圧V1を供給する。これにより、出力線16の電位の下限值は、電圧V1に制限される。

【0065】

次いで、時刻t12から時刻t15の期間において、制御回路80は、制御信号SW3をLレベルからHレベルへと制御する。これにより、スイッチSW3がオンになり、増幅器44がリセットされる。

【0066】

次いで、時刻t13から時刻t14の期間において、垂直走査回路20は、制御信号RESをLレベルからHレベルへと制御する。これにより、リセットトランジスタM2がオンになり、浮遊拡散部FDは電圧Vddに応じた所定の電位にリセットされる。出力線16には、浮遊拡散部FDのリセット電位に応じた画素信号（ノイズ信号）が出力される。

40

【0067】

時刻t15においてスイッチSW3がオフになることにより、増幅器44のリセットが解除される。出力線16に出力されたノイズ信号は、第1の増幅率で増幅され、増幅器44から出力される。

【0068】

次いで、時刻t15から時刻t16の期間において、制御回路80は、各列のメモリ52のN型トランジスタMN6にHレベルの制御信号を供給し、N型トランジスタMN6を

50

オンにする。これにより、容量  $C_{shn}$  には、第 1 の増幅率で増幅されたノイズ信号（第 1 のノイズ信号）が保持される。

【0069】

次いで、時刻  $t_{16}$  から時刻  $t_{17}$  の期間において、垂直走査回路 20 は、制御信号 TX を L レベルから H レベルへと制御する。これにより、転送トランジスタ M1 がオンになり、所定の露光期間の間に光電変換部 PD に蓄積された信号電荷が浮遊拡散部 FD へと転送され、浮遊拡散部 FD の電位が低下する。これにより、出力線 16 の電位は、浮遊拡散部 FD に転送された信号電荷の量に応じた電位まで低下する。このように低下した出力線 16 の電位が、信号電荷の量に応じた画素信号（光信号）に対応する。

【0070】

このとき、出力線 16 にはクリップ回路 32 が接続されているため、一部の画素 12 に高輝度の光が入射した場合であっても、その画素 12 に接続される出力線 16 の電位の下限値は、電圧  $V_1$  に制限される。これにより、出力線 16 の電位が電流源 18 の動作可能な電位よりも低下することを防止することができ、横筋状のノイズの発生を抑制することができる。出力線 16 に出力された光信号は、第 1 の増幅率で増幅され、増幅器 44 から出力される。

【0071】

次いで、時刻  $t_{17}$  から時刻  $t_{18}$  の期間において、制御回路 80 は、各列のメモリ 52 の N 型トランジスタ MN5 に H レベルの制御信号を供給し、N 型トランジスタ MN5 をオンにする。これにより、容量  $C_{shs}$  には、第 1 の増幅率で増幅された光信号（第 1 の光信号）が保持される。

【0072】

この後、水平走査回路 60 は、N 型トランジスタ MN7, MN8 に H レベルの制御信号を供給し、N 型トランジスタ MN7, MN8 をオンにする。これにより、水平出力線 56a には第 1 の光信号が出力され、水平出力線 56b には第 1 のノイズ信号が出力される。差動増幅回路 72 は、第 1 の光信号と第 1 のノイズ信号との差分を、第 1 の信号として出力する。

【0073】

次いで、時刻  $t_{18}$  において、制御回路 80 は、制御信号 SW2 を L レベルから H レベルへと制御する。これにより、スイッチ SW2 がオンになり、増幅器 44 の負帰還容量 CF の容量値は  $(C_{Fa} + C_{Fb})$  となる。また、増幅器 44 の増幅率は、 $C_{INa} / (C_{Fa} + C_{Fb})$  として表される第 2 の増幅率となる。

【0074】

同じく時刻  $t_{18}$  において、制御回路 80 は、各列のクリップ回路 32 の VCLIP 制御回路 36 を制御し、差動増幅回路 34 の非反転入力端子に供給する電圧を電圧  $V_1$  から電圧  $V_2$  に切り替える。これにより、出力線 16 の電位の下限値は、電圧  $V_2$  に制限される。出力線 16 に出力されている光信号は、第 2 の増幅率で増幅され、増幅器 44 から出力される。

【0075】

このとき、出力線 16 にはクリップ回路 32 が接続されているため、一部の画素 12 に高輝度の光が入射した場合であっても、その画素 12 に接続される出力線 16 の電位の下限値は、電圧  $V_2$  に制限される。これにより、出力線 16 の電位が電流源 18 の動作可能な電位よりも低下することを防止することができ、横筋状のノイズの発生を抑制することができる。

【0076】

次いで、時刻  $t_{18}$  から時刻  $t_{19}$  の期間において、制御回路 80 は、各列のメモリ 52 の N 型トランジスタ MN5 に H レベルの制御信号を供給し、N 型トランジスタ MN5 をオンにする。これにより、容量  $C_{shs}$  には、第 2 の増幅率で増幅された光信号（第 2 の光信号）が保持される。

【0077】

10

20

30

40

50

次いで、時刻  $t_{19}$  から時刻  $t_{22}$  の期間において、制御回路 80 は、制御信号 SW 3 を L レベルから H レベルへと制御する。これにより、スイッチ SW 3 がオンになり、差動増幅回路 34 がリセットされる。

【0078】

次いで、時刻  $t_{20}$  から時刻  $t_{21}$  の期間において、垂直走査回路 20 は、制御信号 RES を L レベルから H レベルへと制御する。これにより、リセットトランジスタ M 2 がオンになり、出力線 16 に出力されたノイズ信号は、第 2 の増幅率で増幅され、増幅器 44 から出力される。

【0079】

次いで、時刻  $t_{22}$  から時刻  $t_{23}$  の期間において、制御回路 80 は、N 型トランジスタ MN 6 に H レベルの制御信号を供給し、N 型トランジスタ MN 6 をオンにする。これにより、容量 Cshn には、第 2 の増幅率で増幅されたノイズ信号（第 2 のノイズ信号）が保持される。

10

【0080】

この後、水平走査回路 60 は、N 型トランジスタ MN 7, MN 8 に H レベルの制御信号を供給し、N 型トランジスタ MN 7, MN 8 をオンにする。これにより、水平出力線 56a には第 2 の光信号が出力され、水平出力線 56b には第 2 のノイズ信号が出力される。差動増幅回路 72 は、第 2 の光信号と第 2 のノイズ信号との差分を、第 2 の信号として出力する。

【0081】

20

なお、光信号を第 2 の増幅率で増幅した第 2 の光信号に重畳するノイズ信号と、第 2 のノイズ信号とは異なるものである。しかしながら、第 1 の増幅率よりも低い第 2 の増幅率で増幅した信号は、画像合成後、主に高輝度側で使用されるため、これらノイズ信号が異なったとしても光ショットノイズに支配され、画像合成後の画質への影響は小さい。

【0082】

撮像装置をこのように駆動することで、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0083】

横筋状のノイズを低減する手段としては、列読み出し回路 42 における増幅回路の増幅率を切り替える際に、リセットトランジスタ M 2 のゲートに供給する制御信号 RES の L レベルを、増幅回路の増幅率に応じた所定の L レベルに設定することも考えられる。

30

【0084】

すなわち、リセットトランジスタ M 2 は、ゲートに H レベルの制御信号が供給されている場合だけでなく、ゲートに L レベルの制御信号が供給されている場合でも、浮遊拡散部 FD の電位が低下してゲート - ソース間電圧が閾値電圧を超えたときにはオンになる。したがって、制御信号 RES の L レベルをこのように設定することで、高輝度光の入射によって浮遊拡散部 FD の電位が一定の電位を下回るとリセットトランジスタ M 2 をオンにすることができ、浮遊拡散部 FD の電位が下がりすぎるのを抑制することができる。浮遊拡散部 FD の電位に応じた信号は増幅トランジスタ M 3 を介して出力線 16 に出力されるため、浮遊拡散部 FD の電位の下限値を制限することで、出力線 16 の電位の下限値をも連動して制限することができる。出力線 16 の電位をクリップ回路部 30 よりも前段に位置するリセットトランジスタ M 2 を用いて制限することは、電流源 18 の電流量の変化による横筋状のノイズの発生確率を下げる効果もあり、有効な手段ではある。

40

【0085】

この手法を用いる場合、例えば図 5 に点線で示すように、期間 T 11 及び期間 T 12 における制御信号 RES の L レベルを、期間 T 13 及び期間 T 14 における制御信号 RES の L レベルよりも高く設定することが考えられる。

【0086】

しかしながら、像ずれが少ない良質な合成画像を実現する観点からは、制御信号 RES の L レベルを切り替える駆動を行うことは好ましくない。前述のように、第 1 の光信号

50

と第2の光信号とは、出力線16に出力された同一の信号に基づいて生成することが望ましい。例えば図5に示すように、時刻 $t_{18}$ において制御信号RESのLレベルを切り替える駆動を行うと、リセットトランジスタM2のゲート電位の変動に伴って浮遊拡散部FDの電位が変動し、ひいては出力線16の電位が変動してしまう。その結果、同一の信号に基づいて第1の光信号と第2の光信号とを生成することができなくなり、画像合成後の画質悪化に繋がってしまう。良質な合成画像を得るためには、制御信号RESのLレベルを一定に維持することが望ましい。

【0087】

このような観点から、本実施形態においては、制御信号RESのLレベルを切り替える駆動を行うのではなく、出力線16のクリップレベルを切り替える駆動を行っている。すなわち、第1の増幅率及び第2の増幅率の各々に対応して、高輝度光の入射時にも出力線16の電位が電流源18の動作可能な電位を下回らないように適切なクリップレベルを設定することで、横筋状のノイズの発生を抑制している。これにより、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

10

【0088】

このように、本実施形態によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

【0089】

[第2実施形態]

本発明の第2実施形態による撮像装置及びその駆動方法について、図6及び図7を用いて説明する。第1実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図6は、本実施形態による撮像装置における読み出し回路の構成例を示す回路図である。図7は、本実施形態による撮像装置の駆動方法を示すタイミング図である。

20

【0090】

本実施形態による撮像装置は、列読み出し回路42の構成が異なるほかは第1実施形態による撮像装置と同様である。本実施形態による撮像装置の列読み出し回路42は、図6に示すように、容量CINが、容量CINa、CINb及びスイッチSW4、SW5により構成される回路に置き換えられている。列読み出し回路42のその他の構成は、図4に示す第1実施形態の列読み出し回路42と同様である。

30

【0091】

容量CINaの一方の電極及び容量CINbの一方の電極は、増幅器44の反転入力端子に接続されている。容量CINaの他方の電極は、スイッチSW4の一方の端子に接続されている。容量CINbの他方の電極は、スイッチSW5の一方の端子に接続されている。スイッチSW4の他方の端子及びスイッチSW5の他方の端子は、出力線16に接続されている。

【0092】

スイッチSW4、SW5は、制御回路80から供給される制御信号SW4、SW5によってそれぞれ接続状態(導通・非導通)が制御される。例えば、制御信号SWnがHレベルのときに対応するスイッチSWnがオン(導通状態)となり、制御信号SWnがLレベルのときに対応するスイッチSWnがオフ(非導通状態)となる。

40

【0093】

スイッチSW4は、オンになることにより、出力線16と増幅器44の反転入力端子との間を、容量CINaを介して接続する。また、スイッチSW5は、オンになることにより、出力線16と増幅器44の反転入力端子との間を、容量CINbを介して接続する。すなわち、スイッチSW4、SW5は、出力線16と増幅器44の反転入力端子とを接続する入力容量CINとして、容量CINa、容量CINb及び容量CINa、CINbの合成容量のうちのいずれかを選択するスイッチである。

【0094】

増幅器44の増幅率は、入力容量CINと負帰還容量CFとの比( $CIN/CF$ )によ

50

って表される。ここで、入力容量  $C_{IN}$  は、スイッチ  $SW_4$  ,  $SW_5$  がともにオンのときは  $C_{INa} + C_{INb}$  となり、スイッチ  $SW_4$  がオンでスイッチ  $SW_5$  がオフのときは  $C_{INa}$  となり、スイッチ  $SW_4$  がオフでスイッチ  $SW_5$  がオンのときは  $C_{INb}$  となる。

【0095】

容量  $C_{INa}$  ,  $C_{INb}$  の容量値は、列読み出し回路 42 の増幅回路に求められる増幅率に応じて適宜設定することができる。ここでは、説明の簡略化のため、 $C_{INa} < C_{INb}$  であり、 $C_{Fa} < C_{Fb}$  であり、 $C_{INa} = C_{Fa}$  であり、 $C_{INa} + C_{INb} = C_{Fa} + C_{Fb}$  であるものとする。増幅器 44 の増幅率を、増幅率の高い第 1 の増幅率に設定する場合には、例えば、スイッチ  $SW_1$  ,  $SW_4$  ,  $SW_5$  をオン、スイッチ  $SW_2$  をオフにする。このときの増幅器 44 の増幅率は、 $(C_{INa} + C_{INb}) / C_{Fa}$  となる。増幅器 44 の増幅率を、増幅率の低い第 2 の増幅率に設定する場合には、例えば、スイッチ  $SW_1$  ,  $SW_2$  ,  $SW_4$  ,  $SW_5$  をオンにする。このときの増幅器 44 の増幅率は、 $(C_{INa} + C_{INb}) / (C_{Fa} + C_{Fb})$  となる。或いは、スイッチ  $SW_1$  ,  $SW_4$  をオン、スイッチ  $SW_2$  ,  $SW_5$  をオフにする。このときの増幅器 44 の増幅率は、 $C_{INa} / C_{Fa}$  となる。或いは、スイッチ  $SW_1$  ,  $SW_4$  をオフ、スイッチ  $SW_2$  ,  $SW_5$  をオンにする。このときの増幅器 44 の増幅率は、 $C_{INb} / C_{Fb}$  となる。容量  $C_{INa}$  の容量値と容量  $C_{INb}$  の容量値との差、或いは、容量  $C_{Fa}$  の容量値と容量  $C_{Fb}$  の容量値との差が大きいほど、第 1 の増幅率と第 2 の増幅率との増幅率差も大きくなる。

10

【0096】

次に、本実施形態による撮像装置の駆動方法について、図 7 を用いて説明する。図 7 には、図 5 に示した制御信号  $RES$  ,  $TX$  ,  $SW_1$  ,  $SW_2$  ,  $SW_3$  及びクリップレベル  $V_{CLIP}$  に加え、読み出し回路部 40 の各列の列読み出し回路 42 に供給される制御信号  $SW_4$  ,  $SW_5$  を更に示している。

20

【0097】

図 7 において、期間  $T_{21}$  (時刻  $t_{31}$  から時刻  $t_{36}$ ) は、第 2 の増幅率で増幅されたノイズ信号 (第 2 のノイズ信号) の読み出し期間である。期間  $T_{22}$  (時刻  $t_{36}$  から時刻  $t_{37}$ ) は、第 1 の増幅率で増幅されたノイズ信号 (第 1 のノイズ信号) の読み出し期間である。期間  $T_{23}$  (時刻  $t_{37}$  から時刻  $t_{39}$ ) は、第 1 の増幅率で増幅された光信号 (第 1 の光信号) の読み出し期間である。時刻  $T_{24}$  (時刻  $t_{39}$  から時刻  $t_{40}$ ) は、第 2 の増幅率で増幅された光信号 (第 2 の光信号) の読み出し期間である。本実施形態では、第 2 のノイズ信号、第 1 のノイズ信号、第 1 の光信号、第 2 の光信号の順序で、信号の読み出しを行う。なお、本実施形態においても、第 1 の増幅率は第 2 の増幅率よりも高いものとする。

30

【0098】

時刻  $t_{31}$  よりも前の期間において、読み出し対象の行の制御信号  $RES$  ,  $TX$  及び制御信号  $SW_1$  ,  $SW_2$  ,  $SW_3$  ,  $SW_4$  ,  $SW_5$  は、L レベルであるものとする。また、各列のクリップ回路 32 の  $V_{CLIP}$  制御回路 36 から差動増幅回路 34 の非反転入力端子に供給されている電圧は、電圧  $V_2$  であるものとする。また、図 7 には示していないが、期間  $T_{21}$  から期間  $T_{24}$  において、読み出し対象の行の制御信号  $SEL$  は、H レベルであるものとする。

40

【0099】

時刻  $t_{31}$  において、制御回路 80 は、制御信号  $SW_1$  ,  $SW_4$  を L レベルから H レベルへと制御する。これにより、スイッチ  $SW_1$  がオンになり、増幅器 44 の負帰還容量  $C_F$  の容量値は  $C_{Fa}$  となる。また、スイッチ  $SW_4$  がオンになり、増幅器 44 の入力容量  $C_{IN}$  の容量値は  $C_{INa}$  となる。これにより、増幅器 44 の増幅率は、 $C_{INa} / C_{Fa}$  として表される第 2 の増幅率に設定される。

【0100】

次いで、時刻  $t_{32}$  から時刻  $t_{35}$  の期間において、制御回路 80 は、制御信号  $SW_3$  を L レベルから H レベルへと制御する。これにより、スイッチ  $SW_3$  がオンになり、増幅器 44 がリセットされる。

50

## 【 0 1 0 1 】

次いで、時刻  $t_{33}$  から時刻  $t_{34}$  の期間において、垂直走査回路 20 は、制御信号 RES を L レベルから H レベルへと制御する。これにより、リセットトランジスタ M2 がオンになり、浮遊拡散部 FD は電圧  $V_{dd}$  に応じた所定の電位にリセットされる。出力線 16 には、浮遊拡散部 FD のリセット電位に応じた画素信号（ノイズ信号）が出力される。

## 【 0 1 0 2 】

時刻  $t_{35}$  においてスイッチ SW3 がオフになることにより、増幅器 44 のリセットが解除される。出力線 16 に出力されたノイズ信号は、第 2 の増幅率で増幅され、増幅器 44 から出力される。

## 【 0 1 0 3 】

次いで、時刻  $t_{35}$  から時刻  $t_{36}$  の期間において、制御回路 80 は、各列のメモリ 52 の N 型トランジスタ MN6 に H レベルの制御信号を供給し、N 型トランジスタ MN6 をオンにする。これにより、容量  $C_{shn}$  には、第 2 の増幅率で増幅されたノイズ信号（第 2 のノイズ信号）が保持される。

## 【 0 1 0 4 】

次いで、時刻  $t_{36}$  において、制御回路 80 は、制御信号 SW5 を L レベルから H レベルへと制御する。これにより、スイッチ SW5 がオンになり、増幅器 44 の入力容量  $C_{IN}$  の容量値は  $(C_{INa} + C_{INb})$  となる。

## 【 0 1 0 5 】

同じく時刻  $t_{36}$  において、制御回路 80 は、各列のクリップ回路 32 の VCLIP 制御回路 36 を制御し、差動増幅回路 34 の非反転入力端子に供給する電圧を電圧  $V_2$  から電圧  $V_1$  に切り替える。これにより、出力線 16 の電位の下限值は、電圧  $V_1$  に制限される。

## 【 0 1 0 6 】

時刻  $t_{36}$  においてスイッチ SW5 がオンになることにより、増幅器 44 の増幅率は、 $(C_{INa} + C_{INb}) / C_{Fa}$  として表される第 1 の増幅率となる。出力線 16 に出力されているノイズ信号は、第 1 の増幅率で増幅され、増幅器 44 から出力される。

## 【 0 1 0 7 】

次いで、時刻  $t_{36}$  から時刻  $t_{37}$  の期間において、制御回路 80 は、各列のメモリ 52 の N 型トランジスタ MN6 に H レベルの制御信号を供給し、N 型トランジスタ MN6 をオンにする。これにより、容量  $C_{shn}$  には、第 1 の増幅率で増幅されたノイズ信号（第 1 のノイズ信号）が保持される。

## 【 0 1 0 8 】

なお、撮像装置は、第 1 実施形態において説明したように、通常はノイズ信号用のラインメモリ（容量  $C_{shn}$ ）と光信号用のラインメモリ（容量  $C_{shs}$ ）とを各列に 1 つずつ備えている。しかしながら、本実施形態の駆動では、第 2 のノイズ信号と第 1 のノイズ信号とを続けて読み出すため、既に第 2 のノイズ信号が保持されている容量  $C_{shn}$  に第 1 のノイズ信号を保持することはできない。そこで、本実施形態の駆動を行う場合は、メモリ部 50 の各列に、第 1 のノイズ信号と第 1 の光信号とを保持するためのメモリ 52 と、第 2 のノイズ信号と第 2 の光信号とを保持するためのメモリ 52 と、を別々に設けておく。

## 【 0 1 0 9 】

次いで、時刻  $t_{37}$  から時刻  $t_{38}$  の期間において、垂直走査回路 20 は、制御信号 TX を L レベルから H レベルへと制御する。これにより、転送トランジスタ M1 がオンになり、所定の露光期間の間に光電変換部 PD に蓄積された信号電荷が浮遊拡散部 FD へと転送され、浮遊拡散部 FD の電位が低下する。これにより、出力線 16 の電位は、浮遊拡散部 FD に転送された信号電荷の量に応じた電位まで低下する。このように低下した出力線 16 の電位が、信号電荷の量に応じた画素信号（光信号）に対応する。

## 【 0 1 1 0 】

このとき、出力線 16 にはクリップ回路 32 が接続されているため、一部の画素 12 に

10

20

30

40

50

高輝度の光が入射した場合であっても、その画素 1 2 に接続される出力線 1 6 の電位の下  
 限値は、電圧 V 1 に制限される。これにより、出力線 1 6 の電位が電流源 1 8 の動作可  
 能な電位よりも低下することを防止することができ、横筋状のノイズの発生を抑制するこ  
 とができる。出力線 1 6 に出力された光信号は、第 1 の増幅率で増幅され、増幅器 4 4 から  
 出力される。

【 0 1 1 1 】

次いで、時刻 t 3 8 から時刻 t 3 9 の期間において、制御回路 8 0 は、各列のメモリ 5  
 2 の N 型トランジスタ MN 5 に H レベルの制御信号を供給し、N 型トランジスタ MN 5 を  
 オンにする。これにより、容量 C s h s には、第 1 の増幅率で増幅された光信号（第 1 の  
 光信号）が保持される。

10

【 0 1 1 2 】

次いで、時刻 t 3 9 において、制御回路 8 0 は、制御信号 S W 2 を L レベルから H レ  
 ベルへと制御する。これにより、スイッチ S W 2 がオンになり、増幅器 4 4 の負帰還容量  
 C F の容量値は  $(C F a + C F b)$  となる。これにより、増幅器 4 4 の増幅率は、 $(C I N a + C I N b) / (C F a + C F b)$  として表される第 2 の増幅率となる。

【 0 1 1 3 】

同じく時刻 t 3 9 において、制御回路 8 0 は、各列のクリップ回路 3 2 の V C L I P 制  
 御回路 3 6 を制御し、差動増幅回路 3 4 の非反転入力端子に供給する電圧を電圧 V 1 から  
 電圧 V 2 に切り替える。これにより、出力線 1 6 の電位の下限値は、電圧 V 2 に制限され  
 る。出力線 1 6 に出力されている光信号は、第 2 の増幅率で増幅され、増幅器 4 4 から出  
 力される。

20

【 0 1 1 4 】

このとき、出力線 1 6 にはクリップ回路 3 2 が接続されているため、一部の画素 1 2 に  
 高輝度の光が入射した場合であっても、その画素 1 2 に接続される出力線 1 6 の電位の下  
 限値は、電圧 V 2 に制限される。これにより、出力線 1 6 の電位が電流源 1 8 の動作可  
 能な電位よりも低下することを防止することができ、横筋状のノイズの発生を抑制するこ  
 とができる。

【 0 1 1 5 】

次いで、時刻 t 3 9 から時刻 t 4 0 の期間において、制御回路 8 0 は、各列のメモリ 5  
 2 の N 型トランジスタ MN 5 に H レベルの制御信号を供給し、N 型トランジスタ MN 5 を  
 オンにする。これにより、容量 C s h s には、第 2 の増幅率で増幅された光信号（第 2 の  
 光信号）が保持される。

30

【 0 1 1 6 】

この後、水平走査回路 6 0 は、第 1 の光信号及び第 1 のノイズ信号を保持するメモリ 5  
 2 の N 型トランジスタ MN 7 , MN 8 に H レベルの制御信号を供給し、N 型トランジスタ  
 MN 7 , MN 8 をオンにする。これにより、水平出力線 5 6 a には第 1 の光信号が出力さ  
 れ、水平出力線 5 6 b には第 1 のノイズ信号が出力される。差動増幅回路 7 2 は、第 1 の  
 光信号と第 1 のノイズ信号との差分を、第 1 の信号として出力する。

【 0 1 1 7 】

また、水平走査回路 6 0 は、第 2 の光信号及び第 2 のノイズ信号を保持するメモリ 5  
 2 の N 型トランジスタ MN 7 , MN 8 に H レベルの制御信号を供給し、N 型トランジスタ  
 MN 7 , MN 8 をオンにする。これにより、水平出力線 5 6 a には第 2 の光信号が出力さ  
 れ、水平出力線 5 6 b には第 2 のノイズ信号が出力される。差動増幅回路 7 2 は、第 2 の  
 光信号と第 2 のノイズ信号との差分を、第 2 の信号として出力する。

40

【 0 1 1 8 】

撮像装置をこのように駆動することで、横筋状のノイズの発生を抑制しつつ、像ずれが  
 少ない良質な合成画像を実現することができる。

【 0 1 1 9 】

本実施形態の駆動方法では、出力線 1 6 に出力された同一の信号に基づいて第 1 のノイ  
 ズ信号及び第 2 のノイズ信号を取得するため、第 1 実施形態の駆動方法と比較して、光信

50

号からのノイズ除去性能を向上することができる。ただし、本実施形態の駆動を実現するためには各列に2つのメモリ52が必要であるため、撮像装置が大型化する可能性はある。

【0120】

また、横筋状のノイズを低減する手段としては、増幅器44の増幅率を切り替える際に、制御信号RESのLレベルを、増幅回路の増幅率に応じた所定のLレベルに設定することも考えられる。この手法を用いる場合、例えば図7に点線で示すように、期間T22及び期間T23における制御信号RESのLレベルを、期間T21及び期間T24における制御信号RESのLレベルよりも高く設定することが考えられる。

【0121】

しかしながら、像ずれが少ない良質な合成画像を実現する観点からは、制御信号RESのLレベルを切り替える駆動を行うことは好ましくない。前述のように、第1の光信号と第2の光信号とは、出力線16に出力された同一の信号に基づいて生成することが望ましい。例えば図7に示すように、時刻t39において制御信号RESのLレベルを切り替える駆動を行うと、リセットトランジスタM2のゲート電位の変動に伴って浮遊拡散部FDの電位が変動し、ひいては出力線16の電位が変動してしまう。その結果、同一の信号に基づいて第1の光信号と第2の光信号とを生成することができなくなり、画像合成後の画質悪化に繋がってしまう。良質な合成画像を得るためには、制御信号RESのLレベルを一定に維持することが望ましい。

【0122】

このような観点から、本実施形態においても、制御信号RESのLレベルを切り替える駆動を行うのではなく、出力線16のクリップレベルを切り替える駆動を行っている。すなわち、第1の増幅率及び第2の増幅率の各々に対応して、高輝度光の入射時にも出力線16の電位が電流源18の動作可能な電位を下回らないように適切なクリップレベルを設定することで、横筋状のノイズの発生を抑制している。これにより、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0123】

このように、本実施形態によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

【0124】

[第3実施形態]

本発明の第3実施形態による撮像装置及びその駆動方法について、図8及び図9を用いて説明する。第1及び第2実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図8は、本実施形態による撮像装置における読み出し回路の構成例を示す回路図である。図9は、本実施形態による撮像装置の駆動方法を示すタイミング図である。

【0125】

本実施形態による撮像装置は、列読み出し回路42の構成が異なるほかは第1及び第2実施形態による撮像装置と同様である。本実施形態による撮像装置の列読み出し回路42は、図8に示すように、第2実施形態の列読み出し回路42に対し、容量CINaに並列に接続されたスイッチSW6を更に有している。列読み出し回路42のその他の構成は、図6に示す第2実施形態の列読み出し回路42と同様である。

【0126】

スイッチSW6は、制御回路80から供給される制御信号SW6によってそれぞれ接続状態(導通・非導通)が制御される。例えば、制御信号SW6がHレベルのときにスイッチSW6がオン(導通状態)となり、制御信号SW6がLレベルのときにスイッチSW6がオフ(非導通状態)となる。スイッチSW6は、オンになることにより容量CINaの電極間を短絡し、容量CINaをリセットする。

【0127】

増幅器44の増幅率は、入力容量CINと負帰還容量CFとの比( $CIN/CF$ )によって表される。ここで、入力容量CINは、スイッチSW4, SW5がともにオンのとき

10

20

30

40

50

は  $CINa + CINb$  となり、スイッチ  $SW4$  がオンでスイッチ  $SW5$  がオフのときは  $CINa$  となり、スイッチ  $SW4$  がオフでスイッチ  $SW5$  がオンのときは  $CINb$  となる。

【0128】

容量  $CINa$  ,  $CINb$  の容量値は、列読み出し回路 42 の増幅回路に求められる増幅率に応じて適宜設定することができる。ここでは、説明の簡略化のため、 $CINa = CINb$  であり、 $CFa < CFb$  であり、 $CINa = CFa + CFb$  又は  $CINb = CFa + CFb$  であるものとする。増幅器 44 の増幅率を、増幅率の高い第 1 の増幅率に設定する場合には、例えば、スイッチ  $SW1$  をオン、スイッチ  $SW2$  をオフにし、スイッチ  $SW4$  及びスイッチ  $SW5$  のうちの一方をオン、他方をオフにする。このときの増幅器 44 の増幅率は、 $CINa / CFa$  又は  $CINb / CFa$  となる。増幅器 44 の増幅率を、増幅率の低い第 2 の増幅率に設定する場合には、例えば、スイッチ  $SW1$  ,  $SW2$  をオンにし、スイッチ  $SW4$  及びスイッチ  $SW5$  のうちの一方をオン、他方をオフにする。このときの増幅器 44 の増幅率は、 $CINa / (CFa + CFb)$  又は  $CINb / (CFa + CFb)$  となる。容量  $CFa$  の容量値と容量  $CFb$  の容量値との差が大きいほど、第 1 の増幅率と第 2 の増幅率との増幅率差も大きくなる。

10

【0129】

次に、本実施形態による撮像装置の駆動方法について、図 9 を用いて説明する。図 9 には、図 7 に示した制御信号  $RES$  ,  $TX$  ,  $SW1$  ,  $SW2$  ,  $SW3$  ,  $SW4$  ,  $SW5$  及びクリップレベル  $VCLIP$  に加え、読み出し回路部 40 の各列の列読み出し回路 42 に供給される制御信号  $SW6$  を更に示している。

20

【0130】

図 9 において、期間  $T31$  (時刻  $t51$  から時刻  $t57$ ) は、第 1 の増幅率で増幅されたノイズ信号 (第 1 のノイズ信号) の読み出し期間である。期間  $T32$  (時刻  $t57$  から時刻  $t59$ ) は、第 1 の増幅率で増幅された光信号 (第 1 の光信号) の読み出し期間である。期間  $T33$  (時刻  $t59$  から時刻  $t62$ ) は、第 2 の増幅率で増幅されたノイズ信号 (第 2 のノイズ信号) の読み出し期間である。時刻  $T34$  (時刻  $t62$  から時刻  $t63$ ) は、第 2 の増幅率で増幅された光信号 (第 2 の光信号) の読み出し期間である。本実施形態では、第 1 のノイズ信号、第 1 の光信号、第 2 のノイズ信号、第 2 の光信号の順序で、信号の読み出しを行う。なお、本実施形態においても、第 1 の増幅率は第 2 の増幅率よりも高いものとする。

30

【0131】

時刻  $t51$  よりも前の期間において、読み出し対象の行の制御信号  $RES$  ,  $TX$  及び制御信号  $SW1$  ,  $SW2$  ,  $SW3$  ,  $SW4$  ,  $SW5$  ,  $SW6$  は、L レベルであるものとする。また、図 9 には示していないが、期間  $T31$  から期間  $T34$  において、読み出し対象の行の制御信号  $SEL$  は、H レベルであるものとする。

【0132】

時刻  $t51$  において、制御回路 80 は、制御信号  $SW1$  ,  $SW4$  ,  $SW5$  を L レベルから H レベルへと制御する。これにより、スイッチ  $SW1$  がオンになり、増幅器 44 の負帰還容量  $CF$  の容量値は  $CFa$  となる。

【0133】

同じく時刻  $t51$  において、制御回路 80 は、各列のクリップ回路 32 の  $VCLIP$  制御回路 36 を制御し、差動増幅回路 34 の非反転入力端子に電圧  $V1$  を供給する。これにより、出力線 16 の電位の下限値は、電圧  $V1$  に制限される。

40

【0134】

次いで、時刻  $t52$  から時刻  $t55$  の期間において、制御回路 80 は、制御信号  $SW3$  を L レベルから H レベルへと制御する。これにより、スイッチ  $SW3$  がオンになり、増幅器 44 がリセットされる。

【0135】

次いで、時刻  $t53$  から時刻  $t54$  の期間において、垂直走査回路 20 は、制御信号  $RES$  を L レベルから H レベルへと制御する。これにより、リセットトランジスタ  $M2$  が

50

オンになり、浮遊拡散部 F D は電圧  $V_{dd}$  に応じた所定の電位にリセットされる。出力線 16 には、浮遊拡散部 F D のリセット電位に応じた画素信号（ノイズ信号）が出力される。

【0136】

時刻  $t_{55}$  においてスイッチ S W 3 がオフになることにより、増幅器 44 のリセットが解除される。この後、時刻  $t_{56}$  においてスイッチ S W 5 がオフになることで、スイッチ S W 5 と容量 C I N b との間のノードには、出力線 16 に出力されたノイズ信号の電位が保持される。

【0137】

また、スイッチ S W 5 がオフになることにより、増幅器 44 の入力容量 C I N の容量値は C I N a となる。これにより、増幅器 44 の増幅率は、 $C I N a / C F a$  として表される第 1 の増幅率に設定される。出力線 16 に出力されたノイズ信号は、第 1 の増幅率で増幅され、増幅器 44 から出力される。

10

【0138】

次いで、時刻  $t_{56}$  から時刻  $t_{57}$  の期間において、制御回路 80 は、各列のメモリ 52 の N 型トランジスタ M N 6 に H レベルの制御信号を供給し、N 型トランジスタ M N 6 をオンにする。これにより、容量 C s h n には、第 1 の増幅率で増幅されたノイズ信号（第 1 のノイズ信号）が保持される。

【0139】

次いで、時刻  $t_{57}$  から時刻  $t_{58}$  の期間において、垂直走査回路 20 は、制御信号 T X を L レベルから H レベルへと制御する。これにより、転送トランジスタ M 1 がオンになり、所定の露光期間の間に光電変換部 P D に蓄積された信号電荷が浮遊拡散部 F D へと転送され、浮遊拡散部 F D の電位が低下する。これにより、出力線 16 の電位は、浮遊拡散部 F D に転送された信号電荷の量に応じた電位まで低下する。このように低下した出力線 16 の電位が、信号電荷の量に応じた画素信号（光信号）に対応する。

20

【0140】

このとき、出力線 16 にはクリップ回路 32 が接続されているため、一部の画素 12 に高輝度の光が入射した場合であっても、その画素 12 に接続される出力線 16 の電位の下限値は、電圧  $V_1$  に制限される。これにより、出力線 16 の電位が電流源 18 の動作可能な電位よりも低下することを防止することができ、横筋状のノイズの発生を抑制することができる。出力線 16 に出力された光信号は、第 1 の増幅率で増幅され、増幅器 44 から出力される。

30

【0141】

次いで、時刻  $t_{58}$  から時刻  $t_{59}$  の期間において、制御回路 80 は、各列のメモリ 52 の N 型トランジスタ M N 5 に H レベルの制御信号を供給し、N 型トランジスタ M N 5 をオンにする。これにより、容量 C s h s には、第 1 の増幅率で増幅された光信号（第 1 の光信号）が保持される。

【0142】

この後、水平走査回路 60 は、N 型トランジスタ M N 7, M N 8 に H レベルの制御信号を供給し、N 型トランジスタ M N 7, M N 8 をオンにする。これにより、水平出力線 56 a には第 1 の光信号が出力され、水平出力線 56 b には第 1 のノイズ信号が出力される。差動増幅回路 72 は、第 1 の光信号と第 1 のノイズ信号との差分を、第 1 の信号として出力する。

40

【0143】

次いで、時刻  $t_{59}$  において、制御回路 80 は、制御信号 S W 2, S W 6 を L レベルから H レベルへと制御し、制御信号 S W 4 を H レベルから L レベルへと制御する。これにより、スイッチ S W 1, S W 2 がオンになり、増幅器 44 の負帰還容量 C F の容量値は  $(C F a + C F b)$  となる。また、スイッチ S W 6 がオンになることで、増幅器 44 の入力容量 C I N の容量値は C I N b となる。また、増幅器 44 の増幅率は、 $C I N b / (C F a + C F b)$  として表される第 2 の増幅率となる。

【0144】

50

同じく時刻  $t_{59}$  において、制御回路 80 は、各列のクリップ回路 32 の  $V_{CLIP}$  制御回路 36 を制御し、差動増幅回路 34 の非反転入力端子に供給する電圧を電圧  $V_1$  から電圧  $V_2$  に切り替える。これにより、出力線 16 の電位の下限値は、電圧  $V_2$  に制限される。

【0145】

次いで、時刻  $t_{60}$  から時刻  $t_{61}$  の期間において、制御回路 80 は、制御信号  $SW_3$  を L レベルから H レベルへと制御する。これにより、スイッチ  $SW_3$  がオンになり、増幅器 44 がリセットされる。

【0146】

時刻  $t_{61}$  において、スイッチ  $SW_5$  と容量  $C_{INb}$  との間のノードには増幅前のノイズ信号の電位が保持されているため、増幅器 44 はこのノイズ信号を第 2 の増幅率で増幅し、第 2 のノイズ信号として出力する。

10

【0147】

次いで、時刻  $t_{61}$  から時刻  $t_{62}$  の期間において、制御回路 80 は、各列のメモリ 52 の N 型トランジスタ  $MN_6$  に H レベルの制御信号を供給し、N 型トランジスタ  $MN_6$  をオンにする。これにより、容量  $C_{shn}$  には、第 2 の増幅率で増幅されたノイズ信号（第 2 のノイズ信号）が保持される。

【0148】

次いで、時刻  $t_{62}$  において、制御回路 80 は、制御信号  $SW_5$  を L レベルから H レベルへと制御する。これにより、スイッチ  $SW_5$  がオンになり、信号電荷の量に応じた画素信号（光信号）が出力されている出力線が、スイッチ  $SW_5$  及び容量  $C_{INb}$  を介して再び増幅器 44 に入力される。これにより、光信号が第 2 の増幅率で増幅され、増幅器 44 から出力される。

20

【0149】

次いで、時刻  $t_{62}$  から時刻  $t_{63}$  の期間において、制御回路 80 は、各列のメモリ 52 の N 型トランジスタ  $MN_5$  に H レベルの制御信号を供給し、N 型トランジスタ  $MN_5$  をオンにする。これにより、容量  $C_{shs}$  には、第 2 の増幅率で増幅された光信号（第 2 の光信号）が保持される。

【0150】

この後、水平走査回路 60 は、N 型トランジスタ  $MN_7$ 、 $MN_8$  に H レベルの制御信号を供給し、N 型トランジスタ  $MN_7$ 、 $MN_8$  をオンにする。これにより、水平出力線 56a には第 2 の光信号が出力され、水平出力線 56b には第 2 のノイズ信号が出力される。差動増幅回路 72 は、第 2 の光信号と第 2 のノイズ信号との差分を、第 2 の信号として出力する。

30

【0151】

撮像装置をこのように駆動することで、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0152】

本実施形態の駆動方法では、出力線 16 に出力された同一の信号に基づいて第 1 のノイズ信号及び第 2 のノイズ信号を取得するため、第 1 実施形態の駆動方法と比較して、光信号からのノイズ除去性能を向上することができる。特に、本実施形態では、各列に複数のメモリ 52 を設けることは不要であり、撮像装置の大型化を防止することができる。

40

【0153】

また、横筋状のノイズを低減する手段としては、増幅器 44 の増幅率を切り替える際に、制御信号  $RES$  の L レベルを、増幅回路の増幅率に応じた所定の L レベルに設定することも考えられる。この手法を用いる場合、例えば図 9 に点線で示すように、期間  $T_{31}$  及び期間  $T_{32}$  における制御信号  $RES$  の L レベルを、期間  $T_{33}$  及び期間  $T_{34}$  における制御信号  $RES$  の L レベルよりも高く設定することが考えられる。

【0154】

しかしながら、像ずれが少ない良質な合成画像を実現する観点からは、制御信号  $RE$

50

SのLレベルを切り替える駆動を行うことは好ましくない。前述のように、第1の光信号と第2の光信号とは、出力線16に出力された同一の信号に基づいて生成することが望ましい。例えば図9に示すように、時刻t59において制御信号RESのLレベルを切り替える駆動を行うと、リセットトランジスタM2のゲート電位の変動に伴って浮遊拡散部FDの電位が変動し、ひいては出力線16の電位が変動してしまう。その結果、同一の信号に基づいて第1の光信号と第2の光信号とを生成することができなくなり、画像合成後の画質悪化に繋がってしまう。良質な合成画像を得るためには、制御信号RESのLレベルを一定に維持することが望ましい。

#### 【0155】

このような観点から、本実施形態においても、制御信号RESのLレベルを切り替える駆動を行うのではなく、出力線16のクリップレベルを切り替える駆動を行っている。すなわち、第1の増幅率及び第2の増幅率の各々に対応して、高輝度光の入射時にも出力線16の電位が電流源18の動作可能な電位を下回らないように適切なクリップレベルを設定することで、横筋状のノイズの発生を抑制している。これにより、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

#### 【0156】

このように、本実施形態によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

#### 【0157】

##### [第4実施形態]

本発明の第4実施形態による撮像装置及びその駆動方法について、図10乃至図12を用いて説明する。第1乃至第3実施形態による撮像装置と同様の構成要素には同一の符号を付し、説明を省略し或いは簡潔にする。図10は、本実施形態による撮像装置の概略構成を示すブロック図である。図11は、本実施形態による撮像装置における列読み出し回路及びメモリの構成例を示す回路図である。図12は、本実施形態による撮像装置の駆動方法を示すタイミング図である。

#### 【0158】

第1乃至第3実施形態では、異なる増幅率で増幅した第1の信号及び第2の信号を用いて高ダイナミックレンジ画像を合成する例を示した。本実施形態では、異なる変換ゲインでAD変換を行った第1の信号及び第2の信号を用いて高ダイナミックレンジ画像を合成する例を示す。

#### 【0159】

本実施形態による撮像装置100は、図10に示すように、図1に示した構成に加え、参照信号生成回路48と、カウンタ回路58と、を更に有している。また、列読み出し回路42は、図11に示すように、容量C0と、比較器46とを含んで構成される。メモリ52は、AD変換された画素信号のデジタルデータをビット毎に保持する。本実施形態において、列読み出し回路42は列AD変換部を構成している。

#### 【0160】

比較器46は、2つの入力ノードと1つの出力ノードとを有する。比較器46の一方の入力ノードは、容量C0を介して対応する列の出力線16に接続されている。比較器46の他方の入力ノードは、各列に共通の参照信号線48aを介して参照信号生成回路48に接続されている。

#### 【0161】

メモリ52は、ノイズ信号のデジタルデータを保持するNメモリ(図示せず)と、光信号のデジタルデータを保持するSメモリ(図示せず)と、を含む。また、メモリ52は、2つの入力ノードと、1つの出力ノードと、1つの制御ノードと、を有する。メモリ52の一方の入力ノードは、比較器46の出力ノードに接続されている。メモリ52の他方の入力ノードは、各列に共通のカウント信号線58aを介してカウンタ回路58に接続されている。メモリ52の出力ノードは、水平出力線56に接続されている。メモリ52の制御ノードは水平走査回路60に接続されている。

10

20

30

40

50

## 【 0 1 6 2 】

参照信号生成回路 4 8 は、参照信号線 4 8 a を介して各列の比較器 4 6 に所定の振幅を有する参照信号を供給する。参照信号は、例えば時間の経過にともなって信号レベル（信号の大きさ）が変化する信号でありうる。参照信号は、典型的にはランプ信号である。ランプ信号とは、時間の経過にともなって信号レベルが単調に変化する信号であり、例えば出力電圧が時間の経過とともに単調減少し或いは単調増加する信号である。なお、参照信号は、A/D変換に適用可能な振幅を有するものであれば、特に限定されるものではない。参照信号生成回路 4 8 の動作は、制御回路 8 0 によって制御される。

## 【 0 1 6 3 】

各列の比較器 4 6 は、対応する列の画素 1 2 から出力線 1 6 を介して読み出された画素信号のレベルと参照信号生成回路 4 8 から供給される参照信号とを比較し、比較の結果に応じた信号をメモリ 5 2 に出力する。具体的には、比較器 4 6 は、画素信号の大きさと参照信号の大きさを比較し、これら信号の大小関係が反転したときに出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。

10

## 【 0 1 6 4 】

カウンタ回路 5 8 は、参照信号生成回路 4 8 から出力される参照信号の信号レベルの変化が開始するタイミングに同期してカウンタ動作を開始し、そのカウンタ値を示すカウンタ信号を各列のメモリ 5 2 へと出力する。

## 【 0 1 6 5 】

各列のメモリ 5 2 は、対応する列の比較器 4 6 の出力信号の信号レベルが反転したタイミングにおいてカウンタ回路 5 8 から出力されているカウンタ信号で示されるカウンタ値をデジタルデータとして記憶する。各列のメモリ 5 2 は、ノイズ信号のデジタルデータを保持する N メモリ（図示せず）と、光信号のデジタルデータを保持する S メモリ（図示せず）と、を含む。

20

## 【 0 1 6 6 】

このように、各列に配された列読み出し回路 4 2 及びメモリ 5 2 は、画素 1 2 から出力される画素信号をアナログ信号からデジタル信号へとアナログデジタル変換する A/D変換回路を構成する。

## 【 0 1 6 7 】

水平走査回路 6 0 は、メモリ 5 2 に記憶されたデジタルデータを列毎に順次、出力回路 7 0 へと転送するための制御信号をメモリ 5 2 に供給する。

30

## 【 0 1 6 8 】

次に、本実施形態による撮像装置の駆動方法について、図 1 2 を用いて説明する。図 1 2 には、図 5 等に示した制御信号 RES、TX 及びクリップレベル VCLIP に加え、参照信号の信号波形（VRAMP）と、カウンタ回路 5 8 のカウンタ期間（COUNT）と、を更に示している。ここでは、参照信号として電源電圧から徐々に電圧が下がるダウンスロープ型のランプ信号を適用した例を示す。

## 【 0 1 6 9 】

ランプ信号の傾きが小さい場合には、カウンタ 1 クロック分のランプ信号変化量が小さくなるため、A/D変換の分解能が向上する。これにより、出力線 1 6 の電位の変動を細かく検出することができるため、増幅率（A/D変換ゲイン）は高くなる。一方、ランプ信号の傾きが大きい場合には、カウンタ 1 クロック分のランプ信号変化量が大きくなるため、A/D変換の分解能が低下する。これにより、出力線 1 6 の電位の変動の検出が粗くなるため、増幅率（A/D変換ゲイン）は低くなる。

40

## 【 0 1 7 0 】

図 1 2 において、期間 T 4 1（時刻 t 7 1 から時刻 t 7 5）は、第 1 の増幅率で増幅されたノイズ信号（第 1 のノイズ信号）の読み出し期間である。期間 T 4 2（時刻 t 7 5 から時刻 t 7 8）は、第 1 の増幅率で増幅された光信号（第 1 の光信号）の読み出し期間である。期間 T 4 3（時刻 t 7 8 から時刻 t 8 0）は、第 1 の増幅率と異なる第 2 の増幅率で増幅された光信号（第 2 の光信号）の読み出し期間である。時刻 T 4 4（時刻 t 8 0 か

50

ら時刻  $t_{84}$  ) は、第 2 の増幅率で増幅されたノイズ信号 ( 第 2 のノイズ信号 ) の読み出し期間である。本実施形態では、第 1 のノイズ信号、第 1 の光信号、第 2 の光信号、第 2 のノイズ信号の順序で、信号の読み出しを行う。

【 0 1 7 1 】

時刻  $t_{71}$  よりも前の期間において、読み出し対象の行の制御信号  $RES$  ,  $TX$  は、 $L$  レベルであるものとする。また、図 1 2 には示していないが、期間  $T_{71}$  から期間  $T_{84}$  において、読み出し対象の行の制御信号  $SEL$  は、 $H$  レベルであるものとする。

【 0 1 7 2 】

時刻  $t_{71}$  において、制御回路 8 0 は、各列のクリップ回路 3 2 の  $VCLIP$  制御回路 3 6 を制御し、差動増幅回路 3 4 の非反転入力端子に電圧  $V_1$  を供給する。これにより、出力線 1 6 の電位の下限值は、電圧  $V_1$  に制限される。

10

【 0 1 7 3 】

次いで、時刻  $t_{72}$  から時刻  $t_{73}$  の期間において、垂直走査回路 2 0 は、制御信号  $RES$  を  $L$  レベルから  $H$  レベルへと制御する。これにより、リセットトランジスタ  $M_2$  がオンになり、浮遊拡散部  $FD$  は電圧  $V_{dd}$  に応じた所定の電位にリセットされる。出力線 1 6 には、浮遊拡散部  $FD$  のリセット電位に応じた画素信号 ( ノイズ信号 ) が出力される。

【 0 1 7 4 】

次いで、時刻  $t_{74}$  において、参照信号生成回路 4 8 は、参照信号線 4 8 a に出力している参照信号の電位レベルの変化を開始する。このときの参照信号の傾きは相対的に小さい第 1 の傾きであり、第 1 乃至第 3 実施形態における第 1 の増幅率に対応する。カウンタ回路 5 8 は、参照信号の電位レベルの変化の開始に同期してカウントを開始し、カウント値を示すカウント信号をカウント信号線 5 8 a に出力する。

20

【 0 1 7 5 】

比較器 4 6 は、出力線 1 6 に出力されているノイズ信号のレベルと参照信号線 4 8 a に出力されている参照信号のレベルとの大小関係が反転したタイミングで、出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。メモリ 5 2 は、比較器 4 6 の出力信号のレベルの変化に応じて、そのときにカウント信号線 5 8 a に出力されているカウント値を、ノイズ信号のデジタルデータとして保持する。このデジタルデータが、第 1 の増幅率で増幅されたノイズ信号 ( 第 1 のノイズ信号 ) に対応する。

【 0 1 7 6 】

30

次いで、時刻  $t_{75}$  から時刻  $t_{76}$  の期間において、垂直走査回路 2 0 は、制御信号  $TX$  を  $L$  レベルから  $H$  レベルへと制御する。これにより、転送トランジスタ  $M_1$  がオンになり、所定の露光期間の間に光電変換部  $PD$  に蓄積された信号電荷が浮遊拡散部  $FD$  へと転送され、浮遊拡散部  $FD$  の電位が低下する。これにより、出力線 1 6 の電位は、浮遊拡散部  $FD$  に転送された信号電荷の量に応じた電位まで低下する。このように低下した出力線 1 6 の電位が、信号電荷の量に応じた画素信号 ( 光信号 ) に対応する。

【 0 1 7 7 】

このとき、出力線 1 6 にはクリップ回路 3 2 が接続されているため、一部の画素 1 2 に高輝度の光が入射した場合であっても、その画素 1 2 に接続される出力線 1 6 の電位の下限值は、電圧  $V_1$  に制限される。これにより、出力線 1 6 の電位が電流源 1 8 の動作可能な電位よりも低下することを防止することができ、横筋状のノイズの発生を抑制することができる。

40

【 0 1 7 8 】

次いで、時刻  $t_{77}$  において、参照信号生成回路 4 8 は、参照信号線 4 8 a に出力している参照信号の電位レベルの変化を開始する。このときの参照信号の傾きは相対的に小さい第 1 の傾きであり、第 1 乃至第 3 実施形態における第 1 の増幅率に対応する。カウンタ回路 5 8 は、参照信号の電位レベルの変化の開始に同期してカウントを開始し、カウント値を示すカウント信号をカウント信号線 5 8 a に出力する。

【 0 1 7 9 】

比較器 4 6 は、出力線 1 6 に出力されている光信号のレベルと参照信号線 4 8 a に出力

50

されている参照信号のレベルとの大小関係が反転したタイミングで、出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。メモリ52は、比較器46の出力信号のレベルの変化に応じて、そのときにカウント信号線58aに出力されているカウント値を、光信号のデジタルデータとして保持する。このデジタルデータが、第1の増幅率で増幅された光信号（第1の光信号）に対応する。

【0180】

次いで、時刻t78において、制御回路80は、各列のクリップ回路32のVCLIP制御回路36を制御し、差動増幅回路34の非反転入力端子に供給する電圧を電圧V1から電圧V2に切り替える。これにより、出力線16の電位の下限値は、電圧V2に制限される。

10

【0181】

次いで、時刻t79において、参照信号生成回路48は、参照信号線48aに出力している参照信号の電位レベルの変化を開始する。このときの参照信号の傾きは相対的に大きい第2の傾きであり、第1乃至第3実施形態における第2の増幅率に対応する。カウンタ回路58は、参照信号の電位レベルの変化の開始に同期してカウントを開始し、カウント値を示すカウント信号をカウント信号線58aに出力する。

【0182】

比較器46は、出力線16に出力されている光信号のレベルと参照信号線48aに出力されている参照信号のレベルとの大小関係が反転したタイミングで、出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。メモリ52は、比較器46の出力信号のレベルの変化に応じて、そのときにカウント信号線58aに出力されているカウント値を、光信号のデジタルデータとして保持する。このデジタルデータが、第2の増幅率で増幅された光信号（第2の光信号）に対応する。

20

【0183】

次いで、時刻t81から時刻t82の期間において、垂直走査回路20は、制御信号RESをLレベルからHレベルへと制御する。これにより、リセットトランジスタM2がオンになり、浮遊拡散部FDは電圧Vddに応じた所定の電位にリセットされる。出力線16には、浮遊拡散部FDのリセット電位に応じた画素信号（ノイズ信号）が出力される。

【0184】

次いで、時刻t83において、参照信号生成回路48は、参照信号線48aに出力している参照信号の電位レベルの変化を開始する。このときの参照信号の傾きは相対的に大きい第2の傾きであり、第1乃至第3実施形態における第2の増幅率に対応する。カウンタ回路58は、参照信号の電位レベルの変化の開始に同期してカウントを開始し、カウント値を示すカウント信号をカウント信号線58aに出力する。

30

【0185】

比較器46は、出力線16に出力されているノイズ信号のレベルと参照信号線48aに出力されている参照信号のレベルとの大小関係が反転したタイミングで、出力信号をハイレベルからローレベル或いはローレベルからハイレベルへと遷移する。メモリ52は、比較器46の出力信号のレベルの変化に応じて、そのときにカウント信号線58aに出力されているカウント値を、ノイズ信号のデジタルデータとして保持する。このデジタルデータが、第2の増幅率で増幅されたノイズ信号（第2のノイズ信号）に対応する。

40

【0186】

この後、水平走査回路60は、メモリ52に制御信号を供給し、列毎に、第1のノイズ信号、第2のノイズ信号、第1の光信号及び第2の光信号を、水平出力線56を介して出力回路70へと転送する。出力回路70は、第1の光信号のデジタル値から第1のノイズ信号のデジタル値を減算する処理を行い、第1の信号のデジタルデータとして出力する。また、出力回路70は、第2の光信号のデジタル値から第2のノイズ信号のデジタル値を減算する処理を行い、第2の信号のデジタルデータとして出力する。

【0187】

なお、光信号を第2の増幅率で増幅した第2の光信号に重畳するノイズ信号と、第2の

50

ノイズ信号とは異なるものである。しかしながら、第1の増幅率よりも低い第2の増幅率で増幅した信号は、画像合成後、主に高輝度側で使用されるため、これらノイズ信号が異なっても光ショットノイズに支配され、画像合成後の画質への影響は小さい。

【0188】

撮像装置をこのように駆動することで、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0189】

横筋状のノイズを低減する手段としては、列読み出し回路42におけるAD変換ゲインを切り替える際に、制御信号RESのLレベルを、AD変換ゲインに応じた所定のLレベルに設定することも考えられる。この手法を用いる場合、例えば図12に点線で示すように、期間T41及び期間T42における制御信号RESのLレベルを、期間T43及び期間T44における制御信号RESのLレベルよりも高く設定することが考えられる。

10

【0190】

しかしながら、像ずれが少ない良質な合成画像を実現する観点からは、制御信号RESのLレベルを切り替える駆動を行うことは好ましくない。前述のように、第1の光信号と第2の光信号とは、出力線16に出力された同一の信号に基づいて生成することが望ましい。例えば図12に示すように、時刻t78において制御信号RESのLレベルを切り替える駆動を行うと、リセットトランジスタM2のゲート電位の変動に伴って浮遊拡散部FDの電位が変動し、ひいては出力線16の電位が変動してしまう。その結果、同一の信号に基づいて第1の光信号と第2の光信号とを生成することができなくなり、画像合成後の画質悪化に繋がってしまう。良質な合成画像を得るためには、制御信号RESのLレベルを一定に維持することが望ましい。

20

【0191】

このような観点から、本実施形態においても、制御信号RESのLレベルを切り替える駆動を行うのではなく、出力線16のクリップレベルを切り替える駆動を行っている。すなわち、第1の増幅率及び第2の増幅率の各々に対応して、高輝度光の入射時にも出力線16の電位が電流源18の動作可能な電位を下回らないように適切なクリップレベルを設定することで、横筋状のノイズの発生を抑制している。これにより、横筋状のノイズの発生を抑制しつつ、像ずれが少ない良質な合成画像を実現することができる。

【0192】

このように、本実施形態によれば、高輝度光の入射時にも横筋状のノイズの影響を抑制して良質な画像を取得することができる。

30

【0193】

[第5実施形態]

本発明の第5実施形態による撮像システムについて、図13を用いて説明する。図13は、本実施形態による撮像システムの概略構成を示すブロック図である。

【0194】

上記第1乃至第4実施形態で述べた撮像装置100は、種々の撮像システムに適用可能である。適用可能な撮像システムの例としては、デジタルスチルカメラ、デジタルカムコーダ、監視カメラ、複写機、ファックス、携帯電話、車載カメラ、観測衛星などが挙げられる。また、レンズなどの光学系と撮像装置とを備えるカメラモジュールも、撮像システムに含まれる。図13には、これらのうちの一例として、デジタルスチルカメラのブロック図を例示している。

40

【0195】

図13に例示した撮像システム200は、撮像装置201、被写体の光学像を撮像装置201に結像させるレンズ202、レンズ202を通過する光量を可変にするための絞り204、レンズ202の保護のためのバリア206を有する。レンズ202及び絞り204は、撮像装置201に光を集光する光学系である。撮像装置201は、第1乃至第4実施形態のいずれかで説明した撮像装置100であって、レンズ202により結像された光学像を画像データに変換する。

50

## 【 0 1 9 6 】

撮像システム 200 は、また、撮像装置 201 より出力される出力信号の処理を行う信号処理部 208 を有する。信号処理部 208 は、撮像装置 201 が出力するデジタル信号から画像データの生成を行う。また、信号処理部 208 は必要に応じて各種の補正、圧縮を行って画像データを出力する動作を行う。撮像装置 100 が画素信号としてのアナログ信号を出力する場合には、信号処理部 208 が A/D 変換部を備えていてもよい。信号処理部 208 が実行する処理には、前述の第 1 の信号に基づく画像と第 2 の信号に基づく画像から高ダイナミックレンジ画像を生成する処理を含み得る。

## 【 0 1 9 7 】

撮像システム 200 は、更に、画像データを一時的に記憶するためのメモリ部 210、外部コンピュータ等と通信するための外部インターフェース部（外部 I/F 部）212 を有する。更に撮像システム 200 は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体 214、記録媒体 214 に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御 I/F 部）216 を有する。なお、記録媒体 214 は、撮像システム 200 に内蔵されていてもよく、着脱可能であってもよい。

10

## 【 0 1 9 8 】

更に撮像システム 200 は、各種演算とデジタルスチルカメラ全体を制御する全体制御・演算部 218、撮像装置 201 と信号処理部 208 に各種タイミング信号を出力するタイミング発生部 220 を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム 200 は少なくとも撮像装置 201 と、撮像装置 201 から出力された出力信号を処理する信号処理部 208 とを有すればよい。

20

## 【 0 1 9 9 】

撮像装置 201 は、撮像信号を信号処理部 208 に出力する。信号処理部 208 は、撮像装置 201 から出力される撮像信号に対して所定の信号処理を実施し、画像データを出力する。信号処理部 208 は、撮像信号を用いて、画像を生成する。

## 【 0 2 0 0 】

このように、本実施形態によれば、第 1 乃至第 4 実施形態による撮像装置 100 を適用した撮像システムを実現することができる。

## 【 0 2 0 1 】

## 〔 第 6 実施形態 〕

本発明の第 6 実施形態による撮像システム及び移動体について、図 14 を用いて説明する。図 14 は、本実施形態による撮像システム及び移動体の構成を示す図である。

30

## 【 0 2 0 2 】

図 14 (a) は、車載カメラに関する撮像システムの一例を示したものである。撮像システム 300 は、撮像装置 310 を有する。撮像装置 310 は、上記第 1 乃至第 4 実施形態のいずれかに記載の撮像装置 100 である。撮像システム 300 は、撮像装置 310 により取得された複数の画像データに対し、画像処理を行う画像処理部 312 と、撮像システム 300 により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部 314 を有する。また、撮像システム 300 は、算出された視差に基づいて対象物までの距離を算出する距離取得部 316 と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部 318 と、を有する。ここで、視差取得部 314 や距離取得部 316 は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部 318 はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、FPGA (Field Programmable Gate Array) や ASIC (Application Specific Integrated circuit) 等によって実現されてもよいし、これらの組合せによって実現されてもよい。

40

## 【 0 2 0 3 】

撮像システム 300 は車両情報取得装置 320 と接続されており、車速、ヨーレート、

50

舵角などの車両情報を取得することができる。また、撮像システム300は、衝突判定部318での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ECU330が接続されている。また、撮像システム300は、衝突判定部318での判定結果に基づいて、ドライバーへ警報を発する警報装置340とも接続されている。例えば、衝突判定部318の判定結果として衝突可能性が高い場合、制御ECU330はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置340は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

#### 【0204】

本実施形態では、車両の周囲、例えば前方又は後方を撮像システム300で撮像する。図14(b)に、車両前方(撮像範囲350)を撮像する場合の撮像システムを示した。車両情報取得装置320が、撮像システム300ないしは撮像装置310に指示を送る。このような構成により、測距の精度をより向上させることができる。

#### 【0205】

上記では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体(移動装置)に適用することができる。加えて、移動体に限らず、高度道路交通システム(ITS)等、広く物体認識を利用する機器に適用することができる。

#### 【0206】

##### [変形実施形態]

本発明は、上記実施形態に限らず種々の変形が可能である。

例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。

#### 【0207】

また、上記実施形態では、クリップ回路32により設定されるクリップレベルを下限とする範囲に出力線16の信号レベルを制限したが、クリップ回路32により設定されるクリップレベルを上限とする範囲に出力線16の信号レベルを制限してもよい。例えば、信号電荷が正電荷である場合、浮遊拡散部FDへの信号電荷の転送によって浮遊拡散部FDの電位が増加し、出力線16の電位が増加する。このような場合には、クリップ回路32により設定されるクリップレベルを上限とする範囲に出力線16の信号レベルを制限することが有効である。

#### 【0208】

また、上記第1実施形態に示した駆動方法は、第2又は第3実施形態の構成に適用することも可能である。同様に、上記第2実施形態に示した駆動方法は、第3実施形態の構成に適用することも可能である。

#### 【0209】

また、上記第4実施形態では、第1実施形態と同様に、第1のノイズ信号、第1の光信号、第2の光信号、第2のノイズ信号の順序で、信号の読み出しを行う例を示したが、第2又は第3実施形態と同様の順序で信号の読み出しを行ってもよい。この場合、必要に応じて、列読み出し回路部の前段に出力線16から出力される信号を保持するサンプルホールド容量を配置することができる。

#### 【0210】

また、図2に示す画素回路は一例であり、画素12の回路構成はこれに限定されるものではない。例えば、1つの画素12が複数の光電変換部PDを含んでもよいし、光電変換部PD及び浮遊拡散部FDのほかに電荷を保持可能な保持部を更にも含むことができる。

#### 【0211】

また、上記第1乃至第4実施形態では、画像の取得を目的とした装置、すなわち撮像装

10

20

30

40

50

置を例示したが、本発明の適用例は必ずしも撮像装置に限定されるものではない。例えば、上記第 6 実施形態で説明したような測距を主たる目的とする装置に適用する場合にあっては、必ずしも画像を出力する必要はない。このような場合、当該装置は、光情報を所定の電気信号に変換する光電変換装置とすることができる。撮像装置は、光電変換装置の 1 つである。

【 0 2 1 2 】

また、上記第 5 又は第 6 実施形態に示した撮像システムは、本発明の撮像装置を適用しうる撮像システム例を示したものであり、本発明の撮像装置を適用可能な撮像システムは図 1 3 及び図 1 4 に示した構成に限定されるものではない。

【 0 2 1 3 】

本発明は、上述の実施形態の 1 以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける 1 つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1 以上の機能を実現する回路（例えば、ASIC）によっても実現可能である。

【 0 2 1 4 】

なお、上記実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。

【 符号の説明 】

【 0 2 1 5 】

1 0 ... 画素部

1 2 ... 画素

1 6 ... 出力線

2 0 ... 垂直走査回路

3 0 ... クリップ回路部

3 2 ... クリップ回路

4 0 ... 読み出し回路部

4 2 ... 列読み出し回路

4 4 ... 差動増幅回路

4 6 ... 比較器

5 0 ... メモリ部

5 2 ... メモリ

6 0 ... 水平走査回路

7 0 ... 出力回路

8 0 ... 制御回路

1 0 0 ... 撮像装置

10

20


30

40


50

【図面】

【図 1】




【図 2】




10

20

【図 3】



【図 4】




30


40

50

【図 5】




【図 6】




10

20

【図 7】



【図 8】




30


40

50

【図 9】




【図 10】




10

20

【図 11】



【図 12】




30


40

50

【図 13】



【図 14】



10

20

30

40

50

## フロントページの続き

- 東京都大田区下丸子3丁目30番2号 キヤノン株式会社内  
(72)発明者 福原 隆  
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内  
(72)発明者 小布施 武範  
東京都大田区下丸子3丁目30番2号 キヤノン株式会社内  
審査官 鈴木 肇
- (56)参考文献 特開2008-067344(JP,A)  
特開2009-296122(JP,A)  
特開2016-163234(JP,A)  
特開2019-068318(JP,A)  
国際公開第2010/023903(WO,A1)  
特開2009-177749(JP,A)  
特開2008-042679(JP,A)  
特開2013-009207(JP,A)  
特開2018-046484(JP,A)
- (58)調査した分野 (Int.Cl., DB名)  
H04N 5/222 - 5/257  
H04N 5/30 - 5/33  
H04N 23/00  
H04N 23/11  
H04N 23/20 - 23/76  
H04N 23/90 - 23/959  
H04N 25/00  
H04N 25/20 - 25/79