

公告本

申請日期	88年10月29日
案號	88118842
類別	H01L 21/60

(以上各欄由本局填註)

A4
C4

447053

發明專利說明書

一、發明 名稱 新型	中文	半導體裝置及其製造方法、電路基板以及電子機器
	英文	
二、發明 創作 人	姓名	(1) 中山聰行
	國籍	(1) 日本
	住、居所	(1) 日本國長野縣諏訪市大和三丁目三番五號 精工愛普生股份有限公司內
三、申請人	姓名 (名稱)	(1) 精工愛普生股份有限公司 セイコーエプソン株式会社
	國籍	(1) 日本
	住、居所 (事務所)	(1) 日本國東京都新宿區西新宿二丁目四番一號
代表人 姓名	(1) 安川英昭	

裝

訂

線

447053

(由本局填寫)

承辦人代碼：	A6
大類：	B6
I P C 分類：	

本案已向：

國(地區) 申請專利，申請日期： 案號： 有 無 主張優先權

日本 1998 年 10 月 30 日 10-326184 有主張優先權

(請先閱讀背面之注意事項再填寫本頁各欄)

有關微生物已寄存於： ，寄存日期： ，寄存號碼：

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(一)

[技術領域]

本發明係有關於半導體裝置及其製造方法、電路基板以及電子機器。

[背景技術]

使用各向異性導電膜，以取得基板間導電連接的方法為周知的。而記載於特開平第4-317347號公報係將此方法應用在倒裝接合，來接合半導體晶片與基板。

由各向異性導電膜等樹脂為基礎所製成的接著劑，其與基板的接著性高，因此接著劑本身的流動性差，其結果會在IC搭載部及其周邊部發生空孔和空隙。由於水份易聚積在空孔和空隙處，因此可靠性恐會受到不良影響。

本發明係為解決此問題點之發明，其目的在於提供一難以在IC搭載部及其周邊部發生空孔和空隙之半導體裝置及其製造方法、電路基板以及電子機器。

[發明之揭示]

(1) 有關本發明之半導體裝置之製造方法係包括：在設有複數個電極的半導體元件的前述電極之面、和形成有形成複數個引線的基板之前述引線的面之間，設接著劑之工程、和

使前述複數個電極中的至少一個與前述複數個引線中的至少一個相對，並加以定位之工程、和

在前述半導體元件與前述基板隔著間隔的方向做加壓

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(2)

之工程：

針對形成前述基板的前述引線的前述面，在接著前述半導體元件的區域的至少一部分區域，形成與前述接著劑的接著性較前述基板的基材為低的膜。

按本發明，即可利用接著劑來接著半導體元件與基板，故能簡單地接合兩者，但為達到電極與引線的導電連接，兩者（半導體與基板）可強固的固持。而基板則是在包括接著半導體元件的區域的至少一部分區域，形成與接著劑的接著性較基板的基材為低的膜。因而，此膜的表面是小到容許空孔和空隙易分散的程度，以製造可靠性高的半導體裝置。

(2) 於此半導體裝置之製造方法中，

前述接著劑是可讓導電粒子分散在具有絕緣性的母材，而構成各向異性導電材料。

藉此，可利用導電粒子讓電極與引線做導電連接，半導體元件與基板接著的同時，即可同時（亦即一工程中）進行導電連接。

(3) 於此半導體裝置之製造方法中，

可蝕刻被黏貼在前述基材的導電箔而形成前述引線及前述膜。

如此一來，就可以很少的工程，簡單地形成引線及膜。

(4) 於此製造方法中，

可使用被應用在形成前述引線之際的導電箔形成前述

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(3)

膜。

(5) 於此半導體裝置之製造方法中，

可與形成前述引線的同時，形成前述膜。

(6) 於此半導體裝置之製造方法中，

將前述電極設在前述半導體元件的前述面之端部，

可將前述膜形成在相對於前述半導體元件的前述面的中央部的區域。

藉此，可在易於形成空孔和空隙的中央部，形成與接著劑的接著性低的膜，並得到大的效果。

(7) 於此半導體裝置之製造方法中，

將前述膜形成面狀，且可將露出前述基板表面的至少一個開口，形成在前述膜。

如此一來，因在開口部露出基板的表面，所以此部分可因接著劑提高接著性，而半導體元件與基板的接著力就會提高。

(8) 於此半導體裝置之製造方法中，

可露出接著前述半導體元件的區域來形成前述膜。

如此一來，膜可通過從半導體元件露出的部份上，而易讓空孔和空隙散至外部。

(9) 於此半導體裝置之製造方法中，

可將前述膜，對著接著前述半導體元件的區域之中心點，而形成對稱。

藉此，即可針對半導體元件而獲得對稱的接著力。此例所謂的「對稱接著力」係取得平衡狀態，或是均勻的狀

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(4)

態。

(10) 於此半導體裝置之製造方法中，

可以避開至少一個前述引線的形狀來形成前述膜。

(11) 於此半導體裝置之製造方法中，

可將前述膜的一部分形成在與前述電極重疊的位置。

並且也可將膜與電極做導電接合。

(12) 有關本發明之半導體裝置係包括：具有複數個電極之半導體元件、和形成複數個引線之基板、和被設在設有前述半導體元件的前述電極之面與形成前述基板的前述引線的面之間，來接著前述半導體元件與前述基板之接著劑，

前述複數個電極中的至少一個與前述複數個電極中的至少一個可被導電連接，

針對前述基板在包括與前述半導體元件相對的區域的至少一部分區域，形成與前述接著劑的接著性較前述基板的基材低的膜。

按本發明，即可利用接著劑來接著半導體元件與基板，達到電極與引線的導電連接。針對基板在包括與半導體元件相對的區域的至少一部分區域形成與接著劑的接著性較基板的基材低的膜。因而，此膜的表面是小到容許空孔和空隙易分散的程度，以製造可靠性高的半導體裝置。

(13) 於此半導體裝置中，

前述接著劑可讓導電粒子分散在具有絕緣性的母材，而構成各向異性導電材料。

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(5)

藉此，可利用導電粒子，讓電極與引線做導電連接，並在半導體元件與基板接著的同時，達到導電連接。

(14) 於此半導體裝置中，

前述引線與前述膜可用同一導電性材料來構成。

如此一來，即可以很少的工程，簡單地形成引線及膜。

(15) 於此半導體裝置中，

前述電極係被設在前述半導體元件的前述面之端部。

前述膜係可形成在相對於前述半導體元件的前述面的中央部的區域。

如此一來，就可在易形成空孔和空隙的中央部，形成與接著劑的接著性低的膜，並得到大的效果。

(16) 於此半導體裝置中，

前述膜形成面狀，可具有露出前述基板表面的至少一個開口。

如此一來，因在開口部露出基板的表面，所以可在此部分利用接著劑提高接著性，以提高半導體元件與基板的接著力。

(17) 於此半導體裝置中，

可將前述膜形成露出接著有前述半導體元件的區域。

如此一來，膜可通過從半導體元件露出的部份上，而易讓空孔和空隙散至外部。

(18) 於此半導體裝置中，

可將前述膜，對著接著前述半導體元件的區域之中心

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(6)

點，而形成對稱。

藉此，即可針對半導體元件而獲得對稱的接著力。

(19) 於此半導體裝置中，

前述膜可形成避開至少一個前述引線的形狀。

(20) 於此半導體裝置之製造方法中，

可將前述膜的一部分形成在與前述電極重疊的位置。

(21) 在有關本發明之電路基板實裝上述半導體裝置。

(22) 有關本發明之電子機器係具有上述半導體裝置。

[用以實施本發明之最佳形態]

以下參照圖面來說明本發明之實施形態，但本發明並未被限定在該等實施形態。

(第1實施形態)

第1圖係說明有關於應用本發明之第1實施形態之半導體裝置圖。第2圖係表示第1圖所示的半導體裝置所使用的基板圖。有關本實施形態之半導體裝置係包括基板10、半導體元件20及接著劑30。基板10係包括基材、和形成在基材上的配線圖案和後述之膜14等。

第1圖及第2圖係表示缺少基板10的一部分，其整體形狀未受到特別的限定，無論是矩形、多角形或者是組合複數矩形的形狀均可。基板10的基材厚度多半是根據其材質來決定的，但此厚度也未被限定。基板10的基材可由有機系或無機系的任一種材料形成之，也可由該等之

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(7)

複合構造製成之。作為以有機系材料所形成的基板10的基材，例如可試舉由聚醯亞胺樹脂所製成之可撓性基板。作為由無機系材料所形成的基板10的基材，例如可試舉陶瓷基板和玻璃基板。作為有機系及無機系材料的複合構造，例如可試舉玻璃環氧基板。

於基板10的基材形成包括複數個引線12之配線圖案。在引線12的一部分（例如端部），若需要，為了與半導體元件20的電極22的接合，即可形成較引線12的寬度大的紋間表面部。相鄰之間的引線12的間隔以30μm以上為佳。引線12也能以70μm程度的間距形成之。再者，於第2圖只表示連接在半導體元件20的電極22之部位及其靠邊部位的引線12，但也可再延長引線12以作為外部連接用配線，也可連接在電子零件。

引線12是在基板10的基材的其中一面，避開一部分（例如中央部）而形成的。例如複數個引線12，係圍住基板10的基材的一部分區域（第2圖所示的例子係矩形區域）所形成的。此場合是將引線12形成在基板10的基材端部，也可做成不在中央部成引線12的構成。

複數個引線12中的一群引線12，可向著一個方向並列之。而且也可以向著複數個方向的各個方向之方式來並列引線12。此場合的複數個引線12則被分成向著複數個方向的複數群引線12。再者，引線12可加在基板10的基材之其中一面，也可形成在另一面。

引線12是以導電性材料構成的。作為導電性材料，

五、發明說明(6)

舉例有金屬。例如可在銅表面施行鍍金或鍍錫，來形成引線 1 2。或者，也可用金形成引線 1 2。

本發明是使用相對於基板 1 0 的基材，透過接著劑來黏貼引線 1 2 的 3 層基板。或者，可利用濺射等，對基板包覆銅等導電性的膜，且加以蝕刻此膜而形成引線 1 2。並在此場合直接於基板 1 0 的基材形成引線 1 2，成為不透過接著劑的 2 層基板。或者，也適用以電鍍形成引線 1 2 的方法。或者，也可使用積層包括絕緣樹脂與引線 1 2 的配線圖案所構成的合成多層構造的基板，和積層複數個基板的多層基板。

在基板 1 0 的基材表面形成膜 1 4。膜 1 4 以與接著 3 0 的接著性較基板 1 0 的基材表面低的為佳。膜 1 4 是至少避開一個或全部的引線 1 2 而形成的。膜 1 4 係以至少與一個或全部的引線 1 2 接觸的方式形成的。不是複數個引線 1 2 中的全部而是至少一個，但也接觸膜 1 4。例如將連接在接地位置（GND 電位）的引線 1 2 接觸膜 1 4，使之導電連通，可以整個膜 1 4 作為接地位（GND 電位）。此場合因可以較引線 1 2 大的膜 1 4 成為接地位（GND 電位），故能吸收其電位的急遽變化。而半導體元件 2 0 本身的電位也很穩定。

引線 1 2 是以避開基板 1 0 的基材面的一部分而形成的情況下，可在引線 1 2 所避開的部分（例如中央部）形成膜 1 4。膜 1 4 的形狀也為矩形、多角形或組合複數個矩形的形狀的任一種形狀。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(9)

膜 1 4 係形成在與形成半導體元件 2 0 的電極 2 2 的面相對的區域。而膜 1 4 則形成在包括接著半導體元件 2 0 的區域的至少一部分區域。詳細而言，於平面觀看膜 1 4 的全部、一部分或至少一部分、和形成半導體元件 2 0 的電極 2 2 之面是為重疊的。例如，膜 1 4 也可形成在形成半導體元件 2 0 的電極 2 2 的面的範圍內（形成電極 2 2 的面的投影範圍內），膜 1 4 的一部分可露出於該面的範圍。只要露出就可將產生在接著劑 3 0 內的氣泡，分散在膜 1 4 上而易於散至外面。

膜 1 4 也可用避開半導體元件 2 0 的電極 2 2 的形狀而形成之。或者也可用與複數個電極 2 2 中的一群（至少一個，全部的情形除外）重複而接觸的方式加以形成之。此場合，膜 1 4 具有與引線 1 2 相比之較寬的面積，故電極 2 2 與膜 1 4 的定位很簡單。

第 2 圖所示的例子，是膜 1 4 為形成在利用複數個引線 1 2 所圍住的區域（例如矩形區域）內。膜 1 4 係形成在包括接著半導體元件 2 0 的區域的中心點位置。特別是由該中心點觀看時，為對稱（點對稱或通過該點的線對稱）的形狀，來形成膜 1 4 為佳。如此一來，對半導體元件 2 0 而言，可得到對稱的接著力。膜 1 4 的外周端與引線 1 2 的前端，以隔著儘可能大的間隔來形成為佳，在至少具有 $25 \mu m$ 至 $50 \mu m$ 程度的裕度之情況下，隔著這以上的間隔來形成為佳。

膜 1 4 可以用導電性材料構成之。試舉金屬作為導電

(請先閱讀背面之注意事項再填寫本頁)

訂
線

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(10)

性材料。例如可在銅的整個表面實施鍍金或鍍錫，來形成膜14。或者也可用金來形成膜14。金屬多半是與接著劑30的接著性較基板10的基材表面低的。

在上述基板10實裝半導體元件20。在半導體元件20形成複數個電極22。在此電極22形成導電性突起(突起電極)為佳。半導體元件20係向著形成基板10的基材的引線12及膜14的面而位於形成電極22的面。而至少一個電極22是位於任一引線12的一部分上。於引線12形成紋間表面部的情況下，電極22是位於紋間表面部上。除了電極22以外，在形成半導體元件20的電極22的面之區域，係相對於膜14的全部、一部分或至少一部分。電極22中不是全部，而是至少一個是位於膜14上。

基板10與半導體元件20是利用接著劑30接著的。接著劑30可以是以環氧樹脂為主的材料。接著劑30也可以是絕緣性材料。或者，接著劑30也可以是能分散導電粒子的各向異性導電接著劑(ACA)，例如各向異性導電膜(ACF)和各向異性導電糊(ACP)。在此情況下，可於形成在基板10的基材之引線12、和形成在半導體元件20的電極22之間，透過導電粒子而令兩者間達到導電連接。或者引線12與電極22直接接合，用接著劑30來接著基板10與半導體元件20。在形成半導體元件20的電極22之面，是相對於膜14。此場合係在電極22上或是引線12上的至少任一方形成導電

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(11)

性突起為佳。

此例所用的接著劑30係使用針對膜14的接著力較針對基板10的基材之接著力為低者。因而，接著劑30，就未形成在基板10的基材的引線12及膜14的區域而言，是以高接著力接著之，故可強固的接著基板10與半導體元件20。而接著劑30就引線12及膜14而言，是以低接著力接著之，故具有流動性高等理由，而難以在引線12及膜14的表面形成空隙和空孔。因而，可防止水份積聚在空隙和空孔，提高可靠性。

本實施形態係為如上所述的構成，於以下說明其製造方法。首先，在基板10的基材形成引線12及膜14。引線12及膜14可分別在每個工程中加以形成，但在同一工程中形成為佳。例如，在基板10的基材形成金屬箔等導電箔，且蝕刻此導電箔而一拼形成引線12及膜14。

然後，在設有複數個電極22的半導體元件20的電極22之面、和在形成有引線12及膜14的基板10的基材中，形成引線12及膜14的面之至少一方，設接著劑30。接著劑30可用預置的粘貼帶構成之。而且也可使用各向異性導電材料或各向異性導電膜作為接著劑30。

其次，使設有複數個電極22的半導體元件20的電極22之面、和在形成有引線12及膜14的基板10的基材中，形成引線12及膜14的面相對。然後，調整複

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(12)

數個電極 2·2 中的至少一個或全部、和複數個引線 1·2 中的至少一個或全部的位置。進而，在半導體元件 2·0 與基板 1·0 間隔變窄的方向加壓。在使用於樹脂中保有導電粒子的各向異性導電材料，例如固體狀的各向異性導電膜作為接著劑 3·0 的情況，係在電極 2·2 與引線 1·2 之間壓壞導電粒子，將兩者間加壓到導電連通為止。兩者（電極 2·2 與引線 1·2）是以導電連通的狀態被固定的。

藉由以上的工程就可製造半導體裝置。按本實施形態，就可利用接著劑 3·0 來接著半導體元件 2·0 與基板 1·0，故可簡單地接合兩者，且達到電極 2·2 與引線 1·2 的導電連接。且可針對基板 1·0 的基材，在與半導體元件 2·0 的面相對的區域，形成與接著劑 3·0 的接著性較基板 1·0 的基材為低的膜 1·4。因而，難以在此膜 1·4 的表面形成空孔和空隙，可製造可靠性高的半導體裝置。

(第 2 實施形態)

第 3 圖說明有關應用本發明之第 2 實施形態之半導體裝置圖，第 4 圖係表示使用在第 3 圖所示的半導體裝置之基板圖。有關本實施形態之半導體裝置係包括：基板 4·0、和第 1 實施形態所說明之半導體元件 2·0 及接著劑 3·0。基板 4·0 係為第 1 實施形態所說明的基板 1·0 的膜 1·4 的形狀之變形者，除此之外的構成係採用與基板 1·0 相同的構成，故省略說明之。

基板 4·0 的膜 4·4 由形成至少一個開口 4·6 的觀點來

五、發明說明 (13)

看，其與膜 1 4 不同。開口 4 6 係為露出基板 4 0 的基材表面，其形狀可為圓形、矩形、多角形等任一形狀。因形成開口 4 6，故可在膜 4 4 的至少一部分露出基板 4 0 的基材表面，且讓接著劑 3 0 流入開口 4 6。如此一來，接著劑 3 0 接著在基板 4 0 的區域變多，半導體元件 2 0 與基板 4 0 的接著力增高。特別是在膜 4 4 的複數個位置形成複數個開口較形成一個大開口 4 6 小的開口 4 6 為佳。如此一來，即可防止在膜 4 4 上產生空孔和空隙，也可防止接著力降低。當在膜 4 4 形成開口 4 6 時，只要將膜 4 4 例如變薄形成 8 至 12 μm 左右，就易於在開口 4 6 流入接著劑 3 0，空氣易散開為佳。

有關本實施形態之半導體裝置之製造方法，可應用第 1 實施形態所說明之方法。只要蝕刻金屬箔和導電箔，而形成引線 1 2 及膜 4 4，也可同時形成開口 4 6。

(第 3 實施形態)

第 5 圖係說明有關應用本發明的第 3 實施形態之半導體裝置圖。有關本實施形態之半導體裝置係包括：基板 5 0、和第 1 實施形態所說明之半導體元件 2 0 及接著劑 3 0。基板 5 0 係於第 1 實施形態所說明的基板 1 0 形成接觸窗 5 2，且在與引線 1 2 相反的面形成引線 5 4，除此以外的構成係採用與基板 1 0 的構成相同，故省略說明。

接觸窗 5 2 係形成於被形成在基板 5 0 的基材其中一

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(14)

面的複數個引線 1~2 中的任一、和形成在基板 5~0 的基材另一面之複數個引線 5~4 中的任一之間。在接觸窗 5~2 設置金等電鍍和焊錫等導電構件，來導電連接基板 5~0 兩面的引線 1~2、5~4。可於形成在基板 5~2 的基材另一面的引線 5~4 設置焊球等外部電極 5~6。不設焊球，也可由引線 5~4 的自體擔任外部端子的功用。該等以外的構成及製造方法可應用第 1 實施形態的構成及製造方法。

保留膜 1~4 具有可抑制例如在聚醯亞胺基板的可撓性基板沒有膜 1~4 的情況下，導致基板產生彎曲的效果。對於未在基板的基材上形成膜 1~4 的情況下，特別是在只要基板為具有可撓性的基板，就會發生基板自體彎曲的問題，但設膜 1~4 就可保有強度和優勢性。總之，採用抑制產生氣泡的構造，就可對形成外部端子的面，確保足夠的平坦性。因而連接外部時的可靠性也連帶的提升。

(第 4 實施形態)

第 6 圖係表示使用在有關應用本發明之第 4 實施形態的半導體裝置之基板圖。基板 1~1~0 係具有使第 1 實施形態所說明的基板 1~0 的膜 1~4 的形狀變形之膜 1~1~4。

在基板 1~1~0 形成複數個引線 1~1~2，膜 1~1~4 係形成進入引線 1~1~2 間。例如一對引線 1~1~2 為平行並列，以具有進入此間的凸部 1~1~6 之方式來形成膜 1~1~4。於膜 1~1~4 形成複數個凸部 1~1~6。凸部 1~1~6 與引線 1~1~2 是以隔著儘可能大的間隔來形成為佳，例如形成隔

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(15)

著 $25 \mu m$ 至 $50 \mu m$ 左右的間隔為佳。除此以外的構成係採用與基板 10 相同的構成，故省略說明。就連本實施形態亦可達成第 1 實施数形态所說明的效果。

(第 5 實施数形态)

第 7 圖係表示實裝著有關應用本發明的第 5 實施数形态的半導體裝置 1100 之電路基板。電路基板一般是使用例如玻璃環氧基板等之有機系基板。於電路基板形成一例如由銅製成的配線圖案所做成的預期電路，並以機械式來連接該等配線圖案與半導體裝置的外部電極，達到該等的導電連通。

(第 6 實施数形态)

第 8 圖表示在實裝著半導體元件 20 的基板 10，安裝液晶面板 60 的例子作為應用本發明之電子機器。半導體元件 20 為液晶面板 60 的驅動器。

(第 7 實施数形态)

第 9 圖係表示有關應用本發明之第 7 實施数形态之電子機器圖。第 9 圖所示之電子機器係為 LCD 模組，包括液晶面板 120、和半導體元件 122、和基板 124。半導體元件 122 包括液晶面板 120 的驅動電路。本發明可應用在半導體元件 122 和基板 124 的接著構造。半導體元件 122 是被實裝在基板 124，而構成半導體裝

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(16)

置。C O F (Chip On Film) 可應用在實裝半導體元件 122。因而，基板 124 係為例如 $25\text{ }\mu\text{m}$ 左右的薄可撓性薄膜。此種基板 124 係例如在薄膜蝕刻矩陣狀的複數個配線圖案而形成的，且在各配線圖案中之不做導電連接的部分設蝕刻劑，對應各配線圖案，於單邊打孔而形成的。

第 10 圖係表示本實施形態中的半導體裝置之詳細圖。於基板 124 形成複數個引線 126、和膜 128。引線 126 係與液晶面板 120 導電連接。

膜 128 除了形狀外，內容相當於第 1 實施形態所做的說明。膜 128 係避開至少一個（一個或複數個）引線 126 而形成之。且也可於膜 128 連接至少一個（一個或複數個）引線 126。

或者，第 1 部分也可做成避開電極 130 的形狀。例如在第 1 部分形成凹部，而避開電極 130 的場合，可讓引線 126 進入凹部內，在凹部內的電極 130 就可接合到引線 126。

膜 128 中，是從形成半導體元件 122 的電極 130 之面，露出第 2 部分，使得產生在接著半導體元件 122 與基板 124 的接著劑內的氣泡，分散到膜 128 上而易散至外面。

可於第 9 圖所示的電子機器搭載至少一個電子零件 132。此種電子機器的製造方法包括：在基板 124 實裝半導體元件 122 之程、和實裝電子零件 132 之工程

(請先閱讀背面之注意事項再填寫本頁)

五、發明說明(17)

、和將實裝著半導體元件 122 的基板 124，連接在液晶面板 120 之工程。

可於實裝半導體元件 122，應用例如使用各向異性導電材料的面朝下接合。且可於實裝電子零件 132 應用經過回流工程，而進行焊錫等焊接的 SMT (Surface Mount Technology) 方式。減少或不污染基板 124 的緣故，可在進行焊接工程完成後在進行為佳。

針對上述所有的實施形態，於配置接著劑的區域，保留例如與膜和配線圖案的接著劑之接著性差的區域、和與基板的基材的接著劑之接著性佳的區域。為抑制產生空孔和空隙的關係，可在接著劑的配置區域，成為接著性差的區域面積 \geq 接著性佳的區域面積的方式。

再者，將上述本發明之構成要件「半導體元件」置換為「電子元件」，與半導體元件同樣地將電子元件（不管是能動元件或受動元件）實裝在基板來製造電子零件。作為使用此種電子元件所製造的電子零件，例如有光元件、電阻器、電容器、線圈、振盪器、過濾器、溫度感應器、熱敏電阻、可變電阻、電位器或保險絲等。

[圖面之簡單說明]

第 1 圖係表示有關本發明之第 1 實施形態之半導體裝置圖。

第 2 圖係表示有關本發明之第 1 實施形態之半導體裝置之基板圖。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

五、發明說明(18)

第3圖係表示有關本發明之第2實施形態之半導體裝置圖。

第4圖係表示有關本發明之第2實施形態之半導體裝置之基板圖。

第5圖係表示有關本發明之第3實施形態之半導體裝置圖。

第6圖係表示有關本發明之第4實施形態之半導體裝置之基板圖。

第7圖係表示實裝著有關本發明之第5實施形態之半導體裝置之電路基板圖。

第8圖係表示具備有關本發明之第6實施形態之半導體裝置之電子機器圖。

第9圖係表示具備有關本發明之第7實施形態之半導體裝置之電子機器圖。

第10圖係表示有關本發明之第7實施形態之半導體裝置之詳細圖。

[符號之說明]

- 10 基板
- 12 引線
- 14 膜
- 20 半導體元件
- 22 電極
- 30 接著劑。

四、中文發明摘要（發明之名稱：半導體裝置及其製造方法、電路基板以及電子機器）

半導體裝置之製造方法係包括：在半導體元件（20）與基板（10）之間設有接著劑（30）之工程、和使電極（22）與引線（12）相對而定位之工程、和在半導體元件（20）與基板（10）間隔變窄的方向加壓之工程。針對基板（10），在與半導體元件（20）的面相對的區域，並避開引線（12）之區域，形成與接著劑（30）的接著性較基板（10）為低的膜。

（請先閱讀背面之注意事項再填寫本頁各欄）

裝

訂

線

英文發明摘要（發明之名稱：）

447053

90年3月16日 / 修正 / 補充

A8
B8
C8
D8

六、申請專利範圍

第 88118842 號 專利申請案

中文申請專利範圍修正本

民國 90 年 3 月 修正

(請先閱讀背面之注意事項再填寫本頁)

1. 一種半導體裝置之製造方法係包括：在設有複數個電極的半導體元件的前述電極之面、和形成有形成複數個引線的基板之前述引線的面之間，設接著劑之工程、和

使前述複數個電極中的至少一個與前述複數個引線中的至少一個相對，並加以定位之工程、和

在前述半導體元件與前述基板隔著間隔的方向做加壓之工程；

針對形成前述基板的前述引線的前述面，在接著前述半導體元件的區域的至少一部分區域，形成與前述接著劑的接著性較前述基板的基材為低的膜。

2. 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中，前述接著劑是可讓導電粒子分散在具有絕緣性的母材，而構成各向異性導電材料。

3. 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中，可蝕刻被黏貼在前述基材的導電箔而形成前述引線及前述膜。

4. 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中，可使用被應用在形成前述引線之際的導電箔形成前述膜。

5. 如申請專利範圍第 4 項所述之半導體裝置之製造方法，其中，可於形成前述引線的同時，形成前述膜。

裝

訂

線

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

6. 如申請專利範圍第1項所述之半導體裝置之製造方法，其中，將前述電極設在前述半導體元件的前述面之端部；

將前述膜形成在相對於前述半導體元件的前述面的中央部的區域。

7. 如申請專利範圍第1項至第6項之任一項所述之半導體裝置之製造方法，其中，將前述膜形成面狀，且可將露出前述基板表面的至少一個開口，形成在前述膜。

8. 如申請專利範圍第1項至第6項之任一項所述之半導體裝置之製造方法，其中，露出接著前述半導體元件的區域來形成前述膜。

9. 如申請專利範圍第1項至第6項之任一項所述之半導體裝置之製造方法，其中，將前述膜，對著接著前述半導體元件的區域之中心點，而形成對稱。

10. 如申請專利範圍第1項至第6項之任一項所述之半導體裝置之製造方法，其中，避開至少一個前述引線的形狀來形成前述膜。

11. 如申請專利範圍第1項至第6項之任一項所述之半導體裝置之製造方法，其中，將前述膜的一部分形成在與前述電極重疊的位置。

12. 一種半導體裝置係包括：具有複數個電極之半導體元件、和形成複數個引線之基板、和被設在設有前述半導體元件的前述電極之面與形成前述基板的前述引線的面之間，來接著前述半導體元件與前述基板之接著劑；

(請先閱讀背面之注意事項再填寫本頁)

六、申請專利範圍

前述複數個電極中的至少一個與前述複數個電極中的至少一個就會導電連接；

針對前述基板在包括與前述半導體元件相對的區域的至少一部分區域，形成與前述接著劑的接著性較前述基板的基材為低的膜。

13. 如申請專利範圍第12項所述之半導體裝置，其中，前述接著劑可讓導電粒子分散在具有絕緣性的母材，而構成各向異性導電材料。

14. 如申請專利範圍第12項所述之半導體裝置，其中，前述引線與前述膜是用同一導電性材料構成的。

如此一來，即可以很少的工程，簡單地形成引線及膜。

15. 如申請專利範圍第12項所述之半導體裝置，其中，前述電極係被設在前述半導體元件的前述面之端部；

前述膜係形成在相對於前述半導體元件的前述面的中央部的區域。

16. 如申請專利範圍第12項至第15項之任一項所述之半導體裝置，其中，前述膜形成面狀，具有露出前述基板表面的至少一個開口。

17. 如申請專利範圍第12項至第15項之任一項所述之半導體裝置，其中，前述膜係形成露出接著有前述半導體元件的區域。

18. 如申請專利範圍第12項至第15項之任一項

(請先閱讀背面之注意事項再填寫本頁)

六、申請專利範圍

所述之半導體裝置，其中，將前述膜，對著接著前述半導體元件的區域之中心點，而形成對稱。

19. 如申請專利範圍第12項至第15項之任一項所述之半導體裝置，其中，前述膜係形成避開至少一個前述引線的形狀。

20. 如申請專利範圍第12項至第15項之任一項所述之半導體裝置，其中，將前述膜的一部分形成在與前述電極重疊的位置。

21. 一種實裝有半導體裝置之電路基板，該半導體裝置係包括：具有複數個電極之半導體元件、和形成複數個引線之基板、和被設在設有前述半導體元件的前述電極之面與形成前述基板的前述引線的面之間，來接著前述半導體元件與前述基板之接著劑；

前述複數個電極中的至少一個與前述複數個電極中的至少一個就會導電連接；

針對前述基板在包括與前述半導體元件相對的區域的至少一部分區域，形成與前述接著劑的接著性較前述基板的基材為低的膜。

22. 一種具有半導體裝置之電子機器，該半導體裝置係包括：具有複數個電極之半導體元件、和形成複數個引線之基板、和被設在設有前述半導體元件的前述電極之面與形成前述基板的前述引線的面之間，來接著前述半導體元件與前述基板之接著劑；

前述複數個電極中的至少一個與前述複數個電極中的

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

六、申請專利範圍

至少一個就會導電連接；


針對前述基板在包括與前述半導體元件相對的區域的至少一部分區域，形成與前述接著劑的接著性較前述基板的基材為低的膜。

447053


735275

1 / 7

第 1 圖




第 2 圖




447053

2 / 7

第 3 圖




第 4 圖




447053

3 / 7

第 5 圖




第 6 圖



447053

5 / 7


第 7 圖



447053

6 / 7


第 8 圖




447053

7/7

第 9 圖



第 10 圖



五、發明說明 (13)

看，其與膜 1 4 不同。開口 4 6 係為露出基板 4 0 的基材表面，其形狀可為圓形、矩形、多角形等任一形狀。因形成開口 4 6，故可在膜 4 4 的至少一部分露出基板 4 0 的基材表面，且讓接著劑 3 0 流入開口 4 6。如此一來，接著劑 3 0 接著在基板 4 0 的區域變多，半導體元件 2 0 與基板 4 0 的接著力增高。特別是在膜 4 4 的複數個位置形成複數個開口較形成一個大開口 4 6 小的開口 4 6 為佳。如此一來，即可防止在膜 4 4 上產生空孔和空隙，也可防止接著力降低。當在膜 4 4 形成開口 4 6 時，只要將膜 4 4 例如變薄形成 8 至 $12 \mu m$ 左右，就易於在開口 4 6 流入接著劑 3 0，空氣易散開為佳。

有關本實施形態之半導體裝置之製造方法，可應用第 1 實施形態所說明之方法。只要蝕刻金屬箔和導電箔，而形成引線 1 2 及膜 4 4，也可同時形成開口 4 6。

(第 3 實施形態)

第 5 圖係說明有關應用本發明的第 3 實施形態之半導體裝置圖。有關本實施形態之半導體裝置係包括：基板 5 0、和第 1 實施形態所說明之半導體元件 2 0 及接著劑 3 0。基板 5 0 係於第 1 實施形態所說明的基板 1 0 形成接觸窗 5 2，且在與引線 1 2 相反的面形成引線 5 4，除此以外的構成係採用與基板 1 0 的構成相同，故省略說明。

接觸窗 5 2 係形成於被形成在基板 5 0 的基材其中一

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

447053

90年3月16日 / 修正 / 補充

A8
B8
C8
D8

六、申請專利範圍

第 88118842 號 專利申請案

中文申請專利範圍修正本

民國 90 年 3 月 修正

(請先閱讀背面之注意事項再填寫本頁)

1. 一種半導體裝置之製造方法係包括：在設有複數個電極的半導體元件的前述電極之面、和形成有形成複數個引線的基板之前述引線的面之間，設接著劑之工程、和

使前述複數個電極中的至少一個與前述複數個引線中的至少一個相對，並加以定位之工程、和

在前述半導體元件與前述基板隔著間隔的方向做加壓之工程；

針對形成前述基板的前述引線的前述面，在接著前述半導體元件的區域的至少一部分區域，形成與前述接著劑的接著性較前述基板的基材為低的膜。

2. 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中，前述接著劑是可讓導電粒子分散在具有絕緣性的母材，而構成各向異性導電材料。

3. 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中，可蝕刻被黏貼在前述基材的導電箔而形成前述引線及前述膜。

4. 如申請專利範圍第 1 項所述之半導體裝置之製造方法，其中，可使用被應用在形成前述引線之際的導電箔形成前述膜。

5. 如申請專利範圍第 4 項所述之半導體裝置之製造方法，其中，可於形成前述引線的同時，形成前述膜。

裝

訂

線