## (12)公開特許公報(A)

(11) 特許出願公開番号

## 特開2008-103683

(P2008-103683A)

(43) 公開日 平成20年5月1日(2008.5.1)

| (51) Int.Cl. |           | FΙ         |      | テーマコード (参考) |
|--------------|-----------|------------|------|-------------|
| HO1L 29/78   | (2006.01) | HO1L 29/78 | 652N |             |
|              |           | HO1L 29/78 | 653C |             |
|              |           | HO1L 29/78 | 652J |             |

審査請求 有 請求項の数 26 OL 外国語出願 (全 19 頁)

| <ul> <li>(21) 出願番号</li> <li>(22) 出願日</li> <li>(31) 優先権主張番号</li> <li>(32) 優先日</li> <li>(33) 優先権主張国</li> </ul> | 特願2007-202955 (P2007-202955)<br>平成19年8月3日 (2007.8.3)<br>102006036347.7<br>平成18年8月3日 (2006.8.3)<br>ドイツ (DE) | (71) 出願人 | 506236358<br>インフィネオン テクノロジーズ オース<br>トリア アクチエンゲゼルシャフト<br>オーストリア 9500 フィラハ シー<br>メンスシュトラーセ 2 |
|--|--|----------|--|
|  |  | (74)代理人  | 110000338  |
|  |  |          | 特許業務法人原謙三国際特許事務所   |
|  |  | (72)発明者  | フランツ ヒルラー  |
|  |  |          | ドイツ連邦共和国 84424 アイゼン  |
|  |  |          | モーツァルトシュトラーセ 4   |
|  |  | (72)発明者  | ラルフ ジーミーニーク  |
|  |  |          | オーストリア 9500 フィラハ リッ  |
|  |  |          | ツェルホーフェンシュトラーセ 8   |
|  |  |          |  |
|  |  |          | 鼻奴百に結ノ   |
|  |  | 1        |  |

(54) 【発明の名称】省スペース型のエッジ構造を有する半導体素子

(57)【要約】 (修正有)

【課題】最大遮断電圧でのエッジ領域の電界強度を低減 する半導体素子を提供する。

【解決手段】半導体基材100を備えた半導体素子であって、半導体基材は、第1の面101、第2の面102 、内部領域105と、内部領域隣接したエッジ領域10 6と、内部領域およびエッジ領域にわたって延設され、 且つ第1導電型の第1の半導体層103とを有しており 、さらに、第1導電型に対して相補的な第2導電型であって、且つ第1の半導体層内の内部領域内に位置する少 なくとも1つの能動素子ゾーン12と、エッジ領域内に 位置するエッジ構造とを備えている。 【選択図】図1



## (19) **日本国特許庁(JP)**

【特許請求の範囲】

【請求項1】

半導体基材(100)を備えた半導体素子であって、

上記半導体基材(100)は、第1の面(101)と、第2の面(102)と、内部領 域(105)と、該内部領域(105)の該半導体基材(100)側方側に隣接したエッ ジ領域(106)と、該内部領域および該エッジ領域にわたって延設されており、且つ第 1導電型の基本ドーピングが施された第1の半導体層(103)とを有しており、 上記半導体素子は、さらに、

(2)

上記第1導電型に対して相補的な第2導電型であって、且つ上記第1の半導体層(10 3)内の上記内部領域(105)内に位置する少なくとも1つの能動素子ゾーン(12) と、

上記エッジ領域(106)内に位置するエッジ構造とを備えており、

上記エッジ構造は、上記第1の面(101)から半導体基材(100)内部へ向けて延設された少なくとも1つのトレンチ(25)と、該トレンチ内に位置するエッジ電極(2 3)と、該トレンチ内に位置し、且つエッジ電極(23)と半導体基材(100)との間 に位置する絶縁層(24)と、該トレンチ(25)に隣接するとともに、少なくとも一部 分が該トレンチ(25)の下方に配置され、且つ上記第2導電型である第1のエッジゾー ン(21)とを有している、ことを特徴とする半導体素子。

【請求項2】

上記第1のエッジゾーンとは離間して配置されており、且つ少なくとも1つのトレンチ 20 (15)と側方において隣接するとともに、第1の面(101)と隣接する第2のエッジ ゾーン(22)を備えていることを特徴とする請求項1に記載の半導体素子。

【請求項3】

上記第1のエッジゾーン(21)は、完全に空乏化されるように、あるいは、側方における上記エッジトレンチ(25)の幅よりも寸法が小さい領域以外が空乏化されていることを特徴とする請求項1または2に記載の半導体素子。

【請求項4】

MOSトランジスタとして形成され、

上記半導体基材(100)の上記内部領域(105)内に、

第 1 導電型であるソースゾーン(1 1)、該第 1 導電型であるドリフトゾーン(1 3) <sup>30</sup> 、及び該ソースゾーン(1 1)と該ドリフトゾーン1 3 との間に配置されている上記第 2 導電型であるボディゾーン(1 2 )を備えており、

さらに、

ゲート絶縁膜(16)によってボディゾーン(12)から絶縁されたかたちでボディゾーン(12)と隣り合って配置されているゲート電極(15)を少なくとも1つ備えていることを特徴とする請求項1から3までの何れか1項に記載の半導体素子。

【請求項5】

上記ゲート電極(15)は、上記第1の面(101)から半導体基材(100)内部へ 向けて延設された少なくとも1つのトレンチ内に配置されていることを特徴とする請求項 4に記載の半導体素子。

【請求項6】

上記ゲート電極(15)が設けられた上記トレンチ(19)内にフィールド電極(17) )配置されており、

上記フィールド電極(17)は、上記ゲート電極(15)よりも、上記半導体基材(1 00)内部へ深く延びていることを特徴とする請求項5に記載の半導体素子。 【請求項7】

上記エッジ電極(23)は、上記ソースゾーン(11)と電気的に結合していることを 特徴とする請求項4から6までの何れか1項に記載の半導体素子。 【請求項8】

上記ゲート電極(15)は、半導体ゾーン(22、26)と電気的に結合しており、 50

10

上記能動素子ゾーン(12)は、上記第1の半導体層(103)の基本ドーピングに対して相補的なドーピングが施されており、且つ上記トレンチ(25)と上記内部領域(105)との間に配置されていることを特徴とする請求項1から6までの何れか1項に記載

上記半導体ゾーン(22、26)は、上記基本ドーピングに対して相補的にドーピング されており、上記エッジトレンチ(25)に隣接していることを特徴とする請求項8に記

の半導体素子。 【請求項9】

載の半導体素子。 【請求項10】 上記半導体素子は、さらに、 上記エッジ電極(23)を備えた少なくとも2つのトレンチ(25)と、該トレンチ( 25)の数に対応する数の第1のエッジゾーン(21)とを備えており、 上記トレンチ(25)は、各々が、半導体基材(100)における側方方向に離間して 配置されていることを特徴とする請求項1から9までの何れか1項に記載の半導体素子。 【請求項11】 上記半導体素子は、さらに 上記トレンチ(25)の数に対応する数の第2のエッジゾーン(22)を備えており、 上記 第 2 のエッジゾーン( 2 2 )は、各々、各トレンチ( 2 5 )の内部 領域( 1 0 5 ) 側とは反対側に配置されており、該トレンチ(25)と隣接していることを特徴とする請 求項10に記載の半導体素子。 【請求項12】 上記第2のエッジゾーン(26)の各々は、2つのトレンチ(25)の間に配置されて おり、一方のトレンチから他方のトレンチまでを側方に向けて延びていることを特徴とす る請求項11に記載の半導体素子。 【請求項13】 半導体基材(100)を備えた半導体素子であって、 上記半導体基材(100)は、第1の面(101)と、第2の面(102)と、内部領 域(105)と、該内部領域(105)の該半導体基材(100)側方側に隣接したエッ ジ領域(106)と、該内部領域および該エッジ領域にわたって延設されており、且つ第 1 導電型の基本ドーピングが施された第1の半導体層(103)とを有しており、 上記半導体素子は、さらに、 上記第1導電型に対して相補的な第2導電型であって、且つ上記第1の半導体層(10 3) 内の上記内部領域(105) 内に位置する少なくとも1つの能動素子ゾーン(12) と、 上記エッジ領域(106)内に位置するエッジ構造とを備えており、 上記エッジ構造は、上記第1の面(101)から半導体基材(100)内部へ向けて延 設された少なくとも1つのトレンチ(25)と、該トレンチ(25)を充填する絶縁層( 24)と、該トレンチ(25)に隣接するとともに、少なくとも一部分が該トレンチ(2 5)の下方に配置され、且つ上記第2導電型である第1のエッジゾーン(21)とを有し ており、 上記第1のエッジゾーン(21)は、上記能動素子ゾーン(12)と、上記基本ドーピ ン グ が 施 さ れ た 上 記 第 1 の 半 導 体 層 ( 1 0 3 ) と の 間 に 形 成 さ れ た 半 導 体 接 合 部 に 対 し て 遮断電圧がアプライされる際に、完全に空乏化されるように、あるいは、側方方向におけ るエッジトレンチ(25)の幅よりも寸法が小さい領域以外が空乏化されるように選択さ れたドーピングが施されていることを特徴とする半導体素子。 【請求項14】 上記第1のエッジゾーン(21)とは離間して配置されており、且つ少なくとも1つの トレンチと側方において隣接するとともに、第1の面(101)と隣接する第2のエッジ ゾーン(22)を備えていることを特徴とする請求項13に記載の半導体素子。 【請求項15】

10

20

30

40

10

20

30

40

MOSトランジスタとして形成され、 上記半導体基材(100)の上記内部領域(105)内に、 第1導電型であるソースゾーン(11)、該第1導電型であるドリフトゾーン(13) 及び該ソースゾーン(11)と該ドリフトゾーン13との間に配置されている上記第2 導電型であるボディゾーン(12)を備えており、 さらに、 ゲート絶縁膜(16)によってボディゾーン(12)から絶縁されたかたちでボディゾ ーン(12)と隣り合って配置されているゲート電極(15)を少なくとも1つ備えてい ることを特徴とする請求項13または14に記載の半導体素子。 【請求項16】 上記ゲート電極(15)は、上記第1の面(101)から半導体基材(100)内部へ 向けて延設された少なくとも1つのトレンチ内に配置されていることを特徴とする請求項 15に記載の半導体素子。 【請求項17】 上記ゲート電極(15)が設けられた上記トレンチ(19)内にフィールド電極(17 )配置されており、 上記フィールド電極(17)は、上記ゲート電極(15)よりも、上記半導体基材(1 00)内部へ深く延びていることを特徴とする請求項16に記載の半導体素子。 【請求項18】 上記半導体素子は、さらに、少なくとも2つのトレンチ(25)と、該トレンチ(25 )の数に対応する数の第1のエッジゾーン(21)とを備えており、 上記トレンチ(25)は、各々が、側方方向に離間して配置されており、絶縁層によっ て充填されていることを特徴とする請求項14から17までの何れか1項に記載の半導体 素子。 【請求項19】 上記半導体素子は、さらに、上記トレンチの数に対応する数の第2のエッジゾーン(2 2)を備えていることを特徴とする請求項18に記載の半導体素子。 【請求項20】 上記第2のエッジゾーン(26)の各々は、2つのトレンチ(25)の間に配置されて おり、一方のトレンチから他方のトレンチまでを側方に向けて延びていることを特徴とす る請求項19に記載の半導体素子。 【請求項21】 上記エッジトレンチ(25)の、半導体基材(100)の垂直方向の深さは、上記フィ ールド電極(17)が配置されたトレンチ(19)のそれよりも深いことを特徴とする請 求 項 1 7 から 2 0 ま で の 何 れ か 1 項 に 記 載 の 半 導 体 素 子。 【請求項22】 上記第2のエッジゾーン(22)は、完全な空乏化はなされていないことを特徴とする 請求項1から21までの何れか1項に記載の半導体素子。 【請求項23】 上記第1の半導体層(103)は、第1の部分層(103′)と、該第1の部分層10 3 'よりも低い濃度でドーピングされた第 2 の部分層(103 '')とを有しており、 少なくとも1つの上記エッジトレンチ(25)は、上記第2の部分層(103^^)内 に延びていることを特徴とする請求項1から22までの何れか1項に記載の半導体素子。 【請求項24】 上記フィールド電極(17)が配置されたトレンチ(19)は、上記第2の部分層(1 03'')内に延びていることを特徴とする請求項23に記載の半導体素子。 【請求項25】 上記第1の半導体層(103)は、第1の部分層(103′)と、該第1の部分層10

3 'よりも低い濃度でドーピングされた第 2 の部分層(1 0 3 ' ')とを有しており、 上記第 1 のエッジゾーン(2 1)は、全体が上記第 2 の部分層(1 0 3 ' ')内に位置 50

(4)

していることを特徴とする請求項1から24までの何れか1項に記載の半導体素子。 【請求項26】

上記エッジトレンチ(25)の、半導体基材(100)の垂直方向の深さは、上記フィールド電極(17)が配置されたトレンチ(19)のそれよりも深いことを特徴とする請求項6または17に記載の半導体素子。

【発明の詳細な説明】

【発明の詳細な説明】

【0001】

〔技術的背景〕

本発明は、内部領域内にpn接合部を備え、エッジ領域内にはエッジ構造を備えた半導 10 体基材を有する半導体素子、特にパワートランジスタに関する。

【0002】

半導体接合部すなわちpn接合部を有する素子構造は、ダイオード、バイポーラトランジスタ、およびIGBTなどのバイポーラ素子と、MOSFETなどのユニポーラ素子との両方に存在する。これらの素子は、導電状態における動作は異なるが、遮断状態(blocking state)において、遮断電圧の増加に伴って空間電荷ゾーン(space charge zone)が半導体接合部から拡大するという共通点を有している。

【0003】

垂直素子(vertical component)では、基本的に、pn接合部は半導体基材の端部の1 つに対して平行である。pn接合部と側方方向に隣接する領域内では、追加的な手段を講 20 ずることなく、耐電圧(最大遮断電圧)が下げられる。このような領域は、通常は半導体 基材のエッジ領域、すなわち、半導体基材の表面と裏面との間に垂直方向に伸びている側 面またはエッジ面に隣接する領域である。pn接合部を有する領域は、通常は、エッジ領 域よりも領域寸法が大きい内部領域を形成している。

[0004]

エッジ領域内の耐電圧を上げるため、かつ、これに従って、最大遮断電圧に達したとき のアバランシェ破壊(avalanche breakdown)を内部領域の大部分に集中させるために、 様々なエッジ終端またはエッジ構造が知られている。これらのエッジ終端は、素子に遮断 電圧を印加した際におけるエッジ領域内の電界の向きの線の曲率を軽減する機能を有し、 従って内部領域内の電界強度よりもエッジ領域内の電界強度を低くする機能を有している

[0005]

〔概要〕

本発明に係る半導体素子の一例としては、半導体基材を備えた半導体素子であって、上記半導体基材は、第1の面と、第2の面と、内部領域と、該内部領域の該半導体基材側方側に隣接したエッジ領域と、該内部領域および該エッジ領域にわたって延設されており、 且つ第1導電型の基本ドーピングが施された第1の半導体層とを有しており、上記半導体 素子は、さらに、上記第1導電型に対して相補的な第2導電型であって、且つ上記第1の 半導体層内の上記内部領域内に位置する少なくとも1つの能動素子ゾーンと、上記エッジ 領域内に位置するエッジ構造とを備えている。このエッジ構造は、上記第1の面から半導 体基材内部へ向けて延設された少なくとも1つのトレンチと、該トレンチ内に位置するエ ッジ電極と、該トレンチ内に位置し、且つエッジ電極と半導体基材との間に位置する絶縁 層と、該トレンチに隣接するとともに、少なくとも一部分が該トレンチの下方に配置され

[0006]

また、本発明に係る半導体素子の上記した一例とは異なる例としては、本発明に係る半 導体素子の一例としては、半導体基材を備えた半導体素子であって、上記半導体基材は、 第1の面と、第2の面と、内部領域と、該内部領域の該半導体基材側方側に隣接したエッ ジ領域と、該内部領域および該エッジ領域にわたって延設されており、且つ第1導電型の 基本ドーピングが施された第1の半導体層とを有しており、上記半導体素子は、さらに、 30

上記第1導電型に対して相補的な第2導電型であって、且つ上記第1の半導体層内の上記 内部領域内に位置する少なくとも1つの能動素子ゾーンと、上記エッジ領域内に位置する エッジ構造とを備えている。このエッジ構造は、上記第1の面から半導体基材内部へ向け て延設された少なくとも1つのトレンチと、該トレンチを充填する絶縁層と、該トレンチ に隣接するとともに、少なくとも一部分が該トレンチの下方に配置され、且つ上記第2導 電型である第1のエッジゾーンとを有しており、この第1のエッジゾーン(21)は、上 記能動素子ゾーンと、上記基本ドーピングが施された上記第1の半導体層との間に形成さ れた半導体接合部に対して遮断電圧がアプライされる際に、完全に空乏化されるように、 あるいは、側方方向におけるトレンチの幅よりも寸法が小さい領域以外が空乏化されるよ うに選択されたドーピングが施されている。

(6)

[0007]

〔図面の簡単な説明〕

本発明の実施例について、図面を参照しながら以下に説明する。これらの図面では、別段の記載がない限りは、同一の符号は、同一の意味を有する同一の素子領域を示している

[0008]

図1は、トレンチおよびトレンチ内に配置されたエッジ電極を備えたエッジ構造を有する、MOSトランジスタとして形成された半導体素子を示す図である。

[0009]

図 2 は、トレンチおよびトレンチ内に配置されたエッジ電極を備えたエッジ構造を有す <sup>20</sup> る、ダイオードとして形成された半導体素子を示す図である。

図3は、複数のトレンチおよびこれらのトレンチ内に配置されたエッジ電極を備えたエッジ構造を有する、MOSトランジスタとして形成された半導体素子を示す図である。 【0011】

図4は、絶縁体が充填されたトレンチを備えたエッジ構造を有する、MOSトランジス タとして形成された半導体素子を示す図である。

図 5 は、絶縁体が充填された複数のトレンチを備えたエッジ構造を有する、 M O S トラ ンジスタとして形成された半導体素子を示す図である。

【0013】

図 6 は、図 1 および図 2 に示されているエッジ構造を形成するための処理工程を示す図 である。

[0014]

〔図面の詳細な説明〕

図1は、本発明の一実施例による半導体素子の一部の断面図を示している。この半導体 素子は、以下では表面として示されている第1の面101と、以下では裏面として示され ている第2の面102とを有する半導体基材100を備えている。裏面102は、半導体 基材100の垂直方向において、第1の面101の反対側に配置されている。半導体基材 100は、例えば基本nドーピング(basic n-doping)などの第1導電型の基本ドーピン グ(basic doping)が施された第1の半導体層103 を有している。半導体基材100の 表面101と隣接している第1の半導体層103は、例えば、第2の半導体層104上に 配置されたエピタキシャル層103である。第2の半導体層104は、例えば半導体基板 である。図1に示されている第1の半導体層103および第2の半導体層104の垂直方 向の寸法は、互いに相対的な縮小とはなっていない。通常、第1の半導体層103をエピ タキシャル層として基板104上に形成する際は、半導体基材103の垂直方向における エピタキシャル層103の寸法は、半導体基板104の寸法よりも大幅に小さい。

半導体基材100は、内部領域105と、半導体基材100の側方方向において内部領 域105に隣接しているエッジ領域106とを有している。半導体基材100の第1の半

10

導体層103内および内部領域105内には、実施例に従ってpドープされたゾーンである、第2導電型の能動素子ゾーン12が配置されている。能動素子ゾーン12は、これと隣接する基本nドープが施された半導体層103の一領域と共に、pn接合部を形成している。図1に示されている実施例では、能動素子ゾーン12は、半導体基材の内部領域105内で実現される、トレンチMOSトランジスタのトランジスタ構造の一部をなす。pドープされた能動素子ゾーン12は、上記トランジスタのボディゾーンを形成している。このボディゾーンは、半導体基材100の垂直方向において、ソースゾーン11とドリフトゾーン13との間に配置されている。ソースゾーン11およびドリフトゾーン13は、ボディゾーン12に対して相補的なドーピングが施されている。基本ドーピングが施されている、基本ドーピングが施された半導体層103であって、且つボディゾーン12から半導体基板104へ垂直方向に伸びている半導体層103の一部分は、この素子内においてはドリフトゾーン13を形成している。

(7)

ソースゾーン11とドリフトゾーン13との間にあるボディゾーン12内の反転チャネ ルを制御するために、上記素子はゲート電極15を備えている。ゲート電極15は、第1 の面101から半導体基材100に向かって垂直方向に伸びるトレンチ19内に配置され ている。図1に示されている実施例では、ゲート電極15は、半導体基材100の側方方 向においてボディゾーン12に隣接して配置されており、またゲート絶縁膜16によって ボディゾーン12から誘電的に絶縁されている。ゲート電極15は、ソースゾーン11か らドリフトゾーン13まで、半導体基材100内を垂直方向に伸びている。 【0017】

半導体基材100の上記内部領域105では、ゲート電極15、ソースゾーン11、およびボディゾーン12をそれぞれ備えた同一のトランジスタ構造を多数形成することができる。これら同一のトランジスタ構造は、以下ではトランジスタセルとして示される。これらトランジスタセルは、それぞれのソースゾーン11を電気的に接続することにより互いに並列接続されている。これは、図1に示されている半導体素子においては、ソース電極31を用いることによって行われている。このソース電極31は、半導体基材100の表面上に形成されており、個々のトランジスタセルのソースゾーン11に接触している。さらに、ソース電極31は、周知の方法によって、トランジスタセルのソースゾーン11 およびボディゾーン12を短絡させる。ドリフトゾーン13およびドレインゾーン11 、本半導体素子内では、全てのトランジスタセルに共通である。並列接続されたこれらの

【0018】

ゲート電極15と同じトレンチ19内には、垂直方向ではゲート電極15の下に、側方 方向ではドリフトゾーン13の一部に隣接して配置された、フィールド電極(field elec trode)17を配置することができる。トレンチ内のこれらフィールド電極17は、ゲー ト絶縁膜16よりも厚いフィールド電極絶縁膜18によって、第1の半導体層103から 絶縁されている。詳細には図示されていないが、フィールド電極17は、ソースゾーン1 1またはソース電極31にそれぞれ接続されていてよい。これによってフィールド電極1 7は、上記素子のソース電位を有する。フィールド電極17は、上記素子が遮断している とき(オフになっているとき)に、ドリフトゾーン13内に存在するドーピング電荷(do ping charge)の一部を周知の方法によって補償する機能を有しており、これによって素 子の耐電圧が上昇する。ドーピング電荷は、ドリフトゾーンをドーパントによってドープ することによって生じる。

[0019]

図1に示されているトランジスタ構造は、ボディゾーン12内にある反転チャネルを機能させるために適した駆動電位がゲート電極15に存在しないとき、および、(ドレイン ゾーン14に接続された)ドレイン端子Dと、ボディゾーン12とドリフトゾーン13と の間のpn接合部を遮断するソース端子との間に電圧が存在するときに、遮断する。図1 に示されているn-MOSFETにとっての遮断電圧は、ドレインDとソースSとの間の 10

20

正電圧である。一方、個々の素子ゾーンが図1に示されている素子の素子ゾーンに対して 相補的にドープされている p - MOSFETでは、上記電圧はドレインとソースとの間の 負電圧である。

【 0 0 2 0 】

上記素子に遮断電圧が印加されると、pn接合部を始点とする空間電荷ゾーンが、内部 領域105内で、半導体基材100を垂直方向に伸びる。この空間電荷ゾーンは、上記素 子の耐電圧が最大に達してアバランシェ破壊が始まるまで、増加する遮断電圧によってさ らに伸びる。上記素子は、エッジ領域106においてエッジ構造を有している。エッジ構 造は、エッジ領域内において、少なくとも、内部領域105内での素子の耐電圧である耐 電圧を得るために機能する。この関係において、「エッジ領域」が、半導体基材100の 側方のエッジに近接した半導体基材100の一領域である必要は必ずしもないことに留意 されたい。本発明における「エッジ領域」は、半導体基材の一領域であり、該一領域は、 垂直パワー半導体素子の能動素子領域を有する半導体領域と側方方向において隣接した領 域である。図1に示されているパワーMOSFETのほかにも、このような垂直パワー半 導体素子は、パワーIGBTまたはパワーダイオードであってよい。これらについては、 図2を参照しながら以下に説明する。ドレインゾーンを、図1に示されている素子から、 ドリフトゾーン13に相補的にドーピングすることによって、パワーIGBTが得られる

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ 

図1に示されている半導体素子では、エッジ構造は、表面101から半導体基材に向か 20 って垂直方向に伸びる別のトレンチ25を有している。以下ではエッジ電極と称される電 極は、このトレンチ25内に配置されており、絶縁膜によって第1の半導体層103から 誘電的に絶縁されている。

【0022】

上記エッジ構造は、第1のエッジゾーン21をさらに有している。この第1のエッジゾ ーン21は、第1の半導体層103の基本ドーピングに対して相補的にドーピングされて おり、エッジトレンチ25と直接隣接しており、そして少なくとも部分的には、垂直方向 においてエッジトレンチ25の下に配置されている。上記エッジ構造はさらに、任意の第 2のエッジゾーン22を有している。この第2のエッジゾーン22は、半導体基材100 の側方方向においてエッジトレンチと直接隣接しており、垂直方向においては表面101 と隣接している。第2のエッジゾーン22は、第1の半導体層103の基本ドーピングに 対して相補的にドーピングされており、実施例においては、セルアレイの方向とは反対の 方向においてトレンチと隣接している。

[0023]

上記半導体素子はさらに、エッジトレンチ25と、エッジ領域106に最も近接して配置されたトランジスタセルアレイの最も外側にあるトレンチとの間において、エッジゾーン26を有していてよい。別のエッジゾーン26は、第1の半導体層103の基本ドーピングに対して相補的にドーピングされている。エッジゾーン26は、エッジトレンチ25 から、内部にゲート電極16とフィールド電極17とを備えた最も外側にある「トランジスタトレンチ」まで達している。この素子内では、エッジ電極23は、エッジトレンチ2 5とセルアレイとの間において、別のエッジゾーン26に接続されている。 【0024】

図示していないが、エッジ電極23は、別のエッジゾーン26に接続される代わりに、 ソース電極31に接続されていてもよい。

【0025】

半導体基材の内部領域内において、MOSトランジスタのドリフトゾーン13を形成している第1の半導体層103は、異なるドーピングが施された2つの部分層を有していてよい。すなわち、能動素子ゾーン12に隣接する第1の部分層103'と、第1の部分層103'に隣接しているとともに第1の部分層103'よりも低い濃度でドーピングされた第2の部分層103'、とを有していてよい。第1の半導体層103における第1の部

10

分層103 ' と第2の部分層103 ' ' との2つの層への分割は、図1において破線で示 されている。より低い濃度でドーピングされた第2の部分層103 ' ' は、基本的に、上 記したセルアレイおよびエッジ構造のトレンチ構造の下方であって、トレンチ19および 25がその内部(第2の部分層103' ' 内)に伸びるように配置されている。第1のエ ッジゾーン21は、より低い濃度でドーピングされた第2の部分層103' ' 内に完全に 配置されていてよい。

【0026】

第1の半導体層103を、より低い濃度でドーピングされた第2の部分層103''と 、より高い濃度でドーピングされた第1の部分層103'とに分割することによって、上 記半導体素子は、より高い濃度でドーピングされたドリフトゾーン部分と、より低い濃度 でドーピングされたドリフトゾーン部分とを有する。この「より高い濃度でドーピングさ れたドリフトゾーン部分」は、フィールド電極17の領域内にある。より低い濃度でドー ピングされたドリフトゾーン部分は、上記素子の耐電圧を上昇させ、また側方方向におい て、フィールド電極17によって空乏化/補償されない。

[0027]

比較のために、図1に示されている素子の第1の部分層103 'と同じ高さの濃度で完 全にドーピングされたドリフトゾーンを備え、フィールド電極を備えていない基準素子が 存在しているものと仮定する。より低い濃度でドーピングされた部分層103 'のドーピ ング濃度と比較した場合、より高い濃度でドーピングされた上記素子の部分層103 'の ドーピング濃度は、上記基準素子の耐電圧が、上記素子の耐電圧の50%未満となるよう に選択される。言い換えると、上記素子の耐電圧は、上記基準素子の耐電圧の3倍以上で ある。

[0028]

上記素子が遮断すると、上記エッジ構造は、上記半導体基材内の電界線の進路(course of the field line)に影響を与えるように機能する。図1では、電界の2つの等電位線 が 一 点 鎖 線 で 示 さ れ て い る 。 こ れ ら の 等 電 位 線 は 、 内 部 領 域 1 0 5 に お い て 側 方 方 向 に 伸 び、そしてエッジ領域106において表面101の方向に向かって曲がっているが、エッ ジ領域106において、内部領域105よりも高い電界が生じることはない。エッジ領域 106における耐電圧を、内部領域105における耐電圧よりも高くするために、エッジ 領域内における等電位線間の相互距離が、図1に示されているエッジ構造によって広げら れる。フィールド電極23を囲んでいる絶縁膜24は、エッジ領域内における遮断電圧の 大部分を吸収し、表面方向へ伸びる等電位線を湾曲させる機能を果たす。しかし、等電位 線を湾曲させることによって、さらなる手段を講じることなく、トレンチ25の下にある シリコンなどの半導体材料内における電界強度が上昇する。トレンチに隣接している第1 のエッジ領域21は、このような電界強度の上昇を回避し、上記素子が状態(state)を 遮断するときに、トレンチ下にある半導体材料の電界を低減する機能を果たす。この関係 において、第1のエッジゾーン21のドーピング濃度は、完全に空乏化されるように、あ るいは、側方方向におけるトレンチ25の幅よりも寸法が小さい領域以外が空乏化される ように、選択される。なお、半導体基材100の側方方向における第1のエッジゾーン2 1の寸法は、一般的には、同方向におけるトレンチ25の寸法より大きいが、必ずしもそ うではないことに留意されたい。

【0029】

第2のエッジゾーン23は、等電位線をエッジトレンチからエッジ方向にさらに「シフト」し、この領域内において、等電位線の湾曲によってトレンチ下に生じる電界上昇を回避する機能を有している。第2のエッジゾーン22のドーピング濃度は、第2のエッジゾーン22が完全に空乏化されないように選択することができる。後者の場合では、上記素子が遮断するときに、第2のエッジゾーン22の一部のみに電界が存在しており、第2のエッジゾーン22の一部には電界が存在していない。これは、第2のエッジゾーン22内に存在するドーピング電荷が、用いられた半導体材料の破壊電荷よりも高いという事実と等しい。

20

[0030]

実施例では、表面101から伸びるエッジ構造の第2のエッジゾーン22は、pn接合部を形成している能動素子ゾーン(ボディゾーン12および内部領域105)よりも、半導体基材100内に垂直方向に深く伸びている。

(10)

【0031】

トレンチは、図1に垂直な方向に細長く伸びていてよい。この部分では、トランジスタ 構造の別の素子ゾーンが同方向に細長く伸びていてよい。詳細には図示されていないが、 エッジ構造は輪状であって、内部領域105のトランジスタ構造を囲んでいる。 【0032】

図2は、ダイオードとして形成された半導体素子を示している。半導体基材100のエ ッジ領域106内に配置されたエッジ構造は、図1に示されているパワートランジスタの エッジ領域と対応している。図2に示されている素子内の内部領域105は、pドープさ れた能動素子ゾーン12と、pドープされた能動素子ゾーン12に隣接する第1のnドー プされた半導体ゾーン13と、第1のnドープされた半導体ゾーン13に隣接する第2の n ドープされた半導体ゾーン14とを有するダイオード構造を備えている。第1の n ドー プされたゾーン 1 3 は、 基本 n ドーピングが施された半導体層 1 0 3 の一部によって形成 されている。第2のnドープされた半導体ゾーン14は、第1のnドープされた半導体ゾ ーン13よりも高い濃度でドーピングされており、また半導体基板104によって形成さ れている。トランジスタ構造のp-エミッタを形成しているpドープされた能動素子ゾー ン12と、トランジスタ構造のnベース(nベース)を形成している第1のnドープされ た半導体ゾーン13との間には、pn接合部が存在している。第2のnドープされた半導 体ゾーン14は、ダイオードのnエミッタを形成している。上記ダイオード構造は、表面 101から半導体基材へと伸びるトレンチをさらに有している。これらのトレンチ内では 、第1のnドープされた半導体ゾーン13に隣接してフィールド電極17が配置されてい る。フィールド電極17は、フィールド電極絶縁膜18によって第1のnドープされた半 導体ゾーン13から絶縁されている。フィールド電極17は、例えば、表面101上に配 置されていると共にダイオード構造のpエミッタゾーン12(アノードゾーン)に接触し ているアノード電極31と接続することができる。nエミッタ14は、概略で示したカソ ード電極Kに接続されている。

【 0 0 3 3 】

図 2 に示されているダイオードの p エミッタ 1 2 を、図示しないショットキー金属ゾーン (shottky-metal-zone) と置き換えて、バイポーラダイオードの代わりにショットキー ダイオードを得ることもできる。

[0034]

図3は、図1の半導体素子に変更が加えられた、遮断電圧がより高い半導体素子を示している。この素子は、複数(実施例によると2つ)のエッジトレンチ25を備えたエッジ構造を有している。各エッジトレンチには、第1のエッジゾーン21が結合されている。これらの各第1のエッジゾーン21は、半導体層103の基本ドーピングに対して相補的にドーピングされており、少なくとも部分的にはトレンチ25の下に配置されている。さらに、これらの各トレンチ25には、任意の第2のエッジゾーン22が結合されている。これらの各第2のエッジゾーン22は、半導体層103の基本ドーピングに相補的にドーピングされており、側方方向においてトレンチ25と隣接しており、また半導体基材の表面と直接隣接している。このエッジ構造内の最も外側にあるトレンチ25の第2のエッジ ゾーン22(図1に示されている素子の第2のエッジゾーン22と対応している)は、内部領域105の方向と反対方向において、トレンチ25と隣接している。別のトレンチ(図1に示されている別のトレンチは1つのみである)と結合されている第2のエッジゾーン22は、隣り合うトレンチ間において側方方向に伸びている。

図示されている上記素子は、別のエッジゾーン26をさらに有している。別のエッジゾーン26は、セルアレイに最も近接したエッジトレンチ25と、セルアレイの最も外側に

30

20

10

あるトランジスタトレンチとの間に配置されている。セルアレイに最も近接して配置され たエッジトレンチ25のエッジ電極23は、別のエッジゾーン26に接続されている。セ ルアレイから離れて配置されたエッジトレンチ25のエッジ電極23は、第2のエッジゾ ーン22に接続されている。第2のエッジゾーン22は、セルアレイの方向において、上 記エッジトレンチと隣接するエッジトレンチとの間に配置されている。耐電圧をさらに上 げるために、エッジ電極を有する別のエッジトレンチが形成されていてもよい(図示せず )。これらの各エッジ電極は、上記トレンチとセルアレイの方向に隣接して配置されてい ると共に半導体層103の基本ドーピングと相補的にドーピングされた半導体ゾーンに接 続されている。図3に示されている実施例を参照すると、これらの半導体ゾーンは、2つ のエッジトレンチ25間に配置された第2のエッジゾーン22、および別のエッジゾーン 26である。

[0036]

図3に示されている素子のトランジスタセルアレイは、図1に示されている素子のトラ ンジスタセルアレイに変更が加えられたものである。図3に示されているセルアレイのト ランジスタセルは、フィールド電極17がボディゾーン12のレベルまで垂直方向に伸び ているが、トレンチ内においてゲート電極16によって囲まれている点において、図1に 示されているトランジスタセルとは異なる。フィールド電極17およびゲート電極15の この特定の形状は、フィールド絶縁膜18が形成された後にフィールド電極17が形成さ れるという製造プロセスによるものである。次に、フィールド電極17およびフィールド 絶縁膜18は、ゲート電極15が形成される前に、トレンチの上方領域においてエッチン グされる。なお、図3に示されているトランジスタ構造は、図1に示されているエッジ構 造を有していてもよい。

[0037]

図 1 および図 2 を参照すると、エッジ電極 2 3 は、半導体基材 1 0 0 の表面 1 0 1 まで 伸びていてよい。しかし図3を参照すると、フィールド電極23は、表面101の下に配 置されていてよく、表面とエッジ電極23との間に配置された絶縁膜によって覆われてい てもよい。

[0038]

図4は、図1に示されている半導体素子に変更を加えた半導体素子を示している。図4 に示されている半導体素子は、エッジ領域106において、エッジ絶縁膜24によって完 全に充填されたトレンチ25を有するエッジ構造を備えている。このエッジ構造は、第1 のエッジゾーン22をさらに有している。この第1のエッジゾーン22は、半導体層10 3の基本ドーピングに相補的にドーピングされており、トレンチ25に直接隣接しており 、また半導体基材100の垂直方向において、少なくとも部分的にはトレンチ25の下に 配置されている。第1のエッジゾーン21のドーピング濃度は、素子が遮断するときに、 エッジゾーン21が完全に空乏化されるように、あるいは側方方向におけるトレンチ25 の幅よりも寸法が狭い領域以外が空乏化されるように、選択される。素子が遮断すると、 エッジゾーン21内の全て、あるいは少なくとも大部分のドーパントがイオン化される。 [0039]

図4に示されているエッジ構造は、任意の第2のエッジゾーン22を有している。この 第2のエッジゾーン22は、内部領域105の方向とは反対の側方方向においてトレンチ 25と隣接しており、また垂直方向において表面101と隣接している。第2のエッジゾ ーン 2 2 は、 能 動 素 子 ゾーン 1 2 ( 本 実 施 例 で は ボ ディ ゾーン )よ り も 深 く 、 半 導 体 基 材 内に垂直方向伸びている。さらに上記素子は、任意の別のエッジゾーン26を有している 。この別のエッジゾーン26は、半導体層103の基本ドーピングに相補的にドーピング されており、トランジスタ構造のエッジトレンチ25と最も外側にあるトレンチとの間に 配置されており、またエッジトレンチ25からトランジスタトレンチまで伸びている。第 2のエッジゾーン22のドーピング電荷またはドーピング濃度は、第2のエッジゾーン2 2が完全に空乏化されないように選択することができる。 [0040]50

20

30

図1~図3に示されている素子と同様に、図4および図5に示されている半導体素子( これらについては以下に説明する)は、異なるようにドーピングされた2つの部分層を有 していてよい。より高い濃度でドーピングされた部分層103'は、ゲート電極15およ びフィールド電極17を有するトレンチ19が配置されている、半導体基材100の上部 領域内に存在している。より低い濃度でドーピングされた層103'、は、より高い濃度 でドーピングされた層103'と、実施例ではドレインゾーン14を形成している基板1 04との間に配置されている。絶縁膜24を有するトレンチ25(図4)およびトレンチ 25(図5)は、より高い濃度でドーピングされた部分層103'から、より低い濃度で ドーピングされた層103'、内へと伸びていてよい。エッジゾーン21の大部分は、よ り低い濃度でドーピングされた部分層103'、内に配置されている。 【0041】

図5は、図4に示されているエッジ構造に変更を加えたエッジ構造を示している。図5 に示されているエッジ構造は、エッジ絶縁膜24によって完全に充填された複数(本実施 例では2つ)のエッジトレンチ25を有している。これらの各エッジトレンチ25には、 第1のエッジゾーン21が結合されている。この第1のエッジゾーン21は、少なくとも 部分的にはトレンチ25の下に配置されており、これら第1のエッジゾーン21が完全に 空乏化するように、あるいは上記トレンチの幅よりも寸法が小さい領域以外が空乏化する ように選択された、ドーピング電荷またはドーピング濃度を有している。任意の第2のエ ッジゾーン22は、これらの各トレンチにさらに結合されていてよい。この第2のエッジ ゾーン22は、側方方向においてトレンチと隣接しており、垂直方向において表面101 と隣接している。

【0042】

図1~図5に照らして説明したエッジ構造は、異なるようにドーピングされた2つの部 分層、すなわち能動素子ゾーン12に隣接している第1の部分層103'と、第1の部分 層103'に隣接していると共に第1の部分層103'よりも低い濃度でドーピングされ た第2の部分層103''とを有する半導体層103を備えた半導体素子に、特に適して いる。図1~図5を参照すると、2つの部分層に分割された半導体層103が破線で示さ れており、より低い濃度でドーピングされた部分層103''は、基本的にはエッジ構造 の下に配置されている。より低い濃度でドーピングされた部分層103''は、上記素子 の耐電圧を上昇させる機能を有している。上記エッジ構造は、より高い濃度でドーピング された第1の部分層103'内に配置されていてよい。 【0043】

30

40

10

20

図1~図3に示されているエッジ構造を形成する一方法について、図6を参照しながら 以下に説明する。図6Aは、第1の処理工程後における半導体基材100の断面を示して いる。上記第1の処理工程では、表面上に配置されたエッチングマスク201を用いて、 半導体基材100に、表面101を介してトレンチがエッチングによって形成される。ト レンチのエッチングは、内部領域105内においては、トランジスタ構造のゲート電極を 収容するトレンチを形成するために行われ、エッジ領域106では、エッジ電極23を収 容するトレンチを少なくとも1つ形成するために行われる。図6Aの符号19は、内部領 域105のトレンチを示しており、符号25は、エッジ領域106のトレンチを示してい る。

[0044]

図6Bは、別のマスク202を用いてドーパントが半導体基材100内に注入される、 別の処理工程中における方法を示している。例えば表面101上に配置された振動板/面 板であるマスク202は、ドーパントがエッジトレンチ25の底(ground)を介して半導 体層103内に注入されるように、および、ドーパントが表面101を介して、トレンチ 25と側方方向において隣接する半導体層103の領域内に注入されるように、選択され る。

[0045]

注入処理中において半導体基材100をマスキングするために用いられるマスク202 50

は、半導体基材の表面101から離して配置することができる。さらに、半導体基材10 0の表面101上、および覆われていないトレンチ表面上に、散乱層(図示せず)が配置 されていてよい。次に、上記散乱層を通過して半導体基材100へとドーパントが注入さ れる。注入エネルギーを与えると、散乱層によって様々な注入深度を達成することができ る。本方法における振動板 / マスクは、散乱層から離して配置されていてよく、あるいは 散乱層に直接隣接して配置されていてもよい。

【0046】

注入によって生じた注入領域は、図6Bにおいて符号21′および22′で示されている。これらの注入領域21′および22′は、第1のエッジゾーン21および第2のエッジゾーン22の基礎となるものである。マスク202は、内部領域105のトレンチ19 内へドーパントが注入されないように選択される。しかしマスク202は、エッジトレン チ25と最も外側にあるトランジスタトレンチ19との間の半導体領域内にドーパントが 注入されて、別の注入ゾーン26′が形成されるように選択することもできる。別の注入 ゾーン26′は、別のエッジゾーン26の基礎となるものである。注入によって生じる結 晶欠陥をアニーリングし、また注入されたドーパントを電気的に活性化するために、注入 後にアニーリング工程を行ってもよい。アニーリング工程の温度は、例えば、1000 ~1200 、特に1050 ~1100 の範囲内であってよい。 【0047】

図6Cは、別の処理工程後の半導体基材100を示している。この別の処理工程では、 マスク202が除去された後、完全な(complete)半導体表面すなわち表面101上、お よびトレンチ19、25内に、絶縁層24′が堆積される。この絶縁層は、例えば、酸化 処理によって形成された熱半導体酸化物(thermal semiconductor oxide)、あるいは堆 積された酸化物である。内部領域105のトレンチ19内の絶縁層24′は、後のフィー ルド電極絶縁膜を形成し、エッジトレンチ25内においては後のエッジ絶縁膜を形成する 。絶縁層24′の形成処理中においては、それ以前に注入されたドーパントを半導体基材 100内により深く拡散させるための温度処理が必要である。エッジ構造のエッジゾーン 21、22、26は、この拡散処理によって形成される。なお、半導体素子の形成または 仕上げのために行う別の処理工程中では、別の温度処理を行って、それ以前に注入された ドーパントを導体基材内にさらに深く拡散させる必要があることがある。

【0048】

図6Dは、別の処理工程後の半導体基材を示している。この別の処理工程では、トレンチ19、25に電極材料が充填されて、エッジトレンチ内にエッジ電極23が形成され、そして内部領域105内に後のフィールド電極17の前駆体が形成される。 【0049】

これらの処理工程後に別の処理工程(図示せず)が行われて、半導体基材の内部領域1 05内にトランジスタ構造が形成される。半導体基材100のエッジ領域106は、これ らの処理工程中にマスクされる。

[0050]

図4および図5に示されている、絶縁膜24によって完全に充填されたトレンチを有す るエッジ構造を形成するプロセスは、エッジトレンチ25を形成するためのマスク201 の開口部が、トランジスタトレンチ19を形成するためのマスク201の開口部よりも小 さいという点において、図6A~図6Cに示されている方法とは異なる。絶縁層(図6C では絶縁層24')の堆積中には、エッジトレンチ25に絶縁材が完全に充填され、その 一方でトランジスタトレンチ19内には空間が残される。この空間には、後に電極材料が 充填される。エッチング処理中において、トランジスタトレンチ19の幅よりもエッジト レンチ25の幅を小さくすることによって、エッジトレンチ25の垂直寸法がトランジス タトレンチ19よりも小さくなる。これは、図4および図5に示されている。エッジトレ ンチ25の絶縁層24がフィールドプレート絶縁膜18と同一の処理工程によって形成さ れる場合、図4および図5に示されている素子内におけるエッジトレンチ25の幅は、セ ルアレイのトレンチ19よりも小さい必要がある。絶縁膜の形成は、酸化物層の成長ある

10



いは絶縁層の堆積によって行われる。いずれの場合においても、エッジトレンチ25は完 全に充填されるが、セルアレイのトレンチ19は完全には充填されない。 [0051]

トレンチ内に配置されたエッジ電極23およびエッジ絶縁層24を有するエッジ構造、 および絶縁体によって完全に充填されたトレンチを有するエッジ構造において、エッジト レンチ25は、セルアレイのトレンチ(図示せず)よりも深く半導体基材100内に伸び るように形成することができる。複数のエッジトレンチを有するエッジ構造では、少なく とも、セルアレイに最も近接して配置されるエッジトレンチが、半導体基材内により深く 伸びている。

[0052]

セルアレイのトレンチよりも深く半導体基材内に伸びるエッジトレンチを形成する工程 は、セルアレイのトレンチを形成する工程と同時に行うことができる。これに関連して、 トレンチをエッチングするためのマスクは、半導体基材100の側方方向にあるエッジト レンチが、セルアレイのトレンチよりも広くなるように選択される。エッチング処理の所 定の期間中において、セルアレイのトレンチよりも深いエッジトレンチが形成される。よ り広く、従ってより深いエッジトレンチに絶縁層を充填して、図4および図5に示されて いるエッジ構造を形成するためには、2つの処理工程が必要である。第1の処理工程では セルアレイのトレンチ19内にフィールドプレート絶縁膜18が形成され、エッジトレ ン チ に は 絶 縁 膜 が 部 分 的 に 充 填 さ れ る 。 第 2 の 処 理 工 程 で は 、 例 え ば エ ッ ジ 領 域 内 に 絶 縁 膜を別々に堆積することによって、エッジトレンチに絶縁膜が完全に充填される。 [0053]

なお、上述のエッジ構造は、MOSトランジスタ、ダイオード、またはショットキーダ イオードでの使用に制限されるものではなく、任意の垂直パワー半導体素子、特にバイポ ーラトランジスタにおいても使用することができる。バイポーラトランジスタは、ゲート 電極を有していない点において、上述のMOSトランジスタとは基本的に異なる。MOS トランジスタのソースゾーン、ボディゾーン、およびドレインゾーンは、バイポーラトラ ンジスタのエミッタゾーン、ベースゾーン、およびコレクタゾーンに対応している。バイ ポーラトランジスタは、そのベースゾーンを介して制御される。

[0054]

30 なお、上述のエッジ構造は、補償構造すなわちフィールド電極のない素子内においても 用いることができる。

【図面の簡単な説明】

[0055]

- 【図1】トレンチおよびトレンチ内に配置されたエッジ電極を備えたエッジ構造を有する , MOSトランジスタとして形成された半導体素子を示す図である。
- 【図2】トレンチおよびトレンチ内に配置されたエッジ電極を備えたエッジ構造を有する 、ダイオードとして形成された半導体素子を示す図である。
- 【図3】複数のトレンチおよびこれらのトレンチ内に配置されたエッジ電極を備えたエッ ジ構造を有する、MOSトランジスタとして形成された半導体素子を示す図である。
- 40 【図4】絶縁体が充填されたトレンチを備えたエッジ構造を有する、MOSトランジスタ として形成された半導体素子を示す図である。
- 【図5】絶縁体が充填された複数のトレンチを備えたエッジ構造を有する、MOSトラン ジスタとして形成された半導体素子を示す図である。
- 【図6A】図1および図2に示されているエッジ構造を形成するための処理工程を示す図 である。
- 【図6B】図1および図2に示されているエッジ構造を形成するための処理工程を示す図 である。
- 【図6C】図1および図2に示されているエッジ構造を形成するための処理工程を示す図 である。
- 【図6D】図1および図2に示されているエッジ構造を形成するための処理工程を示す図 50

(14)

20



【図1】

【図2】



【図4】





【図5】



【図 6 A】









【図 6 D】



フロントページの続き

(72)発明者 クリスチャン ガイスラー ドイツ連邦共和国 93051 レーゲンスブルク アウグスブルガー シュトラーセ 86

【外国語明細書】 2008103683000001.pdf