

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2020-150728
(P2020-150728A)

(43) 公開日 令和2年9月17日(2020.9.17)

(51) Int.Cl. F I テーマコード(参考)
H02M 7/12 (2006.01) H02M 7/12 Q 5H006

審査請求 未請求 請求項の数 5 O L (全 8 頁)

(21) 出願番号 特願2019-47444 (P2019-47444)
(22) 出願日 平成31年3月14日(2019.3.14)

(71) 出願人 000002945
オムロン株式会社
京都府京都市下京区塩小路通堀川東入南不
動堂町801番地
(74) 代理人 100101454
弁理士 山田 卓二
(74) 代理人 100122286
弁理士 仲倉 幸典
(72) 発明者 谷野 光平
京都府京都市下京区塩小路通堀川東入南不
動堂町801番地 オムロン株式会社内
(72) 発明者 長野 昌明
京都府京都市下京区塩小路通堀川東入南不
動堂町801番地 オムロン株式会社内

最終頁に続く


(54) 【発明の名称】 電源回路及びその効率改善方法

(57) 【要約】

【課題】ソフトスイッチングを行っている力率改善回路を備える電源回路、及び電源回路の効率改善方法に関する。

【解決手段】本開示の実施形態の一つに係る電源回路は、ソフトスイッチング制御により力率を改善する力率改善回路と、力率改善回路の出力部から出力する直流電力を定電圧の直流電力に変換するDC / DC変換回路と、DC / DC変換回路へ供給される電流を検出する電流検出回路と、力率改善回路の出力部に接続され、電流検出回路において検出した電流が所定の閾値以下の場合に電力の消費を行う電力消費回路と、を備える。

【選択図】 図1



【特許請求の範囲】**【請求項 1】**

ソフトスイッチング制御により力率を改善する力率改善回路と、
前記力率改善回路の出力部から出力する直流電力を定電圧の直流電力に変換する DC / DC 変換回路と、
前記 DC / DC 変換回路へ供給される電流を検出する電流検出回路と、
前記力率改善回路の出力部に接続され、前記電流検出回路において検出した電流が所定の閾値以下の場合に電力の消費を行う電力消費回路と、を備える、
電源回路。

【請求項 2】

前記電力消費回路は、前記電流検出回路が検出する負荷に応じて、消費する電力を連続的に変化させる、請求項 1 に記載の電源回路。

【請求項 3】

前記電流検出回路は、前記 DC / DC 変換回路が負荷へ出力している電力と対応した電流を検出する、請求項 1 又は請求項 2 に記載の電源回路。

【請求項 4】

前記力率改善回路は、トータムポールブリッジレス型の力率改善回路である、請求項 1 から請求項 3 のいずれか一項に記載の電源回路。

【請求項 5】

ソフトスイッチング制御により力率を改善する力率改善回路と、前記力率改善回路の出力部から出力する直流電力を定電圧の直流電力に変換する DC / DC 変換回路とを備える電源回路の効率改善方法であって、

電流検出回路により、前記 DC / DC 変換回路へ供給される電流を検出し、
前記力率改善回路の出力部に接続される電力消費回路により、前記電流検出回路において検出した電流が所定の閾値以下の場合に電力の消費を行う、
電源回路の効率改善方法。

【発明の詳細な説明】**【技術分野】****【0001】**

本開示は、ソフトスイッチングを行っている力率改善 (P F C : P o w e r F a c t o r C o r r e c t i o n) 回路を備える電源回路、及び電源回路の効率改善方法に関する。

【背景技術】**【0002】**

一般的に、交流入力に接続されるスイッチング電源は、入力電力に対する効率を改善するとともに高調波電流を抑制するために、PFC 回路が用いられている。PFC 回路には一般的に整流用ブリッジが設けられているが、効率の改善にあたって整流用ブリッジのダイオードの損失が効率低下の要因として無視できなくなり、このような整流用ブリッジを設けずに効率改善を図るブリッジレス PFC 回路が提案されている。

【0003】

例えば、特許文献 1 には、トータムポール構造を備えたブリッジレス PFC に関して、インダクタ電圧を検出してスイッチング制御に利用することで、トータムポールブリッジレス PFC 回路の効率を改善する技術が記載されている。

【先行技術文献】**【特許文献】****【0004】**

【特許文献 1】 特許第 6 2 3 1 6 7 3 号

【発明の概要】**【発明が解決しようとする課題】****【0005】**

10

20

30

40

50

トータムポールブリッジレスPFC回路では、その変換効率を上げるために、スイッチング損失を抑えられるようにソフトスイッチング、つまり電圧または電流がゼロになる状態でのスイッチング、となるように制御している。しかし、ソフトスイッチング制御とするため、PFC回路のスイッチング周波数は負荷に応じて変動する。負荷が軽くなる条件では、スイッチング周波数は高周波となってしまう、その結果、コントローラでの制御が難しくなり、効率も低下してしまう問題がある。また、一般的なスイッチング素子の場合、素子が損傷する可能性がある。

【0006】

加えて、高周波のソフトスイッチングに対応するスイッチング素子（例えば、窒化ガリウム（GaN）トランジスタ）を使用する方法も考えられるが、基本的に、高周波のソフトスイッチングに対応するスイッチング素子は、一般的なスイッチング素子に比べてコストが高くなる問題がある。また、設計にあたって選択できるスイッチング素子が制限される問題がある。

10

【0007】

そこで、本開示の課題は、ソフトスイッチングを行っている力率改善回路を備える電源回路、及び電源回路の効率改善方法に関する。

【課題を解決するための手段】

【0008】

本開示は、上記した課題を解決するために、以下の構成を採用する。

【0009】

20

本開示の実施形態の一つに係る電源回路は、ソフトスイッチング制御により力率を改善する力率改善回路と、力率改善回路の出力部から出力する直流電力を定電圧の直流電力に変換するDC/DC変換回路と、DC/DC変換回路へ供給される電流を検出する電流検出回路と、力率改善回路の出力部に接続され、電流検出回路において検出した電流が所定の閾値以下の場合に電力の消費を行う電力消費回路と、を備える。

【0010】

上記構成によれば、電流検出回路によって検出される電流に応じて、電力消費回路によって電力を消費することができる。その結果、電流が所定の閾値以下であっても、全体として一定以上の電流を確保し、スイッチング周波数が高周波となるのを防ぐことができる。また、検出される電流が大きい場合、電力消費回路での電力の消費を行わず、不必要な電力消費を防ぐことができる。したがって、ソフトスイッチング制御を行う電源回路の効率を改善することができる。

30

【0011】

加えて、上記実施形態の一つに係る電源回路において、電力消費回路は、電流検出回路が検出する負荷に応じて、消費する電力を連続的に変化させることができる。

【0012】

上記構成によれば、スイッチング周波数が高周波になるのを防ぐための連続的で適切な電力を電力消費回路にて消費することができる。

【0013】

また、上記実施形態の一つに係る電源回路において、電流検出回路は、DC/DC変換回路が負荷へ出力している電力と対応した電流を検出することができる。

40

【0014】

上記構成によれば、DC/DC変換回路が出力している負荷に応じた電流を電流検出回路にて適切に検出することができる。

【0015】

さらに、上記実施形態の一つに係る電源回路において、力率改善回路は、トータムポールブリッジレス型の力率改善回路であってもよい。

【0016】

上記構成によれば、力率改善回路は、トータムポールブリッジレス型の力率改善回路にも適用でき、さらに力率を改善することができる。

50

【発明の効果】

【0017】

本開示によれば、電源回路の効率の改善を可能にする技術を提供することができる。

【図面の簡単な説明】

【0018】

【図1】図1は、実施形態に係る、電流検出回路および電力消費回路を含むPFC回路の回路構成の一例を例示する模式図である。

【0019】

【図2】図2は、図1の模式図における、電流検出回路および電力消費回路の詳細な回路構成の一例を例示する模式図である。

10

【0020】

【図3】図3は、PFC回路の出力電力に応じた、回路の効率およびスイッチング周波数の一例を例示するグラフである。

【発明を実施するための形態】

【0021】

以下、この開示の実施の形態を、図面を参照しながら詳細に説明する。

【0022】

図1は、本開示に係る一実施形態としての電源回路1の模式図である。電源回路1は、PFC回路10と、電力消費部20と、DC/DC変換回路31とを備える。

【0023】

20

PFC回路10は、整流平滑部11と、制御部12とを備える、トータムポールブリッジレスPFC回路である。整流平滑部11は、交流電源Vinによる交流電圧の入力を直流電圧へと変換する回路であり、2個ずつ直列に接続された合計4個のMOSFET(S3~S6)と、2個インダクタ(L11、L12)と、キャパシタC1とを備える。整流平滑部11は、交流電源Vinの入力に基づいて、上記MOSFET(S3~S6)をソフトスイッチング制御して、開放、短絡の制御をすることで、電力消費部20及びDC/DC変換回路31へと整流及び平滑した所定の直流電圧を印加する。制御部12は、整流平滑部11に接続された制御回路13と、MOSFETS1及びMOSFETS2とを備える。整流平滑部11に供給される交流電圧の極性と、電圧値とに基づいて、MOSFETS1及びMOSFETS2をスイッチング制御し、交流電力の力率を改善する。

30

【0024】

電力消費部20は、電流検出回路21と、電力消費回路22とを備える。電流検出回路21は、当該電流検出回路21に流れる電流を検出することができ、すなわち、負荷32の大きさを検出することができる。電力消費回路22は、電力を消費することができる回路であり、当該電力消費回路22にて消費される電力は、電流検出回路21が検出する電流に基づいて制御される。

【0025】

DC/DC変換回路31は、整流平滑部11より印加された直流電圧を所定の電圧に変換する。負荷32は、DC/DC変換回路31に接続され、変換後の所定の電圧によって作動する。

40

【0026】

電流検出回路21は、DC/DC変換回路31に流れる電流を検出することで、DC/DC変換回路31より負荷32へと出力される電力、すなわち負荷32にて消費される電力を検出する。また、電力消費回路22は、電流検出回路21が検出する負荷に応じて、消費する電力を連続的に変化させることができる。電力消費回路22にて消費される電力は、負荷32にて消費される電力に応じて当該電流検出回路21で検出される電流に基づいて制御される。

【0027】

図2は、電流検出回路21および電力消費回路22を詳細に表した回路の一例の模式図である。図2は、電流検出回路21と、電力消費回路22と、当該電流検出回路21の検

50

出電流に基づいて電力消費回路 2 2 を制御する制御回路とを有する。

【 0 0 2 8 】

電流検出回路 2 1 は、電流検出用抵抗 R 1 を備える。電流検出用抵抗 R 1 の両端の電圧に基づいて電流検出用抵抗 R 1 に流れている電流を検出する。

【 0 0 2 9 】

電力消費回路 2 2 は、電源 V p f c と、トランジスタ T r 1 と、電力消費用抵抗 R 2 とを備える。電力消費用抵抗 R 2 に電流が流れることで、電力が消費される。

【 0 0 3 0 】

制御回路は、オペアンプ O P 1 を含む増幅回路 2 3 と、オペアンプ O P 2 を含む定電流回路 2 4 と、基準電源 V c c とを備える。これらの回路によって、検出電流に基づいて、電力消費回路 2 2 における電力消費量を制御する。

10

【 0 0 3 1 】

増幅回路 2 3 は、当業者には一般的な回路であり、詳細は記載しない。例示されている回路は、例えば、電流検出用抵抗 R 1 の端 V 1 の電位に基づいて、増幅回路の端 V 2 に所定の増幅率で増幅された電位を生じさせる。

【 0 0 3 2 】

定電流回路 2 4 は、当業者には一般的な回路であり、詳細は記載しない。例示されている回路は、例えば、定電流回路 2 4 の付近にある端 V 3 の電位に基づいて、電力消費用抵抗 R 2 の端 V 4 の電位を所定の電位に保つように電力消費回路 2 2 に電流を生じさせる。

【 0 0 3 3 】

図 2 を参照して、制御回路によって消費される電力の制御の一例を記載する。D C / D C 変換回路 3 1 へと流れる電流、すなわち負荷 3 2 で消費する電力に基づいて、電流検出用抵抗 R 1 の端 V 1 の電位が - 1 0 0 m V であるとする。増幅回路 2 3 の増幅率が、例えば 1 0 0 倍であるとき、増幅回路の端 V 2 の電位は、- 1 0 V となる。そして基準電源 V c c の電圧が、例えば 5 V であるとき、端 V 3 の電位が - 5 V になるとする。この場合、負荷 3 2 が消費する電力は、当該 P F C 回路 1 0 が想定する通常の電力消費量であると推定することができ、電力消費回路 2 2 では、電力は消費されない。

20

【 0 0 3 4 】

次に、図 2 を参照して、制御回路によって消費される電力の制御の別の例を記載する。電流検出用抵抗 R 1 の端 V 1 の電位が - 1 m V であるとする。増幅回路 2 3 の増幅率が、同じく 1 0 0 倍であるとき、増幅回路 2 3 の端 V 2 の電位は、- 0 . 1 V となる。そして基準電源 V c c の電圧が、同じく 5 V であるとき、端 V 3 の電位が 2 V になるとする。このように端 V 3 の電位が正の値となる場合、負荷 3 2 が消費する電力は、当該 P F C 回路 1 が想定する電力消費量より小さい状態であると推定することができる。この場合、電力消費用抵抗 R 2 の端 V 4 の電位が、端 V 3 の電位と同じく 2 V となるようにトランジスタ T r 1 に電流が流れ、電力消費用抵抗 R 2 で電力が消費される。これによって負荷 3 2 で消費される電力が小さいとしても、電力消費回路 2 2 で電力が消費され、スイッチング周波数が高周波になるのを防ぐことができる。

30

【 0 0 3 5 】

上記のように、電流検出回路 2 1 が検出する電流（すなわち、負荷 3 2 にて負荷が消費する電力に応じて検出される電流）によって生じる電流検出用抵抗 R 1 の端 V 1 の電位に基づいて、電力消費回路 2 2 が消費する電力は、制御される。

40

【 0 0 3 6 】

図 3 を用いて、本開示が適用される場面の一例について説明する。図 3 は、P F C 回路の出力電力に応じた、回路の効率およびソフトスイッチング制御のスイッチング周波数の一例を例示する。実線が出力電力に応じた効率を示し、破線が出力電力に応じたスイッチング周波数を示している。図 3 にて示されているように、P F C 回路の出力電力が低下すると、スイッチング周波数は高周波となり、回路の効率は低くなる。図 3 にて楕円で囲っている付近の領域の場合、特に回路の効率が低くなる。そのため、このような出力電力となる場合、さらに電力を消費させる制御を行うことで、全体的に一定以上の出力電力を確

50

保することができる。

【0037】

本開示は、例示された実施形態に限定されるものではなく、本開示の要旨を逸脱しない範囲において、種々の改良及び設計上の変更が可能である。

【産業上の利用可能性】

【0038】

本開示によれば、PFC回路において、想定されている負荷よりも実際の負荷が小さい場合でも、ソフトスイッチング制御のスイッチング周波数が高周波とならず、その結果、電源回路の効率を改善することができる。

【符号の説明】


【0039】

- 1：電源回路
- 10：PFC回路
- 11：整流平滑部
- 12：制御部
- 13：制御回路
- 20：電力消費部
- 21：電流検出回路
- 22：電力消費回路
- 31：DC/DC変換回路
- 32：負荷
- R1：電流検出用抵抗


10

20

【図1】




【図2】



【 図 3 】

図3



フロントページの続き

(72)発明者 大西 浩之

京都府京都市下京区塩小路通堀川東入南不動堂町801番地 オムロン株式会社内

(72)発明者 石橋 寛基

京都府京都市下京区塩小路通堀川東入南不動堂町801番地 オムロン株式会社内

Fターム(参考) 5H006 AA02 CA02 DA02 DA04 DB01 DC02 DC05