(12)公開特許公報(A)

(11)特許出願公開番号

特開2007-273919 (P2007-273919A)

(43) 公開日 平成19年10月18日 (2007.10.18)

(51) Int.Cl.			FΙ			テーマコード (参考)
HO1L	29/786	(2006.01)	HO1L	29/78	626C	4 M 1 O 4
HO1L	21/28	(2006.01)	HO1L	21/28	301R	5 F 1 1 O
HO1L	21/283	(2006.01)	HO1L	21/283	В	

審査請求 未請求 請求項の数 16 OL (全 15 頁)

(21) 出願番号 (22) 出願日	特願2006-101140 (P2006-101140) 平成18年3月31日 (2006. 3. 31)	(71) 出願人	0000042 日本電気	37 貳株式会	社			
		(71) 出願人	東京都祥 3030188 NECX	豊区芝五 27 仮見テク	丁目7	番1号	会社	
		(74)代理人	神奈川y 1000998	&晶ノシ 表川崎市 30	中原区	下沼部	175	3番地
		(72)発明者	弁理士 森 茂	西村	征生			
			東京都洋 式会社[豊区芝五 内	丁目7	番1号	日本	電気株
		F ターム (参	考) 4M10	4 AA01 BB02	AAO8 BB13	AAO9 BB16	AA10 BB18	BB01 BB40
				DD16 GGO9	DD17 HH20	EE12	FF13	GG08
						最	終頁に	続く

(54) 【発明の名称】半導体装置及びその製造方法

(57)【要約】

(19) 日本国特許庁(JP)

【課題】絶縁性基板上に下地絶縁層を介して半導体層が 形成された半導体装置において、絶縁性基板に含まれて いる不純物が半導体層に作用するのを防止して、半導体 装置の信頼性を向上させる。

【解決手段】開示されるTFT10は、下地絶縁層2に 、絶縁性基板1表面から略100nm以内の領域に、絶 縁性基板1表面から半導体層3に向かってボロン濃度が 平均的に1nmあたり略1/1000倍以下の割合で減 少するようにボロンが含まれている。

【選択図】図1



【特許請求の範囲】

【請求項1】

絶縁性基板上に下地絶縁層を介して半導体層を形成する半導体装置であって、 前記下地絶縁層に含まれる不純物が、絶縁性基板表面から半導体層に向かって不純物濃 度が平均的に1 n m あたり略1 / 1 0 0 0 倍以下の割合で減少するように含まれている、

ことを特徴とする半導体装置。

【請求項2】

前記不純物濃度が前記のように減少している前記下地絶縁層の領域が、前記絶縁性基板 表面から略100nm以内の領域であることを特徴とする請求項1記載の半導体装置。

【請求項3】

10

前記絶縁性基板表面から略100nm以上離れた前記下地絶縁層の領域の前記不純物濃度が、略10¹⁹(原子 / cm³)以下であることを特徴とする請求項2記載の半導体装置。

【 請 求 項 4 】

前記不純物濃度が前記のように減少している前記下地絶縁層の領域が、少なくともゲート電極の下に位置するように形成されていることを特徴とする請求項1~3のいずれか1 項に記載の半導体装置。

【請求項5】

前記不純物がボロン、もしくはアルミニウム、もしくはボロンを含む物質、もしくはア ルミニウムを含む物質であることを特徴とする請求項1~4のいずれか1項に記載の半導 20 体装置。

【請求項6】

前記不純物がボロン、もしくはボロンを含む物質であり、前記下地絶縁層にボロン濃度 が平均的に1nmあたり略1 / 1 0 0 0 0 ~ 1 / 1 0 0 0 倍の割合で減少するように含ま れていることを特徴とする請求項1 ~ 4 のいずれか1項に記載の半導体装置。

【請求項7】

前記不純物がアルミニウム、もしくはアルミニウムを含む物質であり、前記下地絶縁層 にアルミニウム濃度が平均的に1 n m あたり略1 / 1 0 0 0 0 ~ 1 / 1 0 0 0 倍の割合で 減少するように含まれていることを特徴とする請求項1 ~ 4 のいずれか1項に記載の半導 体装置。

【請求項8】

前記ボロン濃度あるいは前記アルミニウム濃度を、二次イオン質量分析法で得ることを 特徴とする請求項5~7のいずれか1項に記載の半導体装置。

【請求項9】

絶 縁 性 基 板 上 に 下 地 絶 縁 層 を 介 し て 半 導 体 層 を 形 成 す る 半 導 体 装 置 の 製 造 方 法 で あ っ て 、

前記絶縁性基板上に、該絶縁性基板表面から前記半導体層に向かって不純物濃度が平均的に1 n m あたり略1 / 1 0 0 0 倍以下の割合で減少する前記下地絶縁層を形成する工程 を有する、

ことを特徴とする半導体装置の製造方法。

【請求項10】

前記不純物濃度が前記のように減少している前記下地絶縁層の領域を、前記絶縁性基板 表面から略100nm以内の領域に形成することを特徴とする請求項9記載の半導体装置 の製造方法。

【請求項11】

前記絶縁性基板表面から略100nm以上離れた前記下地絶縁層の領域の前記不純物濃度を、略10¹⁹(原子/cm³)以下に制御することを特徴とする請求項10記載の半 導体装置の製造方法。

【請求項12】

前記 不 純 物 濃 度 が 前 記 の よ う に 減 少 し て い る 前 記 下 地 絶 縁 層 の 領 域 を 、 少 な く と も ゲ ー 50

ト 電 極 の 下 に 位 置 す る よ う に 形 成 す る こ と を 特 徴 と す る 請 求 項 9 ~ 1 1 の い ず れ か 1 項 に 記 載 の 半 導 体 装 置 の 製 造 方 法 。

【 請 求 項 1 3 】

前記不純物がボロン、もしくはアルミニウム、もしくはボロンを含む物質、もしくはア ルミニウムを含む物質であることを特徴とする請求項 9 ~ 1 2 のいずれか 1 項に記載の半 導体装置。

【請求項14】

前記不純物としてボロン、もしくはボロンを含む物質を用いて、前記下地絶縁層にボロン濃度が平均的に1 n m あたり略1 / 1 0 0 0 0 ~ 1 / 1 0 0 0 倍の割合で減少するように含ませることを特徴とする請求項9 ~ 1 2 のいずれか1項に記載の半導体装置の製造方法。

【請求項15】

前記不純物としてアルミニウム、もしくはアルミニウムを含む物質を用いて、前記下地 絶縁層にアルミニウム濃度が平均的に1 n m あたり略1 / 1 0 0 0 0 ~ 1 / 1 0 0 0 倍の 割合で減少するように含ませることを特徴とする請求項9 ~ 1 2 のいずれか1項に記載の 半導体装置の製造方法。

【請求項16】

前 記 ボ ロ ン 濃 度 あ る い は 前 記 ア ル ミ ニ ウ ム 濃 度 を 、 二 次 イ オ ン 質 量 分 析 法 で 得 る こ と を 特 徴 と す る 請 求 項 1 3 ~ 1 5 の い ず れ か 1 項 に 記 載 の 半 導 体 装 置 の 製 造 方 法 。

【発明の詳細な説明】

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

この発明は、半導体装置及びその製造方法に係り、詳しくは、絶縁性基板上に下地絶縁 層を介して半導体層を形成した半導体装置及びその製造方法に関する。

【背景技術】

【0002】

例えば、表示装置の代表として知られている液晶表示装置(Liquid Crystal Device: LCD)においては、液晶素子の駆動用デバイスとして薄膜トランジスタ(Thin Film Tr ansistor:TFT)を形成したアクティブマトリクス基板が用いられている。TFTは、 絶縁性基板上に形成されたアモルファスシリコン膜やポリシリコン膜等の半導体層を活性 層として、ソース領域及びドレイン領域等の活性領域が形成されている。近年、LCDに おける用途の多様化により、TFTの多機能化及び微細化が求められ、さらに高い信頼性 、あるいは高い耐久性を備えたTFTが要望されている。

ここで、TFTに用いられる絶縁性基板としては製造コストの点で有利なガラス基板が 用いられるが、このガラス基板には製造、加工を容易にするために、製造段階である種の 不純物の混入が避けられない。そして、これらの不純物は、TFTの活性領域となる半導 体層に作用して、TFTの特性上重要なしきい値を変動させる等の影響を及ぼすので、T FTの信頼性を低下させる。そのような不純物として、特にボロンあるいはアルミニウム が含まれている場合は、微量であっても影響が大きい。このために、ガラス基板上に半導 体層を形成するに先立って、ガラス基板に洗浄処理が施されるが、そのような不純物を完 全に除去することは困難である。

【0004】

そのようにガラス基板上に含まれている不純物の影響から半導体層を保護するようにしたTFTが、特許文献1あるいは特許文献2に開示されている。図9は、例えば、特許文献1に開示された従来のTFTの構成を示す断面図である。同TFT100は、絶縁性基板101と、この絶縁性基板101上に形成された下地絶縁層102と、この下地絶縁層102上に形成された半導体層103と、この半導体層103の両端領域にそれぞれ形成されたソース領域104及びドレイン領域105と、半導体層103上に形成されたゲート絶縁膜106と、このゲート絶縁膜106上に形成されたゲート電極107と、ゲート

30

20

10

電極107を含む全面に形成された層間絶縁膜108と、この層間絶縁膜108にそれぞ れ開孔されたコンタクトホール109、110を通じて両領域104,105にコンタク トするように形成されたソース電極111及びドレイン電極112とを備えている。 【0005】

(4)

上述したような構成の従来のTFT100によれば、絶縁性基板101上には下地絶縁 層102を介して半導体層103が形成されているので、絶縁性基板100に含まれてい る不純物は、下地絶縁層3により遮蔽されて半導体層103に作用するのが抑制されるよ うになる。したがって、TFTのしきい値が変動するのを防止することが可能となる。

【特許文献1】特開平05-203982号公報

【 特 許 文 献 2 】 特 開 2 0 0 5 - 3 4 0 2 8 0 号 公 報

【発明の開示】

【発明が解決しようとする課題】

[0006]

ところで、特許文献1に記載されているような従来のTFTでは、絶縁性基板と半導体 層との間に下地絶縁層が介在されていても、TFTの製造段階で各種の熱処理が施される と、この熱処理によって絶縁性基板に含まれている不純物が下地絶縁層内に拡散して半導 体層に作用する、という問題がある。

すなわち、TFTの製造段階では、例えばソース領域及びドレイン領域を形成するため に半導体層にリン(N型不純物)やボロン(P型不純物)等の不純物が導入されるが、この 後にそれらの不純物を活性化させるための活性化工程のように、300 以上の比較的高 い温度での熱処理を伴う工程が繰り返される。この結果、このような熱処理が長時間にわ たって、下地絶縁層を介して半導体層が形成された絶縁性基板が晒されると、絶縁性基板 に含まれている前記したようなボロンあるいはアルミニウムが、絶縁性基板から下地絶縁 層に拡散するようになる。

【 0 0 0 7 】

そして、ボロンあるいはアルミニウムが下地絶縁層に拡散して半導体層の付近に至ると TFT特性が変動する。この現象はボロンあるいはアルミニウムが下地絶縁層中の固定電 荷として作用していることに起因している可能性がある。また、下地絶縁層を通過して半 導体層まで到達するようになると、ボロンあるいはアルミニウムはアクセプタとして作用 するので、TFTのしきい値を変動させるように働く。このような現象は不純物が特にゲ ート電極直下の半導体層付近もしくは半導体層まで、あるいは低濃度ドレイン(Lightly Doped Drain:LDD)領域の半導体層付近もしくは半導体層まで到達した場合に著しくな る。

[0008]

このため、上述したような活性化工程等の熱処理を伴う工程の熱処理温度を下げること によって、絶縁性基板から下地絶縁層へのボロンあるいはアルミニウムの拡散を抑制させ ることが考えられる。しかしながら、このように活性化工程等の熱処理温度を下げること は、熱処理の本来の目的が達成できないようになるので、活性化率の低下やゲート絶縁膜 等の絶縁耐圧の低下等のマイナス要因をかえって招いてしまうことになる。したがって、 特許文献1や特許文献2に開示されたTFTのように絶縁性基板上に下地絶縁層を設けた としても、TFTの信頼性の低下を避けることは困難である。 【0009】

この発明は、上述の事情に鑑みてなされたもので、絶縁性基板上に下地絶縁層を介して 半導体層が形成された半導体装置において、絶縁性基板に含まれている不純物が半導体層 に作用するのを防止して、半導体装置の信頼性を向上させることができるようにした半導 体装置及びその製造方法を提供することを目的としている。

【課題を解決するための手段】

[0010]

上記課題を解決するために、請求項1記載の発明は、絶縁性基板上に下地絶縁層を介し て半導体層を形成する半導体装置であって、前記下地絶縁層に含まれる不純物が、絶縁性 50

10

20

基板表面から半導体層に向かって不純物濃度が平均的に1nmあたり略1/1000倍以 下の割合で減少するように含まれていることを特徴としている。 【0011】

また、請求項2記載の発明は、請求項1記載の半導体装置に係り、前記不純物濃度が前記のように減少している前記下地絶縁層の領域が、前記絶縁性基板表面から略100nm 以内の領域であることを特徴としている。

【0012】

また、請求項3記載の発明は、請求項2記載の半導体装置に係り、前記絶縁性基板表面から略100nm以上離れた前記下地絶縁層の領域の前記不純物濃度が、略10¹⁹(原子/cm³)以下であることを特徴としている。

[0013]

また、請求項4記載の発明は、請求項1~3のいずれか1項に記載の半導体装置に係り、前記不純物濃度が前記のように減少している前記下地絶縁層の領域が、少なくともゲート電極の下に位置するように形成されていることを特徴としている。

【0014】

また、請求項5記載の発明は、請求項1~4のいずれか1項に記載の半導体装置に係り、前記不純物がボロン、もしくはアルミニウム、もしくはボロンを含む物質、もしくはアルミニウムを含む物質であることを特徴としている。

【0015】

また、請求項6記載の発明は、請求項1~4のいずれか1項に記載の半導体装置に係り 20 、前記不純物がボロン、もしくはボロンを含む物質であり、前記下地絶縁層にボロン濃度 が平均的に1nmあたり略1/10000~1/1000倍の割合で減少するように含ま れていることを特徴としている。

【0016】

また、請求項7記載の発明は、請求項1~4のいずれか1項に記載の半導体装置に係り、前記不純物がアルミニウム、もしくはアルミニウムを含む物質であり、前記下地絶縁層にアルミニウム濃度が平均的に1nmあたり略1/10000~1/1000倍の割合で減少するように含まれていることを特徴としている。

[0017]

また、請求項8記載の発明は、請求項5~7のいずれか1項に記載の半導体装置に係り、 30 前記ボロン濃度あるいは前記アルミニウム濃度を、二次イオン質量分析法で得ることを特 徴としている。

[0018]

また、請求項9記載の発明は、絶縁性基板上に下地絶縁層を介して半導体層を形成する 半導体装置の製造方法に係り、前記絶縁性基板上に、該絶縁性基板表面から前記半導体層 に向かって不純物濃度が平均的に1 n m あたり略1 / 1 0 0 0 倍以下の割合で減少する前 記下地絶縁層を形成する工程を有することを特徴としている。

[0019]

また、請求項10記載の発明は、請求項9記載の半導体装置の製造方法に係り、前記不 純物濃度が前記のように減少している前記下地絶縁層の領域を、前記絶縁性基板表面から 40 略100nm以内の領域に形成することを特徴としている。

[0020]

また、請求項11記載の発明は、請求項10記載の半導体装置の製造方法に係り、前記 絶縁性基板表面から略100nm以上離れた前記下地絶縁層の領域の前記不純物濃度を、 略10^{1 9} (原子/cm³)以下に制御することを特徴としている。 【0021】

また、請求項12記載の発明は、請求項9~11のいずれか1項に記載の半導体装置の 製造方法に係り、前記不純物濃度が前記のように減少している前記下地絶縁層の領域を、 少なくともゲート電極の下に位置するように形成することを特徴としている。 【0022】

また、請求項13記載の発明は、請求項9~12のいずれか1項に記載の半導体装置の製 造方法に係り、前記不純物がボロン、もしくはアルミニウム、もしくはボロンを含む物質 、もしくはアルミニウムを含む物質であることを特徴としている。

【 0 0 2 3 】

また、請求項14記載の発明は、請求項9~12のいずれか1項に記載の半導体装置の 製造方法に係り、前記不純物としてボロン、もしくはボロンを含む物質を用いて、前記下 地絶縁層にボロン濃度が平均的に1nmあたり略1/10000~1/1000倍の割合 で減少するように含ませることを特徴としている。

また、請求項15記載の発明は、請求項9~12のいずれか1項に記載の半導体装置の 10 製造方法に係り、前記不純物としてアルミニウム、もしくはアルミニウムを含む物質を用 いて、前記下地絶縁層にアルミニウム濃度が平均的に1nmあたり略1/10000~1 /1000倍の割合で減少するように含ませることを特徴としている。

【0025】

また、請求項16記載の発明は、請求項13~15のいずれか1項に記載の半導体装置 の製造方法に係り、前記ボロン濃度あるいは前記アルミニウム濃度を、二次イオン質量分 析法で得ることを特徴としている。

【発明の効果】

【0026】

この発明の半導体装置によれば、下地絶縁層2にこの上の半導体層3に対して影響を及 20 ぼさない程度の不純物濃度でボロンあるいはアルミニウムが含まれているので、絶縁性基 板に含まれているボロンあるいはアルミニウムが半導体層に作用するのを防止でき、半導 体装置の信頼性を向上させることができる。

【発明を実施するための最良の形態】

【 0 0 2 7 】

絶縁性基板上に下地絶縁層を介して半導体層を形成する半導体装置において、絶縁性基 板表面から略100nm以内の領域に、絶縁性基板表面から半導体層に向かってボロン濃 度が平均的に1nmあたり略1/10000~1/1000倍の割合で減少するようにボ ロンが含まれている。

〔発明の原理〕

[0028]

この発明の発明者らは鋭意研究を重ねた結果、絶縁性基板上に形成された下地絶縁層中 にボロンあるいはアルミニウムを含ませ、これらの不純物をその濃度が絶縁性基板から半 導体層に向かって特定の平均的な割合で減少するように制御すると、ボロンあるいはアル ミニウムが下地絶縁層に含まれていてもTFTのしきい値に影響を及ぼさないことを見い 出した。

[0029]

図6は、絶縁性基板上に形成した、チャネル長及びチャネル幅がともに5µm、LDD 長が1.2µmのPチャネル型のTFTを用いて、温度が60 、湿度が90%の高温高 湿の雰囲気に晒した状態で、ゲート・ソース間電圧Vgs=-18Vを印加することにより 負ゲートストレスを加えた条件で得られた、Vth(しきい値)変化率(縦軸)とボロン濃 度の平均的な減少の割合(/nm)(横軸)との関係を示している。すなわち、横軸は下 地絶縁層に含ませたボロンの濃度の絶縁性基板表面から半導体層に向かっての平均的な減 少の割合を示し、この平均的な減少の割合が1nmあたり1/100倍より多く減少させ ると、Vth変化率がどのように変化するかを示している。

[0030]

ここで、上記の割合とは、下地絶縁層のある位置でのボロンあるいはアルミニウム(後述する)の濃度をボロンあるいはアルミニウムのガラス基板(絶縁性基板)表面の濃度で割った値を示している。また、平均的な減少の割合とはボロンあるいはアルミニウムの濃度の減少した割合を膜厚あたりに換算したもので、2つ以上の異なる絶縁膜から下地絶縁

30

層が構成されている場合には、1層の絶縁層とみなして換算する。例えば、100nmの 下地絶縁層を介して1/10000倍の濃度となっている場合、平均的な減少の割合は 、1nmあたりで1/1000倍である。

(7)

 $\begin{bmatrix} 0 & 0 & 3 & 1 \end{bmatrix}$

一方、図7は、絶縁性基板上に形成した、上記と同一規格のTFTを用いて、上記と同 ー条件で得られた、Vth変化率(縦軸)とアルミニウム濃度の平均的な減少の割合(/ nm) (横軸) との関係を示し、この平均的な減少の割合を1 nm あたり 1 / 1 0 0 倍よ り多く減少させると、Vth変化率がどのように変化するかを示している。 [0032]

- ボロン濃度あるいはアルミニウム濃度の算出は、図8に示したような、二次イオン質量 10 分析法において検出した不純物濃度分布を用いて算出すると容易である。同図は、不純物 濃度(縦軸)と深さ(縦軸)との関係を示している。図6におけるボロン濃度は、二次イ オン質量分析法で一次イオンとして酸素プラスイオンを用い、一次イオンの加速電圧を5 k e V として検出した。検出されるイオン濃度は下地絶縁層中のボロン単体、あるいはボ ロンを含む物質(化合物等)に由来している。同様にして、図7におけるアルミニウム濃 度は、二次イオン質量分析法で一次イオンとして酸素プラスイオンを用い、一次イオンの 加速電圧を5keVとして検出した。検出されるイオン濃度は下地絶縁層中のアルミニウ ム単体、あるいはアルミニウムを含む物質(化合物等)に由来している。 [0033]
- 図6から明らかなように、Vth変化率(縦軸)とボロン濃度の平均的な減少の割合(20 /nm)(横軸)との関係は、下地絶縁層におけるボロン濃度の平均的な減少の割合が1n m あ た り 略 1 / 1 0 0 0 倍 の 領 域 で 、 V t h 変 化 率 は 急 激 に 減 少 し 、 さ ら に ボ ロ ン 濃 度 の 平均的な減少の割合が1 n m あたり略1 / 1 0 0 0 0 倍に達するまでその V t h 変化率は 十分に小さく維持されている。ただし、下地絶縁層の形成時に多量のボロンが混入して、 下地絶縁層の絶縁性基板表面から略100nm以上離れた領域で、ボロン濃度が略1×1 0¹⁹/cm³より大きくなった場合には、半導体層付近においてボロンの影響を受ける ので、下地絶縁層の絶縁性基板表面から略100nm以上離れたその領域のボロン濃度は 略 1 × 1 0¹⁹ (原子 / c m³)以下であることが望ましい。もちろん、このボロン濃度 は少なければ少ないほど良い。このように、下地絶縁層の絶縁性基板表面から略100n m 以 内 の 領 域 に 、 絶 縁 性 基 板 表 面 か ら 半 導 体 層 に 向 か っ て ボ ロ ン 濃 度 が 平 均 的 に 1 n m あ たり略1/1000倍以下の割合で減少するように設定することにより、TFTのしきい 値の変動を抑えることができることを示している。とくに1nmあたり略1/10000 ~1/1000倍の割合で減少するようにボロン濃度を設定することが望ましい。すなわ ち、下 地 絶 縁 層 に こ の 上 の 半 導 体 層 に 対 し て 影 響 を 及 ぼ さ な い 程 度 の 不 純 物 濃 度 で ボ ロ ン を含ませることで、絶縁性基板に含まれているボロンが半導体層に作用するのを防止でき 、半導体装置の信頼性を向上させることができる。

 $\begin{bmatrix} 0 & 0 & 3 & 4 \end{bmatrix}$

同様にして、図7から明らかなように、Vth変化率(縦軸)とアルミニウム濃度の平 均的な減少の割合(/nm)(横軸)との関係は、アルミニウム濃度の平均的な減少の割合 が1nmあたり略1/1000倍の領域で、Vth変化率は急激に減少し、さらにアルミ ニウム 濃度の 平均的 な 減 少 の 割 合 が 1 n m あ た り 略 1 / 1 0 0 0 0 倍 に 達 す る ま で そ の V th 変化率は十分に小さく維持されている。ただし、図6の場合と同様に、下地絶縁層の 形成時に多量のアルミニウムが混入して、下地絶縁層の絶縁性基板表面から略100nm 以上離れた領域で、アルミニウム濃度が略1×10¹⁹(原子/cm³)より大きくなっ た場合には、半導体層付近においてアルミニウムの影響を受けるので、下地絶縁層の絶縁 性基 板 表 面 か ら 略 1 0 0 n m 以 上 離 れ た 領 域 の ア ル ミ ニ ウ ム 濃 度 は 略 1 × 1 0 ^{1 9} (原 子 / c m ³)以下であることが望ましい。もちろん、このアルミニウム濃度は少なければ少 ないほど良い。このように、下地絶縁層の絶縁性基板表面から略100nm以内の領域に 、 絶 縁 性 基 板 表 面 か ら 半 導 体 層 に 向 か っ て ア ル ミ ニ ウ ム 濃 度 が 平 均 的 に 1 n m あ た り 略 1 / 1 0 0 0 倍以下の割合で減少するように設定することにより、TFTのしきい値の変動

40

を抑えることができることを示している。とくに1 n m あたり略1/10000~1/1 000倍の割合で減少するようにアルミニウム濃度を設定することが望ましい。 【実施例1】

【0035】

以下、上述の原理を基に、図面を参照して、この発明の実施例1について説明する。 図1は、この発明の実施例1である半導体装置の構成を示す断面図、図2(a)~図4 (j)は同半導体装置の製造方法を工程順に示す工程図である。以下、図1を参照して同 半導体装置の構成を説明する。なお、この例では半導体装置としてはTFTに適用した例 で説明する。

この例のTFT(半導体装置)10は、図1に示すように、ガラスから成る絶縁性基板 1 と、この絶縁性基板1上に形成された膜厚が100~1000nmのシリコン酸化膜か ら成る下地絶縁層2と、この下地絶縁層2上に形成された膜厚が30~100nmのアモ ルファスシリコン層、あるいはポリシリコン層から成る半導体層3と、この半導体層3の 両端領域にそれぞれ形成されたソース領域4及びドレイン領域5と、半導体層3上に形成 された膜厚が50~300nmのシリコン酸化膜から成るゲート絶縁膜6と、このゲート 絶縁膜6上に形成された膜厚が50~1000nmのクロム膜から成るゲート電極7とを 備えている。この例では、後述するように、ソース領域4はP型高濃度領域4A及びP型 低濃度領域4Bから成り、一方ドレイン領域5はP型高濃度領域5A及びP型低濃度領域 5Bから成り、ともにLDD構造を有している。

【0036】

さらに、このTFT10は、図1に示すように、ゲート電極7を含む全面に形成された 膜厚が10~500nmのシリコン酸化膜から成る層間絶縁膜8と、この層間絶縁膜8に それぞれ開孔されたコンタクトホール9、11を通じてソース領域4及びドレイン領域5 にコンタクトするように形成された膜厚が30~500nmのアルミニウム膜から成るソ ース電極12及びドレイン電極13とを備えている。 【0037】

ここで、下地絶縁層2には、上述の発明の原理に基づいて、絶縁性基板1表面から略1 00nm以内の領域に、絶縁性基板1表面から半導体層に向かってボロン濃度が平均的に 1nmあたり略1/10000~1/1000倍の割合で減少するようにボロンが含まれ ている。また、絶縁性基板1表面に存在しているボロンの濃度は、略1×10²²(原子 /cm³)以下であることが望ましい。

[0038]

上述したようにこの例のTFT10によれば、下地絶縁層2には、前述の発明の原理に 基づいて、絶縁性基板1表面から略100nm以内の領域に、絶縁性基板1表面から半導 体層3に向かってボロン濃度が平均的に1nmあたり略1/10000~1/1000倍 の割合で減少するようにボロンが含まれているので、下地絶縁層2におけるボロン濃度の 平均的な減少の割合が1nmあたり略1/1000倍の領域で、Vth変化率は急激に減 少し、さらにボロン濃度の平均的な減少の割合が1nmあたり略1/1000倍に達す るまでそのVth変化率は十分に小さく維持されている。

したがって、TFT10のしきい値の変動を抑えることができるので、TFTの信頼性 40 を向上させることができる。

【 0 0 3 9 】

次に、図2(a)乃至図4(j)を参照して、この例のTFT10の製造方法(第1の 製造方法)を工程順に説明する。

まず、図2(a)に示すように、ガラス等の絶縁性基板1を用意して、この絶縁性基板 1上に、プラズマCVD(Chemical Vapor Deposition:化学的気相成長)法により、T EOS(テトラエトキシシラン)もしくはSiH4(モノシラン)を原料ガスとして、膜 厚が100~1000nmのシリコン酸化膜から成る下地絶縁層2を形成する。この下地 絶縁層2上には、後述のように半導体層3が形成される。このとき、下地絶縁層2の絶縁 性基板1表面から略100nm以内の領域に、絶縁性基板1表面から半導体層3に向かっ 20

てボロン濃度が平均的に1 n m あたり略1 / 1 0 0 0 0 ~ 1 / 1 0 0 0 倍の割合で減少す るようにボロンを含ませる。これは、上述のプラズマ C V D 法により下地絶縁層 2 となる シリコン酸化膜を形成する際に、原料ガスの流量、ガス圧力、高周波印加電力量、電極と 基板との距離、成膜温度等を適宜制御することにより可能となる。また、これらの制御要 素はプラズマ C V D 装置によって異なるが、生産コストを考慮してできるだけ形成時間が 少なくなるように設定する。

【0040】

次に、図2(b)に示すように、プラズマCVD法によりSiH4 ガスを原料ガスとして、下地絶縁層2上に膜厚が30~100nmのアモルファスシリコン膜から成る半導体層3を形成する。このとき、アモルファスシリコン膜の成膜と同時にしきい値の制御を目的に、微量のボロン、リン等の不純物を半導体層3にドーピングさせる。あるいはこれらの不純物のドーピングはアモルファスシリコン膜の成膜後に行ってもよい。次に、必要に応じて、アモルファスシリコン膜にエキシマレーザ等を照射してポリシリコン膜に変えて、ポリシリコン膜から成る半導体層3を形成するようにしてもよい。ポリシリコン膜はアモルファスシリコン膜よりも移動度が大きいので、動作速度の高いTFTを得ることができる。

[0041]

次に、図2(c)に示すように、フォトリソグラフィ法及びフォトエッチング法により 、半導体層3を選択的にエッチングして所望の形状にパターニングした後、プラズマCV D法により半導体層3上に膜厚が50~300nmのシリコン酸化膜から成るゲート絶縁 膜6を形成する。このゲート絶縁膜6は、シリコン酸化膜に代えてシリコン窒化膜を用い てもよく、あるいはシリコン酸化膜とシリコン窒化膜との積層膜を用いてもよい。また、 プラズマCVD法に限らず、PVD(Physical Vapor Deposition:物理的気相成長)法、 プラズマ酸化法、高圧下での水蒸気による酸化法、あるいはこれらを組み合わせた方法等 を用いることができるが、加熱時の絶縁性基板1の変形を防止するために略600 以下 で実施することが望ましい。

[0042]

次に、図2(d)に示すように、スパッタリング法により、ゲート絶縁膜6上に膜厚が 50~1000nmのクロム膜から成るゲート電極膜を形成する。このゲート電極膜は、 クロム膜に代えてCVD法により形成したボロン、リン等の不純物をドーピングしたシリ コン膜を用いてもよく、あるいはクロム膜とシリコン膜との積層膜を用いてもよい。次に 、フォトリソグラフィ法及びフォトエッチング法により、ゲート電極膜を選択的にエッチ ングして所望の形状にパターニングすることによりゲート電極7を形成する。 【0043】

次に、ゲート電極7上にレジストパターンを形成した後、図3(e)に示すように、こ のレジストパターンをマスクとしてP型不純物をゲート絶縁膜7を通じて半導体層3に導 入してP型高濃度領域4A、5Aを形成する。このP型高濃度領域4A、5Aの形成はゲ ート電極7を形成する前に実施してもよいが、不純物の導入によるゲート絶縁膜6の劣化 を抑制するためにゲート絶縁膜6の形成前に実施することが望ましい。次に、ゲート電極 7上に改めてレジストパターンを形成した後、このレジストパターンをマスクとしてP型 不純物をゲート絶縁膜7を通じて半導体層3に導入してP型低濃度領域4B、5Bを形成 する。以上により、P型高濃度領域4A及びP型低濃度領域4Bから成るP型ソース領域 4、P型高濃度領域5A及びP型低濃度領域5Bから成るP型ドレイン領域5を形成する

[0044]

次に、図3(f)に示すように、プラズマCVD法により、TEOS及びO2ガスを原料ガスとして、全面に膜厚が10~500nmのシリコン酸化膜、あるいはシリコン窒化膜、もしくはシリコン酸化膜とシリコン窒化膜との積層膜から成る層間絶縁膜11を形成する。この層間絶縁膜11は、この後の段階でLDD構造のソース領域4及びドレイン領域 5内の不純物を活性化するために比較的高い温度である300~700 で熱処理を施す 10

20

際に、ゲート電極5として用いている材料(この例では前記したようにクロム)が熱によ って剥離してしまうのを抑制し、さらにゲート電極5とこの後の段階で形成されるソース 電極及びドレイン電極とゲート電極5との絶縁性を確保するためのものである。 [0045]

(10)

次に、図3(g)に示すように、熱処理炉内で300~700 で熱処理を施して、ソ ー ス 領 域 4 及 び ド レ イ ン 領 域 5 内 の 不 純 物 を 活 性 化 す る 。 こ の 熱 処 理 は 、 熱 処 理 炉 に 代 え てエキシマレーザ等を照射して活性化するようにしてもよい。

[0046]

次 に 、 図 4 (h) に 示 す よ う に 、 半 導 体 層 3 及 び 半 導 体 層 3 と ゲ ー ト 絶 縁 膜 6 と の 界 面 のダングリングボンドを終端させるために、水素プラズマ中で熱処理を行って水素終端処 10 理を施す。これは、上記のダングリングボンドが終端されていない場合に生ずるTFTの 電気的特性の劣化を防止するために行う。

[0047]

次に、図4(i)に示すように、フォトリソグラフィ法及びフォトエッチング法、ある いはウエットかつエッチング法、もしくは両エッチング法により、層間絶縁膜11及びゲ ー ト 絶 縁 膜 7 を 選 択 的 に エ ッ チ ン グ し て そ れ ぞ れ ソ ー ス 領 域 4 及 び ド レ イ ン 領 域 5 を 露 出 させるコンタクトホール9、11を開孔する。

[0048]

次に、図4(j)に示すように、スパッタリング法によりアルミニウム薄膜を全面に形 成した後、フォトリソグラフィ法及びフォトエッチング法、あるいはウエットつエッチン グ法、もしくは両エッチング法により、アルミニウムをエッチングしてソース領域4及び ドレイン領域5に接触するようにソース電極12及びドレイン電極13を形成する。次に 、そのレジストマスクを除去することにより、図1に示したようなTFT10を完成させ る。この後は、必要に応じて、別の電極膜、パッシベーション膜、層間絶縁膜、平坦化膜 、容量絶縁膜等を適宜形成する。

このようなTFT10の製造方法によれば、周知の製造プロセスを組み合わせることに より、特別な製造プロセスを用いることなく、この例のTFT10を製造することができ るので、製造コストをアップすることなくTFT10を得ることができる。 【実施例2】

[0049]

図5は、この発明の実施例2であるTFTの構成を示す断面図である。この例のTFT の構成が、上述した実施例1の構成と大きく異なるところは、下地絶縁層として積層構造 を採用するようにした点である。

この例のTFT20は、図5に示すように、下地絶縁層2が、膜厚が50~100nm のシリコン窒化膜から成る下層膜2Aと、膜厚が50~1000nmのシリコン酸化膜か ら成る上層膜2Bとの積層層から構成されている。ここで、シリコン窒化膜は不純物イオ ンのブロッキング効果が高いというメリットを有する一方、内部応力が大きいというデメ リットを有している。このため、シリコン窒化膜上に直接に半導体層3を形成すると半導 体層3に歪みを与えてしきい値に影響するので、シリコン窒化膜上にはシリコン酸化膜を 形成して積層構造にしている。この下地絶縁層2の膜厚は、絶縁性基板1と下地絶縁層2 との界面に存在する電荷が半導体層 3 に及ぼす影響を抑制するために略 1 0 0 n m 以上に 選ぶことが望ましい。

[0050]

この例のTFT20において、下地絶縁層2にボロンを含ませた場合には、図6に示し たような関係と略同様な結果が得られ、またアルミニウムを含ませた場合には、図7に示 したような関係と略同様な結果が得られる。

これ以外は、上述した実施例1の構成と略同じであるので、図5において、図1の構成 部分と対応する各部には、同一の番号を付してその説明を省略する。

このようにこの例のTFT20によれば、下地絶縁層2が積層構造から構成された点が 50

20

(11)

実施例1と異なるだけで、実施例1と略同様な効果を得ることができる。 【0052】

次に、実施例2のTFT20の製造方法(第2の製造方法)について説明する。 この第2の製造方法では、前述した第1の製造方法における図2(a)の工程において 、プラズマCVD法により、SiH₄、NH₃(アンモニア)及びN₂を原料ガスとして 、膜厚が50~100nmのシリコン窒化膜から成る下層膜2Aを形成する。次に、プラ ズマCVD法により、TEOSもしくはSiH₄を原料ガスとして、下層膜2A上に膜厚 が50~1000nmのシリコン酸化膜から成る上層膜2Bを形成する。 【0053】

このとき、下地絶縁層2の絶縁性基板1表面から略100nm以内の領域に、絶縁性基 10 板1表面から半導体層3に向かってボロン濃度が平均的に1nmあたり略1/10000 ~1/1000倍の割合で減少するようにボロンを含ませる。あるいは、下地絶縁層2の 絶縁性基板1表面から略100nm以内の領域に、絶縁性基板1表面から半導体層3に向 かってアルミニウム濃度が平均的に1nmあたり略1/10000~1/1000倍の割 合で減少するようにアルミニウムを含ませる。これは、上述のプラズマCVD法により下 地絶縁層2となるシリコン窒化膜及びシリコン酸化膜を形成する際に、原料ガスの流量、 ガス圧力、高周波印加電力量、電極と基板との距離、成膜温度等を適宜制御することによ り可能となる。また、これらの制御要素はプラズマCVD装置によって異なるが、生産コ ストを考慮してできるだけ形成時間が少なくなるように設定する。

これ以外は、上述した第1の製造方法の構成と略同じであるので、その説明を省略する 20 。

【 0 0 5 4 】

このようなTFT20の製造方法によれば、TFT10の製造方法と同様に周知の製造 プロセスを組み合わせることにより、特別な製造プロセスを用いることなく、この例のT FT20を製造することができるので、同様な効果を得ることができる。 【0055】

以上、この発明の実施例を図面により詳述してきたが、具体的な構成はこの実施例に限 られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発 明に含まれる。例えば、実施例では、TFTのソース領域及びドレイン領域がLDD構造 を有する例で説明したが、これに限ることはない。またソース領域及びドレイン領域をN 型導電型、ゲート絶縁膜はシリコン酸化膜を用いて構成した例で説明したが、これに限ら ずシリコン酸化膜とシリコン窒化膜との積層膜により構成することもできる。また、ゲー ト電極としてはクロム薄膜を用いる例で説明したが、クロムに代えてアルミニウム、モリ ブデン、タングステン、ニオブ、あるいはこれらの合金等の他の金属を使用することもで きる。

【図面の簡単な説明】

[0056]

【図1】この発明の実施例1である半導体装置の構成を示す断面図である。

【図2】同半導体装置の製造方法を工程順に示す工程図である。

【図3】同半導体装置の製造方法を工程順に示す工程図である。

【図4】同半導体装置の製造方法を工程順に示す工程図である。

【図5】この発明の実施例2である半導体装置の構成を示す断面図である。

【図 6 】この発明の原理を示すもので、 V t h (しきい値)変化率(縦軸)とボロン濃度の 平均的な減少の割合(/ n m) (横軸)との関係を示す図である。

【図 7 】この発明の原理を示すもので、 V t h 変化率(縦軸)とアルミニウム濃度の平均 的な減少の割合(/ n m) (横軸)との関係を示す図である。

【 図 8 】この発明の原理においてニ次イオン質量分析法において検出した不純物濃度分布 を示し、不純物濃度(縦軸)と深さ(縦軸)との関係を示す図である。

【図9】従来の半導体装置の構成を示す断面図である。

【符号の説明】

30

[0057]

1		絶 縁 性 基 板
2		下 地 絶 縁 層
2	А	下層膜
2	В	上層膜
3		半導体層
4		ソース領域
5		ドレイン領域
4	Α、	5 A P 型 高 濃 度 領 域
4	Β、	5 B P 型 低 濃 度 領 域
6		ゲ ー ト 絶 縁 膜
7		ゲート電極
8		層 間 絶 縁 膜
9	, 1	1 コンタクトホール
1	0、	20 TFT(半導体装置)
1	2	ソース 電 極
1	3	ドレイン電極

【図1】



【図2】









【図5】



【図6】











フロントページの続きFターム(参考) 5F110AA08AA30BB01CC02DD02DD13DD14DD17EE03EE04EE06EE09EE14EE44EE45FF02FF03FF09FF23FF25FF27FF30GG02GG13GG15GG25GG32GG45HJ23HL03HL23HM15NN03NN04NN23NN24NN35PP03QQ25