(19) 日本国特許庁(JP)

HO1L 21/3065

(51) Int. CL.

(12) 特許公報(B2)

HO1L 21/302 1O4C

(11) 特許番号

(24) 登録日 令和2年2月17日 (2020.2.17)

特許第6662289号

(P6662289)

(45) 発行日 令和2年3月11日(2020.3.11)

(2006.01)

|)Int.Cl. | FΙ | | | |
|------------------------|------|--------|------|--|
| HO1L 21/8239 (2006.01) | HO1L | 27/105 | 448 | |
| HO1L 27/105 (2006.01) | HO1L | 21/302 | 105A | |

請求項の数 9 (全 20 頁)

| (21) 出願番号 | 特願2016-523124 (P2016-523124) | (73)特許権者 | f 000004237 | |
|-----------------------|------------------------------|----------|--------------|---------|
| (86) (22) 出願日 | 平成27年5月20日 (2015.5.20) | | 日本電気株式会社 | |
| (86) 国際出願番号 | PCT/JP2015/002538 | | 東京都港区芝五丁目7番1 | 号 |
| (87) 国際公開番号 | W02015/182074 | (74) 代理人 | 100109313 | |
| (87) 国際公開日 | 平成27年12月3日 (2015.12.3) | | 弁理士 机 昌彦 | |
| 審査請求日 | 平成30年4月13日 (2018.4.13) | (74)代理人 | 100124154 | |
| (31) 優先権主張番号 | 特願2014-111109 (P2014-111109) | | 弁理士 下坂 直樹 | |
| (32) 優先日 | 平成26年5月29日 (2014.5.29) | (72)発明者 | 多田 宗弘 | |
| (33) 優先権主張国・ 均 | 也域又は機関 | | 東京都港区芝五丁目7番1 | 号 日本電気株 |
| | 日本国(JP) | | 式会社内 | |
| | | (72)発明者 | 阪本 利司 | |
| (出願人による申告) | 国等の委託研究の成果に係る特許 | | 東京都港区芝五丁目7番1 | 号 日本電気株 |
| 出願(平成23年度、 | 独立行政法人新エネルギー・産業 | | 式会社内 | |
| 技術総合開発機構委言 | £研究「低炭素社会を実現する超低 | | | |
| 電圧デバイスプロジュ | ニクト」)、産業技術力強化法第1 | 審査官 | 小山 満 | |
| 9条の適用を受ける特 | 許出願」 | | ; | 最終頁に続く |

(54) 【発明の名称】半導体装置およびその製造方法

(57)【特許請求の範囲】

【請求項1】

上部電極と、下部電極を兼ねる第1の下層配線と、前記上部電極と前記第1の下層配線 との間に介在する抵抗変化膜と、第2の下層配線と、コンタクトプラグと、を有し、 前記コンタクトプラグは、前記上部電極と前記第2の下層配線とに接続し、 前記第1の下層配線と前記第2の下層配線との間に層間絶縁膜を有し前記第1の下層配線 と前記第2の下層配線と前記層間絶縁膜との上に第1の絶縁性バリア膜を有し、

前記第1の絶縁性バリア膜は、前記第1の下層配線のエッジ部と前記層間絶縁膜に跨って 開口部を有し、

10 前記抵抗変化膜は、前記開口部にて前記エッジ部を含む第1の下層配線と前記層間絶縁膜 に接する、半導体装置。

【請求項2】

前記上部電極の側面と前記抵抗変化膜の側面の双方の少なくとも一部に、前記コンタクト プラグの側面が接する、請求項1記載の半導体装置。

【請求項3】

前記上部電極の側面と前記コンタクトプラグとの間の少なくとも一部に、第2の絶縁性バ リア膜が介在する、請求項1または2記載の半導体装置。

【請求項4】

前記第2の絶縁性バリア膜はSiN膜を含む、請求項3記載の半導体装置。

【請求項5】

前記上部電極は、前記抵抗変化膜に接する第1の上部電極と、前記第1の上部電極に前記 抵抗変化膜と反対面で接する第2の上部電極とを有し、前記第1の上部電極はルテニウム を含み、前記第2の上部電極はタンタル、チタン、もしくはそれらの窒素化合物を含む、

前記コンタクトブラグは上層配線と一体化したスリット型のコンタクトプラグである、請

前記抵抗変化膜は固体電解質を有する、請求項1から7の内の1項記載の半導体装置。

半導体基板上に形成した第1の層間絶縁膜に、第1の下層配線と第2の下層配線を形成

前記第1の下層配線と前記第2の下層配線と前記第1の層間絶縁膜との上に、前記第1の

前記上部電極はルテニウムを含む、請求項1から4の内の1項記載の半導体装置。

【請求項6】

【請求項7】

【請求項8】

【請求項9】

し、

請求項1から5の内の1項記載の半導体装置。

求項1から6の内の1項記載の半導体装置。

下層配線のエッジ部と前記第1の層間絶縁膜が露出する開口部を有する第1の絶縁性バリ ア膜を形成し、 前記開口部を介して、前記エッジ部を含む第1の下層配線上及び前記第1の層間絶縁膜上 に、抵抗変化膜、上部電極を順次形成し、 少なくとも前記上部電極の側面に第2の絶縁性バリア膜を形成し、 前記第2の絶縁性バリア膜上に第2の層間絶縁膜を形成し、 前記第2の層間絶縁膜および前記第2の絶縁性バリア膜にビアホールを形成して、前記ビ アホール底部に前記上部電極と前記第2の下層配線とを露出し、 前記ビアホールに前記上部電極と前記第2の下層配線とに接続するコンタクトプラグを形 成する、半導体装置の製造方法。 【発明の詳細な説明】 【技術分野】 [0001]本発明は、半導体基板上に形成された多層配線層の内部に不揮発な抵抗変化素子を有す る半導体装置およびその製造方法に関する。 【背景技術】 [0002]半導体装置である半導体デバイス、特に、シリコンデバイスは、Mooreの法則と呼 ばれるスケーリング則に沿った微細化により、3年間で4倍という速度で集積化や低電力 化が進められてきた。近年、MOSFET(Metal Oxide Semicond uctor Field Effect Transistor)のゲート長は20nm 以下となっている。これに伴い、リソグラフィプロセスの高騰、すなわち、リソグラフィ 装置価格とマスクセット価格の高騰、およびデバイス寸法の物理的な限界、すなわち、動 作限界やばらつき限界により、これまでの速度でのスケーリングが不可能となってきた。 そこで、スケーリング則とは異なる別のアプローチでのデバイス性能の改善が求められて いる。 [0003]近年、スケーリング則によらないデバイス性能の改善手法として、バックエンドデバイ スを用いることが期待されている。バックエンドデバイスとは、半導体装置の多層配線層 内に、不揮発に抵抗変化をする素子などを設けたデバイスである。不揮発な抵抗変化素子 としては、MRAM (Magnetoresistive Random Access Memory)、PRAM(Phase-change Random Access Memory), ReRAM(Resistance Random Access Memory)などに使用される抵抗変化素子が挙げられる。 [0004]

10

20

30

40

これらの抵抗変化素子をCMOS(Complementary Metal 0 x i de Semiconductor)半導体装置の多層配線層内に設け、メモリやスイッ チとして用いることで、半導体装置の低消費電力化を実現することが期待されている。ま た、これらの抵抗変化素子は、半導体装置の小型化および大記憶容量化の傾向に伴って、 搭載容量を増大させることが期待されている。

(3)

[0005]

一方、近年、ゲートアレイとスタンダードセルとの中間的な位置づけとしてFPGA(Field-Programmable Gate Array)と呼ばれる再書き換え 可能なプログラマブルロジックデバイスが開発されている。FPGAは、顧客自身がチッ プの製造後に、回路構成の切り替えを行うことを可能とする。このような回路構成の切り 替えを、多層配線層内に設けた抵抗変化素子により行うことが期待されている。抵抗変化 素子を用いてFPGAを構成することによって、回路構成の自由度を向上させつつ低消費 電力化を行うことができるようになるためである。

[0006]

このようなFPGAにおける回路構成の切り替え用途に好ましい抵抗変化素子としては 、ReRAMの1形態である、イオン伝導体を用いたNanoBridge(登録商標) などが挙げられる。イオン伝導体とは、イオンが電界などの印加によって自由に動くこと のできる固体電解質である。

[0007]

20 特許文献1や非特許文献1には、イオン伝導体中における金属イオン移動と電気化学反 応とによるフィラメント形成を利用したスイッチング素子(固体電解質スイッチともいう)が開示されている。特許文献1や非特許文献1に開示されたスイッチング素子は、イオ ン伝導層と、イオン伝導層を挟んで対向して設けられた第1電極(活性電極)および第2 電極(不活性電極)とを有する。このうち、第1電極はイオン伝導層に金属イオンを供給 するための役割を果たしている。第2電極からはイオン伝導層に金属イオンは供給されな 11.

 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$

このスイッチング素子の動作を簡単に説明する。第1電極を接地して第2電極に負電圧 を印加すると、第1電極の金属が金属イオンになってイオン伝導層に溶解する。そして、 イオン伝導層中の金属イオンがイオン伝導層中に金属になって析出し、析出した金属によ り第1電極と第2電極を接続する金属架橋(フィラメント)が形成される。金属架橋で第 1 電極と第2 電極が電気的に接続することで、スイッチがオン状態になる。

 $\begin{bmatrix} 0 & 0 & 0 & 9 \end{bmatrix}$

一方、前記オン状態で第1電極を接地して第2電極に正電圧を印加すると、金属架橋の 一部が切れる。これにより、第1電極と第2電極との電気的接続が切れ、スイッチがオフ 状態になる。なお、電気的接続が完全に切れる前の段階から第1電極および第2電極間の 抵抗が大きくなったり、電極間容量が変化したりするなど電気特性が変化し、最終的に電 気的接続が切れる。また、前記オフ状態からオン状態にするには、再び第1電極を接地し て第2電極に負電圧を印加すればよい。

[0010]

このようなスイッチング素子は、MOSFETなどの半導体スイッチよりもサイズが小 さく、オン抵抗が小さいという特徴を持っている。そのため、FPGAなどのプログラマ ブルロジックデバイスへの適用に有望であると考えられている。また、このスイッチング 素子においては、電圧を印加しなくても、導通状態すなわち素子のオンまたはオフがその まま維持されるので、不揮発性のメモリ素子としての応用も可能である。

[0011]

例えば、トランジスタなどの選択素子1個とスイッチング素子1個とを含むメモリセル を基本単位として、このメモリセルを縦方向と横方向にそれぞれ複数配列する。このよう に配列することで、ワード線およびビット線で複数のメモリセルの中から任意のメモリセ ルを選択することが可能となる。そして、選択したメモリセルのスイッチング素子の導通 10

30

状態をセンスし、スイッチング素子のオンまたはオフの状態から情報「1」または「0」 のいずれの情報が格納されているかを読み取ることが可能な不揮発性メモリを実現できる

【先行技術文献】 【特許文献】 [0012]【特許文献1】国際公開第2011/158691号 【非特許文献】 [0013]10 【非特許文献1】M.Tada,K.Okamoto,T.Sakamoto,M.Mi yamura, N. Banno, and H. Hada, "Polymer Solid -Electrolyte (PSE) Switch Embedded on CM OS for Nonvolatile Crossbar Switch", IEEE TRANSACTION ON ELECTRON DEVICES, Vol. 58, No.12, pp.4398-4405, (2011). 【発明の概要】 【発明が解決しようとする課題】 [0014]

ところで、前述のイオン伝導体を用いた抵抗変化素子をメモリやスイッチとして用いる 場合、素子をできるだけ微細に形成して高密度に配置することが望まれる。一方で、抵抗 ²⁰ 変化素子を動作させるためには、イオン伝導層だけでなく、電極や電極を接続するコンタ クトプラグ、配線などが必要である。より微細な素子を形成する場合、前記の各部分での 短絡や接続不良、製造工程における酸化などによるダメージなどにより、高密度な素子の レイアウトが難しいという課題があった。

【0015】

本発明は、上記問題に鑑みてなされたものであり、その目的は、抵抗変化素子の製造歩 留りと信頼性を維持しつつ、高密度に抵抗変化素子を配置することが可能な半導体装置を 実現することである。

【課題を解決するための手段】

【0016】

本発明による半導体装置は、上部電極と、下部電極を兼ねる第1の下層配線と、前記上 部電極と前記第1の下層配線との間に介在する抵抗変化膜と、第2の下層配線と、コンタ クトプラグと、を有し、前記コンタクトプラグは、前記上部電極と前記第2の下層配線と に接続する。

[0017]

本発明による半導体装置の製造方法は、半導体基板上に形成した第1の層間絶縁膜に第 1の下層配線と第2の下層配線を形成し、前記第1の下層配線と前記第2の下層配線と前 記第1の層間絶縁膜との上に、少なくとも前記第1の下層配線が露出する開口部を有する 第1の絶縁性バリア膜を形成し、前記開口部を介して、少なくとも前記第1の下層配線上 に、抵抗変化膜、上部電極を順次形成し、少なくとも前記上部電極の側面に第2の絶縁性 バリア膜を形成し、前記第2の絶縁性バリア膜上に第2の層間絶縁膜を形成し、前記第2 の層間絶縁膜および前記第2の絶縁性バリア膜にビアホールを形成して、前記ビアホール 底部に前記上部電極と前記第2の下層配線とを露出し、前記ビアホールに前記上部電極と 前記第2の下層配線とに接続するコンタクトプラグを形成する。

【発明の効果】

【 0 0 1 8 】

本発明によれば、抵抗変化素子の製造歩留りと信頼性を維持しつつ、高密度に抵抗変化 素子を配置することが可能な半導体装置が実現する。

【図面の簡単な説明】

【0019】

30

【図1】本発明の第1の実施形態の半導体装置の構成を示す断面模式図である。 【図2】本発明の第2の実施形態の半導体装置の構成を示す断面模式図である。 【図3】本発明の第2の実施形態の半導体装置の構成を示す上面模式図である。 【図4】本発明の第3の実施形態の半導体装置の構成を示す断面模式図である。 【図5】本発明の第3の実施形態の半導体装置の構成を示す上面模式図である。 【図6】本発明の第4の実施形態の半導体装置の構成を示す断面模式図である。 【図7】本発明の第4の実施形態の半導体装置の構成を示す上面模式図である。 【図8A】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8B】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8C】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8D】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8E】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8F】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8G】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8H】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8I】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8」】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8K】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8L】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8M】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図8N】本発明の第4の実施形態の半導体装置の製造工程を示す図である。 【図9】本発明の第3の実施形態の変形例の半導体装置の構成を示す断面模式図である。 【発明を実施するための形態】

[0020]

以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実 施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲 を以下に限定するものではない。

(第1の実施形態)

図1は、本発明の第1の実施形態の半導体装置の構成を示す断面模式図である。本実施 形態の半導体装置100は、上部電極101と、下部電極を兼ねる第1の下層配線103 と、前記上部電極101と前記第1の下層配線103との間に介在する抵抗変化膜102 と、第2の下層配線104と、コンタクトプラグ105とを有する。前記コンタクトプラ グ105は、前記上部電極101と前記第2の下層配線104とに接続する。 【0021】

本実施形態によれば、抵抗変化素子の製造歩留りと信頼性を維持しつつ、高密度に抵抗 変化素子を配置することが可能な半導体装置が実現する。 (第2の実施形態)

図2は、本発明の第2の実施形態の半導体装置の構成を示す断面模式図である。本実施 形態の半導体装置200は、シリコン基板などの半導体基板上の配線層内に形成された抵 抗変化素子201を有する。半導体基板にはトランジスタなどの素子が形成されていても よい。半導体基板上には第1の層間絶縁膜210を有する。第1の層間絶縁膜210内に は第1の下部配線206と第2の下部配線207とが形成されている。抵抗変化素子20 1は、下部電極を兼ねる第1の下層配線206と、抵抗変化膜202と、第1の上部電極 203aと第2の上部電極203bとを有する上部電極203とを有する。

【0022】

第1の下層配線206は、銅層206aとバリアメタル206bとを有する。バリアメ タル206bにはTa、TaN、あるいはその積層構造を用いることができる。第1の下 層配線206の上面には第1の絶縁性バリア膜211を有する。第1の絶縁性バリア膜2 11は開口部を有し、開口部を介して第1の下層配線206と抵抗変化膜202とが接続 している。

20

10

30

[0023]

第2の下層配線207は、銅層207aとバリアメタル207bとを有する。バリアメ タル207bにはTa、TaN、あるいはその積層構造を用いることができる。第2の下 層配線207の上面には第1の絶縁性バリア膜211を有する。第1の絶縁性バリア膜2 11は開口部を有し、開口部を介して第2の下層配線207とコンタクトプラグ209と が接続している。

(6)

【0024】

抵抗変化素子201の側面および上面の一部は、第2の絶縁性バリア膜204によって 覆われている。抵抗変化素子201の側面の少なくとも一部は、第2の絶縁性バリア膜2 04を介してコンタクトプラグ209に対向している。

【0025】

コンタクトプラグ209は上層配線208に接続する。図2では、コンタクトプラグ2 09は上層配線208と一体化したスリット型のコンタクトプラグ構造としているが、各 々が個別に形成されて接続する構造であってもよい。コンタクトプラグ209は、第2の 層間絶縁膜205の内部に形成され、銅層208aとバリアメタル208bとを有する。 バリアメタル208bにはTa、TaN、あるいはその積層構造を用いることができる。 コンタクトプラグ209は第2の下層配線207と接続し、かつ、第2の上部電極203 bの上面および側面とも接続している。第1の上部電極203aの側面とコンタクトプラ グ209とは、第2の絶縁性バリア膜204を介して隣接している。 【0026】

抵抗変化素子201が、抵抗変化膜202として固体電解質を用いた銅フィラメント析 出型の抵抗変化素子である場合、第1の層間絶縁膜210は、SiO₂膜、SiOC膜、 あるいはそれらの積層膜を用いることができる。抵抗変化膜202は固体電解質であり、 TaO、TaSiO、SiO₂、ZrO₂、HfO₂、TiO、Al₂O₃、有機ポリマ ー膜、SiOを含む有機ポリマー膜などを用いることができる。第1の上部電極203a は銅よりも酸化の自由エネルギーの絶対値が小さい金属を含む電極であり、Ruなどを用 いることができる。第2の上部電極203bは、TaやTi、もしくはそれらの窒素化合 物などを用いることができる。

【0027】

第2の絶縁性バリア膜絶縁膜204にはSiN膜を用いることができる。これにより、 第2の層間絶縁膜205を形成する際に第1の上部電極203aが酸化してしまうのを防 ぐことができる。さらに、固体電解質である抵抗変化膜202内に水分が侵入し、抵抗変 化素子201の抵抗状態を変動させてしまう不良の発生を抑制することができる。 【0028】

前記SiN膜の形成方法としては、抵抗変化素子201の抵抗変化特性を劣化させるこ とのない成膜手法を選択することが好ましい。例えば、プラズマCVD(Chemica 1 Vapor Deposition)法や、プラズマALD(Atomic Lay er Deposition)法などを用いることができる。さらに、膜の絶縁特性と側 壁へのカバレッジ特性などを考慮して形成することが好ましく、より好ましくはサイドカ バレッジが70%以上のPEALD(Plasma Enhanced ALD)法など を用いることが好ましい。膜厚は10nm以上50nm以下であることが好ましい。 【0029】

第2の層間絶縁膜205および上層配線208の上面には第3の絶縁性バリア膜212 を有する。第3の絶縁性バリア膜212に開口部を設けることで、上層配線208をさら に上層の配線に接続することができる。

【0030】

以上のような抵抗変化素子201、および第1の上部電極203aの側面に第2の絶縁 性バリア膜204を有することで、抵抗変化素子201に隣接するコンタクトプラグ20 9を形成した際に、第1の上部電極203aの側面酸化を防ぐことができる。これによっ て、抵抗変化素子201の製造歩留りと信頼性を高く維持しつつ、高密度に抵抗変化素子 20

10

40

201を配置して大容量化することが可能となる。

【0031】

図3は、本実施形態の半導体装置の構成を示す上面模式図である。下部電極を兼ねる第 1の下層配線301に開口部305が形成されている。その上に抵抗変化層および上部電 極がドライエッチングにより形成され、さらに第2の絶縁性バリア膜304が形成される 。上部電極は、上層配線と一体化しているコンタクトプラグ303と、第2の絶縁性バリ ア膜304を除去した部分で接続している。さらに、コンタクトプラグ303は第2の下 層配線302と接続する。

[0032]

上層配線と一体化したスリット型のコンタクトプラグ303を用いて、第2の上部電極 10 (図2の203b)と第2の下層配線302とを接続することによって、この間の接続抵 抗を半減することができるようになる。さらに、図3のようなレイアウトにすることで、 素子を微細化することができるようになる。第1の下層配線301と第2の下層配線30 2とをコンタクトプラグ303でコンパクトに接続することができるためである。 【0033】

さらに、抵抗変化素子の上部電極(図2の203b)をシリコン基板上のトランジスタ に直接接続する場合、コンタクトプラグ303を介して第2の下層配線302から下層に 接続することができるようになる。そのため、チップ面積を小さくすることができるよう になる。抵抗変化層を動作させる電流は、コンタクトプラグ303を介して、第1の下層 配線301から第2の下層配線302に、またはその逆向きに、流すことができる。 【0034】

以上のように、本実施形態によれば、抵抗変化素子の製造歩留りと信頼性を維持しつつ 、高密度に抵抗変化素子を配置することが可能な半導体装置が実現する。

(第3の実施形態)

図4は、本発明の第3の実施形態の半導体装置の構成を示す断面模式図である。本実施 形態の半導体装置400は、第1の絶縁性バリア膜411に設けられる開口部が、下部電 極を兼ねる第1の下層配線406と第1の層間絶縁膜410に跨って開口していることを 特徴とする。これ以外の構造は、第2の実施形態の半導体装置200と同様であるため、 詳細な説明を省略する。

【0035】

すなわち、抵抗変化素子401の下電極を兼ねる第1の下層配線406を構成する銅層 406aとバリアメタル406b、第2の下層配線407を構成する銅層407aとバリ アメタル407b、抵抗変化膜402、上部電極403を構成する第1の上部電極403 aと第2の上部電極403b、第2の絶縁性バリア膜404、第2の層間絶縁膜405、 上層配線408と一体のコンタクトプラグ409を構成する銅層408aとバリアメタル 408b、第3の絶縁性バリア膜412は、半導体装置200のこれらに対応する各部と 同様である。

[0036]

本実施形態の半導体装置400の構造によれば、抵抗変化膜402が下部電極を兼ねる 第1の下層配線406のエッジ部に接続する。これによりエッジ部における電界集中の効 ⁴⁰ 果によって、抵抗変化素子401のプログラミング電圧を下げることができるようになる

【0037】

図5は、本実施形態の半導体装置の構成を示す上面模式図である。下部電極を兼ねる第 1下層配線501に開口部505が形成されている。開口部505に抵抗変化層および上 部電極がドライエッチングにより形成され、さらに第2の絶縁性バリア膜504が形成さ れる。上部電極は、上層配線と一体化しているコンタクトプラグ503と、第2の絶縁性 バリア膜504を除去した部分で接続している。さらに、コンタクトプラグ503は第2 の下層配線502とも直接接続する。

[0038]

50

20

上層配線と一体化したコンタクトプラグ503を用いて、第2の上部電極(図4の40 3b)と第2の下層配線502とを接続することによって、この間の接続抵抗を半減する ことができるようになる。さらに、図5のようなレイアウトにすることで、素子を微細化 することができるようになる。第1の下層配線501と第2の下層配線502とをコンタ クトプラグ503でコンパクトに接続することができるためである。 【0039】

さらに、抵抗変化素子の上部電極(図4の403b)をシリコン基板上のトランジスタ に直接接続する場合、コンタクトプラグ503介して第2の下層配線502から下層に接 続することができるようになる。そのため、チップ面積を小さくすることができるように なる。本実施形態では、第2の実施形態に比較して、さらに素子を微細化しチップ面積を 小さくすることができる。

[0040]

図9は、本実施形態の変形例の半導体装置の構成を示す断面模式図である。本変形例の 半導体装置400'は、抵抗変化膜402の側面と上部電極403の側面と、コンタクト プラグ409の側面との間に、第2の絶縁性バリア膜が存在しない点が、半導体装置40 0と異なる。半導体装置400'のその他の構造は、半導体装置400と同様であるので 説明は省略する。この構造が実現されるのは、下部電極406と上部電極403が第1の 絶縁性バリア膜411によって物理的に分離されている。このため、コンタクトプラグ4 09の側面に第2の絶縁性バリア膜が存在せずに、コンタクトプラグ409と抵抗変化膜 と402が側面で接した場合でも、上部電極403と下部電極406の短絡は発生しない

20

30

10

【0041】

以上のように、本実施形態によれば、抵抗変化素子の製造歩留りと信頼性を維持しつつ 、高密度に抵抗変化素子を配置することが可能な半導体装置が実現する。

(第4の実施形態)

図6は、本発明の第4の実施形態の半導体装置の構成を示す断面模式図である。本実施 形態の半導体装置600は、第1の絶縁性バリア膜611に設けられる開口部が、下部電 極を兼ねる第1の下層配線606と第1の層間絶縁膜610と第2の下層配線607とに 跨って開口していることを特徴とする。これ以外の構造は、第2の実施形態の半導体装置 200と同様であるため、詳細な説明を省略する。

【0042】

すなわち、抵抗変化素子601の下電極を兼ねる第1の下層配線606を構成する銅層 606aとバリアメタル606b、第2の下層配線607を構成する銅層607aとバリ アメタル607b、抵抗変化膜602、上部電極603を構成する第1の上部電極603 aと第2の上部電極603b、第2の絶縁性バリア膜604、第2の層間絶縁膜605、 上層配線608と一体のコンタクトプラグ609を構成する銅層608aとバリアメタル 608b、第3の絶縁性バリア膜612は、半導体装置200のこれらに対応する各部と 同様である。

[0043]

図7は、本実施形態の半導体装置の構成を示す上面模式図である。下部電極を兼ねる第 40 1の下層配線701と第2の下層配線702とに跨って開口部705が形成されている。 開口部705には抵抗変化層および上部電極がドライエッチングにより形成され、さらに 第2の絶縁性バリア膜704が形成される。上部電極は、上層配線と一体化しているコン タクトプラグ703と、第2の絶縁性バリア膜704を除去した部分で接続している。さ らに、コンタクトプラグ703は第2の下層配線702とも直接接続する。

[0044]

図7に示すレイアウトとすることによって、上部電極(図6の603b)とコンタクト プラグ703との接続面積を大きく維持しつつ、素子を微細化することができる。そのた め、本実施形態では、第2や第3の実施形態に比較して、上部電極とコンタクトプラグ7 03との接続抵抗を小さくすることができるようになり、素子を微細化しチップ面積を小 さくしやすくすることができる。

[0045]

次に、本実施形態の半導体装置600の構造の製造方法を詳細に説明する。図8A~図 8Nは、半導体装置600の製造工程を模式的に示した断面図である。 [0046]

(図8A) まず、半導体基板上に、層間絶縁膜2、絶縁性バリア膜3および層間絶縁 膜4を順に形成する。ここでいう半導体基板とは、シリコンウエハなどの半導体基板その ものであってもよく、基板表面にトランジスタなどの半導体素子が形成されている基板で あってもよい。例えば、層間絶縁膜2は膜厚300nmのシリコン酸化膜、絶縁性バリア 膜3は膜厚30nmのSiCN膜、層間絶縁膜4は膜厚200nmのSiOC膜とするこ とができる。

[0047]

続いて、リソグラフィ法を用いて、層間絶縁膜4、絶縁性バリア膜3に配線溝を形成す る。このリソグラフィ法では、まず、層間絶縁膜4の上に所定のパターンのフォトレジス トを形成するフォトレジスト形成処理を行う。さらに、積層された膜に対してフォトレジ ストをマスクにして異方性エッチングを行うドライエッチング処理、ドライエッチングに より配線溝を形成した後にレジストを除去する処理を行う。

[0048]

その後、配線溝にバリアメタル6a、6bを介して金属5a、5bを埋め込んで下層配 線20a、20bを形成する。バリアメタル6a、6bは、例えばTaN(膜厚5nm) / T a (膜厚 5 n m) の積層膜である。金属 5 a 、 5 b の材料は、例えば銅である。 [0049]

20

10

(図8B) 続いて、下層配線20a、20b表面の研磨を行い、下層配線20a、2 0 b を含む層間絶縁膜 4 上に絶縁性バリア膜 7 を形成する。絶縁性バリア膜 7 は、例えば 膜厚30nmのSiCN膜である。

[0050]

(図8C) 絶縁性バリア膜7の上にドライエッチング用のハードマスク8として、S i O , 膜 4 0 n m を 形 成 す る 。

[0051]

30 続いて、絶縁性バリア膜7であるSiCN膜へ開口部を形成するために、 (図8D) ハードマスク8であるSiO,膜に開口部を形成する。

[0052]

(図8E) 続いてSiOっをマスクに、絶縁性バリア膜7であるSiCN膜の反応性 ドライエッチングを行う。例えば反応性ドライエッチングは、CF₄/Arのガス流量= 25:50sccm、圧力0.53[Pa]、ソースパワー400W、基板バイアスパワ ー90Wの条件で行うことができる。ソースパワーを低下、または基板バイアスを大きく することでエッチング時のイオン性を向上させ、SiCN膜のテーパ形状角度を小さくす ることができる。このとき、絶縁性バリア膜7の開口部の底の絶縁性バリア膜7の膜厚3 0nmに対して、35nm相当のエッチングを行うことができる。

[0053]

続いて、開口部の下面に露出した下層配線20a、20bの銅表面を清浄に保つため、 減圧した雰囲気下で基板を350 に加熱してもよい。この加熱は、銅表面のエッチバッ クをスパッタリング装置で行う場合、前記スパッタリング装置内に搭載されているヒート チャンバにて行うことができる。

[0054]

あるいは、銅表面の清浄化を非反応性ガスを用いたRFエッチングでエッチバックを行 う場合、Arガスを用いてArガス流量=30sccm、圧力1.3[Pa]、ソースパ ワー290W、基板バイアスパワー130Wの条件で行うことができる。RFエッチング 時間は、プラズマCVD法により形成したSiO₂膜のエッチング量で定量化することが でき、SiO₂ 膜換算で2nmとすることができる。

(10)

[0055]

(図8F) 次に、下層配線20a、20bを含む絶縁性バリア膜7上にイオン伝導層 9を形成する。イオン伝導層9の形成は、次の通りである。まず、膜厚1nmの金属Zr 膜をDCスパッタリング法によって堆積する。次に、金属Zr膜上に固体電解質として、 例えば、有機モノマーを原料として用いて作製した多孔質高分子膜を膜厚5nmで、RF プラズマCVD法によって堆積する。このとき、金属Zr膜は多孔質高分子膜の形成中に 原料の分解によって発生する酸素プラズマによって酸化し酸化ジルコン膜となる。これに より、下層配線20a、20bの銅の酸化を防止することができる。

[0056]

多孔質高分子膜を堆積するプラズマCVD法では、RF電力50~300W、基板温度 10 350 、Heとの混合ガス、圧力1.0~6.0[Torr]の条件で堆積することが できる。

【0057】

具体的には、12インチ用プラズマCVDリアクターにおいて、Heガス流量=500 sccm、圧力400[Pa]、RF電力80Wの条件で膜を形成することができる。こ の条件下において、金属Zrの膜厚に対する酸化ジルコンの膜厚を断面TEM(Tran smission Electron Microscope、透過型電子顕微鏡)観察 により確認した。膜厚1nmの金属Zrを堆積した場合に、膜厚2.0nmの酸化ジルコ ンが形成されていることを確認した。また、装置の仕様によって酸素プラズマによる酸化 力が激しい場合には、金属Zrの膜厚を厚くすることで下層電極を兼用している下層配線 20a、20bの酸化を防止することができる。

【0058】

絶縁性バリア膜7上には必ずしもZr膜を形成する必要はなく、Ti膜やA1膜やHf 膜などであっても良い。あるいはRF電力を下げたり、原料流量を増加させたりしてもよい。これにより、原料の分解が抑制され、酸素プラズマの発生が抑制され、下層配線20 a、20bの酸化を抑えることができる。

【 0 0 5 9 】

(図8G) その後、イオン伝導層9上に第1の上部電極10および第2の上部電極1 1を順に形成する。第1の上部電極10は、例えば、膜厚10nmのRuである。第2の 上部電極11は、例えば、膜厚25nmのTaである。

【0060】

第1の上部電極10は、DCスパッタリングによりRuをターゲットとしてDCパワー 0.2 kW、Arガス圧力0.27[Pa]の条件で堆積することができる。また、第2 の上部電極11は、同じくDCスパッタリングによりTaをターゲットとして同条件で堆 積することができる。第1、第2の上部電極10、11も減圧下での堆積であるため、イ オン伝導層9からの酸素の脱離を抑制するために室温で堆積する。

【0061】

(図8H) 次に、第2の上部電極11上にハードマスク膜12、およびハードマスク 膜13を順に積層する。ハードマスク膜12は、例えば、膜厚30nmのSiCN膜であ る。ハードマスク膜13は、例えば、膜厚100nmのSiO₂膜である。 【0062】

ハードマスク膜12、13は、プラズマCVD法を用いて堆積することができる。ハードマスク膜12、13は当該技術分野における一般的なプラズマCVD法を用いて形成することができる。成長温度は200~400の範囲を選択することが可能である。 【0063】

(図8I) 次に、ハードマスク膜13上に、抵抗変化素子部であるイオン伝導層9、 第1と第2の電極10、11をパターニングするためのフォトレジストを形成する。その 後、当該フォトレジストをマスクとして、ハードマスク膜12が表れるまでハードマスク 膜13をドライエッチングする。その後、酸素プラズマアッシングと有機剥離を用いてフ ォトレジストを除去する。 30

20

【0064】

(図8J) その後、ハードマスク膜13をマスクとして、ハードマスク膜12、第2 の上部電極11、第1の上部電極10、イオン伝導層9を連続的にドライエッチングする

(11)

【0065】

ハードマスク膜13を用いたドライエッチングは、ハードマスク膜12の上面または内 部で停止していることが好ましい。この場合、固体電解質膜であるイオン伝導層9はハー ドマスク膜12によってカバーされているため、酸素プラズマ中に暴露されることはない 。また、第1の上部電極10のRuも酸素プラズマに暴露されることがないため、第1の 上部電極10に対するサイドエッチの発生を抑制することができる。なお、ハードマスク 膜13のドライエッチングは、一般的な平行平板型のドライエッチング装置を用いること ができる。

【0066】

ハードマスク膜12、第2上部電極11、第1上部電極10、イオン伝導層9および酸 化ジルコン膜のそれぞれのエッチングは、平行平板型のドライエッチング装置を用いるこ とができる。例えばSiN膜を用いたハードマスク膜12のエッチングは、CF₄/Ar のガス流量=25/50sccm、圧力053[Pa]、ソースパワー400W、基板バ イアスパワー90Wの条件で行うことができる。

【0067】

また、第2の上部電極11のTaのエッチングは、Cl₂ガス流量=50sccmにて 20 圧力0.53[Pa]、ソースパワー400W、基板バイアスパワー60Wの条件で行う ことができる。また、第1の上部電極10のRuのエッチングは、Cl₂/O₂のガス流 量=5/40sccmにて圧力0.53[Pa]、ソースパワー900W、基板バイアス パワー100Wの条件で行うことができる。

【0068】

また、イオン伝導層9の固体電解質のエッチングは、Cl₂/CF₄/Arのガス流量 = 45/15/15sccm、圧力1.3[Pa]、ソースパワー800W、基板バイア スパワー60Wの条件で行うことができる。特に、塩素ガスを用いることで、下層のSi Nとの選択比を高く維持したまま、サブトレンチなどの発生を抑制し、イオン伝導層9を 加工することができる。このとき、下層配線20a、20b上の絶縁性バリア膜7の残膜 厚は20~30nmとなるよう調節することができる。 【0069】

30

40

(図8K) 次に、ハードマスク膜12、第2の上部電極11、第1の上部電極10、 イオン伝導層9、絶縁性バリア膜7上に、第2のバリア絶縁膜14を堆積する。第2の絶 縁性バリア膜14は、例えば、膜厚30nmのSiN膜である。

【0070】

第2の絶縁性バリア膜14は、SiH₄とN₂を原料ガスとし、基板温度300 にて 、RFプラズマを用いて形成することができる。NH₃やH₂などの還元系のガスを用い ないため、成膜直前の成膜ガス安定化工程において、イオン伝導層9の固体電解質膜の吸 水成分を脱離することができる。このとき、第2の絶縁性バリア膜14はSiN膜であっ て、サイドカバレッジ70%以上で堆積することが好ましく、例えばALD法やPEAL D法を用いることが好ましい。

[0071]

このとき、絶縁性バリア膜7、第2の絶縁性バリア膜14、およびハードマスク膜12 は、SiN膜の単一材料とすることができる。これにより、抵抗変化素子の周囲をSiN 膜で一体化して保護するので、界面の密着性が向上し、吸湿性や耐水性、酸素脱離耐性を 向上でき、素子の歩留まりと信頼性を向上することができる。

【0072】

(図8L) 次に、第2の絶縁性バリア膜14上に、プラズマCVD法を用いて層間絶 縁膜15を堆積する。層間絶縁膜15は、例えば、膜厚300nmのシリコン酸化膜であ ⁵⁰

る。次に、CMP(Chemical Mechanical Polishing)を 用いて、層間絶縁膜15を平坦化する。ここで、層間絶縁膜15の平坦化では、層間絶縁 膜15の頂面から約300nmを削り取り、残膜を約150nmとすることができる。こ のとき、層間絶縁膜15のCMPでは、コロイダルシリカ、あるいはセリア系のスラリー を用いて研磨することができる。

[0073]

次に、層間絶縁膜15上に、層間絶縁膜16として、例えばSiOC膜を膜厚150n mで堆積する。

[0074]

10 (図8M) 次に、層間絶縁膜15、16にコンタクトプラグを形成するため、デュア ルダマシン法のビアファースト法を用いて、上層配線溝と一体化したビアホールを形成す る。まず、フォトレジストを用いてビアホールをドライエッチングによって形成し、第2 の絶縁性バリア膜14の上面あるいは内部でエッチングを停止する。次に、フォトレジス トをアッシングによって除去する。次に、第2の絶縁性バリア膜14をエッチバックして ビアホール底部の絶縁第2の絶縁性バリア膜14を開口し、単一のビアホール内で第2 の上部電極11の上面と側面の一部、および下層配線20bの上面を、同時に露出する。 この時のドライエッチングは、CF₄/Ar/O₂のガス流量=40/10/5sccm 、圧力053[Pa]、ソースパワー1000W、基板バイアスパワー20Wの条件で行 うことができる。

[0075]

第1の上部電極10がルテニウムの場合、第2の絶縁性バリア膜14によってルテニウ ムの側面が保護されていないと、エッチングガス中に含まれる酸素と反応してRuO〟を 形成し、サイドエッチングが入ってしまう問題が生じる。この場合、第1の上部電極10 の側面は第2の絶縁性バリア膜14で覆われているため、ルテニウムはドライエッチング のガスに暴露されることはなく、酸化は防止される。

[0076]

(図8N) 次に、配線溝にバリアメタル17を介して金属18を埋め込んでコンタク トプラグ21を形成する。バリアメタル17は、例えば、TaN(膜厚5nm)/Ta(膜厚5nm)である。金属18の材料は、例えば銅である。また、コンタクトプラグ21 は上層配線22と一体で形成することができる。

[0077]

続いて、上層配線22の研磨を行い、上層配線22を含む層間絶縁膜16上に絶縁性バ リア膜19を形成する。絶縁性バリア膜19は、例えば、膜厚30nmのSiCN膜であ る。

[0078]

本実施形態によれば、抵抗変化素子の製造歩留りと信頼性を維持しつつ、高密度に抵抗 変化素子を配置することが可能な半導体装置が実現する。

[0079]

なお、本実施形態では、抵抗変化膜に固体電解質や酸素欠損型ReRAMを用いる場合 を説明したが、これらには限定されず、磁性体を用いた抵抗変化膜、あるいは相変化型抵 抗変化膜など、抵抗変化膜として知られている他の膜を用いることもできる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

以上のように好適な実施形態に関連付けして本発明を説明したが、これらの実施形態は 単に実例を挙げて発明を説明するためのものであって、限定することを意味するものでは ない。

[0081]

例えば、本発明の背景となったCMOS回路を有する半導体装置に関して、半導体基板 上の銅配線部に抵抗変化素子を形成する場合について説明したが、本発明はこれに限定さ れるものではない。本発明は、例えば、DRAM(Dynamic RAM)、SRAM (Static RAM)、フラッシュメモリ、FRAM(登録商標)(Ferro E 20

30

lectric RAM)、MRAM(Magnetic RAM)、抵抗変化型メモリ 、バイポーラトランジスタ等のようなメモリ回路を有する半導体装置へ適用することがで きる。さらに、マイクロプロセッサなどの論理回路を有する半導体装置、あるいはメモリ 回路と論理回路を同時に掲載したボードやパッケージの銅配線上へも適用することができ る。

[0082]

また、本発明は、半導体装置に対する電子回路装置、光回路装置、量子回路装置、マイクロマシン、MEMS(Micro Electro Mechanical Systems)などの接合にも適用することができる。また、本発明ではスイッチ機能での実施形態を説明したが、不揮発性と抵抗変化特性の双方を利用したメモリ素子などに用いることもできる。

[0083]

また、半導体装置の製造後の状態から、本発明の確認をすることができる。具体的には 、半導体装置の断面をTEM観察し、多層配線層内に抵抗変化層が搭載されていることを 確認する。さらに、断面TEM観察により、抵抗変化層もしくは電極の側面に絶縁膜が形 成されていることを確認する。さらに、その絶縁膜が基板に並行方向に延在していないこ とを確認し、層間絶縁膜として用いられていないことを確認する。さらにTEMに加えE DX(Energy Dispersive X-ray Spectroscopy、 エネルギー分散型X線分光法)、EELS(Electron Energy-Loss Spectroscopy、電子エネルギー損失分光法)などで組成分析を行うことで

、使用材用の確認をすることができる。

[0084]

具体的には、銅配線上に形成された機能素子が、本発明の実施形態に記載されている抵 抗変化膜であることを確認する。加えて、第2の絶縁性バリア膜がSiN膜であるかを同 定する場合には、上記組成分析を面分析で行うことが好ましい。

【0085】

本発明は上記の実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲 内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものである。

【0086】

また、上記の実施形態の一部又は全部は、以下の付記のようにも記載され得るが、以下 ³⁰には限られない。

【0087】

付記

(付記1)

上部電極と、下部電極を兼ねる第1の下層配線と、前記上部電極と前記第1の下層配線と の間に介在する抵抗変化膜と、第2の下層配線と、コンタクトプラグと、を有し、前記コ ンタクトプラグは、前記上部電極と前記第2の下層配線とに接続する、半導体装置。

(付記2)

前記第1の下層配線と前記第2の下層配線との間に層間絶縁膜を有し、

前記第1の下層配線と前記第2の下層配線と前記層間絶縁膜との上に第1の絶縁性バリア ⁴⁰ 膜を有し、

前記第1の絶縁性バリア膜は、少なくとも前記第1の下層配線の上に開口部を有し、 前記抵抗変化膜は、前記開口部にて少なくとも前記第1の下層配線と接する、付記1記載 の半導体装置。

(付記3)

前記上部電極の側面と前記抵抗変化膜の側面の双方の少なくとも一部に、前記コンタクト プラグの側面が接する、付記1または2記載の半導体装置。

(付記4)

前記上部電極の側面と前記コンタクトプラグとの間の少なくとも一部に、第2の絶縁性バ リア膜が介在する、付記1または2記載の半導体装置。

50

10

(14)

(付記5)

前記第2の絶縁性バリア膜はSiN膜を含む、付記4記載の半導体装置。 (付記6) 前記上部電極はルテニウムを含む、付記1から5の内の1項記載の半導体装置。 (付記7) 前記上部電極は、前記抵抗変化膜に接する第1の上部電極と、前記第1の上部電極に前記 抵抗変化膜と反対面で接する第2の上部電極とを有し、前記第1の上部電極はルテニウム を含み、前記第2の上部電極はタンタル、チタン、もしくはそれらの窒素化合物を含む、 付記1から6の内の1項記載の半導体装置。 10 (付記8) 前記第1の上部電極の側面と前記コンタクトプラグとの間に前記第2の絶縁性バリア膜が 介在する、付記7記載の半導体装置。 (付記9) 前記コンタクトプラグは上層配線と一体化したスリット型のコンタクトプラグである、付 記1から8の内の1項記載の半導体装置。 (付記10) 前記コンタクトプラグは、外周部をバリアメタルで覆われた銅を有する、付記1から9の 内の1項記載の半導体装置。 (付記11) 20 前記抵抗変化膜は固体電解質を有する、付記1から10の内の1項記載の半導体装置。 (付記12) 半導体基板上に形成した第1の層間絶縁膜に、第1の下層配線と第2の下層配線を形成し 前記第1の下層配線と前記第2の下層配線と前記第1の層間絶縁膜との上に、少なくとも 前記第1の下層配線が露出する開口部を有する第1の絶縁性バリア膜を形成し、 前記開口部を介して、少なくとも前記第1の下層配線上に、抵抗変化膜、上部電極を順次 形成し、 少なくとも前記上部電極の側面に第2の絶縁性バリア膜を形成し、 前記第2の絶縁性バリア膜上に第2の層間絶縁膜を形成し、 30 前記第2の層間絶縁膜および前記第2の絶縁性バリア膜にビアホールを形成して、前記ビ アホール底部に前記上部電極と前記第2の下層配線とを露出し、 前記ビアホールに前記上部電極と前記第2の下層配線とに接続するコンタクトプラグを形 成する、半導体装置の製造方法。 (付記13) 前記上部電極はルテニウムを含む、付記12記載の半導体装置の製造方法。 (付記14) 前記第2の絶縁性バリア膜はSiN膜を含む、付記12または13記載の半導体装置の製 造方法。 (付記15) 40 前記第2の絶縁性バリア膜は、サイドカバレッジ70%以上で堆積する、付記12から1 4の内の1項記載の半導体装置の製造方法。 (付記16) 前記コンタクトプラグは上層配線と一体化したスリット型のコンタクトプラグである、付 記12から15の内の1項記載の半導体装置の製造方法。 (付記17) 前記コンタクトプラグは、外周部をバリアメタルで覆われた銅を有する、付記12から1 6の内の1項記載の半導体装置の製造方法。 (付記18) 前記抵抗変化膜は固体電解質を有する、付記12から17の内の1項記載の半導体装置の 製造方法。 50

[0088]この出願は、2014年5月29日に出願された日本出願特願2014-11109 を基礎とする優先権を主張し、その開示の全てをここに取り込む。 【産業上の利用可能性】 [0089]本発明は、半導体集積回路、半導体デバイスおよびその製造方法に利用可能である。 【符号の説明】 [0090]100、200、400、400'、600 半導体装置 10 201、401、601 抵抗変化素子 102、202、402、602 抵抗変化膜 101、203、403、603 上部電極 203a、403a、603a 第1の上部電極 203b、403b、603b 第2の上部電極 204、404、604 第2の絶縁性バリア膜 103、206、406、606 第1の下層配線 104、207、407、607 第2の下層配線 208、408、608 上層配線 206a、406a、606a、207a、407a、607a、208a、408a 20 、608a 銅層 206b、406b、606b、207b、407b、607b、208b、408b 、608b バリアメタル 105、209、409、609 コンタクトプラグ 205、405、605 第2の層間絶縁膜 210、410、610 第1の層間絶縁膜 211、411、611 第1の絶縁性バリア膜 212,412,612 第3の絶縁性バリア膜 301、501、701 第1の下層配線 302、502、702 第2の下層配線 30 コンタクトプラグ 303、503、703 304、504、704 第2の絶縁性バリア膜 305、505、705 開口部 2、4、15、16 層間絶縁膜 3、7、19 絶縁性バリア膜 5 a 、 5 b 、 1 8 金属 6a、6b、17 バリアメタル 8、12、13 ハードマスク 9 イオン伝導層 1 0 第1の上部電極 40 1 1 第2の上部電極 14 第 2 の 絶 縁 性 バ リ ア 膜 20a、20b 下層配線 コンタクトプラグ 2 1 22 上層配線











610 第1の層間絶縁膜

606b -

601 抵抗変化素子 ł



【図5】 【図6】 505 開口部 609 コンタクトプラグ (608 上層配線) 607 第2の下層配線 611 第1の絶縁性バリア膜 503 コンタクトプラグ 第2の絶縁性バリア膜 504 -502 第2の下層配線 第1の下層配線 501 (下部電極) 600 半導体装置 608b 607a 608a 607b 304 第3の絶縁性バリア膜 612 ~ 第2の上部電極 603b、 第1の上部電極 603a~ 抵抗変化膜 602-第2の層間絶縁膜 605. 第2の絶縁性バリア膜 604 606a 第1の下層配線 606-(下部電極) 上部電極 603. 【図7】 【図 8 C】 705 開口部 ~ 8 ハードマスク 703 コンタクトプラグ 第2の絶縁性バリア膜 704 702 第2の下層配線 第1の下層配線 701⁻ (下部電極) 【図 8 A】 【図 8 D】 20a 下層配線 20b 下層配線 28 ハードマスク バリアメタル 6a 金属 5a , 5b 金属 6b バリアメタル - 4 層間絶縁膜 -3 絶縁性バリア膜 ~ 2 層間絶縁膜 【図 8 E】 【図 8 B】 - 7 絶縁性バリア膜 - 7 絶縁性バリア膜













【図 8 L】



【 🛛 8 M 】





【 🛛 8 N 】



フロントページの続き

(56)参考文献 特開2010-192605(JP,A) 国際公開第2011/158821(WO,A1) 米国特許出願公開第2010/0207093(US,A1) 米国特許出願公開第2013/0082231(US,A1) 国際公開第2012/043502(WO,A1) 特開2010-182849(JP,A) 国際公開第2012/127861(WO,A1) 国際公開第2014/038984(JP,A) 国際公開第2014-038984(JP,A) 国際公開第2007/114099(WO,A1)

(58)調査した分野(Int.CI., DB名)

| H 0 | 1 | L | 2 | 1 | / | 8 | 2 | 3 | 9 |
|-----|---|---|---|---|---|---|---|---|---|
| H 0 | 1 | L | 2 | 1 | / | 3 | 0 | 6 | 5 |
| Н 0 | 1 | L | 2 | 7 | / | 1 | 0 | 5 | |