



(12) 发明专利

(10) 授权公告号 CN 110164846 B

(45) 授权公告日 2023. 10. 10

(21) 申请号 201910326983.0

(22) 申请日 2019.04.22

(65) 同一申请的已公布的文献号
申请公布号 CN 110164846 A

(43) 申请公布日 2019.08.23

(30) 优先权数据
15/959,812 2018.04.23 US

(73) 专利权人 恩智浦美国有限公司
地址 美国德克萨斯州

(72) 发明人 瑞卡都·优斯库拉
米歇尔·林恩·米耶拉
赛·苏尼尔·曼加卡
伊特什·沃什洼尼

(74) 专利代理机构 中科专利商标代理有限责任
公司 11021
专利代理师 倪斌

(51) Int.Cl.

H01L 23/522 (2006.01)

H01L 21/768 (2006.01)

(56) 对比文件

US 2015381122 A1, 2015.12.31

US 2016087586 A1, 2016.03.24

US 9571044 B1, 2017.02.14

EP 3073639 A1, 2016.09.28

US 2016373085 A1, 2016.12.22

US 2002020894 A1, 2002.02.21

US 2011163413 A1, 2011.07.07

EP 3160042 A1, 2017.04.26

US 2016126905 A1, 2016.05.05

审查员 颜琳淑


权利要求书2页 说明书8页 附图5页

(54) 发明名称

RF装置的阻抗匹配电路及其方法

(57) 摘要

提供了形成于RF装置的阻抗匹配电路。所述阻抗匹配电路包括：焊盘结构。所述结构包括形成于基板上方的第一导电层。在所述第一导电层的第一部分上方形成有第二导电层，并且所述第二导电层的第一部分形成第一电容器电极。在所述第一导电层和所述第二导电层上方形成有第三导电层，并且所述第三导电层的第一部分形成第二电容器电极。所述第三导电层的第二部分形成引线键合区域。在所述第一电容器电极与所述第二电容器电极之间布置有介电材料以形成第一电容器。



1. 一种集成无源装置 (IPD), 其特征在于, 其包括:
 - 半导体基板;
 - 第一导电层, 其形成于所述基板上方;
 - 第二导电层, 其形成于所述第一导电层的第一部分上方, 所述第二导电层的第一部分耦合到所述第一导电层并且包括第一电容器电极;
 - 第三导电层, 其形成于所述第一导电层和所述第二导电层上方, 所述第三导电层的第一部分包括第二电容器电极, 并且所述第三导电层的第二部分包括引线键合区域;
 - 第四导电层, 其形成于所述基板的底面上, 所述第四导电层通过硅穿孔 (TSV) 耦合到所述第一导电层;
 - 键合线, 其在所述引线键合区域处附接到所述第三导电层, 所述键合线的端部进一步附接到功率场效应晶体管 (FET) 的栅极端; 以及
 - 介电材料, 其设置于所述第一电容器电极与所述第二电容器电极之间, 所述第一电容器电极、所述介电材料和所述第二电容器电极被配置成形成第一电容器。
2. 根据权利要求1所述的IPD, 其特征在于, 其进一步包括设置于所述第二导电层与所述第一导电层之间的层间电介质 (ILD) 材料, 并且其中所述第二导电层的所述第一部分通过过孔耦合到所述第一导电层。
3. 根据权利要求1所述的IPD, 其特征在于, 所述第一导电层、所述第二导电层和所述第三导电层中的每一个由包括铝的材料形成。
4. 根据权利要求1所述的IPD, 其特征在于, 介电材料由包括氮化硅 (SiN) 的电绝缘材料形成。
5. 根据权利要求1所述的IPD, 其特征在于, 所述第二导电层的所述第一部分的厚度值为0.6微米或更小。
6. 根据权利要求1所述的IPD, 其特征在于, 所述半导体基板包括硅并且其电阻值为500ohm-cm或更大。
7. 一种射频 (RF) 装置, 其特征在于, 其包括:
 - 集成无源装置 (IPD), 其包括:
 - 半导体基板;
 - 第一导电层, 其形成于所述基板上方;
 - 第二导电层, 其形成于所述第一导电层的第一部分上方, 所述第二导电层的第一部分耦合到所述第一导电层并且包括第一电容器电极;
 - 第三导电层, 其形成于所述第一导电层和所述第二导电层上方, 所述第三导电层的第一部分包括第二电容器电极, 并且所述第三导电层的第二部分包括引线键合区域;
 - 第四导电层, 其形成于所述基板的底面上, 所述第四导电层通过硅穿孔 (TSV) 耦合到所述第三导电层; 以及
 - 介电材料, 其设置于所述第一电容器电极与所述第二电容器电极之间, 所述第一电容器电极、所述介电材料和所述第二电容器电极被配置成形成第一电容器; 以及
 - 半导体管芯, 其包括RF功率晶体管, 所述半导体管芯通过键合线耦合到所述IPD的所述引线键合区域。
8. 一种形成集成无源装置 (IPD) 的方法, 其特征在于, 其包括:

图案化第一导电层以在基板上方形成分流板；

图案化第二导电层以形成第一电容器电极,所述第一电容器电极定位在所述分流板的第一部分上方；

形成过孔以将所述第一电容器电极与所述分流板电连接；

在所述第二导电层上方形成介电层,所述介电层的第一部分与所述第一电容器电极竖直对齐；

在所述介电层上方图案化第三导电层,所述第三导电层的第一部分包括引线键合区域,并且所述第三导电层的第二部分包括第二电容器电极,所述第二电容器电极与所述第一电容器电极竖直对齐；

在所述引线键合区域处将键合线的第一端部附接到所述第三导电层,并将所述键合线的第二端部附接到功率场效应晶体管(FET)的栅极端；

在所述基板的底面上沉积第四导电层；以及

形成硅穿孔(TSV)以将所述分流板与所述第四导电层电连接。

RF装置的阻抗匹配电路及其方法

技术领域

[0001] 本公开总体上涉及半导体装置,并且更具体地说涉及包括阻抗匹配电路的射频(RF)半导体装置。

背景技术

[0002] 如今,功率RF装置在各种商业、工业和汽车应用(例如,蜂窝基础设施功率放大器应用)中得以使用。越来越多地要求这些功率RF装置驱动更高的电流并且以更高的频率操作,而不显著增加成本。然而,对RF装置的封装和相关联寄生阻抗可能影响性能并影响整体效率。

发明内容

[0003] 根据本发明的第一方面,提供一种集成无源装置(IPD),其包括:

[0004] 半导体基板;

[0005] 第一导电层,其形成于所述基板上方;

[0006] 第二导电层,其形成于所述第一导电层的第一部分上方,所述第二导电层的第一部分耦合到所述第一导电层并且包括第一电容器电极;

[0007] 第三导电层,其形成于所述第一导电层和所述第二导电层上方,所述第三导电层的第一部分包括第二电容器电极,并且所述第三导电层的第二部分包括引线键合区域;以及

[0008] 介电材料,其设置于所述第一电容器电极与所述第二电容器电极之间,所述第一电容器电极、所述介电材料和所述第二电容器电极被配置成形成第一电容器。

[0009] 在一个或多个实施例中,所述IPD进一步包括设置于所述第二导电层与所述第一导电层之间的层间电介质(ILD)材料,并且其中所述第二导电层的所述第一部分通过过孔耦合到所述第一导电层。

[0010] 在一个或多个实施例中,所述IPD进一步包括形成于所述基板的底面上的第四导电层,所述第四导电层通过硅穿孔(TSV)耦合到所述第一导电层。

[0011] 在一个或多个实施例中,所述第一导电层、所述第二导电层和所述第三导电层中的每一个由包括铝的材料形成。

[0012] 在一个或多个实施例中,介电材料由包括氮化硅(SiN)的电绝缘材料形成。

[0013] 在一个或多个实施例中,所述第二导电层的所述第一部分的厚度值为0.6微米或更小。

[0014] 在一个或多个实施例中,所述半导体基板包括硅并且其电阻值为500ohm-cm或更大。

[0015] 在一个或多个实施例中,所述IPD进一步包括在所述引线键合区域处附接到所述第三导电层的键合线。

[0016] 在一个或多个实施例中,所述键合线的端部进一步附接到形成于氮化镓(GaN)基

板上的功率场效应晶体管(FET)的栅极端。

[0017] 根据本发明的第二方面,提供一种射频(RF)装置,其包括:

[0018] 集成无源装置(IPD),其包括:

[0019] 半导体基板;

[0020] 第一导电层,其形成于所述基板上方;

[0021] 第二导电层,其形成于所述第一导电层的第一部分上方,所述第二导电层的第一部分耦合到所述第一导电层并且包括第一电容器电极;

[0022] 第三导电层,其形成于所述第一导电层和所述第二导电层上方,所述第三导电层的第一部分包括第二电容器电极,并且所述第三导电层的第二部分包括引线键合区域;以及

[0023] 介电材料,其设置于所述第一电容器电极与所述第二电容器电极之间,所述第一电容器电极、所述介电材料和所述第二电容器电极被配置成形成第一电容器;以及

[0024] 半导体管芯,其包括RF功率晶体管,所述半导体管芯通过键合线耦合到所述IPD的所述引线键合区域。

[0025] 在一个或多个实施例中,所述装置进一步包括形成于所述基板的底面上的第四导电层,所述第四导电层通过硅穿孔(TSV)耦合到所述第三导电层。

[0026] 在一个或多个实施例中,所述第二导电层通过穿过ILD材料形成的过孔耦合到所述第一导电层,所述ILD材料设置于所述第二导电层与所述第一导电层之间。

[0027] 在一个或多个实施例中,所述装置进一步包括第二电容器,所述第二电容器包括:

[0028] 所述第二导电层的第二部分,其耦合到所述第一导电层并且包括第三电容器电极;以及

[0029] 所述第三导电层的第二部分,其包括第四电容器电极,所述介电材料设置于所述第三电容器电极与所述第四电容器电极之间;

[0030] 其中所述引线键合区域被形成为具有第一边缘和第二边缘的细长矩形引线键合区域,所述第一电容器在所述第一边缘附近竖直对齐,并且所述第二电容器在所述第二边缘附近竖直对齐,所述第二边缘与所述第一边缘相反。

[0031] 在一个或多个实施例中,所述键合线在所述RF功率晶体管的栅极端处附接到所述半导体管芯,所述半导体管芯包括氮化镓(GaN)基板。

[0032] 在一个或多个实施例中,所述IPD的所述半导体基板包括硅并且其电阻率值为500ohm-cm或更大。

[0033] 在一个或多个实施例中,所述第三导电层被形成为电镀在铝材料上方的铜材料,所述铜材料暴露在所述引线键合区域中。

[0034] 在一个或多个实施例中,介电材料由包括氮化硅(SiN)的电绝缘材料形成。

[0035] 根据本发明的第三方面,提供一种形成集成无源装置(IPD)的方法,其包括:

[0036] 图案化第一导电层以在基板上方形成分流板;

[0037] 图案化第二导电层以形成第一电容器电极,所述第一电容器电极定位在所述分流板的第一部分上方;

[0038] 形成过孔以将所述第一电容器电极与所述分流板电连接;

[0039] 在所述第二导电层上方形成介电层,所述介电层的第一部分与所述第一电容器电

极竖直对齐;以及

[0040] 在所述介电层上方图案化第三导电层,所述第三导电层的第一部分包括引线键合区域,并且所述第三导电层的第二部分包括第二电容器电极,所述第二电容器电极与所述第一电容器电极竖直对齐。

[0041] 在一个或多个实施例中,所述方法进一步包括:

[0042] 在所述基板的底面上沉积第四导电层;以及

[0043] 形成硅穿孔(TSV)以将所述分流板与所述第四导电层电连接。

[0044] 在一个或多个实施例中,所述第一电容器电极、所述介电层的所述第一部分以及所述第二电容器电极被配置成形成第一金属-绝缘体-金属(MIM)电容器。

[0045] 本发明的这些和其它方面将根据下文中所描述的实施例显而易见,且参考这些实施例予以阐明。

附图说明

[0046] 本发明是通过举例进行说明的并且不受附图限制,在附图中,相同的附图标记表示类似的元件。附图中的元件是为了简单和清楚起见而示出的并且不一定按比例绘制。

[0047] 图1以平面视图示出了根据本发明的实施例的处于制造阶段的示例性封装RF装置。

[0048] 图2以平面视图示出了根据本发明的实施例的RF装置的示例集成无源装置(IPD)。

[0049] 图3以横截面视图示出了根据本发明的实施例的沿着线A-A截取的图2的IPD的示例性键合焊盘结构。

[0050] 图4以简化示意图形式示出了根据本发明的实施例的图3的键合焊盘结构的示例性等效电路。

[0051] 图5以图形视图示出了根据本发明的实施例的图4的等效电路的电容与频率绘图。

具体实施方式

[0052] 总体上,提供了形成于集成无源装置(IPD)上的输入阻抗预匹配电路。所述输入阻抗预匹配电路包括:焊盘结构,其具有金属-绝缘体-金属(MIM)电容器;以及下面的分流板,其被布置成通过大幅降低或消除与高电阻率基板相关联的频率分散特性来提高整体效率。分流板由如金属等导电材料形成并且耦合到接地电压供应端。在操作中,分流板用于将基板的电容效应分流,从而提供IPD的恒定阻抗特性。

[0053] 图1以平面视图示出了根据实施例的处于制造阶段的示例性封装RF装置100。装置100包括凸缘102、输入引线104、输出引线106、RF半导体管芯108以及集成无源装置(IPD)110,所述元件全都可以作为装置的部件被封装在一起。键合线112和114在输入引线104、IPD110和管芯108之间提供电互连。同样,键合线116在输出引线106与管芯108之间提供电互连。

[0054] 凸缘102包括刚性导电基板,所述刚性导电基板的厚度足以为装置100的部件和元件提供结构支撑。另外,凸缘102可以充当管芯108、IPD110和安装在凸缘102上的其它装置的散热器。凸缘102具有顶面和底面以及总体上对应于装置100的周界的基本上为矩形的周界。在此实施例中,凸缘102具有导电顶面(例如,管芯108和IPD 110附接在其上的表面)并

且可以完全由导电材料形成。凸缘102还可以用于为装置100提供接地参考。

[0055] 隔离结构(未示出)通常形成于或附接到凸缘102的顶面。例如,隔离结构可以包括其底面上的金属化层,所述金属化层可以焊接到或以其它方式附接到凸缘102的顶面。隔离结构由刚性的电绝缘材料形成并且具有顶面和相反的底面。管芯108和IPD 110安装在凸缘102的顶面的大致中心部分上,所述大致中心部分通过隔离结构中的开口暴露。

[0056] 输入引线104和输出引线106安装在隔离结构的顶面上并且与凸缘102电隔离。输入引线104和输出引线106定位在凸缘102的相反侧。一般而言,输入引线104和输出引线106被朝向为允许将键合线(例如,键合线112到116)附接在输入引线104和输出引线106与耦合到凸缘102的顶面的部件和元件(例如,管芯108和IPD 110)之间。

[0057] 管芯108包括形成于半导体基板上的晶体管。在此实施例中,管芯108包括形成于氮化镓(GaN)基板上的功率场效应晶体管(FET)。管芯108的功率FET具有控制端(例如,栅极端)和两个电流传导端(例如,漏极端和源极端)。功率FET的控制端(例如,焊盘122)通过键合线112和114耦合到IPD 110和输入引线104。此外,功率FET的一个电流传导端(例如,漏极端,即焊盘124)通过键合线116耦合到输出引线106。功率FET的另一个电流传导端(例如,源极端)耦合到凸缘102(例如,耦合到接地)。

[0058] IPD 110包括形成于半导体基板上的无源电路。在此实施例中,IPD 110包括形成于高电阻率(例如,500ohm-cm和更高)硅基板上的输入阻抗预匹配电路。IPD 110的输入阻抗预匹配电路通过键合线112和114耦合在输入引线104与管芯108的功率FET控制端之间。IPD 110包括细长键合焊盘118和用于与键合线112和114连接的键合焊盘组120。IPD 110可以使用导电环氧树脂、焊料、焊料凸块、烧结、共晶键合等耦合到凸缘102。

[0059] 图2以更详细的平面视图示出了根据实施例的图1的示例性IPD 110。IPD 110包括形成于半导体基板202上的细长键合焊盘118和键合焊盘组120。在此实施例中,基板202被表征为高电阻率(例如,500ohm-cm和更大)硅基板。键合线112和114将IPD 110与输入引线104和管芯108电耦合,如图1所示。

[0060] 键合焊盘118包括形成于基板202上方的第一导电(例如,金属)层210的第一部分上的细长矩形键合区域(例如,钝化开口)208。在此实施例中,键合区域208被形成为具有两个长边缘(例如,204、206)和两个短边缘。在键合区域208的相反的长边缘(例如,204、206)附近形成有金属-绝缘体-金属(MIM)电容器。第一导电层210的部分形成MIM电容器的顶部电极(例如,顶板),并且下面的第二导电(例如,金属)层部分212和214形成MIM电容器的底部电极(例如,底板)。第三导电(例如,金属)层220的第一部分位于第一导电层和第二导电层的部分下面并且充当用于防止与高电阻率基板相关联的频率分散效应的分流板。位于第一导电层和第二导电层的部分下面的第三导电层220的第一部分也可以被称为分流板220。图3示出了沿着线A-A截取的键合焊盘118的横截面视图。在使用时,包括MIM电容器的键合焊盘118连同键合线112和114形成基频匹配网络。

[0061] 仍然参照图2,键合焊盘组120包括多个单独键合焊盘。所述多个可以包括任何数量的单独键合焊盘。键合焊盘组120中的每个单独键合焊盘包括形成于基板202上方的第一导电层210的第二部分上的键合区域(例如,钝化开口)216。MIM电容器(未示出)可以以与关于键合焊盘118形成的MIM电容器类似的布置形成于键合区域216的相反边缘上。第三导电层220的第二部分位于键合焊盘组120的下面并且提供对基板202的频率分散效应的额外缓

解。在使用时，键合焊盘组120连同键合线112和114形成串联谐振电路，所述串联谐振电路被调谐成提供二次谐波频率的短路并且提高效率。

[0062] 图3以横截面视图示出了根据实施例的沿着线A-A截取的包括金属-绝缘体-金属(MIM)电容器302、304和下面的分流板220的键合焊盘118的示例性键合焊盘结构300。IPD 110的键合焊盘结构300包括具有顶面和底面的半导体基板202。基板202可以由各种半导体材料中的任何半导体材料形成，包括但不限于硅、锗、砷化镓、氮化镓、绝缘体上硅(SOI)、蓝宝石上硅(SOS)、绝缘体上硅锗(SGOI)等。在基板202的顶面上形成有多个导电层210、313、220和绝缘层308到312。在基板202的底面上形成有额外的导电层314以促进电附接到下面的基板(例如，凸缘102)。例如，导电层314可以被形成为促进在IPD 110与单独导电基板(例如，图1中的凸缘102)之间形成共晶键合的金(或其它金属)层。可替换的是，导电层314可以被形成为促进将IPD 110烧结(例如，银烧结)到单独导电基板的金属层。

[0063] 电容器302和304形成于键合区域208的相反边缘上。在此实施例中，电容器302和304被实施为MIM电容器(例如，具有由介电材料电分离的平行金属板)。导电层210的部分被配置成形成MIM电容器302和304的顶部电容器电极。导电层210可以由如铜(Cu)、金(Au)、银(Ag)、铝(Al)、镍(Ni)、钨(W)等各种导电材料及其合金形成。在此实施例中，导电层210包括铝材料。在一些实施例中，导电层210可以由层和材料的组合形成。例如，导电层210可以通过以下形成：首先沉积铝材料，然后用铜材料进行电镀工艺，使得铜材料的一部分暴露在键合区域208中。

[0064] 底部电容器电极212和214由导电层313的部分形成并且与导电层210的顶部电容器电极部分竖直对齐。导电层313可以由如铜、金、银、铝、镍、钨等各种导电材料及其合金形成。在此实施例中，导电层313包括铝材料。在一些实施例中，导电层313可以由不同于导电层210的金属材料形成。

[0065] 介电材料306设置于MIM电容器302和304的顶部电容器电极与底部电容器电极之间。介电材料306可以是由如二氧化硅、氮化硅、氧氮化硅等宽范围的电隔离材料以及这种材料的任何组合形成的介电层的部分。在此实施例中，介电材料306由厚度值处于100埃到5000埃(例如，约2000埃)的范围内的氮化硅材料形成。

[0066] 导电层220形成于基板202上方。导电层220(例如，分流板220)的一部分位于MIM电容器302和304的下面，并且导电层210的一部分靠近键合区域208。导电层220可以由如铜、金、银、铝、镍、钨等各种导电材料及其合金形成。在此实施例中，导电层220包括铝材料。在一些实施例中，导电层220可以由不同于导电层210和313的金属材料形成。在使用时，导电层220充当用于防止通常与高电阻率硅基板相关联的频率分散的分流板。通过防止频率分散，总体RF性能和效率得到提高。

[0067] 在图3中描绘的结构中，第一层间电介质(ILD)层308设置于导电层220与基板202的顶面之间。例如，ILD层308可以由生长氧化硅或如原硅酸四乙酯(TEOS)等沉积氧化物或其组合形成。在导电层220与导电层313之间设置有第二ILD层310，并且在导电层313与导电层210之间设置有第三ILD层312。例如，ILD层310和312中的每一个可以由如TEOS等沉积氧化物形成。在ILD 312和导电层210上方形成有钝化层324。键合区域208由钝化层中的开口形成，所述开口暴露导电层210的顶面部分。例如，钝化层324可以由如氧化硅、氮化硅、聚酰亚胺等任何适合的钝化材料形成。

[0068] 穿过ILD 310形成有第一多个过孔316以在MIM电容器302的底部电极212与导电层220之间提供电连接。穿过ILD 310形成有第二多个过孔318以在MIM电容器304的底部电极214与导电层220之间提供电连接。第一多个过孔316和第二多个过孔318各自可以包括任何适合数量的单独过孔。第一多个过孔316和第二多个过孔318中的每个单独过孔可以由例如钨(W)等导电(例如,金属)材料形成。

[0069] 穿过ILD 308和基板202形成有第一多个硅穿孔(TSV) 320以在导电层220与导电层314之间提供电连接。穿过ILD 308和基板202形成有第二多个TSV 322以在导电层220与导电层314之间提供电连接。所述第一多个TSV 320和所述第二多个TSV 322各自可以包括任何一个或多个TSV。例如,所述第一多个TSV 320和所述第二多个TSV 322中的每个单独TSV可以由例如钨等导电(例如,金属)材料形成。

[0070] 在操作中,键合焊盘118的键合焊盘结构300连同图1的键合线112充当基频匹配网络。频率匹配网络的特性(例如,端阻抗)可以根据MIM电容器302和304的电容值、键合线的电感值和电阻值以及键合焊盘结构的其它方面的结合来确定。例如,可以调整导电层的厚度以实现期望性能目标(例如,更高的效率和更高的增益)。可以减小导电层210的总体厚度326(例如,使其更薄)以降低频率匹配网络的电阻分量。例如,导电层210的厚度326的值可以为1.7微米或更小。同样,还可以减小MIM电容器302和304的顶部电容器电极厚度328和底部电容器电极厚度330以降低频率匹配网络的电阻分量。例如,顶部电容器电极厚度328的值可以为0.6微米或更小,并且底部电容器电极厚度330的值可以为0.6微米或更小。在一些实施例中,可能期望优化基板202的电阻率以实现期望性能目标并且另外最小化频率分散性质。

[0071] 图4以简化示意图形式示出了根据本发明的实施例的图3的键合焊盘结构的示例性分流电容等效电路400。等效电路400包括并联耦合的第一电阻器402和第一电容器404。第一电阻器402和第一电容器404表示基板202(例如,底面接地)的电阻和电容。第二电容器406在节点A(例如,基板202的顶面)处耦合到第一电阻器402和第一电容器404。第二电容器406表示从键合区域208(例如,节点B)的顶面穿过ILD层308到312到基板202的顶面(例如,节点A)的电容。第二电阻器408在键合区域208(例如,节点B)处与第二电容器406串联耦合。第二电阻器408表示(例如,通过键合线)耦合到键合区域208的终端阻抗。等效电路400包括节点A与接地电压供应端之间被示出为虚线的分流板410(例如,图3中描绘的导电层220部分)。在操作中,分流板410用于有效地分流基板电容(404)并且几乎消除与高电阻率基板相关联的频率分散行为。

[0072] 图5以图形视图示出了根据本发明的实施例的图4的等效电路的电容与频率绘图。在X轴上以赫兹(Hz)为单位示出了频率值,并且在Y轴上以法拉(F)为单位示出了电容值。出于说明目的,等效电路400包括示例分量值,如电阻器402=1000ohm、电容器404=1.0pF、电容器406=4.0pF以及终端电阻器408=50ohm。图5包括描绘了不具有分流板410的等效电路400的模拟结果的第一波形502,以及描绘了具有分流板410的等效电路400的模拟结果的第二波形504。此处,第一波形502示出了随频率变化的等效电容值。例如,在较低频率(例如,1MHz到10MHz)下,第一波形502中示出的电容值为约4.0pF,而在较高频率(例如,1GHz到10GHz)下,第一波形502中示出的电容值为约0.8pF。另一方面,第二波形504示出了随频率保持恒定的等效电容值(例如,大约4.0pF)。例如,分流板410充当键合区域208下面的消除

基板电容(404)的分流器,并且因此等效电路400的电容值在非常大的频率范围(例如,1MHz到10GHz及其之后)内几乎保持恒定。

[0073] 总体上,提供了一种集成无源装置(IPD),其包括半导体基板;第一导电层,其形成于所述基板上方;第二导电层,其形成于所述第一导电层的第一部分上方,所述第二导电层的第一部分耦合到所述第一导电层并且包括第一电容器电极;第三导电层,其形成于所述第一导电层和所述第二导电层上方,所述第三导电层的第一部分包括第二电容器电极,并且所述第三导电层的第二部分包括引线键合区域;以及介电材料,其设置于所述第一电容器电极与所述第二电容器电极之间,所述第一电容器电极、所述介电材料和所述第二电容器电极被配置成形成第一电容器。所述IPD可以另外包括设置于所述第二导电层与所述第一导电层之间的层间电介质(ILD)材料,并且其中所述第二导电层的所述第一部分通过过孔耦合到所述第一导电层。所述IPD可以另外包括形成于所述基板的底面上的第四导电层,所述第四导电层通过硅穿孔(TSV)耦合到所述第一导电层。所述第一导电层、所述第二导电层和所述第三导电层中的每一个可以由包括铝的材料形成。所述介电材料可以由包括氮化硅(SiN)的电绝缘材料形成。所述第二导电层的所述第一部分的厚度值可以为0.6微米或更小。所述半导体基板可以包括硅,并且其电阻率值可以为500ohm-cm或更大。所述IPD可以另外包括在所述引线键合区域处附接到所述第三导电层的键合线。所述键合线的端部可以另外附接到形成于氮化镓(GaN)基板上的功率场效应晶体管(FET)的栅极端。

[0074] 在另一个实施例中,提供了一种射频(RF)装置,其包括:集成无源装置(IPD),其包括半导体基板;第一导电层,其形成于所述基板上方;第二导电层,其形成于所述第一导电层的第一部分上方,所述第二导电层的第一部分耦合到所述第一导电层并且包括第一电容器电极;第三导电层,其形成于所述第一导电层和所述第二导电层上方,所述第三导电层的第一部分包括第二电容器电极,并且所述第三导电层的第二部分包括引线键合区域;以及介电材料,其设置于所述第一电容器电极与所述第二电容器电极之间,所述第一电容器电极、所述介电材料和所述第二电容器电极被配置成形成第一电容器;以及半导体管芯,其包括RF功率晶体管,所述半导体管芯通过键合线耦合到所述IPD的所述引线键合区域。所述装置可以另外包括形成于所述基板的底面上的第四导电层,所述第四导电层通过硅穿孔(TSV)耦合到所述第三导电层。所述第二导电层可以通过穿过ILD材料形成的过孔耦合到所述第一导电层,所述ILD材料设置于所述第二导电层与所述第一导电层之间。所述装置可以另外包括第二电容器,所述第二电容器包括:所述第二导电层的第二部分,其耦合到所述第一导电层并且包括第三电容器电极;以及所述第三导电层的第二部分,其包括第四电容器电极,所述介电材料设置于所述第三电容器电极与所述第四电容器电极之间;其中所述引线键合区域被形成为具有第一边缘和第二边缘的细长矩形引线键合区域,所述第一电容器在所述第一边缘附近竖直对齐,并且所述第二电容器在所述第二边缘附近竖直对齐,所述第二边缘与所述第一边缘相反。所述键合线可以在所述RF功率晶体管的栅极端处附接到所述半导体管芯,所述半导体管芯包括氮化镓(GaN)基板。所述IPD的所述半导体基板可以包括硅,并且其电阻率值可以为500ohm-cm或更大。所述第三导电层可以被形成为电镀在铝材料上方的铜材料,所述铜材料暴露在所述引线键合区域中。所述介电材料可以由包括氮化硅(SiN)的电绝缘材料形成。

[0075] 在又一个实施例中,提供了一种形成集成无源装置(IPD)的方法,其包括:图案

化第一导电层以在基板上形成分流板；图案化第二导电层以形成第一电容器电极，所述第一电容器电极定位在所述分流板的第一部分上方；形成过孔以将所述第一电容器电极与所述分流板电连接；在所述第二导电层上方形成介电层，所述介电层的第一部分与所述第一电容器电极竖直对齐；以及在所述介电层上方图案化第三导电层，所述第三导电层的第一部分包括引线键合区域，并且所述第三导电层的第二部分包括第二电容器电极，所述第二电容器电极与所述第一电容器电极竖直对齐。所述方法可以另外包括：在所述基板的底面上沉积第四导电层；以及形成硅穿孔 (TSV) 以将所述分流板与所述第四导电层电连接。所述第一电容器电极、所述介电层的所述第一部分以及所述第二电容器电极可以被配置成形成第一金属-绝缘体-金属 (MIM) 电容器。

[0076] 到目前为止，应当理解的是，已经提供了形成于集成无源装置 (IPD) 上的输入阻抗预匹配电路。所述输入阻抗预匹配电路包括：焊盘结构，其具有金属-绝缘体-金属 (MIM) 电容器；以及下面的分流板，其被布置成通过大幅降低或消除与高电阻率基板相关联的频率分散特性来提高整体效率。分流板由如金属等导电材料形成并且耦合到接地电压供应端。在操作中，分流板用于将基板的电容效应分流，从而提供 IPD 的恒定阻抗特性。

[0077] 因为实施本发明的设备在很大程度上由本领域的技术人员已知的电子部件和电路构成，所以如上文所说明的，对电路细节的解释将不会超过认为必要的程度，以便于理解和认识本发明的基本概念并且以免混淆本发明的教导或将注意力转移到本发明的教导之外。

[0078] 尽管本发明已经描述了特定导电率类型或电势极性，但是熟练的技术人员认识到可以颠倒导电率类型和电势极性。

[0079] 此外，说明书和权利要求中的术语“前面”、“背面”、“顶部”、“底部”“上方”、“下方”等 (如果有的话) 用于描述性目的并且不一定用于描述不变的相对位置。应当理解的是，如此使用的术语在适当情况下是可互换的，使得相比于在本文所说明或以其它方式描述的朝向，本文所描述的本发明实施例能够在其它朝向上操作。

[0080] 尽管本文参考特定实施例描述了本发明，但是在不脱离如下面的权利要求中所阐述的本发明的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应被视为具有说明性而非限制性意义，并且所有这种修改旨在包括在本发明的范围内。本文关于特定实施例描述的任何益处、优点或问题解决方案不旨在被解释为任何或所有权利要求的关键、必需或必要的特征或要素。

[0081] 如本文所用，术语“示例性的”是指“充当例子、实例或说明”。本文中描述为示例性的任何实施方式不必解释为优于或胜过其它实施方式。

[0082] 此外，如本文所使用的术语“一个或一种 (a或an)”被定义为一个或多个。而且，在权利要求中使用如“至少一个”和“一个或多个”等引入性短语不应被解释为暗示通过不定冠词“一个或一种 (a或an)”引入的另一权利要求要素将包含这种所引入权利要求要素的任何特定权利要求限于仅包含一个这种要素的发明，甚至是在同一权利要求包括引入性短语“一个或多个”或“至少一个”以及如“一个或一种 (a或an)”等不定冠词时也是如此。对于定冠词的使用也是如此。

[0083] 除非另有说明，否则如“第一”和“第二”等术语用于任意区分这种术语描述的要素。因此，这些术语不一定旨在指示这种要素的时间优先次序或其它优先次序。




图1




图2




图3




图4




图5