(11)特許番号

						特許	午 第 5321840号 (P5321840)
(45)発行日	平成25年	10月23日 (2013.10.2	23)		(24) 登録日	平成25年7月	26日 (2013.7.26)
(51) Int.Cl.			FΙ				
HO1L	21/336	(2006.01)	HO1L	29/78	301D		
HO1L	29/78	(2006.01)	HO1L	27/08	1 O 2 B		
HO1L	21/8234	(2006.01)	HO1L	27/08	321E		
HO1L	27/088	(2006 .01)	HO1L	29/80	С		
HO1L	21/8238	(2006.01)	HO1L	29/91	С		
					請求項の数 18	(全 66 頁)	最終頁に続く
(21) 出願番号		特願2009-513242 (P2	009-513242)	(73)特許権	者 505052191		
(86) (22) 出願日		平成19年5月30日 (20	07.5.30)		アドバンスト	・アナロジッ	ク・テクノロジ
(65) 公表番号		特表2009-539259 (P2	009-539259A)		ーズ・インコ	ーポレイテッ	к
(43)公表日		平成21年11月12日(2	009.11.12)		A D V A N C	ED ANA	LOGIC T
(86) 国際出願	番号	PCT/US2007/012686			ECHNOL	OGIES	INCORPO
(87) 国際公開	番号	W02007/142937			RATED		
(87) 国際公開	日	平成19年12月13日 (2	007.12.13)		アメリカ合衆	国、9505	4 カリフォル
審査請求	E	平成22年5月27日 (20	10.5.27)		ニア州、サン	(タ・クララ、	スコット・ブー
(31) 優先権主義	張番号	11/443, 745			ルバード、3	230	
(32) 優先日		平成18年5月31日 (20	06.5.31)	(74) 代理人	. 100064746		
(33) 優先権主義	張国	米国 (US)			弁理士 深見	人 郎	
				(74) 代理人	. 100085132		
					弁理士 森田	俊雄	
				(74) 代理人	100083703		
					弁理士 仲村	義平	
							最終頁に続く

(12) 特許公報(B2)

(54) 【発明の名称】高圧バイポーラCMOS-DMOS集積回路装置およびこれを形成するためのモジュール式方法

(57)【特許請求の範囲】

(19) 日本国特許庁(JP)

【請求項1】

第1の導電型の半導体基板における縁部終端領域であって、基板はエピタキシャル層を 含まず、縁部終端領域は、

基板に埋込まれた第2の導電型の注入された分離層を含み、分離層は基板の表面より下 に上部境界を有し、

基板の表面から下向きに延在し、注入された分離層と統合される第2の導電型のサイド ウォールウェルとを含み、分離層およびサイドウォールウェルはともに基板の分離された ポケットを形成する、

<u>分離されたポケットの外部に位置し、サイドウォールウェルから横方向に間隔を置かれ</u>¹⁰た基板の表面に隣接した第1の導電型の基板リングと、

基板の表面に重なる層間誘導体と、

<u>層間誘導体の第1の開口部を通してサイドウォールウェルと電気的な接触をする第1の</u> 金属コンタクトとを含み、第1の金属コンタクトは層間誘導体の表面上の基板リングに向 かって横方向に延在する第1のフィールドプレート部分を含み、さらに

基板リングと電気的にコンタクトする第2の金属コンタクトを含み、第2の金属コンタクトは層間誘導体の表面でサイドウォールウェルに向かって横方向に延在する第2のフィ

<u>ールドプレート部分をさらに含む、</u>縁部終端領域。

【請求項2】

基板の表面およびサイドウォールウェルに隣接し、基板リングの方向に向かって延在す ²⁰

【請求項3】

層間誘導体の下の基板の表面にフィールド酸化膜層をさらに含み、フィールド酸化膜層 はサイドウォールウェルと基板リングと間の領域の分離されたポケットの外部に位置する 、請求項1に記載の終端領域。

【請求項4】

サイドウォールウェルは、異なるエネルギで注入された垂直の一連のドーパント領域を 含み、N-ウェルサイドウォールの垂直のドーピングプロファイルはレトログレードして いる、請求項3に記載の終端領域。

【請求項5】

10

20

40

サイドウォールウェルはフィールド酸化膜層の部分の下で横方向に延在する、<u>請求項4</u> に記載の終端領域。

【請求項6】

フィールド酸化膜層と層間誘導体との間に第3の導電フィールドプレートをさらに含む 、請求項5に記載の終端領域。

【請求項7】

フィールド酸化膜層と層間誘導体との間に第4の導電フィールドプレートをさらに含み 、第3のフィールドプレートは第1の金属コンタクトの第1のフィールドプレート部分の 下部にあり、第4のフィールドプレートは第2の金属コンタクトの第2のフィールドプレ ート部分の下部にある、請求項6に記載の終端領域。

【請求項8】

<u>第3のフィールドプレートおよび第4のフィールドプレートはポリシリコンを含む、請</u> 求項7に記載の終端領域。

【請求項9】

<u>サイドウォールウェルの上方の基板の表面上でフィールド酸化膜層に隣接する第2の酸</u> 化膜層と、

<u>第2の酸化膜層上からフィールド酸化膜層の終端上にまで達する第3の導電フィールド</u> プレートとをさらに含む、請求項3に記載の終端領域。

【請求項10】

層間誘導体の下の基板の表面にフィールド酸化膜層をさらに含み、フィールド酸化膜層 30
は、基板リングに隣接し、フィールド酸化膜層がサイドウォールウェルから離間するような距離だけサイドウォールウェルに向けて延在する、請求項1に記載の終端領域。

【請求項11】

<u>基板の表面およびサイドウォールウェルに隣接し、基板リングに向かう方向に延びる第</u> 2 導電型の領域をさらに含み、領域はフィールド酸化膜層とコンフォーマルであり、フィ ールド酸化膜層の下にある浅い部分と、フィールド酸化膜層の下でないところにある深い 部分とを含む、請求項10に記載の終端領域。

【請求項12】

基板の表面に隣接し、フィールド酸化膜層からサイドウォールウェルにまで延びる第2 導電型の領域をさらに含む、請求項10に記載の終端領域。

【請求項13】

<u>分離層は、サイドウォールウェルから基板リングの方向に横方向に延在する、請求項1</u> に記載の終端領域。

【請求項14】

層間誘導体の下の基板の表面にフィールド酸化膜層をさらに含み、

フィールド酸化膜層は、基板リングに隣接し、フィールド酸化膜層がサイドウォールウェルから離間するような距離だけサイドウォールウェルに向けて延在する、請求項13に

記載の終端領域。

【請求項15】

分離層の終端はフィールド酸化膜層の終端の下層にある、請求項14に記載の終端領域 50

(2)

【請求項16】

分離層はフィールド酸化膜層の下に延在し、フィールド酸化膜とコンフォーマルであり、フィールド酸化膜層の下にある浅い部分と、フィールド酸化膜層の下でないところにある深い部分とを含む、請求項14に記載の終端領域。

【請求項17】

基板の表面に隣接し、フィールド酸化膜層からサイドウォールウェルにまで延びる第2 導電型の領域をさらに含む、請求項14に記載の終端領域。

【請求項18】

基板リングおよび基板の表面に隣接し、サイドウォールウェルの方向に延在する第1導 10 電型のドリフト領域をさらに含む、請求項13に記載の終端領域。

【発明の詳細な説明】

【技術分野】

[0001]

関連出願の相互参照

この出願は、2002年9月29日に出願された出願番号第10/262,567号、 現在の米国特許第6,855,985号に関連し、引用によってその全体が本願明細書に 援用される。

【背景技術】

[0002]

発明の技術分野

この発明は半導体チップ製造に関し、特に、高圧および低圧バイポーラ、COMS、D MOSトランジスタならびに受動素子を、半導体チップにおいて、高温製造処理ステップ の必要なしにモノリシックに製造し、統合し、電気的に分離するための方法に関する。 【0003】

発明の背景技術

半導体集積回路(IC)チップの製造では、チップの表面上に形成される装置を、特に これらの構成要素が異なる電圧で作動する場合、電気的に分離することがしばしば必要で ある。このような完全な電気分離は、バイポーラ接合トランジスタおよびさまざまなパワ ーDMOSトランジスタを含む金属酸化物半導体(MOS)トランジスタを含む一定の型 のトランジスタを統合するのに必要である。完全な分離は、CMOS制御回路が動作中に 基板電位よりも十分高い電位にフロートすることを可能にするためにも必要である。

【0004】

完全な分離は、アナログ集積回路、パワー集積回路および混合信号集積回路の製造にお いて特に重要である。多くの回路および応用例では、高圧装置の製造はその分離の電気特 性を劣化させてはならず、その分離の製造ステップは高圧装置の特性を悪い方向に変えて はならないことに留意しつつ、分離された高圧装置と分離されていない高圧装置との両方 を他の分離された構成要素と同じチップ上で統合することが必要とされるか、または望ま れる。そのさまざまなやり方がある。

[0005]

P-型基板材料に製造された従来のCMOSは、NMOSトランジスタのボディ(バッ クゲート)を形成するすべてのP-型ウェルが、基板電位、典型的には最も負のオンチッ プ電位に短絡されるので、その装置の完全な分離を促進しない。エピタキシャル接合分離 すなわちepi-JIは、実現に高温プロセスを必要とする、深いP-型シリコン基板の 上に成長し、P-型分離拡散によって電気的に分離されたタブに分けられたN型エピタキ シャル層を利用する。高温処理は、基板およびエピタキシャル層におけるドーパント原子 の再分布を引起こし、1つの共通のプロセスを用いて製造される相違する装置の製造にお いて望まれないトレードオフおよび妥協を引起こす。さらに、epi-JIプロセスで利 用される高温拡散およびエピタキシは、サブミクロンのCMOS製造工場において一般的 である大きなウェーハ径および高度な低温処理機器とは概して相容れない。

30

20

[0006]

分離されたソース - ボディ短絡の利益

高圧または高電力装置では、ソース - ボディ短絡を統合したMOSトランジスタには、 ソース - ボディ短絡のないものに比べて顕著な性能および残存性の利点がある。従来の論 理および小信号装置と比較して、統合型ソース - ボディ短絡を備えた電源装置または高圧 装置は、物理的に遠隔の個別のソースコンタクトおよびボディコンタクトを備えた装置よ りも顕著な利点を有する。

(4)

[0007]

多くの電源装置においてソース - ボディ短絡が必要となるのは、それらの応用例および 電源回路の要求の結果である。所与の応用例における電源装置の電気的な要件に素早くア クセスする1つのやり方は、負荷およびその動力源との位相関係を考慮することである。 この関係は本願明細書において「スイッチ - 負荷位相」と呼ばれる。

[0008]

図1 A および図1 B では、接地または負電位に接続されたパワーMOSFETは、陽電 位または供給 V_{cc}に接続された負荷と直列に接続される。MOSFET「スイッチ」が接 地に接続されるので、たとえ電流源として用いられていても、本願明細書ではこれを位相 上ローサイドスイッチまたはLSSと呼ぶ。図1 A では、従来の分離されていないCMO Sプロセスを用いて、回路1 は、負荷3、NMOS2を含むLSS、および電流検出抵抗 器4を含む。このようなプロセスでは、MOSFET2のボディコンタクトは必然的に基 板に短絡、すなわち接地される。

[0009]

検出抵抗器にわたる電圧を測定するために、電流感知は、NMOS2のソースがボディ および基板に短絡されないこと、すなわち、V_B V_Sを必要とする。ソースとボディとの 間の電圧差分はいくつかの問題を引起こす。特に、検出抵抗器4にわたって発生したいか なる電圧もソース - ボディ電位を増大させ、それが次には(「ボディ効果」として公知の 現象によって)MOSFETのしきい電圧を増大させる。高いしきい値は、次には飽和電 流を低下させつつオン抵抗を増大させ、スイッチ性能に悪影響を及ぼす。ソースとボディ とを切離すことの別の望ましくない効果は、ドレイン - ボディダイオード5 におけるアバ ランシェ電流または変位電流が検出抵抗器を通過せず、したがって検出されないことであ る。最後に、低抵抗のボディコンタクトなしではスナップバック破壊が容易に生じる場合 がある。

[0010]

図1 Bの回路10におけるNMOS12などの統合型ソース - ボディ短絡を備えたLS S装置を用いて、ドレイン - ボディダイオード15はMOSFETのドレイン端子および ソース端子とアンチパラレルであり(すなわち逆バイアスだが並列、その結果、負荷13 を通って流れるいかなる電流も、この電流がNMOS12のチャネルまたは逆バイアスダ イオード15を通って流れるか否かにかかわらず、検出抵抗器14で検出される。なぜな らば、ソース電位にかかわらずV_{SB}=0であり、ボディ効果は明白ではなく、トランジス タの導電特性は電流によっては実質的に変化しないからである。

[0011]

ソース - ボディ短絡はまた、特にソース - ボディ短絡が単一の場所で一緒に短絡される のではなく大面積装置にわたって均一に分散することができれば、スナップバック効果(下記に説明)の危険性を減らすことにより、アバランシェ耐性を向上させる。ソース - ボ ディ短絡の大面積 N M O S への統合は、離散的な電源装置においては一般的であるが、 P - 型ボディが P - 型基板から統合された形で分離されることを必要とし、これは従来の C M O S が提供できないものである。このような分離を提供するプロセスは製造が複雑であ り、しばしば高温製造ステップを必要とする。

[0012]

図 1 C および図 1 D において、陽電位または供給 V _{cc}に接続されたパワーMOSFET は、接地または負電位に接続された負荷と直列に接続される。MOSFET「スイッチ」

10

20

30

が正電源に接続されるので、たとえ電流源として用いられていても、本願明細書ではこれ を位相上ハイサイドスイッチまたはHSSと呼ぶ。

【0013】

従来の分離されていないCMOSプロセスを用いて、図1Cの回路20は、負荷23、 およびNMOS22を含むHSSを含む。このようなプロセスでは、MOSFET22の ボディコンタクトは必然的に基板に短絡され、すなわち接地される。NMOSがオンであ ってV_SがV_。。に近い電位まで増大すると、-V_{SB}の大きな逆バイアス電位がダイオード 25にわたって発生する。結果として生じるボディ効果は、NMOS22のしきい値を実 質的に増大させ、NMOS22の薄いゲート酸化膜を損傷することなく低いオン抵抗を達 成するために適切なゲートドライブを与えることを困難にする。

【0014】

図1 Dの回路30におけるNMOS32などの統合型ソース - ボディ短絡を備えた装置を用いると、負荷33における電流は、ボディ効果によるしきい値変動を中和する必要なしに容易に制御することができる。このような位相では、ドレイン - ボディダイオード35は、MOSFETのドレイン端子およびソース端子とアンチパラレルなままで(すなわち逆バイアスだが並列)、すべての正常運転条件下で逆バイアスのままである。ソース電位にかかわらずV_{SB}=0なので、ボディ効果は明白ではなく、トランジスタの導電特性は電流によっては実質的に変化しない。ソース - ボディ短絡はまた、特にソース - ボディ短絡が単一の場所で一緒に短絡されるのではなく大面積装置にわたって均一に分散することができれば、スナップバック効果(下記に説明)の危険性を減らすことにより、アバランシェ耐性を向上させる。ソース - ボディ短絡の大面積 NMOSへの統合は、離散的な電源装置においては一般的であるが、P - 型ボディがP - 型基板から統合された形で分離されることを必要とし、これは従来のCMOSが提供できないものである。このような分離を提供するプロセスは製造が複雑であり、しばしば高温製造ステップを必要とする。

図1 E、図1 F および図1 G において、パワーMOSFETは、ソースまたはドレイン のいずれもが正または負の電源レールに恒久的に接続されてない双方向スイッチとして使 用される。MOSFET「スイッチ」がいかなる供給にも接続されず、その代り、いずれ の方向でも電流を遮断するかまたは電流を伝導することができるので、本願明細書ではこ れを位相上ACスイッチ、または「パストランジスタ」と呼ぶ。 【0016】

従来のCMOS製造を用いると、図1Eのパストランジスタ40は、接地されたボディ 接続を備えたNMOS41ならびに逆バイアスされたソース - ボディダイオード42およ びドレイン - ボディダイオード43を含む。「ソース」および「ドレイン」という用語は 、パストランジスタまたはACスイッチの応用例において多少とも任意である。なぜなら ば、V_Sでバイアスされた端子かV_Dでバイアスされた端子かのいずれが所定の例において より正であるかを決定することは、多くの場合不可能だからである。ダイオード42およ び43にわたる電圧が大きいので、ボディ効果がNMOS41のしきい値、オン抵抗およ び飽和電流に著しい変化を引起しかねず、性能の低いACスイッチにしてしまう。 【0017】

ソース - ボディ短絡を備えた少なくとも2つのNMOS装置を必要とするACスイッチ を実現するための代替的手法が図1Fの回路45に示され、そこでは、ドレイン - ボディ ダイオード48および49が背中合わせに接続されるように、NMOSトランジスタ46 および47が共通ソースV_Sと直列に接続されている。そのオフ状態では、ゲート端子は ソース端子V_Sにバイアスされ、それによってチャネル導電を防ぐ。直列に接続されたス イッチにわたって与えられた極性にかかわらず2つのダイオードのうち1つが逆バイアス のままなので、アンチパラレルボディダイオードを通る導電もまた妨げられる。 【0018】

そのオン状態では、共通ゲートがソース端子上でバイアスされている場合は常に、両方のトランジスタがオンになっているので、ACスイッチ45はいずれの方向にも電流を伝

10

20

40

20

30

40

導することができる。結果として生じるACスイッチは、双方向に遮断でき、双方向に導 電できる。電圧V_SがV_{D1}とV_{D2}との間の電位でフロートするという事実にもかかわらず 、V_{SB}=0なのでボディ効果は明白ではなく、すなわち各トランジスタは統合型ソース -ボディ短絡を有する。このような装置は、十分な分離を有するかまたはDMOS装置を統 合することができるいかなるプロセスにも容易に統合され得る。このような装置は、分離 なしでは、他の構成要素または回路にモノリシックに統合され得ない。装置は共通ソース ではなく共通ドレインと接続され得るが、依然として分離されたソース - ボディを必要と することに注意されるべきである。

【0019】

ACスイッチ45の不利益は、2つの直列に接続されたトランジスタが付加的な抵抗を ¹⁰ 示すので、その特定のオン抵抗が高いこと、すなわちR_{DS}Aが大きいことである。スイッ チがどのようにでも並列に接続されていたならば、同じ領域スイッチでもスイッチ45の 背中合わせの手法における抵抗の4分の1を示したであろう。

【0020】

このような1つのスイッチが図1Gの回路50に示され、対称なNMOS装置51およ びボディ・バイアス発生(BBG)回路52を組合せる。BBG回路52の目的は、NM OS51のボディを装置にわたって与えられる最大の負電位へとバイアスすること、ドレ イン・ボディダイオード55またはソース・ボディダイオード56のいずれかを、V_S端 子またはV_D端子のいずれがより正であるかに依存して、逆バイアスすることである。こ のようにすることで、ダイオード導電はまず生じず、トランジスタのゲートがボディ電位 にバイアスされると、装置がオフとなって双方向に遮断する。反対に、装置が対称である ので、ゲートが「オン」にバイアスされる場合、装置は双方向に導電するであろう。名称 「ドレイン」および「ソース」は任意であり、単に回路素子を特定するために用いられる ことに注意されたい。

【0021】

例として示された B B G 回路は、相互結合型 N M O S トランジスタ53 および54 を利用して N M O S 51 上のボディ電位 V_Bを決定しバイアスするが、そうしながら、それら自体が基板から分離されたソース - ボディ短絡を含んでいなければならない。したがってスイッチ50は、A C スイッチ45の好ましい実現例が行なうようには D M O S トランジスタを利用しない一方、他の回路とともに I C に統合されるために依然として分離を必要とする。

[0022]

スナップバック破壊効果の抑制

従来のCMOSの別の制限は、NMOS装置に分離されたソース - ボディ短絡を統合す る必要性に加えて、特にNMOSトランジスタにおいてMOSFET動作での望ましくな いスナップバック破壊効果を防止できないことである。

【 0 0 2 3 】

スナップバック破壊とは、ある範囲の動作条件について電流の増大がトランジスタの電 圧保持性能の「低下」に対応するような、装置の負性抵抗に至る現象を指す。負性抵抗は 、特にパワー電子回路において問題であり、過電流、発振および不安定性、電気雑音、局 部加熱、熱暴走および装置破壊さえも引起す。

【0024】

パワーエレクトロニクスでは、装置に課される最大電圧または電流を意図的に劣化させ るか制限するにあたって、通常ではない設計およびプロセス方法を伴う特別な装置構造を 用いることを含む、また他の回路および適用方法による、どうにかして負性抵抗を防ごう とする方法が要求される。装置が過熱している場合でなければ、負の電気抵抗は概して、 寄生バイポーラ導電、衝撃イオン化に起因する導電率変調、または双方の何らかの組合わ せのいずれかの結果である。

[0025]

たとえば図2Aでは、P型基板61、P+基板コンタクト62、N+ドレイン64、N ⁵⁰

- ドリフト領域65、MOS絶縁ゲート69、およびN+ソース63を含む、低濃度ドー プしたドレインNMOS60が、そのオン状態で、そのドレインにいくらかの正の電圧~ Ⅴ。。が与えられて、バイアスされている。概略的に装置に重ねられているのは、アバラン シェ、衝撃イオン化、または接合リークのいずれかから発生するドレイン - 基板ダイオー ド電流を表わすドレインダイオード59である。P型基板61に流れる多数キャリヤ基板 電流または「ホール」は、直列接続されるR┍┏基板抵抗67およびR╺┏基板抵抗68によ って概略的に表わされる、抵抗電圧降下を示す。基板抵抗に起因して、ソース63の下に 位置するバルク基板における結果として生じる電圧 V_Bは、P+コンタクト62に接続さ れた接地端子より高圧に上昇する。この電圧が1ボルトの数十分の1に近づく場合、N+ 領域63は、装置における二次元の電界によって、この場合N+ドレイン64である最も 正の電位に当然に引寄せられる電子、すなわち少数キャリヤを基板61に注入し始めるこ とができる。この電子導電機構は、N+コレクタ64、P型基板ベース61およびN+エ ミッタ63を含む、寄生NPNバイポーラトランジスタ66によって表わされる。バイポ ーラトランジスタの電圧維持性能が簡単な P-N接合ダイオードよりも(電流利得のため に)低いので、NPN66の維持電圧はNMOS自体よりも低く、電圧はより低い値BV 。 ∈ ⊨ へとスナップバックする。この表記はバイポーラのコレクタ - エミッタ電圧を記述し 、抵抗性で短絡されていないベースコンタクトを有する。

【0026】

図2Bの断面図に示されたスナップバックに至る別の機構が、MOSFETのドレイン における衝撃イオン化である。この場合、NMOSは、高圧V_{cc}にバイアスされ、それに よって、N+ドレイン64およびP型基板61を含むドレイン-基板接合を逆バイアスす る。電圧は、電圧0V(基板)、V₁、V₂、V₃、V₄およびV₅における等電位曲線71 によって示された空乏領域にわたって降下し、曲線ごとに電圧電位の大きさが増大してい る。このようなバイアス条件下のN-ドリフト領域は空乏化し、等電位線がN-ドリフト 領域と基板との間の接合境界を横断することを可能にする。

【0027】

理想的には、これらの等電位線はドリフト領域に沿って直線的に間隔を置かれ、与えら れた電圧の半分がゲート69とN+ドレイン64との間のドリフト領域の中央にあるべき である。しかしながら、表面電荷および他の避けられない表面効果のために、等電位線は 均一には広がらず、その代り、ゲート縁部の近くで「束になり(bunch up)」結果として ドリフト領域の終わりにおいて局所的な高電界を生じる。さらに悪いことに、高電界は物 理的に大電流密度領域の近くに位置する。装置が電流を伝導しながら高ドレイン電位を有 する飽和では、矢印72によって表示される主電流路はゲートの下を流れ、次いで、空乏 化したドリフト領域65の縁部に接近するつれて表面から離れて流れる。大電流密度およ び高電界の生成物は、結晶の原子構造と高速電子との衝突に起因して、衝撃イオン化すな わち局所的なキャリヤ生成を結果として生じる。この衝突によって価電子は原子を接合す ることから外され、価電子はさらに自由な導電電子に変換されて、次に局所的に高い電界

[0028]

結果として生じる衝撃イオン化は、本願明細書では、発生の増大を表わす同心の輪郭 7 40 3によって表わされる。衝撃イオン化が電子 - ホールの対を生成するので、 2 つの望まし くない効果を結果として生じる。第 1 に、電子が結晶に相対して高エネルギに加速され、 すなわちエネルギ的に「熱く」なり、ゲート酸化膜に向かって流されて誘電体を破損しか ねない。第 2 の現象は、生成されたホール電流が基板抵抗 R_{SB}にわたってさらなる電圧降 下の一因となって N P N スナップバック効果を悪化させることである。

[0029]

さらに高速の衝撃イオン化および大電流では、別の現象が生じる。このような場合、生成されたキャリヤは、局所的な空間電荷中立(space charge neutrality)を変更するのに十分な追加の電荷の導入によりドリフト領域の局所的な導電率を変更し始める。追加の電子は追加のホールを引寄せ、それはドリフトドーピングの増大のように作用する。より

10

高濃度の有効なドープはN層に広がる空乏を減少させ、等電位がさらに束になるよう強制 し、ドリフト領域の縁部で局所的な電界を実質的に増大させ、さらに衝撃イオン化を増大 させる。その結果、より多くの衝撃イオン化が高い局所電場を引起こし、さらにより大き な電流の一因となるので、負性抵抗の別の原因となる。さらに、2つの負性抵抗効果が同 時に生じる場合があり、複雑で予測不能な態様で相互作用する。この機構にかかわらず、 NMOSが所与の電流で維持することができるドレイン電圧が結果として低下する。 【0030】

電気的に、スナップバックの現象は、図2Cのドレイン電流I_D対ドレイン電圧V_Dのグ ラフ75に示される。曲線76によって示される理想的な装置破壊BVDSSは、曲線7 7によって示されるスナップバック電圧BV_{CER}よりも電圧において2倍以上も実質的に 大きいことがある。ドレインが電圧BV_{DSS}を維持しつつ大電流でアバランシェに駆動さ れると、突然BV_{CER}に落下して電流の増大を引起し、装置を破壊し得る。NMOSが電 流源として作動し、またはオンからオフへ切替えている場合、スナップバックの開始は、 衝撃イオン化により増大した基板リークによって悪化し得る。曲線78、69、80およ び81は、装置がBV_{CER}より上のいかなる電圧で作動するにも有用ではないことを示す

[0031]

スナップバックの開始の1つの理由は、特に基板が低濃度ドープされる場合、N+ソー ス63とボディコンタクト62と間の、およびその下のR_{SB}基板抵抗68が大きすぎるこ とである。他の効果は、低濃度ドープした基板には十分なベース電荷がないので、寄生N PN利得が大きすぎることである。NPNトランジスタの悪影響を減じる明らかな1つの 方法は、基板ドープを増大させることであるが、不運にもそうすることによってドレイン で電界を増大させることにもなり、さらにより多くの衝撃イオン化および基板電流を生じ る。

【0032】

スナップバック効果は、MOSFETに関連付けられた寄生バイポーラを示すことによ りしばしば概略的に表わされる。たとえば、図2Dの回路85は、寄生NPN87を備え たNMOS86、および抵抗器88を短絡するベースへの非線形のエミッタを示す。同様 に、PMOSは寄生PNPを含むが、PNP利得がNPN利得よりもはるかに低いので、 かつホットホールに引起された衝撃イオン化率が電子イオン化率よりもはるかに低いので 、スナップバック現象はPMOSにおいてはNMOSにおいてほどは問題にならない。

[0033]

従来のDMOS製造

付加的なチャネルドーピングを通してスナップバックを抑え、ドレイン電界を増大させ ずに基板抵抗を下げる1つの方法は、DMOS電界効果トランジスタを形成することによ る。文字「D」が二重(元来は二重拡散)を表わす名称のDMOSは、ゲートの下のチャ ネルまたはボディのドーピングは均一ではないが、ドレイン領域の近くの電界を悪い方向 に増大させる)ことを回避するためにゲートのソース側の近くで濃縮されているか局所化 されているところに構築される。このように、チャネル濃度は衝撃イオン化またはドレイ ン電圧破壊電圧に影響を与えずに調整することができる。

【0034】

DMOS電界効果トランジスタは分離されたバージョンでも分離されないバージョンで もよい。従来の技術では、分離されたものは、一般にP型基板の上に成長されるN型エピ タキシのエピタキシャル堆積の使用を必要とする。

[0035]

図3Aに示されるように、N型エピタキシャル層92はP型基板91の上に成長して、 分離されたDMOS装置90を形成し、ゲートポリシリコン98、ゲート酸化膜99、N +ドレインコンタクト94、N+ソース96、P+ボディコンタクト97およびP型「ボ ディ」またはDMOSトランジスタに特有のPB領域93をさらに含む。N-ドリフト領 域95は任意であり、低いオン抵抗を達成するのにエピタキシャルドーピングが十分な場 10

20

合には必要ではないかもしれない。破壊と抵抗との間のトレードオフを最適化するために 追加のN-ドリフトドーピングが付加されてもよいが、ゲートがドリフト領域を並置する 場合は衝撃イオン化効果によって制限されたままである。

[0036]

代替的形状ではN型エピタキシャル層はP型エピタキシャル層または基板と置換するこ とができるが、するとN-ドリフト領域95が装置動作のために必須となる。しかしなが ら、N型エピタキシャル層なしではDMOSは分離されず、そのP型ボディは電気的に接 地すなわち基板に短絡される。

[0037]

10 従来のDMOS製造が図3Bの断面100および図3Cの断面105に示される。示さ れるように、エピタキシャル層92はパターニングされたフォトレジスト101によって 覆われ、低エネルギでホウ素注入されて浅い層102を形成する。この注入は、典型的に は50から100keVの低エネルギで、たとえばウェーハの表面に3度だけ軸外しでほ ぼ直交してゲート98の下に限定的に横向きに浸透するよう実行される。

[0038]

次いでこの注入層が駆動され、すなわち長時間高温で拡散されて、図3Cに示されるよ うに、接合93を形成するようゲート98の下でドーパントを横方向に拡張する。7~2 4時間のいずれかの時間行なわれる拡散は、1050°Cを超える、典型的には1100 °C以上の高温を必要とし、これは多くの近代的な低温製造施設および大きなウェーハ直 径とは相容れないプロセスである。図3Cに示され、かつ時間tィ、t₂、およびt₃にお ける拡散106によって示されるような拡散の進行は横方向にも垂直方向にも生じ、そこ では横方向の拡張は垂直の接合深さのおよそ80%である。示されたバージョンでは、ボ ディ拡散層は、ゲートが形成された後に注入されたので、ゲートに自己整合する。 [0039]

低温プロセスが必要な場合、DMOS装置を形成する別の自己整合した製造方法が図3 Dに示される。この手法では、ボディ注入は典型的には数十万電子ボルトのより高エネル ギで実行されるが、より重要なことには、急な角度、たとえば45°で行なわれて、ボデ ィドーパントが完全にN+ソース96を囲むのに十分な程度にゲート98の下で横方向に 浸透することを保証する。横方向の注入方法は、ウェーハ上の4つのゲート配向をすべて 覆うために注入を4時間実行しなければならないので、製造用としては複雑で望ましくな い。注入中にウェーハを回転させることは均一な注入を困難にする。 [0040]

30

40

20

別のDMOS製造方法は、図3Eから図3Gまでに示されるように自己整合されないD MOS120を形成することである。図3Eでは、浅いホウ素注入層129が、パターニ ングされたフォトレジスト128によってマスキングされたエピタキシャル層122に形 成される。次いで注入層は、長期間の間、図3Fに示されるように高温で拡散される。P 型領域は、増加する時間tィ、t。、t₃、およびtィにおいてP-N接合を表わす曲線12 3によって示されるように、垂直にも横方向にも拡散する。最後に、図3Gでは、下層の ゲート酸化膜126を備えたゲート電極125が、表面での接合がゲート縁部127Aお よび127日間に位置するように、接合124の縁部の上に位置決めされる。ゲート12 5 および接合124の相対的位置は自己整合されないので、製造中にマスク不整合にさら される。

[0041]

記載されたすべての場合において、高温拡散のプロセスによって、DMOSボディ領域 のドーパント濃度プロファイルがモノリシックに減少するに至り、ウェーハの表面で最も 濃度が高い。不運にも、このようなプロファイルは、表面から遠ざかったバルクで表面電 界がより高いことを意味し、強固なアバランシェ耐性のある装置の製造用としては理想的 ではない。

[0042]

DMOSボディ製造に含まれる高温拡散は、従来のエピタキシャル接合分離を用いた回 50 路の十分な電気分離性を達成するために必要とされるステップによってさらに複雑になる

【0043】

図4Aから図4Iまでに示されたような従来の先行技術プロセスでは、 p型基板131 はフォトレジスト132によってマスキングされ、 ヒ素またはアンチモン133によって 注入され、次にフォトレジスト134によって再びマスキングされて、図4Cに示される ようにホウ素135が注入される。次いで注入層はしばしば1200 にまでなる非常な 高温で24時間もの間拡散され、エピタキシャル成長よりも前に、動きの遅いアンチモン を、基板に対し、かつ表面から離れるように拡散させる。そのような拡散の間に、埋込層 のガス放出からの横方向のドーピングから表面を保護するために、酸化膜138が成長す る。アンチモンNBL層136Aの上の酸化膜の成長率がホウ素PBL層137Aの上お けるよりも速いので、この酸化もまたその後のマスク整合のためのウェーハにおけるパタ ーンの規定を助けるために用いられる。

[0044]

埋込層拡散後に、図4Eに示されるように、酸化膜は剥がされて、エピタキシャル成長 の最初にその場でHCI酸性エッチングが実行され、それによって頂部のシリコン層を取 除き、接着を向上させ、かつエピタキシャル層の結晶欠陥を減じる。エピタキシャル成長 の結果は図4Fに示され、そこではエピタキシャル層がすでに拡張しているNBL領域1 36BおよびPBL137Bをカバーし、その両方が高温成長中にエピタキシャル層の中 へと上方拡散する。

【0045】

次に、図4Gおよび図4Hに示されるように、高用量リン注入層140がマスク141 を通して導入され、次にフォトレジストマスク143を通して高用量ホウ素注入142が 続く。長い高温分離拡散の後、P型分離領域145は、P型埋込層PBL137Cの部分 に接続する。同様に、N型シンカ拡散144は埋込層NBL 136Cに接続する。拡散 の深さおよび必要となる時間は、エピタキシャル層139の厚さおよびプロセスでの他の 続く高温拡散に依存する。高温拡散はまた、埋込層がさらに横方向に拡張して、前の処理 ステップでのサイズすなわち137Bおよび136Bよりも大きな137Cおよび136 Cを形成するために上方拡散する。

【0046】

いかなるDMOSボディ拡散も、すべての接合深さおよび埋込層の上の正味のエピタキ シャル厚さをも変更し、これらすべてによって製造処理が複雑かつ特定のエピタキシャル 厚さに特有のものとなる。 e p i 厚さが装置の電圧定格を決定するので、プロセス全体お よび対応する設計ルールはすべて電圧に特有である。

【0047】

高圧装置に対する低温モジュール製造の適応

以前に記載されたように、高圧装置を製造し、分離し、かつ統合するために用いられる 従来のエピタキシャルプロセスおよび高温プロセスならびに生産方法の問題点は、各高温 プロセスがすべての高圧装置および低圧装置に影響するドーパント再分布を引起こすこと である。さらに高温製造によって、大きな直径のウェーハおよび近代的なサブミクロンウ ェーハ製造工場、すなわち高密度トランジスタ統合、大規模ダイ、および低製造コストで の高い歩留まりを可能にする製造工場の使用が妨げられる。

【0048】

必要なものは、高温処理およびエピタキシの必要性をなくすような、低圧CMOSの完 全に分離されたフローティングポケット、バイポーラトランジスタ、ダイオードおよび受 動回路構成要素と、高圧トランジスタおよびDMOSトランジスタとが統合されるプロセ スである。理想的には、このような製造プロセスは、最終ドーパントプロファイルが、い かなるその後のウェーハ処理ステップによってもその本来の注入されたプロファイルから 実質的に不変のままであるような、「注入されたままの(as-implanted)」ドーパントプ ロファイルを使用するべきである。理想的には、このプロセスは、プロセスの装置製造所 10

20



において利用可能な他の装置を変えることなく、装置が加えられたり省略されたり、統合 された流れに対応するプロセスステップが加えられたり取除かれたりするような、モジュ ール式のアーキテクチャに構築されるべきである。

【発明の概要】

【課題を解決するための手段】

【0049】

発明の要約

この発明に従って、一連のプロセスが用いられ、高圧トランジスタおよびDMOSトラ ンジスタが、低圧CMOSの完全に分離されたフローティングポケット、バイポーラトラ ンジスタ、ダイオードおよび受動回路構成要素と統合される。このプロセスは、高温処理 およびエピタキシの必要をなくし、最終ドーパントプロファイルが、いかなるその後のウ ェーハ処理ステップによってもその本来の注入されたプロファイルから実質的に不変のま まであるような、「注入されたままの」ドーパントプロファイルを使用する。それととも に、このプロセスは、IC上の他の装置を生産するために用いられるプロセスを変える必 要なく、装置がICに加えられたり省略されたりすることや、対応するプロセスステップ が統合された流れに加えられたり取除かれたりすることを可能にする、モジュール式のア ーキテクチャを形成する。

【 0 0 5 0 】

有利には、このプロセスはエピタキシャル層のない基板上で実行され、エピタキシャル 層の形成を含まない。

[0051]

これらの低温プロセスを使用すると、いくつかの独特の高圧装置および電源装置が製造 されてモジュール方式でICに統合され得る。ここに含まれるのは、分離されないラテラ ルDMOS、分離されない拡張されたドレインMOS装置またはドリフトされたMOS装 置、ラテラルトレンチDMOS、分離されたラテラルDMOS、JFETおよび空乏モー ド装置、ならびにP-Nダイオードクランプおよびレクチファイヤおよび基板に対して高 圧にフロートする低圧構成要素のための接合終端部である。

【0052】

分離されないDMOSを製造するプロセスは、フィールド酸化膜層を通したコンフォー マルドリフト領域の注入と、フィールド酸化膜層の第1の端部におけるドリフト領域内の そのドレイン領域の注入と、フィールド酸化膜層の第2の端部のゲート形成と、フィール ド酸化膜層の第2の端部近くのボディ領域の注入と、ボディ領域内のソース領域の注入と を含む。ドリフト領域およびボディ領域は、非ガウスの垂直ドーパントプロファイルを生 成するために、連鎖状の注入層によって形成されてもよい。分離されないDMOSは、ド レイン中心の形状で製造されてもよい。1つの実施例では、フィールド酸化膜層は省略さ れてもよく、非ガウスの垂直ドーパントプロファイルを生成するために、ドリフト領域お よびボディ領域は連鎖状の注入層で製造されてもよい。別の一連の実施例では、ラテラル DMOSは、より強固なアバランシェ耐性のある装置を生成するために、ツェナダイオー ドクランプを用いて形成されてもよい。装置は拡張されたドレインを伴って形成されても よく、ゲートはドレインを囲んでも囲まなくてもよい。

【0053】

分離されていない拡張されたドレインまたはドリフトされたMOS装置を製造するプロ セスは、ドレインを囲むことができるゲートに対して自己整合された拡張されたドレイン を備えたドレイン中心の装置を生成することができる。この装置は非ガウスウェルに形成 されてもよい。代替的実施例では、装置は非対称であってゲートはドレインを囲まない。 この非対称の構造を用いてCMOSの対が製造されてもよい。

【0054】

ラテラルトレンチDMOS(LTDMOS)を製造するプロセスは、トレンチゲートの 形成、トレンチの底部近くのレベルまで延在し得るドリフト層の形成、好ましくは注入エ ネルギおよび用量が変動する連鎖注入層を用いることによる注入されたままのボディの形 10

20

成、ならびにソース領域およびドレイン領域の形成を含み得る。この装置は、トレンチゲ ート中心の形状で製造され得る。LTDMOSは、コンフォーマルドリフト領域に囲まれ 得る深いドレイン領域を含んでいてもよい。装置はドレイン中心の形状に製造されてもよ い。装置は、半導体材料の表面にフィールド酸化膜セグメントを適切に配置することによ って、トレンチおよびドレインの近くにより深い部分を有するコンフォーマルドリフト領 域を含んでいてもよい。

【 0 0 5 5 】

分離されたラテラルDMOSを製造するプロセスは、典型的には基板と反対の導電性を 有する深い層を注入することを含む。フィールド酸化膜層の開口部を通して深い層を注入 することによって、深い層は受け皿の形になることができ、分離されたポケットを形成す るように、縁部がフィールド酸化膜層の縁部まで上向きに延在する。ボディ領域は、連鎖 注入層を用いて分離されたポケット内に注入されてもよい。ドリフト領域もまたポケット に注入されてもよい。代替的には、フィールド酸化膜層は省略されてもよく、その場合に は、深い層は実質的に平らである。分離されたポケットは、半導体表面から下向きに延在 して深い層と重なる、注入されたウェルを用いて形成されてもよい。ラテラルDMOSは ボディ領域に対して対称であり得る。

【0056】

接合電界効果トランジスタ(JFET)を製造するプロセスは、基板と反対の導電型を 有するドリフト領域の注入、ならびにドリフト領域内のソース、ドレインおよびボディ(ゲート)領域の注入を含んでいてもよい。ソース領域およびドレイン領域はドリフト領域 と同じ導電型であり、ボディ(ゲート)は基板と同じ導電型である。ドレイン領域は深い 連鎖注入層を含んでもよい。

【 0 0 5 7 】

空乏モードMOS装置を製造するプロセスは、半導体表面の上にゲートを形成すること と、ゲートに自己整合されたドリフト領域を注入することと、ソース領域およびドレイン 領域を注入することとを含み得る。そのプロセスはまた、深いドレイン領域を形成するよ うに連鎖注入層を用いることを含んでもよい。代替実施例では、ドリフト領域はゲートの 形成に先立って注入され、したがって、ゲートに自己整合されない。さらに別の実施例で は、深いコンフォーマルドリフト領域がゲートの形成に先立って注入される。先の実施例 の各々は、NPN寄生バイポーラ導電の開始を減じ、かつスナップバック効果を抑えるた めに、表面下シールドを含むよう修正されてもよい。空乏モード装置はまた、深いドレイ ンとしても機能し得る環状のサイドウォール分離ウェルが深い分離層に重ねられた、完全 に分離された形で製造されてもよい。

【 0 0 5 8 】

ダイオードを製造するプロセスは、アノードまたはカソードを形成するために複数の注 入層または連鎖注入層を用いることを含んでもよく、それによって、より深い部分が表面 部分よりも高濃度になる領域を形成する。分離されたダイオードは、深い層と、深い層に 隣接してアノード領域およびカソード領域を囲む環状ウェルとを注入することにより、形 成され得る。

【0059】

この発明のプロセスはまた、分離された P - 型ポケットを基板の上の高圧にフロートさ せるための終端縁部を形成するために用いられてもよい。プロセスの変形例は、レベル間 誘電体またはフィールド酸化膜層の上における金属またはポリシリコンのフィールドプレ ートの形成を含む。分離構造のサイドウォールを形成する N - ウェルは、フィールド酸化 膜層の下で横方向に延在することができる。別の実施例は、 N - ウェルの縁部と重なり、 フィールド酸化膜層の上に延在する部分を有するポリシリコンフィールドプレートを含む 。別の実施例では、終端は、 N - ウェルに接続された、レベル間誘電体またはフィールド 酸化膜層の下に延在する深い N - ドリフト領域を含む。いくつかの実施例では、分離構造 の床を形成する深い N 層は、分離されたポケットを越えて横方向に延在する。 【図面の簡単な説明】 10

20



 $\begin{bmatrix} 0 & 0 & 6 & 0 \end{bmatrix}$

【図1A】高圧および高電力の応用例で用いられるNMOSスイッチ負荷位相の概要図で ある。接地されたボディを備えたローサイドスイッチ(LSS)を示す図である。

【図1B】高圧および高電力の応用例で用いられるNMOSスイッチ負荷位相の概要図で ある。統合型ソース-ボディ短絡を備えた分離されたかまたは離散的なローサイドスイッ チ(LSS)を示す。

【図1C】高圧および高電力の応用例で用いられるNMOSスイッチ負荷位相の概要図で ある。接地されたボディを備えたハイサイドスイッチ(HSS)を示す。

【図1D】高圧および高電力の応用例で用いられるNMOSスイッチ負荷位相の概要図で ある。統合型ソース-ボディ短絡を備えた分離されたかまたは離散的なハイサイドスイッ チ(HSS)を示す。

【図1E】高圧および高電力の応用例で用いられるNMOSスイッチ負荷位相の概要図で ある。接地されたボディを備えたパストランジスタを示す。

【図1F】高圧および高電力の応用例で用いられるNMOSスイッチ負荷位相の概要図で ある。統合型ソース-ボディ短絡を備えた分離されたか離散的なACスイッチを示す。

【図1G】高圧および高電力の応用例で用いられるNMOSスイッチ負荷位相の概要図で ある。ボディバイアスジェネレータを備えた分離されたACスイッチを示す。

【図2A】ラテラルMOS装置におけるスナップバックの局面を示す図である。寄生NP Nの概略的なオーバレイを備えた装置の断面図である。

20 【図2B】ラテラルMOS装置におけるスナップバックの局面を示す図である。図2Aに 示される装置における衝撃イオン化の現象を示す。

【図2C】ラテラルMOS装置におけるスナップバックの局面を示す図である。装置の電 気的特性の I_D - V_{DS}グラフである。

【図2D】ラテラルMOS装置におけるスナップバックの局面を示す図である。装置の概 略的な表示である。

【図3A】ラテラルDMOS装置を製造する従来のプロセスを示す図である。完成した装 置の断面図を示す。

【図3B】ラテラルDMOS装置を製造する従来のプロセスを示す図である。自己整合さ れたボディ注入層を示す。

【図3C】ラテラルDMOS装置を製造する従来のプロセスを示す図である。ボディ拡散 を示す。

【図3D】ラテラルDMOS装置を製造する従来のプロセスを示す図である。チルト注入 層を用いた自己整合されたボディの形成を示す。

【図3E】ラテラルDMOS装置を製造する従来のプロセスを示す図である。自己整合さ れないボディ注入層を示す。

【図3F】ラテラルDMOS装置を製造する従来のプロセスを示す図である。ボディ拡散 の段階を示す。

【図3G】ラテラルDMOS装置を製造する従来のプロセスを示す図である。自己整合さ れないゲートの形成を示す。

【図4A】エピタキシャル層の高温接合分離の従来のプロセスを示す断面図である。 【図4B】エピタキシャル層の高温接合分離の従来のプロセスを示す断面図である。 【図4C】エピタキシャル層の高温接合分離の従来のプロセスを示す断面図である。 【図4D】エピタキシャル層の高温接合分離の従来のプロセスを示す断面図である。 【図4E】エピタキシャル層の高温接合分離の従来のプロセスを示す断面図である。 【図4F】エピタキシャル層の高温接合分離の従来のプロセスを示す断面図である。 【図4G】エピタキシャル層の高温接合分離の従来のプロセスを示す断面図である。 【図4H】エピタキシャル層の高温接合分離の従来のプロセスを示す断面図である。 【図4I】エピタキシャル層の高温接合分離の従来のプロセスを示す断面図である。 【図5A】分離されていないラテラルDMOSの低温製造を示す断面図である。 【図5B】分離されていないラテラルDMOSの低温製造を示す断面図である。

10

【図5C】分離されていないラテラルDMOSの低温製造を示す断面図である。 【図6】非ガウスのP - 型ウェルおよびコンフォーマルN - 型ドリフト領域を備えた分離 されていないラテラルDMOSの断面図である。

【図7】非ガウスのP-型ウェルとコンフォーマルN-型連鎖注入されたウェルを含むド リフト領域とを備えた分離されていないラテラルDMOSの断面図である。

【図8】非ガウスのP-型ウェルと均一なN-型ドリフト領域とを備えた分離されていな いラテラルDMOSの断面図である。

【図9】非ガウスのP-型ウェルと均一なN-型連鎖注入されたウェルを含むドリフト領域とを備えた分離されていないラテラルDMOSの断面図である。

【図10A】DMOSボディとしての非ガウスのP-型ウェルおよびアバランシェクラン 1⁻¹ プドレインを備えた分離されていないラテラルDMOSの断面図である。DMOSは浅い N-ドリフトドレイン領域を有する。

【図10B】DMOSボディとしての非ガウスのP - 型ウェルおよびアバランシェクラン プドレインを備えた分離されていないラテラルDMOSの断面図である。DMOSはドレ イン拡張部としての均一なN - 型の深いドリフト領域を有する。

【図10C】DMOSボディとしての非ガウスのP - 型ウェルおよびアバランシェクラン プドレインを備えた分離されていないラテラルDMOSの断面図である。DMOSはドレ イン拡張部としてのコンフォーマルN - 型ドリフト領域を有する。

【図10D】DMOSボディとしての非ガウスのP-型ウェルおよびアバランシェクラン プドレインを備えた分離されていないラテラルDMOSの断面図である。DMOSはドレ 20 イン拡張部としてのコンフォーマルN-型ウェルを有する。

【図11A】 P - ボディ(または P - ベース)を用いた、分離されていないラテラル D M O S のアバランシェクランピングの局面を示す図である。装置の断面図である。

【図11B】P-ボディ(またはP-ベース)を用いた、分離されていないラテラルDM OSのアバランシェクランピングの局面を示す図である。装置の概略的な表示である。 【図11C】P-ボディ(またはP-ベース)を用いた、分離されていないラテラルDM

OSのアバランシェクランピングの局面を示す図である。装置のI_D-V_{DS}電気的特性を示す。

【図11D】P - ボディ(またはP - ベース)を用いた、分離されていないラテラルDM OSのアバランシェクランピングの局面を示す図である。高圧での装置における等電位分 布を示す。

【図12】階層化されたドレインを備えた分離されていない拡張されたドレインPMOSの断面図である。

【図13】階層化されたドレインを備えた分離されていない拡張されたドレインNMOSの断面図である。

【図14】分離されていない拡張されたドレインCMOSの断面図である。

【図15A】ラテラルトレンチDMOSの製造を示す断面図である。

【図15B】ラテラルトレンチDMOSの製造を示す断面図である。

【図15C】ラテラルトレンチDMOSの製造を示す断面図である。

【図16A】均一な深いN-型のドリフトされたドレインを備えたトレンチラテラルDM 40 OSの構造を示す断面図である。

【図16B】均一な深いN-型のドリフトされたドレインを備えたトレンチラテラルDM OSの構造を示す上面図である。

【図17A】トレンチラテラルDMOSの変形例を示す図である。 N - ウェルドレインと 並置される P - ボディを示す。

【図17B】トレンチラテラルDMOSの変形例を示す図である。 P - ボディおよびN -ウェルドレインの最小フィールド酸化膜間隔を示す。

【図17C】トレンチラテラルDMOSの変形例を示す図である。拡張された均一なドリフト領域を示す。

【図17D】トレンチラテラルDMOSの変形例を示す図である。拡張されたコンフォー 50

10

マルドリフト領域を示す。

- 【図17E】トレンチラテラルDMOSの変形例を示す図である。 P-ボディと重なるN - ウェルドレインを示す。
- 【図17F】トレンチラテラルDMOSの変形例を示す図である。N-ウェルドレインを 有しない装置を示す。
- 【図18A】ドレインに囲まれたトレンチラテラルDMOSの構造を示す断面図である。
- 【図18B】ドレインに囲まれたトレンチラテラルDMOSの構造を示す。減じられたボ ディ幅を備えた装置の平面図である。
- 【図18C】ドレインに囲まれたトレンチラテラルDMOSの構造を示す。互い違いにな ったソース - ボディコンタクトを備えた装置の平面図である。
- 【図19A】分離されたラテラルDMOSの製造を示す断面図である。
- 【図19B】分離されたラテラルDMOSの製造を示す断面図である。
- 【図19C】分離されたラテラルDMOSの製造を示す断面図である。
- 【図20】コンフォーマルな深いドリフトドレイン領域を備えた分離されたラテラルDM OSの断面図である。
- 【図21】ドリフトされたドレイン領域として連鎖注入されたN-ウェルを備えた分離さ れたラテラルDMOSの断面図である。
- 【図22】浅いN-ドリフトドレイン領域を備えた分離されたラテラルDMOSの断面図 である。
- 20 【図23】均一な深いドリフトされたドレイン領域を備えた高圧JFETの断面図である
- 【図24】浅いLDDを備えた空乏モードNMOSの断面図である。
- 【図25】均一な深いドリフトされたドレイン領域を備えた空乏モードNMOSの断面図 である。
- 【図26】コンフォーマルな深いドリフトされたドレイン領域を備えた空乏モードNMO Sの断面図である。
- 【図27A】表面下ソースシールドを備えた空乏モードNMOSの変形例の断面図である 。浅いLDDドレインを備えた装置を示す。
- 【図27B】表面下ソースシールドを備えた空乏モードNMOSの変形例の断面図である 。均一な深いドリフトされたドレインを備えた装置を示す。
- 【図27C】表面下ソースシールドを備えた空乏モードNMOSの変形例の断面図である 。コンフォーマルな深いドリフトされたドレインを備えた装置を示す。
- 【図28】浅いLDDを備えた分離された空乏モードNMOSの断面図である。
- 【図29A】ツェナクランピングダイオードの断面図である。分離されていないN+から P-ウェル、およびN+からP-ベースまたはP-ボディを備えた装置を示す。
- 【図29B】ツェナクランピングダイオードの断面図である。分離されたN+からP-ベ ースまたはP-ボディを備えた装置を示す図である。
- 【図29C】ツェナクランピングダイオードの断面図である。分離されたN+からP-ウ ェルを備えた装置を示す。
- 【図29D】ツェナクランピングダイオードの断面図である。マルチストライプの分離さ 40 れたN - ウェルからP - ウェル埋込型ツェナを備えた装置を示す。
- 【図29E】ツェナクランピングダイオードの断面図である。分離されたP+からN-ベ -スを備えた装置を示す。
- 【図30A】分離された P-型ポケットの高圧終端の断面図である。
- 【図30B】分離された P-型ポケットの高圧終端の断面図である。
- 【図30C】分離されたP-型ポケットの高圧終端の断面図である。
- 【図30D】分離されたP-型ポケットの高圧終端の断面図である。
- 【図30E】分離されたP-型ポケットの高圧終端の断面図である。
- 【図30F】分離されたP-型ポケットの高圧終端の断面図である。
- 【図30G】分離されたP-型ポケットの高圧終端の断面図である。

【図30H】分離されたP-型ポケットの高圧終端の断面図である。 【図30I】分離されたP-型ポケットの高圧終端の断面図である。 【図30J】分離されたP-型ポケットの高圧終端の断面図である。 【図30K】分離されたP-型ポケットの高圧終端の断面図である。 【発明を実施するための形態】

【0061】

発明の詳細な説明

米国特許第6,855,985号は、注入されたままの接合分離構造を用いる全低温製 造方法を記載する。この方法は、分離拡散、エピタキシまたは高温プロセスの必要なしに 、完全に分離されたバイポーラ、CMOSおよびDMOS装置を達成するために、湾曲し た酸化膜を通して注入されたドーパントを備えた高エネルギかつ連鎖注入を利用する。 【0062】

この出願の主題は上記に言及された特許に関連し、さまざまな種類の新規な、または向 上した高圧装置およびDMOS装置、スナップバック予防、分離されたクランピングダイ オードおよびレクチファイヤの設計および統合、ならびに分離されたポケットにおける低 電圧装置を基板電位を超える高圧にフロートさせる方法に焦点を合わせる。

【0063】

本願明細書に記載された高圧装置の低温製造は前述の特許および特許出願に記載された モジュール式低温製造方法と互換性を有するが、モジュール式プロセスアーキテクチャに 必ずしも限定されるわけではない。

20

10

ウェーハ製造

[0064]

特に明記しない限り、本願明細書に記載された高圧および高電力装置の製造は上記で参照された特許と同じプロセスシーケンスを利用する。基本的なプロセスの概略は以下を含む。

- ・ フィールド酸化膜の形成
- ・ 平坦化を含むトレンチおよびトレンチゲートの形成
- 高エネルギ注入された深いドリフト層(ND)の形成
- 連鎖注入トレンチDMOSボディ(P-ボディ)の形成
- ・ リン高エネルギ注入された床分離(DN)の形成
- ・ 第1の連鎖注入された非ガウスのN-ウェル(NW1/NW1B)の形成
- ・ 第1の連鎖注入された非ガウスのP ウェル(PW1 / PW1 B)の形成
- ・ 第2の連鎖注入された非ガウスのN ウェル(NW2 / NW2 B)の形成
- 第2の連鎖注入された非ガウスのP ウェル(PW2 / PW2 B)の形成
- ・ 2 重ゲート酸化膜およびゲート電極の形成
- ・ N-ベース注入
- ・ P-ベース注入
- 第1のN-LDD注入(NLDD1)
- 第1のP-LDD注入(PLDD1)
- 第2のN-LDD注入(NLDD2)
- 第2のP-LDD注入(PLDD2)
- ・ サイドウォールスペーサの形成
- ESD注入
- N+注入
- P+注入
- ・ 高速熱アニール(RTA注入活性化)
- ・ 多層金属相互接続プロセス
- 不動態化

記載されたプロセスがドーパント再分布が僅かしかないかまたは全くない注入されたま まのドーパントプロファイルを利用するので、P-ウェルおよびN-ウェル注入がゲート

30

40

形成に先行し、トレンチゲート形成がDMOSボディ注入に先行し、N-LDDおよびP - LDD注入はゲート形成に続くがサイドウォールスペーサ形成に先行し、N+およびP + 注入がサイドウォールスペーサ形成に続くことが好ましいことを除いて、注入は実際に はいかなる順に実行されてもよい。このプロセスフローは、モジュール式であるよう設計 されているので、そのIC設計にいずれの組の装置が必要かに依存して、所与のICの製 造のための1つ以上のプロセスステップをなくすことが可能である。

[0065]

例として、表1は、この出願に記載された注入のための好ましい実施例および好ましい 条件範囲を要約する。

[0066]

【表1-1】

好ましい範囲 注入層 好ましい東絶例 (種類) (エネルギ,用量) (エネルヤ,用量) DN (P⁺) E= 1.0 MeV ~ 3.0 keV, Q= E= 2.0 MeV, Q= 2E13 cm⁻² 1E12~1E14 cm⁻² E= 400 keV ~ 1.2 MeV, Q= E= 800 keV. Q= 2E12 cm⁻² ND 深いドリフト $5E11 \sim 5E12 \text{ cm}^{-2}$ (P^{+}) $E = 600 \text{ keV}, Q = 2E12 \text{ cm}^{-2}$ E= 300 keV ~ 900 keV, Q= $5E11 \sim 5E12 \text{ cm}^{-2}$ E= 60 keV ~ 180 keV, Q= E= 120 keV, Q= 2E12 cm⁻² P- ボディ(B^{*}) E= 80 keV, Q= 4E12 cm⁻² $5E11 \sim 5E12 \text{ cm}^{-2}$ E= 40 keV \sim 120 keV, Q= $1E12 \sim 1E13 \text{ cm}^{-2}$ E= 240 keV, Q= 1E13 cm⁻² 第1の P-リエル+ E= 120 keV ~ 360 keV, Q= (B⁺) $E= 120 \text{ keV}, Q= 6E12 \text{ cm}^{-2}$ $5E12 \sim 5E13 \text{ cm}^{-2}$ E= 60 keV \sim 180 keV, Q= $1E12 \sim 1E13 \text{ cm}^{-2}$ E= 460 keV, Q= 5E12 cm⁻² E= 230 keV ~ 690 keV, Q= 第1のN-ウェル+ E= 160 keV, Q= 1E12 cm⁻² (P^+) 1E12 ~ 1E13 cm⁻² E= 80 keV \sim 240 keV, Q= $5E11 \sim 5E12 \text{ cm}^{-2}$

[0067]

10

20

30

【表1-2】

注入層	サチましい実施行り	好まい、範囲
(祖頻)	(エオルギ,用量)	(エオルギ、用量)
20 P- 7-1+	E= 460 keV, Q= 1E13 cm ⁻²	E= 230 keV $_{\sim}$ 690 keV, Q=
(B ⁺)	E= 160 keV, Q= 1E12 cm ⁻²	5E12 \sim 5E13 cm $^{-2}$
		E= 80 keV \sim 240 keV, Q=
		5E11 \sim 5E12 cm $^{-2}$
第2の N- ウェルキ	E= 950 keV, Q= 1E13 cm ⁻²	E= 500 keV $\sim $ 1.5 MeV, Q=
(P ⁺)	E= 260 keV, Q= 1E12 cm ⁻²	5E12 \sim 5E13 cm $^{-2}$
		E= 130 keV \sim 390 keV, Q=
		5E11 \sim 5E12 cm ⁻²
N- ベース (P*)	E= 300 keV, Q= 2E12 cm ⁻²	E= 150 keV $_{\sim}$ 450 keV, Q=
	E= 120 keV, Q= 9E12 cm ⁻²	5E11 \sim 5E12 cm ⁻²
		E= 60 keV \sim 180 keV, Q=
		5E12 \sim 5E13 cm $^{-2}$
P- ベ-ス (B ⁺)	E= 240 keV, Q= 6E12 cm ⁻²	E= 120 keV ~ 360 keV, Q=
	E= 100 keV, Q= 6E12 cm ⁻²	$1E12 \sim 1E13$ cm ⁻²
		E= 50 keV \sim 150 keV, Q=
		$1E12 \sim 1E13$ cm ⁻²
NLDD1 (P ⁺)	E= 80 keV, Q= 2E13 cm ⁻²	E= 40 keV \sim 160 keV, Q=
		5E12 \sim 5E13 cm ⁻²
PLDD1 (BF2 ⁺)	E= 80 keV, Q= 2E12 cm ⁻²	E= 40 keV \sim 160 keV, Q=
		5E11 \sim 5E12 cm $^{-2}$
NLDD2 (P ⁺)	E= 80 keV, Q= 6E12 cm ⁻²	E= 40 keV ~ 160 keV, Q=
		1E12 \sim 1E13 cm ⁻²
PLDD2 (BF2 ⁺)	E= 100 keV, Q= 3E12 cm ⁻²	E= 50 keV \sim 150 keV, Q=
		$1E12 \sim 1E13$ cm ⁻²
N+ (As ⁺)	E= 30 keV, Q= 5E15 cm ⁻²	E= 20 keV ~60 keV, Q= 1E15
		\sim 1E16 cm ⁻²
P+ (BF ₂ ⁺)	E= 30 keV, Q= 3E15 cm ⁻²	E= 20 keV ~ 60 keV, Q= 1E15
		\sim 1E16 cm ⁻²

30

10

20

40

50

[0068]

上記の注入のいくつかは、注入用量の合計が両面空乏拡散を支持するのに、またある場合にはアバランシェ降伏の開始に先立って層の完全な空乏を可能にするのに十分に低いので、高圧装置のドリフト領域を形成するのに潜在的に使用可能である。限定された注入用量(または電荷)の領域を十分に空乏化することによって装置における表面電界が高圧で減じられる現象はまた、「RESURF」、すなわち減じられた表面フィールド(reduce

(18)

d surface fields)の頭文字で呼ばれる。歴史的には、RESURFという用語は限定さ れた電荷のエピタキシャル層に用いられる一方、LDD、ドリフト領域またはドレイン拡 張部は注入された層を指す。浅いLDD領域が典型的にMOSゲートに自己整合される一 方で(ND注入層などの)高エネルギ注入された深いドリフト領域は典型的にはゲート形 成に先行することを除いては、浅いLDDの利点対深いドリフト領域の利点は本願明細書 では区別されない。

[0069]

この発明の1つの実施例では、上記の表における第1のウェルおよび第2のウェルは、 5 Vおよび12VのCMOSの製造のために用いられた5 Vおよび12VのP‐ウェルお よび N-ウェルを指す。5Vおよび12Vという用語は限定するように用いられるのでは なく、たとえば3Vおよび15V、12Vおよび30V、1.5Vおよび3Vなど、2つ の異なるP-型ウェル濃度および2つの異なるN-型ウェル濃度を説明するためだけに用 いられる。一般に、低圧ウェルは高圧ウェルよりも、特にシリコン表面の近くで高濃度ド ープされる傾向があるが、用量およびエネルギが異なるさまざまな注入の組合わせ、すな わち連鎖注入を含む非ガウスのドーパントプロファイルでは、低圧ウェルは、ピーク濃度 、平均濃度、または注入された電荷(用量)合計では必ずしも高い方ではない。高圧ウェ ルはまた、低圧装置用に最適化されたN-ウェルよりも深い傾向がある。1つの実施例で は、たとえば5 V の C M O S 用 N - ウェルおよび P - ウェルは、 0 . 4 ~ 0 . 5 ミクロン の平均投影範囲の注入を利用する一方で、12VのCMOSに必要とされるウェルは、活 性な領域の深さで0.7~1.1ミクロンの平均投影範囲を有している。フィールド酸化 膜の下の深さは、注入中の層の厚さによって粗く減じられる。深いN-型ドリフトは、活 性な領域において、12Vのウェルに類似した、またはわずかにより深い深さを有しても よい。

 $\begin{bmatrix} 0 & 0 & 7 & 0 \end{bmatrix}$

ドリフト領域または拡張されたドレインなどのウェルの適用可能性は、アバランシェの 開始における二次元の電界分布に依存する。非ガウスおよびレトログレードドーパントプ ロファイルでは、表面電界および破壊電圧は、純粋なガウスドーパントプロファイルを含 む従来の拡散ウェルにおいてほどは簡単には濃度を追跡しない。

[0071]

- 30 この観察と一致して、続く図では、各ウェルが2つの図式要素によって記載される。た とえば第1のP‐ウェルとしてPW1とラベル付けされた頂部部分と、第1の埋込型P‐ ウェルとしてPW1Bとラベル付けされた埋込まれた部分またはより深い部分とである。 ウェルの頂部部分の下に埋められるために、埋込部分はより高エネルギで注入されてより 大きな深さに達する。典型的には、ウェルの埋込部分はより高用量の注入をも用いて表面 部分より高いピーク濃度を示す。すなわち、製造のためには必要ではないが、ドーパント プロファイルがレトログレードして、表面よりもバルクにおいて、より高濃度となる。レ トログレードするプロファイルは、従来の拡散接合を用いては、以前に記載された費用の かかるエピタキシャル蒸着および高温埋込層拡散の必要なしに生成することができない。 [0072]
- 実際、ウェルは異なるエネルギおよび注入用量のいかなる数の注入層も含むことができ 低圧CMOSおよび高圧装置の両方の製造に有用な任意のドーパントプロファイルを形 成する。明瞭にするために、頂上および底部のウェル部分は、区別できるよう、しかし集 団的に言及され、その組合わせは1つとして記載される。たとえば、PW1およびPW1 Bは合わせて第1のP - ウェル(たとえば5Vの装置用)を含む。その一方でPW2およ び Р W 2 B は合わせて高圧での動作のための第 2 のウェルを含む。一般に、より低濃度ド ープされる第2のウェルは、高圧ドリフト領域として動作するためのよりよい候補である が、実際はその表面濃度がより高い場合にはより悪い候補となりかねない。原則としては 、高圧装置においてピーク濃度および電界が半導体のより深い、すなわち表面から遠い場 所で生じるよう設計することにより、結果として高圧で有用なより強固な装置となるはず である。

10

[0073]

前述のプロセスアーキテクチャを用いると、いくつかの独特の高圧および高電力装置が 製造されてモジュール式でICに統合することができる。これらの新しい高圧装置は、分 離されていないラテラルDMOS、分離されていない拡張されたドレインMOS装置また はドリフトされたMOS装置、ラテラルトレンチDMOS、分離されたラテラルDMOS 、JFETおよび空乏モード装置、ならびにP-Nダイオードクランプおよびレクチファ イヤならびに基板に対して高圧にフロートする低圧構成要素のための接合終端部を含む。 【0074】

分離されていないラテラルDMOS

本願明細書に記載された低温製造方法を用いて製造される1つの種類の高圧トランジス ¹⁰ タは、分離されていないラテラルDMOSトランジスタである。

【0075】

分離されていないラテラルDMOSトランジスタ200の製造は、図5A-図5Cの断面に示される。そのプロセスは、輪郭をとる酸化膜を通して低濃度ドープされたN-型ドリフト領域の高エネルギイオン注入を含んでいる。図5Aに示されたように、(たとえば)LOCOSを用いて基板201に形成されたフィールド酸化膜層204の輪郭をとる注入層は、フォトレジスト202によって選択的にマスキングされ、高エネルギのリンドリフト注入で注入され、不均一なコンフォーマルドリフト領域203を形成する。これは酸化膜204の下により浅い部分203Aと、フィールド酸化膜層204によって覆われない活性領域の下により深い部分203Bおよび203Cとを備える(注:本願明細書に用いられた用語「コンフォーマルな」は、(a)半導体材料の表面で層(しばしば酸化膜層)を通した注入によって形成され、(b)半導体材料におけるその垂直の厚さおよび / または深さが、表面層に形成されたいかなる開口部も含む表面層の厚さおよび / または他の機構に従って変動する、ドーパントの領域または層を指す)。マスク202に浸透する注入層はない。より深い活性領域203Bおよび203Cの積算電荷Qの合計はより浅いドリフト領域203Aより大きい。シリコン中にある電荷の合計は以下によって与えられる

【0076】 【数1】

 $Q = \int N(x) dx$

[0077]

ここで活性領域×₁ = 0 の場合、すなわちシリコン表面である。フィールド酸化膜の下の 注入層については、×₁はフィールド酸化膜と下部シリコンとの間のインターフェースで ある。注入層が両方の領域で同じなので、フィールド酸化膜の下のシリコンにおけるドー パントは活性領域におけるよりも少ない。酸化膜がない場所から完全な厚さとなるまでの 遷移領域、すなわちバーズビーク領域の下においては、ドリフト電荷の合計は階層化され ている。これは開示された製造プロセスの自然な生成物である。

【0078】

図5Bに示されるように、P-型ウェル206がフォトレジストマスク205を通した イオン注入によってドリフト領域203に隣接した領域に導入される。最終装置では、こ のP-ウェルはラテラルDMOSのボディとして機能するが、ゲート形成に先行するので 、トランジスタのゲートに自己整合しない。表面の近くにそのピーク濃度があって深さが 増大するにつれてモノリシックに濃度が低下する従来の拡散ウェルと異なり、P型ウェル 206はホウ素の高エネルギイオン注入、好ましくは用量とエネルギが異なる一連のホウ 素注入層を含むホウ素連鎖注入層によって形成される。連鎖注入層はいかなる数の注入層 も含んでもよいが、図面では2つの領域によって図解で表わされる。単一のマスクを通し て、かつエピタキシの使用なしでイオン注入によって形成される表面層 PW1 および表面

30

20

40

下層 PW1 Bである。好ましい実施例では、より深い層は表面ウェルより高濃度である。 【 0 0 7 9 】

図5 Cでは、N-ウェル207がN型ドリフト領域203 C内のDMOSドレイン領域 に導入されて、トランジスタのドレイン抵抗を減じ、ドレインにおける電界をさらに形成 し、プレアバランシェ衝撃イオン化を減じる。高温拡散からのドーパント再分布を回避す るために、N-ウェル207はリンの高エネルギイオン注入、好ましくは用量とエネルギ が異なる一連のリン注入層を含むリン連鎖注入層によって形成される。連鎖注入層はいか なる数の注入層も含んでもよいが、図面では2つの領域によって図解で表わされる。単一 のマスクを通して、およびエピタキシの使用なしでイオン注入によって形成される表面層 NW1および表面下層NW1Bである。好ましい実施例では、より深い層は表面のウェル より高濃度である。

【0080】

断面は第1のP - ウェル206および第1のN - ウェル207を示し、これらは5Vの CMOSのために用いられる、たとえばP - ウェルPW1およびN - ウェルNW1を表わ し、さらに、他の電圧CMOS、たとえば12V、20Vの装置のために最適化されたP W2およびNW2などの第2のP - ウェルおよび第2のN - ウェルを利用することも可能 である。

【0081】

ウェル形成後、ゲート酸化膜209が成長し、ポリシリコン層が堆積しパターニングさ れてゲート208を形成する。このゲートは、好ましくはP-型ウェル206の部分およ ²⁰ びドリフト層203の部分の上に位置決めされ、適切なトランジスタ作用を保証する。 【0082】

全低温製造および完全にモジュール式のプロセスアーキテクチャへの統合とは別に、N チャネルラテラルDMOS装置200は、従来の方法で製造されたラテラルDMOSに対 して他の利点がある。この利点は、ウェル表面濃度が低いことに起因するさほど熱くない キャリヤの生成に対応してゲートの下の表面電界が低いこと、アバランシェ降伏をバルク に向かって半導体の表面から遠ざかるように強制する、P-ウェル206のより高濃度ド ープされたより深い部分からの表面下の電界が強化されること、および、活性領域の上に 位置するゲート208の長さがより短いことに起因して、利得が向上し、オン抵抗が低い ことを含み、この短いゲートは連鎖注入されたP-ウェル206のほぼ垂直のサイドウォ ール接合によって可能になっている。対照的に、拡散ウェルDMOSは、高温拡散ウェル のより大きな横方向寸法をカバーするために、より長いゲートを必要とする。

【0083】

非ガウスP-型ウェルおよびコンフォーマルN-型ドリフトを用いるドレイン中心のラ テラルDMOS220の一例が図6の断面図に示される。装置は、N-ウェルドレイン2 35を備えたフィールド酸化膜層222に一致するドリフト223、N+ドレイン236 、低濃度ドープした拡張部230を備えたN+ソース228、P+ボディコンタクト22 9、ゲート酸化膜225の上に形成される重なったシリサイド227を備えたポリシリコ ンゲート226、レベル間誘電体(ILD)233、およびコンタクトバリヤ金属232 を備えた金属相互接続231を含む。活性なゲートの縁部から活性なN‐ウェルNW1の 縁部まで測定されるドリフト長さ L_{D1}は、実質的に製造プロセスを変更することなく、装 置の破壊電圧を選択するよう調整することができる。この装置では、DMOSボディは、 ストライプのジオメトリまたは環状のジオメトリを含み得るP-ウェル224Aおよび2 2.4.Bによって、すべての側面またはいくつかの側面でドレインを囲んで形成される。 (注:本願明細書に用いられる「環状の」という用語は、ICチップにおける機構を横方向 に囲む、ドープした領域または他の構造を指す。環状領域または構造は、円形、正方形、 長方形、多角形、または他のいかなる形状でもよく、環状領域または他の構造は、それが 横方向に囲む機構に接していても接していなくてもよい)。示されるように、P-ウェル は、頂部部分PW1および表面下部分PW1Bにより表わされる非ガウスか、非モノリシ ックなプロファイルを含み、好ましい実施例では、PW1BはPW1よりも高濃度にドー

30

10

プされ、代替実施例では、 P - ウェル 2 2 4 A および 2 2 4 B は、用量およびエネルギが 異なる一連の連鎖注入を含む。

【0084】

図7は、非ガウスのP-型ウェルおよびコンフォーマルN-型の連鎖注入されたウェル を含むドリフトを備えた分離されていないラテラルDMOS240を断面図で示す。この 装置は、フィールド酸化膜層242に一致したドリフト243、N+ドレイン256、低 濃度ドープした拡張部250を備えたN+ソース248、P+ボディコンタクト249、 ゲート酸化膜245の上に形成される重なったシリサイド247を備えたポリシリコンゲ ート246、ILD253、およびコンタクトバリヤ金属252を備えた金属相互接続2 51を含む。この装置では、DMOSボディは、ストライプのジオメトリまたは環状のジ オメトリを含み得るP-ウェル224Aおよび224Bによって、すべての側面またはい くつかの側面でドレインを囲んで形成される。P-ウェル244Aおよび244Bの各々 は、頂部部分PW1および表面下部分PW1Bにより表わされる非ガウスまたは非モノリ シックなプロファイルを含んで示され、好ましい実施例では、PW1BはPW1よりも高 濃度にドープされ、代替実施例では、P-ウェル224Aおよび224Bは、用量および エネルギが異なる一連の連鎖注入層を含む。

【0085】

連鎖注入されたN-ウェルから構築されるドリフト243は、深い部分NW1Bおよび より浅い部分NW1を含む。より浅い部分NW1は243Bなどの活性領域に位置する。 243Aなどの非活性領域は深い部分NW1Bのみを含み、ゲート酸化膜245の下の電 界を増大させることなく直列ドレイン抵抗を減じる。活性なゲートの縁部から活性なN-ウェルNW1の縁部まで測定されるドリフト長さL_{D1}は、実質的に製造プロセスを変更す ることなく、装置の破壊電圧を選択するよう調整することができる。一般に、ドリフトに おいて積算電荷の合計がより大きいことは、低圧のドリフトされたドレイン装置において 好ましい。第1のN-ウェルおよびP-ウェルは、ドーパントプロファイルおよび装置の 意図する電圧範囲に依存して、さまざまな組合わせにおける第2のN-ウェルおよびP-ウェルによって置換されてもよい。

[0086]

図8は、(フィールド酸化膜の下ではなく)活性な領域でのみ形成される非ガウスのP -型ウェルおよびN-型ドリフトを含む分離されていないラテラルDMOS260を断面 で示す。この装置は、ドリフト263、N-ウェルドレイン265、N+ドレイン276 、低濃度ドープした拡張部270を備えたN+ソース268、P+ボディコンタクト26 9、ゲート酸化膜265の上に形成される重なったシリサイド267を備えたポリシリコ ンゲート266、ILD273、およびコンタクトバリヤ金属272を備えた金属相互接 続271を含む。この装置では、ストライプのジオメトリまたは環状のジオメトリを含み 得るP-ウェル264Aおよび264Bによって、すべての側面またはいくつかの側面で ドレインを囲んで形成される。P-ウェルは、頂部部分PW1および表面下部分PW1B により表わされる非ガウスまたは非モノリシックなプロファイルを含んで示され、好まし い実施例では、PW1BはPW1よりも高濃度にドープされ、代替実施例では、P-ウェ ル264Aおよび264Bは、用量およびエネルギが異なる一連の連鎖注入層を含む。 【0087】

高エネルギ注入されたドリフト層NDから構築されたドリフト263は、アバランシェ 特性および破壊特性のために最適化される。ドリフト層NDを形成するためにさまざまな 用量およびエネルギの複数の注入層が組合わせられ得る。ゲートの縁部からN-ウェルN W1の縁部まで測定されるドリフト長さL_{D1}は、実質的に製造プロセスを変更することな く、装置の破壊電圧を選択するよう調整することができる。一般に、ドリフトにおいて積 算電荷の合計がより大きいことが低圧のドリフトされたドレイン装置において望ましい。 第1のNウェルおよびP-ウェルは、ドーパントプロファイルおよび装置の意図した電圧 範囲に依存して、さまざまな組合わせにおける第2のN-ウェルおよびP-ウェルによっ て置換されてもよい。 10

20



[0088]

ソース金属相互接続271Aおよび271Cは、ドリフト263の部分と重なるように ゲート266の上に、およびこれを越えて延在して示される。この任意のレイアウトは、 ゲートの端部の近くに集まっている電界を減じるフィールドプレートとしてソース金属が 機能することを可能にし、それによって、DMOS260の破壊電圧を増大させる。同様 に、このレイアウトが任意であり、この説明における他のすべてのDMOS装置に適用さ れてもよいことに注意されたい。

(23)

[0089]

図9は、非ガウスのP-型ウェルおよび均一なN-型の連鎖注入されたウェルを含むド 10 リフト領域を備えた分離されていないラテラルDMOS280を断面図で示す。この装置 は、(フィールド酸化膜の下ではなく)活性領域のみで形成された連鎖注入されたN-ウ ェル283を含むドリフト、N+ドレイン296、低濃度ドープした拡張部290を備え たN+ソース288、P+ボディコンタクト289、ゲート酸化膜285の上に形成され る重なったシリサイド287を備えたポリシリコンゲート286、ILD282、コンタ クトバリヤ金属292を備えた金属相互接続291を利用する。この装置では、DMOS ボディは、ストライプのジオメトリまたは環状のジオメトリを含み得るP-ウェル284 A および 2 8 4 B によって、すべての側面またはいくつかの側面でドレインを囲んで形成 される。 P - ウェル 2 8 4 A および 2 8 4 B の各々は、頂部部分 P W 1 および表面下部分 PW1Bにより表わされる非ガウスまたは非モノリシックなプロファイルを含んで示され 、好ましい実施例では、PW1BはPW1よりも高濃度にドープされ、代替実施例では、 P - ウェル284Aおよび284Bは、用量およびエネルギが異なる一連の連鎖注入層を 含む。

[0090]

連鎖注入されたN-ウェル283から構築されたドリフトは、頂部部分NW1および表 面下部分NW1Bにより表わされる非ガウスまたは非モノリシックなプロファイルを含み 、好ましい実施例では、NW1BはNW1よりも高濃度にドープされ、代替実施例では、 N - ウェル283は、用量およびエネルギが異なる一連の注入層を用いて構築される連鎖 注入層を含む。

[0091]

30 ゲート286の縁部からN+ドレイン296の縁部まで測定されるドリフト長さしれは 、実質的に製造プロセスを変更することなく、装置の破壊電圧を選択するよう調整するこ とができる。一般に、ドリフトにおいて積算電荷の合計がより大きいことが低圧のドリフ トされたドレイン装置において好ましい。第1のN-ウェルおよびP-ウェルは、装置の ドーパントプロファイルおよび意図した電圧範囲に依存して、さまざまな組合わせにおけ る第2のN - ウェルおよびP - ウェルによって置換されてもよい。

[0092]

図9では、N+ソース288はP+ボディコンタクト289から離されて示され、ソー ス金属相互接続291Bはボディ金属相互接続291Aから離されて示される。この任意 のレイアウトは、ソース電圧がソース - ボディ破壊電圧(典型的には数ボルト)の制限内 でボディ電圧を越えてフロートすることを可能にし、DMOS280を通して流れる電流 の感知を可能にするために用いられ得る。同様に、このレイアウトが任意であってこの説 明での他のすべてのDMOS装置に適用されてもよいことに注意されたい。

[0093]

図6-図9に示される多くの機構は例示目的でしかなく、これらの構造への修正がこの 発明の範囲内であることに注意されたい。図6の低濃度ドープしたソース拡張部230は 、たとえば、LDMOS装置の動作には必要でなく、この領域がさらに高濃度ドープした ソース拡張部と置換され得る代替実施例によって、実際によりよいオン状態特性が与えら れ得る。これらの例において単一のレベルの金属相互接続しか示されていないが、好まし い実施例は当然に、DMOS装置のオン抵抗を低下させる役目をし、さらにソースおよび /またはドレインフィールドプレート、ゲートのための内部バスなどを形成することがで

きる付加的なレベルの金属化を含む。金属化層はILD層内に延在するよう示されるが、 他の好ましい実施例は、ILD層のコンタクトホールを満たすための金属プラグ(たとえ ばタングステン)、およびILD層の上の平坦な金属化層を用いるだろう。フィールド酸 化膜層はLOCOSを含むように示されるが、堆積した、または成長し、エッチバックさ れた酸化膜、埋込まれた酸化膜、および非酸化膜誘電材料などの代替構造もまた使用され 得る。

【0094】

図10A-図10Dは、ツェナダイオードクランプを備えた前述のラテラルDMOSの 修正例を示す。これは、たとえ破壊電圧がクランプの存在によって減少しても、より強固 なアバランシェ耐性のある装置を生産する。丈夫さが増大することは、MOSゲートから 遠く離れた、ドレインの下のバルクシリコンに対してアバランシェを強制することに起因 する。

【0095】

図10AのラテラルDMOS300では、たとえば、ツェナクランプは、N+ドレイン 311の下に位置するP-ウェル319を含む。同じP-ウェル注入ステップが用いられ てP-ウェル319およびP-ウェル302、ラテラルDMOS300の非ガウスのボデ ィを形成することができる。代替的には、異なるP-ウェル注入ステップが用いられてP -ウェル319および302を形成することができる。示されるようなP-ウェル319 および302は、頂部部分PW1および表面下部分PW1Bにより表わされる非ガウスま たは非モノリシックなプロファイルを含む。好ましい実施例では、PW1BはPW1より も高濃度にドープされ、代替実施例では、用量およびエネルギが異なる複数の注入層の連 鎖注入層を含む。この装置におけるドレイン拡張部は浅いN-ドリフト310を含み、そ れはまた12VのNMOS装置にも用いられ得る。装置の残りの要素は前述のラテラルD MOSに類似し、N+ソース304、P+ボディコンタクト303、ゲート酸化膜307 、ポリゲート308、シリサイド309、サイドウォールスペーサ306、N-ソース拡 張部305、ILD315、バリヤ金属312、および金属相互接続313を含む。

アバランシェクランプラテラルDMOS320は、図8のDMOS260の電圧クラン プバージョンに類似し、高エネルギ注入ドリフト330および P - ウェルクランプ334 とともに図10Bに示される。

【0097】

アバランシェクランプラテラルDMOS340は、図6のDMOS220の電圧クラン プバージョンに類似し、コンフォーマル高エネルギ注入ドリフト350およびP-ウェル クランプ342Bとともに図10Cに示される。

【0098】

別のアバランシェクランプラテラルDMOS340は、図7のDMOS240の電圧ク ランプバージョンと類似し、連鎖注入されたN-ウェル370AをP-ウェルクランプ3 62Bを備えたドリフトとして用いて、図10Dに示される。

【0099】

図10A-10Dの装置が、対称なものとして、装置の中心線が図面の右側にあるよう ⁴⁰ に示されることに注意される。しかしながら、これが必要というわけではない。 【0100】

ドレイン電圧クランプもまた、P-ウェルよりも浅いP-型領域を用いて達成すること ができる。図11AのラテラルDMOS380では、たとえば、ツェナクランプは、N+ ドレイン393の下に位置するP-ベースまたはP-ボディ394を含む。P-ウェル3 82はラテラルDMOS380のボディを形成し、そこに頂部部分PWIおよび表面下の 部分PW1Bによって表わされる非ガウスか、または非モノリシックなプロファイルを含 む。好ましい実施例では、PW1BはPW1よりも高濃度にドープされ、代替実施例では 用量およびエネルギが異なる複数の注入層の連鎖注入層を含む。この装置におけるドレイ ン拡張部は浅いN-ドリフト領域392を含み、それはまた12VのNMOS装置にも用 30

20

いられ得る。装置の残りの要素は前述のラテラルDMOS装置に類似し、N+ソース384、P+ボディコンタクト383、ゲート酸化膜387、ゲート388、シリサイド389、サイドウォールスペーサ386、N-ソース拡張部385、ILD391、バリヤ金属396、および金属相互接続395を含む。

【0101】

図11Bのサブ回路概略図400は、統合されたラテラルDMOS電圧クランプの概念 を概略的に示し、NMOS401はN-チャネルDMOSを示し、ダイオード402は、 クランプされないトランジスタのBV_{DSS}を表わし、ツェナダイオード403は統合され たドレイン電圧クランプを示す。

【0102】

図11Cは、電圧クランプラテラルDMOSのI_D - V_{DS}特性410を例示する。曲線 412、413、414および415のグループは、増大するゲート駆動に対応する、増 大するドレイン電流を表わす。より大きな電流においては、最大保持電圧BV_{CER}は、事 実上ゲート駆動と無関係に曲線416によって示される。この電圧は、曲線411によっ て示されるオフ状態破壊BV_{DSS}よりも実質的に下である。BV_{DSS}破壊411からより低 いBV_{CER}値416までのスナップバックは、結果として過電流および装置損傷を生じ得 る。スナップバックを完全に回避するために、曲線418として示されるツェナ降伏電圧 BV_{Z2}を、BV_{CER}416よりも下に設定しなければならない。この程度の電圧クランプ が電圧クランプされたラテラルDMOSの動作電圧範囲を過度に制限することもある。曲 線413が実質的な負性抵抗を示すが、スナップバックを起動するには一定の電流レベル I_{D1}が必要であることに注意すると、曲線417によって示された、BV_{DSS}より低いが BV_{CER}より大きいクランプ電圧BV_{Z1}が、実質的に動作電圧範囲を制限することなく強 固な動作を達成するのに十分であろう。

【0103】

図11Dは、ドレイン電圧クランプのクランプ作用および等電位線438に対するその 効果を示す、単純化された断面図430である。この装置では、N+ドレイン439上に 与えられた電圧はN-ドリフト440を空乏化させ、それが等電位線438が電圧増分0 、V₁、V₂およびV₃でドリフト領域435にわたって広がることを可能にし、それによ ってゲート酸化膜432およびゲート433の近くの低い電界を維持する。P-型層43 7の作用は、等電位線438を一緒に圧縮してこの領域の破壊を強制し、ゲート433か らはるかに遠いドレイン439の下の電界を増大させることである。

30

10

20

【0104】

要約すると、本願明細書に記載されたドレイン電圧クランプ方法は、破壊場所をゲート から遠くへ動かすことによりラテラルDMOSアバランシェ性能を向上させ、装置破壊を 減じてEOSにさらされた装置の残存率を向上させる。

【 0 1 0 5 】

分離されていない拡張されたドレインMOS

ドレインアバランシェクランプ概念はまた、低濃度ドープしたドレイン(LDD)ドレ イン拡張されたMOSトランジスタを含む、ラテラルDMOS以外の装置にも適用するこ とができる。このような装置では、ドレイン拡張部または「ドリフト」L_Dの長さはゲー トのサイドウォールスペーサよりも一般に長く、典型的には0.5ミクロンから最大数十 ミクロンまでの長さである。より高濃度にドープされたウェルまたはボディがゲートの下 に延在するソースを囲むラテラルDMOSと異なり、非DMOS装置は少なくとも活性領 域内では横方向に均一なウェル濃度を用いる。本願明細書に記載された装置におけるP‐ ウェルおよびN‐ウェルのドーププロファイルは注入されたままであり、長い高温拡散を 必要とする従来の手段を通して生成されるのではない。したがって、装置における垂直、 すなわちウェーハの表面に対して垂直のドーパントプロファイルは、オン状態の導電特性 およびオフ状態の遮断特性の両方を最適化するために用いられる非ガウスプロファイルお よび非モノリシックプロファイルを含むことができる。 【0106】

このセクションでは、表題「分離されなかった」は、1つ以上の装置の下で床分離を形 成するために用いられる専用注入層である、装置における高エネルギ注入DN層の欠如を 指す。いずれのP-ウェルもDN注入層なしで電気的にP-型基板に短絡され、これはす べての分離されていないNMOSトランジスタのボディまたはチャネルが必然的に接地さ れることを意味する。他方ではP-チャネル装置がN-ウェルに形成され、DN層の必要 なしに当然に自己分離される。しかしながら、N-ウェルの表面下部分が典型的にはDN 層ほど高濃縮でないので、(P-型ドレインがN-ウェルに対して順方向にバイアスされ る場合)寄生PNP導電に起因する基板電流を防ぐN-ウェルの能力は、DN層がPMO S N - ウェルを囲む場合ほどには十分ではない。

(26)

[0107]

図12は、分離されていない拡張されたドレインPMOS450の断面図を示す。示さ れる装置は対称かつドレイン中心である。すなわち示されるように、P+ドレイン463 が、ゲート458(シリサイド459を含む)、ソース454およびN+ウェルコンタク ト453に両側で囲まれる。装置はストライプのジオメトリを用いて構築されてもよく、 または完全に囲まれた長方形もしくは多角形の形状を構成してもよい。ゲート酸化膜45 7は、高圧装置のための第1の薄いゲート酸化膜またはより厚いゲート酸化膜を含んでも よい。自己整合したP-ドリフト層462のドリフト長さLn は、サイドウォールスペー サ460によるのではなく、ゲート458からP+ドレイン463までの距離によって決 定される。サイドウォールスペーサ460が存在する結果として、低濃度ドープしたソー ス領域455が形成される。この領域は、低圧PMOS装置と互換性をもつ既存のLdd 注入を用いて注入されてもよく、またはPMOS450のために最適化された専用注入を 用いてもよい。ILD461を通したコンタクトは下部のバリヤ金属464を備えた金属 相互接続465を用いてなされる。

示されたように、N-ウェル452A、452Bは、頂部部分NW1および表面下の部 分NW1Bによって表わされる、非ガウスか、非モノリシックなプロファイルを含む。好 ましい実施例では、NW1BはNW1よりも高濃度にドープされ、代替実施例では、N-ウェル452A、452Bは、用量およびエネルギが異なる一連の連鎖注入層を含む。N - ウェル452A、452Bがフィールド酸化膜層456の後に形成されるので、領域4 52Bによって示されるように、フィールド酸化膜の下のその接合深さはより浅く、領域 452BはN‐ウェルの埋込まれた部分NW1Bのみを実質的に含むことができる。埋込 まれた部分NW2Bを備えた第2のウェルNW2が、第1のN-ウェルを置換するように 用いられてもよい。

[0109]

ドレイン拡張部またはドリフト領域462は、ゲート458およびフィールド酸化膜層 456の後に好ましくは形成される浅い注入部を含み、したがって、これらの層に完全に 自己整合される。示されるように、ドリフト領域462はゲート458によって囲まれ、 フィールド酸化膜層456には接触も当接もしない。

40 P - ボディ注入層、 P - ベース注入層または別の専用注入層のいずれかを含む任意の P B層466はP+ドレイン463を囲んで導入され、濃度を階層化することによりドレイ ンを囲む表面電界を減じる。表面電界を減じることに加えてさらに、表面下のアバランシ ェを通してドレイン破壊を低下させることにより、トランジスタのアバランシェ耐性を向 上させることができる。PMOS450では、このバルクアバランシェは、ダイオード4 69、P+ドレイン463を含む電圧クランプ、PB層466およびN-ウェル452A として概略的に表わされる。

[0111]

図13は、PMOS450と類似した分離されていない拡張されたドレインNMOS4 70の断面図を示す。示されるようなNMOS470は対称かつドレイン中心である。N + ドレイン 4 8 3 は、ゲート 4 7 8 (シリサイド 4 7 9 を含む)、ソース 4 7 4、および

10

20

N + ウェル - コンタクト473によって両側で囲まれる。装置はストライプのジオメトリ を用いて構築されてもよく、または完全に囲まれた長方形もしくは多角形の形状で構成さ れてもよい。ゲート酸化膜477は、高圧装置のための第1の薄いゲート酸化膜またはよ り厚いゲート酸化膜を含んでもよい。自己整合されたN - ドリフト領域482の長さL_{D1} は、サイドウォールスペーサ480によるのではなく、ゲート478からN + ドレイン4 83への距離によって決定される。サイドウォールスペーサ480が存在する結果として 、低濃度ドープしたソース領域475が形成される。低濃度ドープしたソース領域475 は、低圧NMOS装置と互換性をもつ既存のLdd注入を用いて注入されてもよく、また はNMOS470のために最適化された専用注入を用いてもよい。ILD481を通る接 触は、下部バリヤ金属484を備えた金属相互接続485を用いて行なわれる。 【0112】

示されるように、 P - ウェル 4 7 2 A、 4 7 2 B は、頂部部分 P W 1 および表面下部分 P W 1 B を表わす、非ガウスか、非モノリシックなプロファイルを含む。好ましい実施例 では、 P W 1 B は P W 1 よりも高濃度にドープされ、代替実施例では、 P - ウェル 4 7 2 A、 4 7 2 B は、用量およびエネルギが異なる一連の連鎖注入層を含む。 P - ウェル 4 7 2 A、 4 7 2 B がフィールド酸化膜層 4 7 6 の後に形成されるので、フィールド酸化膜層 4 7 6 の下のその接合深さは領域 4 7 2 B におけるように浅く、 P - ウェルの埋込まれた 部分 P W 1 B のみを実質的に含むことができる。埋込まれた部分 P W 2 B を備えた第 2 の ウェル P W 2 は第 1 の P - ウェルを置換するように用いられてもよい。

【0113】

ドレイン拡張部またはドリフト領域482は、ゲート478およびフィールド酸化膜層 476の後に好ましくは形成される浅い注入層を含み、したがって、これらの層に完全に 自己整合される。示される装置では、ドリフト領域482はゲート478によって囲まれ 、フィールド酸化膜層476には接触も当接もしない。

【0114】

N - ボディ注入層、N - ベース注入層または別の専用注入層のいずれかを含む任意のN B層486がN+ドレイン483を囲んで導入され、濃度を階層化することによりドレイ ンを囲む表面電界を減じる。表面電界を減じることに加えてさらに、表面下のアバランシ ェを通してドレイン破壊を低下させることによりトランジスタのアバランシェ耐性を向上 させることができる。

【0115】

分離されていないドレイン拡張部PMOS450およびNMOS470は装置に対して 修正することができ、そこでドレインはすべての側においてゲートによって囲まれるわけ ではない。図14は、PMOS500AおよびNMOS500Bを含む非対称の拡張され たドレインCMOS装置の概略的な断面を示し、そこではドレイン拡張部は一方側でゲー トに当接し、1つ以上の他の側でフィールド酸化膜に当接している。 【0116】

非対称のドリフトされたPMOS500AはN - ウェル502において形成され、P+ ドレイン505Bを含み、一方側でP+ドレインおよびゲート511Aの間に長さL_{DP1} のP - ドリフト領域507Aが介在して備えられる。長さL_{DP2}の第2のP - ドリフト領 域507Bは、ドレイン505Bおよびフィールド酸化膜層516の間に置かれる。ドリ フト領域507A、ドリフト領域507Bおよびソース拡張部506は、上述のプロセス フローのPLDD2などの同じ注入ステップを用いて形成されてもよく、またはその具体 的な機能のために個別に最適化された別個の注入層であってもよい。ドリフト領域507 Aおよび507BのL_{DP2}およびL_{DP1}も、その機能のために個別に最適化されてもよい。 たとえば、507Bの長さおよび抵抗性はPMOS500AのBVの決定について重要で あるが、装置のオン状態性能またはホットキャリヤ信頼性(HCI)には影響しない。一 方、ドリフト領域507Aのドーピングおよび長さは、BV、オン抵抗およびHCIに影

【0117】

(27)

20

10



同様に、非対称のドリフトされたNMOS500BはP - ウェル503に形成され、N + ドレイン504Bを含み、一方側でN + ドレインおよびゲート511Bの間に長さL_{DN} 1のN - ドリフト領域509Aが介在して備えられる。長さL_{DN2}の第2のN - ドリフト領 域509Bは、ドレイン504Bおよびフィールド酸化膜層516の間に置かれる。ドリ フト領域509A、ドリフト領域509Bおよびソース拡張部508は、上述のフローの NLDD2などの一般的な注入ステップを用いて形成されてもよく、または、具体的な各 機能のために個別に最適化される別個の注入ステップによって形成されてもよい。ドリフ ト領域509Aおよび509BのL_{DP2}およびL_{DP1}も、その機能のために個別に最適化さ れてもよい。たとえば、ドリフト領域509Bの長さおよび抵抗性はNMOSのBVの決 定について重要であるが、装置のオン状態性能またはホットキャリヤ信頼性(HCI)に は影響しない。一方、ドリフト領域509Aのドーピングおよび長さは、BV、オン抵抗 およびHCIに影響する。1つの実施例では、破壊が常にゲート511Bから遠くで生じ るように、ドリフト領域509BのBVは意図的にドリフト領域509AのBVよりも低 くされている。

(28)

【0118】

好ましい実施例では、ソース拡張部508は高濃度にドープされてNMOSのソースか らチャネルまで低い抵抗を与えるが、ドリフト領域509Aは、ドレイン破壊電圧を支持 して十分なHCIをもたらすように最適化された異なるドーピングプロファイルを有して いる。別の実施例では、ドリフト領域509Aはまた、オン抵抗とHCIとの間のよりよ いトレードオフのために階層化されたドリフト領域ドーピングを与えるよう、N+ドレイ ン領域の近くによりドーピングの大きい第2の領域を含む。ドリフト領域509Aはまた より高エネルギで注入されることができ、ほとんどの電流が繊細なゲート酸化膜シリコン インターフェースからさらに遠くに流れることを可能にすることにより、HCIを向上さ せるレトログレードプロファイルを与える。

【0119】

PMOS500AおよびNMOS500Bの構造および製造は、別の方法で図12および図13のPMOS装置およびNMOS500Bの構造および製造は、別の方法で図12および図13のPMOS装置およびNMOS装置と類似する。P+注入層は、PMOS500Bにおいてソース505Aおよびドレイン505Bを形成する一方で、NMOS500Bにおいてソース504Cおよびドレイン504Bを形成する一方で、PMOS500AおよびNMOS500Bのゲート酸化膜510Aおよび510Bは同じでもよく、または個別に最適化されてもよい。

【0120】

図12および図13に示されるPB層466およびNB層486もPMOS500Aお よびNMOS500Bに使用されてもよい。代替的には、より深い注入を用いてドレイン の下へ、およびバルクシリコンの中へと破壊を強制することができる。PMOS500A では、任意のN型領域498はマスキングされてもよく、N・ウェル502に注入されて 局所的に濃度を高め、P+ドレイン505BおよびN・ウェル502の間で形成される接 合の破壊を低下させる。同様に、NMOS500Bでは、P型領域499はマスキングさ れてもよく、P・ウェル503に注入されて局所的に濃度を高め、N+ドレイン504B およびP・ウェル503の間で形成される接合の破壊を低下する。

【0121】

ラテラルトレンチDMOS

シリコン表面の上に位置し、シリコン表面に沿ってゲートの下にMOSチャネルを形成 するゲートを有する、前述の「平坦な」MOSトランジスタおよびDMOSトランジスタ と比較すると、ラテラルトレンチゲート型DMOSトランジスタ(LTDMOS)は、ト レンチゲートを利用して、ウェーハ表面に対して平行でなく直交して、エッチングされた トレンチの側を垂直に下るチャネル電流を制御する。チャネル電流が基板全体を通って垂 直に、およびその背面の外に流れる垂直トレンチDMOSとは異なり、LTDMOSは、 20

電流がウェーハの上側表面上のドレインコンタクトに戻って流れる前に、垂直なチャネル 電流をそのドレインに横方向に方向を変える。LTDMOSは従来の平坦なMOSトラン ジスタよりはるかに三次元である。トレンチゲート構造は、平坦なゲート装置よりも製造 が困難である一方、装置の電気的性質については一定の利点を与える。 【0122】

(29)

0.4 ミクロン以下のトレンチ開口部を用いて、ゲートは従来のMOSトランジスタ、 特に0.5~0.6 ミクロンのゲート長を必要とする5 ボルトの装置、典型的には0.8 ミクロン以上を必要とする12 ボルトの装置、および最大4 ミクロンまでのさらに長いゲ ート長を必要とする20 ボルト以上の電圧よりも面積の消費が少ない。したがって、トレ ンチゲートについてはスペースの節約が単純に利益となる。

【0123】

LTDMOSの別の利益は、異なるエネルギおよび用量の一連の連鎖注入層を用いて完 全に自己整合したゲートを形成し、高温処理または長い拡散を必要とすることなく箱形状 または他の非ガウスかつ / または非モノリシックなドーパントプロファイルを形成する能 力である。これらの独特のドーパントプロファイルは、チャネルに広がる空乏を減じ、短 絡チャネル効果を抑え、パンチスルーチャネルリークおよび破壊を抑制し、かつしきい値 可変性を制限するのを助けるよう調整することができる。

【0124】

従来の態様で構築されたラテラルDMOSと比較して、本願明細書に記載されたLTD MOSの垂直の注入は簡単で便宜的であり、高温拡散を必要とすることなくDMOSボデ 20 ィ全体を注入するのに数秒しか要しない。この方法は、装置とゲート配向との方向上の不 整合を回避するために注入中に正確なウェーハの回転を必要とする、図3CのDMOS装 置105によって、または図3DのラテラルDMOS110の新種のチルト注入によって 必要とされる、12-24時間の高温拡散と著しい対照をなす。また、図3Gの従来のD MOS装置120と異なり、この発明のLTDMOSはゲートに対して完全に自己整合し 、破壊および衝撃イオン化をより一定かつ複製可能にする。

[0125]

LTDMOSの三次元構造の別の利益は、高電界の領域から大電流密度の領域を離す能 力であって、それによって、図2Bの装置70の衝撃イオン化および望ましくないドリフ ト導電変調効果を抑える。装置はまた、ゲート酸化膜を、たとえば装置がアバランシェ降 伏の状態にあるときであってもゲートが数ボルトを支持すればよいような、非常に低い電 界にさらすよう開発することができる。ゲートにわたる低電界は、より薄いゲート酸化膜 を装置の構造に利用することを可能にし、ゲート電圧駆動要件を減じて、高圧装置に対し てさえもオン抵抗を低く維持する。

【0126】

LTDMOSがそのドレイン内にボディ領域を包含しており、そのボディ内にソースを 包含しているので、ソース - ボディ短絡を装置の全体にわたって均一に、かつ接地された 基板に必然的にボディを短絡することなく利用することが便利である。「局所的な」ボデ ィコンタクトを与える能力により、ソース - ボディの分巻抵抗R_{SB}が抑えられ、それによ って図2Aの装置60の悩みであるスナップバック現象が有効に減じられるか、またはな くなりさえする。

【0127】

別の利点は、全低温処理を用いることによって、LTDMOS製造が統合されたプロセ スでの他のバイポーラ装置およびCMOS装置の統合に影響しないか、他の方法で影響を 及ぼさないことであり、装置および対応するプロセス工程の包含および排除がモジュール 式の態様で支持される。全低温処理では、直径の小さいウェーハに製造が限定されるわけ ではない。

【0128】

図15Aから図15Cは、この発明によるLTDMOS装置の全低温製造におけるいく つかのキーとなる工程を示す。図15Aを参照して、LTDMOS550の製造は、基板 ⁵⁰

10

551にポリシリコンゲート554およびゲート酸化膜553を備えたトレンチゲート5 52を形成する、エッチングステップ、酸化ステップ、ポリシリコン堆積ステップ、なら びに平坦化ステップで始まる。次いで、深いドリフト(ND)領域555が高エネルギま たは連鎖注入によって典型的にはトレンチ552の底部の深さに近い深さに導入されるが 、深さはより浅くてもより深くても可能である。トレンチ552より深いND領域の形成 は、たとえば、ハイサイドスイッチアプリケーションで用いられるラテラルトレンチDM OS装置におけるゲート電界をさらに減じるために用いられてもよい。

[0129]

図15Bに示されるように、このプロセスはさらに、好ましくはホウ素注入エネルギお よび用量が変動する連鎖注入を用いて、パターニングされたフォトレジスト556によっ て選択的にマスキングされる、注入されたままのP - 型ボディ559の形成を含む。ボデ ィ注入は、少なくとも下部部分NW1Bおよび上部部分NW1を含む連鎖注入された非ガ ウスN-ウェルを理想的には含む、任意のN-ウェル557の形成に先行しても続いても よく、ここで好ましい実施例では、特にトレンチラテラルDMOS550と一緒に製造さ れる他の装置において同じN-ウェルが構造的、電気的な要素として含まれることになっ ている場合は、下部部分NW1Bが上部部分よりも高濃度にドープされる。たとえば、第 2のN-ウェルが第1のN-ウェルよりも高濃度の平均ドーピングを有する場合などは、 所望により第2のN-ウェルを第1のN-ウェルの代わりに用いることができる。

20 P - 型ボディ559の存在は、ドリフト領域555を2つの領域、すなわちボディ55 9の下の挟まれた領域555A、およびP-型ボディ層によって挟まれない領域555B に分割する。図15Cに示されるように、注入が用いられてN+ソース領域560Aおよ び560Bならびにドレインコンタクト560Cを形成する。別の注入が用いられてP+ ボディコンタクト561Aおよび561Bを形成する。電流Iは、トレンチ552の側を 下って垂直の経路を通って流れ、横方向の導電経路をまず挟まれたドリフト領域555A を通り、次に挟まれないドリフト領域555Bに向かって拡大し、最終的にN+ドレイン コンタクト560Cによって集められるように流れる。任意のN-ウェル557がオン抵 抗を減じるのを助けてもよい。

[0131]

図16Aおよび図16Bは、非コンフォーマルな深いN-型ドリフト領域582を含む ラテラルトレンチDMOS580の1つの可能な構造を示す。図16Aは、N+ソース5 87B、P+ボディコンタクト586B、連鎖注入されたP型ボディ583、ND領域5 82、N+ドレインコンタクト587A、基板コンタクト586A、ILD590、バリ ヤ金属588、および相互接続589に囲まれた、トレンチゲートポリシリコン585お よびゲート酸化膜584を含む、ゲート中心の設計を断面図で示す。 [0132]

トレンチゲートの底部を除いて、ゲートおよびドレイン構造全体は、p‐ボディによっ て挟まれない部分582Aと、P-型ボディ583によって挟まれた部分582Bとを含 む、注入ドリフト領域582によって垂直に包含され、かつ横方向に囲まれる。ゲートポ リシリコン585の縁部からP-ボディ領域583の縁部まで延在する、挟まれた部分5 82Bは長さL」を有し(JFET様の領域を表示する)、その一方でP-ボディ583 の縁部から任意のN-ウェルドレイン591の縁部へは、ドリフト長さLոュとして規定さ れる。これらのドリフト領域長さL」およびLᇅ」のいずれかまたは両方を延長することは LTDMOS580のBVを増大させるが、そのオン抵抗をも増大させる。

N - ウェルドレイン 5 9 1 および P 基板 5 8 1 の間の L T D M O S 5 8 0 の外端は、 N D領域582Aの拡張部の長さL_{D2}と、P+基板コンタクト586Aによって境界付けさ れる長さL_{D3}の基板領域とを含む。外端の長さは、L_{D1}のドーピングおよび長さが影響す るようには、装置の導電特性に影響しない。装置全体はエピタキシを必要とすることなく P 基板 5 8 1 に形成される。

10

30

【0134】

図16Bは、ND領域601を囲むP+基板リング602A、任意のN-ウェル領域6 04Aおよび604B、N+ドレインコンタクト605Aおよび605B、ポリシリコン がトレンチ609の外部でシリコン表面の上に位置している電極窓607によって接触さ れるトレンチポリ608およびトレンチ609を備えたP+ボディコンタクト領域602 Bに当接するN+ソース領域605Cおよび605Dを備えたP-ボディ領域603を含 む、LTDMOS580の上面図を示す。ソースコンタクト606は、N+ソース領域6 05CおよびP+ボディコンタクト領域602Bの両方にまたがる衝突コンタクトとして 示される。代替的には、ソースコンタクトおよびボディコンタクトが別個であってもよい

(31)

【0135】

ドリフト長さL_{D1}、L_{D2}、L_{D3}は、規定するドーパント領域に対して特定される。「ユニットセル」として規定された部分は、より大型の装置を形成するために繰り返され得る部分を説明しており、ND領域601およびP+基板リング602Aもこの大型装置を収容するためにさらに拡張する限り、繰り返され得る。N-ウェルドレインもまた完全にボディ領域603を囲むことができる。

【0136】

図17Aおよび図17Bは、トレンチがドレインに囲まれるのとは逆にドレインがトレンチに囲まれること以外は図16AのLTDMOS装置に構造上類似している、LTDM OS装置のいくつかのドレイン中心の変形例を示す。

【0137】

図17Aは、P+ボディコンタクト領域627Bおよび627C、連鎖注入されたP-型ボディ626A、626B、626Cおよび626D、トレンチゲートポリシリコン6 25およびゲート酸化膜624、N+ソース領域628A、628B、628Cおよび6 28D、ILD631、バリヤ金属629および相互接続金属630に囲まれるN-ウェ ルの深いドレイン領域623およびN+ドレインコンタクト領域628Eを含む、ドレイ ン中心のLTDMOS620を示す。装置全体は、エピタキシを必要とすることなく、非 コンフォーマルND領域622およびP-型基板621内に形成される。 【0138】

電気的に、N-ウェル623が装置のドリフト領域を形成し、そこではP-ボディ62 30 6Cの縁部からN+ドレインコンタクト領域628Eの縁部までドリフト長さL_{D1}が規定 される。このドリフト領域を延長することで多少は破壊が増大し得るが、N-ウェル62 3のより高濃度なドーピングによって、トランジスタドレイン抵抗におけるほぼ線形の増 大にもかかわらず、結果として破壊の最小限の増大しか生じ得ない。基板コンタクト注入 およびコンタクトリングおよび装置の外端は示されないが、図16Aおよび図16Bに示 されるLTDMOS580の設計に類似の設計を用いて、外部ボディ領域を越えてドリフ ト領域622を拡張することにより達成され得る。

【0139】

図17Bは、コンフォーマルドリフト領域を備えたLTDMOS640を示す。この装置は、任意の深いドレイン領域643、フィールド酸化膜層652に囲まれたN+ドレイ⁴⁰ ンコンタクト領域648E、P+ボディコンタクト領域647Aおよび647B、連鎖注入されたP-型ボディ646A、646B、646Cおよび646D、トレンチゲートポリシリコン645およびゲート酸化膜644、N+ソース領域648A、648B、648Cおよび648D、ILD651、バリヤ金属649および相互接続金属650を含む。装置全体は、エピタキシを必要とすることなく、コンフォーマルND領域642Aおよび642B、ならびにP-型基板641内に形成される。

[0140**]**

電気的に、領域642Aおよび642Bが装置のドリフト領域を形成し、P-ボディ646Cの縁部から深いドレイン領域643の縁部までドリフト長さL_{D1}が規定される。示されるように、これはほぼフィールド酸化膜層652の長さと同じであり得るが、必須で

10

50

はない。ゲート縁部から P - ボディ領域 6 4 6 B の縁部まで延在する挟まれたドリフト領 域 6 4 2 A は長さ L」(J F E T 様の領域を表示する)を有する。これらのドリフト領域 長さ L」および L_{D1}のいずれかまたは両方を延長することが L T D M O S の B V を増大さ せ得るが、そのオン抵抗をも増大させる。基板コンタクト注入およびコンタクトリング、 ならびに装置の外端は示されないが、図 1 6 の装置に類似する設計を用いて、外部ボディ 領域を越えて N D 領域 6 4 2 を拡張することにより達成され得る。

【0141】

図17Cは、ドリフト領域662Aに囲まれた深いドレイン領域663およびN+ドレインコンタクト668C、P+ボディコンタクト667、連鎖注入されたP-型ボディ666Aおよび666B、トレンチゲートポリシリコン665およびゲート酸化膜664、N+ソース領域668Aおよび668B、ILD671、バリヤ金属669、ならびに相互接続金属670を含む、LTDMOS660を示す。装置全体は、エピタキシを必要とすることなく、高エネルギ注入されたドリフト領域662およびP-型基板661内に形成される。示されるように、N+ドレイン668Cの中心が対称な装置の中心線である。

電気的に、ND領域662が装置のドリフト領域を形成し、そこではフィールド酸化膜の存在なしに、任意のN-ウェル663の縁部からP-ボディ666Bの縁部までドリフト長さL_{D1}が規定される。図17BのLTDMOS640と異なり、LTDMOS660のドリフト領域662はフィールド酸化膜層を通して注入されていない。したがって、ドリフト領域662の結果として生じる深さは、その全長に沿って実質的に一定である。L_{D1}を増大させることはLTDMOS6600BVを増大させ得るが、これはまたオン抵抗をも増大させる。基板コンタクト注入およびコンタクトリングならびに装置の外端は示されないが、図16Aおよび図16Bに示されるLTDMOS580の設計に類似の設計を用いて、外部のボディ領域を越えてドリフト領域662を拡張することにより達成され得る。

【0143】

図17Dは、挟まれた部分682B、フィールド酸化膜層691の下の挟まれていない 部分682A、およびフィールド酸化膜層691の下にない挟まれていない部分682C を含むコンフォーマルドリフト領域682に囲まれた、任意の深いドレイン領域683お よびN+ドレインコンタクト688Cを含む、LTDMOS680を示す。LTDMOS 680はさらに、P+ボディコンタクト687、連鎖注入されたP-型ボディ686Aお よび686B、トレンチゲートポリシリコン685およびゲート酸化膜684、N+ソー ス領域688Aおよび688B、ILD692、バリヤ金属689ならびに相互接続金属 690を含む。装置全体は、エピタキシを必要とすることなく、コンフォーマル注入ドリ フト領域682A、682B、および682C、ならびにP-型基板681の内に形成さ れる。示されるように、N+ドレイン688Cの中心が対称な装置の中心線である。 【0144】

電気的に、ドリフト領域682Aが装置のドリフト領域を形成し、N+ドレインコンタクト688Cまたは任意の深いドレイン683の縁部からP-ボディ686Bの縁部までドリフト長さL_{D1}が規定される。示されるように、フィールド酸化膜層691の長さはL D1と同じでもよく、またはこれらの長さは実質的に異なってもよい。L_{D1}を増大させることは破壊を増大させ得るが、オン抵抗をも増大させ得る。基板コンタクト注入およびコンタクトリングならびに装置の外端は示されないが、図16Aおよび図16Bに示されるL TDMOS580の設計に類似の設計を用いて、外部のボディ領域を越えてドリフト領域682Aを拡張することにより達成され得る。

【0145】

図17Eに示されるLTDMOS700は、N-ウェル703に囲まれたN+ドレイン コンタクト708E、P+ボディコンタクト707Aおよび707B、連鎖注入されたP -型ボディ領域706A、706B、706Cおよび706D、トレンチゲートポリシリ コン705およびゲート酸化膜704、N+ソース領域708A、708B、708Cお 10

20

30

よび708D、ILD711、バリヤ金属709、ならびに相互接続金属710を含む。 装置全体は、エピタキシを必要とすることなく、高エネルギ注入されたドリフト領域70 2およびP-型基板701内に形成される。示されるように、N+ドレイン708コンタ クトEの中心が対称な装置の中心線である。

【0146】

電気的に、ND領域702のN-ウェル703および挟まれた部分が装置のドリフト領 域を形成し、N+ドレインコンタクト708Eの縁部からP-ボディ706Bの縁部まで ドリフト長さL_{D1}が規定される。ゲートポリシリコン705の縁部からN-ウェル703 の縁部まで延在する、ND領域702の挟まれた部分は長さL」を有する。これらのうち いずれかまたは両方のドリフト長さL」およびL_{D1}を延長することはLTDMOS700 のBVを増大させ得るが、そのオン抵抗をも増大させる。L」および/またはL_{D1}を縮小 することは、N-ウェル703がチャネル領域に干渉することを引き起こし得る。 【0147】

基板コンタクト注入層およびコンタクトリング、ならびに装置の外端は示されないが、 図16Aおよび図16Bに示されるLTDMOS580の設計に類似の設計を用いて、外 部のボディ領域を越えてドリフト領域702を拡張することにより達成され得る。 【0148】

図17Fは、P-ボディ726Bによって挟まれない部分722AおよびP-型ボディ 726Bによって挟まれる部分722Bを含むドリフト領域722に囲まれた、N+ドレ インコンタクト728Eを有するLTDMOS720を示す。装置はさらに、P+ボディ コンタクト727Bおよび727C、連鎖注入されたP-型ボディ領域726A、726 B、726Cおよび726D、トレンチゲートポリシリコン725およびゲート酸化膜7 24、N+ソース領域728A、728B、728Cおよび728D、ILD731、バ リヤ金属729および相互接続金属730を含む。図17Eに示されるLTDMOS70 0と異なり、LTDMOS720はN-ウェルの深いドレインを含んでいない。装置全体 はエピタキシを必要とすることなくP-型基板721内に形成される。示されるように、 N+ドレインコンタクト728Eの中心は対称な装置の中心線である。

【0149】

電気的に、装置のドリフト領域は、N+728Eの縁部からP-ボディ726Bの縁部 まで規定される長さL_{D1}の第1の部分、および、ゲート縁部からP-ボディ726Bの縁 部まで規定された第2の部分L_Jを含む。これらのドリフト長さL_JおよびL_{D1}のうちいず れかまたは両方を延長することはLTDMOSのBVを増大させ得るが、そのオン抵抗を も増大させる。基板コンタクト注入層およびコンタクトリング、ならびに装置の外端は示 されないが、図16の装置に類似の設計を用いて、外部のボディ領域を越えてND領域7 22を拡張することにより達成され得る。

【 0 1 5 0 】

図18A - 図18Cは、好ましくはLOCOSプロセスによって形成される、フィール ド酸化膜層771にコンフォーマルに形成されたND領域762を含む、LTDMOS7 60の構造を示す。図18Aの断面図に示されるように、LTDMOS760は、トレン チゲートポリシリコン765、ゲート酸化膜764、N+ソース768B、P+ボディコ ンタクト767A、連鎖注入されたP - 型ボディ766、任意のN - ウェルの深いドレイ ン領域763、N+ドレインコンタクト768A、基板コンタクト767B、ILD77 2、バリヤ金属769、および相互接続金属770を含む、ゲート中心の設計を有する。 【0151】

トレンチゲートの底部を除いて、ゲートおよびドレイン構造全体は、P-ボディ766 によって挟まれない部分762A、762Cおよび762D、ならびにP-型ボディ76 6によって挟まれた部分762Bを含む、注入された領域ND領域762内に垂直に包含 され、横方向に囲まれている。ゲート縁部からP-型ボディ766の縁部まで延在する挟 まれた部分が長さL」を有する(JFET様の領域を表示する)一方、P-ボディ766 の縁部からN+ドレイン768Aの縁部、または任意のN-ウェルの深いドレイン763 10

30

20

までがドリフト長さL_{D1}として規定される。ND領域762はフィールド酸化膜層771 に一致し、それにより、フィールド酸化膜層771の下の領域762Cにおいては深さが より浅く電荷はより低く、ドレイン領域762Aとボディおよびゲート領域762Bとに おいては深さより深く形成される。L」およびL_{D1}を延長することはLTDMOS760 のBVを増大させるが、そのオン抵抗をも増大させる。

【0152】

ドレインとP基板761との間の外端は、ドリフト領域762Dの拡張部を長さL_{D2}だけと、P+基板コンタクト767Bによって境界付けされる長さL_{D3}の基板領域とを含む。外端長さおよびドーピングはLTDMOS760のBVに影響するが、その導電特性には影響しない。装置全体はエピタキシを必要とすることなく基板761に形成される。 【0153】

図18BはP+基板コンタクト767Bを含むLTDMOS780の上面図を示し、これはND領域762を囲むリングの形であって、N-ウェル領域763、N+ドレインコンタクト768A、P+ボディコンタクト767Aに当接するN+ソース領域768Bを備えたP-ボディ領域766、ポリシリコンがトレンチ791の外部でシリコン表面の上に位置している電極窓789によって接触されたトレンチ791およびトレンチポリシリコン765を含む。ソースコンタクト787は、P+ボディコンタクト767Aが側面に沿って狭すぎて接触できないので、N+ソース領域768Bと接触して示される。この設計により、P-ボディ領域766の幅とドリフト領域の挟まれた部分762Bの対応する長さL」とが減じられる。P+ボディコンタクト767Aは別個のコンタクト788によって各フィンガの端部で接触される。代替的には、そのソースは、付加的なP+コンタクト領域を容易にするゲートフィンガに沿って、周期的に中断されてもよい。

20

10

【0154】

規定するドーパント領域に対してドリフト長さL_{D1}、L_{D2}およびL_{D3}が特定される。「 ユニットセル」として規定された部分は、より大型の装置を形成するために繰り返され得 る部分を説明しており、ND領域762およびP+基板コンタクト767Bもこの大型装 置を収容するためにさらに拡張する限り、繰り返され得る。ND領域762もまた完全に P-ボディ766を囲むことができる。

【 0 1 5 5 】

代替実施例では、ゲートに沿った P + 領域および N + 領域の幅が、交互のコンタクトを 30 支持するために交互にされてもよい。この手法は図 1 8 C に示され、そこでは交互の周期 性において、ソースコンタクト 8 0 8 は N + ソース領域 7 6 8 B のより広い部分に接触し 、ボディコンタクト 8 0 7 は P + ボディコンタクト 7 6 7 A のより広い部分に接触してい る。構造全体は P - ボディ 7 6 6 の横方向のフットプリント内に含まれる。この設計によ り、 P - ボディ 7 6 6 の幅とドリフト領域の挟まれた部分の対応する長さ L」とが減じら れる。

[0156]

この代替実施例の残りは、ここでもND領域762を囲むリングの形をしたP+基板コ ンタクト767B、N-ウェル763、N+ドレインコンタクト768A、トレンチ81 1、および、ポリシリコンがトレンチ811の外部でシリコン表面の上に位置している電 ⁴ 極窓809によって接触されるトレンチポリシリコン765を含む。

40

【 0 1 5 7 】

分離されたラテラルDMOS

エピタキシなしにN-チャネルラテラルDMOSを分離することは、高エネルギ注入さ れた深いN-型(DN)層の使用を必要とする。DN層は、特にその形成に高温処理を必 要としない点で従来の高温用と区別される独特の特性を有するが、通常エピタキシャル層 と下部基板との間のインターフェースに及ぶ従来のエピタキシャル埋込層の代替と考える ことができる。

【0158】

図 1 9 A から図 1 9 C は分離されたラテラル D M O S 8 4 0 の製造における注入された 50

DN層の使用を示し、好ましくはLOCOSプロセスシーケンスを用いたフィールド酸化 膜層844の輪郭をとる注入層の形成から始まる。DN注入層は次にフォトレジスト84 5または他の適切なマスクによって選択的にマスキングされ、P-型基板841に対する N-型ドーパント、好ましくはリンの、1つ以上の高エネルギ注入によってDN分離層8 42が形成され、分離されたポケット843を形成する。DN層842はフィールド酸化 膜層844の下では接合深さがより浅く、活性なトランジスタ領域の下の十分な深さから LOCOS酸化膜の下の深さまで、段階的な遷移を作る。好ましい実施例では、分離ポケ ットのサイドウォールはLOCOSバーズビーク遷移領域の下で自己形成される。 【0159】

10 図19Bに示されるように、P-型ウェル847はフォトレジストマスク846を通る イオン注入によって規定された活性領域に導入される。最終装置においてこの P-ウェル はラテラルDMOSのボディとして機能するが、ゲート形成に先行するのでトランジスタ のゲートに対して自己整合しない。表面近くでピーク濃度を有し、深さが増大すると濃度 がモノリシックに減少する従来の拡散ウェルとは異なり、P-型ウェル247は、P型ド ーパントの高エネルギオイオン注入、好ましくは用量およびエネルギが異なる一連のホウ 素注入層を含む連鎖注入層によって形成される。連鎖注入層はいかなる数の注入層も含ん でもよいが、図面では2つの領域によって図解で表わされる。単一のマスクを通して、か つエピタキシの使用なしでイオン注入によって形成された、表面層PW1および表層下層 PW1Bである。好ましい実施例では、より深い層のドーピング濃度は表面ウェルの濃度 20 よりも高い。P‐ウェル847は、他のNMOSトランジスタを統合するために用いられ るP-ウェルを含んでもよく、または専用注入層を含んでもよい。第1のドーピングとは 異なるドーピングを有する第2のP-ウェル、たとえばPW2およびPW2Bが、第1の P - ウェルを置換してもよい。

【 0 1 6 0 】

図19Cでは、深いN-型ドリフト(ND)領域849は、フォトレジスト848によって選択的にマスキングされ、分離されたポケット843内の領域に高エネルギ注入される。LOCOS酸化膜844を通して注入された場合、このND領域849はフィールド酸化膜プロファイルに一致し、「コンフォーマルな」ドリフトを形成する。代替的には、ND領域849は活性領域だけに形成されてもよい。この発明の別の実施例では、分離されていない拡張されたドレインMOS装置に関して上述されたように、ドリフトはポリシリコンゲートの後に形成される浅いN-注入層を含んでもよい。次いで、ゲート酸化膜、ポリシリコンゲート、N+ソース、N+ドレイン、P-ウェル接触のためのP+注入、および相互連結(示されない)が加えられて装置製造が完成する。付加的なN-ウェルもまた、深いドレインとして、または必要に応じてP-型ポケットのサイドウォール分離を完成するために、用いられてもよい。

【0161】

図20は、上述のプロセスフローを用いて形成され得るコンフォーマルな深いND領域 864を備えた分離された対称なラテラルDMOS860を示す。示されるような装置は 、深いドレインコンタクトとして、およびフィールド酸化膜層873の下ではなく活性領 域のDN床分離層862のより深い部分862Bと重なるサイドウォール分離として、N - ウェル878を利用する。分離されたDMOS860のボディは、上述のように、フィ ールド酸化膜層873の下ではなくDN床分離層862のより深い部分862Aの上に位 置する、分離されたP-型ポケット863に形成された連鎖注入されたP-ウェル865 を含む。コンフォーマルなND領域864はDN床分離層862のより浅い部分862C と重なり、フィールド酸化膜層873の下の部分では接合深さがより浅い。 【0162】

図20のDMOS860はさらに、ゲート酸化膜870、ポリシリコンゲート871、 ゲートシリサイド872、P-ウェルに接触するP+領域868A、基板に接触するP+ 領域868B、N+ソース領域867Aおよび867B、N+ドレイン領域867C、お よびサイドウォールスペーサ酸化膜869の下の低濃度ドープした領域866を含む。バ 30

リヤ金属 8 7 4 を備えた金属 8 7 5 は I L D 8 7 9 を通して装置と接触する。 【 0 1 6 3 】

示されるような装置 8 6 0 は、 P + 領域 8 6 8 A の中心に対称線を有して対称である。 L O C O S 酸化膜 8 7 3 の長さであるドリフト長さ L_{D1}は、分離された接合の破壊、すな わち D M O S ドレイン - ボディ破壊に影響を及ぼし、さらに装置のオン抵抗に影響する。 しかしながら、アバランシェ降伏を増大させるためにドリフト長さを増大させることは、 P - ウェル 8 6 5 と D N 層 8 6 2 の部分 8 6 2 A との間の破壊によって設定される最大電 圧までに限定される。N + ドレイン領域 8 6 7 C から P + 基板コンタクト 8 6 8 B までの スペースとして規定されたドリフト長さ L_{D3}は、周囲の基板 8 6 1 に対する分離された装 置の破壊を決定する。

【0164】

図21は、ドリフト領域の上にフィールド酸化膜層を備えていない分離されたラテラル DMOS880を示す。連鎖注入されたN-ウェル883がDN分離層882の上に重な ってドリフト領域を形成し、サイドウォール分離として機能する。フィールド酸化膜が存 在しない活性領域で装置全体が製造されるので、装置は以前の例のようにコンフォーマル な接合を利用しない。

【0165】

分離されたDMOS880のボディは、分離されたP - 型ポケット885において上述 のように形成される連鎖注入されたP - ウェル884を含む。装置はさらに、ゲート酸化 膜890、ポリシリコンゲート891、ゲートシリサイド892、P - ウェル884に接 触するP + 領域888A、基板881に接触するP + 領域888B、N + ソース領域88 7Aおよび887B、N + ドレイン領域887C、ならびにサイドウォールスペーサ酸化 膜889の下の低濃度ドープしたN領域886を含む。バリヤ金属894を備えた金属8 95はILD893を通して装置と接触する。

[0166**]**

示されるようなDMOS880は、P+領域888Aの中心に中心線を備えて対称である。N+ドレイン領域887Cとゲート891との間のスペースであるドリフト長さL_{D1}は、分離された接合の破壊、すなわちDMOSドレイン - ボディ破壊に影響を及ぼし、装置オン抵抗にも影響する。しかしながら、アバランシェ降伏を増大させるためにドリフト長さを増大させることは、P - ウェル884とDN層882との間の破壊によって設定される最大電圧までに限定される。N - ウェル883からP+基板コンタクト888Bまでのスペースとして規定されたドリフト長さL_{D3}は、周囲の基板881に対する分離された装置の破壊を決定する。

【0167】

図22は、ドリフト領域を形成するために浅いN-型領域909Aおよび909Bを用 いる、分離されたラテラルDMOS900を示す。サイドウォール分離は、DN層902 の上に重なるN-ウェル903Aおよび903Bを用いて形成される。フィールド酸化膜 の存在しない活性領域において装置全体が製造されるので、装置は半導体表面における不 連続なフィールド酸化膜層の存在によって生成されるコンフォーマルな接合を利用しない

40

10

20

30

【0168】

分離されたDMOSのボディは、分離されたP - 型ポケット905に上述のように形成 される連鎖注入されたP - ウェル904を含む。装置はさらに、ゲート酸化膜911、ポ リシリコンゲート912、ゲートシリサイド913、P - ウェル904に接触するP + 領 域908A、基板901に接触するP + 領域908B、N + ソース領域907A、N + ド レイン領域907C、ならびにサイドウォールスペーサ酸化膜910の下で低濃度ドープ したN領域906を含む。バリヤ金属915を備えた金属916はILD914を通して 装置と接触する。

【0169】

示されたような装置900は対称ではないが、その代り、長さL_{D1}のゲート - ドレイン 50

ドリフト領域およびL_{D2}とL_{D4}との和に等しいP - ウェル904からN - ウェル903A までのスペースを含む。N - ウェル903Bとゲート911との間のスペースであるドリ フト長さL_{D1}は、分離された接合の破壊、すなわちDMOSドレイン - ボディ破壊に影響 を及ぼし、装置オン抵抗にも影響する。しかしながら、アバランシェ降伏を増大させるた めにドリフト長さを増大させることは、P - ウェル904とDN層902との間の破壊に よって設定される最大電圧までに限定される。ドリフト長さL_{D2}、すなわちN - ドリフト 領域909Bの長さ、およびP - ウェル904とN - ドリフト領域909Bとの間のスペ ースであるL_{D4}は破壊だけに影響し、トランジスタ導電特性には影響しない。N - ドリフ ト領域909Cの長さとして規定されたドリフト長さL_{D3}、およびN - ドリフト領域90 9Cから基板コンタクト908BへのスペースであるL_{D5}は、周囲の基板901に対する 分離された装置の破壊を決定する。

【 0 1 7 0 】

JFETおよび空乏モードMOS装置

この発明のプロセスによって製造することができる別のクラスのトランジスタは、通常 オンのトランジスタ、または空乏モード電界効果トランジスタである。ソースにゲートが バイアスされた状態(すなわち V_{GS} = 0 のとき)では導電しないエンハンスメントモード または通常オフのトランジスタとは異なり、通常オンのトランジスタは、ゼロゲート駆動 すなわち I_{DSS} > 0 についてさえも、リーク電流より実質的に大きいドレイン電流を伝 導する。空乏モード装置は、スタートアップ回路において、または定電流源を実現するた めに、特にスイッチング電源制御回路にバイアス電流を供給する高圧入力について、有益 である。一旦スタートアップが達成され、スイッチングレギュレータが自己電力供給する ならば、通常はオンのトランジスタは、動力を節約して効率を向上させるために遮断され 得る。

[0171**]**

このプロセスアーキテクチャで製造された通常オンのトランジスタは、N-チャネル空 乏モードMOS電界効果トランジスタ(またはMOSFET)およびN-チャネル接合電 界効果トランジスタ(またはJFET)を含む。N-チャネルの通常オンの装置は負のし きい値(V_{TN}<0)を示し、ドレイン電流を遮断するか大きさを減じるために、さらに大 きい負のゲート-ソースバイアスを必要とする。正のゲート電位を与えることによって適 度にドレイン電流を増大させることができる。

【0172】

空乏モードMOSトランジスタのゲートは、空乏領域を形成するための静電気制御を用 いて、自由キャリヤのチャネル材料を空乏化することによりチャネル電流を減じ、したが って用語「電界効果トランジスタ」が用いられる。ゲートが完全にチャネル領域を空乏化 することができれば、装置のチャネル電流は完全に抑えられるか「ピンチオフ」され得る 。しかしながら、空乏領域が完全にチャネルを空乏化するのに十分に深くなければ、装置 は常にいくらかの電流を伝導する。これは一般に電源回路の応用例において望ましくない 特徴である。定常状態では、空乏領域の最大深さは表面反転層の形成によって限定される 。この電圧を越えてゲートバイアスを増大させることは、空乏領域の深さを増大させない

【0173】

MOSトランジスタが絶縁ゲートを有するので、そのゲートはドレイン電流を増強した り抑えたりするためにバイアスすることができる。正のゲートバイアスまたは負のゲート バイアスについて、MOS空乏モードトランジスタの最大安全ゲート電圧はゲート酸化膜 破壊電圧に限定され、信頼性目的で約4MV/cmにまで軽減されている。ゲートは電流 を伝導せずにいずれかの極性にバイアスされ得るが、チャネルキャリヤを空乏化するので はなく蓄積するようにゲートをバイアスすることによりチャネル導電を増強することは、 導電率における漸近的な改善を示し、したがって、利益は限定的である。

【 0 1 7 4 】

空乏モードMOSトランジスタの絶縁ゲートとは対照的に、JFETは逆バイアスされ 50

30

40

10

た P - N 接合をゲートとして利用して、静電気学によって空乏領域を誘導する。 M O S ゲ ート制御された装置のように、逆バイアスされたゲート - ボディ(チャネル)は、ドレイ ン電流を抑えるためにキャリヤのチャネルを空乏化する。空乏領域が完全にチャネル領域 を空乏化することができれば、装置のチャネル電流は完全に抑えられるか、または「ピン チオフ」され得る。しかしながら、空乏領域が完全にチャネルを空乏化するのに十分に深 くなければ、装置は常にいくらかの電流を伝導する。これは一般に電源回路応用例におい て望ましくない特徴である。

[0175**]**

ドレイン電流を抑えるためまたはJFETを遮断するための最大のゲート電圧は、その ドレイン - ゲート接合破壊BV_{DG}またはゲート - ソース接合破壊電圧すなわとBV_{GS}によ って限定される。対照的に、導電を増強する最大電圧は、JFETゲートの順方向バイア スに限定され、すなわちシリコンP - N接合ゲートについて0.6Vである。チャネルキ ャリヤを空乏化するのではなく蓄積するようにゲートをバイアスすることにより導電を増 強することは漸近的であって、特にゲートバイアスを増強する際の可能な限定範囲を考慮 すると利益は限定的である。

【0176】

空乏モードまたはJFETの装置の統合は、特に高圧動作においては、従来の集積回路 プロセスにおいて一般に可能ではない。それらの製造は高温プロセスおよび拡散をしばし ば含み、MOSしきい値またはJFETピンチオフ電圧の制御が不十分となる。しかしな がら、この発明の装置は高温プロセスに依存せず、それによって、オフ状態リークが少な い優れたピンチオフ制御性能を提供する。

20

30

40

10

【0177】

図23は、開示された低温プロセスを用いて製造され、好ましくは1つ以上の高エネル ギ注入ステップを用いて形成された、ND領域922を備えた高圧JFET920を示す 。この装置では、N+領域924AはJFETソースを形成し、N+領域924Bおよび 任意のN-ウェル923はJFETドレインを形成し、P+領域925BはND領域92 2とともに作られたPN接合を介してJFETゲートを形成する。P+領域925Bの下 で挟まれたND領域922の部分はJFETのチャネルとして機能し、P+領域925B からN+領域924Bまたは任意のN-ウェル923まで延在するND領域922の部分 は、長さL_{D1}の高圧ドリフト領域を形成する。ND領域922とP-型基板921との間 で形成されるP-N接合からいくらかのチャネルピンチが生じるが、このバックゲート効 果は、P+ゲート領域925B上のバイアスの影響よりも実質的に小さい。ピンチオフは 、JFETゲートの一部として任意のP-ボディまたはP-ベース層926を含めること により、さらに調整することができる。ゲート、ソースおよびドレインは、ILD929 を通って延在する相互接続金属928およびバリヤ金属927で接触される。 【0178】

JFET920のソース電圧は、たとえばハイサイド装置として、P+基板コンタクト 領域925AをN+ソース領域924Aから適切に間隔をおくことによって、基板の上の 電位にフロートされてもよい。この距離は、長さL_{D2}のND領域922の部分およびND 領域922からP+基板コンタクト領域925Aまでの距離L_{D3}を含む。示されるように 、装置は、ドレインN+924Bの中心にある対称線で対称である。

【0179】

図24は、低濃度ドープしたドレイン(LDD)ドリフト領域942Aを備えた空乏モ ードNMOS940を示す。従来のエンハンスメントモードNMOSまたはラテラルDM OSと異なり、NMOS940は、ソースを囲んだり、そうでなければ装置を囲んだりす るP-ウェルを有しない。低いしきい値は、低濃度ドープした基板941のドーピング、 ゲート酸化膜947の厚さ、およびゲート材料948によって設定される。これらのパラ メータの適切な調整で、0Vから-1Vまでの装置しきい電圧が可能である。 【0180】

空乏モードNMOS940はまた、N+ソース944A、N+ドレイン944B、任意 ⁵⁰

のN-ウェルの深いドレイン943、第1または第2のゲート酸化膜を含み得るゲート酸 化膜947、任意のシリサイド949を備えたゲート948、サイドウォールスペーサ9 46、ソース拡張部954、P+基板コンタクト領域945、フィールド酸化膜層955 ILD952、金属相互接続951、およびバリヤ金属950を含む。 [0181]

ゲート948およびフィールド酸化膜層955に続いて導入され、これらに自己整合さ れるドリフト領域942は、ドレイン944Bを囲んで包み、長さLp1のN-ドリフト領 域942Aとしてゲート948に対して横方向に延在し、長さL_{D2}のN-ドリフト領域9 42Bとしてフィールド酸化膜層955まで延在する。ゲート948に当接するドリフト 領域942Aの縁部にある電界を減じるために、任意で金属フィールドプレート953が 、ゲート948の上に、かつこれを越えて、ドリフト領域942Aの上の領域へと延在す る。

[0182]

低濃度 P-型基板 941 では、ドリフトドレイン 942 AとN+ソース 944 Aとの間 のパンチスルー破壊を防ぐのに、最小寸法を超えるポリシリコンゲート948のゲート長 を必要とする。任意の高エネルギ注入された深いP-型(DP)層956もまた、パンチ スルーを防ぐために用いられてもよい。示されるように、この層はゲート948の部分と 重なってもよく、またはドープするレベルおよび装置構造に依存して、さらに多く(94 2 Aの部分と重なって)もしくは少なく(954を越えて延在しない)拡張してもよい。 注入条件に依存して、DPドープの尾部がゲート948の下のチャネル領域まで延在し、 空乏モード装置のVTに影響を及ぼすこともできる。

[0183]

図25は、ゲート形成に先立って注入されたND領域962を備えた空乏モードNMO S960を示す。従来のエンハンスメントモードNMOSまたはラテラルDMOSと異な り、NMOS960は、ソースを囲んだり、そうでなければ装置を囲んだりするP‐ウェ ルを有しない。低いしきい値は、低濃度ドープした基板961のドーピング、ゲート酸化 膜968の厚さ、およびゲート材料969によって設定される。これらのパラメータの適 切な調整により、0Vから-1Vまでの装置しきい電圧が可能である。

[0184]

30 空乏モードNMOS960はさらに、N+ソース領域964A、N+ドレイン領域96 4 B、任意の深いドレインN-ウェル963、第1または第2のゲート酸化膜を含み得る ゲート酸化膜968、ゲート969、任意のゲートシリサイド970、サイドウォールス ペーサ967、Nソース拡張部966、P+基板コンタクト965、フィールド酸化膜層 970、ILD971、金属相互接続973およびバリヤ金属972を含む。 [0185]

深い注入されたND領域962はゲート969に先立って導入されたので、これに対し て自己整合されない。フィールド酸化膜層970はドレイン964Bを囲み、包む。ND 領域962は長さL_{D1}でゲート969まで横方向に延在し、長さL_{D2}でフィールド酸化膜 層970まで横方向に延在する。ゲート969に当接するドリフト領域962の縁部で電 界を減じるために、金属フィールドプレート974は、ゲート964の上に、かつこれを 越えて、ND領域962の上に延在することができる。低濃度P-型基板961では、N D領域962とN+ソース領域964Aとの間のパンチスルー破壊を防ぐのに、最小寸法 を超えるかこれと等しいポリシリコンゲート969のゲート長を必要とする。上述のDP 層956に類似の深いP層もまたNMOS960に含まれていることができる。

[0186] 図26は、ゲート形成に先立って注入された深いコンフォーマルなN-型ドリフト領域 982を備えた空乏モードNMOS980を示す。低いしきい値は、低濃度ドープした基 板981および薄いゲート989によって設定される。上述のように、DMOS980は 、ソースを囲んだり、そうでなければ装置を囲んだりするP-ウェルを有しない。したが って、0Vから-1Vまでの装置しきい電圧が可能である。

10

20

[0187]

DMOS980はまた、N+ソース領域984A、N+ドレイン領域984B、任意の 深いドレインN-ウェル983、第1または第2のゲート酸化膜を含み得るゲート酸化膜 988、ゲート989、任意のゲートシリサイド990、サイドウォールスペーサ987 、Nソース拡張部986、P+基板コンタクト985、フィールド酸化膜層991、IL D994、金属相互接続993およびバリヤ金属992を含む。

(40)

【0188】

深い注入されたコンフォーマルなND領域982は、ゲート989およびフィールド酸 化膜層991に先立って導入されたので、これらに対して自己整合されず、ドレイン98 4Bを囲んで包み、フィールド酸化膜層991の長さに対応する長さL_{D1}のドリフト領域 982Aとして活性なゲート989まで横方向に延在する。ND領域982の部分982 Dは、ゲートに直面しない側のフィールド酸化膜の下で横方向に長さL_{D2}だけ延在する。 フィールド酸化膜層991の下のコンフォーマルなND領域982の深さは、ND領域9 82の部分982Aおよび982Dによって示されたように、ドレイン984Bおよびゲ ート989の下に位置するND領域982の部分982Bおよび982Cよりも浅い。低 濃度P - 型基板981では、ND領域982の深い部分982CとN+ソース領域984 Aとの間のパンチスルー破壊を防ぐのに、最小寸法を超えるかこれと等しいポリシリコン ゲート989のゲート長を必要とする。上述のDP層956に類似のDP層もまたNMO S980に含まれていることができる。

[0189**]**

図 2 7 A - 図 2 7 C は、 P - 型表面下シールドを含むよう修正された、図 2 4 から図 2 6 に示される 3 つの空乏モード N M O S 装置を示す。このシールドは、 N P N 寄生バイポ ーラ導電の開始を減じ、かつスナップバック効果を抑えるために含まれている。

【0190】

図24のNMOS940に類似の例として、図27Aは、浅いN-低濃度ドープしたドレイン(LDD)および表面下シールド1002を備えた空乏モードNMOS1000を示す。低いしきい値は、低濃度ドープした基板1001および薄いゲート酸化膜1007によって設定される。従来のエンハンスメントモードNMOSまたはラテラルDMOSと異なり、NMOS940は、ソースを越えて、またはゲートの下のチャネルにまで延在するP-ウェルは有さないが、LOCOSフィールド酸化膜層10100の下からN+ソース領域1015Aの下に延在する連鎖注入されたP-ウェル1002Aおよび1002Bを含む。P基板1001のドーピング濃度およびゲート酸化膜1007の厚さに依存して、0Vから-1Vまでの装置しきい値が結果として生じる。

[0191]

NMOS940はまた、N+ドレイン1015B、任意のN-ウェルの深いドレイン1003、第1または第2のゲート酸化膜を含み得るゲート酸化膜1007、ゲートポリシリコン1008、ゲートシリサイド1009、サイドウォール酸化膜1006、短い低濃度ドープしたNソース拡張部1004(サイドウォールスペーサ製造プロセスの生成物)、浅いLDDドリフト領域1005、ILD1011、金属相互接続1014、およびバリヤ金属1013を含む。

【0192】

図27Bは、図25に示されるNMOS960に類似した、ゲート形成に先立って注入 された深いN-型ドリフト1025を備えた空乏モードNMOS1020を示す。低いし きい値は、低濃度ドープした基板1021および薄いゲート酸化膜1028によって設定 されるが、表面下シールド1022が追加される。従来のエンハンスメントモードNMO SまたはラテラルDMOSと異なり、空乏モードNMOS1020は、ソースを越えて、 またはゲートの下のチャネルにまで延在するP-ウェルを有さないが、フィールド酸化膜 層1034の下からN+ソース領域1023Aの下まで延在する連鎖注入されたP-ウェ ル1022Aおよび1022Bを含む。P基板1021のドーピング濃度およびゲート酸 化膜1028の厚さに依存して、0Vから-1Vまでの装置しきい値が結果として生じる 10

20

【0193】

NMOS1020はさらに、N+ドレイン1023B、連鎖注入された深いドレインN - ウェル1024、ゲート酸化膜層1028、ゲート1029、ゲートシリサイド103 0、サイドウォールスペーサ1027、Nソース拡張部1026(サイドウォールスペー サ製造プロセスの生成物)、深い注入された均一なND領域1025、フィールド酸化膜 層1034、ILD1033、金属相互接続1032およびバリヤ金属1031を含む。 【0194】

(41)

図26のNMOS980に類似の別の変形例において、図27CのNMOS1040は、ゲート形成に先立って注入された深いコンフォーマルなND領域1044Aから104 4Cを備えた、空乏モードNMOS1040を示す。表面下シールド1042は、LOC OSフィールド酸化膜層1049の下にP-ウェル1042Aを、N+ソース領域104 5Aの下に横方向に延在するより深い部分1042Bを含む。低いしきい値は、低濃度ド ープしたP基板1041および薄いゲート酸化膜1046によって設定される。P基板1 041のドーピング濃度およびゲート酸化膜1046の厚さに依存して、0Vから-1V までの装置しきい値が結果として生じる。

【0195】

NMOS1040はまた、N+ドレイン領域1045B、連鎖注入された深いドレイン N-ウェル1043、ゲート1047、任意のゲートシリサイド1048、サイドウォー ルスペーサ1053、Nソース拡張部1054、深い注入されたコンフォーマルなND領 域1044Aから1044C、フィールド酸化膜層1044、ILD1050、金属相互 接続1052およびバリヤ金属1051を含む。

【0196】

この発明の別の実施例として、図28は、高温処理または拡散なしで形成された浅いL DDを備えた完全に分離された空乏モードNMOS1060を示す。この装置では、DN 床分離層1062は、ゲート1071に自己整合した浅いND領域1068AおよびLO COSフィールド酸化膜1076に自己整合したND領域1068Bを備えたN-ウェル 1063Aおよび1063Bを含む、環状のサイドウォール分離および深いドレインによ って重ねられる。ドレインは、N+領域1066B、金属1074およびバリヤ金属10 73を通って接触される。

【0197】

N + ソース領域1066Aはサイドウォールスペーサ1069に当接する一方、Nソース拡張部1067はゲート酸化膜1070の上に位置するゲート1071に自己整合し、シリサイド1072によって分巻される。連鎖注入されたP-型領域を含むP-ウェル1064は、NPN寄生導電およびスナップバックを抑えるためにN+ソース領域1066Aの下に横方向に延在するが、分離されたエンハンスメントモードラテラルDMOSの場合には行うような、ゲート1071の下に重なるほど十分な横方向の延在はしない。分離された装置のしきい値は分離されたポケット1065のドーピング濃度によって設定され、それは好ましくはP基板1061のドーピング濃度と同じである。

【0198】

P - Nダイオードおよび接合終端

電源回路での別の重要な機能は、ノイズスパイクおよび限定された持続時間電圧過渡に よる薄いゲート酸化膜の偶然の破損の危険性を回避するために、繊細なMOS回路に電圧 をクランプする必要があることである。これはダイオードの使用によって行なわれ得、こ れは接地を基準とし、または分離されたタブに「フロート」してもよく、保護されている いかなる回路または構成要素よりも低い破壊電圧を有し得る。たとえ実際の破壊導電機構 がアバランシェプロセスであって量子力学的な機械的トンネリングではなくても、これら の電圧クランプは一般にツェナダイオードと呼ばれる。本願明細書では、接合破壊の物理 的な機構に配慮をせず、用語ツェナおよび電圧クランプを交換可能に用いる。 【0199】

20

10

30

従来の集積回路プロセスで利用可能なダイオードは高温拡散を用いて形成されるので、 結果として表面が高濃度となって表面近くの破壊を強制し、そこでアバランシェキャリヤ 操作が繊細な酸化膜を破損し、装置信頼性または電圧安定性に悪影響を及ぼす。対照的に 、この発明のダイオードは、高温拡散の必要なく高エネルギおよび連鎖注入を用いて形成 される注入されたままのドーパントプロファイルを用い、さほど損傷が起こりそうにない 表面下のバルクシリコンに埋込まれたアバランシェ降伏を示す。

【0200】

図29A - 図29Cは、この発明によるプロセスで作ることができるさまざまツェナダ イオードを示す。たとえば、図29Aは、接地されたアノード接続を備えたN+埋込クラ ンプダイオードK1およびK2を示す。ダイオードK1はP-ウェルをアノードとして用 い、ダイオードK2はP-ベースまたはP-ボディ領域をアノードとして用いる。ダイオ ードK1のカソードはLOCOSフィールド酸化膜層1087に自己整合するN+領域1 083を含む。ダイオードK1のアノードはP-ウェル1084を含み、これはN+カソ ード1083よりも小さな横方向の寸法を有し、この中に横方向に囲まれる。P-ウェル 1084は、P+コンタクト1082によってILD1088の開口部を通って金属相互 接続1090およびバリヤ金属1089から形成される電極「A」に接続される。 【0201】

表面近くでピーク濃度を有し、深さが増大すると濃度が減少する従来の拡散ウェルと異 なり、P-ウェル1084はホウ素の高エネルギイオン注入によって、好ましくは用量お よびエネルギが異なる一連のホウ素注入層を含むホウ素連鎖注入層によって、形成される 。連鎖注入層はいかなる数の注入層を含んでもよいが、図面では2つの領域によって図解 で表わされる。単一のマスクを通して、かつエピタキシの使用なくイオン注入によって形 成された、表面層 PW1および表層下層 PW1Bである。たとえば、P-ウェル1084 は、表1に記載された第1または第2のP-ウェルのいずれかを含むことができる。 【0202】

ダイオードK2では、注入されたP-型アノード1087はN+カソード1087の下 に形成されてこの中に横方向に包含され、カソード接続1090およびアノード接続Aを 有する。P-ボディ型注入層は単一の高エネルギホウ素注入層または連鎖注入層を含み得 る。たとえば、P-ウェル1087は、表1に記載されたP-ボディまたはP-ベース領 域のいずれかを含むことができる。典型的には、P-ボディまたはP-ベース領域とP-ウェル領域との間の主な差は特定のドーピングプロファイルであり、後者は前者よりもよ り高濃度にドープした表面下層を有する。

P-ベースまたはP-ボディ領域をアノードとして用いる埋込ツェナダイオードの分離 されたバージョンが、図29Bに示される。ダイオード1100は、ダイオード1100 を包含してP基板1101から分離するP-型領域1103を含む。フローティングP-型領域1103は、高エネルギ注入されたDN床分離層1102と、環状の形状を有し、 DN層1102の上に垂直に重なるサイドウォール分離N-ウェル1105Aおよび11 05Bとによって分離される。N+カソード1106はLOCOSフィールド酸化膜領域 1108間の表面にわたって延在し、DN層1102の分離構造との電気的な接触を形成 し、そのN-ウェル1105Aおよび1105Bとの接触を介して、N-ウェル1105 A および1105Bとも電気的なコンタクトを形成する。 N + カソード領域1106は、 バリヤ金属1110を備えるKとラベル付けされる金属1111によって、ILD110 9を介して接触され、また電気的に接続される。 P - ボディまたは P - ベースアノード 1 104は分離された P-型領域1103内に包含され、分離された P-型領域1103内 でP+領域に接触される。このP+コンタクト領域は、典型的には、ページに向かう三次 元に位置するので、示されない。分離されていないP-型基板1101への接触がP+領 域1107Aおよび1107Bによって容易になり、好ましい実施例ではこれがリング外 接ダイオード1100を形成する。 [0204]

20

10

P - ウェル領域をアノードとして用いる埋込ツェナダイオードの分離されたバージョン が図29Cの断面1120に示される。ツェナダイオード1120は、ツェナダイオード 1120を包含しており、これをP-型基板1121から分離する、分離されたP-型領 域1131において形成される。フローティングP-型領域1131は、高エネルギ注入 されたDN床分離層1122と、環状の形状を有し、DN層1122の上に垂直に重なる サイドウォール分離 N-ウェル1123Aおよび1124Bとによって分離される。N+ カソード領域1125は、LOCOS酸化膜領域1129間の表面にわたって延在し、D N層1102の分離構造との電気的な接触を形成し、そのN-ウェル1123Aおよび1 123Bとの接触を介して、N-ウェル1123Aおよび1123Bとも電気的な接触を 形成する。N+カソード領域は、バリヤ金属1127を備える金属1128にILD11 30を介して接触され、また電気的に接続される。 P - ウェルアノード1124は分離さ れた P - 型領域 1 1 3 1 内に包含され、分離された P - 型領域 1 1 3 1 内で P + 領域に典 型的に三次元で接触される(示されない)。P基板1121の分離されていない部分への 接触が P+領域1126Aおよび1126Bによって容易になり、好ましい実施例ではこ れがリング外接ダイオード1120を形成する。

表面近くにピーク濃度を有し、深さが増大すると濃度がモノリシックに低下する従来の 拡散ウェルとは異なり、P-ウェル1124はホウ素の高エネルギイオン注入によって、 好ましくは用量およびエネルギが異なる一連のホウ素注入層を含むホウ素連鎖注入層によ って形成される。連鎖注入層はいかなる数の注入層を含んでもよいが、図面では2つの領 域によって図解で表わされる。単一のマスクを通して、かつエピタキシの使用なしでイオ ン注入によって形成された表面層PW1および表層下層PW1Bである。好ましい実施例 では、より深い層は表面ウェルよりもさらに高濃度である。代替的には、 P - ウェル 1 1 2.4 は、異なる破壊電圧を達成するために異なるドーパントプロファイルを有してもよい

[0206]

図29Dの断面1140に示されるように開示されたプロセスで利用可能な別の分離さ れた埋込型ツェナは、基板から分離されたフローティングアイランドにすべて包含される N - ウェル - P - ウェル接合のストライプの並列の組合せを含む。ダイオードは、高エネ ルギ注入されたDN床分離層1142の上にすべて位置する、P+領域1146Dおよび 1446Cに接触される複数の分離されたP‐ウェル1144Aおよび144Bと、N+ 領域1145A、1145Bおよび1145Cに接触される複数のN - ウェル1143A 、

1 1 4 3 B および 1 1 4 3 C とを含む。

N - ウェル 1 1 4 3 A および 1 1 4 3 C は、

基 板1141からツェナ全体を分離する環状構造を形成する。装置は、LOCOS1149 と P + 基板 リング 1 1 4 6 A および 1 1 4 6 B とによって外 接される。 ツェナダイオード のさまざまなストライプの相互連結が、バリヤ金属1147を備えた金属1148を通し て容易になる。

[0207]

表面の近くにピーク濃度を有し、深さが増大すると濃度がモノリシックに低下する従来 の拡散ウェルとは異なり、第1のP-型ウェル1144Aおよび1144Bは、第1のN ウェル1143A、1143Bおよび1143Cとともに、高エネルギイオン注入によ って、好ましくは用量およびエネルギが異なる一連の注入層を含む連鎖注入層によって形 成される。連鎖注入層はいかなる数の注入層も含んでもよいが、図面では2つの領域によ って図解で表わされる。単一のマスクを通して、かつエピタキシの使用なしにイオン注入 によって形成された表面層PW1およびNW1と、表層下層PW1BおよびNW1Bであ る。好ましい実施例では、より深い層NW1BおよびPW1Bは表面ウェルよりもさらに 高濃度であり、その結果、表面より十分に下の場所でツェナの破壊を生じさせる。代替的 に、異なる破壊を達成するために、異なるドーパントプロファイルを有する第2のP-ウ ェルおよび第2のN-ウェルが、第1のP-ウェルもしくは第1のN-ウェルまたはその 両方に代替できる。 50

10

[0208]

図29 Eの断面1160は、P+からN-ベースへの埋込ツェナを包含し、これをP-型基板1161から分離する、分離されたP-型領域1163を含む、分離されたP+からN-ベースへの埋込ツェナを示す。フローティングP-型領域1163は、高エネルギ注入されたDN床分離層1162と、環状の形状を有し、DN層1162の上に垂直に重なるサイドウォール分離N-ウェル1165Aおよび1165Bとによって分離され、かつN+領域1168Aおよび1168Bに接触される。P+アノード1167Aは表面にわたって延在し、分離されたP-型領域1163との、およびN-ベース1166を包含する連鎖注入されたP-ウェル1164との、電気的な接触を形成する。破壊は、P+1167AとN-ベース1166との間の埋込インターフェースの濃度によって決定される。Aとラベル付けされたP+アノードは、バリヤ金属1169を備えた金属1170にILD1172を介して接触され、また電気的に接続される。N-ベースカソード1166は三次元においてN+に接触される(示されない)。分離されていないP-型基板1161への接触がP+領域1167Cおよび1167Bによって容易になり、好ましい実施例ではこれが前記ダイオードに外接するリングを形成する。

(44)

表面近くにピーク濃度を有し、深さが増大すると濃度がモノリシックに低下する従来の 拡散ウェルとは異なり、第1のP-型ウェル1164はホウ素の高エネルギイオン注入、 好ましくは用量およびエネルギが異なる一連のホウ素注入層を含むホウ素連鎖注入層によ って形成される。連鎖注入層はいかなる数の注入層も含んでもよいが、図面では2つの領 域によって図解で表わされる。単一のマスクを通して、かつエピタキシの使用なくイオン 注入によって形成される表面層 PW1および表層下層 PW1Bである。好ましい実施例で は、より深い層は表面ウェルよりもさらに高濃度であり、その結果、表面より十分に下の 場所でツェナの破壊を生じさせる。代替的に、異なる破壊を達成するために、異なるドー パントプロファイルを有する第2のP-ウェルが第1のP-ウェルに代替できる。 【0210】

このプロセスでの別の創造的な P - Nダイオードは、分離された P - 型ポケットを基板 を超えた高圧にフロートさせるために用いられる終端である。典型的に、終端縁部の目的 は N - 型サイドウォール分離の縁部の電界を形成することであり、そこでは典型的にサイ ドウォールは高エネルギ注入された D N 床分離層に重なる N - ウェルを含む。 【 0 2 1 1 】

図30Aに示される実施例では、分離されたP-型ポケット1204は、DN床分離層 1202およびN-ウェル1203によって分離され、P-基板1201およびP+基板 リング1205Aに囲まれる。この例において、終端は、ILD1210の上に横方向に 延在する金属フィールドプレート1211および1212を含む。終端は、P+基板リン グ1205AからN-ウェル1203までの距離として規定された長さL_{D3}を有する。 【0212】

図30Bに示される実施例では、分離されたP‐型ポケット1224は、DN床分離層 1222およびN‐ウェル1223によって分離され、P‐型基板1221およびP+基 板リング1225Aに囲まれる。この例で、終端は、LOCOSフィールド酸化膜層12 30の上のポリシリコンフィールドプレート1231および1232、ILD1233の 上に横方向に延在する金属フィールドプレート1234および1235を含む。他の実施 例では、ポリシリコンまたは金属フィールドプレートだけが、終端のP+またはN‐ウェ ル側で用いられてもよい。フィールドプレートおよびその間隔の長さは、終端のBVを増 大させるために好ましくは調整される。終端は、P+基板リング1225AからN‐ウェ ル1223までの距離として規定された長さL_{D3}を有する。この実施例では、N‐ウェル 1223は、LOCOSフィールド酸化膜層1230の下で横方向に延在し、その結果、 底部部分NW1Bが表面に接近して、結合したNW1およびNW1Bよりも浅くてより低 濃度ドープされる接合拡張領域を形成するようにさせる。これがDN層1222の縁部の 近くに群がる電界を減じ、したがってこの終端のBVを向上させるよう機能することがで

30

50

20

きる。

【0213】

図30Cに示される実施例では、分離された P - 型ポケット1244は、DN床分離層 1242およびN - ウェル1243によって分離され、P - 型基板1241およびP + 基 板リング1245Aに囲まれる。この実施例では、終端は、ILD1253およびLOC OSフィールド酸化膜層1250の上に横方向に延在する金属フィールドプレート125 1および1252を含む。終端は、P + 基板リング1245AからN - ウェル1243ま での距離として規定された長さL_{D3}を有する。この実施例では、N - ウェル1243はL OCOSフィールド酸化膜層1250の下で延在しない。さらに示されるのは、N - ウェ ル1243の縁部と重なり、薄い酸化膜1255上に位置する部分、およびLOCOSフ ィールド酸化膜層1250にわたる延在する部分を有する、任意のポリシリコンフィール ドプレート1254である。ポリシリコンフィールドプレート1254は、金属フィール ドプレート1152と組合されて、フィールドプレートと下部シリコンとの間に最大30 の異なる厚さの誘電体を備えたフィールドプレートを形成することを可能にする。 【0214】

(45)

図30Dに示される実施例では、分離された P - 型ポケット1264は、DN床分離層 1262およびN - ウェル1263によって分離され、P - 型基板1261および P + 基 板リング1265Aに囲まれる。この実施例では、終端は、N - ウェル1263に接続さ れ、長さL_{D3}だけフィールド酸化膜層1270の下で延在して P + 基板リング1265A と距離L_{D4}だけ間隔を置かれた、深いND領域1266を含む。終端はさらに、ILD1 270の上に延在する金属フィールドプレート1271および1272を含んでもよい。 【0215】

図30 E に示される実施例では、分離された P - 型ポケット 1 2 8 4 は、D N 床分離層 1282 および N - ウェル 1 2 8 3 によって分離され、P - 型基板 1 2 8 1 および P + 基 板リング 1 2 8 5 A に囲まれる。N - ウェル 1 2 8 3 は、示されるように、LOCOSフ ィールド酸化膜層 1 2 9 0 の下で延在し、NW 1 B によって形成される第1の接合拡張領 域を与える。代替実施例では、N - ウェル 1 2 8 3 は、示されるように、N + 領域 1 2 8 7を囲むことができるが、LOCOSフィールド酸化膜層 1 2 9 0 の下で横方向に延在し ない。この実施例では、終端はさらに、N - ウェル 1 2 8 3 に接続されて、長さL_{D3}だけ LOCOSフィールド酸化膜層 1 2 9 0 の下で延在し、P + 基板リング 1 2 8 5 A から距 離L_{D4}だけ間隔を置かれる、コンフォーマルな深いND領域 1 2 8 6 を含む。終端はさら に、ILD1293の上に重なる金属フィールドプレート 1 2 9 1 および 1 2 9 2 を含ん でいてもよい。

【0216】

図30Fの実施例では、分離されたP-型ポケット1304は、DN床分離層1302 およびN-ウェル1303によって分離され、P-型基板1301およびP+基板リング 1305Aによって囲まれる。この実施例では、終端は、長さL_{D3A}を備えた活性領域内 の部分1306Aと長さL_{D3B}を備えたLOCOSフィールド酸化膜層1310の下の部 分1306Bとを含むコンフォーマルな深いND領域1306を含み、P+基板リング1 305Aから距離L_{D4}だけ間隔を置かれる。

【0217】

図30Gの実施例では、分離された P - 型ポケット1324は、DN床分離層1322 およびN - ウェル1323によって分離され、P - 型基板1321および P + 基板リング 1325Aに囲まれる。この実施例では、終端は、N - ウェル1323に接続され、長さ L_{D3}だけフィールドILD1330の下で延在する、浅いN - ドリフト領域1326を含 む。P + 基板リング1325AおよびN - ドリフト領域1326は、LOCOSフィール ド酸化膜層1331に自己整合され、距離L_{D4}だけ間隔を置かれる。

【0218】

図 3 0 Hの実施例では、分離された P - 型ポケット 1 3 4 4 は、 D N 床分離層 1 3 4 2 および N - ウェル 1 3 4 3 によって分離され、 P - 型基板 1 3 4 1 A および P + 基板リン 50

10

20

グ1345Aに囲まれる。この実施例では、基板1341Aは、LOCOSフィールド酸 化膜層1350およびILD1351の下の領域1341Bを含み、これは、P+基板リ ング1345AからN-ウェル1343までの距離として規定された長さL_{D3}を有する。 DN床分離層1342の部分はN-ウェル1343を超えてP+基板リング1345Aに 向かって延在し、表面の電界を減じるのを助ける。N-ウェル1343を越えるDN層1 342の拡張部は、この例のLOCOS1350の下には延在せず、したがって、DN層 1342の深さは終端領域において実質的に一定である。

(46)

【0219】

図30Iの実施例では、分離された P - 型ポケット1364は、DN床分離層1362 および N - ウェル1363によって分離され、 P - 型基板1361Aおよび P + 基板リン グ1365Aに囲まれる。この実施例では、基板1361Aは、 P + 基板リング1365 Aから N - ウェル1363の距離として規定された長さ L_{D3}を有する、ILD1372お よびLOCOSフィールド酸化膜層1370の下の領域1361Bを含む。DN層136 2の部分は N - ウェル1363を越えて P + 基板リング1365Aに向かって延在し、表 面の電界を減じるのを助ける。DN層1362の拡張部は、この例のLOCOSフィール ド酸化膜層1370の部分の下に延在するので、DN層1362の深さは、終端領域のL OCOSフィールド酸化膜層1370にコンフォーマルである。

【0220】

図30Jの実施例では、分離された P - 型ポケット1384は、DN床分離層1382 およびN - ウェル1383によって分離され、P - 型基板1381AおよびP + 基板リン グ1385Aに囲まれる。この実施例では、基板1381Aは、P + 基板リング1385 AとN - ドリフト領域1386と間の長さL_{D4}およびLOCOSフィールド酸化膜層13 90とN - ウェル1383との間の長さL_{D3}を有する、LOCOSフィールド酸化膜層1 390およびILD1391の下の領域1381Bを含む。P + 基板リング1385Aお よびND領域1386はLOCOSフィールド酸化膜層1390に自己整合される。DN 層1382の部分はN - ウェル1383を越えてP + 基板リング1385Aに向かって延 在し、表面の電界を減じるのを助ける。DN層1382は、示されるように、DN層13 820深さが実質的に一定であるようにLOCOSフィールド酸化膜層1390から後退 され、または、図30Iの実施例におけるように、LOCOSフィールド酸化膜層1390の下 に延在してもよい。N - ウェル1383からLOCOS1390まで延在する表面の終端 として、浅いND領域1386が含まれる。

図30Kの実施例では、分離された P-型ポケット1404は、DN床分離層1402 および N-ウェル1403によって分離され、P-型基板1401Aおよび P+基板リン グ1405Aに囲まれる。この実施例では、基板1401Aは、ILD1411の下の領 域1401Bを含む。DN層1402の部分は、N-ウェル1403を越えて P+基板リ ング1405Aに向かって延在し、表面の電界を減じるのを助ける。浅い P-ドリフト領 域1406もまた、P+1405AからN-ウェル1403に向かって延在する表面の終 端として含まれている。終端は、P+基板リング1405Aと、P-ドリフト領域140 6の縁部との間の長さL_{D4}、および P-ドリフト領域1406の縁部とN-ウェル140 3と間の長さL_{D3}を有する。

【0222】

図30A - 図30Kの終端例で示されるさまざまな機構は、この発明のプロセスと互換 性をもち、分離された領域のBVの最適化ができる終端を例示する。所与の実現例のため の最良の終端構造に至る異なる図の機構を組合せることは、十分にこの発明の範囲内であ る。たとえば図30Bおよび図30Cの複層ポリシリコンおよび金属フィールドプレート 、図30IのコンフォーマルなDN層、および図30IのN - ドリフト領域がすべて組合 されてもよく、さらに、開示された要素の他の多くの組合わせが可能である。公知の処理 手法に従って示された構造を修正することもまたこの発明の範囲内である。たとえば、示 10

20



された単一の金属層の上に金属相互接続層を加えて、付加的なレベルのフィールドプレートとしてこれらの層を用いることが可能である。堆積され、または埋込まれたフィールド酸化膜などの代替的なフィールド誘電性スキームによってLOCOSフィールド酸化膜を 代替することもさらに可能である。

【0223】

この発明の具体的な実施例が記載されているが、これらの実施例が例示のみであり限定 するものではないことが理解されるべきである。この発明の大原則に従う多くの付加的ま たは代替実施例が当業者には明らかである。











【図1E】







【図1G】



【図2A】



FIG. 2A (Prior Art)

(49)









FIG. 2C (Prior Art)



FIG. 2D















FIG. 3D (Prior Art)





【図4E】



【図4F】



【図4G】





【図4日】



【図4I】



FIG. 41 (Prior Art)







【図6】



【図7】











【図10B】











【図11B】



【図11C】

























FIG. 15C

【図16A】

L03

-100-

-101--

ġ

-03













【図17C】



【図17D】







【図18A】







【図19A】















【図22】









【図26】









【図28】



【図29A】



1060







【図29D】





【図29E】









【図30D】



【図30E】









【図30I】











フロントページの続き

(51) Int .Cl . H 0 1 L H 0 1 L	F I 27/092 (2006.01) 21/337 (2006.01) 27/098 (2006.01) 29/808 (2006.01) 29/861 (2006.01) 29/868 (2006.01)
(74)代理人	100096781
	弁理士·堀井·豊
(74)代理人	100098316
	弁理士 野田 久登
(74)代理人	100109162
	弁理士 酒井 將行
(74)代理人	100111246
	弁理士 荒川 伸夫
(72)発明者	ウィリアムズ , リチャード・ケイ
	アメリカ合衆国、95015 カリフォルニア州、クパチーノ、ノルウィッチ・アベニュ、102
	9 2
(72)発明者	ディズニー,ドナルド・レイ
	アメリカ合衆国、95014 カリフォルニア州、クパチーノ、トニ・コート、10208
(72)発明者	チェン , ユン・ウェイ
	アメリカ合衆国、95070 カリフォルニア州、サラトガ、ブレーマー・ドライブ、19725
(72)発明者	チャン , ワイ・ティエン
	中華人民共和国、香港、エヌ・ティ、タイ・ポー、シャン・トン・ロード、18、ジェイ・シー・
	キャッスル、ハウス・80・ビー、セカンド・フロア
(72)発明者	リュウ , ヒュンシク
	アメリカ合衆国、95120 カリフォルニア州、サン・ノゼ、マッキントッシュ・クリーク・ド
	ライフ、1114
審査官	井上 弘亘
(56)参老文南	⊀ 特開平10-242068(JP.A)
、~~ <i>) ></i> つへ間	特表2005-536057(JP.A)
(58)調査した	⊆分野(Int.CI.,D B 名)

H 0 1 L 21/336 H 0 1 L 21/337 H 0 1 L 21/8234 21/8238 H 0 1 L 27/088 H 0 1 L H 0 1 L 27/092 H 0 1 L 27/098 29/78 H 0 1 L 29/808 H 0 1 L 29/861 H 0 1 L H 0 1 L 29/868