



(19)  
Bundesrepublik Deutschland  
Deutsches Patent- und Markenamt

(10) **DE 10 2005 062 952 B4** 2010.05.12

(12)

## Patentschrift

(21) Aktenzeichen: **10 2005 062 952.0**

(22) Anmeldetag: **29.12.2005**

(43) Offenlegungstag: **10.08.2006**

(45) Veröffentlichungstag  
der Patenterteilung: **12.05.2010**

(51) Int Cl.<sup>8</sup>: **H01L 27/146** (2006.01)

Innerhalb von drei Monaten nach Veröffentlichung der Patenterteilung kann nach § 59 Patentgesetz gegen das Patent Einspruch erhoben werden. Der Einspruch ist schriftlich zu erklären und zu begründen. Innerhalb der Einspruchsfrist ist eine Einspruchsgebühr in Höhe von 200 Euro zu entrichten (§ 6 Patentkostengesetz in Verbindung mit der Anlage zu § 2 Abs. 1 Patentkostengesetz).

(30) Unionspriorität:

**10-2004-0114784 29.12.2004 KR**

(73) Patentinhaber:

**DongbuAnam Semiconductor Inc., Seoul/Soul, KR**

(74) Vertreter:

**Mitscherlich & Partner, Patent- und  
Rechtsanwälte, 80331 München**

(72) Erfinder:


**Shim, Hee Sung, Seoul/Soul, KR**

(56) Für die Beurteilung der Patentfähigkeit in Betracht  
gezogene Druckschriften:

**US 2003/01 27 666 A1**

(54) Bezeichnung: **CMOS-Bildsensor und Verfahren zu dessen Herstellung**

(57) Hauptanspruch: CMOS-Bildsensor umfassend:  
ein Halbleiter-Substrat (31) vom ersten Leitfähigkeits-Typ, welches durch einen Fotodioden-Bereich und einen Transistor-Bereich definiert ist;  
einen Verunreinigungs-Ionen-Bereich (39) vom zweiten Leitfähigkeits-Typ, welcher in dem Halbleiter-Substrat (31) des Fotodioden-Bereiches ausgebildet ist;  
eine auf dem Halbleiter-Substrat (31) des Transistor-Bereiches ausgebildete Gate-Elektrode (36);  
einen auf der gesamten Oberfläche des Halbleiter-Substrates (31), inklusive der Gate-Elektrode (36), und mit Ausnahme des Verunreinigungs-Ionen-Bereiches (39) vom zweiten Leitfähigkeits-Typ, ausgebildeten Isolier-Film (37);  
und  
eine auf dem Verunreinigungs-Ionen-Bereich (39) vom zweiten Leitfähigkeits-Typ ausgebildete, und mit Verunreinigungs-Ionen (41) vom ersten Leitfähigkeits-Typ dotierte epitaktische Silizium-Schicht (40).



**Beschreibung**

okameras.

## HINTERGRUND DER ERFINDUNG

## Bereich der Erfindung

**[0001]** Die vorliegende Erfindung betrifft einen Komplementärer Metall-Oxid-Halbleiter ("Complementary Metal-Oxide Semiconductor", CMOS)-Bildsensor und ein Verfahren zu dessen Herstellung, und insbesondere einen CMOS-Bildsensor und ein Verfahren zu dessen Herstellung, in welchem eine Tot-Zone und ein Dunkelstrom simultan reduziert werden.

## Diskussion des Standes der Technik

**[0002]** Allgemein ist ein Bildsensor eine Halbleiter-Vorrichtung, welche optische Bilder in elektrische Signale konvertiert. Der Bildsensor kann als ein Ladungsgekoppelte-Vorrichtung-Bildsensor ("Charge Coupled Device", CCD) und ein CMOS-Bildsensor klassifiziert werden.

**[0003]** Die CCD hat aufgrund eines komplizierten Treiber-Modus, hohen Leistungsverbrauches und fotolithografischer Prozesse mit vielen Stadien Nachteile in ihrem Herstellungsprozess. Ferner ist es schwierig, eine Steuer-Schaltung, eine Signalverarbeitungs-Schaltung und einen Analog-Zu-Digital-Konverter, in einen CCD-Chip zu integrieren. Daher ist der CCD nicht zur Verwendung in Produkten von schlanker Größe geeignet. Allerdings haben CMOS-Bildsensoren als die Technologie der nächsten Generation Aufmerksamkeit erhalten, um die Nachteile von CCDs zu überwinden.

**[0004]** Der CMOS-Bildsensor verwendet einen Schalt-Modus, welcher sequentiell Ausgaben von Einheits-Pixeln unter Verwendung von MOS-Transistoren detektiert, wobei die MOS-Transistoren derart ausgebildet sind, dass sie der Anzahl der Einheits-Pixel auf einem Halbleiter-Substrat entsprechen. Es wird CMOS-Technologie eingesetzt, welche eine Steuer-Schaltung und eine Signal-Verarbeitungs-Schaltung als periphere Schaltungen verwendet.

**[0005]** Der CMOS-Bildsensor weist dahingehend Vorteile auf, dass aufgrund der CMOS-Technologie der/ein Leistungs-Verbrauch gering ist. Ferner ist aufgrund einer relativ kleinen Anzahl fotolithografischer Verarbeitungsschritte der Herstellungs-Prozess einfach. Da der CMOS-Bildsensor es ferner erlaubt, eine Steuer-Schaltung, eine Signal-Verarbeitungs-Schaltung und einen Analog-Zu-Digital-Konverter in einem Chip zu integrieren, weist er dahingehend einen Vorteil auf, dass ein schlankes Produkt erreicht werden kann. Daher wird der CMOS-Bildsensor für verschiedene Anwendungs-Bereiche in Breite verwendet, wie etwa für digitale Standbildkameras und digitale Vide-

**[0006]** Ein CMOS-Bildsensor gemäß dem Stand der Technik wird mit Bezug auf [Fig. 1](#) und [Fig. 2](#) beschrieben. [Fig. 1](#) ist ein Layout, welches einen Einheits-Pixel eines CMOS-Bildsensors vom 4T-Typ zeigt, welcher vier Transistoren beinhaltet, [Fig. 2](#) ist ein Äquivalenz-Schaltungs-Diagramm **100**, welches den Einheits-Pixel des in [Fig. 1](#) gezeigten CMOS-Bildsensors zeigt.

**[0007]** Wie in [Fig. 1](#) und [Fig. 2](#) gezeigt, ist bei dem Einheits-Pixel des CMOS-Bildsensors vom 4T-Typ eine Fotodiode (PD) **20** in einem weiten Abschnitt eines aktiven Bereiches **10** ausgebildet, und Gate-Elektroden **110**, **120**, **130** und **140** von vier Transistoren sind derart ausgebildet, dass sie jeweils mit den anderen Abschnitten des aktiven Bereiches **10** überlappen. Ein Transfer-Transistor Tx, ein Reset-Transistor Rx, ein Treiber-Transistor Dx und ein Auswahl-Transistor Sx werden jeweils von den Gate-Elektroden **110**, **120**, **130** und **140** gebildet.

**[0008]** Mit Ausnahme von Abschnitten unterhalb der Gate-Elektroden **110**, **120**, **130** und **140**, werden Verunreinigungs-Ionen in den aktiven Bereich **10** jedes Transistors implantiert, so dass Source- und Drain-Bereiche für jeden Transistor ausgebildet werden. Daher wird eine Versorgungs-Spannung Vdd an den Source- und Drain-Bereich zwischen den Reset-Transistor Rx und den Treibe-Transistor Dx appliziert, und eine Versorgungs-Spannung Vss wird an den Source- und Drain-Bereich an einer Seite des Auswahl-Transistors Sx appliziert.

**[0009]** Der Transfer-Transistor Tx überträgt von der Fotodiode erzeugte optische Ladungen zu einer Floating-Diffusions-Schicht (FD). Der Reset-Transistor Rx steuert das Potential der Floating-Diffusions-Schicht und setzt es zurück. Der Treibe-Transistor Dx dient als ein Source-Folger. Der Auswahl-Transistor Sx dient als ein Schalt-Transistor, um ein Signal des Einheits-Pixels auszulesen.

**[0010]** Ein Verfahren zum Herstellen des vorher genannten CMOS-Bildsensors gemäß dem Stand der Technik wird mit Bezug auf [Fig. 3A](#) bis [Fig. 3G](#) beschrieben. [Fig. 3A](#) bis [Fig. 3G](#) sind entlang Linie I-I' aufgenommene Schnitt-Ansichten des in [Fig. 1](#) gezeigten CMOS-Bildsensors.

**[0011]** Wie in [Fig. 3A](#) gezeigt, wird unter Verwendung einer Maske als erstes eine leicht dotierte epitaktische Schicht **2** vom P-Typ (P-) auf einem P-Typ-Halbleiter-Substrat **1** ausgebildet, welches durch einen aktiven Bereich und einem Bauteil-Isolations-Bereich definiert ist. Dann wird die leicht dotierte epitaktische-Schicht **2** vom P-Typ mittels Belichtungs- und Entwicklungs-Prozessen, unter Verwendung der Maske, zu einer vorbestimmten Tiefe ge-

ätzt, um eine Rille auszubilden. Ein Oxid-Film wird auf der epitaktischen Schicht **2** ausgebildet. Die Rille wird mit dem Oxid-Film mittels eines chemisch-mechanischen Polier-Prozesses (CMP) ausgefüllt, um einen Bauteil-Isolier-Film **3** in dem Bauteil-Isolier-Bereich auszubilden.

**[0012]** In die Oberfläche der epitaktischen Schicht **2** werden, zu dem aktiven Bereich korrespondierend, Verunreinigungs-Ionen implantiert, um einen Verunreinigungs-Ionen-Bereich **4** vom P-Typ auszubilden. Der Verunreinigungs-Ionen-Bereich **4** vom P-Typ wird dazu verwendet, eine Schwellspannung in einem Kanalbereich des Transfer-Transistors zu steuern, und eine Oberflächen-Spannung in der Fotodiode zu lokalisieren ("pin").

**[0013]** Wie in [Fig. 3B](#) gezeigt, wird ein Gate-Isolier-Film und eine leitfähige Schicht sequentiell auf der gesamten Oberfläche des Substrates ausgebildet, und dann selektiv trocken geätzt, um einen Gate-Isolierung-Film **5** und eine Gate-Elektrode **6** jedes Transistors, inklusive des Transfer-Transistors, auszubilden.

**[0014]** Wie in [Fig. 3C](#) gezeigt, ist ein Isolier-Film **7**, wie ein Oxid-Film, auf der gesamten Oberfläche des Substrates, inklusive der Gate-Elektrode **6**, ausgebildet, um eine beschädigte Ecke des Gate-Isolierung-Films **5** wiederherzustellen, und die Oberfläche der epitaktischen Schicht **2** während eines späteren Ionen-Implantations-Prozesses zu schützen.

**[0015]** Wie in [Fig. 3D](#) gezeigt, wird ein Fotolack-Film auf der gesamten Oberfläche beschichtet, und dann durch Belichtungs- und Entwicklungs-Prozesse entfernt, um ein Fotolack-Muster **8** auszubilden, welches die Fotodiode freilegt. Das Fotolack-Muster **8** ist derart ausgebildet, dass es teilweise den zu dem Bauteil-Isolations-Film **3** benachbarten aktiven Bereich abdeckt, und teilweise die Gate-Elektrode **6** freilegt. N-Typ-Verunreinigungs-Ionen werden in der epitaktischen Schicht **2** der freigelegten Fotodiode durch Hochenergie-Ionen-Implantationen implantiert, um eine Fotodiode mit N-Typ-Verunreinigungs-Bereich neu auszubilden. Wie in [Fig. 3E](#) gezeigt, wird, nachdem die Fotolack-Struktur **8** entfernt ist, eine Fotolack-Struktur **10** ausgebildet, um die Fotodiode freizulegen. P-Typ-Verunreinigungs-Ionen werden in die Oberfläche des N-Typ-Verunreinigungs-Ionen-Bereiches der Fotodiode neu implantiert, um einen P-Typ-Verunreinigungs-Ionen-Bereich **11** auszubilden. Der P-Typ-Verunreinigungs-Ionen-Bereich **11** weist ein Dotierniveau auf, welches durch Zufügen eines Dotierniveaus des P-Typ-Verunreinigungs-Ionen-Bereiches **4** hierzu erhalten wird.

**[0016]** Anstelle des in [Fig. 3E](#) gezeigten Prozesses, kann, wie in [Fig. 3F](#) gezeigt, ein Isolier-Film auf der gesamten Oberfläche deponiert werden, und dann

mittels eines Anisotrop-Ätz-Prozesses entfernt werden, um Abstandhalter **12** an Seitenwänden der Gate-Elektrode **6** auszubilden. Nachdem das Fotolack-Muster **10** zum Freilegen der Fotodiode gebildet ist, können P-Typ-Verunreinigungs-Ionen in die Oberfläche des N-Typ-Verunreinigungs-Ionen-Bereiches **9** der Fotodiode implantiert werden, um den P-Typ-Verunreinigungs-Ionen-Bereich **11** auszubilden.

**[0017]** Wie in [Fig. 3G](#) gezeigt, wird die Fotolack-Struktur **10** entfernt, und es werden unter Verwendung einer Maske N-Typ-Verunreinigungs-Ionen stark in den Drain-Bereich an einer Seite der Gate-Elektrode **6** implantiert, um einen stark dotierten N-Typ-Verunreinigungs-Ionen-Bereich **13** auszubilden.

**[0018]** Bei dem CMOS-Bildsensor gemäß dem Stand der Technik konvertiert die Fotodiode Licht-Signale in elektrische Signale, um optische Ladungen zu erzeugen. Die erzeugten optischen Ladungen bewegen sich zu der Floating-Diffusions-Schicht, in der Weise, dass sie den Treiber-Transistor Dx durchschalten, wenn der Transfer-Transistor Tx angeschaltet wird/ist. Wenn allerdings, wie in [Fig. 3](#) gezeigt, die P-Typ-Verunreinigungs-Ionen implantiert werden, bevor die Abstandhalter ausgebildet sind, wird die epitaktische Schicht unterhalb des Abstandhalters lokalisiert ("pinned"). Merkmale eines Dunkelstroms können verbessert werden, aber das Dotierniveau von P-Typ-Verunreinigungs-Ionen erhöht sich. Wenn sich das P-Typ-Verunreinigungs-Ion(en)-Dotierniveau erhöht, erhöht sich eine Potential-Barriere des Quellbereiches des Transfer-Transistors, um die/eine Transfereffizienz der optischen Ladungen zu erhöhen. Es tritt dann dahingehend ein Problem auf, dass eine Tot-Zone gebildet wird. In der Tot-Zone wird für einen bestimmten Zeitraum nach Eintreten von Licht in den Sensor kein Signal erzeugt.

**[0019]** Wenn die P-Typ-Verunreinigungs-Ionen implantiert werden, nachdem die Abstandhalter an den Seitenwänden der Gate-Elektrode ausgebildet sind, kann ferner, wie in [Fig. 3F](#) gezeigt, die/eine Transfereffizienz der optischen Ladungen verbessert werden. Allerdings wird die Oberfläche der Fotodiode während des Trocken-Ätz-Prozesses, welcher die Abstandhalter ausbildet, beschädigt. Dadurch wird der/ein Dunkelstrom erhöht.

**[0020]** US 2003/0127666 A1 beschreibt einen Bildsensor, der dazu geeignet ist Dunkelstrom, der aufgrund von kristallinen Defekten an der Seite eines Feldoxids auftritt, zu unterdrücken. Der vorgestellte Bildsensor umfasst unter anderem eine aktive Zone, die einen Fotodioden-Bereich beinhaltet, und eine erdfreie Diffusionszone, die über einen flaschenhalsförmigen Kanal mit dem Fotodioden-Bereich verbunden ist. Ein Feldoxid isoliert zusätzlich den aktiven

Fotodioden-Bereich elektrisch. Zwischen der Feldoxidzone und dem Fotodioden-Bereich bewirkt eine zusätzliche, trennende Feldstop-Schicht, dass der Dunkelstrom minimiert werden kann.

#### KURZFASSUNG DER ERFINDUNG

**[0021]** Dementsprechend zielt die vorliegende Erfindung auf einen CMOS-Bildsensor und ein Verfahren zu dessen Herstellung, welcher/welches im Wesentlichen eines oder mehrere Probleme aufgrund der Begrenzungen und Nachteile des Standes der Technik vermeidet.

**[0022]** Ein Vorteil der vorliegenden Erfindung ist, einen CMOS-Bildsensor und ein Verfahren zu dessen Herstellung bereitzustellen, bei welchem eine Tot-Zone und ein Dunkelstrom simultan durch selektives epitaktisches Wachstum reduziert werden.

**[0023]** Weitere Merkmale und Vorteile der Erfindung werden in der folgenden Beschreibung dargelegt, und werden aus der Beschreibung offensichtlich werden, oder können durch Ausführen der Beschreibung der Erfindung gelernt werden. Die Ziele und andere Vorteile der Erfindung können durch die Struktur und das Verfahren, welche insbesondere in der geschriebenen Beschreibung und den Ansprüchen hiervon, sowie den beigefügten Zeichnungen, aufgezeigt werden, erreicht und realisiert werden.

**[0024]** Um diese und andere Vorteile zu erreichen, und gemäß dem Zweck der Erfindung, wie sie ausgeführt und in Breite beschrieben ist, beinhaltet ein CMOS-Bildsensor ein Halbleiter-Substrat von einem ersten Leitfähigkeits-Typ, welches durch einen Fotodioden-Bereich und einen Transistor-Bereich definiert ist, einen Verunreinigungs-Ionen-Bereich von einem zweiten Leitfähigkeits-Typ, welcher in dem Halbleiter-Substrat des Fotodioden-Bereiches ausgebildet ist, eine auf dem Halbleiter-Substrat des Transistor-Bereiches ausgebildete Gate-Elektrode, einen Isolier-Film, welcher auf einer gesamten Oberfläche des Halbleiter-Substrates, inklusive der Gate-Elektrode, ausgebildet ist, und den Verunreinigungs-Ionen-Bereich vom zweiten Leitfähigkeits-Typ ausnimmt, und eine epitaktische Silizium-Schicht, welche auf dem Verunreinigungs-Bereich vom zweiten Leitfähigkeits-Typ ausgebildet ist und mit Verunreinigungs-Ionen vom ersten Leitfähigkeits-Typ dotiert ist.

**[0025]** Gemäß einem weiteren Aspekt der vorliegenden Erfindung beinhaltet ein Verfahren zum Herstellen eines CMOS-Bildsensors: Ausbilden eines ersten Verunreinigungs-Ionen-Bereiches vom ersten Leitfähigkeits-Typ in einem aktiven Bereich eines Halbleiter-Substrates, welcher durch den aktiven Bereich und einen Feld-Bereich definiert ist, Ausbilden einer Gate-Elektrode auf einem Transistor-Bereich des aktiven Bereiches, Ausbilden eines Isolier-Films

auf einer gesamten Oberfläche des Halbleiter-Substrates, inklusive der Gate-Elektrode, Ausbilden eines Verunreinigungs-Bereiches vom zweiten Leitfähigkeits-Typ in einem Fotodioden-Bereich des aktiven Bereiches, selektives Entfernen des Isolier-Films auf dem Verunreinigungs-Ionen-Bereich vom zweiten Leitfähigkeits-Typ, Aufwachsen-Lassen einer epitaktischen Silizium-Schicht auf der Oberfläche des Verunreinigungs-Ionen-Bereiches vom zweiten Leitfähigkeits-Typ, und Ausbilden eines zweiten Verunreinigungs-Ionen-Bereiches vom ersten Leitfähigkeits-Typ in der epitaktischen Silizium-Schicht.

**[0026]** Es versteht sich, dass sowohl die vorhergehende allgemeine Beschreibung als auch die folgende detaillierte Beschreibung exemplarisch und erklärend sind, und dazu gedacht sind, die Erfindung, wie sie beansprucht ist, weiter zu erklären.

#### KURZE BESCHREIBUNG DER ZEICHNUNGEN

**[0027]** Die beigefügten Zeichnungen, welche enthalten sind, um ein weiteres Verständnis der Erfindung bereitzustellen, und in diese Beschreibung aufgenommen sind und einen Teil von ihr bilden, erläutern Beispiel-Ausführungsformen(en) der Erfindung, und dienen zusammen mit der Beschreibung dazu, die Prinzipien der Erfindung zu erklären. In den Zeichnungen:

**[0028]** ist [Fig. 1](#) ein Layout, welches ein Einheits-Pixel von einem CMOS-Bildsensor vom 4T-Typ gemäß dem Stand der Technik zeigt, welcher vier Transistoren beinhaltet;

**[0029]** ist [Fig. 2](#) ein Äquivalenz-Schaltungs-Diagramm, welches das Einheits-Pixel des in [Fig. 1](#) gezeigten CMOS-Bildsensors zeigt;

**[0030]** Sind [Fig. 3A](#) bis [Fig. 3G](#) Schnitt-Ansichten eines mittels eines Verfahrens gemäß Verfahren des Standes der Technik hergestellten CMOS-Bildsensors; und

**[0031]** sind [Fig. 4A](#) bis [Fig. 4H](#) Querschnitt-Ansichten eines mittels eines Verfahrens gemäß einer Beispiel-Ausführungsform der vorliegenden Erfindung hergestellten CMOS-Bildsensors.

#### DETAILLIERTE BESCHREIBUNG DER ERFINDUNG

**[0032]** Es wird jetzt im Detail auf Beispiel-Ausführungsformen der vorliegenden Erfindung Bezug genommen, von welcher Beispiele in den begleitenden Zeichnungen gezeigt sind. Wo immer möglich, werden die gleichen Bezugszeichen innerhalb der Zeichnungen verwendet, um die gleichen oder ähnlichen Teile zu bezeichnen.

**[0033]** Wie in [Fig. 4A](#) gezeigt, wird unter Verwendung einer Maske eine leicht dotierte epitaktische Schicht **32** vom P-Typ (P-) auf einem Halbleiter-Substrat **31** vom P-Typ ausgebildet, welche(s) durch einen aktiven Bereich und einen Bauteil-Isolations-Bereich definiert/begrenzt ist. Dann wird die leicht dotierte epitaktische Schicht **32**, vom P-Typ durch Belichten und Entwicklungs-Prozesse unter Verwendung der Maske, zu einer vorbestimmten Dicke geätzt, um eine Rille auszubilden. Ein Oxid-Film wird auf dem Substrat derart ausgebildet, dass die Rille mit dem Oxid-Film gefüllt wird. Der Oxid-Film wird durch einen chemisch-mechanischen Polier-Prozess (CMP) strukturiert, um in der Rille zu verbleiben, so dass der Bauteil-Isolier-Film **33** im Bauteil-Isolier-Bereich ausgebildet ist.

**[0034]** Korrespondierend zu dem aktiven Bereich werden Verunreinigungs-Ionen in eine Oberfläche der epitaktischen Schicht **32** implantiert, um einen Verunreinigungs-Ionen-Bereich **34** vom P-Typ auszubilden. Der P-Typ-Verunreinigungs-Ionen-Bereich **34** wird dazu verwendet, eine Schwell-Spannung in einem Kanal-Bereich eines Transfer-Transistors zu steuern, und eine Oberflächen-bezogene Spannung in einem Fotodioden-Bereich zu lokalisieren ("pin").

**[0035]** Wie in [Fig. 4B](#) gezeigt, werden ein Gate-Isolier-Film und eine leitfähige Schicht in Folge auf der gesamten Oberfläche des Substrates ausgebildet, und dann selektiv trocken geätzt, um einen Gate-Isolier-Film **35** und eine Gate-Elektrode **36** von jedem Transistor, inklusive dem Transfer-Transistor, auszubilden.

**[0036]** Wie in [Fig. 4c](#) gezeigt, wird ein Isolier-Film **37** wie ein Oxid-Film auf der gesamten Oberfläche des Substrates, inklusive der Gate-Elektrode **36** ausgebildet, um eine beschädigte Ecke des Gate-Isolier-Films **35** wiederherzustellen und die Oberfläche der epitaktischen Schicht **32** während eines späteren Ionen-Implantations-Prozesses zu schützen.

**[0037]** Wie in [Fig. 4D](#) gezeigt, wird ein Fotolack-Film auf die gesamte Oberfläche beschichtet, und dann durch Belichtungs- und Entwicklungs-Prozesse entfernt, um eine Fotolack-Struktur **38** zu bilden, welcher den Fotodioden-Bereich freilegt. Das Fotolack-Muster **38** ist derart ausgebildet, dass es den aktiven Bereich teilweise bedeckt, welcher an den Bauteil-Isolier-Film **33** und die Gate-Elektrode **36** anschließt. Der von dem Fotolack-Muster **38** freigelegte Isolier-Film **37** wird durch einen Nass-Ätz-Prozess selektiv entfernt. Es ist möglich, dass der Isolier-Film **37** auf Seitenwänden der Gate-Elektrode **36** und an der Gate-Elektrode **36** nicht entfernt wird. Dann werden mittels Hochenergie-Ionen-Implantation N-Typ-Verunreinigungs-Ionen in die epitaktische Schicht **32** des freiliegenden Fotodioden-Bereiches implantiert, um einen Verunreinigungs-Ionen-Bereich

**39** vom N-Typ in dem Fotodioden-Bereich auszubilden.

**[0038]** Wie in [Fig. 4E](#) gezeigt, wird, nachdem das Fotolack-Muster **38** entfernt ist, eine epitaktische Silizium-Schicht **40**, unter Verwendung eines selektiven epitaktischen Wachstumsprozesses, auf der Oberfläche des Fotodioden-Bereiches, von welchem die Isolier-Schicht- **37** entfernt ist, aufgewachsen. Die epitaktische Silizium-Schicht **40** wird elektrisch von der Gate-Elektrode **36** durch einen Isolier-Film **37** isoliert.

**[0039]** Wie in [Fig. 4F](#) gezeigt, wird der Fotolack-Film **42** auf die gesamte Oberfläche beschichtet, und dann durch Belichtungs- und Entwicklungs-Prozesse strukturiert, um den Fotodioden-Bereich freizulegen. Unter Verwendung der strukturierten Fotolack-Schicht **42** als einer Maske werden P-Typ-Verunreinigungs-Ionen in die epitaktische Silizium-Schicht **40** implantiert, um einen Verunreinigungs-Ionen-Bereich **41** vom P-Typ zu bilden.

**[0040]** Wie in [Fig. 4G](#) gezeigt, wird, nachdem der Fotolack-Film **42** entfernt ist, ein Isolier-Film auf der gesamten Oberfläche aufgebracht, und dann mittels eines anisotropen Ätz-Prozesses entfernt, um Abstandhalter **43** an den Seitenwänden der Gate-Elektrode **36** auszubilden.

**[0041]** Wie in [Fig. 4H](#) gezeigt, werden unter Verwendung einer Maske N-Typ-Verunreinigungs-Ionen stark in einen Drain-Bereich an einer Seite der Gate-Elektrode **36** implantiert, um einen stark dotierten N-Typ-Verunreinigungs-Ionen-Bereich **44** auszubilden.

**[0042]** Bei dem CMOS-Bildsensor gemäß einer Beispiel-Ausführungsform der vorliegenden Erfindung wird die epitaktische-Schicht **32** vom P-Typ bereitgestellt, welche von dem Fotodioden-Bereich und einem Transistor-Bereich definiert/begrenzt ist, um einen N-Typ-Verunreinigungs-Bereich **39** in den Fotodioden-Bereich der epitaktischen Schicht **32** vom P-Typ auszubilden. Die epitaktische Silizium-Schicht **41**, in welche die Verunreinigungs-Ionen vom P-Typ implantiert sind, wird selektiv auf der epitaktischen Schicht **32** vom P-Typ des Fotodioden-Bereiches ausgebildet. Der Gate-Isolier-Film **35** und die Gate-Elektrode **36** werden auf der epitaktischen Schicht **32** vom P-Typ des Transistor-Bereiches ausgebildet, und der Verunreinigungs-Ionen-Bereich **34** vom P-Typ wird auf der epitaktischen Schicht **32** vom P-Typ unterhalb der Gate-Elektrode **36** ausgebildet.

**[0043]** Die epitaktische Silizium-Schicht **41**, in welche die P-Typ-Verunreinigungs-Ionen implantiert sind, wird von der Gate-Elektrode **36** mittels eines Isolier-Films **37** isoliert. Die Abstandhalter **43** werden an den Seitenwänden der Gate-Elektrode **36** auf der epitaktischen Silizium-Schicht **41** ausgebildet, in wel-

che die P-Typ-Verunreinigungs-Ionen implantiert sind.

**[0044]** Wie oben beschrieben, weisen der CMOS-Bildsensor und das Verfahren zu seiner Herstellung die folgenden Vorteile auf. Da der in [Fig. 4A](#) gezeigte Verunreinigungs-Ionen-Bereich vom P-Typ sich auf den Abschnitt unterhalb der Abstandhalter des Transfer-Transistors erstreckt, ist es möglich, den Dunkelstrom des Bildsensors zu reduzieren. Da darüber hinaus die epitaktische Silizium-Schicht auf der Oberfläche des Fotodioden-Bereiches unter Verwendung des selektiven epitaktischen Aufwachs-Prozesses ausgebildet ist, und der P-Typ-Verunreinigungs-Ionen-Bereich auf der epitaktischen Silizium-Schicht ausgebildet ist, um die Oberflächen-bezogene Spannung des Fotodioden-Bereiches zu lokalisieren ("pin"), ist der P-Typ-Verunreinigungs-Ionen-Bereich des Fotodioden-Bereiches höher als der Kanal-Bereich des Transfer-Transistors. Die Potential-Barriere in dem Source-Bereich des Transfer-Transistors erhöht sich nicht, und die/eine Transfer-Effizienz der optischen Ladungen kann verbessert werden.

**[0045]** Es wird für Fachleute offensichtlich sein, dass verschiedene Modifikationen und Variationen an der vorliegenden Erfindung ausgeführt werden können, ohne vom Geist und Umfang der Erfindung abzuweichen. Daher wird beabsichtigt, dass die vorliegende Erfindung die Modifikationen und Variationen dieser Erfindung abdeckt, vorausgesetzt sie befinden sich innerhalb des Bereiches der beigefügten Ansprüche und deren Äquivalente.

### Patentansprüche

1. CMOS-Bildsensor umfassend:
  - ein Halbleiter-Substrat (31) vom ersten Leitfähigkeits-Typ, welches durch einen Fotodioden-Bereich und einen Transistor-Bereich definiert ist;
  - einen Verunreinigungs-Ionen-Bereich (39) vom zweiten Leitfähigkeits-Typ, welcher in dem Halbleiter-Substrat (31) des Fotodioden-Bereiches ausgebildet ist;
  - eine auf dem Halbleiter-Substrat (31) des Transistor-Bereiches ausgebildete Gate-Elektrode (36);
  - einen auf der gesamten Oberfläche des Halbleiter-Substrates (31), inklusive der Gate-Elektrode (36), und mit Ausnahme des Verunreinigungs-Ionen-Bereiches (39) vom zweiten Leitfähigkeits-Typ, ausgebildeten Isolier-Film (37); und
  - eine auf dem Verunreinigungs-Ionen-Bereich (39) vom zweiten Leitfähigkeits-Typ ausgebildete, und mit Verunreinigungs-Ionen (41) vom ersten Leitfähigkeits-Typ dotierte epitaktische Silizium-Schicht (40).
2. CMOS-Bildsensor gemäß Anspruch 1, wobei die Gate-Elektrode (36) von der epitaktischen Silizium-Schicht (40) durch den an Seitenwänden der

Gate-Elektrode (36) ausgebildeten Isolier-Film (37) isoliert ist.

3. CMOS-Bildsensor gemäß Anspruch 1, ferner Abstandhalter (43) umfassend, welche an Seitenwänden der Gate-Elektrode (36) ausgebildet sind.

4. CMOS-Bildsensor gemäß Anspruch 3, wobei die an den Seitenwänden der Gate-Elektrode (36) ausgebildeten Abstandhalter (43) zu der epitaktischen Silizium-Schicht (40) benachbart sind, und auf der epitaktischen Silizium-Schicht (40) an den Seitenwänden der Gate-Elektrode (36) ausgebildet sind.

5. CMOS-Bildsensor gemäß Anspruch 1, wobei die epitaktische Silizium-Schicht (40) höher ist als die Oberfläche des Halbleiter-Substrates (31) unterhalb der Gate-Elektrode (36).

6. CMOS-Bildsensor gemäß Anspruch 1, ferner umfassend:
 

- einen auf Oberflächen des Fotodioden-Bereiches und des Transistor-Bereiches ausgebildeten Verunreinigungs-Ionen-Bereich (34) vom ersten Leitfähigkeits-Typ.

7. Verfahren zum Herstellen eines CMOS-Bildsensors umfassend:
 

- Ausbilden eines ersten Verunreinigungs-Ionen-Bereiches (34) vom ersten Leitfähigkeits-Typ in einem aktiven Bereich eines Halbleiter-Substrates (31), welcher durch den aktiven Bereich und einen Feld-Bereich definiert ist;
- Ausbilden einer Gate-Elektrode (36) auf einem Transistor-Bereich des aktiven Bereiches;
- Ausbilden eines Isolier-Films (37) auf einer gesamten Oberfläche des Halbleiter-Substrates (31), inklusive der Gate-Elektrode (36);
- Ausbilden eines Verunreinigungs-Ionen-Bereiches (39) vom zweiten Leitfähigkeits-Typ in einem Fotodioden-Bereich des aktiven Bereiches;
- selektives Entfernen des Isolier-Films (37) in dem Verunreinigungs-Ionen-Bereich (39) vom zweiten Leitfähigkeits-Typ;
- Aufwachsen-Lassen einer epitaktischen Silizium-Schicht (40) auf einer Oberfläche des Verunreinigungs-Ionen-Bereiches (39) vom zweiten Leitfähigkeits-Typ; und
- Ausbilden eines zweiten Verunreinigungs-Ionen-Bereiches (41) vom ersten Leitfähigkeits-Typ in der epitaktischen Silizium-Schicht (40).

8. Verfahren gemäß Anspruch 7, wobei die epitaktische Silizium-Schicht (40) auf dem Verunreinigungs-Ionen-Bereich (39) vom zweiten Leitfähigkeits-Typ durch einen selektiven epitaktischen Aufwachs-Prozess ausgebildet wird.

9. Verfahren gemäß Anspruch 7, wobei der Schritt zum selektiven Entfernen des Isolier-Films

(37) ferner umfasst:

Belassen des Isolier-Films (37) an Seitenwänden der Gate-Elektrode (36), um die epitaktische Silizium-Schicht (40) von der Gate-Elektrode (36) durch den Isolier-Film (37) zu isolieren.

10. Verfahren gemäß Anspruch 7, ferner umfassend:

Ausbilden von Abstandhaltern (43) an Seitenwänden der Gate-Elektrode (36), und Ausbilden eines stark dotierten Verunreinigungs-Ionen-Bereiches vom zweiten Leitfähigkeits-Typ (44) in der epitaktischen Schicht des aktiven Bereiches an beiden Seiten der Gate-Elektrode (36).

11. Verfahren gemäß Anspruch 10, wobei die an den Seitenwänden der Gate-Elektrode (36) ausgebildeten Abstandhalter (43) zu der epitaktischen Silizium-Schicht (40) benachbart sind, und auf der epitaktischen Silizium-Schicht (40) an den Seitenwänden der Gate-Elektrode (36) ausgebildet sind.

Es folgen 15 Blatt Zeichnungen

Anhängende Zeichnungen

FIG. 1  
Stand der Technik







FIG. 2  
Stand der Technik




**FIG. 3A**  
Stand der Technik




**FIG. 3B**  
Stand der Technik




**FIG. 3C**  
Stand der Technik




**FIG. 3D**  
Stand der Technik



**FIG. 3E**  
Stand der Technik



**FIG. 3F**  
Stand der Technik



**FIG. 3G**  
Stand der Technik




FIG. 4A




FIG. 4B




FIG. 4C




FIG. 4D




FIG. 4E




FIG. 4F




FIG. 4G




FIG. 4H

