

I309351

(此處由本局於收
文時黏貼條碼)

848278

發明專利說明書

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)



※申請案號：94131167

※申請日期：94年09月09日

※IPC分類：
G06F 11/34

(2003.01)

一、發明名稱：

(中) 監控處理器電源消耗的方法與裝置

(英) Method and apparatus to monitor power consumption of processor

二、申請人：(共 1 人)

1. 姓 名：(中) 英特爾股份有限公司
(英) INTEL CORPORATION

代表人：(中) 1.大衛 賽門
(英) 1. SIMON, DAVID

地 址：(中) 美國加州聖大克拉瑞密遜學院路二二〇〇號
(英) 2200 Mission College Blvd., Santa Clara, CA 95052, USA

國籍：(中英) 美國 U.S.A.

三、發明人：(共 2 人)

1. 姓 名：(中) 艾法蘭 羅登
(英) ROTEM, EFRAIM

國 籍：(中) 以色列
(英) ISRAEL

2. 姓 名：(中) 歐瑞 蘭登
(英) LAMDAN, OREN

國 籍：(中) 以色列
(英) ISRAEL

四、聲明事項：

◎本案申請前已向下列國家（地區）申請專利 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 美國 ; 2004/10/27 ; 10/973,396 有主張優先權

I309351

(此處由本局於收
文時黏貼條碼)

848278

發明專利說明書

(本申請書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)



※申請案號：94131167

※申請日期：94年09月09日

※IPC分類：
G06F 11/34

(2003.01)

一、發明名稱：

(中) 監控處理器電源消耗的方法與裝置

(英) Method and apparatus to monitor power consumption of processor

二、申請人：(共 1 人)

1. 姓 名：(中) 英特爾股份有限公司
(英) INTEL CORPORATION

代表人：(中) 1.大衛 賽門

(英) 1. SIMON, DAVID

地 址：(中) 美國加州聖大克拉瑞密遜學院路二二〇〇號

(英) 2200 Mission College Blvd., Santa Clara, CA 95052, USA

國籍：(中英) 美國 U.S.A.

三、發明人：(共 2 人)

1. 姓 名：(中) 艾法蘭 羅登
(英) ROTEM, EFRAIM

國 籍：(中) 以色列

(英) ISRAEL

2. 姓 名：(中) 歐瑞 蘭登
(英) LAMDAN, OREN

國 籍：(中) 以色列

(英) ISRAEL

四、聲明事項：

◎本案申請前已向下列國家（地區）申請專利 主張國際優先權：

【格式請依：受理國家（地區）；申請日；申請案號數 順序註記】

1. 美國 ; 2004/10/27 ; 10/973,396 有主張優先權

(1)

九、發明說明

【發明所屬之技術領域】

本發明有關於一種監控處理器電源消耗的方法與裝置。

【先前技術】

一中央處理單元（CPU）可以將多個處理能力整合在單一晶粒上。CPU的性能可能為受限於熱的，且可以依據「外部」冷卻能力以及「內部」電源控制機構而定，前者例如：被動式與主動式組件（例如：散熱器、風扇等等），後者例如：軟體應用程式。電源控制機構可以包含電源偵測機構以及電源降低機構。電源偵測機構可以偵測高電源狀態且可以引動該電源降低機構。

電源控制機構可以使用電源監控方法，其可以基於類比溫度量測而定。電源監控方法可能需要使用相對而言較大的晶粒上組件，該些晶粒上組件可被設置於一有限數量的預設「熱點」，以告知CPU的電源消耗。

【發明內容】

根據本發明係提供一種監控處理器電源消耗的方法與裝置。該方法可以包含：計數一處理器之一組件的一微架構事件；基於已計數之微架構事件的一加權值，估量該處理器的一電源消耗值；以及，過濾已計數之微架構事件的該加權值。

(2)

本發明的一些較佳實施例將詳細描述如下。本發明的其他特點、目的以及優點將詳細描述如下且伴隨著圖式而更加清楚敘述，其中在所有的圖式中，相同之參考數字係標明相同或類似的元件。

【實施方式】

於以下說明中，為了解釋而非限制之目的，例如：特定結構、架構、介面、技術等之特定細節係被加以說明，以提供對本發明各種態樣的完全了解。然而，為熟習於本技藝者所了解的，本案之各種態樣可以在沒有特定細節的情形下加以實施。於部分例子中，已知裝置、電路及方法的說明被省略，以避免不必要的細節阻礙本發明之說明。

在下述詳細說明中的一些部分，係以一電腦記憶體內的資料位元或二進位數位訊號上的運作之演算法與符號表示法的方式加以呈現。這些演算法敘述與表示法可以為熟悉資料處理相關技藝的人士所使用的技術，以將其研究成果的實質運用至熟悉此技術的其他人是。

除了特別敘述以外，由下述的討論可顯然知道的，在整份說明書中所使用的用語，例如：「處理」、「運算」、「計算」、「決定」，或是其他係有關於一電腦或電腦系統，或是其他相類似的電子運算裝置之動作及／或運作，其運用及／或將位於電腦系統的暫存器及／或記憶體內表示為實體的量（例如電子的量）轉換為電腦系統的記憶體、暫存器或其他資訊儲存、轉換或顯示裝置內表示

(3)

為實體的量之其他資料。再者，「複數個」可以用於整份說明書，以敘述二或多個組件、裝置、單元、參數以及其他。舉例而言，「複數個指令」敘述二或多個指令。

應該可以了解的是，本發明可使用於各種的應用。然而本發明的範圍並不侷限於此，此處所揭示的電路與技術可用於各種裝置，例如：電腦系統、處理器、CPU 或是其他。意欲包含於本發明範圍之內的處理器包含，僅藉由例子加以說明，縮減指令集電腦（*reduced instruction set computer*；RISC）、具有一管線的處理器、複雜指令集電腦（*complex instruction set computer*；CISC）以及其他。

本發明的一些實施例可以使用一機器可讀取媒體或物件（舉例而言）而加以實施，其可以儲存一指令或一組指令，當藉由一機器（例如：藉由一處理器及／或其他合適的機器）執行時，其導致該機器執行根據本發明實施例的一方法及／或運作。舉例而言，此種機器可以包含任何和是的處理平台、運算平台、運算裝置、處理裝置、運算系統、處理系統、電腦、處理器或是其他，且可以使用任何合適的硬體及／或軟體之組合而加以實施。舉例而言，該機器可讀取媒體或物件可以包含任何合適類型的記憶體單元、記憶體裝置、記憶體物件、記憶體媒體、儲存裝置、儲存物件、儲存媒體及／或儲存單元，例如：記憶體、可移除或不可移除的媒體、可抹除或不可抹除的媒體、可寫入或可覆寫的媒體、數位或類比媒體、硬碟、軟碟、CD-

(4)

ROM、CD-R、CD-RW、光碟、磁性媒體、各種類型的DVD、磁帶、卡匣或是其他。該些指令可以包含任何合適類型的碼，舉例而言，來源碼、編譯碼、直譯碼、可執行碼、靜態碼、動態碼，或是其他，且可以使用任何合適的高階、低階、物件導向、視覺化、已編譯及／或直譯的程式語言，例如：C、C++、Java、BASIC、Pascal、Fortran、Cobol、組合語言、機械碼，或是其他。

參考第1圖，如圖所示係為根據本發明一範例式實施例的一電腦系統100之方塊圖。然而本發明的範圍並不侷限於此，電腦系統100可以為個人電腦（PC）、個人數位助理（PDA）、網際網路設備、手機及／或其他運算裝置。在一例子中，電腦系統100可以包含由電源供應器120所供應電源的主處理單元110。於本發明的實施例中，主處理單元110可以包含一處理器200，其藉由系統互連135而電性地耦接至一記憶體裝置140以及一或多個介面電路150。舉例而言，該系統互連135可以為一位址／資料匯流排（假如需要的話）。應該可了解的是，除了匯流排以外的其他互連亦可以用以將處理器200連接至記憶體裝置140。舉例而言，一或多個專用線及／或一縱橫式機構（crossbar）可用以將處理器200連接至記憶體裝置140。

根據本發明的一些實施例，其可以包含任何類型的中央處理器（CPU）。根據本發明的一些實施例，處理器200可以包含一或多個核心220以及事件處理單元240。

(5)

再者，處理器 200 可以包含一快取記憶體（圖未示），舉例而言：靜態隨機存取記憶體（SRAM）以及其他，或是任何其他類型的內部積體型記憶體。記憶體裝置 140 可以包含一動態隨機存取記憶體（DRAM）、非揮發性記憶體，或是其他。在一例子中，記憶體裝置 140 可以儲存由處理器 200 所執行的軟體程式（假如需要的話）。

然而本發明的範圍並不侷限於此，介面電路 150 可以包含乙太網路介面及／或通用序列匯排流（USB）介面，及／或其他。在本發明的一些範例式實施例中，一或多個輸入裝置 160 可以連接至介面電路 150，用以將資料與指令鍵入至主處理單元 110。舉例而言，輸入裝置 160 可以包含一鍵盤、滑鼠、觸控螢幕、軌跡板、軌跡球、等位點、語音辨識系統，及／或其他。

然而本發明的範圍並不侷限於此，輸出裝置 170 可經由一或多個介面電路 150 而可操作地耦接至主處理單元 110，且可以包含一或多個顯示器、印表機、喇叭，及／或其他輸出裝置（假如需要的話）。舉例而言，輸出裝置之一可以為顯示器。顯示器可以為 CRT 顯示器、液晶顯示器（LCD），或任何其他類型的顯示器。

然而本發明的範圍並不侷限於此，電腦系統 100 可以包含一或多個儲存裝置 180。舉例而言，電腦系統 100 可以包含一或多個硬碟機、一或多個 CD 裝置、一或多個 DVD 裝置，及／或其他電腦媒體輸入輸出裝置（假如需要的話）。

(6)

然而本發明的範圍並不侷限於此，電腦系統 100 可經由連接至網路 190 而與其他裝置交換資料。上述網路連接可以包含任何類型的網路連接，例如：乙太網路連接、DSL、電話線、同軸電纜線等等。網路 190 可以為任何類型的網路，例如：網際網路、電話線網路、電纜線網路、無線網路，舉例而言，符合 IEEE 標準 802.11a/b/g (1999) 的網路，及／或其他。

然而本發明的範圍並不侷限於本發明的範例式實施例，事件處理單元 240 可以計數來自核心 220 的一或多個微架構事件，且可以基於一或多個已計數之微架構事件的一已加權值估量處理器 200 的一電源消耗值。事件處理單元 240 可以分別提供一或多個已加權值至一或多個事件。事件處理單元 240 可以加總該一或多個已加權的事件，且可以過濾已加權事件的總和。舉例而言，事件處理單元 240 可以藉由計算一指數加權移動平均值 (EWMA) 而過濾已加權事件的總和（假如需要的話）。應該可了解的是，事件處理單元 240 可以藉由硬體，或藉由軟體，或藉由硬體及／或軟體的任意組合而加以實施。再者，處理器 200 可以藉由輸出裝置 170 及／或藉由網路 190 而提供對應於已估量之電源消耗值的一輸出訊號，舉例而言，以使得一或多個電腦可以讀取已估量之電源消耗值。該一或多個電腦可以執行一電源消耗應用程式，其可以傳送指令以平衡處理器 200 的電源（假如需要的話）。在本發明的一些實施例中，處理器 200 可以接收來自該一或多個電腦的

(7)

指令，以基於已估量的電源消耗值而平衡處理器 200 的電源，然而本發明的範圍並不侷限於此。

然而本發明的範圍並不侷限於此，在一些實施例中，微架構事件可以具有微架構指令（例如：LOAD、STORE、ADD、SUBTRACT、MULT、SHIFT、AND 等等）的特徵。再者，這些指令可以包含輸入值與輸出值，例如：登錄值及／或常數。

參考第 2 圖，如圖所示係為根據本發明一範例式實施例的第 1 圖中之處理器 200 的詳細方塊圖。然而本發明的範圍並不侷限於此，如上所述，處理器 200 可以包含一或多個核心 220 以及事件處理單元 240。根據本發明的一些實施例，一或多個核心 220 可以包含一微架構計數器 222。舉例而言，微架構計數器 222 可以包含一或多個埠解碼器 223、一或多個累加器 224，以及一或多個事件計數器 225。

然而本發明的範圍並不侷限於此，事件處理單元 240 可以包含一或多個可程式化的預除器單元 245、一組合器 250、一過濾器 255、一比較器 260、一臨界值電路 265、一記憶體 270，以及一電源控制器 280。記憶體 270 可以包含該處理器的基本輸入輸出系統（BIOS）275。

然而本發明的範圍並不侷限於此，解碼器 223 可以將來自處理器 200 之核心，例如：一或多個核心 220 的不同組件（例如：埠）的微架構事件解碼。累加器 224 可以累加已解碼的事件，且可以提供一埠的活動指示至計數器

(8)

225。舉例而言，該些事件可以由埠 0、1 與 N 的解碼器所偵測。微架構事件可以由單一累加器，例如：累加器 224 所累加，且可以由計數器 225 所計數，以提供微架構事件的計數值至事件處理單元 240（假如需要的話）。

根據本發明的一實施例，事件處理單元 240 可以包含一或多個可程式化的預除器單元 245。可程式化的預除器單元 245 之數量可以基於由該系統所解碼的事件類型之數量而定，然而本發明的範圍並不侷限於此。可程式化的預除器單元 245 可以依據一權數而預除已計數之微架構事件。舉例而言，假如一事件對應至 5 個單元之電源，指派至該事件的權數可以為 5，然而本發明的範圍並不侷限於此。根據本發明的範例式實施例，可程式化的預除器單元 245 可以自記憶體 270 載入權數，且該權數可以被指派至已計數之微架構事件。根據本發明的一些實施例，該權數可以由處理器 200 的 BIOS 275 提供（假如需要的話）。

然而本發明的範圍並不侷限於此，組合器 250 可以組合來自可程式化的預除器 245 的已加權且已計數微架構事件，且可以藉由組合核心 220 的微架構事件之已加權值而產生一電源估量值。在本發明的一些實施例中，過濾器 255 可以過濾已加權的微架構事件且可以提供已過濾的事件至比較器 260。舉例而言，過濾器 255 可以為低通過濾器、移動平均過濾器、Alpha Beta 過濾器，其亦為已知的指數加權移動平均（EWMA）過濾器，或其他。

然而本發明的範圍並不侷限於此，比較器 260 可以比

(9)

較該電源估量值以及臨界值電路 265 的值。舉例而言，臨界值可以為由處理器 200 的電源降低機制所處理的電源單元之最大數量。根據本發明的一實施例，假如該比較結果是大於臨界值電路 265 的值時，電源控制器 280 可以控制參數以平衡處理器 200 多個組件的電源消耗。舉例而言，電源控制器 280 可以變動處理器 200 的電壓或頻率，或是電壓與頻率，及或可以週期性地延遲處理器 200 的運作，以降低處理器 200 的電源消耗（假如需要的話）。

參考第 3 圖，如圖所示係為根據本發明一範例式實施例的一方法之流程圖。然而本發明的範圍並不侷限於此，處理器 200 可以包含一或多個核心，例如：核心 220。核心 220 可以包含組件、埠等等，其可以實行微架構事件，例如：核心之多個組件的運作可藉由軟體指令而觸發（假如需要的話）。解碼器（例如：解碼器 223）可以將微架構事件解碼（文字方塊 305）且計數器（例如：計數器 225）可以計數該處理器核心之多個組件的微架構事件（文字方塊 315）。

根據本發明的一些實施例，計數器可以提供多個值，其可以用於估量該處理器的電源消耗，以偵測在處理器核心以及其他裝置中的「熱點」。根據本發明的一些實施例，該處理器的電源消耗之估量可藉由自該處理器 BIOS 載入加權值（文字方塊 325）、藉由將該加權值指派至已計數之微架構事件而預除已計數之微架構事件（文字方塊 335），以及假如需要的話，組合已加權的微架構事件以

(10)

提供一電源消耗值（文字方塊 345）而完成。在本發明的一些實施例中，加權值可以依據基於量測的實際矽佈局而加以程式化（假如需要的話）。

附加地或另外可選擇地，可以藉由計算在一預設時間期間的該些事件之移動平均值而產生電源消耗值（文字方塊 355）。舉例而言，在一些實施例中，該預設的時間可以為 1 毫秒（假如需要的話）。應該可以了解的是，移動平均法僅為可用以過濾微架構事件的組合值之方法的例子之一；其他過濾的方法，例如：指數加權移動平均法可使用於本發明的不同實施例（假如需要的話）。

然而本發明的範圍並不侷限於此，該電源消耗估量值可以與一臨界值加以比較（文字方塊 365），例如：與臨界值電路 265 的值比較。在本發明的一些實施例中，該臨界值可以大致上等於處理器的最大電源消耗位準，舉例而言，對應於與該處理器有關的冷卻裝置，例如：一外部被動式及／或主動式冷卻裝置的最大冷卻容量之電源消耗位準。

根據本發明的一些實施例，假如該電源消耗估量值在該臨界值以上（文字方塊 375），一電源控制器（例如：電源控制器 280）可以平衡該處理器組件上的負載，以降低該處理器的電源消耗（文字方塊 385）。舉例而言，該電源控制器可以變動該處理器的電壓位準及／或該處理器的頻率位準，及／或該處理器的電壓與頻率位準，且可以週期性地延遲該處理器的運作，或其他。

(11)

然而本發明的範圍並不侷限於此，應該可以了解的是，此處所述的「電源」亦可以稱為能量，舉例而言，電源降低亦可以稱為能量降低。

本發明的一些較佳實施例已詳細描述如上。然而，除了如上描述外，本發明還可以廣泛地在其他的實施例施行，且本發明的範圍並不受實施例之限定，其以之後的專利範圍為準。任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

本發明的一些較佳實施例將加以詳細描述。然而，除了所述，本發明還可以廣泛地在其他的實施例施行，且本發明的範圍並不受實施例之限定，其以之後的專利範圍為準。本發明的許多觀點可以參考以下的圖式而更加清楚的了解。相關圖式並未依比例繪製，其作用僅在清楚表現本發明有關定理。

第 1 圖係為根據本發明一範例式實施例的電腦系統之方塊圖；

第 2A 與 2B 圖係為根據本發明一範例式實施例的處理器之方塊圖的說明；以及

第 3 圖係為根據本發明一範例式實施例之用以降低一處理器的電源消耗之方法的流程圖。

再者，為提供更清楚的描述及更易理解本發明，圖式

(12)

內各部分並沒有依照其相對尺寸繪圖，某些尺寸與其他相關尺度相比已經被誇張；不相關之細節部分也未完全繪出，以求圖式的簡潔。此外，使用數字來表示圖式中相對應的部分。

【主要元件符號說明】

100：電腦系統

110：主處理單元

120：電源供應器

135：系統互連

140：記憶體裝置

150：介面電路

160：輸入裝置

170：輸出裝置

180：儲存裝置

190：網路

200：處理器

220：核心

222：微架構計數器

223：解碼器

224：累加器

225：事件計數器

240：事件處理單元

245：可程式化的預除器

(13)

250：組合器

255：過濾器

260：比較器

265：臨界值電路

270：記憶體

275：BIOS

280：電源控制器

● 305：將微架構事件解碼

315：計數來自處理器核心的微架構事件

325：自 BIOS 載入加權值

335：藉由將該加權值指派至微架構事件以預除微架構事件

345：組合微架構事件

355：藉由計算一預設時間期間的事件之移動平均值而產生電源消耗估量值

● 365：比較電源消耗估量值與臨界值

375：超過臨界值？

385：平衡該處理器上的電源消耗

五、中文發明摘要

發明之名稱：監控處理器電源消耗的方法與裝置

本發明主要係提供一處理器以及控制該處理器之電源消耗的方法。該方法可以包含：計數該處理器之一組件的一微架構事件；基於已計數之微架構事件的一加權值，估量該處理器的一電源消耗值；以及，過濾已計數之微架構事件的該加權值。


六、英文發明摘要

發明之名稱：


METHOD AND APPARATUS TO MONITOR POWER CONSUMPTION OF PROCESSOR

Briefly, a processor and a method to control a power consumption of the processor are presented. The method may include: counting a micro-architecture event of a component of the processor, estimating the power consumption value of the processor based on a weighted value of the counted micro-architecture event and filtering the weighted value of the counted micro-architecture event.


第1圖




第2A圖



第2B圖



第3圖



七、指定代表圖：

(一)、本案指定代表圖為：第(3)圖

(二)、本代表圖之元件代表符號簡單說明：

305：將微架構事件解碼

315：計數來自處理器核心的微架構事件

325：自 BIOS 載入加權值

335：藉由將該加權值指派至微架構事件以預除微架構事件

345：組合微架構事件

355：藉由計算一預設時間期間的事件之移動平均值而產生電源消耗估量值

365：比較電源消耗估量值與臨界值

375：超過臨界值？

385：平衡該處理器上的電源消耗

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

98.1.6

年月日

十、申請專利範圍

附件 2A： 第 094131167 號專利申請案

中文申請專利範圍替換本

民國 98 年 1 月 6 日修正

1. 一種用以監控電源消耗的方法，該方法包含：

解碼來自處理器的核心之埠的一微架構事件，以形成已解碼之微架構事件；

藉由該已解碼之微架構事件來產生至少一軟體中斷；

計數該至少一軟體中斷，以形成該已解碼微架構事件的計數；

藉由將一加權值指派至該已解碼微架構事件的該計數，而預除該已解碼微架構事件的該計數；以及

藉由計算一預設時間期間之該已解碼微架構事件的該計數的二或多個之移動平均值，而產生一電源消耗估量值。

2. 如申請專利範圍第 1 項所述之方法，其中該估量步驟包含：

自該處理器的一基本輸入輸出系統載入一加權值。

3. 如申請專利範圍第 1 項所述之方法，包含：

計數二或多個微架構事件；

藉由將二或多個可程式化的權數分別地指派至該已計數的微架構事件，以預除該二或多個已計數之微架構事件；以及

組合該二或多個已加權的微架構事件以產生一電源估

量值。

4. 如申請專利範圍第 1 項所述之方法，其中該處理器包含二或多個核心，該方法包含：

計數該二或多個核心的二或多個組件的二或多個微架構事件；以及

基於該二或多個已計數的微架構事件之加權值，估量該處理器的電源消耗值。

5. 如申請專利範圍第 4 項所述之方法，包含：

基於該二或多個已計數的微架構事件之加權值，平衡通過二或多個核心的一負載。

6. 如申請專利範圍第 4 項所述之方法，更包含：

將該電源估量值與一臨界值作比較；以及

假如該電源估量值超過該臨界值時，降低該處理器的電源消耗。

7. 如申請專利範圍第 6 項所述之方法，其中該降低步驟包含：

變動該處理器的一電壓位準與一頻率。

8. 如申請專利範圍第 6 項所述之方法，其中該降低步驟包含：

變動該處理器的一頻率以及週期性地延遲該處理器。

9. 一種處理器，包含：

一解碼器，用以解碼來自該處理器的核心之一埠的一微架構事件以及形成已解碼之微架構事件；

一微架構事件計數器，用以計數該已解碼之微架構事



件；

一基本輸入輸出系統，用以儲存一權數；以及
一可程式化的預除器，用以自該基本輸入輸出系統載入該權數以及將該權數指派至該已計數之微架構事件，和用以藉由將一加權值指派至該已解碼微架構事件，而預除該已解碼微架構事件的該計數；以及

一電源估量器，用以藉由計算一預設時間期間之該已解碼微架構事件的該計數的二或多個之移動平均值，而產生一電源消耗估量值。

10.如申請專利範圍第9項所述之處理器，包含：

二或多個核心，其中該二或多個核心中的一核心包含一解碼器，用以解碼該核心的一組件之微架構事件；以及
一組合器，用以藉由分別地組合該二或多個核心的二或多個微架構事件之已加權值以產生一電源估量值。

11.如申請專利範圍第9項所述之處理器，包含：


一比較器，用以將該電源估量值與一臨界值作比較；
以及

一電源控制器，用以依據該臨界值平衡該處理器的電源消耗。

12.如申請專利範圍第11項所述之處理器，其中該電源控制器可藉由變動該處理器的一電壓與一頻率，以平衡該電源消耗。

13.一種電腦系統，包含：

一處理器，其至少包含：



一解碼器，用以解碼來自該處理器的核心之埠的一微架構事件以及形成已解碼之微架構事件；

一微架構事件計數器，用以計數該已解碼之微架構事件；

一記憶體，其具有一基本輸入輸出系統以儲存一權數；以及

一可程式化的預除器，用以自該記憶體載入該權數以及將該權數指派至該已計數之微架構事件，和用以藉由將一加權值指派至該已解碼微架構事件，而預除該已解碼微架構事件的該計數；以及

一電源估量器，用以藉由計算一預設時間期間之該已解碼微架構事件的該計數的二或多個之移動平均值，而產生一電源消耗估量值。

14.如申請專利範圍第 13 項所述之電腦系統，其中該處理器包含至少二或多個核心，該二或多個核心中的一核心包含：

一解碼器，用以解碼該核心的一組件之微架構事件；以及

一組合器，用以藉由分別地組合該二或多個核心的二或多個微架構事件之已加權值以產生一電源估量值。

15.如申請專利範圍第 13 項所述之電腦系統，其中該處理器包含：

一比較器，用以將該電源估量值與一臨界值作比較；以及



一電源控制器，用以依據該臨界值平衡該處理器的電源消耗。

16. 如申請專利範圍第 15 項所述之電腦系統，其中該電源控制器可藉由變動該處理器的一電壓與一頻率，以平衡該電源消耗。

17. 如申請專利範圍第 15 項所述之電腦系統，其中該電源控制器可藉由變動該處理器的一頻率以及週期性地延遲該處理器，以平衡該電源消耗。

18. 一種電腦系統，包含：

一處理器，其至少包含：

一解碼器，用以解碼來自該處理器的核心之埠的一微架構事件以及形成已解碼之微架構事件；


一微架構事件計數器，用以計數該已解碼之微架構事件；

一記憶體，其具有一基本輸入輸出系統以儲存一權數；

一可程式化的預除器，用以自該記憶體載入該權數以及將該權數指派至該已計數之微架構事件，和用以藉由將一加權值指派至該已解碼微架構事件，而預除該已解碼微架構事件的該計數；

一電源估量器，用以藉由計算一預設時間期間之該已解碼微架構事件的該計數的二或多個之移動平均值，而產生一電源消耗估量值；以及

一液晶顯示器。



19.如申請專利範圍第 18 項所述之電腦系統，其中該處理器包含至少二或多個核心，該二或多個核心中的一核心包含：

一解碼器，用以解碼該核心的一組件之微架構事件；以及

一組合器，用以藉由分別地組合該二或多個核心的二或多個微架構事件之已加權值以產生一電源估量值。

20.如申請專利範圍第 18 項所述之電腦系統，其中該處理器包含：

一比較器，用以將該電源估量值與一臨界值作比較；以及

一電源控制器，用以依據該臨界值平衡該處理器的電源消耗。

21.如申請專利範圍第 20 項所述之電腦系統，其中該電源控制器可藉由變動該處理器的一電壓與一頻率，以平衡該電源消耗。

22.如申請專利範圍第 18 項所述之電腦系統，其中該電源控制器可藉由變動該處理器的一頻率以及週期性地延遲該處理器，以平衡該電源消耗。

23.一種電腦系統，其包含一儲存媒體且該儲存媒體具有儲存於其上的指令，當執行時，該些指令導致：

解碼來自處理器的核心之埠的一微架構事件，以形成已解碼之微架構事件；

藉由該已解碼之微架構事件來產生至少一軟體中斷；



計數該至少一軟體中斷，以形成該已解碼微架構事件的計數；

藉由將一加權值指派至該已解碼微架構事件的該計數，而預除該已解碼微架構事件的該計數；以及

藉由計算一預設時間期間之該已解碼微架構事件的該計數的二或多個之移動平均值，而產生一電源消耗估量值。

24.如申請專利範圍第 23 項所述之電腦系統，其中當執行時，該些指令導致：

自該處理器的一基本輸入輸出系統載入一加權值。

25.如申請專利範圍第 23 項所述之電腦系統，其中當執行時，計數的指令導致：

計數二或多個微架構事件且進一步導致：

藉由將二或多個可程式化的權數分別地指派至該已計數的微架構事件，以預除該二或多個已計數之微架構事件；以及

組合該二或多個已加權的微架構事件以產生一電源估量值。

26.如申請專利範圍第 23 項所述之電腦系統，其中當執行時，該些指令導致：

比較該電源估量值與一臨界值；以及

根據該臨界值降低該處理器的電源消耗。

27.如申請專利範圍第 25 項所述之電腦系統，其中當執行時，該些指令導致：



計數該處理器的二或多個核心之二或多個組件的二或多個微架構事件；以及

基於該二或多個已計數的微架構事件之加權值，估量該處理器的電源消耗值。

28.如申請專利範圍第 27 項所述之電腦系統，其中當執行時，該些指令導致：

基於該二或多個已計數的微架構事件之加權值，平衡通過該處理器的該二或多個組件的一負載。

29.如申請專利範圍第 26 項所述之電腦系統，其中當執行時，降低步驟的指令導致：

變動該處理器的一電壓位準與一頻率。

30.如申請專利範圍第 23 項所述之電腦系統，其中當執行時，該些指令導致：

輸出一估量的電源消耗值；以及

接收指令以基於已估量的電源消耗值來平衡該處理器的電源。