

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2016-133670

(P2016-133670A)

(43) 公開日 平成28年7月25日(2016.7.25)

(51) Int.Cl.	F I	テーマコード (参考)
G09G 3/36 (2006.01)	G09G 3/36	2H193
G09G 3/20 (2006.01)	G09G 3/20	623B
G02F 1/133 (2006.01)	G09G 3/20	612F
	G09G 3/20	641Q
	G09G 3/20	641C

審査請求 未請求 請求項の数 10 O L (全 23 頁) 最終頁に続く

(21) 出願番号 特願2015-8919 (P2015-8919)
 (22) 出願日 平成27年1月20日 (2015.1.20)

(71) 出願人 502356528
 株式会社ジャパンディスプレイ
 東京都港区西新橋三丁目7番1号
 (74) 代理人 110002066
 特許業務法人筒井国際特許事務所
 (72) 発明者 太田 仁
 東京都港区西新橋三丁目7番1号 株式会社ジャパンディスプレイ内
 (72) 発明者 植栗 将
 東京都港区西新橋三丁目7番1号 株式会社ジャパンディスプレイ内
 Fターム(参考) 2H193 ZA04 ZD12 ZD23 ZF13 ZF24 ZF43 ZQ16

最終頁に続く


(54) 【発明の名称】 液晶表示装置

(57) 【要約】

【課題】 V - Tカーブを取得する場合に、等間隔な電圧を得ることが可能な液晶表示装置を提供する。

【解決手段】 液晶表示装置は、液晶表示パネルと、液晶表示パネルを駆動する液晶ドライバICと、を有し、液晶ドライバICは、液晶表示パネルに映像データを供給するソースアンプ24P, 24Nと、液晶表示パネルに供給する映像データの階調を補正するガンマ回路28P, 28Nと、液晶表示パネルのV - Tカーブを取得する場合に、ソースアンプ24P, 24Nからの出力を等間隔な電圧とする電圧調整回路と、を含む。電圧調整回路は、等間隔な電圧を生成するための情報を保存する電圧ステップレジスタ301P, 301Nと、電圧ステップレジスタ301P, 301Nで保存された情報に基づいて生成された等間隔な電圧を出力させるVTモードインーブル信号302P, 302Nと、を含む。

【選択図】 図9



【特許請求の範囲】**【請求項 1】**

表示部と、前記表示部を駆動する駆動部と、を有し、
前記駆動部は、
前記表示部に映像データを供給する増幅回路と、
前記増幅回路に接続される補正回路と、
前記補正回路に対して別に設けられ、前記表示部の透過率対電圧特性を取得する場合に、
前記増幅回路からの出力を等間隔な電圧とする電圧調整回路と、
を含む、液晶表示装置。

【請求項 2】

請求項 1 に記載の液晶表示装置において、
前記補正回路は、前記表示部の前記透過率対電圧特性に基づいて、前記増幅回路から前記表示部に供給する映像データの階調を補正する補正回路である、液晶表示装置。

【請求項 3】

請求項 2 に記載の液晶表示装置において、
前記電圧調整回路は、
前記等間隔な電圧を生成するための情報を保存する第 1 保存回路と、
前記第 1 保存回路で保存された情報に基づいて生成された前記等間隔な電圧を出力させる第 1 制御信号と、
を含む、液晶表示装置。

【請求項 4】

請求項 3 に記載の液晶表示装置において、
前記補正回路は、前記第 1 保存回路に保存された情報に基づいて、前記等間隔な電圧を選択して出力する第 1 選択回路を含み、
前記増幅回路は、前記第 1 制御信号に基づいて、前記補正回路から出力された前記等間隔な電圧を選択して出力する第 2 選択回路を含む、液晶表示装置。

【請求項 5】

請求項 2 に記載の液晶表示装置において、
前記電圧調整回路は、
前記等間隔な電圧を生成するための線形階調電圧特性プリセット情報を保存する第 2 保存回路と、
前記等間隔な電圧を生成するための線形階調電圧特性プリセット情報を、選択信号に基づいて選択して出力する第 3 選択回路と、
前記線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける階調情報と、
前記線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける前記階調情報を、前記選択信号に基づいて選択して出力する第 4 選択回路と、
を含む、液晶表示装置。

【請求項 6】

請求項 5 に記載の液晶表示装置において、
前記補正回路は、前記第 3 選択回路から出力された線形階調電圧特性プリセット情報に基づいて、前記線形階調電圧を出力する第 5 選択回路を含み、
前記増幅回路は、前記第 4 選択回路から出力された前記階調情報を前記線形階調電圧に割り付けた前記等間隔な電圧を出力する第 6 選択回路を含む、液晶表示装置。

【請求項 7】

請求項 1 に記載の液晶表示装置において、
前記電圧調整回路は、
前記等間隔な電圧に対応したリファレンス電圧が入力される入力端子と、
前記入力端子に入力されたリファレンス電圧に対応した前記等間隔な電圧を出力させる第 2 制御信号と、

10

20

30

40

50

を含む、液晶表示装置。

【請求項 8】

請求項 7 に記載の液晶表示装置において、

前記増幅回路は、前記第 2 制御信号に基づいて、前記入力端子に入力されたりファレンス電圧に対応した前記等間隔な電圧を選択して出力する第 7 選択回路を含む、液晶表示装置。

【請求項 9】

請求項 1 に記載の液晶表示装置において、

前記増幅回路は、正極側の増幅回路と、負極側の増幅回路と、を有し、

前記電圧調整回路は、正極側の電圧調整回路と、負極側の電圧調整回路と、を有する、
液晶表示装置。

10

【請求項 10】

請求項 9 に記載の液晶表示装置において、

前記表示部は、

マトリクス状に配置された複数の画素と、

前記複数の画素に走査信号を供給する複数のゲート線と、

前記複数の画素に映像信号を供給する複数のソース線と、

を含み、

前記正極側の増幅回路および前記負極側の増幅回路と、前記複数のソース線との接続は、
たすき掛けに交差した接続である、液晶表示装置。

20

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、液晶表示装置に関し、特に製品パネル固有の透過率対電圧特性を取得する場合に好適な液晶表示装置に関する。

【背景技術】

【0002】

液晶表示装置においては、映像データを最適に表示するために、入力された映像データに対して、製品パネル固有の特性に合致させる補正を必要とする場合がある。その製品パネル固有の特性に合致させる補正として、例えば、製品パネルの階調対輝度特性、いわゆるガンマカーブの調整がある。

30

【0003】

各製品パネルのガンマカーブを調整するためには、まずその製品パネル固有の透過率対電圧特性、いわゆる V - T カーブを取得し、その V - T カーブに基づいてガンマ回路を調整していく必要がある。ガンマカーブの調整に関する技術としては、例えば特許文献 1 がある。

【先行技術文献】

【特許文献】

【0004】

【特許文献 1】特許第 3 6 9 7 9 9 7 号公報

40

【発明の概要】

【発明が解決しようとする課題】

【0005】

前述した V - T カーブを取得するためには、例えば、製品パネルに液晶ドライバ IC を搭載した後、その液晶ドライバ IC からガンマ回路の設定値を変えながら所望のカーブに追い込んで、V - T カーブを求める方法がある。この方法では、手間がかかる、もしくは精度の点で課題があり、望ましくない。

【0006】

また、この V - T カーブについては、等間隔の電圧と透過率の情報を得たいが、この処理は、通常、ガンマ回路を通すので等間隔の電圧を得ることは困難である。前述した特許

50

文献 1 では、ガンマカーブを調整することはできるが、等間隔の電圧を得ることは考慮されていない。

【 0 0 0 7 】

本発明の目的は、V - Tカーブを取得する場合に、等間隔な電圧を得ることが可能な液晶表示装置を提供することにある。

【課題を解決するための手段】

【 0 0 0 8 】

本発明の一態様に係わる液晶表示装置は、表示部と、前記表示部を駆動する駆動部と、を有し、前記駆動部は、前記表示部に映像データを供給する増幅回路と、前記増幅回路に接続される補正回路と、前記補正回路に対して別に設けられ、前記表示部の透過率対電圧特性を取得する場合に、前記増幅回路からの出力を等間隔な電圧とする電圧調整回路と、を含む、ものである。

10

【 0 0 0 9 】

また、他の一態様として、前記補正回路は、前記表示部の前記透過率対電圧特性に基づいて、前記増幅回路から前記表示部に供給する映像データの階調を補正する補正回路であるようにしてもよい。

【 0 0 1 0 】

また、他の一態様として、前記電圧調整回路は、前記等間隔な電圧を生成するための情報を保存する第 1 保存回路と、前記第 1 保存回路で保存された情報に基づいて生成された前記等間隔な電圧を出力させる第 1 制御信号と、を含むようにしてもよい。

20

【 0 0 1 1 】

また、他の一態様として、前記電圧調整回路は、前記等間隔な電圧を生成するための線形階調電圧特性プリセット情報を保存する第 2 保存回路と、前記等間隔な電圧を生成するための線形階調電圧特性プリセット情報を、選択信号に基づいて選択して出力する第 3 選択回路と、前記線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける階調情報と、前記線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける階調情報を、前記選択信号に基づいて選択して出力する第 4 選択回路と、を含むようにしてもよい。

【 0 0 1 2 】

また、他の一態様として、前記電圧調整回路は、前記等間隔な電圧に対応したリファレンス電圧が入力される入力端子と、前記入力端子に入力されたリファレンス電圧に対応した前記等間隔な電圧を出力させる第 2 制御信号と、を含むようにしてもよい。

30

【図面の簡単な説明】

【 0 0 1 3 】

【図 1】実施の形態 1 に係わる液晶表示装置の構成の一例を示すブロック図である。

【図 2】図 1 に示す液晶表示装置において、液晶表示パネルの表示領域の一例を示す断面図である。

【図 3】図 1 に示す液晶表示装置において、液晶表示パネルの表示領域の一例を示す回路図である。

【図 4】図 1 に示す液晶表示装置において、V - Tカーブの一例を示すグラフである。

40

【図 5】図 1 に示す液晶表示装置において、ガンマカーブの一例を示すグラフである。

【図 6】図 1 に示す液晶表示装置において、液晶ドライバ IC の構成の一例を示すブロック図である。

【図 7】図 1 に示す液晶表示装置において、通常使用時における正極側のガンマ回路およびソースアンプの構成の一例を示す説明図である。

【図 8】図 1 に示す液晶表示装置において、通常使用時における負極側のガンマ回路およびソースアンプの構成の一例を示す説明図である。

【図 9】図 1 に示す液晶表示装置において、液晶表示パネルの V - Tカーブを取得する場合のガンマ回路およびソースアンプの構成の一例を示す説明図である。

【図 1 0】実施の形態 2 に係わる液晶表示装置において、液晶表示パネルの V - Tカーブ

50

を取得する場合のガンマ回路およびソースアンプの構成の一例を示す説明図である。

【図 1 1】実施の形態 3 に係わる液晶表示装置において、液晶表示パネルの V - T カーブを取得する場合のガンマ回路およびソースアンプの構成の一例を示す説明図である。

【発明を実施するための形態】

【 0 0 1 4 】

以下、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまでも一例にすぎず、当業者において、発明の主旨を保つての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。

10

【 0 0 1 5 】

また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

【 0 0 1 6 】

(実施の形態 1)

本実施の形態 1 に係わる液晶表示装置について、図 1 ~ 図 9 を用いて説明する。

【 0 0 1 7 】

< 液晶表示装置 >

まず、本実施の形態 1 に係わる液晶表示装置の構成を、図 1 を用いて説明する。図 1 は、本実施の形態 1 に係わる液晶表示装置の構成の一例を示すブロック図である。

20

【 0 0 1 8 】

液晶表示装置 1 は、液晶表示パネル (表示部) 1 0 と、この液晶表示パネル 1 0 を駆動する液晶ドライバ IC (駆動部) 2 0 とを備えている。液晶表示パネル 1 0 は、映像を表示する表示領域 1 1 と、表示領域 1 1 のゲート線 G L を駆動する 2 つのゲートドライバ 1 2 と、表示領域 1 1 のソース線 S L を選択する R G B 選択スイッチ 1 3 とを備えている。

【 0 0 1 9 】

液晶表示パネル 1 0 は、後で図 2 を用いて説明するように、素子基板 5 0 と、対向基板 6 0 とを備えている。素子基板 5 0 と対向基板 6 0 との間には、複数の液晶分子を含む液晶層 7 0 が設けられており、これらは液晶表示パネル 1 0 を構成している。

30

【 0 0 2 0 】

素子基板 5 0 は、対向基板 6 0 と比べて液晶表示パネル 1 0 の図 1 において下方向に大きく形成されており、対向基板 6 0 と対向しない下側の領域を備える。この素子基板 5 0 のうち対向基板 6 0 と対向しない下側の領域には、液晶ドライバ IC 2 0 が搭載されている。

【 0 0 2 1 】

素子基板 5 0 と対向基板 6 0 とが重なる領域において、素子基板 5 0 の中央部には表示領域 1 1 が設けられている。表示領域 1 1 の周辺領域 (額縁領域) において、図 1 において左右方向の左側端部および右側端部にはゲートドライバ 1 2 がそれぞれ設けられ、また、図 1 において下方向の下側端部には R G B 選択スイッチ 1 3 が設けられている。

40

【 0 0 2 2 】

また、素子基板 5 0 は、後で図 2 を用いて説明するように、ガラス基板を有しており、ガラス基板の液晶層 7 0 に面する側に、複数のゲート線とソース線とが互いに交差して設けられると共に、I T O (Indium Tin Oxide) や I Z O (Indium Zinc Oxide) などの透明導電材料からなる共通電極 C E を備えた共通電極層が設けられている。

【 0 0 2 3 】

さらに、素子基板 5 0 は、共通電極層の上に絶縁層を介して、画素 P のピッチに相当する間隔で、I T O や I Z O などの透明導電材料からなる画素電極 P E が形成された画素電極層を有している。

【 0 0 2 4 】

50

さらに、素子基板 50 には、各画素 P の画素電極 P E をスイッチングするための薄膜トランジスタ T F T (Thin Film Transistor) が設けられている。薄膜トランジスタ T F T は、後で図 3 を用いて説明するように、ゲートドライバ 12 から延びるゲート線 G L がゲートに接続され、R G B 選択スイッチ 13 から延びるソース線 S L がソースに接続され、液晶素子 L C および画素電極 P E がドレインに接続されている。

【0025】

対向基板 60 は、後で図 2 を用いて説明するように、ガラス基板を有しており、ガラス基板の液晶層 70 に面する側において、画素電極 P E に対向する領域には、R (赤)、G (緑)、B (青) のカラーフィルタ層が形成されている。また、カラーフィルタ層が形成されている領域以外の領域には、ブラックマトリクスとしての遮光膜が形成されている。

10

【0026】

液晶ドライバ I C 20 は、液晶表示装置 1 の全体を制御するホストプロセッサからの指示信号に基づいて、ゲートドライバ 12 によってゲート線 G L に電圧を印加すると共に、R G B 選択スイッチ 13 によってソース線 S L に電圧を印加する。また、液晶ドライバ I C 20 は、ゲート線 G L およびソース線 S L に電圧を印加して画素 P の駆動を行う際に、共通電極 C E に共通電圧を印加する。

【0027】

<液晶表示パネルにおける表示領域の断面構造>

図 2 は、液晶表示パネル 10 における表示領域 11 の断面構造の一例を示す断面図である。図 2 では、一例として、F F S (Fringe-Field Switching) モードの液晶表示パネル 10 に適用した例を示している。F F S モードの液晶表示パネル 10 は、液晶層 70 を挟む一对の素子基板 50 および対向基板 60 のうち、一方の素子基板 50 に絶縁膜を挟んで共通電極 C E と画素電極 P E とを形成し、共通電極 C E と画素電極 P E との間に印加される横方向の電界で液晶を駆動するものである。

20

【0028】

なお、液晶表示パネル 10 としては、T N (Twisted Nematic) モード、V A (Vertical Alignment) モード、あるいは I P S (In-Place-Switching) モードなどの各種モードの液晶表示パネルを採用することが可能である。

【0029】

液晶表示パネル 10 は、素子基板 50 と、この素子基板 50 と対向配置された対向基板 60 と、素子基板 50 と対向基板 60 との間に挟持された液晶層 70 とを備えている。素子基板 50 の外面側 (液晶層 70 と反対側) には偏光板 51 が設けられ、対向基板 60 の外面側には偏光板 61 が設けられている。そして、液晶表示パネル 10 は、素子基板 50 の外面側から照明光が照射される構成となっている。

30

【0030】

素子基板 50 は、例えばガラスや石英、プラスチックなどの透光性材料からなる基板本体 52 と、基板本体 52 の内側 (液晶層 70 側) の表面に順に積層されたゲート絶縁膜 53、層間絶縁膜 54 および配向膜 55 とを備えている。

【0031】

また、素子基板 50 は、基板本体 52 の内側の表面に配置されたゲート線 G L と、各画素領域に対応して設けられた共通電極 C E と、ゲート絶縁膜 53 の内側の表面に配置された半導体層 56、ソース 57 およびドレイン 58 と、層間絶縁膜 54 の内側の表面に配置された画素電極 P E とを備えている。なお、半導体層 56、ソース 57 およびドレイン 58 は、画素電極 P E をスイッチングするための薄膜トランジスタ T F T を構成している。

40

【0032】

ゲート絶縁膜 53 は、窒化シリコンや酸化シリコンなどのような絶縁性を有する透光性材料で構成されており、基板本体 52 上に形成されたゲート線 G L および共通電極 C E を覆うように設けられている。

【0033】

層間絶縁膜 54 は、ゲート絶縁膜 53 と同様に、窒化シリコンや酸化シリコンなどの絶

50

縁性を有する透光性材料で構成されており、ゲート絶縁膜 5 3 上に形成された半導体層 5 6、ソース 5 7 およびドレイン 5 8 を覆うように設けられている。そして、層間絶縁膜 5 4 には、画素電極 P E と薄膜トランジスタ T F T との導通を図るための貫通孔であるコンタクトホール 5 9 が形成されている。

【 0 0 3 4 】

配向膜 5 5 は、例えばポリイミドなどの有機材料で構成されており、層間絶縁膜 5 4 上に形成された画素電極 P E を覆うように設けられている。そして、配向膜 5 5 の上面には、液晶層 7 0 を構成する液晶分子を配向規制するための配向処理が施されている。この配向膜 5 5 の配向方向は、対向基板 6 0 に備えられる偏光板 6 1 の透過軸と同方向となっている。

10

【 0 0 3 5 】

対向基板 6 0 は、例えばガラスや石英、プラスチックなどの透光性材料で構成された基板本体 6 2 と、基板本体 6 2 の内側（液晶層 7 0 側）の表面に順に積層されたカラーフィルタ層 6 3 および配向膜 6 4 とを備えている。

【 0 0 3 6 】

カラーフィルタ層 6 3 は、各画素領域に対応して配置されており、例えばアクリルなどで構成されて各画素領域で表示する R（赤）・G（緑）・B（青）の各色に対応する色材を含有している。

【 0 0 3 7 】

配向膜 6 4 は、例えばポリイミドなどの有機材料やシリコン酸化物などの無機材料で構成されており、その配向方向が素子基板 5 0 の配向膜 5 5 の配向方向と同方向となっている。

20

【 0 0 3 8 】

偏光板 5 1 , 6 1 は、それぞれの透過軸が互いに直交するように設けられている。すなわち、偏光板 5 1 の透過軸は、偏光板 6 1 の透過軸および配向膜 5 5 , 6 4 の配向方向と直交する方向となっている。

【 0 0 3 9 】

< 液晶表示パネルにおける表示領域の回路構成 >

図 3 は、液晶表示パネル 1 0 における表示領域 1 1 の回路構成の一例を示す回路図である。

30

【 0 0 4 0 】

液晶表示パネル 1 0 は、所定間隔おきに設けられたゲート線 G L 1 ~ G L N と、このゲート線 G L 1 ~ G L N に交差するように設けられたソース線 S L 1 ~ S L M とを備えている。ゲート線 G L 1 ~ G L N は、走査線とも呼ばれる。ソース線 S L 1 ~ S L M は、信号線、データ線とも呼ばれる。例えば、F H D（Full High Definition）方式の F H D = 1 0 8 0 R G B × 1 9 2 0 に対応するためには、ゲート線 G L 1 ~ G L N は N = 1 9 2 0 本、ソース線 S L 1 ~ S L M は M = 1 0 8 0 本となる。ソース線 S L 1 ~ S L M は、それぞれ、R（赤）・G（緑）・B（青）の各色に対応するために、ソース線 S L 1 R , S L 1 G , S L 1 B ~ S L M R , S L M G , S L M B の 3 本からなる。

【 0 0 4 1 】

各ゲート線 G L 1 ~ G L N と各ソース線 S L 1 ~ S L M との交差部分には、画素 P が設けられている。各画素 P は、液晶表示パネル 1 0 の表示領域 1 1 にマトリクス状に配置され、薄膜トランジスタ T F T と、液晶素子 L C と、画素容量 C とで構成される。画素容量 C は、液晶素子 L C に接続された画素電極 P E と、この画素電極 P E に対向して設けられた共通電極 C E との間で、電気光学材料としての誘電体である液晶層 7 0 を挟んで構成される。また、各画素 P は、R（赤）のサブ画素 P R、G（緑）のサブ画素 P G、B（青）のサブ画素 P B で構成される。

40

【 0 0 4 2 】

薄膜トランジスタ T F T のゲートにはゲート線 G L 1 ~ G L N が接続され、ソースにはソース線 S L 1 ~ S L M が接続され、ドレインには、液晶素子 L C の一端および画素容量

50

Cの画素電極PEがそれぞれ接続されている。液晶素子LCの他端および画素容量Cの共通電極CEは、それぞれ接地電位に接続されている。したがって、この薄膜トランジスタTFTは、ゲート線GL1～GLNから電圧が印加されるとオン状態となり、ソース線SL1～SLMと画素電極PEとを導通した状態となる。

【0043】

ゲートドライバ12は、薄膜トランジスタTFTをオン状態にするための電圧を複数のゲート線GL1～GLNに順次印加する。例えば、あるゲート線GL1に選択電圧を供給すると、このゲート線GL1に接続された薄膜トランジスタTFTが全てオン状態となり、このゲート線GL1に係る画素Pが全て選択される。

【0044】

RGB選択スイッチ13は、映像信号をソース線SL1～SLMに出力し、オン状態の薄膜トランジスタTFTを介して、この映像信号に基づく映像電圧を画素電極PEに印加する。この場合に、RGB選択スイッチ13は、R(赤)・G(緑)・B(青)のソース線SL1R, SL1G, SL1B～SLMR, SLMG, SLMBをマルチプレクサMUXで順に切り替える。例えば、上述の例において、あるゲート線GL1に接続された薄膜トランジスタTFTが全てオン状態となり、このゲート線GL1に係る画素Pが全て選択されると、オン状態の薄膜トランジスタTFTを介して、映像信号に基づく映像電圧が画素電極PEに印加される。

【0045】

このような構成により、液晶表示装置1は、画素Pの駆動に関して、以下のように動作する。すなわち、ゲートドライバ12からゲート線GL1～GLNに電圧を順次供給することで、各ゲート線GL1～GLNに係る全ての薄膜トランジスタTFTを順次オン状態にして、各ゲート線GL1～GLNに係る全ての画素Pを順次選択する。

【0046】

そして、これら画素Pの選択に同期して、RGB選択スイッチ13からソース線SL1～SLMに映像信号を供給する。すると、ゲートドライバ12で選択した全ての画素Pに、RGB選択スイッチ13からソース線SL1～SLMおよびオン状態の薄膜トランジスタTFTを介して映像信号が供給され、この映像信号に基づく映像電圧が画素電極PEに印加される。

【0047】

これにより、画素電極PEと共通電極CEとの間に電位差が生じて、駆動電圧が液晶素子LCに印加される。液晶素子LCに駆動電圧が印加されると、液晶の配向や秩序が変化し、液晶を透過する光が変化することで、映像信号に基づく映像を液晶表示パネル10に表示することができる。

【0048】

<V-Tカーブとガンマカーブ>

図4および図5は、液晶表示パネル10のV-Tカーブに基づいて所望のガンマカーブを得ることを説明するための図である。図4は、V-Tカーブの一例を示すグラフである。図5は、ガンマカーブの一例を示すグラフである。

【0049】

通常、液晶表示パネル10のV-Tカーブを測定取得し、所望の透過率になる電圧-階調関係をガンマレジスタ123P, 123N(図7, 図8などに図示)に設定し、所望のガンマカーブを得る。ガンマカーブ補正の設定は、機種毎に行う。

【0050】

この液晶表示パネル10のV-Tカーブを取得するためには、例えば、製品の液晶表示パネル10に液晶ドライバIC20を搭載した後、その液晶ドライバIC20からガンマ回路28(図6などに図示)の設定値を変えながら所望のカーブに追い込んで、V-Tカーブを求める方法がある。この方法では、手間がかかる、もしくは精度の点で課題があり、望ましくない。

【0051】

10

20

30

40

50

また、このV-Tカーブについては、等間隔の電圧と透過率の情報を得たいが、この処理は、通常、ガンマ回路28を通すので等間隔の電圧を得ることは困難である。そこで、本実施の形態1に係わる液晶表示装置1においては、V-Tカーブを取得する場合に、等間隔な電圧を得ることを可能とするものである。

【0052】

V-Tカーブは、横軸を V_{LCD} （液晶印加電圧）とし、縦軸をT（透過率）とした場合に、図4のようなグラフとなる。図4の例では、 V_{LCD} （液晶印加電圧）は0Vから4V程度の範囲で、T（透過率）は0%から100%の範囲を示している。このグラフから分かるように、V-Tカーブは、電圧間隔が等間隔の液晶印加電圧と、この液晶印加電圧の各電圧に対する透過率との関係を表す。このV-Tカーブを取得するために、液晶印加電圧を規定するための等間隔な電圧を得ることが必要となる。この方法は、後で図9を用いて説明するが、ソースアンプ24P, 24Nからの出力電圧として得ることができる。

10

【0053】

この得られた等間隔な電圧のデータは、例えば、一旦、外部に記憶しておく。そして、記憶しておいた等間隔な電圧のデータを用いてV-Tカーブを取得し、このV-Tカーブに基づいて所望の透過率になる電圧-階調関係を求めて所望のガンマカーブを得る。外部に記憶しておいた等間隔な電圧のデータを用いて所望のガンマカーブを得るための処理は、コンピュータを用いて行われる。

【0054】

ガンマカーブは、図5に示すように、横軸を階調とし、縦軸をT（透過率）として、階調と、この各階調に対する透過率との関係を表す。図5の例では、階調は0階調から255階調の範囲で、T（透過率）は0%から100%の範囲を示している。この得られたガンマカーブに基づいて、ガンマカーブ補正值の設定を液晶表示パネル10の機種毎に行う。ガンマカーブ補正值は、後で図7, 図8などを用いて説明するガンマレジスタ123P, 123Nに設定する。このようなV-Tカーブを取得するために行う等間隔な電圧を得るための構成は、初回製品にのみあればよいが、本実施の形態では全ての製品に実装されるものとする。

20

【0055】

<液晶ドライバICの構成>

図6は、液晶ドライバIC20の構成の一例を示すブロック図である。

30

【0056】

液晶ドライバIC20は、インターフェースレシーバ21、映像メモリ22、ラインラッチ回路23、ソースアンプ24、コマンドレジスタ25、パラメータレジスタ26、不揮発性メモリ27、ガンマ回路28、発振器29、および、タイミングコントローラ30などを備えている。映像メモリ22は、FIFO（First-In First-Out）などのバッファ回路に代えることも可能である。

【0057】

インターフェースレシーバ21は、ホストプロセッサとの間のインターフェースを司り、ホストプロセッサからの映像データ、コマンド、パラメータなどを受信するレシーバである。ホストプロセッサとインターフェースレシーバ21との間のインターフェースは、同期または非同期で行われる。例えば、インターフェースレシーバ21のインターフェースとして、MIPi（Mobile Industry Processor Interface）-DSI（Display Serial Interface）などが用いられる。

40

【0058】

映像メモリ22は、ホストプロセッサからインターフェースレシーバ21を介して受信した映像データ31を保存するメモリである。ラインラッチ回路23は、映像メモリ22に保存した映像データ31を1ライン毎にラッチしてソースアンプ24に出力するラッチ回路である。ソースアンプ24は、ラインラッチ回路23から1ライン毎の映像データを受け取り、ガンマ回路28からの各階調の電圧をリファレンスとして増幅して液晶表示パ

50

ネル 10 に供給する増幅回路である。

【0059】

コマンドレジスタ 25 は、ホストプロセッサからインターフェースレシーバ 21 を介して受信したコマンドを保存するレジスタである。パラメータレジスタ 26 は、ガンマカーブ補正のためのパラメータなどを保存するレジスタである。不揮発性メモリ 27 は、ガンマカーブ補正のためのパラメータなどを記憶するメモリである。ガンマ回路 28 は、パラメータレジスタ 26 に保存したガンマカーブ補正のためのパラメータに基づいて、各階調の電圧を生成してソースアンプ 24 に出力する補正回路である。

【0060】

発振器 29 は、液晶表示装置 1 を駆動するためのクロック信号を発振する発振器である。タイミングコントローラ 30 は、発振器 29 から発振されたクロック信号に同期して、コマンドレジスタ 25 に保存したコマンドに基づいて、映像メモリ 22、ラインラッチ回路 23、ソースアンプ 24 などのタイミングを制御するコントローラである。タイミングコントローラ 30 は、液晶表示パネル 10 のゲートドライバ 12 を制御するパネル制御信号 32 を生成するコントローラでもある。

10

【0061】

このような構成により、液晶ドライバ IC 20 は、以下のように動作する。インターフェースレシーバ 21 は、ホストプロセッサから映像データ、コマンドを受信する。ホストプロセッサからインターフェースレシーバ 21 を介して受信したコマンドは、コマンドレジスタ 25 に保存される。タイミングコントローラ 30 により、発振器 29 から発振されたクロック信号に同期して、コマンドレジスタ 25 に保存したコマンドに基づいて、映像メモリ 22、ラインラッチ回路 23、ソースアンプ 24 などのタイミングが制御される。

20

【0062】

ホストプロセッサからインターフェースレシーバ 21 を介して受信した映像データ 31 は、映像メモリ 22 に保存される。ラインラッチ回路 23 は、映像メモリ 22 に保存した映像データ 31 を 1 ライン毎にラッチしてソースアンプ 24 に出力する。ガンマ回路 28 は、パラメータレジスタ 26 に保存したガンマカーブ補正のためのパラメータに基づいて、各階調の電圧を生成してソースアンプ 24 に出力する。

【0063】

ソースアンプ 24 は、ラインラッチ回路 23 から 1 ライン毎の映像データを受け取り、また、ガンマ回路 28 から各階調の電圧を受け取り、各階調の電圧をリファレンスとして、1 ライン毎の映像データを増幅して液晶表示パネル 10 に供給する。この場合に、液晶ドライバ IC 20 のソースアンプ 24 と液晶表示パネル 10 のソース線 SL との接続は、例えば図 3 のようになる。

30

【0064】

図 3 において、液晶ドライバ IC 20 側のソースアンプ 24 では、アンプ 132P-1 が正極側、アンプ 132N-1 が負極側、アンプ 132P-2 が正極側、アンプ 132N-2 が負極側、...、アンプ 132N-M/2 が負極側にそれぞれ割り付けられている。また、液晶表示パネル 10 側では、R (赤)・G (緑)・B (青) に対応するソース線 SL1R, SL1G, SL1B、ソース線 SL2R, SL2G, SL2B、ソース線 SL3R, SL3G, SL3B、ソース線 SL4R, SL4G, SL4B、...、ソース線 SLMR, SLMG, SLMB がそれぞれ RGB 選択スイッチ 13 で選択される。そして、RGB 選択スイッチ 13 で選択された R・G・B に対応するソース線がソース線 SL1~SLM として、対応するソースアンプ 24 の各アンプと接続される。

40

【0065】

この場合に、正極側のソースアンプのアンプ 132P-1 はソース線 SL2 に接続され、負極側のソースアンプのアンプ 132N-1 はソース線 SL1 に接続されて、たすき掛けに交差した接続となる。同様に、正極側のソースアンプのアンプ 132P-2 はソース線 SL4 に接続され、負極側のソースアンプのアンプ 132N-2 はソース線 SL3 に接続されて、たすき掛けに交差した接続となる。その他の部分も同様である。このようなた

50

すき掛けに交差した接続は、正極と負極の電圧を交互に掛ける交流の印加による駆動を行い、画素電極側に正負電荷の偏りが生じて寿命が短くなることを避けるためである。

【 0 0 6 6 】

< 通常使用時におけるガンマ回路およびソースアンプの構成 >

図 7 および図 8 は、通常使用時におけるガンマ回路 2 8 およびソースアンプ 2 4 を説明するための図である。図 7 は、通常使用時における正極側のガンマ回路 2 8 P およびソースアンプ 2 4 P の構成の一例を示す説明図である。図 8 は、通常使用時における負極側のガンマ回路 2 8 N およびソースアンプ 2 4 N の構成の一例を示す説明図である。図 7 および図 8 は、液晶表示パネル 1 0 の V - T カーブに基づいた所望のガンマカーブが得られる補正值がガンマレジスタ 1 2 3 P , 1 2 3 N に設定された後の通常使用時における構成を示している。

10

【 0 0 6 7 】

本実施の形態は、一例として、ノーマリーブラックモードで、V - T カーブにて電圧 V が最大となるときに白表示を達成できる表示モードに適用する。ノーマリーブラックモードは、電圧を印加していない状態で暗表示（黒表示）となる表示モードである。なお、表示モードとしては、電圧を印加していない状態で明表示（白表示）となるノーマリーホワイトモードにも適用可能である。

【 0 0 6 8 】

図 7 に示すように、正極側のガンマ回路 2 8 P は、正極ガンマ電源生成部 1 1 0 P と、正極階調電圧生成部 1 2 0 P とを備えている。正極ガンマ電源生成部 1 1 0 P は、ラダー抵抗 1 1 1 P と、セクタ 1 1 2 P と、電源レジスタ 1 1 3 P と、アンプ 1 1 4 P とを備えている。ラダー抵抗 1 1 1 P は、抵抗値が等しい複数の抵抗が直列に接続されて構成され、正極電源 V S P とグランド電源 G N D との間に接続されている。セクタ 1 1 2 P は、ラダー抵抗 1 1 1 P の各抵抗の接続点からの電圧を入力として、電源レジスタ 1 1 3 P に保存されている値に基づいて、1つの電圧を選択してアンプ 1 1 4 P に出力するセクタである。パネル特性により、白表示となる電圧の大きさは異なり、例えば 3 V で白表示となるパネルもあれば、白表示とするためには 5 V を要するパネルも存在する。電源レジスタ 1 1 3 P は、当該パネルにおける白表示を達成できる正極ガンマ電源 G V D D P を生成するための値を保存するレジスタである。アンプ 1 1 4 P は、セクタ 1 1 2 P で選択された電圧を増幅し、正極ガンマ電源 G V D D P として出力するアンプである。

20

30

【 0 0 6 9 】

正極階調電圧生成部 1 2 0 P は、ラダー抵抗 1 2 1 P と、複数のセクタ 1 2 2 P - 0 ~ 1 2 2 P - 2 5 5 と、ガンマレジスタ 1 2 3 P と、複数のアンプ 1 2 4 P - 0 ~ 1 2 4 P - 2 5 5 とを備えている。複数のセクタ 1 2 2 P - 0 ~ 1 2 2 P - 2 5 5 および複数のアンプ 1 2 4 P - 1 ~ 1 2 4 P - 2 5 5 は、0 階調から 2 5 5 階調に対応して少なくとも 2 5 6 個設けられている。ラダー抵抗 1 2 1 P は、抵抗値が等しい複数の抵抗が直列に接続されて構成され、正極ガンマ電源生成部 1 1 0 P で生成された正極ガンマ電源 G V D D P とグランド電源 G N D との間に接続されている。複数のセクタ 1 2 2 P - 0 ~ 1 2 2 P - 2 5 5 は、それぞれ、ラダー抵抗 1 2 1 P の各抵抗の接続点からの電圧を入力として、ガンマレジスタ 1 2 3 P に保存されている値に基づいて、1つの電圧を選択して複数のアンプ 1 2 4 P - 0 ~ 1 2 4 P - 2 5 5 のそれぞれに出力するセクタである。ガンマレジスタ 1 2 3 P は、ガンマカーブ補正のための値を保存するレジスタである。複数のアンプ 1 2 4 P - 0 ~ 1 2 4 P - 2 5 5 は、それぞれ、セクタ 1 2 2 P - 0 ~ 1 2 2 P - 2 5 5 で選択された電圧を増幅し、正極ガンマ電源生成部 1 1 0 P から出力される電圧値に対して 0 階調から 2 5 5 階調に対応した正極階調電圧 V P 0 ~ V P 2 5 5 として出力するアンプである。

40

【 0 0 7 0 】

正極側のソースアンプ 2 4 P は、複数のセクタ 1 3 1 P - 1 ~ 1 3 1 P - M / 2 と、複数のアンプ 1 3 2 P - 1 ~ 1 3 2 P - M / 2 とを備えている。複数のセクタ 1 3 1 P - 1 ~ 1 3 1 P - M / 2 および複数のアンプ 1 3 2 P - 1 ~ 1 3 2 P - M / 2 は、ソース

50

線 $SL1 \sim SLM$ ($M = 1080$) の正極側 ($1080/2$) に対応して 540 個設けられている。複数のセレクタ $131P-1 \sim 131P-M/2$ は、それぞれ、ラインラッチ回路 23 から入力された階調データに対して、ガンマ回路 28P で生成された正極階調電圧 $VP0 \sim VP255$ をリファレンスとして選択して複数のアンプ $132P-1 \sim 132P-M/2$ のそれぞれに出力するセレクタである。複数のアンプ $132P-1 \sim 132P-M/2$ は、それぞれ、セレクタ $131P-1 \sim 131P-M/2$ から出力された階調データを増幅して出力するアンプである。

【0071】

このような構成により、正極側のガンマ回路 28P およびソースアンプ 24P は、以下のように動作する。ガンマ回路 28P の正極ガンマ電源生成部 110P において、セレクタ 112P は、正極電源 VSP とグランド電源 GND との間に接続されているラダー抵抗 111P の各抵抗の接続点からの電圧を入力として、電源レジスタ 113P に保存されている値に基づいて、1つの電圧を選択してアンプ 114P に出力する。これを受けて、アンプ 114P は、セレクタ 112P で選択された電圧を増幅し、正極ガンマ電源 $GDDP$ として出力する。

10

【0072】

さらに、ガンマ回路 28P の正極階調電圧生成部 120P において、複数のセレクタ $122P-0 \sim 122P-255$ は、それぞれ、正極ガンマ電源 $GDDP$ とグランド電源 GND との間に接続されているラダー抵抗 121P の各抵抗の接続点からの電圧を入力として、ガンマレジスタ 123P に保存されている値に基づいて、1つの電圧を選択して複数のアンプ $124P-0 \sim 124P-255$ のそれぞれに出力する。これを受けて、複数のアンプ $124P-0 \sim 124P-255$ は、それぞれ、セレクタ $122P-0 \sim 122P-255$ で選択された電圧を増幅し、0階調から 255階調に対応した正極階調電圧 $VP0 \sim VP255$ として出力する。

20

【0073】

そして、ソースアンプ 24P において、複数のセレクタ $131P-1 \sim 131P-M/2$ は、それぞれ、ラインラッチ回路 23 から入力された階調データに対して、ガンマ回路 28P で生成された正極階調電圧 $VP0 \sim VP255$ をリファレンスとして選択して複数のアンプ $132P-1 \sim 132P-M/2$ のそれぞれに出力する。これを受けて、複数のアンプ $132P-1 \sim 132P-M/2$ は、それぞれ、セレクタ $131P-1 \sim 131P-M/2$ から出力された階調データを増幅して出力する。このソースアンプ 24P の複数のアンプ $132P-1 \sim 132P-M/2$ からのそれぞれの出力は、前に図 3 で示した正極側に対応するソース線 $SL2, SL4, \dots, SLM$ に供給される。

30

【0074】

図 8 に示すように、負極側のガンマ回路 28N は、負極ガンマ電源生成部 110N と、負極階調電圧生成部 120N とを備えている。負極ガンマ電源生成部 110N は、ラダー抵抗 111N と、セレクタ 112N と、電源レジスタ 113N と、アンプ 114N とを備えている。負極階調電圧生成部 120N は、ラダー抵抗 121N と、複数のセレクタ $122N-0 \sim 122N-255$ と、ガンマレジスタ 123N と、複数のアンプ $124N-0 \sim 124N-255$ とを備えている。負極側のガンマ回路 28N も、正極側のガンマ回路 28P と同様に構成され、同様に動作する構成となっている。ただし、正極電源 VSP は負極電源 VSN に代わり、正極ガンマ電源 $GDDP$ は負極ガンマ電源 $GDDN$ に代わり、正極階調電圧 $VP0 \sim VP255$ は負極階調電圧 $VN0 \sim VN255$ に代わる。

40

【0075】

負極側のソースアンプ 24N は、複数のセレクタ $131N-1 \sim 131N-M/2$ と、複数のアンプ $132N-1 \sim 132N-M/2$ とを備えている。負極側のソースアンプ 24N も、正極側のソースアンプ 24P と同様に構成され、同様に動作する構成となっている。ただし、負極側のソースアンプ 24N の複数のアンプ $132N-1 \sim 132N-M/2$ からのそれぞれの出力は、前に図 3 で示した負極側に対応するソース線 $SL1, SL3, \dots, SLM-1$ に供給される。

50

【 0 0 7 6 】

< 液晶表示パネルの V - T カーブを取得する場合の構成 >

図 9 は、液晶表示パネル 1 0 の V - T カーブを取得する場合を説明するための図である。図 9 は、液晶表示パネル 1 0 の V - T カーブを取得する場合のガンマ回路 2 8 およびソースアンプ 2 4 の構成の一例を示す説明図である。図 9 では、正極側のガンマ回路 2 8 P およびソースアンプ 2 4 P を示しているが、負極側のガンマ回路 2 8 N およびソースアンプ 2 4 N においても同様であるので、負極側の構成要素の符号は括弧内に記載している。

【 0 0 7 7 】

本実施の形態 1 における正極側のガンマ回路（補正回路）2 8 P およびソースアンプ（増幅回路）2 4 P には、液晶表示パネル 1 0 の V - T カーブを取得する場合の構成として、液晶表示パネル 1 0 に映像データを供給するソースアンプ 2 4 P からの出力を等間隔な電圧とする電圧調整回路を備えている。電圧調整回路としては、電圧ステップレジスタ 3 0 1 P と、V T モードイネーブル信号 3 0 2 P とを備えている。この電圧調整回路により、ガンマ回路 2 8 P で等間隔な電圧の正極ガンマ電圧 G V D D P が生成され、この正極ガンマ電圧 G V D D P はソースアンプ 2 4 P で選択されて出力される構成となっている。この電圧調整回路の構成は、前に図 7 に示した通常使用時におけるガンマ回路 2 8 P およびソースアンプ 2 4 P の構成に追加された部分である。

【 0 0 7 8 】

電圧ステップレジスタ 3 0 1 P は、等間隔な電圧を生成するための情報を保存する保存回路である。この電圧ステップレジスタ 3 0 1 P は、ガンマ回路 2 8 P のセレクタ 1 1 2 P に接続されている。この電圧ステップレジスタ 3 0 1 P は、例えば、0 階調から 2 5 5 階調の場合の電圧調整幅よりも広くして、例えば正極ガンマ電源 G V D D P を 0 V から 6 V 程度まで 0 . 1 V 刻みで振るなどして正極ガンマ電圧 G V D D P 自体を可変にできるような値を保存している。

【 0 0 7 9 】

V T モードイネーブル信号 3 0 2 P は、電圧ステップレジスタ 3 0 1 P で保存された情報に基づいて生成された等間隔な電圧を出力させる制御信号である。この V T モードイネーブル信号 3 0 2 P は、ソースアンプ 2 4 P の複数のセレクタ 1 3 1 P - 1 ~ 1 3 1 P - M / 2 に入力され、液晶表示パネル 1 0 の V - T カーブを取得する場合には活性化される。この V T モードイネーブル信号 3 0 2 P が活性化された場合には、0 V から 6 V 程度まで 0 . 1 V 刻みで振った 6 0 ステップ程度の正極ガンマ電圧 G V D D P が、ソースアンプ 2 4 P の複数のセレクタ 1 3 1 P - 1 ~ 1 3 1 P - M / 2 で選択されて出力される構成となっている。

【 0 0 8 0 】

このような構成により、液晶表示パネル 1 0 の V - T カーブを取得する場合は、以下のように動作する。液晶表示パネル 1 0 の V - T カーブを取得する場合には、V T モードイネーブル信号 3 0 2 P を活性化する。

【 0 0 8 1 】

まず、電圧ステップレジスタ 3 0 1 P が接続されたガンマ回路 2 8 P のセレクタ 1 1 2 P は、電圧ステップレジスタ 3 0 1 P に保存されている値に基づいて、0 V から 6 V 程度まで 0 . 1 V 刻みで振った正極ガンマ電圧 G V D D P をアンプ 1 1 4 P に出力する。これを受けて、アンプ 1 1 4 P は、0 V から 6 V 程度まで 0 . 1 V 刻みで振った正極ガンマ電圧 G V D D P を増幅して出力する。この 0 V から 6 V 程度まで 0 . 1 V 刻みで振った正極ガンマ電圧 G V D D P は、ソースアンプ 2 4 P の複数のセレクタ 1 3 1 P - 1 ~ 1 3 1 P - M / 2 の入力となる。

【 0 0 8 2 】

そして、ソースアンプ 2 4 P の複数のセレクタ 1 3 1 P - 1 ~ 1 3 1 P - M / 2 には、それぞれ、0 V から 6 V 程度まで 0 . 1 V 刻みで振った正極ガンマ電圧 G V D D P と、活性化された V T モードイネーブル信号 3 0 2 P とが入力される。これにより、複数のセレクタ 1 3 1 P - 1 ~ 1 3 1 P - M / 2 では、それぞれ、活性化された V T モードイネーブル

10

20

30

40

50

ル信号 302P に基づいて、0V から 6V 程度まで 0.1V 刻みで振った正極ガンマ電圧 G V D D P を選択して複数のアンプ 132P - 1 ~ 132P - M / 2 に出力する。これを受けて、複数のアンプ 132P - 1 ~ 132P - M / 2 は、それぞれ、複数のセクタ 131P - 1 ~ 131P - M / 2 から出力された 0V から 6V 程度まで 0.1V 刻みの等間隔な電圧を出力する。このようにして、液晶表示パネル 10 の V - T カーブを取得する場合には、ソースアンプ 24P から、0V から 6V 程度まで 0.1V 刻みの等間隔な電圧を出力させることができる。この結果、当該パネルにおける各電圧に対する透過度を取得することができる。

【0083】

同様に、負極側のガンマ回路（補正回路）28N およびソースアンプ（増幅回路）24N においても、電圧調整回路としては、電圧ステップレジスタ 301N と、VT モードイネーブル信号 302N とを備えている。この電圧調整回路により、ガンマ回路 28N で負極ガンマ電圧 G V D D N が生成され、この負極ガンマ電圧 G V D D N はソースアンプ 24N に出力される構成となっている。

10

【0084】

電圧ステップレジスタ 301N は、例えば、0 階調から 255 階調の場合の電圧調整幅よりも広くして、例えば負極ガンマ電源 G V D D N を 0V から -6V 程度まで 0.1V 刻みで振るなどして負極ガンマ電圧 G V D D N 自体を可変にできるような値を保存している。

【0085】

VT モードイネーブル信号 302N が活性化された場合には、0V から -6V 程度まで 0.1V 刻みで振った 60 ステップ程度の負極ガンマ電圧 G V D D N が、ソースアンプ 24N で選択されて出力される構成となっている。これにより、液晶表示パネル 10 の V - T カーブを取得する場合には、ソースアンプ 24N から、0V から -6V 程度まで 0.1V 刻みの等間隔な電圧を出力させることができる。

20

【0086】

<実施の形態 1 の効果>

以上説明した本実施の形態 1 に係わる液晶表示装置 1 によれば、正極階調電圧生成部 120P（負極階調電圧生成部 120N）を経由せずに直接、正極ガンマ電源生成部 110P（負極ガンマ電源生成部 110N）からの階段状の電圧をセクタ 131P（セクタ 131N）に供給することができ、従来技術よりもより正確に V - T 特性を確認することができる。より具体的には、階調電圧供給源となる正極ガンマ電源生成部 110P（負極ガンマ電源生成部 110N）自体で等間隔な電圧を供給し、それを正極階調電圧生成部 120P（負極階調電圧生成部 120N）を経由せずにセクタ 131P（セクタ 131N）に供給するので、液晶表示パネル 10 の V - T カーブを取得する場合に、等間隔な電圧を得ることができる。これにより、等間隔な電圧のデータを用いて V - T カーブを取得し、この V - T カーブに基づいて所望の透過率になる電圧 - 階調関係を求めて所望のガンマカーブを得ることができる。特に、従来技術の方法に比べて、簡単に精度のよい実測の V - T カーブを得ることができ、時間と手間が省けるようになる。

30

【0087】

より詳細には、ソースアンプ 24P，24N からの出力を等間隔な電圧とする電圧調整回路として、電圧ステップレジスタ 301P，301N と、VT モードイネーブル信号 302P，302N とを備えることで、ソースアンプ 24P，24N からの出力として等間隔な電圧を得ることができる。

40

【0088】

この場合に、ガンマ回路 28P，28N において、セクタ 112P，112N は、電圧ステップレジスタ 301P，301N に保存された情報に基づいて、等間隔な電圧を選択して出力する。そして、ソースアンプ 24P，24N において、セクタ 131P - 1 ~ 131P - M / 2，131N - 1 ~ 131N - M / 2 は、VT モードイネーブル信号 302P，302N に基づいて、ガンマ回路 28P，28N から出力された等間隔な電圧を

50

選択して出力する。この結果、液晶表示パネル 10 の V - T カーブを取得する場合に、等間隔な電圧を得ることができる。

【 0089 】

(実施の形態 2)

本実施の形態 2 に係わる液晶表示装置は、液晶表示パネルの V - T カーブを取得する場合の構成の別の一例である。本実施の形態 2 においては、前記実施の形態 1 と異なる点を主に説明する。本実施の形態 2 は、各階調を等間隔な電圧に割り付ける処理を行い、電圧の調整は階調データを 0 階調から 255 階調まで切り替えることで実施する例である。また、通常使用時と V - T カーブ取得時の切り替えは、ハードピンもしくはコマンドで変更することが考えられるが、本実施の形態ではハードピンを設けて変更する例を説明する。

10

【 0090 】

<液晶表示パネルの V - T カーブを取得する場合の構成>

図 10 は、本実施の形態 2 に係わる液晶表示装置 1 において、液晶表示パネル 10 の V - T カーブを取得する場合のガンマ回路 28 およびソースアンプ 24 の構成の一例を示す説明図である。図 10 では、正極側のガンマ回路 28 P およびソースアンプ 24 P を示しているが、負極側のガンマ回路 28 N およびソースアンプ 24 N においても同様であるので、負極側の構成要素の符号は括弧内に記載している。

【 0091 】

本実施の形態 2 における正極側のガンマ回路 28 P およびソースアンプ 24 P には、液晶表示パネル 10 の V - T カーブを取得する場合の構成として、液晶表示パネル 10 に映像データを供給するソースアンプ 24 P からの出力を等間隔な電圧とする電圧調整回路を備えている。電圧調整回路としては、VT モード選択端子 401 P と、線形階調電圧カーブプリセットテーブル 402 P と、セレクトア 403 P と、階調データ 404 P と、複数のセレクトア 405 P - 1 ~ 405 P - M / 2 とを備えている。この電圧調整回路の構成は、前に図 7 に示した通常使用時におけるガンマ回路 28 P およびソースアンプ 24 P の構成に追加された部分である。

20

【 0092 】

ガンマ回路 28 P において、正極ガンマ電源生成部 110 P の部分は、液晶表示パネル 10 の V - T カーブを取得する場合にも通常使用時と同様に動作し、正極ガンマ電源生成部 110 P で生成された正極ガンマ電圧 G V D D P が、電圧調整回路の線形階調電圧カーブプリセットテーブル 402 P などを備えた正極階調電圧生成部 120 P へ供給される。

30

【 0093 】

VT モード選択端子 401 P は、V - T カーブ取得時と通常使用時とを切り替えるための端子であり、V - T カーブ取得時には液晶ドライバ IC 20 の外部から活性化された選択信号が供給される。この VT モード選択端子 401 P からの選択信号は、セレクトア 403 P および複数のセレクトア 405 P - 1 ~ 405 P - M / 2 にそれぞれ入力される。

【 0094 】

線形階調電圧カーブプリセットテーブル 402 P は、等間隔な電圧を生成するための線形階調電圧特性プリセット情報を保存する保存回路である。この線形階調電圧特性プリセット情報は、線形階調電圧カーブにするためのプリセット値である。この線形階調電圧カーブプリセットテーブル 402 P は、セレクトア 403 P に接続されている。

40

【 0095 】

線形階調電圧カーブプリセットテーブル 402 P は、V - T カーブ取得時に使用されるが、通常使用時に使用されるガンマレジスタ 123 P との対比は、以下の通りである。ガンマレジスタ 123 P は、所望のガンマ値を得るためのレジスタ、すなわちガンマ値を主眼とした(優先した)セレクトア 122 P (122 P - 0 ~ 122 P - 255) を選ぶためのレジスタである。これに対して、線形階調電圧カーブプリセットテーブル 402 P は、理想的な線形階調電圧カーブを得ることを優先してセレクトア 122 P を選択するテーブルである。

【 0096 】

50

所望のガンマ値または理想的な線形階調電圧カーブはいずれも、セクタ122Pを介して出力されるが、線形階調電圧カーブプリセットテーブル402Pの方も実現しようとすると、セクタ122Pが0~255では足りない場合がある(256の階調を得るためのガンマ値の数 線形階調電圧カーブを得るためのセクタの数)。

【0097】

詳細には、ガンマレジスタ123Pでは、例えば、階調1を得るためにセクタ122P-1、階調2を得るためにセクタ122P-5、階調3を得るためにセクタ122P-8、...が必要である。これに対して、線形階調電圧カーブプリセットテーブル402Pは、理想的な線形階調を得るための電圧カーブを得るべく、等間隔な電圧を出力可能なセクタの選択として、セクタ122P-1、セクタ122P-2、セクタ122P-4、セクタ122P-8、...がプリセットされる。このようにして、セクタ122P-0~122P-255が選択される。

10

【0098】

セクタ403Pは、線形階調電圧カーブプリセットテーブル402Pの線形階調電圧特性プリセット情報を、VTモード選択端子401Pからの選択信号に基づいて選択して出力する選択回路である。このセクタ403Pの入力側には、線形階調電圧カーブプリセットテーブル402Pとガンマレジスタ123Pとが接続され、V-Tカーブ取得時にはVTモード選択端子401Pからの選択信号に基づいて線形階調電圧カーブプリセットテーブル402Pが選択される構成となっている。このセクタ403Pの出力側は、複数のセクタ122P-0~122P-255に接続され、V-Tカーブ取得時には選択された線形階調電圧カーブプリセットテーブル402Pの情報が複数のセクタ122P-0~122P-255へ出力される。

20

【0099】

階調データ404Pは、線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける階調情報であり、0階調から255階調まで256ステップで電圧を振るための階調データである。この階調データ404Pは、例えば不揮発性メモリ27に記憶されているデータを用いる。

【0100】

複数のセクタ405P-1~405P-M/2は、線形階調電圧特性プリセット情報に基づいた線形階調電圧に割り付ける階調データ404Pを、VTモード選択端子401Pからの選択信号に基づいて選択して出力する選択回路である。このセクタ405Pの入力側には、階調データ404Pとラインラッチ回路23からの階調データとが入力され、V-Tカーブ取得時にはVTモード選択端子401Pからの選択信号に基づいて階調データ404Pが選択される構成となっている。このセクタ405Pの出力側は、複数のセクタ131P-1~131P-M/2に接続され、V-Tカーブ取得時には選択された階調データ404Pが複数のセクタ131P-1~131P-M/2へ出力される。

30

【0101】

このような構成により、液晶表示パネル10のV-Tカーブを取得する場合は、以下のように動作する。液晶表示パネル10のV-Tカーブを取得する場合には、VTモード選択端子401Pから、活性化された選択信号を供給する。これにより、セクタ403Pは線形階調電圧カーブプリセットテーブル402Pの情報が選択可能になり、複数のセクタ405P-1~405P-M/2は階調データ404Pが選択可能になる。

40

【0102】

まず、ガンマ回路28Pのセクタ403Pは、線形階調電圧カーブプリセットテーブル402Pの線形階調電圧特性プリセット情報を、VTモード選択端子401Pからの選択信号に基づいて選択して複数のセクタ122P-0~122P-255に出力する。そして、複数のセクタ122P-0~122P-255では、それぞれ、線形階調電圧カーブプリセットテーブル402Pの線形階調電圧特性プリセット情報に基づいて、線形階調電圧を複数のアンプ124P-0~124P-255に出力する。これを受けて、複数のアンプ124P-0~124P-255は、それぞれ、線形階調電圧を増幅して線形

50

階調電圧 $V_{P0} \sim V_{P255}$ として出力する。この線形階調電圧 $V_{P0} \sim V_{P255}$ は、ソースアンプ 24P の複数のセクタ 131P - 1 ~ 131P - M/2 の入力となる。

【0103】

また、ソースアンプ 24P の複数のセクタ 405P - 1 ~ 405P - M/2 は、それぞれ、線形階調電圧 $V_{P0} \sim V_{P255}$ に割り付ける階調データ 404P を、VTモード選択端子 401P からの選択信号に基づいて選択して複数のセクタ 131P - 1 ~ 131P - M/2 に出力する。そして、複数のセクタ 131P - 1 ~ 131P - M/2 では、それぞれ、階調データ 404P を線形階調電圧 $V_{P0} \sim V_{P255}$ に割り付けて複数のアンプ 132P - 1 ~ 132P - M/2 に出力する。これを受けて、複数のアンプ 132P - 1 ~ 132P - M/2 は、それぞれ、セクタ 131P - 1 ~ 131P - M/2 から出力された階調データ 404P を線形階調電圧 $V_{P0} \sim V_{P255}$ に割り付けた等間隔な電圧を出力する。このようにして、液晶表示パネル 10 の V - T カーブを取得する場合には、ソースアンプ 24P から等間隔な電圧を出力させることができる。

10

【0104】

同様に、負極側のガンマ回路 28N およびソースアンプ 24N においても、電圧調整回路としては、VTモード選択端子 401N と、線形階調電圧カーブプリセットテーブル 402N と、セクタ 403N と、階調データ 404N と、複数のセクタ 405N - 1 ~ 405N - M/2 とを備えている。これにより、液晶表示パネル 10 の V - T カーブを取得する場合には、ソースアンプ 24N から等間隔な電圧を出力させることができる。

20

【0105】

<実施の形態 2 の効果>

以上説明した本実施の形態 2 に係わる液晶表示装置 1 によれば、前記実施の形態 1 と同様に、液晶表示パネル 10 の V - T カーブを取得する場合に、等間隔な電圧を得ることができる。これにより、等間隔な電圧のデータを用いて V - T カーブを取得し、この V - T カーブに基づいて所望の透過率になる電圧 - 階調関係を求めて所望のガンマカーブを得ることができる。特に、従来技術の方法に比べて、簡単に精度のよい実測の V - T カーブを得ることができ、時間と手間が省けるようになる。

【0106】

より詳細には、ソースアンプ 24P, 24N からの出力を等間隔な電圧とする電圧調整回路として、線形階調電圧カーブプリセットテーブル 402P, 402N と、セクタ 403P, 403N と、階調データ 404P, 404N と、複数のセクタ 405P - 1 ~ 405P - M/2, 405N - 1 ~ 405N - M/2 とを備えることで、ソースアンプ 24P, 24N からの出力として等間隔な電圧を得ることができる。

30

【0107】

この場合に、ガンマ回路 28P, 28N において、セクタ 122P - 0 ~ 122P - 255, 122N - 0 ~ 122N - 255 は、セクタ 403P, 403N から出力された線形階調電圧カーブプリセットテーブル 402P, 402N の線形階調電圧カーブプリセット値に基づいて、線形階調電圧 $V_{P0} \sim V_{P255}$ を出力する。そして、ソースアンプ 24P, 24N において、セクタ 131P - 1 ~ 131P - M/2, 131N - 1 ~ 131N - M/2 は、セクタ 405P - 1 ~ 405P - M/2, 405N - 1 ~ 405N - M/2 から出力された階調データ 404P, 404N を線形階調電圧 $V_{P0} \sim V_{P255}$ に割り付けた等間隔な電圧を出力する。この結果、液晶表示パネル 10 の V - T カーブを取得する場合に、等間隔な電圧を得ることができる。

40

【0108】

(実施の形態 3)

本実施の形態 3 に係わる液晶表示装置は、液晶表示パネルの V - T カーブを取得する場合の構成の別の一例である。本実施の形態 3 においては、前記実施の形態 1 および 2 と異なる点を主に説明する。本実施の形態 3 は、外部からのリファレンス電圧に応じてソースアンプの出力が変化するモードを持たせ、ガンマ回路は停止し、ソースアンプが外部入力の電圧をリファレンスに動作する例である。また、外部からのリファレンス電圧は、任意

50

のステップで調整を可能にするものである。

【0109】

<液晶表示パネルのV-Tカーブを取得する場合の構成>

図11は、本実施の形態3に係わる液晶表示装置1において、液晶表示パネル10のV-Tカーブを取得する場合のガンマ回路28およびソースアンプ24の構成の一例を示す説明図である。図11では、正極側のガンマ回路28Pおよびソースアンプ24Pを示しているが、負極側のガンマ回路28Nおよびソースアンプ24Nにおいても同様であるので、負極側の構成要素の符号は括弧内に記載している。

【0110】

本実施の形態3における正極側のガンマ回路28Pおよびソースアンプ24Pには、液晶表示パネル10のV-Tカーブを取得する場合の構成として、液晶表示パネル10に映像データを供給するソースアンプ24Pからの出力を等間隔な電圧とする電圧調整回路を備えている。電圧調整回路としては、リファレンス電圧入力端子501Pと、VTモードイネーブル信号502Pとを備えている。この電圧調整回路の構成は、前に図7に示した通常使用時におけるガンマ回路28Pおよびソースアンプ24Pの構成に追加された部分である。

10

【0111】

リファレンス電圧入力端子501Pは、等間隔な電圧に対応したリファレンス電圧が入力される入力端子である。このリファレンス電圧入力端子501Pは、V-Tカーブ取得時に用いる端子であり、V-Tカーブ取得時には液晶ドライバIC20の外部から任意のステップで調整が可能なリファレンス電圧REFPが供給される。このリファレンス電圧入力端子501Pからのリファレンス電圧REFPは、複数のセレクタ131P-1~131P-M/2に入力される。

20

【0112】

VTモードイネーブル信号502Pは、リファレンス電圧入力端子501Pに入力されたリファレンス電圧REFPに対応した等間隔な電圧を出力させる制御信号である。このVTモードイネーブル信号502Pは、ソースアンプ24Pの複数のセレクタ131P-1~131P-M/2に入力され、V-Tカーブ取得時には活性化される。このVTモードイネーブル信号502Pが活性化された場合には、リファレンス電圧入力端子501Pから供給されたリファレンス電圧REFPが、ソースアンプ24Pの複数のセレクタ131P-1~131P-M/2で選択されて出力される構成となっている。

30

【0113】

このような構成により、液晶表示パネル10のV-Tカーブを取得する場合は、以下のように動作する。液晶表示パネル10のV-Tカーブを取得する場合には、VTモードイネーブル信号502Pを活性化する。

【0114】

まず、リファレンス電圧入力端子501Pから、例えば、0階調から255階調のリファレンス電圧REFPをソースアンプ24Pの複数のセレクタ131P-1~131P-M/2に入力する。そして、ソースアンプ24Pの複数のセレクタ131P-1~131P-M/2には、それぞれリファレンス電圧REFPと、活性化されたVTモードイネーブル信号502Pとが入力される。

40

【0115】

これにより、複数のセレクタ131P-1~131P-M/2では、それぞれ、活性化されたVTモードイネーブル信号502Pに基づいて、0階調から255階調のリファレンス電圧REFPを選択して複数のアンプ132P-1~132P-M/2に出力する。これを受けて、複数のアンプ132P-1~132P-M/2は、それぞれ、複数のセレクタ131P-1~131P-M/2から出力された0階調から255階調の等間隔な電圧を出力する。このようにして、液晶表示パネル10のV-Tカーブを取得する場合には、ソースアンプ24Pから、0階調から255階調の等間隔な電圧を出力させることができる。

50

【0116】

同様に、負極側のガンマ回路28Nおよびソースアンプ24Nにおいても、電圧調整回路としては、リファレンス電圧入力端子501Nと、VTモードイネーブル信号502Nとを備えている。これにより、液晶表示パネル10のV-Tカーブを取得する場合には、ソースアンプ24Nから、0階調から255階調の等間隔な電圧を出力させることができる。

【0117】

<実施の形態3の効果>

以上説明した本実施の形態3に係わる液晶表示装置1によれば、前記実施の形態1および2と同様に、液晶表示パネル10のV-Tカーブを取得する場合に、等間隔な電圧を得ることができる。これにより、等間隔な電圧のデータを用いてV-Tカーブを取得し、このV-Tカーブに基づいて所望の透過率になる電圧-階調関係を求めて所望のガンマカーブを得ることができる。特に、従来技術の方法に比べて、簡単に精度のよい実測のV-Tカーブを得ることができ、時間と手間が省けるようになる。

10

【0118】

より詳細には、ソースアンプ24P, 24Nからの出力を等間隔な電圧とする電圧調整回路として、リファレンス電圧入力端子501P, 501Nと、VTモードイネーブル信号502P, 502Nとを備えることで、ソースアンプ24P, 24Nからの出力として等間隔な電圧を得ることができる。

20

【0119】

この場合に、ソースアンプ24P, 24Nにおいて、セレクト131P-1~131P-M/2, 131N-1~131N-M/2は、VTモードイネーブル信号502P, 502Nに基づいて、リファレンス電圧入力端子501P, 501Nに入力されたリファレンス電圧に対応した等間隔な電圧を選択して出力する。この結果、液晶表示パネル10のV-Tカーブを取得する場合に、等間隔な電圧を得ることができる。

【0120】

本発明の思想の範疇において、当業者であれば、各種の変形例および修正例に想到し得るものであり、それら変形例および修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施の形態に対して、当業者が適宜、構成要素の追加、削除もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

30

【0121】

また、前述の各実施の形態において述べた態様によりもたらされる他の作用効果について本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0122】


- 1 液晶表示装置
- 10 液晶表示パネル
- 11 表示領域
- 12 ゲートドライバ
- 13 RGB選択スイッチ
- 20 液晶ドライバIC
- 24, 24P, 24N ソースアンプ
- 28, 28P, 28N ガンマ回路
- 301P, 301N 電圧ステップレジスタ
- 302P, 302N VTモードイネーブル信号
- 401P, 401N VTモード選択端子
- 402P, 402N 線形階調電圧カーブプリセットテーブル
- 403P, 403N セレクト

40


50

- 404P, 404N 階調データ
- 405P - 1 ~ 405P - M / 2, 405N - 1 ~ 405N - M / 2 セレクタ
- 501P, 501N リファレンス電圧入力端子
- 502P, 502N VTモードイネーブル信号


【図1】




【図2】




【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【 図 7 】




【図 8】




【図 10】



【図 9】



【図 11】



フロントページの続き

(51)Int.Cl.

F I

テーマコード(参考)

G 0 9 G	3/20	6 3 1 U
G 0 9 G	3/20	6 2 1 B
G 0 9 G	3/20	6 2 3 C
G 0 9 G	3/20	6 2 1 M
G 0 9 G	3/20	6 8 0 G
G 0 9 G	3/20	6 2 3 R
G 0 9 G	3/20	6 2 3 W
G 0 9 G	3/20	6 2 3 X
G 0 9 G	3/20	6 7 0 K
G 0 9 G	3/20	6 2 3 F
G 0 9 G	3/20	6 3 1 K
G 0 2 F	1/133	5 5 0

Fターム(参考) 5C006 AA16 AA22 AC11 AC21 AF06 AF13 AF43 AF46 AF51 AF71
 AF83 BA19 BB16 BC02 BC03 BC12 BC20 BC23 BF02 BF04
 BF09 BF15 BF24 BF25 BF43 EB01 FA04 FA38 FA56
 5C080 AA10 BB05 BB06 CC03 DD03 DD13 DD15 DD25 DD28 DD29
 EE26 EE29 FF03 FF11 GG11 GG12 GG13 GG15 GG17 JJ02
 JJ03 JJ05 JJ06