

# 公告本

申請日期	90.5.15
案號	90.11.1594
類別	H01L 21/60

A4  
C4

498470

(以上各欄由本局填註)

## 發明專利說明書

一、發明名稱	中文	具堆疊晶片之半導體封裝件
	英文	
二、發明人	姓名	1. 黃建屏 2. 何宗達 3. 蕭承旭
	國籍	中華民國
三、申請人	住、居所	1. 新竹縣竹東鎮康莊街 26 巷 8 號 2. 台中市北屯路 226 巷 41 弄 16 號 3. 南投市建國路 226 號
	姓名 (名稱)	矽品精密工業股份有限公司
	國籍	中華民國
	住、居所 (事務所)	台中縣潭子鄉大豐路三段 123 號
	代表姓名	林文伯

裝

訂

線

## 五、發明說明(1)

## [發明領域]

本發明係關於一種半導體封裝件，尤指一種包覆有至少二晶片且該至少二晶片以堆疊方式相接之半導體封裝件。

## [背景說明]

現今之半導體晶片為符合高性能及多功能之電子產品的需求，須朝高度積體化(High Integration)之方向發展，亦即，須將數量更多之電子元件(Electronic Components)整合於一特定尺寸之半導體晶片上。然而，高度積體化之半導體晶片在製造上即須高度之整合技術，故其製造成本高且製成品良率無法有效提高。

為因應上述問題，遂有在同一晶片承載件，如導線架或基板上黏置有二以堆疊方式相接之晶片的半導體封裝件問世。是種具堆疊晶片之半導體封裝件業揭露於第 5,721,452 號及第 6,215,193B1 號美國專利中，其結構係如第 1 圖所示者(相當於第 5,721,452 號專利之第 1 圖及第 6,215,193B1 號專利之第 5 圖)。如圖所示，該種習知之半導體封裝件 1 係在一第一晶片 10 黏置於一晶片承載件 11 上後，於該晶片承載件 11 之上表面 110 上黏接有二支撐件 12、12，使該二支撐件 12、12 分別位於該第一晶片 10 之兩側外，再將一第二晶片 13 以與第一晶片垂直相交之方式黏置於該第一晶片 10 上，使該第二晶片 13 懸置於該第一晶片 10 上之部位分別為該支撐件 12 所支撐並與之黏接，而令第二晶片 13 上之多數鐳墊 130 之下方不致懸空，

(請先閱讀背面之注意事項再填寫本頁)

裝  
訂  
線

## 五、發明說明(2)

以利鐸線 14 之鐸接。

然而，上述之半導體封裝件，仍具有下列之問題有待解決。其一係該第一晶片 10 與第二晶片 13 之黏接係藉膠黏層 15 為之，該膠黏層 15 在未進行烘烤固化(Curing)前仍具質軟之特性，使該膠黏層 15 敷設至第一晶片 10 之上表面 100 上後，不易控制該膠黏層 15 之頂表面 150 與支撐件 12 之頂表面 120 位於同一平面上，當兩者未共平面(Co-planar)時，在第二晶片 13 黏置於膠黏層 15 上後即會產生下述問題：若支撐件 12 之頂表面 120 高於膠黏層 15 之頂表面 150 時，則該第二晶片 13 與膠黏層 15 無法完全黏接，往往導致氣洞(Voids)形成而造成製成品於其後之溫度循環中發生氣爆(Popcorn)；而若支撐件 12 之頂表面 120 低於膠黏層 15 之頂表面 150 時，則可能導致該第二晶片 13 黏置於膠黏層 15 上後，該第二晶片 13 懸空於第一晶片 10 上之部位無法完整地與支撐件 12 之頂表面 120 相接而形成有間隙，遂導致該第二晶片 13 形成有鐸墊 130 之部位無法獲得支撐件 12 之有效支撐，使該第二晶片 13 於進行鐸接作業(Wire Bond)時，易造成第二晶片 13 之碎裂(Crack)以及鐸線 14 與鐸墊 130 間之鐸接品質不佳。

再而，二支撐件 12、12 之頂表面 120、120 間亦不易確保其共平面性。當二頂表面 120、120 未位於同一平面上時，該第二晶片 13 與支撐件 12、12 黏接後即會造成第二晶片 13 相對於基板 11 之上表面 110 呈傾斜之狀態，遂將不利地影響至鐸線 14 之鐸接品質。

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

### 五、發明說明(3)

同時，該第二晶片 13 懸空於第一晶片 10 上之部位與基板 11 間夾置有支撐件 12，將使模壓作業(Molding)進行時，封裝樹脂之模流為該支撐件 12 所干擾而使其流動不暢，當模流有流動不暢之狀況發生時，則易於第二晶片 13 與基板 11 間的空隙中產生氣洞，氣洞之形成即會造成氣爆問題。

此外，該第一晶片 10 所產生之熱量會傳導至第二晶片 13，使第二晶片 13 之熱量增加且不易有效逸散，遂會導致第二晶片 13 之電性功能。

最後，由於是種結構之第一晶片 10 係與第二晶片 13 以垂直相交之方式堆疊(Stacked)，使第二晶片 13 部分懸空於該第一晶片 10 之上，再以支撐件 12 支撐第二晶片 13 懸空之部位。故欲堆疊一第三晶片於第二晶片 13 上時，則該第三晶片將無法以支撐件支撐其懸空於第二晶片 13 上之部位，使其鐳線鐳接作業之無法順利實施，而令第二晶片 13 上無從再疊接晶片，導致是種半導體封裝件 1 有僅能包覆二堆疊晶片之限制。

#### [發明概述]

本發明之一目的即在提供一種上層晶片與下層晶片堆疊後能有效平行於承載於該上層晶片與下層晶片之晶片承載件，而得確保鐳線鐳接品質之具堆疊晶片之半導體封裝件。

本發明之另一目的在提供一種晶片承載件上毋須預置支撐件即能使上層晶片獲致良好支撐而不致於鐳線作業實

(請先閱讀背面之注意事項再填寫本頁)

裝  
訂  
線

## 五、發明說明(4)

施時導致上層晶片碎裂，且令該上層晶片與晶片承載件間之充填封裝樹脂後得避免氣洞形成之具堆疊晶片之半導體封裝件。

本發明之再一目的在提供一種得以堆疊方式堆疊至少二晶片之具堆疊晶片之半導體封裝件。

本發明之又一目的在提供一種晶片所產生之熱量得有效逸散之具堆疊晶片之半導體封裝件。

為達成本發明上揭及其它目的，本發明提供之具堆疊晶片之半導體封裝件係包括一晶片承載件；至少一第一晶片黏置於該晶片承載件上並與該晶片承載件電性連接，該第一晶片具有一作用表面，其上形成有一黏接區及至少一與該黏接區相鄰接之鐸墊區；至少一第二晶片，其具有一作用表面及一相對之非作用表面，該作用表面上形成有一黏接區以供至少一晶片接置其上，以及至少一與該黏接區相鄰接之鐸墊區以藉之使該第二晶片與該晶片承載件形成電性連接關係，而該非作用表面上則黏接有一剛性墊片，以供該第二晶片藉之接置於該第一晶片之黏接區上，而使該剛性墊片夾置於該第一晶片與第二晶片間，且該第二晶片形成有鐸墊區之部位係懸空並為該剛性墊片所充分支撐於該第一晶片上，以令該第一晶片之鐸墊區外露於該第二晶片及剛性墊片外；以及一封裝膠體，用以包覆該至少第一晶片與第二晶片。

該剛性墊片得以金屬或非金屬材料製成，其須在一預定厚度下具有足以有效支撐該第二晶片之硬度，以使該第

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明( 5 )

二晶片於鐸線鐸接作業進行時不致產生裂損。為使該第一晶片所產生之熱量得有效逸散，以提升本發明之半導體封裝件之散熱效率，該剛性墊片宜以熱導性良好之如銅、鋁、銅合金或鋁合金等金屬製成以作為一散熱片，此時，該剛性墊片之面積得大於第二晶片，俾提供該第一晶片及第二晶片較大之散熱面積，以進一步提升散熱效率。同時，該剛性墊片作為散熱片使用時，得於其至少一相對之兩側邊上形成向上之延伸部，以在不妨礙第一晶片之鐸墊區外露的情況下，進一步增加散熱片之面積；且該延伸部復得具有一水平部以使該水平部之頂面外露出該封裝膠體，俾供由第一晶片及第二晶片傳遞至該剛性墊片之熱量經該水平部直接逸散至大氣中，而可進一步提升散熱效率。

由於該第二晶片毋須設置於晶片承載件上之習知支撐件的支撐，故該第二晶片之作用表面的黏接區上得再黏接至少一第三晶片，而不致影響各晶片與晶片承載件間之電性連接；亦即，本發明之半導體封裝件得有雙層、三層甚或四層以上之晶片堆疊結構。

## [圖式簡單說明]

以下茲以較佳具體例配合所附圖式進一步詳述本發明之特點及功效。

第 1 圖係習知之具堆疊晶片之半導體封裝件之剖視圖；

第 2 圖係本發明半導體封裝件之第一實施例之俯視圖；

(請先閱讀背面之注意事項再填寫本頁)

裝  
訂  
線

## 五、發明說明(6)

第 3 圖係第 2 圖沿 3-3 線之剖視圖；

第 4 圖係本發明半導體封裝件之第二實施例之俯視圖；

第 5 圖係第 4 圖沿 5-5 線之剖視圖；

第 6 圖係本發明半導體封裝件之第三實施例之俯視圖；

第 7 圖係第 6 圖沿 7-7 線之剖視圖；

第 8 圖係本發明半導體封裝件之第四實施例之剖視圖；以及

第 9 圖係本發明半導體封裝件之第五實施例之剖視圖。

## [發明詳細說明]

第 2 及 3 圖係用以繪示本發明半導體封裝件之第一實施例之俯視圖及剖視圖。

如圖所示，該第一實施例之半導體封裝件 2 係包括有一晶片承載件 20，一黏設於該晶片承載件 20 上之第一晶片 21，多數用以電性連接該第一晶片 21 與晶片承載件 20 之第一金線 22，一黏設於該第一晶片 21 上但與其垂直相交之剛性墊片 23，一黏接於該剛性墊片 23 上且亦與該第一晶片 21 呈垂直相交狀態之第二晶片 24，多數用以電性連接該第二晶片 24 與晶片承載件 20 之第二金線 25，以及用以包覆該第一晶片 21、第一金線 22、第二晶片 24 及第二金線 25 之封裝膠體 26。

該晶片承載件 20 得為習知之導線架或基板。當該晶

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明( 7 )

片承載件 20 為一導線架時，該第一晶片 21 係黏置於導線架之晶片座(Die Pad)或多數導腳(Lead)之內導腳(Inner Lead)上，而該第一金線 22 與第二金線 25 則銲接至相對應之導腳上，以供該第一晶片 21 與第二晶片 24 藉導腳與外界裝置形成電性連結關係；而當該晶片承載件 20 為一基板時，第一晶片 21 與第二晶片 24 則係藉植接於基板上之多數銲球(Solder Balls)與外界電性連接。由於該晶片承載件 20 得為習知之導線架、基板或任何類似之足以有效支撐該第一晶片 21 及第二晶片 24 之結構，並無特定限制，故為便於瞭解，在本發明之圖式中有關該晶片承載件之繪示均已予簡化。

該第一晶片 21 具有一作用表面 210 及一相對之非作用表面 211。該作用表面上係於其大致中間部位形成有一黏接區 212，以及形成於該黏接區 212 兩側上之銲墊區 213，該銲墊區 213 上乃佈設有多數之銲墊 214 以供該第一金線 22 與銲接，而使第一晶片 21 電性連接至晶片承載件 20 上；該非作用表面 211 則藉一習知之如銀膠之膠黏劑(未圖示)黏接至晶片承載件 20 上之預設位置。

該剛性墊片 23 為一具平整表面之矩形片體所構成，並得以陶瓷、熱固性樹脂、或金屬等材料製成，以提供該剛性墊片 23 於一預設厚度下具有足夠之硬度，俾便有效支撐與之黏接之第二晶片 24 於銲線作業(Wire Bonding)時不致發生裂損。當然，該剛性墊片 23 宜以金屬材料製成，以提高整體半導體封裝件 2 之散熱效率。該剛性墊片 23

(請先閱讀背面之注意事項再填寫本頁)

裝  
訂  
線



## 五、發明說明( 8 )

係以其下表面(未予圖號標示)與該第一晶片 21 之黏接區 212 相黏接，且令該剛性墊片 23 之長度延伸方向垂直第一晶片 21 之長度延伸方向，以在黏接完成後，該第一晶片 21 作用表面 210 上之鐸墊區 213 不會為該剛性墊片 23 所蓋覆，而不致影響至第一金線 22 之鐸設。

該第二晶片 24 係藉習用之膠黏劑黏接至該剛性墊片 23 之上表面(未予圖號標示)上，由於該剛性墊片 23 具有之平整表面，故該剛性墊片 23 得與第一晶片 21 及第二晶片 24 形成良好之水平黏接關係，而使該第二晶片 24 藉該剛性墊片 23 黏設於第一晶片 21 上後，該第二晶片 24 得平行於該晶片承載件 20，使鐸接用以電性連接該第二晶片 24 至晶片承載件 20 之第二金線 25 時，鐸接品質得能維持，而不會產生因晶片未平行於晶片承載件時導致鐸線品質不佳的問題。該第二晶片 24 亦具有一作用表面 240 及一相對之非作用表面 241，於該作用表面 240 之大略中間部位上形成有一黏接區 242 以供一上層或第三晶片(未圖示，將詳述於第四實施例)之黏接，以及形成於該黏接區 242 兩側外之鐸墊區 243，以供該第二金線 25 鐸接至多數之形成該鐸墊區 243 上之鐸墊 244，而使該第二晶片 24 電性連接至該晶片承載件 20。由於該第二晶片 24 之長度延伸方向乃平行於該剛性墊片 23 之長度延伸方向，即與該第一晶片 21 形成垂直相交關係，該第二晶片 24 之具有鐸墊區 243 之部位係懸空於該第一晶片 21 上，但該具有鐸墊區 243 之部位業為位於其下方剛性墊片 23 所充分

(請先閱讀背面之注意事項再填寫本頁)

裝  
訂  
線

## 五、發明說明( 9 )

支撐，故在第二金線 25 之鐸線作業時不會導致第二晶片 24 之裂損；同時，該剛性墊片 23 乃有效支撐該第二晶片 24 於第一晶片 21 上方，因而毋須前述習知半導體封裝件中所使用之支撐件以提供第二晶片所須之支撐。所以，該第二晶片 24 與第一晶片 21 之結合不致有因水平度難以維持導致鐸線鐸接品質不良的問題發生，且兩者藉剛性墊片 23 彼此結合，相對於習知半導體封裝件須將第二晶片分別與第一晶片及支撐件黏結，即具有較佳之製造性；同時，該剛性墊片 23 懸空於第一晶片 21 上方之部分與晶片承載件 20 間之空隙 27，由於無如習知之支撐件存在，故在用以形成該封裝膠體 26 之樹脂模流於模壓作業中流入該空隙 27 中時，即無任何阻礙樹脂模流流動之障礙，因而，位於空隙 27 中之樹脂於固化成型時即不致有氣洞生成，而得避免氣爆之發生。

該第二晶片 24 與該剛性墊片 23 之黏結，得在該剛性墊片 23 黏接至第一晶片 21 上後，再將第二晶片 24 黏設其上，或得先將兩者黏結，再黏設至第一晶片 21 上之方式為之。該第二晶片 24 於第 2 及 3 圖中所顯示尺寸係小於該剛性墊片 23 之面積，以使該剛性墊片 23 為金屬材料製成所作為散熱片使同時具有較大之散熱面積，而得提升散熱效率，但剛性墊片 23 大於第二晶片 24 之面積並非必要，兩者得大小相同，或甚而剛性墊片 23 小於第二晶片 24 之面積亦可，只要該第二晶片 24 上之鐸墊 244 得為剛性墊片 23 所有效支撐即可。此外，由於該剛性墊片 23 得

(請先閱讀背面之注意事項再填寫本頁)

裝  
訂  
線

## 五、發明說明 ( 10 )

提供第二晶片 24 完整而充分之支撐，故在本發明中所使用之第二晶片 24 之厚度得予減少，俾進一步薄化封裝完成後之半導體封裝件 2 的整體厚度。

### [第二實施例]

第 4 及 5 圖所示者為本發明半導體封裝件之第二實施例的俯視圖及剖視圖。

如圖所示，該第二實施例之半導體封裝件 4 係大致同於上述之第一實施例，其不同處在於該第二實施例之半導體封裝件 4 中之剛性墊片乃一散熱片 43，並於其長度方向之各側邊 430 上一體形成有向上並外張延伸之延伸部 431。此一散熱片 43 之結構除可增強其與封裝膠體 46 間之結合性外，並可在不增加半導體封裝件 4 之整體尺寸下增加散熱片 43 之面積以提升散熱效率。為進一步增加散熱片 43 之散熱面積，該延伸部 431 得予曲褶化 (Corrugated)。

### [第三實施例]

第 6 及 7 圖所示者為本發明半導體封裝件之第三實施例的俯視圖及剖視圖。

如圖所示，該第三實施例之半導體封裝件 6 係大致同於前述之第一實施例，其不同處在於該半導體封裝件 6 之剛性墊片係一散熱片 63。該散熱片 63 於其長度延伸方向之兩側邊上分別一體形成有向上並外張延伸之延伸部 631，且該延伸部 631 之頂部復朝遠離黏設於該散熱片 63 上之第二晶片 64 之方向形成有一水平部 (Lateral Portion)

(請先閱讀背面之注意事項再填寫本頁)

裝

訂

線

## 五、發明說明( 11 )

632；該水平部 632 之形成除可增加散熱片 63 之散熱面積外，並須於用以包覆黏設於該散熱片 63 上下方之第二晶片 64 及第一晶片 61 的封裝膠體 66 形成後，該水平部 632 之頂面 632' 係外露出該封裝膠體 66 以與大氣接觸，俾使該第一晶片 61 與第二晶片 64 所產生之熱量傳遞至該散熱片 63 後，得由水平部 632 直接逸散至大氣中，使該半導體封裝件 6 之散熱效率得較前述之第一實施例與第二實施例中所述者為佳。

## [第四實施例]

第 8 圖所示者為本發明半導體封裝件之第四實施例的剖視圖。

如圖所示，該第四實施例之半導體封裝件 8 係大致同於前述之第一實施例，其不同處在於該半導體封裝件 8 中之第二晶片 84 上復黏接有一第三晶片 87，使該半導體封裝件 8 具有三層堆疊之晶片而提升電性功能與處理容量。該第三晶片 87 亦係藉一剛性墊片 88 黏設於該第二晶片 84 之黏接區 842 上，使該剛性墊片 88 夾設於該第二晶片 84 與第三晶片 87 間，以令該第三晶片 87 之黏設不致干擾或碰觸至該電性連接第一晶片 81 與晶片承載件 80 之第一金線 82。該第三晶片 87 乃與第二晶片 84 呈垂直相交之狀態，故第三晶片 87 上形成有之鐳墊 874 之鐳墊區 873 所在之部位得懸空於該第二晶片 84 上，且由於其有剛性墊片 88 之有效支撐，所以該第三晶片 87 懸空於第二晶片 84 上之部位毋須藉任何晶片承載件 80 上所設之支撐件予以

(請先閱讀背面之注意事項再填寫本頁)

裝  
訂  
線

五、發明說明 ( 12 )

支撐，而不致產生無法置放支撐件於第二晶片 84 上之問題。

[第五實施例]

第 9 圖所示者為本發明半導體封裝件之第五實施例的剖視圖。

如圖所示，該第五實施例之半導體封裝件 9 大致同於前述之第一實施例，其不同處在於該半導體封裝件 9 係於其晶片承載件 90 上黏設有二平行置放之第一晶片 91,91，亦即，該半導體封裝件 9 包括有二第一晶片 91,91 及一接置於第一晶片 91 上之第二晶片 94 等三晶片。此種多晶片之組合得因應晶片大小不同時，利用本發明位於上層晶片毋須設置於晶片承載件上之支撐件即能妥適地藉剛性墊片堆疊於下層晶片上，而無晶片堆疊會受設於晶片承載件上之支撐件的限制之特色，使可供利用之晶片尺寸有較大之選擇及組合上之彈性，而擴大本發明之半導體封裝件的應用範圍。換言之，於本實施例中所示之晶片堆疊組合亦得為二個第二晶片設於單一之第一晶片上，或二個第二晶片設於二個第一晶片上，並得以此類推至其它型態之組合。

[圖式符號說明]

1	半導體封裝件	10	第一晶片
110	上表面	11	承載件
12	支撐件	120	頂表面
13	第二晶片	130	錫墊
14	錫線	15	膠黏層

(請先閱讀背面之注意事項再填寫本頁)

裝  
訂  
線

經濟部智慧財產局員工消費合作社印製

## 五、發明說明 ( 13 )

150	頂表面	2	半導體封裝件
20	承載件	21	第一晶片
210	作用表面	211	非作用表面
212	黏接區	213	鐳墊區
214	鐳墊	22	第一金線
23	剛性墊片	24	第二晶片
240	作用表面	241	非作用表面
242	黏接區	243	鐳墊區
244	鐳墊	25	第二金線
26	封裝膠體	27	空隙
4	半導體封裝件	43	散熱片
430	側邊	431	延伸部
46	封裝膠體	6	半導體封裝件
61	第一晶片	63	散熱片
631	延伸部	632	水平部
632'	頂面	64	第二晶片
66	封裝膠體	8	半導體封裝件
80	晶片載件	81	第一晶片
82	第一金線	84	第二晶片
842	黏接區	86	第三晶片
87	第三晶片	873	鐳墊
874	鐳墊	88	剛性墊片
89	第三金線	9	半導體封裝件
90	晶片承載件	91	第一晶片
94	第二晶片		

(請先閱讀背面之注意事項再填寫本頁)

裝 · 訂 · 線

## 四、中文發明摘要(發明之名稱: 具堆疊晶片之半導體封裝件)

一種具堆疊晶片之半導體封裝件，係在一晶片承載件(Chip Carrier)上之晶片黏置區黏接一第一晶片，使該第一晶片與該晶片承載件電性連接後，將一其非作用表面上黏結有一剛性墊片(Rigid Interposer)的第二晶片黏置於第一晶片上，而使該剛性墊片位於該第一晶片與第二晶片間；由於該剛性墊片具良好之黏接平面與第一晶片黏接，故該第二晶片藉剛性墊片與第一晶片疊接後，該第二晶片得平行於該晶片承載件，而使該第二晶片與晶片承載件間以鐸線連接時，不致產生電性連接不完整之問題，同時，該剛性墊片得提供該第二晶片懸空於第一晶片上之部分足夠之支撐，故在鐸線連接作業時，不致產生第二晶片碎裂或鐸

(請先閱讀背面之注意事項再填寫本頁各欄)

裝

## 英文發明摘要(發明之名稱: )

訂

線

四、中文發明摘要（發明之名稱：

）

線與第二晶片間之銲接不完整的問題。一封裝膠體並形成於該晶片承載件上，用以包覆該第一晶片、第二晶片及該晶片承載件與第一晶片及第二晶片電性連接之部位。

（請先閱讀背面之注意事項再填寫本頁各欄）

英文發明摘要（發明之名稱：

）



## 六、申請專利範圍

1. 一種具堆疊晶片之半導體封裝件，係包括：

一晶片承載件；

至少一第一晶片，其係接置於該晶片承載件上並與之電性連接，該第一晶片並具有一作用表面，其上形成有一黏接區及至少一與該黏接區相鄰接之銲接區；

至少一第二晶片，其具有一作用表面及一相對之非作用表面，該作用表面上係形成有一黏接區以供至少一晶片接置其上，以及至少一與該黏接區相鄰接之銲墊區以藉之使該第二晶片與該晶片承載件形成電性連接關係，而該非作用表面上則黏接有一剛性墊片，以供該第二晶片藉之接置於該第一晶片之黏接區上，而使該剛性墊片夾置於該第一晶片與第二晶片間，且該第二晶片形成有銲墊區之部位係懸空並為該剛性墊片所充分支撐於該第一晶片上，以令該第一晶片之銲墊區外露出該第二晶片及剛性墊片外；以及

一封裝膠體，用以包覆該至少第一晶片及第二晶片。

2. 如申請專利範圍第 1 項之半導體封裝件，其中，該剛性墊片具有大於該至少一第二晶片之面積。
3. 如申請專利範圍第 1 項之半導體封裝件，其中，該剛性墊片具有與該至少一第二晶片相等之面積。
4. 如申請專利範圍第 1 項之半導體封裝件，其中，該剛性墊片具有略小於該至少一第二晶片之面積。


(請先閱讀背面之注意事項再填寫本頁)

訂  
線


## 六、申請專利範圍

5. 如申請專利範圍第 1 項之半導體封裝件，其中，該剛性墊片係由導熱性良好之金屬材料製成者。
6. 如申請專利範圍第 1 項之半導體封裝件，其中，該剛性墊片係由陶瓷材料製成者。
7. 如申請專利範圍第 1 項之半導體封裝件，其中，該剛性墊片係由熱固性樹脂材料製成者。
8. 如申請專利範圍第 1 項之半導體封裝件，其中，該剛性墊片復於其至少一相對之側邊上形成有向上之延伸部。
9. 如申請專利範圍第 8 項之半導體封裝件，其中，該剛性墊片之延伸部並具有一水平延展之水平部。
10. 如申請專利範圍第 9 項之半導體封裝件，其中，該水平部之頂面復得外露出該封裝膠體以直接與大氣接觸。
11. 如申請專利範圍第 1 項之半導體封裝件，其中，該剛性墊片具有平整之表面以分別與該至少一第一晶片與第二晶片相黏接，以使該至少一第二晶片藉該剛性墊片疊至於該第一晶片上後，該至少一第二晶片得充分平行於該晶片承載件。
12. 如申請專利範圍第 1 項之半導體封裝件，其中，該至少一第一晶片與第二晶片之鐳墊區上係形成有多數鐳墊，以供用以將該至少一第一晶片及第二晶片電性連接至該晶片承載件之鐳線與鐳接。







第 4 圖



第 5 圖




第 6 圖




第 7 圖

16301



第 8 圖



第 9 圖