



[B] (11) KUULUTUSJULKAIKU
UTLÄGGNINGSSKRIFT 67004

C (45) Patentöförläggning 10.12.1984
Patent meddelat

(51) Kv.Ik. /Int.Cl. H 04 L 27/06, 25/52

SUOMI-FINLAND
(FI)

Patentti- ja rekisterihallitus
Patent- och registerstyrelsen

(21) Patentihakemus — Patentansökan	792894
(22) Hakemispäivä — Ansökningsdag	18.09.79
(23) Alkupäivä — Giltighetsdag	18.09.79
(41) Tullut julkiseksi — Blivit offentlig	14.04.80
(44) Nähtäväläispannon ja kuuljulkaisun pvm. — Ansökan uttagd och utsläckten publicerad	31.08.84
(32)(33)(31) Pyydetty etuikaus — Begärd prioritet	13.10.78

Ruotsi-Sverige(SE) 7810736-4

(71) Oy L M Ericsson Ab, Kyrkslätt, FI; 02420 Jorvas, Suomi-Finland(FI)

(72) Jan Sverker Hedin, Tumba, Göran Anders Jarnestedt, Johanneshov,
Ruotsi-Sverige(SE)

(74) Oy Kolster Ab

(54) Digital faslåst slinga - Digitaalinen vaihelukittu silmukka

Tekniskt område

Föreliggande uppfinning avser en digital faslåst slinga förerträdesvis för bittaktregenerering vid synkrona datatransmissionssystem, vilka från en sändare till en mottagare överför i förekommande fall på lämpligt sätt modulerad redundant kodad information.

Teknikens ståndpunkt

För att en datasignal skall kunna återskapas korrekt på mottagarsidan i ett synkront datatransmissionssystem måste information om bl a bittakt och bitfas vara tillgänglig i mottagaren. Det är tidigare känt att utnyttja en faslåst slinga styrd av t ex nollgenomgångar i den överförda basbandssignalen för regenerering av bittakten.

Redogörelse för uppfinningen

I datatransmissionssystem av ovan nämnd slag finns det ibland risk att taktregeneratorn läser i felaktigt fasläge även om frekvensen i och för sig skulle vara korrekt. Detta innebär att syste-

mets datadetektor inte samplar mitt i ögat i den överförda signalens ögondiagram och den resulterande bitfelfrekvensen blir på grund härav hög. Då den faslåsta slingan dessutom endast sporadiskt får relevant styrinformation för att ta sig ur detta läge, kan en korrekt insynkronisering kräva relativt lång tid. Detta är givetvis en klar nackdel för alla system av det här slaget och särskilt besvärande i t ex system för dubbeldirektad kommunikation på samma kanal dvs med omväxlande sändning och mottagning från varje terminal. Insynkroniseringstiden blir ju för sådana system särskilt frekventa.

Den faslåsta slingan enligt den föreliggande uppförningen, vars kännetecken framgår av bifogade patentkrav, löser ovanstående tekniska problem under förutsättning att den överförda signalen i någon bemärkelse är redundant kodad. Lösningen ger framför allt den fördelen att insynkroniseringstiden vid t ex start kraftigt nedbrin-gas genom att läsning i felaktigt fasläge förhindras.

Figurbeskrivning

Uppfinningen kommer nedan närmare att beskrivas under hän-visning till den bifogade ritningsfiguren, vilken visar en utförings-form av den faslåsta slingan enligt uppföringen.

Föredragens utföringsform

I den fortsatta framställningen förutsättes att det i över-föringens mottagare finns möjlighet till felupptäckt i det över-förda dataflödet. Denna möjlighet föreligger t ex då data överförs med paritetsbit eller vid redundant kodning av data. Sådan kodning innebär att de utsända signalelementen är korrelerade, som vid t ex basbandskodning enligt Partial-Response konceptet, bifaskod-ning, AMI-kodning (Alternate Mark Inversion) Millerkodning etc.

Korrelationen mellan signalelementen i dessa koder införes primärt för att erhålla en för överföringen lämplig spektralför-delning men kan alltså dessutom användas för att på mottagarsidan möjliggöra feldetektering.

Om man betraktar exempelvis AMI-kodning så överförs med hjälp av denna den binära informationen "1" med pulser, som alter-nerar i polaritet, och den binära informationen "0" med en ute-bliven puls dvs nollnivå. Med en enkel kontroll av att pulserna alternerar i polaritet i den mottagna basbandssignalen i detektorn

kan detekteringsfel, så kallade "bipolar violations" (BPV), uppståckas.

Då den regenererade bittakten är synkroniserad till rätt fasläge för styrning av datadetektorns tidpunkt för avkänning och detektering av basbandssignalen uppstår endast BPV på grund av störningar i själva dataöverföringen. Om ändå den regenererade bittakten ligger i fel fasläge t ex under insynkroniseringperioden eller vid felaktig upplåsning av dess fasläge så ökar antalet BPV mycket kraftigt.

Figuren visar en del av mottagaren i ett överföringssystem enligt ovan. Den överförda datasignalen, i förekommande fall demodulerad, inkommer till mottagarens datadetektor 2, där den samplas. I ett moment därefter avkodas den i avkodaren 7. En taktextraheringskrets 1 ansluten till detektorn ingång avkänner basbandssignalen med avseende på någon periodiskt återkommande egenskap t ex signalens passage genom vissa på förhand fastlagda nivåer eller en fast nivå t ex nollnivån. Varje gång signalen passerar genom en sådan nivå eller uppfyller något annat på förhand bestämt kriterium avges på dess utgång en pulsformad signal. Extraheringskretsens 1 utgång är ansluten till den ena ingången på en med två ingångar och två utgångar försedd fasjämföringskrets 5. Fasjämföringskretsen 5 utgångar är anslutna till styringångarna på en digital styrd oscillator 4, vars utgång är ansluten till den återstående ingången på fasjämföringskretsen. Som beteckningen antyder jämför kretsen 5 faslägena hos den första och den andra insignalen relativt varandra. Då den första insignalens fas ligger före den andras avges en utgångssignal på den ena utgången och vid det motsatta förhållandet avges en utgångssignal på den andra utgången. Oscillatorns styringångar mottager dessa signaler och styr dess frekvens mot en ökning respektive en minskning i beroende av vilken styrsignal, som för tillfället är för handen, och på ett sådant sätt att fasskillnaden mellan jämföringskretsen 5 ingångssignaler minskar.

Oscillatorns 4 utgång är vidare ansluten till detektorns 2 samplingssignalingång, vilket innebär att detektorns avkänningsfrekvens och fas bestämmes av oscillatorns 4 motsvarande momentana utgångsvariabler.

67004

Nu kan emellertid, enligt vad som ovan sagts, slingan reglera in i och låsa i ett felaktigt fasläge även om den återskapade frekvensen i och för sig är korrekt. Konsekvensen blir, som nämnts, att bitfelfrekvensen i utsignalen från detektorn blir hög.

Till detektorns utgång är nu enligt den föredragna utföringsformen ansluten en feldetektor 3, vilken i detektorns utsignal undersöker om de med hänsyn till signalens kodning förväntade inneboende redundanta egenskaperna är för handen. Då så inte är fallet avges på feldetektorns utgång en signal till en till denna ansluten additionskrets 6 ena ingång. Nämnda additionskrets är ansluten i signalvägen för endera utgångssignalen från nämnda fasjämföringskrets på sådant sätt att dess utgång är ansluten till oscillatorns 4 ena styringång och dess andra ingång är ansluten till jämföringskretsens ena utgång.

För det typiska fall att den faslåsta slingan skulle ha låst i felaktigt fasläge, och relevant styrinformation till oscillatorn 4 för att ta slingan ur detta läge är relativt lågfrekvent, ger tydligent ovanstående arrangemang möjlighet att i beroende av inkopplingen av additionskretsen styra oscillatorn medelst en minskning eller ökning av frekvensen till korrekt fasläge. Eftersom bitfelfrekvensen är hög, åtminstone i initialskedet av denna korrigering, blir pulsfrekvensen hög på feldetektorns 3 utgång och därmed insynkroniseringsförloppet snabbt.

Anordningen fungerar givetvis enligt ovan även i det fall slingan inte har låst i felaktigt fasläge men i ett utgångsläge vid starten av dataöverföringen ligger kraftigt ur fas.

Feldetektor är således hela tiden inkopplad i systemet men under systemets normala fortfaringshetstillstånd i stort sett överksam. Endast de fel, som introduceras i själva överföringen mellan sändare och mottagare, registreras och ger upphov till styrpulser till oscillatorn. Sådana styrpulser kompenseras emeller-tid utan svårighet i det normala reglerförloppet i slingan.

67004

Patentkrav:

Digital faslåst slinga företrädesvis för bittaktregenerering vid synkrona datatransmissionssystem, vilka från en sändare till en mottagare överför, i förekommande fall på förutbestämt sätt modulerad, redundant kodad information innefattande en digital styrd oscillator (4) med en första och en andra styringång och en utgång anordnad att avge samplingssignaler till en i mottagaren anordnad datadetektor, vidare en med en första och en andra ingång och en första och en andra utgång försedd fasjämföringskrets (5), vars första ingång är anordnad att mottaga en ur den överförda signalen extraherad taktsignal och vars andra ingång är ansluten till oscillatorns utgång och vars första utgång är ansluten till oscillatorns första styringång, kännetecknade därav, att en additionskrets (6) med två ingångar och en utgång är ansluten med sin ena ingång till fasjämföringskretsens andra utgång, med sin utgång till oscillatorns andra ingång och sin andra ingång till en feldetektors (3) utgång, vilken feldetektor är anordnad att på sin ingång mottaga utgångssignalen från nämnda datadetektor och undersöka om i denna signal de med hänsyn till signalens kodning förväntade inneboende redundanta egenskaperna är för handen och då så inte är fallet på sin utgång avge en pulsformad signal.

67004

Patenttivaatimus:

Digitaalinen vaihelukittu silmukka lähinnä bittitahdin regenerointia varten tahdistetuissa tiedonsiirtojärjestelmissä, jotka siirtävät lähettimestä vastaanottimeen ko. tapauksessa en-naltamäärätyllä tavalla moduloidun, redundanssisesti koodatun tiedon, joka sisältää digitaalisen ohjatun oskillaattorin (4), jolla on ensimmäinen ja toinen ohjaussisääntulo ja ulostulo, joka on tarkoitettu antamaan näytteenottosignaalit vastaanottimeen sijoitettuun tiedonilmaisimeen, lisäksi ensimmäisellä ja toisella sisääntulolla ja ensimmäisellä ja toisella ulostulolla varustetun vaiheenvertailupiirin (5), jonka ensimmäinen sisääntulo on tarkoitettu vastaanottamaan siirretystä signaalista erotetun tahtisignaalin ja jonka toinen sisääntulo on liitetty oskillaattorin ulostuloon ja jonka ensimmäinen ulostulo on liitetty oskillaattorin ensimmäiseen ohjaussisääntuloon, t u n n e t t u siitä, että yhteenlaskupiiri (6), jolla on kaksi sisääntuloa ja yksi ulostulo, on liitetty toisesta sisääntulostaan vaiheenvertailupiirin toiseen ulostuloon, ulostulostaan oskillaattorin toiseen sisääntuloon ja toisesta sisääntulostaan virheilmaisimen (3) ulostuloon, joka virheilmaisin on sovitettu vastaanottamaan sisääntuloonsa mainitun tiedonilmaisimen ulostulosignaalin ja tutkimaan, ovatko tässä signaalissa olemassa signaalien koodauksen huomioiden odotettavissa olevat redundanssiset ominaisuudet, ja mikäli näin ei ole antamaan ulostulostaan pulssin muotoisen signaalin.

Viitejulkaisuja-Anförrda publikationer

-

67004

