(12) 公開特許公報(A)

(19) 日本国特許庁(JP)

(11) 特許出願公開番号 特開2004-311865

(P2004-311865A)

(43) 公開日 平成16年11月4日(2004.11.4)

(51) Int.C1. ⁷	FI		テーマコード(参考)
HO1L 21/3205	HO1L 21/88	R	5 F O 3 3
HO1L 21/768	HO1L 21/90	В	

審査請求 未請求 請求項の数 5 OL (全 13 頁)

(21) 出願番号 (22) 出願日	特願2003-106285 (P2003-106285) 平成15年4月10日 (2003.4.10)	(71) 出願人	503121103 株式会社ルネサステクノロジ 東京都千代田区丸の内二丁目4番1号
		(74) 代理人	100089233
		(74) 代理人	开理士 吉田 戊明 100088672
			弁理士 吉竹 英俊
		(74) 代理人	100088845 弁理士 有田 貴弘
		(72) 発明者	大崎明彦
			東京都千代田区丸の内二丁目2番3号 三
			愛電磁株式 会社闪
			最終頁に続く

(54) 【発明の名称】 配線構造

(57)【要約】

【課題】配線部に対する熱負荷が原因として発生する、 ストレスマイグレーション不良(ビアプラグ底面におけ るボイドの成長が原因となる導通不良)を抑制すること ができる配線構造を提供することを目的とする。 【解決手段】本発明に係る配線構造が有する配線部(上 層配線5、下層配線1)は、第一の導電体1a,8と、 第二の導電体1c,10と、前記第一の導電体1a,8 と前記第二の導電体1c,10との間に介在する中間導 電体膜1b,9とを、有している。 【選択図】 図1



【特許請求の範囲】 【請求項1】 第一の導電体部と、 第二の導電体部と、 前記第一の導電体部と前記第二の導電体部との間に介在する中間導電体膜とを、 有する第一の配線部を、 備えていることを特徴とする配線構造。 【請求項2】 配線部は複数であり、 当該複数の配線部は、前記中間導電体膜を有する前記第一の配線部と、前記中間導電体膜 10 を含まない第二の配線部とで、構成されている、 ことを特徴とする請求項1に記載の配線構造。 【請求項3】 前記第一の配線部は、所定の線幅以上の配線部に対して適用される、 ことを特徴とする請求項2に記載の配線構造。 【請求項4】 前記第一の配線部と一体的に形成されているビアプラグを、さらに備えており、 前記 第 一 の 導 電 体 部 、 前 記 第 二 の 導 電 体 部 お よ び 前 記 中 間 導 電 体 膜 は 、 前 記 第 一 の 配 線 部 から前記ビアプラグに亘って、形成されている、 ことを特徴とする請求項1ないし請求項3のいずれかに記載の配線構造。 20 【請求項5】 前記中間導電体膜は、 Ti, TiN, W, WN, Ta, TaN, Zr, Cr, Ag, Ni, Sn, In, Mg, Al, Hf, Nb, Pt, Pd, Co, CoW, CoWPのうち、少なくとも一種類を含 有することを、 特徴とする請求項1ないし請求項4のいずれかに記載の配線構造。 【発明の詳細な説明】 [0001]【発明の属する技術分野】 この発明は、配線構造に係る発明であって、例えば、上層配線と下層配線とがビアプラグ 30 によって接続されている配線構造に対して適用することができる。 [0002]【従来の技術】 従来より、多層配線構造で適用される配線としてアルミニウム配線が用いられていた。し かし、抵抗値がアルミニウムよりも30~40%低く、エレクトロマイグレーション耐性 に優れていることから、埋め込み銅配線の開発も進められている(例えば、特許文献1参 照)。 [0003]多層配線構造は、通常、上層配線と下層配線と、両配線を接続するビアプラグとを備えて いる。 40 [0004]なお、 埋 め 込 み 銅 配 線 に 関 す る そ の 他 の 技 術 は 、 特 許 文 献 2 , 3 , 4 お よ び 非 特 許 文 献 1 にも記載されている。 [0005] 【特許文献1】 特開平11-97441号公報(第二頁) 【特許文献2】 特開平11-204644号公報(第1図) 【特許文献3】 特開2000-183064号公報(第1-7図) 50 (3)

【特許文献4】 特開2000-124310号公報(第1-3図および第5図) 【非特許文献1】 Technical Digest of International Interc onnect Technology Conference 2002 ^rTherm Stress of 140nm-width Cudamascene int a 1 erconnects」、Norio OKADA etc著(第136-138頁) [0006]【発明が解決しようとする課題】 ところで、銅配線に熱負荷が加わると、銅配線内部の応力勾配は大きくなる。これにより 10 、従来の銅配線構造では、当該応力勾配を緩和するために、上層配線内および下層配線内 に存在する微小なボイドが、ビアプラグの底面に引き寄せられるという現象が発生してい た。 [0007]上記現象により、ビアプラグ底面に微小なボイドが集中すると、ビアプラグと下層配線と の接続部に大きなボイドが発生してしまい、当該箇所において導通不良(ストレスマイグ レーション不良と呼ばれている)となる問題が発生していた。 [0008]特に、太い銅配線を用いた場合に、ストレスマイグレーション不良は、より発生し易くな る傾向にあった。これは、配線が太くなると、当該配線部には多くの微小なボイドを含有 20 することになり、また、配線内部で発生する応力勾配も大きくなるからだと考えられてい る。 [0009]そこで、この発明は、ストレスマイグレーション不良(ビアプラグ底面におけるボイドの 発生)を抑制することができる配線構造を提供することを目的とする。 [0010]【課題を解決するための手段】 上記の目的を達成するために、本発明に係る請求項1に記載の配線構造は、第一の導電体 部と、第二の導電体部と、前記第一の導電体部と前記第二の導電体部との間に介在する中 間導電体膜とを、有する第一の配線部を備えている。 30 [0011]【発明の実施の形態】 以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。 < 実施の形態1 > 本実施の形態に係る配線構造の概略断面図を図1に示す。 図1において、カーボンを含有したシリコン酸化膜等により構成される、いわゆる低比誘 電率(1owk)である第一の層間絶縁膜2の表面内に、下層配線1が配設されている。 [0014]40 ここで、下層配線1は、銅で構成される、第一の導電体1aと第二の導電体1cと、当該 第一の導電体1aと第二の導電体1cとの間に介在する、厚さ約20nm程度の中間導電 体膜1bとから構成されている。 [0015]中間導電体膜1bの厚さは、これに限るものではないが、当該中間導電体膜1bを形成す ることによる下層配線1全体の電気抵抗の上昇を考慮すると、配線膜厚の約10%以下程 度であることが望ましい。 [0016]また、中間導電体膜1bは、Ti(チタン),TiN(窒化チタン),W(タングステン),WN(窒化タングステン),Ta(タンタル),TaN(窒化タンタル),Zr(ジ

50

ルコニウム), Cr(クロム), Ag(銀), Ni(ニッケル), Sn(錫), In(イ ンジウム) , M g (マグネシウム) , A l (アルミニウム) , H f (ハフニウム) , N b (ニオブ),Pt(白金),Pd(パラジウム),Co(コバルト)、CoW(コバルト - タングステン),CoWP(コバルト-タングステン-リン)等の金属のうち、少なく とも一種類の金属を含有することにより、形成される。 [0017]具体的に、中間導電体膜1bは、上記各金属の単体、上記各金属の組み合わせから成る合 金、あるいは銅と上記金属のうち少なくとも一種類の金属とから構成される合金であって もよい。 10 なお、下層配線1を構成する導電体材料(銅)が第一の層間絶縁膜2内に拡散するのを防 止するために、下層配線1と第一の層間絶縁膜2との間には、バリアメタル層(例えば、 Ti、TiN、TaまたはTaN等)11が形成されている。 [0019]さらに、図1において、第一の層間絶縁膜2を覆うようにエッチストッパ膜3が形成され て お り 、 当 該 エ ッ チ ス ト ッ パ 膜 3 上 に は 、 1 o w k 材 料 か ら 成 る 第 二 の 層 間 絶 縁 膜 4 が 形 成されている。 [0020]ここで、エッチストッパ膜3は、エッチングストッパとしての役割の他に、下層配線1を 構成する導電体材料(銅)の拡散を防止する役割も担っている。したがって、下層配線1 20 が銅で構成されている場合には、エッチストッパ膜3としてSiN(シリコン窒化膜)や SiC(炭化シリコン)等を採用することが望ましい。 [0021]さらに、図1において、第二の層間絶縁膜4の表面内には、上層配線5が配設されており 、所定の上層配線5と下層配線1とを接続するように、ビアプラグ6が形成されている。 さらに、第二の層間絶縁膜4および上層配線5を覆うように、エッチストッパ膜7が形成 されている。 $\begin{bmatrix} 0 & 0 & 2 & 2 \end{bmatrix}$ 所定の上層配線5とビアプラグ6とは、一体的に形成されているが、当該一体成形されて いる上層配線5とビアプラグ6は、銅で構成される、第一の導電体8と第二の導電体10 30 と、 第 一 の 導 電 体 8 と 第 二 の 導 電 体 1 0 と の 間 に 介 在 す る 中 間 導 電 体 膜 9 と か ら 構 成 さ れ ている。 [0023]ここで、 第 一 の 導 電 体 8 、 中 間 導 電 体 膜 9 お よび 第 二 の 導 電 体 1 0 は 、 上 層 配 線 5 から ビ アプラグ6に亘って形成されている。 $\begin{bmatrix} 0 & 0 & 2 & 4 \end{bmatrix}$ その他、ビアプラグ6と接続せず、単独で配設されている上層配線5は、下層配線1と同 じ構成であり、第一の導電体8/中間導電体膜9/第二の導電体10により構成されてい る。 [0025] 40 また、中間導電体膜9の厚さや、適用材料等は、下層配線1で説明した中間導電体膜1b と同様である。 [0026]なお、 上 層 配 線 5 お よ び ビ ア プ ラ グ 6 を 構 成 す る 導 電 体 材 料 (銅)が 第 二 の 層 間 絶 縁 膜 4 内に拡散するのを防止するために、上層配線5と第二の層間絶縁膜4との間および、ビア プラグ 6 と 第 二 の 層 間 絶 縁 膜 4 との 間 に は 、 T i C 等 の バ リ ア メ タ ル 層 1 2 が 形 成 さ れ て いる。 [0027]次に、図1で示した配線構造の製造方法について説明する。 [0028] 50 まず、図示していない基板上に、CVD(Chemical Vapor Deposi tion)法等により、第一の層間絶縁膜2を形成する。次に、通常のリソグラフィ工程 により、第一の層間絶縁膜2の表面内に溝部15を作成する。次に、イオンスパッタリン グ法やCVD法等により、当該溝部15にバリアメタル層11を形成する(図2)。 【0029】 ここで、溝部15として、深さは250nm程度、幅は最小のもので140nm程度であ る。また、バリアメタル層11の膜厚は、約25nmである。 【0030】 次に、バリアメタル層11が形成されている溝部15に対して、スパッタリング法を施す ことにより、当該バリアメタル層11上に膜厚40nm程度の銅膜を形成する。その後、 さらに熱CVD法により、前記40nm程度の膜厚の銅膜上に、膜厚30nm程度の銅膜 を形成する。したがって、バリアメタル層11上には、約70nmの膜厚を有する銅膜(以下、第二の導電体とする)1cが形成されることとなる(図3)。 【0031】 次に、イオンスパッタリング法により、第二の導電体1c上に、膜厚20nm程度のCr

膜等(以下、中間導電体膜とする)1bを形成する(図4)。 【0032】

次に、イオンスパッタリング法により、中間導電体膜1 b 上に、膜厚4 0 n mの銅シード 層を形成する。次に、電界メッキ法により、当該シード層を基にして、膜厚約 3 0 0 n m 程度の銅膜(以下、第一の導電体とする) 1 a を形成する。ここで、硫酸銅を主成分とし た液体に適当な添加物を加えた溶液を用いて電界メッキ処理を施すことにより、幅の狭い 溝部 1 5 の底面からの膜成長速度を早くすることができる(ボトムアップフィル)ととも に、微細なパターンに対する第一の導電体 1 a の埋め込み性を向上させることができる。 その後、CMP(Chemical Mechanical Polishing)法を 用いた平坦化処理により、第一の層間絶縁膜 2 の表面上に形成された、第一の導電体 1 a 、中間導電体膜 1 b、第二の導電体 1 c およびバリアメタル層 1 1 を除去する(図 5)。 【0033】

これにより、第一の層間絶縁膜2の表面内に、第一の導電体1 a、中間導電体膜1 b および第二の導電体1 c から成る下層配線1 が配設される。

【0034】

さて次に、下層配線1および第一の層間絶縁膜2を覆うように、CVD法によりエッチストッパ膜3を形成し、同じくCVD法により当該エッチストッパ膜3上に、第二の層間絶縁膜4を形成する。その後、通常のリソグラフィ工程により、溝部16を形成し、一部の溝部16には、さらに下層配線1に到達する孔部17を形成する(図6)。 【0035】

ここで、溝部16として、深さは250nm程度、幅は最小のもので140nm程度である。また、孔部17の深さは、約250nm程度である。

【0036】

次に、孔部17の底面および側面と、溝部16の側面に対して、イオンスパッタリング法 を施すことにより、膜厚約25nmのバリアメタル層12を形成した後、同じくイオンス 40 パッタリング法により、当該バリアメタル層12上に、孔部17の底部における膜厚が約 40nmの銅膜を形成する。その後、さらに熱CVD法を施すことにより、前記で形成さ れた銅膜上に、膜厚30nm程度の銅膜を形成する。したがって、バリアメタル層12上 には、孔部17の底部において約70nmの膜厚を有する銅膜(以下、第二の導電体とす る)10が形成されることとなる(図7)。

[0037]

ここで、イオンスパッタリング法により、孔部17の底部に形成される銅膜の厚さは、約40nmであるが、溝部16の側面と孔部17の側面とに形成される銅膜の厚さは、10 nm以下となる。

[0038]

30

20

10

50

したがって、熱CVD法により形成される銅膜の厚さは、前記工程により形成された銅膜 上に均一に形成されるので、溝部16の側面と孔部17の側面には、合計厚さ40nm程 度以下の銅膜(第二の導電体)10が形成されることとなる。 [0039]よって、溝部16の最小幅が140nmであることから、溝部16の両側面に厚さ約40 n m の 第 二 の 導 電 体 1 0 が 形 成 さ れ た と し て も 、 当 該 第 二 の 導 電 体 膜 1 0 に よ っ て 、 最 小 幅の溝部16でも完全には埋め込まれていない状況となる(図7)。 [0040]次に、イオンスパッタリング法により、第二の導電体10上に、膜厚20nm程度のCr 等の中間導電体膜9を形成する(図8)。 10 $\begin{bmatrix} 0 & 0 & 4 & 1 \end{bmatrix}$ 次 に 、 イ オ ン ス パ ッ タ リ ン グ 法 に よ り 、 中 間 導 電 体 膜 9 上 に 、 膜 厚 4 0 n m の 銅 シ ー ド 層 を形成する。次に、電界メッキ法により、当該シード層を基にして、膜厚約600nm程 度の銅膜(以下、第一の導電体とする)8を形成する(図9)。 ここで、 硫酸 銅 を 主 成 分 と し た 液 体 に 適 当 な 添 加 物 を 加 え た 溶 液 を 用 い て 電 界 メ ッ キ 処 理 を施すことにより、孔部17や幅の狭い溝部16の底面からの膜成長速度を早くすること ができる(ボトムアップフィル)とともに、微細なパターンに対する第一の導電体8の埋 め込み性を向上させることができる。 [0043]20 その後、CMP法を用いた平坦化処理により、第二の層間絶縁膜4の表面上に形成された 、第一の導電体8、中間導電体膜9、第二の導電体10およびバリアメタル層12を除去 する(図10)。 $\begin{bmatrix} 0 & 0 & 4 & 4 \end{bmatrix}$ これにより、第二の層間絶縁膜4の表面内に、第一の導電体8、中間導電体膜9および第 ニの導電体10から成る上層配線5と、ビアプラグ6とを形成することができる。 [0045]最後に、 上 層 配 線 5 お よ び 第 二 の 層 間 絶 縁 膜 4 を 覆 う よ う に 、 C V D 法 に よ り エ ッ チ ス ト ッパ膜7を形成することにより、図1に示す配線構造を作成することができる。 [0046]30 以上により、形成された配線構造には、下層配線 1 および上層配線 5 内に中間導電体膜 1 b,9が形成されているので、下記に示す効果を有する。 $\begin{bmatrix} 0 & 0 & 4 & 7 \end{bmatrix}$ つまり、従来の技術において記載したように、熱負荷過程により、配線内に存する微小な ボイドが、ビアプラグ底面に形成されているバリアメタル層に集中する(引き寄せられる)のは、ボイドがバリアメタル層に集中する(引き寄せられる)方が、配線内で点在する よりもエネルギー的に低くなり、安定するからだと考えられている。 [0048]ここで、配線内に存する微小なボイド20が、ビアプラグの底部に引き寄せられる様子を 図11に示す。また、その結果として、大きなボイド21がビアプラグの底部で発生する 40 様子を図12に示す。 [0049]そこで、本実施の形態に係る配線構造の様に、ボイドがビアプラグ6底面に形成されてい るバリアメタル層12に集中する(引き寄せられる)よりも、エネルギー的に低くなるよ うな中間導電体膜1b,9を、下層配線1、上層配線5内に導入することにより、ボイド は、中間導電体膜1b,9にも引き寄せられる。当該様子を図13に示す。 ここで、中間導電体膜1b,9として上記に列挙した金属(合金も含む)を採用すること により、ボイドは、当該バリアメタル層12と同程度か、それ以上の確率で、中間導電体 膜1b,9に引き寄せられる。 50

(6)

【 0 0 5 1 】

したがって、熱負荷により従来では、ビアプラグ6底面に形成されているバリアメタル層 12に集中していたボイドが、中間導電体膜1b,9にも引き寄せられることにより、当 該バリアメタル層12における、大きなボイドの発生を抑制することができる。よって、 ビアプラグ6における導通不良(ストレスマイグレーション不良)をなくすことができる

[0052]

また、上記で説明した配線構造からも分かるように、中間導電体膜1 b , 9 は、配線方向 に沿って形成されている。つまり、中間導電体膜1 b , 9 は、ビアプラグの底面に形成さ れているバリアメタル層1 2 よりも大きな面積で形成されている。

【0053】

したがって、従来では、一箇所に集中していたボイドが、中間導電体膜1b,9に沿って 満遍なく引き寄せられることとなり、当該中間導電体膜1b,9において、大きなボイド が発生することも無く、配線の導通に影響を及ぼすこともない。

【0054】

なお、本実施の形態において、下層配線1と第一の層間絶縁膜2との間および、上層配線 5と第二の層間絶縁膜4との間に、バリアメタル層11,12を設ける構成について説明 したが、当該バリアメタル層11,12は、本発明の必須部材でないため、これを省略す ることもできる。

【0055】

また、ビアプラグ6と接続されている上層配線5に関しては、中間導電体膜9は、当該上 層配線5とビアプラグ6とに亘って形成される場合について言及した。しかし、他の上層 配線5や下層配線1と同様に、中間導電体膜9を上層配線5内でのみ形成する構成として も同様の効果を得ることができる。

【0056】

したがって、どちらの構成を採用するかは、製造の容易性を考慮して決定されることとなる。

【 0 0 5 7 】

< 実施の形態 2 >

実施の形態1では、全ての下層配線および上層配線に対して、中間導電体膜を形成する場 30 合について言及した。しかし、本実施の形態では、所定の線幅以上の、下層配線および上 層配線に対してのみ、中間導電体膜を形成することが特徴である。

[0058]

図14に、本実施の形態に係る配線構造の概略断面図を示す。

[0059]

図14示すように、所定の線幅以上の、下層配線1および上層配線5内に中間導電体膜1 b,9が形成されている。他方で、所定の線幅より小さい、下層配線1および上層配線5 は、従来技術の銅配線の構成と同様に、銅のみので構成されている。その他の構成は、実 施の形態1で説明した図1の構成と同じなので、ここでの説明は省略する。

[0060]

40

10

20

ここで、所定の線幅として、例えば配線厚が250nm程度の配線であれば、0.7μm 以上の線幅が考えられる。

【0061】

次に、図14で示した配線構造の製造方法について説明する。

[0062]

はじめに、図2で示したように、溝部15が形成された第一の層間絶縁膜2を用意する。 ここで、溝部15にはバリアメタル層11が形成されている。

【0063】

次に、イオンスパッタリング法により、バリアメタル層11上に膜厚約80nmの銅のシ ード層を形成する。次に、電界メッキ法を用いて、当該シード層を基にして、膜厚約80 5

50

n m の 第 二 の 導 電 体 1 c を 形 成 す る (図 1 5)。 [0064]ここで、 硫酸 銅 を 主 成 分 と し た 液 体 に 適 当 な 添 加 物 を 加 え た 溶 液 を 用 い て 電 界 メ ッ キ 処 理 を施すことにより、所定の幅より小さい溝部15における銅の埋め込み速度を、所定の幅 以上の溝部15における埋め込み速度よりも早くすることができる。つまり、ボトムアッ プフィルを採用するのである。また、当該ボトムアップフィルにより、狭い溝部15への 埋め込み性が向上する。 [0065]したがって、本実施の形態では、図15に示すように、所定の幅以上の溝部15に対して は、途中まで第二の導電体1cが充填され、所定の幅より小さい溝部15に対しては、完 10 全に第二の導電体1 c が充填される。 [0066]次に、実施の形態1と同様の方法により、図15で示した製造途中の配線構造に対して、 中間導電体膜1 b を形成し(図16)、当該中間導電体膜1 b 上に第一の導電体1 a を形 成し、 C M P 法により、 第一の 層間 絶 縁 膜 2 の上面 に 形 成 されて いる 第一の 導電体 1 a、 中間導電体膜1bおよび第二の導電体1cを除去する(図17)。 [0067]これにより、図 1 7 に示すように、第一の層間絶縁膜 2 の表面内に下層配線 1 が配設され る。ここで、所定の線幅以上の下層配線1は、第一の導電体1a/中間導電体膜1b/第 二の導電体膜1cの積層構造を構成を有しているが、所定の線幅より小さい下層配線1は 20 、 単 純 に 銅 か ら 成 る 導 電 体 の み で 構 成 さ れ て い る 。 こ こ で 、 中 間 導 電 体 膜 1 b の 材 料 と し て、実施の形態1で列挙したものを採用する。 [0068]次に、実施の形態1と同様の方法により、下層配線1および第一の層間絶縁膜2を覆うよ う に エ ッ チ ス ト ッ パ 膜 3 を 形 成 し 、 当 該 エ ッ チ ス ト ッ パ 膜 3 上 に 第 二 の 層 間 絶 縁 膜 4 を 形 成する。その後、通常のリソグラフィエ程により、溝部16と孔部17を作成する(図1 8)。 [0069]ここで、溝部16として、深さは250nm程度、幅は最小のもので140nm程度であ る。また、孔部17の深さは、約250nm程度である。 30 次に、実施の形態1と同様の方法により、溝部16、孔部17にバリアメタル層12を形 成する。次に、イオンスパッタリング法により、バリアメタル層12上に膜厚約80nm の銅のシード層を形成する。次に、電界メッキ法を用いて、当該シード層を基にして、膜 厚約80nmの第二の導電体10を形成する(図19)。 [0071]ここで、下層配線1を作成するときのように、ボトムアップフィルを採用することにより 、孔部17と幅の狭い溝部16は、この時点で第二の導電体10によって完全に埋め込ま れる(つまり、この時点で、幅の狭い上層配線5とビアプラグ6が形成される)。これに 対して、幅の広い溝部16は、この時点では第二の導電体10によって完全に埋め込まれ 40 ることはない(図19)。 次に、実施の形態1で説明した方法と同様の方法により、第二の導電体10上に中間導電 |体 膜 9 お よ び 第 一 の 導 電 体 膜 8 を 当 該 順 で 形 成 し 、 そ の 後 、 平 坦 化 処 理 を 施 す こ と に よ り 、 第 二 の 層 間 絶 縁 膜 4 の 表 面 内 に は 、 所 定 の 線 幅 以 上 の 上 層 配 線 5 が 形 成 さ れ る (図 2 0)。 最後に、上層配線 5 および第二の層間絶縁膜 4 を覆うように、 C V D 法によりエッチスト ッパ膜7を形成することにより、図14に示す配線構造を作成することができる。 [0074] 50

以上により、形成された配線構造は、所定の線幅以上の、下層配線1および上層配線5に 対して、中間導電体膜1b,9が形成されるので、以下に示す効果を有する。 【0075】 通常、銅から成る配線の内部に上記で列挙した部材を中間導電体膜1b,9として導入し た場合、当該中間導電体膜1b,9の膜厚の分だけ銅の膜厚が減少する。したがって、当

に物 ロ、 コ 該 中 回 等 電 体 候 「 」 , 9 の 候 厚 の 方 に 〕 納 の 候 厚 か 減 少 9 る。 し に か う こ、 当 該 銅 の 膜 厚 が 減 少 し た 分 (つ ま り 、 中 間 導 電 体 膜 1 b , 9 に 置 換 し た 分) だ け 、 電 気 抵 抗 が 上 昇 す る 場 合 が あ り 得 る 。

【0076】

さらに、配線幅の狭い配線に対して中間導電体膜1b,9を導入した場合には、バリアメ タル層11,12との界面に加えて、中間導電体膜1b,9での電子散乱が大きく影響を 10 及ぼし、上記銅の膜厚減少分以上の電気抵抗の上昇が発生してしまう。当該電気抵抗の上 昇は、配線を伝達する信号に遅延を招き、高速デバイスの場合に特に問題となる。 【0077】

ー方で、従来より、配線幅の狭い配線では、配線全体に拡散しているボイドの合計体積も それほど大きなものでなく、さらに、配線全体の体積も小さいことから、熱負荷により発 生する応力勾配も小さくなるため、ビアプラグ6の底面にほとんどボイドが集中すること がなく、実使用上、ほとんど問題とはなっていなかった。

【0078】

そこで、ボイドの発生と電気抵抗の上昇とを比較考量して、所定の配線幅以上の配線に対しては、電気抵抗の上昇よりも、ビアプラグ6の底面で発生するボイドの影響の方が大き 20 いので、当該箇所でのボイドの発生を抑制するために中間導電体膜1b,9を形成することとし、他方、所定の配線幅未満の配線に対しては、ボイドの発生がほとんど無く、中間 導電体膜1b,9の導入に際しての電気抵抗の上昇の方が影響力が大きくなるので、中間 導電体膜1b,9を形成しない構成としている。

【 0 0 7 9 】

これにより、配線幅の狭い配線では、中間導電体膜1 b ,9 が存するためにより発生する 電気抵抗の上昇を防止することができ、配線幅の太い配線では、ボイドのビアプラグ 6 の 底面における集中発生を抑制することができる。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

ここで、本実施の形態に係る配線構造における、微小なボイドの移動状況を概念的に表し 30 た図を、図 2 1 に示す。

【0081】

なお、配線幅の太い配線においても、中間導電体膜1 b ,9を導入したことによる、当該 中間導電体膜1 b ,9の膜厚に相当する分の電気抵抗の上昇は発生する。しかし、配線幅 の太い配線では、全体に対する中間導電体膜1 b ,9の比率は、大きくはならないので、 当該電気抵抗の上昇程度は問題視するほどのものでない。

【0082】

また、本実施の形態においても、バリアメタル層 1 1 , 1 2 は、本発明の必須部材でない ため、これを省略することもできる。

【 0 0 8 3 】

40

なお、上記実施の形態では、第一の導電体1 a , 8 、第二の導電体1 c , 1 0 として銅の 場合について言及したが、これに限るものでなく、ストレスマイグレーション不良が発生 し得る他の導電体に対しても適用することができる。

【0084】

【発明の効果】

本発明の請求項1に記載の配線構造は、第一の導電体部と、第二の導電体部と、前記第一 の導電体部と前記第二の導電体部との間に介在する中間導電体膜とを、有する配線部を備 えているので、配線部に存する微小なボイドは、中間導電体膜に満遍なく引き寄せられ、 一箇所に偏在する大きなボイドの発生を抑制することができる。 【図面の簡単な説明】

【図1】実施の形態1に係る配線構造を示す断面図である。 【図2】実施の形態1に係る配線構造の製造方法を説明する断面図である。 【図3】実施の形態1に係る配線構造の製造方法を説明する断面図である。 【図4】実施の形態1に係る配線構造の製造方法を説明する断面図である。 【図5】実施の形態1に係る配線構造の製造方法を説明する断面図である。 【図6】実施の形態1に係る配線構造の製造方法を説明する断面図である。 【図7】実施の形態1に係る配線構造の製造方法を説明する断面図である。 【図8】実施の形態1に係る配線構造の製造方法を説明する断面図である。 【図9】実施の形態1に係る配線構造の製造方法を説明する断面図である。 【図10】実施の形態1に係る配線構造の製造方法を説明する断面図である。 10 【図11】従来の配線構造において、微小ボイドの移動の様子を概念的に示した図である 【図12】ビアプラグ底部において、発生する大きなボイドの様子を示した図である。 【図13】実施の形態1の配線構造において、微小ボイドの移動の様子を概念的に示した 図である。 【図14】実施の形態2に係る配線構造を示す断面図である。 【図15】実施の形態2に係る配線構造の製造方法を説明する断面図である。 【図16】実施の形態2に係る配線構造の製造方法を説明する断面図である。 【図17】実施の形態2に係る配線構造の製造方法を説明する断面図である。 20 【図18】実施の形態2に係る配線構造の製造方法を説明する断面図である。 【図19】実施の形態2に係る配線構造の製造方法を説明する断面図である。 【図20】実施の形態2に係る配線構造の製造方法を説明する断面図である。 【図21】実施の形態2の配線構造において、微小ボイドの移動の様子を概念的に示した 図である。 【符号の説明】 下層配線、1 a , 8 第一の導電体、1 b , 9 中間導電体膜、1 c , 1 0 第二の 1 導 電 体 、 2 第 一 の 層 間 絶 縁 膜 、 3 , 7 エ ッ チ ン グ ス ト ッ パ 膜 、 4 第 二 の 層 間 絶 縁 膜 、

(10)

5 上層配線、 6 ビアプラグ、 1 1 , 1 2 バリアメタル層、 1 5 , 1 6 溝部、 1 7 孔部、 2 0 微小なボイド、 2 1 大きなボイド。











【図4】



【図8】





























【図15】



【図16】

















F ターム(参考) 5F033 HH07 HH08 HH11 HH14 HH15 HH17 HH18 HH19 HH21 HH32 HH33 HH34 HH36 JJ07 JJ08 JJ11 JJ14 JJ15 JJ17 JJ18 JJ19 JJ21 JJ32 JJ33 JJ34 JJ36 KK07 KK08 KK11 KK14 KK15 KK17 KK18 KK21 MMO1 KK19 KK32 KK33 KK34 MM02 MM08 MM12 MM13 MM17 NN06 NN07 PP06 PP15 PP27 QQ09 QQ25 QQ37 QQ48 RR01 RR06 SS11 XX01 XX06 XX09 XX10 XX28

フロントページの続き