



(12)发明专利

(10)授权公告号 CN 105301913 B

(45)授权公告日 2017.11.03

(21)申请号 201410441988.5

(51)Int.Cl.

(22)申请日 2014.09.02

G03F 7/20(2006.01)

(65)同一申请的已公布的文献号

G03F 1/32(2012.01)

申请公布号 CN 105301913 A

审查员 魏可嘉

(43)申请公布日 2016.02.03

(30)优先权数据

14/298,589 2014.06.06 US

(73)专利权人 台湾积体电路制造股份有限公司

地址 中国台湾新竹

(72)发明人 卢彦丞 游信胜 严涛南

(74)专利代理机构 北京德恒律治知识产权代理

有限公司 11409

代理人 章社呆 孙征


权利要求书2页 说明书11页 附图12页

(54)发明名称

用两种状态的掩模提高分辨率的光刻方法
和结构

(57)摘要

光刻系统中的光刻工艺包括加载掩模，该掩模包括限定集成电路(IC)图案的两种掩模状态。IC图案包括多个主要多边形，其中，将相邻的主要多边形分配至不同的掩模状态；以及背景，包括两种掩模状态中的一种中的场和两种掩模状态中的另一种中的多个亚分辨率多边形。该光刻工艺还包括配置照明器以在光刻系统的照明光瞳面上产生照明图案；利用根据照明图案确定的过滤图案在光刻系统的投影光瞳面上配置光瞳滤波器；以及利用照明器、掩模、和光瞳滤波器对靶实施曝光工艺。曝光工艺在掩模后面产生衍射光和非衍射光并且光瞳滤波器去除大部分的非衍射光。本发明还涉及用两种状态的掩模提高分辨率的光刻方法和结构。



1. 一种光刻系统中的光刻工艺,包括:

加载掩模,所述掩模包括限定集成电路(IC)图案的两种掩模状态,其中,所述集成电路图案包括:

多个主要多边形,其中,将相邻的主要多边形分配至两种不同的掩模色调,所述两种不同的掩模色调分别由所述两种掩模状态形成;和

背景,包括在两种掩模状态中的一种中的场和在所述两种掩模状态中的另一种中的多个亚分辨率多边形,从而所述背景具有由所述两种掩模状态结合形成的第三色调;

配置照明器以在所述光刻系统的照明光瞳面上产生照明图案;

利用根据所述照明图案确定的过滤图案在所述光刻系统的投影光瞳面上配置光瞳滤波器;以及

利用所述照明器、所述掩模和所述光瞳滤波器对靶实施曝光工艺,其中,所述曝光工艺在所述掩模后面产生衍射光和非衍射光并且所述光瞳滤波器去除所述非衍射光的大部分。

2. 根据权利要求1所述的光刻系统中的光刻工艺,其中,所述照明图案对应于轴上照明。

3. 根据权利要求1所述的光刻系统中的光刻工艺,其中,所述照明图案对应于部分相干照明。

4. 根据权利要求1所述的光刻系统中的光刻工艺,其中,所述照明图案具有照明部分 σ_{im} ,其中,所述 σ_{im} 小于0.3。

5. 根据权利要求1所述的光刻系统中的光刻工艺,其中,所述过滤图案与所述照明图案互补。

6. 根据权利要求1所述的光刻系统中的光刻工艺,其中,

所述照明图案具有照明部分 σ_{im} ;以及

所述过滤图案具有阻挡部分 σ_{pf} ,其中, $\sigma_{pf} \geq \sigma_{im}$ 。

7. 根据权利要求1所述的光刻系统中的光刻工艺,其中,第一多边形、第二多边形以及所述背景分别具有彼此不同的透射率。

8. 根据权利要求7所述的光刻系统中的光刻工艺,其中,

第一掩模状态和第二掩模状态具有透射率t1和t2;

所述背景具有平均透射率t3;以及

t1大于t3并且t2小于t3。

9. 根据权利要求1所述的光刻系统中的光刻工艺,其中,所述掩模包括:

透明衬底;以及

在所述透明衬底上方形成的吸收材料层,其中,图案化所述吸收材料层以限定彼此不同的第一掩模状态和第二掩模状态。

10. 根据权利要求9所述的光刻系统中的光刻工艺,其中,所述吸收材料层包括铬。

11. 一种掩模,包括:

衬底;以及

吸收材料层,形成在所述衬底的上方,其中,

所述吸收材料层被图案化为包括两种掩模状态,所述两种掩模状态限定了具有多个主要多边形和背景的集成电路(IC)图案,

相邻的主要多边形被分配至两种不同的掩模色调，所述两种不同的掩模色调分别由所述两种掩模状态形成，以及

所述背景包括在所述两种掩模状态中的一种中的场和在所述两种掩模状态中的另一种中的多个亚分辨率多边形，从而所述背景具有由所述两种掩模状态结合形成的第三色调。

12. 根据权利要求11所述的掩模，其中，所述亚分辨率多边形包括调整后的图案密度，从而在光刻工艺期间提高了所述主要多边形的成像反差。

13. 根据权利要求11所述的掩模，其中，所述亚分辨率多边形设计成具有选自由矩形、正方形和它们的组合组成的组中的形状。

14. 根据权利要求11所述的掩模，其中，所述衬底包括透明材料。

15. 根据权利要求14所述的掩模，其中，

所述衬底包括熔融石英；以及

所述吸收材料层包括铬。

16. 根据权利要求14所述的掩模，其中，所述吸收材料层包括选自由铬、氧化铬、氮化铬、氮氧化铬、钛、氧化钛、氮化钛、氮氧化钛、钽、氧化钽、氮化钽、氮氧化钽、铝-铜、氧化铝、钯、钼、钼硅和它们的组合组成的组中的材料。

17. 一种产生掩模的方法，包括：

接收具有多个主要多边形和背景的集成电路(IC)图案；

将所述多个主要多边形分配至两种掩模状态中的相应的掩模状态，从而将相邻的主要多边形分配至两种不同的掩模色调，所述两种不同的掩模色调分别由所述两种掩模状态形成；以及

将亚分辨率多边形加入所述背景，从而使所述背景具有由所述两种掩模状态结合形成的第三色调。

18. 根据权利要求17所述的产生掩模的方法，其中，将所述亚分辨率多边形分配至相同的掩模状态并且将剩余的所述背景分配至另一种掩模状态，所述另一种掩模状态与分配至所述亚分辨率多边形的掩模状态不同。

19. 根据权利要求17所述的产生掩模的方法，其中，加入所述亚分辨率多边形包括在所述背景中加入具有图案密度的亚分辨率部件，从而调整所述背景中的平均透射率以在利用所述掩模的光刻工艺期间提高所述主要多边形的成像反差。

20. 根据权利要求17所述的产生掩模的方法，其中，将所述亚分辨率多边形设计成具有矩形、正方形和它们的组合中的至少一种形状。

21. 根据权利要求17所述的产生掩模的方法，还包括根据所述集成电路图案形成所述掩模，其中，形成所述掩模包括：

在透明衬底上方形成吸收材料层；以及

图案化所述吸收材料层以限定在不具有所述吸收材料层的第一区域中的第一掩模状态和在包括所述吸收材料层和所述透明衬底的第二区域中的第二掩模状态。

用两种状态的掩模提高分辨率的光刻方法和结构

[0001] 相关申请的交叉引用

[0002] 本申请是于2012年4月2日提交的名称为“远紫外光刻工艺和掩模(Extreme Ultraviolet Lithography Process and Mask)”的第13/437,099号申请的部分继续申请，其全部内容通过引用的方式结合于此作为参考。

技术领域

[0003] 本发明涉及用两种状态的掩模提高分辨率的光刻方法和结构。

背景技术

[0004] 半导体集成电路(IC)产业经历了指数级生长。IC材料和设计方面的技术进步产生了数代IC，其中每代IC都比上一代IC具有更小和更复杂的电路。在IC发展过程中，功能密度(即，每芯片面积上互连器件的数量)通常已增加而几何尺寸(即，使用制造工艺可以做出的最小部件(或线))却已降低。这种按比例缩小工艺通常通过提高生产效率和降低相关成本而带来益处。这种按比例缩小工艺也增加了IC加工和生产的复杂度。为了实现这些进步，需要在IC加工和生产方面的同样发展。例如，对实施更高分辨率光刻工艺的需求增加。各种光刻技术包括相移掩模和离轴照明。但是现有技术具有各自需要克服的限制，诸如遮蔽效应。

[0005] 因此，虽然现有的光刻技术对于它们预期的目的通常是足够的，但是它们并不是在各个方面都完全令人满意。

发明内容

[0006] 为了解决现有技术中的问题，本发明提供了一种光刻系统中的光刻工艺，包括：加载掩模，所述掩模包括限定集成电路(IC)图案的两种掩模状态，其中，所述IC图案包括：多个主要多边形，其中，将相邻的主要多边形分配至不同的掩模状态；和背景，包括在多种掩模状态中的一种中的场和在所述两种掩模状态中的另一种中的多个亚分辨率多边形；配置照明器以在所述光刻系统的照明光瞳面上产生照明图案；利用根据所述照明图案确定的过滤图案在所述光刻系统的投影光瞳面上配置光瞳滤波器；以及利用所述照明器、所述掩模和所述光瞳滤波器对靶实施曝光工艺，其中，所述曝光工艺在所述掩模后面产生衍射光和非衍射光并且所述光瞳滤波器去除所述非衍射光的大部分。

[0007] 在上述光刻工艺中，其中，所述照明图案对应于轴上照明。

[0008] 在上述光刻工艺中，其中，所述照明图案对应于部分相干照明。

[0009] 在上述光刻工艺中，其中，所述照明图案具有照明部分 σ_{im} ，其中，所述 σ_{im} 小于0.3。

[0010] 在上述光刻工艺中，其中，所述过滤图案与所述照明图案基本上互补。

[0011] 在上述光刻工艺中，其中，所述照明图案具有照明部分 σ_{im} ；以及所述过滤图案具有阻挡部分 σ_{pf} ，其中， $\sigma_{pf} \geq \sigma_{im}$ 。

[0012] 在上述光刻工艺中，其中，第一多边形、第二多边形以及所述背景分别具有彼此不同的透射率。

[0013] 在上述光刻工艺中,其中,第一多边形、第二多边形以及所述背景分别具有彼此不同的透射率;其中,第一掩模状态和第二掩模状态具有透射率t1和t2;所述背景具有平均透射率t3;以及t1大于t3并且t2小于t3。

[0014] 在上述光刻工艺中,其中,所述掩模包括:透明衬底;以及在所述透明衬底上方形成的吸收材料层,其中,图案化所述吸收材料层以限定彼此不同的第一掩模状态和第二掩模状态。

[0015] 在上述光刻工艺中,其中,所述掩模包括:透明衬底;以及在所述透明衬底上方形成的吸收材料层,其中,图案化所述吸收材料层以限定彼此不同的第一掩模状态和第二掩模状态;其中,所述吸收材料层包括铬。

[0016] 根据本发明的另一个方面,提供了一种掩模,包括:衬底;以及吸收材料层,形成在所述衬底的上方,其中,所述吸收材料层被图案化为包括两种掩模状态,所述两种掩模状态限定了具有多个主要多边形和背景的集成电路(IC)图案,相邻的主要多边形被分配至不同的掩模状态,以及所述背景包括在所述两种掩模状态中的一种中的场和在所述两种掩模状态中的另一种中的多个亚分辨率多边形。

[0017] 在上述掩模中,其中,所述亚分辨率多边形包括调整后的图案密度,从而在光刻工艺期间提高了所述主要多边形的成像反差。

[0018] 在上述掩模中,其中,所述亚分辨率多边形设计成具有选自由矩形、正方形和它们的组合组成的组中的形状。

[0019] 在上述掩模中,其中,所述衬底包括透明材料。

[0020] 在上述掩模中,其中,所述衬底包括透明材料;其中,所述衬底包括熔融石英;以及所述吸收材料层包括铬。

[0021] 在上述掩模中,其中,所述衬底包括透明材料;其中,所述吸收材料层包括选自由铬、氧化铬、氮化铬、氮氧化铬、钛、氧化钛、氮化钛、氮氧化钛、钽、氧化钽、氮化钽、氮氧化钽、铝-铜、氧化铝、钯、钼、钼硅和它们的组合组成的组中的材料。

[0022] 根据本发明的又一个方面,提供了一种产生掩模的方法,包括:接收具有多个主要多边形和背景的集成电路(IC)图案;将所述多个主要多边形分配至相应的掩模状态,从而将相邻的主要多边形分配至不同的掩模状态;以及将亚分辨率多边形加入所述背景。

[0023] 在上述方法中,其中,将所述亚分辨率多边形分配至相同的掩模状态并且将剩余的所述背景分配至另一种掩模状态,所述另一种掩模状态与分配至所述亚分辨率多边形的掩模状态不同。

[0024] 在上述方法中,其中,加入所述亚分辨率多边形包括在所述背景中加入具有图案密度的亚分辨率部件,从而调整所述背景中的平均透射率以在利用所述掩模的光刻工艺期间提高所述主要多边形的成像反差。

[0025] 在上述方法中,其中,将所述亚分辨率多边形设计成具有矩形、正方形和它们的组合中的至少一种形状。

[0026] 在上述方法中,还包括根据所述IC图案形成所述掩模,其中,形成所述掩模包括:在透明衬底上方形成吸收材料层;以及图案化所述吸收材料层以限定在不具有所述吸收材料层的第一区域中的第一掩模状态和在包括所述吸收材料层和所述透明衬底的第二区域中的第二掩模状态。

附图说明

[0027] 当结合附图进行阅读时,根据下面详细的描述可以更好地理解决明的各个方面。应该强调的是,根据工业中的标准实践,各种部件没有按比例绘制并且仅仅用于说明的目的。实际上,为了清楚的讨论,各种部件的尺寸可以被任意增加或减少。

[0028] 图1是根据一些实施例构造的光刻工艺的流程图。

[0029] 图2是用于实施图1的方法的光刻系统以及根据一些实施例构造的掩模结构的框图。

[0030] 图3是根据一些实施例构造的掩模的顶视图。

[0031] 图4至图5是根据一些实施例构造的处于各个制造阶段的掩模的截面图。

[0032] 图6是根据一些实施例构造的部分图2的光刻系统的示意性透视图。

[0033] 图7示出根据一些实施例构造的通过图1的方法实施的照明图案的示意图。

[0034] 图8示出根据一些实施例构造的通过图1的方法实施的过滤图案的示意图。

[0035] 图9A是根据一些实施例构造的掩模的顶视图。

[0036] 图9B是与图9A的掩模相关的处于灰度级的曝光能量分布的示意图。

[0037] 图9C是与图9A的掩模相关的图中的曝光能量分布的示意图。

[0038] 图10A是根据一些实施例构造的掩模的顶视图。

[0039] 图10B是与图10A的掩模相关的处于灰度级的曝光能量分布的示意图。

[0040] 图10C是与图10A的掩模相关的图中的曝光能量分布的示意图。

[0041] 图11A是根据一些实施例构造的掩模的顶视图。

[0042] 图11B是与图11A的掩模相关的处于灰度级的曝光能量分布的示意图。

[0043] 图11C是与图11A的掩模相关的沿着X方向的图中的曝光能量分布的示意图。

[0044] 图11D是与图11A的掩模相关的沿着Y方向的图中的曝光能量分布的示意图。

[0045] 图12A和12B示出来自根据一些实施例构造的掩模的数值孔径和衍射光的示意图。

[0046] 图13是根据一些实施例构造的用于掩模制造的方法的流程图。

具体实施方式

[0047] 为了实施本发明的不同特征,以下公开内容提供了许多不同的实施例或示例。以下描述部件和布置的特定示例以简化本发明。当然这些仅仅是示例并不打算限定。例如,以下描述中第一部件形成在第二部件上方或上可包括其中第一和第二部件以直接接触的方式形成的实施例,并且也可包括其中额外的部件形成到第一和第二部件之间,使得第一和第二部件不直接接触的实施例。此外,本发明可在各个实例中重复参照数字和/或字母。该重复是为了简明和清楚的目的,而且其本身没有规定所述各种实施例和/或结构之间的关系。

[0048] 另外,可以在本文中使用诸如“下面”、“在…之下”、“下部”、“在…之上”、“上部”等的空间相对位置术语以便于说明书描述附图中示出的一个元件或部件与另一个(一些)元件或部件的关系。除了图中示出的方位之外,空间相对位置术语意图涵盖器件在使用或操作中的不同方位。例如,如果翻转图中的器件,描述为在其它器件或部件“之下”或“下面”的元件则可以定位为在其它元件或部件“之上”。因此,示例性术语“在…之下”可以涵盖之上

和之下两种方位。装置可以以其它方位定向(旋转90度或处于其它方位)并且本文使用的空间相对描述符可以相应地以同样的方式解释。

[0049] 图1是方法10的流程图以实施根据各个实施例中的本发明的多个方面构造的集成电路制造中的光刻工艺。参照图1和其它图描述方法10、由方法10实施的光刻系统和掩模。

[0050] 参照图1,方法10包括将具有两种掩模状态的光掩模(掩模或中间掩模)36加载至光刻系统30的操作12。在本发明中,将掩模36设计成各自具有彼此不同的透射率的掩模状态。以下分别描述光刻系统30和掩模36。

[0051] 根据一些实施例,以示意图的形式在图2中示出了光刻系统30。将光刻系统30设计成对辐射敏感材料层(例如,光刻胶层或光阻层)实施光刻曝光工艺。以适当的曝光模式操作光刻系统30。在一些实施例中,实施曝光模式,以使得掩模的图像通过一次照射(shot)形成在集成电路(IC)衬底上。在一些实施例中,实施步进和曝光模式,以使得掩模的图像反复地在IC衬底上的多个场区域上形成。在一些实施例中,实施步进和扫描模式,以使得掩模额图像被反复地扫描至IC衬底上的多个场区域。

[0052] 光刻系统30使用辐射源32以产生辐射能量,诸如紫外(UV)光。在各个实施例中,辐射源可以包括UV源、或深UV(DUV)源。例如,辐射源32可以是具有436nm(G-线)或365nm(I-线)波长的汞灯;具有248nm波长的氟化氪(KrF)准分子激光器;具有193nm波长的氟化氩(ArF)准分子激光器;或具有期望波长的其它光源。

[0053] 在一些其它实施例中,辐射源32包括具有157nm波长的氟(F₂)准分子激光器或具有在约1nm和约100nm范围内波长的极UV(EUV)源。在一个特定实例中,EUV辐射源32产生波长集中在约13.5nm的EUV光。

[0054] 光刻系统30还包括光学子系统,其从辐射源32接收辐射能量、通过掩模的图像调节辐射能量以及将辐射能量导向IC衬底上涂覆的光刻胶层。光学子系统包括照明器和投影光学箱(POB)。在一些实施例中,将光学子系统设计成具有折射机构。在这种情况下,光学子系统包括各种折射部件,诸如透镜。

[0055] 在其中辐射能量来自F₂准分子激光器或EUV辐射源的一些其它实施例中,将光学子系统设计成具有反射机构。在这种情况下,光学子系统包括各种反射部件,诸如反射镜。

[0056] 特别地,光刻系统30使用照明器(例如聚光器)34。在其中光学子系统具有折射机构的一些实施例中,照明器34可以包括单个透镜或具有多个透镜的透镜模块(波带板)和/或其它透镜部件。例如,照明器34可以包括微透镜阵列、荫罩、和/或设计成有助于将来自辐射源32的辐射能量导向至掩模(也称为掩模或中间掩模)36上的其它结构。

[0057] 可操作照明器32以提供用于照射掩模36的轴上照明(ONI),其中如随后进一步描述的,根据本发明的各个方面设计ONI。在一些实施例中,配置照明孔径以提供轴上照明。在一些实施例中,照明器34包括可调以重新配置从而将辐射光重定向至不同的照明位置的多个透镜,从而实现ONI。在一些其它实施例中,照明器34之前的工作台可以额外地包括可控制以将辐射光导向不同的照明位置的其它透镜或其它光学部件,从而实现ONI。

[0058] 在其中光学子系统具有反射机构的一些其它实施例中,为了将来自辐射源的光导至掩模上,照明器34可以使用单个反射镜或具有多个反射镜的反射镜系统,从而实现ONI。可操作照明器以将反射镜配置为向掩模提供ONI。在一些实例中,照明器的反射镜可开关以将EUV光反射至不同的照明位置。在另一实施例中,照明器34之前的工作台额外地包括可控

制以与照明器的反光镜一起将EUV光导向不同照明位置的其它可开关的反射镜。因此，光刻系统能够实现轴上照明而不用牺牲照明能量。

[0059] 光刻系统30还包括配置为通过合适的夹钳机构(诸如真空夹或静电吸盘)固定掩模36的掩模台35。根据一些实施例，掩模台35设计和配置为可操作用于平移和旋转运动。

[0060] 掩模36可以是透射掩模或反射掩模。在本实施例中，掩模36是诸如随后进一步详细描述的透射掩模。光刻系统30也使用POB38以用于将掩模36的图案成像至固定在光刻系统30的衬底台42上的靶40(诸如半导体晶圆或仅仅是晶圆的IC衬底)上。在其中光学子系统具有折射机构的一些实施例中，POB38具有折射光学器件。POB38收集从掩模36发射的辐射光。在一个实施例中，POB38可以包括小于1的放大率(从而减小辐射中包括的图案化的图像)。

[0061] 在光学子系统具有反射机构的一些其它实施例中，POB38具有折射光学器件。POB38收集从掩模36反射的辐射(例如图案化的辐射)。

[0062] 再回到掩模36，掩模36包括就透射率而言彼此不同的两种掩模状态。具体而言，两种掩模状态分别具有透射率t1和t2，以及分别具有光学相位(简单相) ϕ_1 和 ϕ_2 。

[0063] 在一些实施例中，两种掩模状态的相位差为特定范围内的约180度。这两种掩模状态被认为是异相。在合理选择的一定范围内评价这种描述，诸如15度。例如，当相位差是特定范围内的180度时，诸如 180 ± 15 度，这两种掩模状态被认为是异相。另外，在一些实施例中，在第一掩模状态中限定第一多边形，并且在第二掩模状态中限定与第一多边形相邻的第二多边形。背景是指没有主要多边形(电路部件或伪部件)的区域。然而，背景限定在两种掩模状态的其中一种中，与另一掩模状态的亚分辨率部件合并。亚分辨率部件是在相应的光刻图案化期间非可印刷的部件。相反，主要多边形在光刻图案化期间可印刷。

[0064] 如作为根据一些实施例构造的掩模36的顶视图的图3所示。将掩模36设计为具有就透射率而言彼此不同的两种掩模状态S1和S2。在一些实施例中，第一掩模状态S1和第二掩模状态S2由于透射率t1和t2不同而彼此不同。在另一实施例中，第一掩模状态S1和第二掩模状态S2是异相的。

[0065] 图案化掩模36以限定IC布局图案(或仅仅IC图案)。IC图案包括多个主要多边形，诸如52和54。将掩模36图案化以包括两种掩模状态，从而在掩模36上限定IC图案。尤其地，将相邻的主要多边形分配至相应的掩模状态。例如，将主要多边形52分配至第一掩模状态(限定在第一掩模状态中)S1并且将与主要多边形52相邻的主要多边形54分配至第二掩模状态(限定在第二掩模状态中)S2。掩模36还包括背景56。背景包括不具有主要多边形的区域。背景56包括场58和多个亚分辨率辅助多边形60。不具有主要多边形和亚分辨率辅助多边形的区域被称为场。在本实施例中，将场58分配至第一掩模状态S1，并且将亚分辨率辅助多边形60分配至第二状态S2。在可选的实施例中，将场58分配至第二掩模状态S2，并且将亚分辨率辅助多边形60分配至第一掩模状态S1。

[0066] 亚分辨率辅助多边形60是尺寸被做成在光刻工艺期间不能印刷至靶(诸如半导体晶圆)上的多边形。因此，在光刻工艺期间将背景56成像至光刻胶层以达到具有平均透射率t3(不同于t1和t2)的基本上均匀的灰度级。可以将亚分辨率辅助多边形60改变为在背景56中具有特定的图案密度从而根据期望调整相应的透射率t3。在一些实施例中，将亚分辨率辅助多边形60设计成在背景56中具有特定的图案密度从而调整相应的透射率t3以在光刻

工艺期间提高主要多边形的成像反差。因此，掩模36具有两种掩模状态但实现了就透射率(或平均透射率)而言彼此不同的三种区域类型，因此称为三种掩模色调(三种色调)。特别地，三种掩模色调包括第一掩模状态、第二掩模状态和背景，背景具有与第一和第二掩模状态的平均透射率不同的平均透射率。掩模36具有两种掩模状态但具有三种掩模色调。在一些实施例中，根据相同的机制，可以将掩模36设计为包括两种掩模状态和大于三种的掩模色调。例如，在背景中，将亚分辨率辅助多边形60改变为相应的局部图案密度，从而实现大于三种的掩模色调。

[0067] 亚分辨率辅助多边形60可以包括矩形、正方形或其它合适的几何形状。例如，对于具有宽度W(矩形的短边的尺寸)的相同矩形的规则排列，如果 $w < \lambda/NA$ ，则那些辅助多边形在光刻工艺期间不会印刷在靶40上。

[0068] 当与光刻系统30和方法10一起使用时，将具有两种掩模状态但具有三种掩模色调的掩模36设计为实现增强的照明分辨率和景深(DOF)。掩模36的结构及其制造方法将在下文根据一些实施例进一步描述。

[0069] 掩模制造工艺包括两个步骤：空白掩模制造工艺和掩模图案化工艺。在空白掩模制造工艺期间，通过在合适的衬底上沉积合适的层(例如，多个反射层和吸收层)形成空白掩模。在掩模图案化工艺期间将空白掩模图案化为具有集成电路的层的设计。然后使用图案化的掩模以将电路图案(IC图案)转印至半导体晶圆上。可以通过各种光刻工艺将图案反复地转印至多个晶圆上。可以使用一组掩模(例如，一组15至30个掩模)构造完整的IC。

[0070] 图4至图5示出根据一些实施例构造的处于各个制造阶段的掩模36的截面图。图4中示出的掩模36在图案化之前的掩模制造阶段是空白的。掩模36包括由对辐射源32的辐射光透明的材料制成的掩模衬底70。在一些实例中，透明衬底70包括熔融石英或其它合适的材料，诸如相对无缺陷的硼硅酸盐玻璃和钠钙玻璃。

[0071] 掩模36还包括在衬底70上方形成的吸收材料层72。吸收材料层72吸收从辐射源32投射至掩模36上的辐射光。在一些实施例中，设计吸收材料层72使其具有基本上吸收辐射光的组成和厚度。在本实施例中，吸收材料层72包括铬(Cr)，或其它合适的材料。

[0072] 在一些其它实施例中，吸收材料层包括铬、氧化铬、氮化铬、氮氧化铬、钛、氧化钛、氮化钛、氮氧化钛、钽、氧化钽、氮化钽、氮氧化钽、铝-铜、氧化铝、钯、钼、钼硅或它们的组合。

[0073] 可以通过各种方法形成吸收材料层72，包括诸如蒸发和DC磁控溅射的物理汽相沉积(PVD)工艺、诸如无电极电镀或电镀的镀工艺、诸如大气压力CVD(APCVD)、低压CVD(LPCVD)、等离子体增强CVD(PECVD)或高密度等离子体CVD(HDP CVD)的化学汽相沉积(CVD)、离子束沉积、旋涂、金属有机分解(MOD)和/或本领域公知的其它方法。MOD是利用非真空环境中的基于液体的方法的沉积技术。通过使用MOD，将溶解在溶剂中的金属有机前体旋涂至衬底上并且蒸发掉溶剂。真空紫外(VUV)源用于将金属有机前体转化成组成的金属元素。

[0074] 然后，根据包括亚分辨率多边形的IC图案，图案化吸收材料层72以限定具有三种掩模色调的两种掩模状态。尤其地，三种掩模色调分别限定掩模36上的IC图案的各个部件。可以通过包括光刻工艺和蚀刻的工序实施吸收材料层72的图案化。以下参照图5描述图案化工序的一个实施例。

[0075] 参照图5,对吸收材料层72施用图案化步骤以在掩模36上形成第一掩模状态S1和第二掩模状态S2。图案化步骤包括光刻工艺和蚀刻工艺。光刻工艺还可以包括光刻胶涂覆(例如,旋涂)、软烘烤、掩模对准、曝光、曝光后烘烤、显影光刻胶、冲洗、干燥(例如,硬烘烤)、其它合适的工艺、和/或它们的组合。在本实施例中,曝光使用电子束技术。可选地,通过其它合适的方法实施或替代曝光工艺,诸如无掩模光刻或离子束写入。光刻工艺形成具有限定用于第一掩模状态S1的区域的开口的图案化的光刻胶层。

[0076] 随后进行蚀刻工艺以去除部分吸收材料层72,从而形成第一掩模状态S1和第二掩模状态S2。蚀刻工艺可以包括干(等离子体)蚀刻、湿蚀刻、和/或其它蚀刻方法。在一些实施例中,施用等离子体蚀刻工艺以通过氯基气体选择性地去除吸收材料层72。图案化的光刻胶层在蚀刻工艺期间用作蚀刻掩模,从而只去除吸收材料层72的位于图案化的光刻胶层的开口内的部分。

[0077] 因此,如图3所示,图案化吸收材料层72以形成IC图案。尤其地,将掩模36图案化成包括两种掩模状态和三种掩模色调,从而使得相邻的主要多边形分别限定在第一掩模状态S1和第二掩模状态S2中。将背景56图案化成包括场58和亚分辨率辅助多边形60。背景58限定在与第一和第二掩模状态的掩模色调不同的第三掩模色调中。

[0078] 仍参照图3,掩模36包括具有各自的透射率t1和t2的两种掩模状态S1和S2。在一些实施例中,t1的绝对值大于t2的绝对值。在本实施例中,t1基本上接近1并且t2基本上接近0。亚分辨率辅助多边形60是非可印刷的,获得具有准均匀的透射率t3的背景,t3的绝对值介于t1和t2的绝对值之间。

[0079] 再参照图1,方法10中的操作12还可以包括其它步骤,诸如将掩模36固定在掩模台上之后的对准。

[0080] 仍然参照图1,方法10还包括操作14,将靶40加载至光刻系统30的衬底台42。在本实施例中,靶40是半导体衬底,诸如硅晶圆。靶40涂布有对辐射光敏感的光刻胶层。通过光刻曝光工艺图案化光刻胶层以使得掩模36的IC图案转印至光刻胶层。

[0081] 参照图1,方法10包括操作16,以接近轴上照明模式(ONI)设置光刻系统30的照明器34。以小于约0.1的部分相干性 σ 配置照明模式以产生衍射光和非衍射光。参照图6,由于这些掩模图案的存在,入射光线80在被掩模36反射之后衍射成各种衍射级,诸如第0衍射级光线82、第一1衍射级光线84和第+1衍射级光线86。在所描述的实施例中,大部分非衍射光线82被光瞳滤波器88去除。第一1和第+1衍射级光线84和86被P0B38收集并被导向为使靶40曝光。

[0082] 可以通过根据一些实施例构造的机构实现轴上照明模式,如具有特定照明图案的孔径(aperture),诸如图7中示出的光盘照明图案90。照明图案90包括照明部分92和阻挡部分94。将孔径配置为处于照明光瞳面以实现轴上照明模式。然而,孔径导致辐射损失。

[0083] 在一些实施例中,照明器34包括各种可开关的透镜或具有其它合适的机构的其它光学部件以调整来自这些透镜或其它合适的光学部件的辐射光的透射率。进一步地,在本实施例中,通过将照明台中的可开关透镜配置为实现轴上照明来实现轴上照明模式。通过相对于NA(数值孔径)评估的参数 σ_{im} (其是照明部分92的半径)进一步限定照明图案90。在一些实施例中,将参数 σ_{im} 选择为小于约0.3。在一些实施例中,可以根据IC图案确定照明图案90。

[0084] 参照图1,方法10可以包括操作18,在光刻系统30中配置光瞳滤波器。光瞳滤波器配置在光刻系统30的投影光瞳面中。光瞳滤波器放置在投影光瞳面中以过滤掉来自掩模36的辐射光的特定的空间频率分量。

[0085] 通过照明模式确定光瞳滤波器中限定的图案。设计光瞳滤波器的图案以去除来自掩模36的至少一部分非衍射光,诸如至少约70% (强度) 的非衍射光,其是来自掩模36的第0级衍射光。在一些实施例中,光瞳滤波器中的图案与照明模式的图案基本上互补。例如,当照明图案90限定为图12中的光盘图案时,光瞳滤波器的相应图案是如图8所示的相似但翻转的图案100 (过滤图案100)。过滤图案100包括阻挡部分102 (相似的光盘) 和收集部分104。到达光瞳面中的阻挡部分102的辐射光将被阻挡。到达光瞳面中的收集部分104的辐射光将被P0B38收集并被导向至靶40。过滤图案100进一步由参数 σ_{pf} 限定,其是阻挡部分102的半径。本文相对于NA评估 σ_{pf} 。在一些实例中,照明图案90具有部分相干性 σ_{im} 小于约0.3的光盘照明。根据照明图案90确定过滤图案100从而使得通过光瞳滤波器100去除大部分非衍射光,诸如去除大于70%的非衍射光,从而主要利用来自两个对称设置(在光瞳面上)并且强度平衡的第一-1和第+1衍射级的衍射光暴露半导体晶圆。在上述一些实施例中,照明图案90与过滤图案100互补,用公式表示为 $\sigma_{pf} = \sigma_{im}$ 。在一些实施例中,过滤图案可能与照明图案稍微不同,用公式表示为 $\sigma_{pf} > \sigma_{im}$ 。总之,过滤图案由照明图案确定,用公式表示为 $\sigma_{pf} = > \sigma_{im}$ 。在其中 σ_{im} 小于0.3的一个实例中, $\sigma_{pf} = > 0.3$ 。

[0086] 再参照图1,方法10进行至操作20,在配置的照明模式和光瞳滤波器中对靶40实施光刻曝光工艺。照明器34以用于轴上照明的辐射能量分布来调节来自辐射源32的辐射光,该辐射光从掩模36定向,以及通过光瞳滤波器过滤,辐射光利用增强的能量范围(EL) 和DOF 将掩模36的IC图案成像至靶40。

[0087] 再参照图1,方法10还可以包括其它操作。例如,方法10包括使涂布在靶40上的曝光的光刻胶层显影的操作22,从而形成图案化的光刻胶层,其具有从限定在掩模36上的IC图案成像的一个或多个开口。

[0088] 在另一实例中,方法10还包括操作24,通过图案化的光刻胶层对靶40实施制造工艺。在一个实施例中,通过图案化的光刻胶层的开口蚀刻靶的衬底或材料层,从而将IC图案转印至衬底或下面的材料层。在进一步的实施例中,下面的材料层为设置在半导体衬底上的层间介电(ILD) 层。蚀刻工艺将在相应的ILD层中形成接触件或通孔。在另一实施例中,通过图案化的光刻胶层的开口对半导体衬底施用离子注入工艺,从而根据IC图案在半导体衬底中形成掺杂的部件。在这种情况下,图案化的光刻胶层用作离子注入掩模。

[0089] 根据本发明描述了方法10和掩模36的各个实施例。在不背离本发明的精神范围的情况下,可存在其它替换例和修改例。在一个实施例中,掩模36上限定的IC图案还可以包括各种伪多边形。在一个实例中,与IC图案的电路多边形类似地分配伪多边形从而使得相邻的主要多边形(电路多边形和伪多边形) 分配至不同的掩模状态。在各个实施例中,涂布在靶上以接收光刻曝光工艺的光刻胶材料可以是正色调光刻胶或负色调光刻胶。

[0090] 另外,掩模36和方法10可以用于形成具有增强的成像效果的各种IC图案。在图9A 至图9C中示出了第一实例。图9A示出了根据一些实施例的掩模36的顶视图。分别标记第一掩模状态S1、第二掩模状态S2以及具有第三掩模色调(诸如第三透射率t3) 的背景56。图9B 示出于灰度级中的光刻胶层上的相应曝光能量分布。图9C在图中示出沿着光刻胶层上的

线AA'的相应曝光能量分布,在图中水平轴代表沿着线AA'的距离而垂直轴代表曝光能量。掩模36上限定的IC图案包括多个线部件。通过方法10清晰地成像线和线之间的间隔。

[0091] 在图10A至图10C中示出了第二实例。图10A示出了根据一些实施例的掩模36的顶视图。分别标记第一掩模状态S1、第二掩模状态S2以及具有第三掩模色调的背景56。图10B示出处于灰度级中的光刻胶层上的相应曝光能量分布。图10C在图中示出沿着光刻胶层上的线AA'的相应曝光能量分布,在图中水平轴代表沿着线AA'的距离而垂直轴代表曝光能量。掩模36上限定的IC图案包括位于阵列中的多个孔部件(诸如接触孔)。通过方法10以增强的反差清晰地成像孔部件。

[0092] 在图11A至图11D中示出了第三实例。图11A示出了根据一些实施例的掩模36的顶视图。分别标记第一掩模状态S1、第二掩模状态S2以及具有第三掩模色调的背景56。图11B示出处于灰度级中的光刻胶层上的相应曝光能量分布。图11C在图中示出沿着光刻胶层上的线AA'的相应曝光能量分布以及图11D在图中示出沿着光刻胶层上的线BB'的相应曝光能量分布。掩模36上限定的IC图案包括排列的多条线。X方向上的线/间隔以及Y方向中的线首尾相连(end to end)都同时实现了最高反差。

[0093] 在另一实施例中,光刻工艺包括形成具有两种掩模状态和三种掩模色调的掩模,将不同的掩模状态分配至相邻的多边形及背景,通过具有小于0.3的部分相干性 σ 的几乎轴上照明(ONI)来使掩模曝光以产生衍射光和非衍射光,去除大于70%的非衍射光,以及通过投影光学箱(POB)收集和引导衍射光和未去除的非衍射光以使靶40曝光。

[0094] 图13示出了用于产生根据一些实施例构造的掩模的方法110的流程图。方法110开始于接收IC图案的112。IC图案包括电路布局,其具有将被转印至靶的多个电路多边形。

[0095] 方法110可以包括操作114,增加额外的部件(诸如伪多边形)至IC图案。将伪多边形增加至IC图案以用于一种或多种制造功能,诸如用于化学机械抛光(CMP)均匀性的CMP伪多边形或用于热退火均匀性的热伪多边形。电路多边形和伪多边形统称为主要多边形。

[0096] 方法110包括操作116,将各个多边形分配至相应的掩模状态。特别地,将相邻的主要多边形分配至不同的掩模状态。例如,将第一主要多边形分配至第一掩模状态S1而将与第一主要多边形相邻的第二主要多边形分配至第二掩模状态S2。

[0097] 方法110还包括操作118,增加亚分辨率多边形至IC图案的背景。可以将亚分辨率辅助多边形设计成长矩形、正方形、其它合适的几何形状或它们的组合。特别地,将亚分辨率多边形分配至相同的掩模状态并且将场分配至另一掩模状态,该另一掩模状态与分配至亚分辨率多边形的掩模状态不同。

[0098] 在一些实施例中,将场分配至第一掩模状态S1,并将亚分辨率辅助多边形分配至第二状态S2。在一些其它实施例中,将场分配至第二掩模状态S2,并将亚分辨率辅助多边形分配至第一掩模状态S1。因此,背景在光刻工艺期间被成像至光刻胶层达到具有不同于t1和t2的平均透射率t3基本上均匀的灰度级。将亚分辨率辅助多边形设计成在背景中具有特定的图案密度从而调整相应的透射率t3以在光刻工艺期间提高主要多边形的成像反差。因此,掩模具有两种掩模状态但实现了就透射率而言的彼此不同的三种掩模色调。在一些实施例中,根据相同的机制,可以将IC图案设计为包括两种掩模状态和大于三种的掩模色调。例如,在背景中,将亚分辨率辅助多边形改变为相应的局部图案密度,从而实现大于三种的掩模色调。

[0099] 方法110可以包括操作120,产生限定IC图案的流片数据。IC图案包括分配至相应的掩模状态的主要多边形,分配至一种掩模状态的亚分辨率多边形和分配至另一掩模状态的场。

[0100] 方法110还可以包括操作122,根据流片数据形成掩模。在一些实施例中,掩模的形成包括如以上结合图3至图5描述的沉积、电子束光刻工艺和蚀刻。

[0101] 根据各个实施例,本发明提供了掩模结构、产生该掩模的光刻工艺和方法。掩模限定具有多个主要多边形的IC图案并包括两种掩模状态但是三种掩模色调。将相邻的主要多边形分配至不同的掩模状态。IC图案的背景包括分配至相同掩模状态的多个亚分辨率多边形和分配至另一掩模状态的场。光刻工艺使用掩模和轴上照明。光刻工艺使用照明图案和根据照明图案设计的光瞳滤波器。产生掩模的方法包括将各种主要多边形分配至相应的掩模状态从而使得相邻的主要多边形分配至不同的掩模状态;以及将亚分辨率多边形加入背景。

[0102] 本发明的实施例提供了相对于现有技术优势,但是应该理解,其它实施例可以提供不同的优势,本文不需要讨论所有的优势而且没有特定的优势是所有实施例所需要的。方法10可以在给定NA条件下通过离轴照明(OAI)实现相同的最小间距。当使用OAI时,由于光瞳面上的第0衍射级的位置被固定,因此一旦间距偏离最优间距,则DOF开始降低。对于 $P > 1.5X P_{min}$, DOF几乎最小。由于在间距范围 $1.5X P_{min} \sim 2X P_{min}$ 中,实施辅助部件(AF)对增加DOF无益。存在禁止间距问题。通过使用方法10,DOF保持最大直到第二衍射级进入。也就是说,如图12A和12B所示,在间距范围 $1X P_{min} \sim 2X P_{min}$ 中,DOF最大。不存在禁止间距问题。

[0103] 第+1和第一-1衍射级强度平衡,能量范围被最大化。另外,在光瞳面上,由于第+1和第一-1衍射级离光瞳中心的距离相同(如图6中所示),因此DOF被同时最大化。

[0104] 根据一些实施例,本发明提供了光刻系统中的光刻工艺。该光刻工艺包括:加载掩模,该掩模包括限定集成电路(IC)图案的两种掩模状态。IC图案包括多个主要多边形,其中,将相邻的主要多边形分配至不同的掩模状态;以及背景,包括多种掩模状态中的一种中的场和两种掩模状态中的另一种中的多个亚分辨率多边形。该光刻工艺还包括以轴上照明模式配置具有光刻系统图案的照明器;利用根据照明图案确定的过滤图案在光刻系统的投影光瞳面上配置光瞳滤波器;以及利用掩模、配置后的照明器以及配置后的光瞳滤波器对靶实施曝光工艺。

[0105] 根据一些实施例,本发明还提供了一种掩模。该掩模包括衬底;以及在衬底的上方形成的吸收材料层。吸收材料层被图案化为包括两种掩模状态,该两种掩模状态限定具有多个主要多边形和背景的集成电路(IC)图案。相邻的主要多边形被分配至不同的掩模状态。背景包括在两种掩模状态中的一种中的场以及在两种掩模状态中的另一种中的多个亚分辨率多边形。

[0106] 根据一些实施例,本发明还提供一种产生掩模的方法。该方法包括接收具有多个主要多边形和背景的集成电路(IC)图案;将多个主要多边形分配至相应的掩模状态,从而将相邻的主要多边形分配至不同的掩模状态;以及将亚分辨率多边形加入背景。

[0107] 上面论述了若干实施例的特征,使得本领域普通技术人员可以更好地理解本发明的各个方面。本领域普通技术人员应该理解,他们可以很容易地使用本发明作为基础来设计或更改用于与本文所介绍的实施例实施相同的目的和/或实现相同优点的其它工艺和结

构。本领域普通技术人员也应该意识到,这种等效构造并不背离本发明的精神和范围,并且在不背离本发明的精神和范围的情况下,可以对本发明作出多种变化、替换以及改变。




图1




图2




图3




图4




图5




图6




图7




图8




图9A




图9B




图9C




图10A




图10B




图10C




图11A




图11B




图11C




图11D




图12A




图12B




图13