(12)特許公報(B2)

(11)特許番号 **特許第7287998号**

(P7287998)

(45)発行日	令和5年6月6日(2023.6.6)			(24)登録日	令和5年5月29日(2023.5.29)		
(51)国際特許:	分類	FΙ					
H 0 1 L	29/78 (2006.01)	H 0 1 L	29/78	656A			
H 0 1 L	29/12 (2006.01)	H 0 1 L	29/78	653C			
H 0 1 L	29/24 (2006.01)	H 0 1 L	29/78	652T			
		H 0 1 L	29/78	652J			
		H 0 1 L	29/24				
				請認	求項の数 4 (全16頁)		
(21)出願番号	特願2021-62251(P2021-62251)		(73)特許権者	000005326			
(22)出願日	願日 令和3年3月31日(2021.3.31)			本田技研工業株式会社			
(65)公開番号	特開2022-157809(P2022-157809			東京都港区南青山二丁目1番1号			
	A)	(74)代理人	代理人 100106002				
(43)公開日	公開日 令和4年10月14日(2022.10.14)			弁理士 正林	真之		
審査請求日	令和3年11月29日(2021.11.29)		(74)代理人	100120891			
				弁理士 林 -	一好		
			(74)代理人	100160794			
				弁理士 星野	寛明		
			(72)発明者	中村 研貴			
				埼玉県和光市中央1丁目4番1号			
				会社本田技術研究所内			
			(72)発明者	発明者 塚田 能成 埼玉県和光市中央1丁目4番1号 株式			
				会社本田技術研究所内			
					最終負に続く		

(54)【発明の名称】 B i MOS半導体装置

(57)【特許請求の範囲】

【請求項1】

(19)日本国特許庁(JP)

トレンチゲート構造を有する n チャネル型の B i M O S 半導体装置であって、 <u>コレクタ / ドレイン電極と、</u> n ⁺ ドレイン層と、 n ⁻ ドリフト層および p ピラー層が交互 に接合されている並列 p n 層と、 p ベース層および n ⁺ ソース層からなる複合層とが、 こ の順で形成されて<u>おり、</u>

<u>_ 前記複合層の表面から前記並列pn層の上部にかけて、トレンチが形成されており、</u>

<u>前記トレンチの内部に、ゲート絶縁膜を介して、ゲート電極が形成されており、</u>

<u>前記n</u> <u>・</u> <u>・</u> <u>・</u> <u>・</u> <u>・</u> <u>ドリフト層の上に形成されており、</u>

<u>_ 前記 n ^土ソース層と接合するように、エミッタ / ソース電極が形成されており、</u>

<u>前記 p ベース層と接合するように、前記エミッタ / ソース電極と所定の間隔を隔てて、</u> ベース電極が形成されている、B i M O S 半導体装置。

【請求項2】

前記 p ピラー層の上に形成されている前記 p ベース層と、前記 n ⁺ ソース層との間の一 部が高抵抗化されている、請求項 1 に記載の B i M O S 半導体装置。

【請求項3】

前記 p ピラー層と、前記 p ベース層との間が高抵抗化されている、請求項 1 または 2 に 記載の B i M O S 半導体装置。

【請求項4】

トレンチゲート構造を有する p チャネル型の B i M O S 半導体装置であって、 <u>コレクタ / ドレイン電極と、</u> p ⁺ ドレイン層と、 p ⁻ ドリフト層および n ピラー層が交互 に接合されている並列 p n 層と、 n ベース層および p ⁺ ソース層からなる複合層とが、こ の順で形成されて<u>おり、</u>

<u>前記複合層の表面から前記並列pn層の上部にかけて、トレンチが形成されており、</u>

<u>前記トレンチの内部に、ゲート絶縁膜を介して、ゲート電極が形成されており、</u>

<u>前記p</u>+ソース層は、前記複合層の上部かつ前記トレンチの側部に形成されているとと <u>もに、前記p-ドリフト層の上に形成されており、</u>

<u>_ 前記p⁺ソース層と接合するように、エミッタ/ソース電極が形成されており、</u>

<u>前記nベース層と接合するように、前記エミッタ / ソース電極と所定の間隔を隔てて、</u>10 <u>ベース電極が形成されている</u>、B i M O S 半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、BiMOS半導体装置に関する。

【背景技術】

[0002]

同ーチップ上で、バイポーラトランジスタおよび金属酸化膜電界効果型トランジスタ(MOSFET)が並列接続されている半導体装置として、BiMOS半導体装置が知られ ている(例えば、特許文献1、2参照)。

【 0 0 0 3 】

また、同一チップ上で、バイポーラトランジスタおよびMOSFETが複合化されている半導体装置として、絶縁ゲート型バイポーラトランジスタ(IGBT)が知られている (例えば、特許文献3参照)。

【0004】

ここで、MOSFETとしては、高耐圧化および大電流容量化の観点から、縦型素子が 用いられている。また、縦型素子としては、セルの微細化および低オン抵抗化の観点から 、トレンチゲート構造が適用されている。

【先行技術文献】

【特許文献】

[0005]

【文献】特開昭61-180472号公報

特開昭61-225854号公報

特開昭60-196974号公報

【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 6 】

図1に、従来のトレンチゲート構造を有するnチャネル型のBiMOS半導体装置を示す。

【0007】

B i MOS半導体装置10は、コレクタ/ドレイン電極11の上に、n⁺ドレイン層1 2と、n⁻ドリフト層13と、pベース層14aおよびn⁺ソース層14bからなる複合 層14とが、この順で形成されている。また、B i MOS半導体装置10は、複合層14 の表面からn⁻ドリフト層13の上部にかけて、トレンチ15が形成されており、トレン チ15の内部に、ゲート絶縁膜16を介して、ゲート電極17が形成されている。ここで 、n⁺ソース層14bは、複合層14の上部のトレンチ15の両側に形成されている。さ らに、B i MOS半導体装置10は、n⁺ソース層14bの上に、エミッタ/ソース電極 18が形成されており、複合層14のn⁺ソース層14bが形成されていない領域の上に 、エミッタ/ソース電極18と所定の間隔を隔てて、ベース電極19が形成されている。 20



なお、図1において、破線で示されるハーフセルを用いて、以降のBiMOS半導体装置を説明する。

【 0 0 0 9 】

次に、図2を用いて、BiMOS半導体装置10の動作を説明する。なお、図2において、電子電流およびホール電流を示す線が太いことは、電流が大きいことを意味し、電子 電流およびホール電流を示す線が細いことは、電流が小さいことを意味する。 【0010】

図2に示すように、エミッタ/ソース電極18に対して正の電圧をコレクタ/ドレイン 電極11に印加した状態で、エミッタ/ソース電極18に対して正のゲート電圧をゲート 電極17に印加すると、pベース層14aのゲート電極17の近傍に反転層14cが形成 される。このため、n⁺ドレイン層12、n⁻ドリフト層13、反転層14cおよびn⁺ソ ース層14bを経由して、コレクタ/ドレイン電極11からエミッタ/ソース電極18に 、電子電流21aが流れる。また、エミッタ/ソース電極18に対して正の電圧をコレク タ/ドレイン電極11に印加した状態で、ベース電極19にベース電流を流すと、電子電 流21bおよび21cが流れ、n⁺ドレイン層12、n⁻ドリフト層13、pベース層1 4aおよびn⁺ソース層14bを経由して、コレクタ/ドレイン電極11からエミッタ/ ソース電極18に、電子電流21dが流れる。さらに、pベース層14aからn⁻ドリフ ト層13に、ホール電流22が流れる。ここで、電子電流21bおよび21cは、それぞ れ、側方および下方からn⁺ソース層14bに流入する。

[0011]

しかしながら、BiMOS半導体装置10は、n⁻ドリフト層13に広がる空乏層の電 界強度がpベース層14aとの界面で最も高くなるため、高耐圧化の観点から、n⁻ドリ フト層13の不純物濃度を高くすることができず、電流密度が低くなるという課題があっ た。

[0012]

図3に、従来のトレンチゲート構造を有するnチャネル型のIGBTを示す。

【0013】

IGBT10Aは、コレクタ電極11の上に、p⁺コレクタ層12Aと、n⁺コレクタ 層12と、n⁻ドリフト層13と、pエミッタ層14aおよびn⁺エミッタ層14bから なる複合層14とが、この順で形成されている。また、IGBT10Aは、複合層14の 表面からn⁻ドリフト層13の上部にかけて、トレンチ15が形成されており、トレンチ 15の内部に、ゲート絶縁膜16を介して、ゲート電極17が形成されている。ここで、 n⁺エミッタ層14bは、複合層14の上部のトレンチ15の両側に形成されている。さ らに、IGBT10Aは、複合層14の上に、エミッタ電極18Aが形成されている。 【0014】

しかしながら、IGBT10Aは、約0.6V程度のビルトイン電圧により、オン電圧 を増大させるという課題がある。

【0015】

本発明は、電流密度を向上させることが可能なB i M O S 半導体装置を提供することを 目的とする。

【課題を解決するための手段】

【0016】

本発明の一態様は、トレンチゲート構造を有するnチャネル型のBiMOS半導体装置 であって、n⁺ドレイン層と、n⁻ドリフト層およびpピラー層が交互に接合されている 並列pn層と、pベース層およびn⁺ソース層からなる複合層とが、この順で形成されて いる。

[0017]

上記のBiMOS半導体装置は、前記pピラー層と、前記pベース層との間が高抵抗化 されていてもよい。

【0018】

10

上記のBiMOS半導体装置は、前記pピラー層の上に形成されている前記pベース層 と、前記 n⁺ ソース層との間の一部が高抵抗化されていてもよい。 [0019]本発明の他の一態様は、トレンチゲート構造を有するpチャネル型のBiMOS半導体 装置であって、p⁺ドレイン層と、p⁻ドリフト層およびnピラー層が交互に接合されて いる並列pn層と、nベース層およびp * ソース層からなる複合層とが、この順で形成さ れている。 【発明の効果】 [0020]本発明によれば、電流密度を向上させることが可能なBiMOS半導体装置を提供する 10 ことができる。 【図面の簡単な説明】 [0021]【図1】従来のトレンチゲート構造を有するnチャネル型のBiMOS半導体装置を示す 断面図である。 【図2】図1のBiMOS半導体装置の動作を説明する図である。 【図3】従来のトレンチゲート構造を有するnチャネル型のIGBTを示す断面図である。 【図4】本実施形態のBiMOS半導体装置の一例を示す断面図である。 【図5】図4のBiMOS半導体装置の動作を説明する図である。 【図6】図1、図4のBiMOS半導体装置および図3のIGBTのI-V曲線のシミュ 20 レーション結果を示す図である。 【図7】図4のBiMOS半導体装置の変形例を示す図である。 【図8】図4および図7のBiMOS半導体装置の電子電流ベクトルのシミュレーション 結果を示す図である。 【図9】図4のBiMOS半導体装置の変形例を示す図である。 【図10】図7および図9のBiMOS半導体装置の電子電流ベクトルのシミュレーショ ン結果を示す図である。 【図11】図7および図9のBiMOS半導体装置のI-V曲線のシミュレーション結果 を示す図である。 30 【図12】図9のBiMOS半導体装置の電子電流ベクトルおよびホール電流ベクトルの シミュレーション結果を示す図である。 【図13】図12(a)のA-A[']断面におけるキャリア密度のシミュレーション結果を示 す図である。 【図14】図12(a)のA-A ′断面における電位障壁のシミュレーション結果を示す図 である。 【図15】図9のBiMOS半導体装置を用いて、MOFSETのみを動作させる補法を 説明する図である。 【図16】図9のBiMOS半導体装置を用いて、バイポーラトランジスタのみを動作さ せる補法を説明する図である。 【図17】図9のBiMOS半導体装置を用いて、MOFSETおよびバイポーラトラン 40 ジスタを独立に動作させる方法の一例を示すタイミングチャートである。 【図18】図9のBiMOS半導体装置を用いて、MOFSETおよびバイポーラトラン ジスタを独立に動作させる方法の他の例を示す図である。 【図19】本実施形態のBiMOS半導体装置の他の例を示す断面図である。 【発明を実施するための形態】 [0022]以下、図面を参照しながら、本発明の実施形態について説明する。 [0023]図4に、本実施形態のBiMOS半導体装置の一例を示す。

[0024]

B i M O S 半導体装置 3 0 は、トレンチゲート構造を有する n チャネル型の B i M O S 半導体装置である。

【 0 0 2 5 】

B i MOS半導体装置30は、コレクタ / ドレイン電極31の上に、n⁺ドレイン層3 2と、n⁻ドリフト層33aおよび p ピラー層33bが交互に接合されている並列 p n 層 33と、p ベース層34aおよび n⁺ソース層34bからなる複合層34とが、この順で 形成されている。また、B i MOS半導体装置30は、複合層34の表面から並列 p n 層 33の上部にかけて、トレンチ35が形成されており、トレンチ35の内部に、ゲート絶 縁膜36を介して、ゲート電極37が形成されている。ここで、複合層34の上部かつト レンチ35の両側に形成されている n⁺ソース層34bは、n⁻ドリフト層33aの上に 形成されている。さらに、B i MOS半導体装置30は、n⁺ソース層34bの上に、エ ミッタ / ソース電極38が形成されており、複合層34の n⁺ソース層34bが形成され ていない領域の上に、エミッタ / ソース電極38と所定の間隔を隔てて、ベース電極39 が形成されている。

【 0 0 2 6 】

B i MOS半導体装置30は、並列pn層33が形成されており、n⁻ドリフト層33 aに広がる空乏層の電界強度が厚さ方向でほぼ均一となるため、n⁻ドリフト層33aの 不純物濃度を高くすることができ、その結果、B i MOS半導体装置30の電流密度を向 上させることができる。

[0027]

ここで、 n⁻ ドリフト層 3 3 a および p ピラー層 3 3 b の不純物濃度を、それぞれ N _D および N _A とすると、式

 $N_D = N_A$

を満たす。

[0028]

また、 n⁻ ドリフト層 3 3 a および p ピラー層 3 3 b の幅を、それぞれ W _D および W _A と すると、式

 $W_D = W_A$

を満たす。

[0029]

B i MOS半導体装置30の基板材料としては、特に限定されないが、例えば、S i、 S i C、G a N、G a 2 O 3 等の半導体材料を用いることができる。また、不純物として は、公知のアクセプターおよびドナーを用いることができる。

[0030]

次に、図5を用いて、BiMOS半導体装置30の動作を説明する。なお、図5において、電子電流およびホール電流を示す線が太いことは、電流が大きいことを意味し、電子 電流およびホール電流を示す線が細いことは、電流が小さいことを意味する。

【0031】

図5に示すように、エミッタ / ソース電極38に対して正の電圧をコレクタ / ドレイン 電極31に印加した状態で、エミッタ / ソース電極38に対して正のゲート電圧をゲート 電極37に印加すると、 p ベース層34 a のゲート電極37の近傍に反転層34 c が形成 される。このため、n⁺ドレイン層32、n⁻ドリフト層33a、反転層34 c および n⁺ ソース層34 b を経由して、コレクタ / ドレイン電極31からエミッタ / ソース電極38 に、電子電流41 a が流れる。また、エミッタ / ソース電極38に対して正の電圧をコレ クタ / ドレイン電極31に印加した状態で、ベース電極39にベース電流を流すと、 p ベ ース層34 a からn⁺ ソース層34 b に、電子電流41 b および41 c が流れる。また、 n⁺ドレイン層32、n⁻ドリフト層33a、p ベース層34 a および n⁺ ソース層34 b を経由して、コレクタ / ドレイン電極31からエミッタ / ソース層34 b を経由して、コレクタ / ドレイン電極31からエミッタ / ソース電極38 に、電子電流4 1 d が流れる。さらに、 p ベース層34 a からn⁻ドリフト層33 a に、ホール電流42 が流れる。このとき、電子電流41 b および41 c は、それぞれ、側方および下方から n

* ソース層34bに流入する。

【0032】

ここで、 p ベース層 3 4 a から n ⁻ ドリフト層 3 3 a に、ベース電流(ホール電流 4 2)が流れることで、 p ピラー層 3 3 b を経由して、 p ベース層 3 4 a から n ⁻ ドリフト層 3 3 a に、電子電流 4 1 e が流れる。また、 p ピラー層 3 3 b を経由して、 n ⁻ ドリフト 層 3 3 a から n ⁻ ドリフト層 3 3 a に、電子電流 4 1 f が流れる。

【0033】

図6に、BiMOS半導体装置10、30(図1、図4参照)およびIGBT10A(図3参照)のI-V曲線のシミュレーション結果を示す。

[0034]

図 6 から、 B i M O S 半導体装置 3 0 は、 B i M O S 半導体装置 1 0 および I G B T 1 0 A よりも、電流密度が高いことがわかる。

【 0 0 3 5 】

ここで、図6のI-V曲線は、シミュレーションにより得られた結果であり、電圧は、 コレクタ/ドレイン電極31に印加する電圧であり、電流密度は、コレクタ/ドレイン電 極31に流れる電流の電流密度である。

【0036】

B i MOS半導体装置30は、図7に示すように、pピラー層33bの上に形成されて いるpベース層34aと、n⁺ソース層34bとの間の一部に、高抵抗層51が形成され ていてもよい。これにより、図4に示す高抵抗層51が形成されていない場合(図8(a))参照)と対比して、ベース電極39にベース電流を流しても、側方からn⁺ソース層3 4bに流入する電子電流41b(図5参照)を抑制することができ(図8(b)参照)、 その結果、B i MOS半導体装置30の電流密度を向上させることができる。 【0037】

B i MOS半導体装置30は、図9に示すように、pピラー層33bと、pベース層3 4 a との間に、高抵抗層52が形成されていてもよい。これにより、図7に示す高抵抗層 52が形成されていない場合(図10(a)参照)と対比して、pピラー層33bを経由 して、pベース層34 a からn⁻ドリフト層33 a に流れる電子電流41 e (図5参照) を抑制することができ(図10(b)参照)、その結果、B i MOS半導体装置30の電 流密度を向上させることができる。

【0038】

なお、図9においては、pピラー層33bの上に形成されているpベース層34aと、 n⁺ソース層34bとの間に、高抵抗層51が形成されているが、高抵抗層51が形成さ れていなくてもよい。

【0039】

高抵抗層51および52を構成する材料としては、特に限定されないが、例えば、Si O2等が挙げられる。ここで、高抵抗層51および52は、層間を高抵抗化する一つの形 態であり、SiO2膜等の絶縁膜以外の高抵抗膜であってもよい。また、層間を高抵抗化 する他の手法としては、特に限定されないが、例えば、層同士を空間的に隔離する手法等 が挙げられる。

[0040]

図11に、図7および図9のBiMOS半導体装置のI-V曲線のシミュレーション結果を示す。なお、図11には、図6の結果も併せて示す。

【0041】

図11から、図7および図9のBiMOS半導体装置は、BiMOS半導体装置30(図4参照)よりも、電流密度が高いことがわかる。

[0042]

図12に、図9のBiMOS半導体装置の電子電流ベクトル(図12(a)参照)およ びホール電流ベクトル(図12(b)参照)のシミュレーション結果を示す。 【0043】 10

図12(b)に示すように、 pベース層34 a から n⁻ドリフト層33 a に、ホール電 流42(図9参照)が流れるが、ホール電流42の一部が p ピラー層33 b に流入する。 その結果、 p ピラー層33 b が正に帯電し、電位障壁が下がるため、電子電流41 f (図 9参照)が、 n⁻ドリフト層33 a から p ピラー層33 b に流れる。さらに、 p ピラー層 33 b に流入した電子電流41 f は、図12(a)に示すように、 n⁻ドリフト層33 a に流入する。

[0044]

図13に、図12(a)のA - A '断面におけるキャリア密度のシミュレーション結果を 示す。なお、図13(a)および(b)は、それぞれホール密度および電子密度である。 【0045】

図13(a)から、 p ピラー層33 b の n - ドリフト層33 a との界面におけるホール 密度が、ベース電流を流す前の初期値に対して、約15倍に増加していることが判明した。 【0046】

図13(b)から、pピラー層33bのn-ドリフト層33aとの界面における電子密度が、ベース電流を流す前の初期値に対して、チャージがバランスするように、約45倍に増加していることが判明した。

【0047】

図14に、図11(a)のA-A[′]断面における電位障壁のシミュレーション結果を示す。

【0048】

図14から、n-ドリフト層33aとpピラー層33bとの界面における電位障壁が、 ベース電流を流す前の初期値に対して、約1/400に減少していることが判明した。

【0049】

したがって、図9のB i MOS半導体装置は、n - ドリフト層33 a とp ピラー層33 b との界面における電位障壁が低くなり、n - ドリフト層33 a からp ピラー層33 b に 、電子電流41 f が流入しやすくなるため、p ピラー層33 b が電子電流41 f の経路と して有効に利用される。

【0050】

なお、図9のBiMOS半導体装置は、電圧のみで駆動することにより、MOSFET のみを動作させることができるし(図15参照)、電流のみで駆動することにより、バイ ポーラトランジスタのみを動作させることもできる(図16参照)。

【 0 0 5 1 】

図17に、図9のBiMOS半導体装置を用いて、MOFSETおよびバイポーラトランジスタを独立に動作させる方法の一例を示す。

【0052】

まず、タイミングAにおいて、ゲート電圧をLow(L)からHigh(H)に変更し てMOFSETをON状態にすると、ドレイン電流が上昇し、ドレイン電圧が降下する。 次に、タイミングBにおいて、ベース電流をLからHに変更してバイポーラトランジスタ をON状態にすると、タイミングCにおいて、ドレイン電流が上昇し、ドレイン電圧が降 下する。次に、タイミングDにおいて、ベース電流をHからLに変更してバイポーラトラ ンジスタをOFF状態にすると、所定時間が経過した後に、ドレイン電流が降下し、ドレ イン電圧が上昇する。次に、タイミングEにおいて、ゲート電圧をHからLに変更してM OFSETをOFF状態にすると、ドレイン電流が降下し、ドレイン電圧が上昇して、初 期状態に戻る。

【0053】

ここで、バイポーラトランジスタは、安全動作領域に二次降伏の制限があるため、バイ ポーラトランジスタの動作遅延を想定して、図17に示すように、バイポーラトランジス タをOFF状態にした後、MOFSETをOFF状態にすることが好ましい。

【0054】

図18に、図9のBiMOS半導体装置を用いて、MOFSETおよびバイポーラトラ

20

以上、 n チャネル型の B i M O S 半導体装置を用いて、本実施形態の B i M O S 半導体 装置を説明したが、本実施形態の B i M O S 半導体装置は、 n チャネル型に限定されず、 p チャネル型であってもよい。

【0056】

図19に、本実施形態のBiMOS半導体装置の他の例を示す。

【 0 0 5 7 】

B i M O S 半導体装置 6 0 は、トレンチゲート構造を有する p チャネル型の B i M O S 半導体装置である。

【0058】

B i MOS半導体装置60は、コレクタ / ドレイン電極61の上に、p⁺ドレイン層6 2と、p⁻ドリフト層63 a および n ピラー層63 b が交互に接合されている並列 p n 層 63と、nベース層64 a および p⁺ソース層64 b からなる複合層64とが、この順で 形成されている。また、B i MOS半導体装置60は、複合層64の表面から並列 p n 層 63の上部にかけて、トレンチ65が形成されており、トレンチ65の内部に、ゲート絶 縁膜66を介して、ゲート電極67が形成されている。ここで、複合層64の上部かつト レンチ65の両側に形成されているp⁺ソース層64 b は、p⁻ドリフト層63 a の上に 形成されている。さらに、B i MOS半導体装置60は、p⁺ソース層64 b の上に、エ ミッタ / ソース電極68 が形成されており、複合層64 の p⁺ソース層64 b が形成され ていない領域の上に、エミッタ / ソース電極68と所定の間隔を隔てて、ベース電極69 が形成されている。

【0059】

B i MOS半導体装置60は、並列pn層63が形成されており、p⁻ドリフト層63 aに広がる空乏層の厚さ方向の電界強度がほぼ均一となるため、p⁻ドリフト層63aの 不純物濃度を高くすることができ、その結果、B i MOS半導体装置60の電流密度を向 上させることができる。

[0060]

B i MOS半導体装置60は、nピラー層63bの上に形成されているnベース層64 aと、p⁺ソース層64bとの間の一部に、高抵抗層81が形成されており、nピラー層 63bと、nベース層64aとの間に、高抵抗層82が形成されている。 【0061】

高抵抗層 8 1 および 8 2 を構成する材料としては、特に限定されないが、例えば、S i O 2 等が挙げられる。ここで、高抵抗層 8 1 および 8 2 は、層間を高抵抗化する一つの形態であり、S i O 2 膜等の絶縁膜以外の高抵抗膜であってもよい。また、層間を高抵抗化する他の手法としては、特に限定されないが、例えば、層同士を空間的に隔離する手法等が挙げられる。

[0062]

なお、高抵抗層81および82の少なくとも一方を省略してもよい。

【0063】

ここで、 p⁻ ドリフト層 6 3 a および n ピラー層 6 3 b の不純物濃度を、それぞれ N_A および N_Dとすると、式

 $N_D = N_A$

を満たす。また、 p⁻ ドリフト層 6 3 a および n ピラー層 6 3 b の幅を、それぞれ W _A お よび W _D とすると、式

 $W_{D} = W_{A}$

を満たす。

[0064]

B i M O S 半導体装置 6 0 の基板材料としては、特に限定されないが、例えば、S i、S i C、G a N、G a 2 O 3 等の半導体材料を用いることができる。また、不純物として

10

10

30

は、公知のアクセプターおよびドナーを用いることができる。

【0065】

次に、 B i M O S 半導体装置 6 0 の動作を説明する。なお、 図 1 9 において、電子電流 およびホール電流を示す線が太いことは、電流が大きいことを意味し、電子電流およびホ ール電流を示す線が細いことは、電流が小さいことを意味する。

【0066】

図19に示すように、エミッタ/ソース電極68に対して負の電圧をコレクタ/ドレイン電極61に印加した状態で、エミッタ/ソース電極68に対して負のゲート電圧をゲート電極67に印加すると、nベース層64aのゲート電極67の近傍に反転層64cが形成される。このため、p*ドレイン層62、p*ドリフト層63a、反転層64cおよびp *ソース層64bを経由して、エミッタ/ソース電極68からコレクタ/ドレイン電極6 1に、ホール電流71aが流れる。また、エミッタ/ソース電極68に対して負の電圧を コレクタ/ドレイン電極61に印加した状態で、ベース電極39からベース電流を流すと 、p*ソース層64bからnベース層64aに、ホール電流71cが流れる。また、p* ドレイン層62、p*ドリフト層63a、nベース層64aおよびp*ソース層64bを 経由して、エミッタ/ソース電極68からコレクタ/ドレイン電極61に、ホール電流7 1dが流れる。さらに、p*ドリフト層63aからnベース層64aに、電子電流72が 流れる。このとき、ホール電流71cは、下方からnベース層64aに流れる。 【0067】

ここで、 n ピラー層 6 3 b を経由して、 p⁻ドリフト層 6 3 a から p⁻ドリフト層 6 3 20 a に、ホール電流 7 1 f が流れる。

- 【符号の説明】
- 【0068】
 - 10 B i M O S 半導体装置
 - 10A IGBT
 - 11 コレクタ / ドレイン電極(コレクタ電極)
 - 12 n⁺ドレイン層(n⁺コレクタ層)
 - 12A p⁺コレクタ層
 - 13 n⁻ドリフト層
 - 14 複合層
 - 14a pベース層(pエミッタ層)
 - 14b n⁺ソース層(n⁺エミッタ層)
 - 14c 反転層
 - 15 トレンチ
 - 16 ゲート絶縁膜
 - 17 ゲート電極
 - 18 エミッタ / ソース電極
 - 18A エミッタ電極
 - 19 ベース電極
 - 21a、21b、21c、21d 電子電流
 - 22 ホール電流
 - 30 B i M O S 半導体装置
 - 31 コレクタ / ドレイン電極
 - 32 n⁺ドレイン層
 - 33 並列pn層
 - 33a n⁻ドリフト層
 - 33b pピラー層
 - 34 複合層
 - 34a pベース層
 - 34b n⁺ソース層

34c 反転層 35 トレンチ ゲート絶縁膜 36 37 ゲート電極 エミッタ / ソース電極 38 39 ベース電極 41a、41b、41c、41d、41e、41f 電子電流 42 ホール電流 51、52 高抵抗層 60 BiMOS半導体装置 6 1 コレクタ / ドレイン電極 62 p ⁺ドレイン層 63 並列pn層 63a p⁻ドリフト層 63b n ピラー層 64 複合層 64a nベース層 64b p⁺ソース層 64c 反転層 65 トレンチ 66 ゲート絶縁膜 67 ゲート電極 68 エミッタ / ソース電極 69 ベース電極 71a、71c、71d、71f ホール電流 72 電子電流 81、82 高抵抗層 【図面】 【図1】 【図2】

10

16 -

15 -





10





30



【図4】



【図5】







図 4

-2 3

図1

電圧 (a.u.)

10

20

51





X [a.u.]

10



30

40

【図9】

【図10】













【図14】





40

(14)





【図17】

 A
 B
 C
 D
 E

 ゲート電圧 (電圧駆動)
 ・
 ・
 ・
 ・

 ベース電流 (電流駆動)
 ・
 ・
 ・
 ・

 ドレイン電流
 ・
 ・
 ・
 ・

【図18】

	入力	A	В	С	D	E
Ι	ゲート電圧	L→H	Н	Н	Н	H→L
	ベース電流	L	L→H	Н	H→L	L
п	ゲート電圧	L→H	н	Н	н	H→L
	ベース電流	L→H	Н	Н	H→L	L
ш	ゲート電圧	L→H	Н	Н	Н	H→L
	ベース電流	L	L→H	н	н	H→L
IV	ゲート電圧	L→H	Н	Н	н	H→L
	ベース電流	L→H	Н	Н	н	H→L
v	ゲート電圧	L→H	L→H	Н	H→L	L
	ベース電流	L→H	Н	Н	H→L	L
VI	ゲート電圧	L	L→H	Н	H→L	L
	ベース電流	L	L→H	Н	Н	H→L
VII	ゲート電圧	L	L→H	Н	H→L	L
	ベース電流	L→H	н	н	н	H→L
VIII	ゲート電圧	L	L→H	Н	н	H→L
	ベース電流	L→H	н	Н	H→L	L
IX	ゲート電圧	L	L→H	Н	H→L	L
	ベース電流	-	-	-	-	-
х	ゲート電圧	-	-	-	-	-
	ベース電流	L	L→H	Н	H→L	L

10

20

30

【図19】



フロントページの続き (72)発明者 米田 真也 埼玉県和光市中央1丁目4番1号 株式会社本田技術研究所内 (72)発明者 前田 康宏 埼玉県和光市中央1丁目4番1号 株式会社本田技術研究所内 (72)発明者 根来 佑樹 埼玉県和光市中央1丁目4番1号 株式会社本田技術研究所内 鈴木 聡一郎 審査官 特開2015-039010(JP,A) (56)参考文献 特開2020-077800(JP,A) (58)調査した分野 (Int.Cl., DB名) H01L 29/12 H01L 29/24 H01L 29/78