



(12) 发明专利申请

(10) 申请公布号 CN 117116760 A

(43) 申请公布日 2023. 11. 24

(21) 申请号 202311357453.5

(22) 申请日 2023.10.19

(71) 申请人 珠海格力电子元器件有限公司
地址 519085 广东省珠海市高新区唐家湾镇金唐路1号港湾1号科创园24栋C区1层428室(集中办公区)
申请人 珠海格力电器股份有限公司

(72) 发明人 张鹏 冯尹

(74) 专利代理机构 北京康信知识产权代理有限公司 11240
专利代理师 王晓玲

(51) Int. Cl.
H01L 21/329 (2006.01)
H01L 29/872 (2006.01)


权利要求书2页 说明书10页 附图7页

(54) 发明名称

碳化硅器件的制作方法和碳化硅器件

(57) 摘要

本发明提供了一种碳化硅器件的制作方法和碳化硅器件,该方法包括:步骤S1:提供衬底,并在衬底的裸露表面上形成外延层;步骤S2:在衬底和凹槽之间的部分的外延层形成掺杂部;步骤S3:在凹槽的侧壁上形成侧墙结构,并在掺杂部的裸露表面和侧墙结构的裸露表面上形成第一预备金属层;步骤S4:对第一预备金属层进行退火处理,生成欧姆接触金属部,并去除上述侧墙结构以及上述侧墙结构表面上的上述第一预备金属层;步骤S5:在上述步骤S4形成的结构的第一部分裸露表面上形成氧化部,在上述步骤S4形成的结构的第二部分裸露表面上以及上述氧化部的至少部分裸露表面上形成肖特基接触金属层,上述第一部分裸露表面位于上述第二部分裸露表面的两侧,上述第一部分裸露表面与上述第二部分裸露表面分别包括至少一个凹槽;步骤S6:在肖特基接触金属层远离上述衬底一侧的裸露表面上形成电极层。该方法解决了碳化硅器件导通压降升高的问题。



1. 一种碳化硅器件的制作方法,其特征在于,包括:

步骤S1:提供衬底,并在所述衬底的裸露表面上形成外延层,所述外延层具有多个间隔设置的凹槽;

步骤S2:从所述凹槽远离所述衬底的一侧对所述外延层进行离子注入,在所述衬底和所述凹槽之间的部分的所述外延层形成掺杂部,所述掺杂部的掺杂类型与所述衬底的掺杂类型不同;

步骤S3:在所述凹槽的侧壁上形成侧墙结构,并在所述掺杂部的裸露表面和所述侧墙结构的裸露表面上形成第一预备金属层;

步骤S4:对所述第一预备金属层进行退火处理,以使部分所述第一预备金属层与所述掺杂部反应,生成欧姆接触金属部,并去除所述侧墙结构以及所述侧墙结构的表面上的所述第一预备金属层;

步骤S5:在所述步骤S4形成的结构的第一部分裸露表面上形成氧化部,在所述步骤S4形成的结构的第二部分裸露表面上以及所述氧化部的至少部分裸露表面上形成肖特基接触金属层,所述第一部分裸露表面位于所述第二部分裸露表面的两侧,所述第一部分裸露表面与所述第二部分裸露表面分别包括至少一个所述凹槽;

步骤S6:在所述肖特基接触金属层远离所述衬底一侧的裸露表面上形成电极层。

2. 根据权利要求1所述的方法,其特征在于,在所述凹槽的侧壁上形成侧墙结构,包括:

在所述步骤S2形成的结构的裸露表面上形成第一氧化层;

去除部分所述掺杂部的表面上的所述第一氧化层,以使部分所述掺杂部的表面裸露,剩余的位于所述凹槽的侧壁上的所述第一氧化层为所述侧墙结构。

3. 根据权利要求1所述的方法,其特征在于,在所述步骤S4形成的结构的第一部分裸露表面上形成氧化部,包括:

在所述步骤S4形成的结构的裸露表面上形成第二氧化层;

去除所述步骤S4形成的结构的第二部分的表面上的所述第二氧化层,剩余的所述第二氧化层形成所述氧化部。

4. 根据权利要求1所述的方法,其特征在于,在所述步骤S4形成的结构的第二部分裸露表面上以及所述氧化部的至少部分裸露表面上形成肖特基接触金属层,包括:

在所述步骤S4形成的结构的第二部分的裸露表面上以及所述氧化部的裸露表面上形成第二预备金属层;

去除所述氧化部的部分表面上的所述第二预备金属层,保留所述氧化部的第一预定部分表面的所述第二预备金属层,剩余的所述第二预备金属层形成所述肖特基接触金属层,所述第一预定部分表面位于所述步骤S4形成的结构的第二部分的裸露表面的外周。

5. 根据权利要求1所述的方法,其特征在于,在所述衬底的裸露表面上形成外延层,包括:

在所述衬底的裸露表面上形成预备外延层;

去除部分所述预备外延层,以形成多个所述凹槽,剩余的所述预备外延层形成所述外延层。

6. 根据权利要求1所述的方法,其特征在于,步骤S2包括:

步骤S21:从所述凹槽远离衬底的一侧对所述外延层进行离子注入,在所述衬底和所述

凹槽之间的部分外延层形成预备掺杂部；

步骤S22: 在所述步骤S21形成的结构的裸露表面形成保护层；

步骤S23: 对所述预备掺杂部进行激活处理, 形成所述掺杂部；

步骤S24: 去除所述保护层。

7. 根据权利要求1所述的方法, 其特征在于, 步骤S6包括:

在所述步骤S5形成的结构的裸露表面上形成预备电极层；

去除所述肖特基接触金属层部分表面上的所述预备电极层, 保留所述肖特基接触金属层的第二预定部分表面的所述预备电极层, 剩余的所述预备电极层形成所述电极层, 所述第二预定部分表面位于所述步骤S4形成的结构的第二部分的裸露表面的外周。

8. 根据权利要求1所述的方法, 其特征在于, 步骤S6之后, 所述方法还包括:

在所述衬底远离所述外延层一侧的表面上形成欧姆接触金属层。

9. 根据权利要求1至8中任意一项所述的方法, 其特征在于, 步骤S6之后, 所述方法还包括:

在所述步骤S6形成的结构的裸露表面上形成钝化层；

去除所述电极层的部分表面上的所述钝化层, 保留所述电极层的第三预定部分表面的所述钝化层, 剩余的所述钝化层形成钝化部, 所述第三预定部分表面位于所述步骤S4形成的结构的第二部分的裸露表面的外周。

10. 一种碳化硅器件, 其特征在于, 包括: 所述碳化硅器件采用权利要求1至9中任意一项所述的制作方法制作得到的。

碳化硅器件的制作方法和碳化硅器件

技术领域

[0001] 本发明涉及半导体技术领域，具体而言，涉及一种碳化硅器件的制作方法和碳化硅器件。

背景技术

[0002] SiC器件与传统的Si器件相比，具有电压高，频率快，工作耐压等特点，SiC器件包括SiC肖特基势垒二极管(Schottky Barrier Diode, 简称为SBD)、SiC结势垒肖特基(Junction Barrier Schottky, 简称为JBS)以及SiC合并管脚肖特基(Merge PIN Schottky, 简称为MPS)等，其中，SiC SBD的正向导通电压低，工作频率快，但反向阻断特性较差；SiC JBS对SiC SBD结构进行了改进，在SBD的基础上增加P型注入，通过调节注入区与非注入区域的比例，可以极大提高反向阻断能力，但JBS的浪涌能力比较差，在一些应用领域无法满足特定的应用环境；MPS在JBS的基础上进行了改进，P型注入区域上面形成欧姆接触。在大电流的条件下，PiN二极管开启，提高浪涌能力。但是，由于光刻与刻蚀工艺的限制，通过比较窄的P注入区域生成欧姆接触，工艺窗口比较小。现有技术中通常将部分P注入区面积增大，只在增大的P注入区形成欧姆接触，然而，这种做法降低了肖特基接触的面积，导致MPS器件的导通压降升高。

[0003] 因此，亟需一种碳化硅器件的制作方法来解决由于肖特基接触的面积减小导致碳化硅器件导通压降升高的问题。

发明内容

[0004] 本发明的主要目的在于提供一种碳化硅器件的制作方法和碳化硅器件，以解决现有技术中由于肖特基接触的面积减小导致碳化硅器件导通压降升高的问题。

[0005] 为了实现上述目的，根据本发明的一个方面，提供了一种碳化硅器件的制作方法，包括：步骤S1：提供衬底，并在所述衬底的裸露表面上形成外延层，所述外延层具有多个间隔设置的凹槽；步骤S2：从所述凹槽远离所述衬底的一侧对所述外延层进行离子注入，在所述衬底和所述凹槽之间的部分的所述外延层形成掺杂部，所述掺杂部的掺杂类型与所述衬底的掺杂类型不同；步骤S3：在所述凹槽的侧壁上形成侧墙结构，并在所述掺杂部的裸露表面和所述侧墙结构的裸露表面上形成第一预备金属层；步骤S4：对所述第一预备金属层进行退火处理，以使部分所述第一预备金属层与所述掺杂部反应，生成欧姆接触金属部，并去除所述侧墙结构以及所述侧墙结构的表面上的所述第一预备金属层；步骤S5：在所述步骤S4形成的结构的第一部分裸露表面上形成氧化部，在所述步骤S4形成的结构的第二部分裸露表面上以及所述氧化部的至少部分裸露表面上形成肖特基接触金属层，所述第一部分裸露表面位于所述第二部分裸露表面的两侧，所述第一部分裸露表面与所述第二部分裸露表面分别包括至少一个凹槽；步骤S6：在所述肖特基接触金属层远离所述衬底一侧的裸露表面上形成电极层。

[0006] 可选地，在所述凹槽的侧壁上形成侧墙结构，包括：在所述步骤S2形成的结构的裸

露表面上形成第一氧化层;去除部分所述掺杂部的表面上的所述第一氧化层,以使部分所述掺杂部的表面裸露,剩余的位于所述凹槽的侧壁上的所述第一氧化层为所述侧墙结构。

[0007] 可选地,在所述步骤S4形成的结构的第一部分裸露表面上形成氧化部,包括:在所述步骤S4形成的结构的裸露表面上形成第二氧化层;去除所述步骤S4形成的结构的第二部分的表面上的所述第二氧化层,剩余的所述第二氧化层形成所述氧化部。

[0008] 可选地,在所述步骤S4形成的结构的第二部分裸露表面上以及所述氧化部的至少部分裸露表面上形成肖特基接触金属层,包括:在所述步骤S4形成的结构的第二部分的裸露表面上以及所述氧化部的裸露表面上形成第二预备金属层;去除所述氧化部的部分表面上的所述第二预备金属层,保留所述氧化部的第一预定部分表面的所述第二预备金属层,剩余的所述第二预备金属层形成所述肖特基接触金属层,所述第一预定部分表面位于所述步骤S4形成的结构的第二部分的裸露表面的外周。

[0009] 可选地,在所述衬底的裸露表面上形成外延层,包括:在所述衬底的裸露表面上形成预备外延层;去除部分所述预备外延层,以形成多个所述凹槽,剩余的所述预备外延层形成所述外延层。

[0010] 可选地,步骤S2包括:步骤S21:从所述凹槽远离衬底的一侧对所述外延层进行离子注入,在所述衬底和所述凹槽之间的部分外延层形成预备掺杂部;步骤S22:在:所述步骤S21形成的结构的裸露表面形成保护层;步骤S23:对所述预备掺杂部进行激活处理,形成所述掺杂部;步骤S24:去除所述保护层。

[0011] 可选地,步骤S6包括:在所述步骤S5形成的结构的裸露表面上形成预备电极层;去除所述肖特基接触金属层部分表面上的所述预备电极层,保留所述肖特基接触金属层的第二预定部分表面的所述预备电极层,剩余的所述预备电极层形成所述电极层,所述第二预定部分表面位于所述步骤S4形成的结构的第二部分的裸露表面的外周。

[0012] 可选地,步骤S6之后,所述方法还包括:在所述衬底远离所述外延层一侧的表面上形成欧姆接触金属层。

[0013] 可选地,步骤S6之后,所述方法还包括:在所述步骤S6形成的结构的裸露表面上形成钝化层;去除所述电极层的部分表面上的所述钝化层,保留所述电极层的第三预定部分表面的所述钝化层,剩余的所述钝化层形成钝化部,所述第三预定部分表面位于所述步骤S4形成的结构的第二部分的裸露表面的外周。

[0014] 为了实现上述目的,根据本发明的一个方面,提供了一种碳化硅器件,包括:所述碳化硅器件采用任意一种所述的制作方法制作得到的。

[0015] 应用本发明的技术方案,提供一种碳化硅器件的制作方法,包括步骤S1:提供衬底,并在衬底的裸露表面上形成具有间隔设置的凹槽的外延层;步骤S2:从凹槽远离衬底的一侧对外延层进行离子注入,在衬底和凹槽之间的部分的外延层形成掺杂部;步骤S3:在凹槽的侧壁上形成侧墙结构,并在掺杂部的裸露表面和侧墙结构的裸露表面上形成第一预备金属层;步骤S4:对第一预备金属层进行退火处理,以使部分第一预备金属层与掺杂部反应,生成欧姆接触金属部;步骤S5:在步骤S4形成的结构的第一部分裸露表面上形成氧化部,在步骤S4形成的结构的第二部分裸露表面上以及氧化部的至少部分裸露表面上形成肖特基接触金属层;步骤S6:在肖特基接触金属层远离衬底一侧的裸露表面上形成电极层。本发明的上述碳化硅器件的制作方法将现有技术中的光刻对位形成欧姆接触替换为先形成

侧墙结构,再进行自对准沉积欧姆金属的方式形成欧姆接触,消除光刻对位的工艺限制,导致P型注入区面积增大的影响,并且并不会减少肖特基接触面积,生成欧姆接触面积相比与现有技术的面积大,可以防止导通压降的升高,解决了现有技术中碳化硅器件采用光刻对位形成欧姆接触,由于光刻对位的工艺限制,导致P注入区面积增大,降低了肖特基接触的面积,导通压降升高的技术问题。

附图说明

[0016] 构成本发明的一部分的说明书附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:

[0017] 图1示出了根据本发明的实施例的碳化硅器件的制作方法的流程示意图;

[0018] 图2示出了根据本发明的实施例的衬底和外延层的结构示意图;

[0019] 图3示出了在图2的基础上形成掺杂部的结构示意图;

[0020] 图4示出了在图3的基础上形成侧墙结构和第一预备金属层的结构示意图;

[0021] 图5示出了在图4的基础上形成欧姆接触金属部的结构示意图;

[0022] 图6示出了在图5的基础上形成氧化部和肖特基接触金属层的结构示意图;

[0023] 图7示出了在图6的基础上形成电极层的结构示意图;

[0024] 图8示出了在图3的基础上形成第一氧化层的结构示意图;

[0025] 图9示出了在图3的基础上形成侧墙结构的结构示意图;

[0026] 图10示出了在图3的基础上形成第二氧化层的结构示意图;

[0027] 图11示出了在图3的基础上形成氧化部的结构示意图;

[0028] 图12示出了在图11的基础上形成第二预备金属层的结构示意图;

[0029] 图13示出了根据本发明的实施例的衬底和预备外延层的结构示意图;

[0030] 图14示出了在图2的基础上形成预备掺杂部和保护层的结构示意图;

[0031] 图15示出了在图6的基础上形成预备电极层的结构示意图;

[0032] 图16示出了在图7的基础上形成欧姆接触金属层的结构示意图;

[0033] 图17示出了在图7的基础上形成钝化部的结构示意图。

[0034] 其中,上述附图包括以下附图标记:

[0035] 100、衬底;101、外延层;102、凹槽;103、掺杂部;104、侧墙结构;105、第一预备金属层;106、欧姆接触金属部;107、氧化部;108、肖特基接触金属层;109、电极层;110、第一氧化层;111、第二氧化层;112、第二预备金属层;113、预备外延层;114、预备掺杂部;115、保护层;116、预备电极层;117、欧姆接触金属层;118、钝化部。

具体实施方式

[0036] 需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。

[0037] 为了使本技术领域的人员更好地理解本发明方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分的实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本发明保护的范

围。

[0038] 需要说明的是,本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本发明的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

[0039] 正如背景技术中所说的,现有技术中由于肖特基接触的面积减小导致碳化硅器件的导通压降升高,为了解决上述问题,本申请的一种典型的实施方式中,提供了一种碳化硅器件的制作方法和碳化硅器件。

[0040] 根据本申请的实施例,提供了一种碳化硅器件的制作方法。

[0041] 图1是根据本申请实施例的碳化硅器件的制作方法的流程图。如图1所示,该方法包括以下步骤:

[0042] 步骤S1:提供衬底100,并在上述衬底100的裸露表面上形成外延层101,上述外延层101具有多个间隔设置的凹槽102,得到如图2所示的结构;

[0043] 上述步骤中,上述衬底的材料为碳化硅材料,并且碳化硅衬底具有优异的热导性、耐高温性能和机械强度,适用于高功率、高频率和高温环境下的应用。此外,碳化硅衬底还具有较低的漏电流和较高的击穿电压,能够提供更好的电学性能。可以通过化学气相沉积方法在上述衬底上生成上述外延层,上述外延层的厚度范围为5~100 μm 。然后,可以通过沉积硬掩膜层再进行刻蚀的方式,形成具有凹槽的上述外延层,本申请对上述凹槽的数量不做限制,上述凹槽可以为一个,也可以为多个。

[0044] 步骤S2:从上述凹槽102远离上述衬底100的一侧对上述外延层101进行离子注入,在上述衬底100和上述凹槽102之间的部分的上述外延层101形成掺杂部103,上述掺杂部103的掺杂类型与上述衬底100的掺杂类型不同,得到如图3所示的结构;

[0045] 上述步骤中,在离子注入过程中,首先产生一束高能离子,通过离子源(如离子加速器)将离子加速到高速,并通过电场或磁场控制离子束的方向和强度,离子束在进入固体材料时会与固体的原子或分子发生相互作用,这些相互作用可以改变材料的物理性质或化学性质等。通过刻蚀形成上述凹槽所采用的硬掩膜即为上述离子注入过程中采用的硬掩膜。此外,对上述离子注入上述外延层的深度不作限制。在上述衬底的掺杂类型为P型的情况下,上述掺杂部的掺杂类型为N型,在上述衬底的掺杂类型为N型的情况下,上述掺杂部的掺杂类型为P型。

[0046] 步骤S3:在上述凹槽102的侧壁上形成侧墙结构104,并在上述掺杂部103的裸露表面和上述侧墙结构104的裸露表面上形成第一预备金属层105,得到如图4所示的结构;

[0047] 上述步骤中,上述侧墙结构是指利用侧墙工艺形成的结构,侧墙工艺利用干法蚀刻的各向异性特性,不需要掩膜、沉积后进行干法蚀刻,在台阶位置形成侧墙结构。进行介质淀积自对准工艺,可以保证侧墙结构的一致性。上述侧墙结构的材料可以为氧化硅,在形成上述侧墙结构的过程中,上述侧墙结构应具有一定的厚度,但不对上述侧墙结构的厚度作进一步地限制。上述第一预备金属层的材料可以为铜、铝、铁、银、金以及镍等较低的电阻率的金属。

[0048] 步骤S4:对上述第一预备金属层105进行退火处理,以使部分上述第一预备金属层105与上述掺杂部103反应,生成欧姆接触金属部106,并去除上述侧墙结构104以及上述侧墙结构104表面上的上述第一预备金属层105,得到如图5所示的结构;

[0049] 上述步骤中,在上述退火处理过程中,上述第一预备金属氧化物不会与上述侧墙结构发生反应,而会与掺杂部反应生成欧姆接触金属部。上述欧姆接触金属部可以与上述掺杂部之间形成良好的电接触,电流可以自由地通过这种接触传递。在欧姆接触中,电流随着电压的增加而线性增加,符合欧姆定律。此外,可以采用湿法刻蚀去除上述侧墙结构以及未与上述掺杂部反应的上述第一预备金属层。

[0050] 步骤S5:在上述步骤S4形成的结构的第一部分裸露表面上形成氧化部107,在上述步骤S4形成的结构的第二部分裸露表面上以及上述氧化部107的至少部分裸露表面上形成肖特基接触金属层108,上述第一部分裸露表面位于上述第二部分裸露表面的两侧,上述第一部分裸露表面与上述第二部分裸露表面分别包括至少一个凹槽,得到如图6所示的结构;

[0051] 上述步骤中,上述肖特基接触金属层可以与上述外延层形成肖特基接触,由于材料间的能带结构差异,形成了阻碍电流流动的肖特基势垒。当施加正向偏置电压时,能够克服肖特基势垒的电流开始流动,但是当施加反向偏置电压时,由于势垒增大,电流几乎无法通过。因此,肖特基接触通常表现出非线性的电流和电压特性。上述氧化部用于隔离部分上述肖特基接触金属层与外延层的接触。

[0052] 步骤S6:在上述肖特基接触金属层108远离上述衬底100一侧的裸露表面上形成电极层109,得到如图7所示的结构。

[0053] 上述步骤中,上述电极层的材料可以为铜、银、金、铝等金属材料。在实际制作过程中,沉积上述肖特基接触金属层和上述电极层可以一同进行。

[0054] 在本发明的实施例中,提供一种碳化硅器件的制作方法,包括步骤S1:提供衬底,并在衬底的裸露表面上形成具有间隔设置的凹槽的外延层;步骤S2:从凹槽远离衬底的一侧对外延层进行离子注入,在衬底和凹槽之间的部分的外延层形成掺杂部;步骤S3:在凹槽的侧壁上形成侧墙结构,并在掺杂部的裸露表面和侧墙结构的裸露表面上形成第一预备金属层;步骤S4:对第一预备金属层进行退火处理,以使部分第一预备金属层与掺杂部反应,生成欧姆接触金属部;步骤S5:在步骤S4形成的结构的第一部分裸露表面上形成氧化部,在步骤S4形成的结构的第二部分裸露表面上以及氧化部的至少部分裸露表面上形成肖特基接触金属层;步骤S6:在肖特基接触金属层远离衬底一侧的裸露表面上形成电极层。本发明的上述碳化硅器件的制作方法将现有技术中的光刻对位形成欧姆接触替换为先形成侧墙结构,再进行自对准沉积欧姆金属的方式形成欧姆接触,消除光刻对位的工艺限制,导致P型注入区面积增大的影响,并且并不会减少肖特基接触面积,生成欧姆接触面积相比与现有技术的面积大,可以防止导通压降的升高,解决了现有技术中碳化硅器件采用光刻对位形成欧姆接触,由于光刻对位的工艺限制,导致P注入区面积增大,降低了肖特基接触的面积,导通压降升高的技术问题。

[0055] 本申请的一种具体的实施方式中,在上述凹槽的侧壁上形成侧墙结构的步骤包括:在上述步骤S2形成的结构的裸露表面上形成第一氧化层110,形成如图8所示的结构;去除部分上述掺杂部103的表面上的上述第一氧化层110,以使部分上述掺杂部103的表面裸露,剩余的位于上述凹槽102的侧壁上的上述第一氧化层110为上述侧墙结构104,得到如图

9所示的结构。上述步骤中,通过形成上述第一氧化层的方式,再去除掺杂部的表面上的上述第一氧化层的方式,可以进一步快速形成上述侧墙结构。

[0056] 具体地,上述第一氧化层的材料可以为氧化硅。可以采用刻蚀的方式去除部分上述掺杂部的表面上的上述第一氧化层。进一步地,刻蚀侧墙结构通常水平方向的侧壁也会有损失,损失量与刻蚀设备能力有关。上述步骤形成的侧墙结构可以为外延层表面的侧墙结构全部被刻蚀,只剩下侧壁的情况;也可以为外延层表面的侧墙结构没有被完全被刻蚀,侧壁和外延层表面都存在侧墙结构的情况。

[0057] 本申请的又一种具体的实施方式中,在上述步骤S4形成的结构的第一部分裸露表面上形成氧化部的步骤包括:在上述步骤S4形成的结构的裸露表面上形成第二氧化层111,得到如图10所示的结构;去除上述步骤S4形成的结构的第二部分的裸露表面上的上述第二氧化层111,剩余的上述第二氧化层111形成上述氧化部107,得到如图11所示的结构。上述步骤可以进一步快速形成上述氧化部。

[0058] 具体地,实际上,上述氧化部是一种场氧化层,场氧化层是指在集成电路制造过程中,用于隔离晶体管之间的绝缘层。场氧化层可以阻止电流在晶体管之间的漏电和相互干扰,提供电气隔离和机械支撑。同时,场氧化层还可以作为晶体管的栅极绝缘层,防止栅极和通道之间的电荷积累和漏电。可以利用光刻与湿法刻蚀去除上述第二部分裸露表面上的上述第二氧化层,上述第二氧化层的材料为二氧化硅。

[0059] 本申请的再一种具体的实施方式中,在上述步骤S4形成的结构的第二部分裸露表面上以及上述氧化部的至少部分裸露表面上形成肖特基接触金属层的步骤包括:在上述步骤S4形成的结构的第二部分的裸露表面上以及上述氧化部107的裸露表面上形成第二预备金属层112,得到图12所示的结构;去除上述氧化部107的部分表面上的上述第二预备金属层112,保留上述氧化部107的第一预定部分表面的上述第二预备金属层112,剩余的上述第二预备金属层112形成上述肖特基接触金属层108,上述第一预定部分表面位于上述步骤S4形成的结构的第二部分的裸露表面的外周。上述步骤可以进一步快速形成上述肖特基接触金属层。

[0060] 具体地,上述第二预备金属层的材料可以为铝、铬、铜、钯、钛、钨等金属材料。可以采用金属刻蚀的方式去除部分上述第二预备金属层。

[0061] 进一步地,在上述衬底的裸露表面上形成外延层,包括:在上述衬底100的裸露表面上形成预备外延层113,形成如图13所示的结构;去除部分上述预备外延层113,以形成多个上述凹槽102,剩余的上述预备外延层113形成上述外延层101,得到如图2所示的结构。上述步骤可以快速形成上述具有凹槽的外延层。

[0062] 具体地,在衬底上利用光刻标记刻蚀区域,进行衬底刻蚀,在上述外延层上留下定位标记,方便光刻之后层次对位。在去除部分上述预备外延层,以形成多个上述凹槽的过程中,可以先淀积硬掩膜层,该硬掩膜层可以是一层,也可以是多层。再利用光刻标记凹槽区域,刻蚀上述硬掩膜层,停止在上述外延层,在刻蚀的过程中,上述刻蚀外延层的厚度可以根据实际情况进行调节,随后将硬掩膜层去除。

[0063] 本申请的另一种具体的实施方式中,步骤S2包括:步骤S21:从上述凹槽102远离衬底100的一侧对上述外延层101进行离子注入,在上述衬底100和上述凹槽102之间的部分外延层101形成预备掺杂部114;步骤S22:在上述步骤S21形成的结构的裸露表面形成保护层

115,得到如图14所示的结构;步骤S23:对上述预备掺杂部进行激活处理,形成上述掺杂部;步骤S24:去除上述保护层。上述步骤中,通过形成保护层,可以进一步在上述预备掺杂部进行高温激活的过程中保护上述掺杂部。

[0064] 具体地,上述保护层的材料可以为石墨烯、金刚石、碳纳米管、碳纳米带、碳纳米颗粒等。上述预备掺杂部的激活处理可以为高温激活处理,其温度范围为1500°C~2000°C,上述高温处理可以促使掺杂离子在材料中扩散,并改变材料的晶格结构和电子结构,再将高温处理后的材料缓慢冷却至室温,以保证晶格结构的稳定性。

[0065] 本申请的另一种具体的实施方式中,步骤S6包括:在上述步骤S5形成的结构的裸露表面上形成预备电极层116,得到如图15所示的结构;去除上述肖特基接触金属层108部分表面上的上述预备电极层116,保留上述肖特基接触金属层108的第二预定部分表面上的上述预备电极层116,剩余的上述预备电极层116形成上述电极层109,上述第二预定部分表面位于上述步骤S4形成的结构的第二部分的裸露表面的外周。上述步骤可以快速形成上述电极层。

[0066] 具体地,在实际制作过程中,可以适当的增加上述预备电极层的厚度,以使上述预备电极层的厚度大于上述肖特基接触金属层的厚度。上述方法可以增加电极的表面积,从而提高电极的反应活性和电化学性能,还可以增加电极与电解质接触的面积,提高反应物质与电极之间的传质速率,从而增加电极反应的速率。

[0067] 进一步地,步骤S6之后,上述方法还包括:在上述衬底100远离上述外延层101一侧的表面上形成欧姆接触金属层117,得到如图16所示的结构。

[0068] 具体地,上述欧姆接触金属层可以作为除了上述电极层外的另一个电极。

[0069] 在另一些可选地实施方式中,步骤S6之后,上述方法还包括:在上述步骤S6形成的结构的裸露表面上形成钝化层;去除上述电极层109的部分表面上的上述钝化层,保留上述电极层109的第三预定部分表面上的上述钝化层,剩余的上述钝化层形成钝化部118,上述第三预定部分表面位于上述步骤S4形成的结构的第二部分的裸露表面的外周。上述步骤通过在电极表面形成上述钝化层可以进一步防止上述电极层腐蚀。

[0070] 具体地,电极表面的钝化层的作用是防止电极与介质之间的化学反应,保护电极不被腐蚀。钝化层在电极表面形成一层稳定的氧化膜,阻止电极表面与环境中的氧、水、酸等物质直接接触,从而防止氧化反应的进行。同时,钝化层也可以增加电极的稳定性和耐久性,提高电极的使用寿命。在某些情况下,钝化层还可以改变电极的电化学性质,使其具有特定的电化学活性,从而实现特定的电化学反应或催化作用。

[0071] 本实施例中提供了一种碳化硅器件的制作方法,包括以下步骤:

[0072] 步骤S201:提供衬底100,并在上述衬底100的裸露表面上形成预备外延层113,得到如图13所示的结构;

[0073] 步骤S202:去除部分上述预备外延层113,以形成多个上述凹槽102,剩余的上述预备外延层113形成上述外延层101,得到如图2所示的结构;

[0074] 步骤S204:从上述凹槽102远离衬底100的一侧对上述外延层101进行离子注入,在上述衬底100和上述凹槽102之间的部分外延层101形成预备掺杂部114,并在上述步骤形成的结构的裸露表面形成保护层115,得到如图14所示的结构;

[0075] 步骤S205:对上述预备掺杂部进行激活处理,形成上述掺杂部,并去除上述保护

层,得到如图3所示的结构;

[0076] 步骤S206:在上述步骤形成的结构的裸露表面上形成第一氧化层110,形成如图8所示的结构;

[0077] 步骤S207:去除部分上述掺杂部103的表面上上述第一氧化层110,以使部分上述掺杂部103的表面裸露,剩余的上述第一氧化层110形成上述侧墙结构104,得到如图9所示的结构;

[0078] 步骤S208:在上述掺杂部103的裸露表面和上述侧墙结构104的裸露表面上形成第一预备金属层105,得到如图4所示的结构;

[0079] 步骤S209:对上述第一预备金属层105进行退火处理,以使部分上述第一预备金属层105与上述掺杂部103反应,生成欧姆接触金属部106,并去除上述侧墙结构104以及未与上述掺杂部103反应的上述第一预备金属层105,得到如图5所示的结构;

[0080] 步骤S210:在上述步骤形成的结构的裸露表面上形成第二氧化层111,得到如图10所示的结构;

[0081] 步骤S211:去除上述第二部分裸露表面的上述第二氧化层111,剩余的上述第二氧化层111形成上述氧化部107,得到如图11所示的结构;

[0082] 步骤S212:在上述步骤形成的结构的第二部分裸露表面上以及上述氧化部107的裸露表面上形成第二预备金属层112,得到图12所示的结构;

[0083] 步骤S213:去除部分上述第二预备金属层112,以使上述氧化部107的第一部分表面裸露,剩余的上述第二预备金属层112形成上述肖特基接触金属层108,上述第一部分表面位于上述第三部分裸露表面的两侧,得到如图6所示的结构;

[0084] 步骤S214:在上述步骤S5形成的结构的裸露表面上形成预备电极层116,得到如图15所示的结构;

[0085] 步骤S215:去除部分上述预备电极层116,以使上述氧化部107的第二部分表面裸露,剩余的上述预备电极层116为上述电极层,上述第二部分表面位于上述第三部分裸露表面的两侧,得到如图7所示的结构;

[0086] 步骤S216:在上述衬底100远离上述外延层101一侧的表面上形成欧姆接触金属层117,得到如图16所示的结构;

[0087] 步骤S217:在上述步骤形成的结构的裸露表面上形成钝化层;去除部分上述钝化层,以使部分上述电极层109裸露,剩余的上述钝化层形成钝化部118,得到如图17所示的结构。

[0088] 根据本申请的实施例,还提供了一种采用任一种上述的方法制作得到的碳化硅器件,如图7所示,包括:

[0089] 衬底100;

[0090] 具体地,上述衬底的材料为碳化硅材料,并且碳化硅衬底具有优异的热导性、耐高温性能和机械强度,适用于高功率、高频率和高温环境下的应用。此外,碳化硅衬底还具有较低的漏电流和较高的击穿电压,能够提供更好的电学性能。

[0091] 外延层101,位于上述衬底100的一侧的表面上,上述外延层101包括本体部和位于上述本体部的多个掺杂部103,上述掺杂部103的掺杂类型与上述衬底100的掺杂类型不同;

[0092] 具体地,可以通过化学气相沉积方法在上述衬底上生成上述外延层,上述外延层

的厚度范围为5~100 μm 。在离子注入过程中,首先产生一束高能离子,通过离子源(如离子加速器)将离子加速到高速,并通过电场或磁场控制离子束的方向和强度,离子束在进入固体材料时会与固体的原子或分子发生相互作用,这些相互作用可以改变材料的物理性质或化学性质等。此外,对上述离子注入上述外延层的深度不作限制。在上述衬底的掺杂类型为P型的情况下,上述掺杂部的掺杂类型为N型,在上述衬底的掺杂类型为N型的情况下,上述掺杂部的掺杂类型为P型。

[0093] 欧姆接触金属部106,位于上述掺杂部103远离上述衬底100一侧的部分表面上;

[0094] 具体地,上述欧姆接触金属部可以为铜、铝、铁、银、金以及镍等较低的电阻率的金属。上述欧姆接触金属部可以与上述掺杂部之间形成良好的电接触,电流可以自由地通过这种接触传递。在欧姆接触中,电流随着电压的增加而线性增加,符合欧姆定律。

[0095] 多个氧化部107,位于上述欧姆接触金属部106远离上述外延层101一侧的部分表面上、上述外延层101的远离上述衬底100一侧的部分表面上;

[0096] 具体地,上述氧化部用于隔离部分上述肖特基接触金属层与外延层的接触。

[0097] 肖特基接触金属层108,位于上述欧姆接触金属部106远离上述外延层101一侧的部分表面上、上述外延层101的远离上述衬底100一侧的部分表面上以及上述氧化部107的远离上述外延层101一侧的部分表面上;

[0098] 具体地,上述肖特基接触金属层可以与上述外延层形成肖特基接触,由于材料间的能带结构差异,形成了阻碍电流流动的肖特基势垒。当施加正向偏置电压时,能够克服肖特基势垒的电流开始流动,但是当施加反向偏置电压时,由于势垒增大,电流几乎无法通过。因此,肖特基接触通常表现出非线性的电流和电压特性。

[0099] 电极层109,位于上述肖特基接触金属层108远离上述外延层101的一侧。

[0100] 具体地,上述电极层的材料可以为铜、银、金、铝等金属材料。在实际制作过程中,沉积上述肖特基接触金属层和上述电极层可以一同进行。

[0101] 进一步地,如图16所示,上述碳化硅器件还包括:欧姆接触金属层117,位于上述衬底100远离上述外延层101一侧的表面上。

[0102] 具体地,上述欧姆接触金属层可以作为除了上述电极层外的另一个电极。

[0103] 再一种实施例中,如图17所示,上述碳化硅器件还包括:钝化部118,位于上述电极层109远离上述肖特基接触金属层108一侧的部分表面上以及上述氧化部107的远离上述外延层101一侧的表面上。上述碳化硅结构可以进一步防止上述电极层腐蚀。

[0104] 具体地,电极表面的钝化层的作用是防止电极与介质之间的化学反应,保护电极不被腐蚀。钝化层在电极表面形成一层稳定的氧化膜,阻止电极表面与环境中的氧、水、酸等物质直接接触,从而防止氧化反应的进行。同时,钝化层也可以增加电极的稳定性和耐久性,提高电极的使用寿命。在某些情况下,钝化层还可以改变电极的电化学性质,使其具有特定的电化学活性,从而实现特定的电化学反应或催化作用。

[0105] 从以上的描述中,可以看出,本发明上述的实施例实现了如下技术效果:

[0106] 1)、本申请的碳化硅器件的制作方法,包括步骤S1:提供衬底,并在衬底的裸露表面上形成具有间隔设置的凹槽的外延层;步骤S2:从凹槽远离衬底的一侧对外延层进行离子注入,在衬底和凹槽之间的部分的外延层形成掺杂部;步骤S3:在凹槽的侧壁上形成侧墙结构,并在掺杂部的裸露表面和侧墙结构的裸露表面上形成第一预备金属层;步骤S4:对第

一预备金属层进行退火处理,以使部分第一预备金属层与掺杂部反应,生成欧姆接触金属部;步骤S5:在步骤S4形成的结构的第一部分裸露表面上形成氧化部,在步骤S4形成的结构的第二部分裸露表面上以及氧化部的至少部分裸露表面上形成肖特基接触金属层;步骤S6:在肖特基接触金属层远离衬底一侧的裸露表面上形成电极层。本发明的上述碳化硅器件的制作方法将现有技术中的光刻对位形成欧姆接触替换为先形成侧墙结构,再进行自对准沉积欧姆金属的方式形成欧姆接触,消除光刻对位的工艺限制,导致P型注入区面积增大的影响,并且并不会减少肖特基接触面积,生成欧姆接触面积相比与现有技术的面积大,可以防止导通压降的升高,解决了现有技术中碳化硅器件采用光刻对位形成欧姆接触,由于光刻对位的工艺限制,导致P注入区面积增大,降低了肖特基接触的面积,导通压降升高的技术问题。

[0107] 2)、本申请的碳化硅器件,采用上述碳化硅器件的制作方法制作得到,包括:衬底、外延层、欧姆接触金属部、氧化部、肖特基接触金属层以及电极层,其中,外延层位于衬底的一侧的表面上,外延层包括本体部和位于本体部的多个掺杂部,欧姆接触金属部位于掺杂部远离衬底一侧的部分表面上,氧化部位于欧姆接触金属部远离外延层一侧的部分表面上、外延层的远离衬底一侧的部分表面上,肖特基接触金属层,位于欧姆接触金属部远离外延层一侧的部分表面上、外延层的远离衬底一侧的部分表面上以及氧化部的远离外延层一侧的部分表面上,电极层位于肖特基接触金属层远离外延层的一侧。通过采用本申请的上述碳化硅器件的制作方法,消除光刻对位的工艺限制,导致P型注入区面积增大的影响,并不会减少肖特基接触面积,生成欧姆接触面积相比与现有技术的面积大,可以防止导通压降的升高,解决了现有技术中碳化硅器件采用光刻对位形成欧姆接触,由于光刻对位的工艺限制,导致P注入区面积增大,降低了肖特基接触的面积,导通压降升高的技术问题。

[0108] 以上所述仅为本发明的优选实施例而已,并不用于限制本发明,对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。




图 1




图 2




图 3




图 4




图 5




图 6




图 7




图 8




图 9




图 10




图 11




图 12




图 13




图 14




图 15




图 16




图 17