## (12) 公 開 特 許 公 報(A)

(11) 特許出願公開番号

## 特開2005-109163 (P2005-109163A)

(43) 公開日 平成17年4月21日(2005.4.21)

HO1L 29/866 HO1L 21/761 HO1L 21/761 HO1L 21/822 HO1L 27/04 HO1L 27/04 HO1L 21/822 HO1L 21/76 J HO1L 21/76 J HO1L 21/76 J HO1L 21/76 J	(51) Int.C1. <sup>7</sup>		FI			テーマコード (参考)
HO1L 21/761 HO1L 21/822 HO1L 21/822 HO1L 27/04 HO1L 27/04 HO1L 21/76 J HO1L 29/861 審査請求 未請求 請求項の数 12 OL (全 7 頁)	H <b>O</b> 1L	29/866	HO1L	29/90	D	5 F O 3 2
HO1L 21/822 HO1L 27/04 HO1L 27/04 HO1L 21/76 J HO1L 29/861 (1) 単原本 日	H <b>O</b> 1L	<b>21/76</b> 1	HO1L	29/91	D	5F038
HO1L 27/04 HO1L 29/861 (1) 川原業 日	H <b>O</b> 1L	21/822	HO1L	27/04	Н	
HO1L 29/861 審査請求 未請求 請求項の数 12 OL (全 7 頁)	H <b>O</b> 1L	27/04	HO1L	21/76	J	
審査請求 未請求 請求項の数 12 OL (全 7 頁)	H <b>O</b> 1L	<b>29/86</b> 1				
				審査請求	未請求	請求項の数 12 OL (全 7 頁)
(21) 田願省亏 符覷2003-340849 (P2003-340849) ((11) 田願八 302062931	(21) 出願番号		特願2003-340849 (P2003-340849)	(71) 出願人	3020629	931
(22) 出願日 平成15年9月30日 (2003. 9. 30) NECエレクトロニクス株式会社	(22) 出願日		平成15年9月30日 (2003.9.30)		NEC	エレクトロニクス株式会社
神奈川県川崎市中原区下沼部1753番地					神奈川归	県川崎市中原区下沼部1753番地
(74)代理人 100124914				(74)代理人	1001249	914
<u>弁理士</u> 徳丸 達雄					弁理士	徳丸 達雄
(72)発明者 田中 浩治				(72)発明者	田中 🕴	告治
神奈川県川崎市中原区下沼部1753番地					神奈川卯	県川崎市中原区下沼部1753番地
NECエレクトロニクス株式会社内					ΝEΦ	Cエレクトロニクス株式会社内
F ターム(参考) 5F032 AB01 CA03 CA15 CA24				Fターム (参	考) 5F03	32 AB01 CA03 CA15 CA24
5F038 BH05 BH13 EZ20					5F03	38 BH05 BH13 EZ20

(54) 【発明の名称】半導体素子

(19) 日本国特許庁(JP)

(57)【要約】

【課題】 保護用ダイオードにおいて、占有面積を小さ くしつつ、高いESD耐量を確保する。

【解決手段】 本発明の保護用ダイオードは、P型半導体基板のPウェル上に複数のP+型拡散層と、複数のN+型拡散層を設け、複数のP+型拡散層をアノード、複数のN+型拡散層をカソードとして構成される。

【選択図】 図1



(2)

【特許請求の範囲】 【請求項1】 半導体基板上に形成された一導電型の第1の拡散層と、 前記第1の拡散層上に形成された第二導電型の複数の第2の拡散層と、 前記第2の拡散層に対応して前記第1の拡散層上に形成された前記一導電型の複数の第 3の拡散層とを備えることを特徴とする半導体素子。 【請求項2】 前 記 第 1 の 拡 散 層 の 外 周 に 沿 う よ う に リ ン グ 状 に 設 け ら れ た 一 導 電 型 の 第 4 の 拡 散 領 域 を備えることを特徴とする請求項1記載の半導体素子。 【請求項3】 10 前記第2の拡散層と前記第3の拡散層との間には絶縁領域が配置されていることを特徴 とする請求項1または2記載の半導体素子。 【請求項4】 前記第2の拡散層と、前記第3の拡散層とは千鳥状に配置されていることを特徴とする 請求項1または3記載の半導体素子。 【請求項5】 前記第2の拡散層と、前記第3の拡散層とは、それぞれ四辺形で構成されていることを 特徴とする請求項1乃至4に記載の半導体素子。 【請求項6】 前記第2の拡散層と、前記第3の拡散層とは、それぞれ円形で構成されていることを特 20 徴とする請求項1乃至4に記載の半導体素子。 【請求項7】 前記第2の拡散層と、前記第3の拡散層とは、それぞれ三角形で構成されていることを 特徴とする請求項1乃至4に記載の半導体素子。 【請求項8】 前記第2の拡散層と、前記第3の拡散層とは、それぞれ六角形で構成されていることを 特徴とする請求項1乃至4に記載の半導体素子。 【請求項9】 前記複数の第3の拡散層を第1の接続端に共通接続し、かつ前記複数の第2の拡散層を 第2の接続端に共通接続し、前記第1と第2の接続端の間にダイオードを形成することを 30 特徴とする請求項1記載の半導体素子。 【請求項10】 前記第1の接続端に更に前記第4の拡散層を接続することを特徴とする請求項9記載の 半導体素子。 【請求項11】 前記第3の拡散層は、前記第1の拡散層よりも濃い不純物濃度を有することを特徴とす る請求項1記載の半導体素子。 【請求項12】 前記第4の拡散層は、前記第1の拡散層よりも濃い不純物濃度を有することを特徴とす る請求項2記載の半導体素子。 40 【発明の詳細な説明】 【技術分野】 [0001]本発明は、半導体素子に関し、特に内部回路を保護するための保護素子に関する。 【背景技術】 [0002]近年、IC等の内部回路を静電気等のサージ電流から保護するために、入力端子に保護 素子が設けられている。この保護素子として、高耐圧のダイオードが一般的に用いられて

いる。

【0003】

従来の高耐圧ダイオードは、図8に示すように、 P 型半導体基板 8 0 0 に形成された P 型ウエル801上に、P型ウェル801の外周に沿ってリング状に形成されたP型ウエル よりも高い不純物濃度の P + 型拡散層 8 0 3 と、リング状の P + 型拡散層 8 0 3 で囲まれ た領域内に設けられたN+型拡散層804とから構成されている。なお、P+型拡散層と N + 型拡散層 8 0 4 とは、素子分離領域(絶縁領域) 8 0 2 により分離されており、それ ぞれの拡散層上には、コンタクト805が形成され、アノードとカソードとを形成してい る。 [0004]このように従来の高耐圧ダイオードは、N+拡散層804を大きく形成することにより 、その耐圧を向上させていた。このような、従来技術として、例えば、特開平1-214 10 055号公報(特許文献1)に記載されるものがある。 [0005]【 特 許 文 献 1 】 特 開 平 1 - 2 1 4 0 5 5 号 公 報 ( 第 3 - 5 頁 、 第 1 図 ) 【発明の開示】 【発明が解決しようとする課題】 [0006]しかしながら、特許文献1に示すような従来の高耐圧ダイオードの構造では、耐圧を向 上させるために大きな面積を必要とするため、集積化の障害となっている。 したがって、本発明は、集積化に好適な高耐圧ダイオードを提供することを目的とする 20 【課題を解決するための手段】 [0008]本発明の半導体素子は、半導体基板上に形成された一導電型の第1の拡散層と、前記第1 の拡散層上に形成された第二導電型の複数の第2の拡散層と、前記第2の拡散層に対応し て前 記 第 1 の 拡 散 層 上 に 形 成 さ れ た 前 記 一 導 電 型 の 複 数 の 第 3 の 拡 散 層 と を 備 え る こ と を 特徴とする。 【発明の効果】 [0009]以上のとおり、本発明の半導体素子は、第1の拡散層上に第二導電型の複数の第2の拡 30 散 層 お よ び 一 導 電 型 の 複 数 の 第 3 の 拡 散 層 を 有 す る た め 、 異 な る 導 電 型 の 第 2 お よ び 第 3 の拡散層間の対向面積(周囲長)が大きくなり、従来の構成よりも小さな面積でも大きな 耐圧を実現することができる。 【発明を実施するための最良の形態】 [0010]本発明に係る半導体素子は、その好ましい一実施の形態において、図1に示されるよう に、 P ウエル 1 0 1 上に 複数の N + 型 拡 散 領 域 1 0 5 お よ び 複 数 の P + 型 拡 散 領 域 1 0 4 を設けることにより、 複数のN+型 拡散領域105(カソード)と複数のP+型 拡散領域 104(アノード)とで形成されるダイオードの耐圧を向上させることが可能となる。 【実施例】 40 [0011]上記した本発明の実施の形態についてさらに詳細に説明すべく、本発明の実施例につい て、以下に説明する。 [実施例] 本発明の実施例では、図1(a)に示すように、P型半導体基板100に形成された半 導 体 基 板 1 0 0 よ り も 不 純 物 濃 度 の 高 い P ウ ェ ル ( P 型 埋 め 込 み 拡 散 層 ) 1 0 1 に 沿 っ て リング状に P + 型拡散層 1 0 6 が形成され、 当該 P + 型拡散層 1 0 6 によって囲まれた領 域内に、四辺形の複数のN+型拡散領域105と四辺形の複数のP+型拡散領域104を 設けている。なお、P+型拡散領域104はPウェル101よりも高い不純物濃度を有す

るものとする。ここで、異なる導電型の拡散領域間には素子分離領域(絶縁領域)102

(3)

50

が形成され、それぞれの拡散領域を絶縁しているものとする。なお、d1はd2よりも大きく、例えばd1=4µm、d2=0.5µmと設定されている。また、複数のN+型拡散領域105と複数のP+型拡散領域104との間隔は、すべてd2とされているものとする。また、図示していないが、複数のN+型拡散領域105はカソードとして互いに接続され、複数のP+型拡散領域はアノードとして互いに接続されている。 【0012】

複数のN+型拡散領域105と複数のP+型拡散領域104とは、それぞれ隣り合う拡 散領域間で異なる導電型となるように千鳥状に配置されている。このように四辺形の拡散 領域が千鳥状に配置されることにより、N+型拡散領域とP+型拡散領域とは、常に対向 している構成となるため周囲長を大きくすることができる。ここで、周囲長とは図2に点 線で示すように、他導電型の拡散領域と対向している辺の長さの総計を意味している。な お、図2では、簡単のため、y列に拡散層を交互に3列並べ、×列に拡散層を交互に5列 並べたものを例にした。拡散層の一辺が1μmである場合には、この例では、点線で表示 された22辺が対応するため、周囲長22μmとなる。

【0013】

次に、従来技術と実施例との、 E S D 耐量、 面積、 周囲長の関係について説明する。 【 0 0 1 4 】

図 8 (a)において、従来構造では、横方向 A を 1 / 2 a、 a、 2 a [µm]と変え、縦 方向 B を a [µm]とした 3 パターンについて面積、周囲長を求め、 E S D 耐量をシミュレ ートした。ただし、 X = A + d 1 × 2 (上下分)、 Y = B + d 1 × 2 (左右分)で計算し ている。なお、 d 1 = 4 µmとした。その結果、図 8 (a)の従来構造に示されるような 結果が得られた。このとき、シミュレートの結果として E S D が 4 / 5 × (X × Y で表さ れる面積) + 5 0 0 の直線で表すことができる。

【0015】

これに対して、実施例の構造では、 a [µm]の正方形の拡散層をX行で3、7、15列 と変え、Y列は9列にした3パターンについて面積、周囲長を求め、ESD耐量をシミュ レートした。ただし、X = X行数×a+d1×2+d2×(X行数-1)、Y = Y列数× a+d1×2+d2×(Y列数-1)で計算している。その結果、図8(a)の新規構造 に示される結果が得られた。このとき、シミュレートの結果として、ESDは2×(X× Yで表される面積)-400で表すことができる。

**[**0016**]** 

これらの結果をESD耐量を縦軸に、レイアウト面積を横軸にしてプロットすると、図 8(b)に示されるような線分が得られる。この結果から、MIL規格においてESD耐 量が1000V以上必要な場合には、新規構造の方が、小さな面積で構成することができ ることがわかる。また、通常、静電気に対する耐圧としては2000V程度が必要となる ため、ESD耐量2000Vでこれらのレイアウト面積を比較すると実施例の構造では、 約1150µm2であるのに対し、従来のものでは2000µm2を超えてしまうことが わかる。

[0017]

なお、実施例の構造において、X行が3、Y列が9の構成では、ESD耐量が減少して 40 いるが、これは、各拡散層間の距離d2が0.5µmと短く設定されているためと考えら れるが、X行が15、Y列が9の構成では、d2が0.5µmであってもESD耐量が大 きくなっていることから、拡散層の数を増加させることによって、個々の拡散層に流れる 電流を緩和することができるためESD耐量を向上させることができると考えられる。ま た、従来の構成のものとの条件を同一にするため、d1を4µmとしているが、d1を各 拡散層の間隔と同じ0.5µmとすれば、面積を変える(増加させる)ことなく、X行及 びY列の拡散層の数を増加させることができる。拡散層の数が増加したことに応答して、 周囲長を増加させることができ、周囲長が増加するとESD耐量が向上する。したがって 、従来と比較して少ない面積でもESD耐量を向上させることが可能である。

20

10

図4に、従来の構造と、実施例の構造とにおける、電圧と電流との関係をシミュレート した結果を、電流(A)を縦軸に、電圧(V)を横軸にしたグラフで示す。ここでは、面 積がほぼ同一で、周囲長がZ[µm]の従来構造のものと、周囲長が従来構造の4倍である 4 × Z[µm]の実施例構造のものとを比較した。

[0019]

この図4に示されるように、ダイオードがブレイクダウンしたときの動作抵抗は、従来 構造のものより、実施例の構造のほうが小さくなる。そのため、ダイオードの耐電流が増 加し、結果としてESD耐量が大きくなる。

[0020]

上記実施例では、四辺形の拡散層を千鳥状に配置していたが、 P + 型拡散層 5 0 4 と N 10 + 拡散層 5 0 5 の形状は図 5 のように円形にしても良い。なお、 d 1 、 d 2 は上記実施例 と同様のため説明を省略する。円形は、各拡散層の大きさが小さくなってきたときに有効 である。

【0021】

また、図6に示すように、P+型拡散層604とN+型拡散層605とを三角形によっ て構成しても良い。この場合、各拡散層を四辺形で構成した場合よりも大きな周囲長を得 ることができ、更にEDS耐量を向上させることが可能となる。なお、d1、d2は上記 実施例と同様のため説明を省略する。

[0022]

さらに、図7に示すように、P+型拡散層とN+型拡散層とを六角形で構成することに 20 より、リング状のP+型拡散層103で囲まれた領域を有効に活用することができる。な お、最外周に配置される拡散層は、図7に示すように、六角形を切った形(例えば半分に 切った形)で構成すると、効率が良い。また、六角形の拡散層を配置する場合には、領域 704に示すように縦方向にPNが交互に配置される構成でも、領域705に示すように 縦方向横方向にPNが交互になるよう配置される構成でも、周囲長は同一となるため、い ずれの構成でも良い。

【図面の簡単な説明】

【図1】(a)本発明の実施例によるダイオードの平面図。 (b)本発明の実施例によるダ イオードのI-I断面図。

【図2】図1の実施例における周囲長を説明するための平面図。

【図3】(a)従来の構造と、実施例の構造との面積、周囲長、ESD耐量の数値表。

- (b)従来の構造と、実施例の構造とのESD耐量とレイアウト面積のグラフ。
- 【図4】従来の構造と、実施例の構造とのブレークダウン電圧と電流のグラフ。
- 【図5】実施例の第1の変形例の平面図。
- 【図6】実施例の第2の変形例の平面図。
- 【図7】実施例の第3の変形例の平面図。

【図8】(a)従来のダイオードの平面図。 (b)従来のダイオードのI-I断面図。

【符号の説明】

 $\begin{bmatrix} 0 & 0 & 2 & 4 \end{bmatrix}$ 

40

30

100247
100 P型半導体基板
101 P型拡散層(Pウェル)
102 素子分離領域(LOCOS)
103 リング状P+型拡散層
104、504、604 P+型拡散層
105、505、605 N+型拡散層
106 TiSi
107 コンタクト







【図3】 (a) 徒張様 ESDOHEMO 耐量(V) D=4/%面積) [µm] a+2\*d1 [µ m2] [+2d1 Xa 周囲長 BSD(+BM) [μm] 前量[V] 5+8d2) 42\*a 1+8d2) 144\*a BSD=2(面積)-40 04.007) 面積 [Ju m2] +2d2X9a+ (8)] 1000 レイアウト面積[μm<sup>2</sup>]

【図4】





504 505 d1 (P) P. N N N Ρ N Р





【図7】





