(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第5151258号 (P5151258)

(45)発行日 平成	3 平成25年2月27日 (2013. 2. 27)				平成24年12月14日	∃ (2012.12.14)
(51) Int.Cl.		FI				
HO1L 21/	8234 (2006.01)	HO1L	27/06	1 O 2 A		
HO1L 27/	06 (2006.01)	HO1L	27/04	G		
HO1L 21/	822 (2006.01)	HO1L	27/08 :	331D		
HO1L 27/	04 (2006.01)	HO2M	3/155	F		
HO1L 27/	08 (2006.01)	HO1L	29/91	А		
				請求項の数	5 (全 29 頁)	最終頁に続く
(21) 出願番号	特願2007-148749 (F	2007-148749)	(73)特許権:	者 00000674	7	
(22)出願日	平成19年6月5日(20	07.6.5)		株式会社リ	-	
(65) 公開番号	特開2008-277719(F	2008-277719A)		東京都大田	区中馬込1丁目3	番6号
(43) 公開日	平成20年11月13日	(2008.11.13)	(74)代理人	100085464		
審査請求日	平成22年2月10日 (2	2010.2.10)		弁理士 野	口 繁雄	
(31) 優先権主張番	号 特願2006-165589 (F	2006-165589)	(72)発明者	大塚 正也		
(32) 優先日	平成18年6月15日(2	2006.6.15)		東京都大田	区中馬込1丁目3	番6号 株式
(33) 優先権主張国	日本国(JP)			会社リコー	内	
(31) 優先権主張番	号 特願2007-90883 (P2	2007-90883)	(72)発明者	上田 佳徳		
(32)優先日	平成19年3月30日(2	2007.3.30)		東京都大田	区中馬込1丁目3	番6号 株式
(33) 優先権主張国	日本国(JP)			会社リコー	内	
			 審査官 	宇多川 勉		

最終頁に続く

(54) 【発明の名称】昇圧型DC-DCコンバータ用の半導体装置及び昇圧型DC-DCコンバータ

(57)【特許請求の範囲】

【請求項1】

同一半導体基板にスイッチング素子とダイオード素子を備え、

前記スイッチング素子は、ソース拡散層と、前記ソースとは反対導電型で前記ソース拡 散層の側面及び底面を包んで形成されたチャネル拡散層と、前記ソース拡散層と同じ導電 型で前記チャネル拡散層の外側に前記チャネル拡散層に隣接して形成されたドレイン拡散 層とを備え、ゲート電極直下の前記チャネル拡散層表面をチャネル領域とするLDMOS トランジスタであり、

前記ダイオード素子は、コレクタを構成するコレクタ拡散層と、前記コレクタ拡散層と は反対導電型で前記コレクタ拡散層の表面側に形成されたベースを構成するベース拡散層 と、前記コレクタ拡散層と同じ導電型で前記ベース拡散層の表面側に形成されたエミッタ を構成するエミッタ拡散層とを備えた縦型バイポーラトランジスタ構造からなり、前記べ ースと前記コレクタが接続され、前記ベースと前記エミッタとの間で形成されたダイオー ド素子であり、

前記ダイオード素子は、前記ベース拡散層と同じ導電型で前記ベース拡散層の表面側に 形成されたベースコンタクト拡散層を備え、

前記ベースコンタクト拡散層は前記エミッタ拡散層とは間隔をもって前記エミッタ拡散 層の周囲を囲って形成されており、

前記コレクタ拡散層と同じ導電型で前記コレクタ拡散層の表面側に形成されたコレクタ コンタクト拡散層を備え、

20

<u>前記エミッタ拡散層と前記コレクタコンタクト拡散層の間に配置されている前記ベース</u> コンタクト拡散層の部分は前記コレクタコンタクト拡散層に隣接して形成されており、

前記スイッチング素子のドレインと前記ダイオード素子のアノードが接続されたスイッ チング端子と、

前記ダイオード素子のカソードが接続された出力端子を備え、

前記スイッチング端子にはコイルが接続され、前記出力端子には容量素子の一端が接続 される昇圧型DC-DCコンバータ用の半導体装置。

【請求項2】

同一半導体基板にスイッチング素子とダイオード素子を備え、

<u>前記スイッチング素子は、ソース拡散層と、前記ソースとは反対導電型で前記ソース拡</u> <u>散層の側面及び底面を包んで形成されたチャネル拡散層と、前記ソース拡散層と同じ導電</u> 型で前記チャネル拡散層の外側に前記チャネル拡散層に隣接して形成されたドレイン拡散 層とを備え、ゲート電極直下の前記チャネル拡散層表面をチャネル領域とするLDMOS トランジスタであり、

前記ダイオード素子は、コレクタを構成するコレクタ拡散層と、前記コレクタ拡散層と は反対導電型で前記コレクタ拡散層の表面側に形成されたベースを構成するベース拡散層 と、前記コレクタ拡散層と同じ導電型で前記ベース拡散層の表面側に形成されたエミッタ を構成するエミッタ拡散層とを備えた縦型バイポーラトランジスタ構造からなり、前記ベ ースと前記コレクタが接続され、前記ベースと前記エミッタとの間で形成されたダイオー

ド素子であり、

前記ダイオード素子は、

前記コレクタ拡散層と同じ導電型で前記コレクタ拡散層の表面に形成されたコレクタコンタクト拡散層と、

前記エミッタ拡散層、前記コレクタコンタクト拡散層の間に配置されている前記ベース 拡散層の部分の表面に形成されたLOCOS酸化膜からなるフィールド酸化膜と、

前記フィールド酸化膜直下の前記ベース拡散層に配置された第2ベース拡散層を備え、 前記第2ベース拡散層は前記ベース拡散層よりも濃い不純物濃度をもって<u>おり、</u>

<u>前記スイッチング素子のドレインと前記ダイオード素子のアノードが接続されたスイッ</u> チング端子と、

前記ダイオード素子のカソードが接続された出力端子を備え、

30

20

<u>前記スイッチング端子にはコイルが接続され、前記出力端子には容量素子の一端が接続</u> される昇圧型DC-DCコンバータ用の半導体装置。

【請求項3】

同一半導体基板にスイッチング素子とダイオード素子を備え、

前記スイッチング素子は、ソース拡散層と、前記ソースとは反対導電型で前記ソース拡 散層の側面及び底面を包んで形成されたチャネル拡散層と、前記ソース拡散層と同じ導電 型で前記チャネル拡散層の外側に前記チャネル拡散層に隣接して形成されたドレイン拡散 層とを備え、ゲート電極直下の前記チャネル拡散層表面をチャネル領域とするLDMOS トランジスタであり、

前記ダイオード素子は、コレクタを構成するコレクタ拡散層と、前記コレクタ拡散層と は反対導電型で前記コレクタ拡散層の表面側に形成されたベースを構成するベース拡散層 と、前記コレクタ拡散層と同じ導電型で前記ベース拡散層の表面側に形成されたエミッタ を構成するエミッタ拡散層とを備えた縦型バイポーラトランジスタ構造からなり、前記ベ ースと前記コレクタが接続され、前記ベースと前記エミッタとの間で形成されたダイオー ド素子であり、

前記ダイオード素子は、

前記コレクタ拡散層と同じ導電型で前記コレクタ拡散層の表面に形成されたコレクタコンタクト拡散層と、

前記エミッタ拡散層、前記コレクタコンタクト拡散層の間に配置されている前記ベース 拡散層の部分の表面の一部分に形成されたLOCOS酸化膜からなるフィールド酸化膜を

備え、

前記エミッタ拡散層、前記コレクタコンタクト拡散層の間に配置されている前記ベース 拡散層の部分の表面で前記フィールド酸化膜が形成されていない部分が存在して<u>おり、</u>

<u>前記スイッチング素子のドレインと前記ダイオード素子のアノードが接続されたスイッ</u> チング端子と、

前記ダイオード素子のカソードが接続された出力端子を備え、

<u>前記スイッチング端子にはコイルが接続され、前記出力端子には容量素子の一端が接続</u> される昇圧型DC-DCコンバータ用の半導体装置。

【請求項4】

前記ドレイン拡散層と前記コレクタ拡散層は同じ不純物濃度分布をもつ請求項1から<u>3</u>10のいずれか一項に記載の半導体装置。

【請求項5】

請求項1から4のいずれか一項に記載の半導体装置と、

前記スイッチング端子に一端が接続されたコイルと、

前記出力端子に一端が接続された容量素子を備えた昇圧型DC-DCコンバータ。

【発明の詳細な説明】

【技術分野】

[0001]

本発明は、昇圧型DC-DCコンバータに用いられる、スイッチング素子及びダイオー ド素子を備えた半導体装置ならびにその半導体装置を用いた昇圧型DC-DCコンバータ 20 に関するものである。

【背景技術】

[0002]

近年、携帯電話に代表される電子携帯機器は、爆発的な勢いでさまざまなアプリケーションに応用され、普及している。携帯機器は、その駆動源となる電池(バッテリー)により 駆動されるが、電池の供給電圧よりも高い電圧を用いる場合、昇圧回路を用いる必要があ る。この昇圧回路として、一般的には昇圧型DC-DCコンバータが用いられる。昇圧型 DC-DCコンバータは例えば特許文献1,2に記載されている。

【0003】

図32に昇圧型DC-DCコンバータの回路図を示す。

昇圧型DC-DCコンバータはコイル(インダクタ)201、ダイオード素子203、 スイッチング素子205及び容量素子207を備えている。直流電源209にコイル20 1の一端が接続され、コイル201の他端にダイオード素子203のアノードが接続され ている。コイル201、ダイオード素子203間の接続点Aにスイッチング素子205が 接続され、スイッチング素子205の他端は接地電位(GND)に接続されている。ダイ オード素子203のカソードに容量素子207の一端が接続され、容量素子207の他端 は接地電位に接続されている。ダイオード素子203のカソードが出力端子Bになる。 【0004】

スイッチング素子205をオンすると、直流電源209からコイル201、スイッチン グ素子205、接地電位の順に電流が流れる。スイッチング素子205の抵抗が例えば0 40 (オーム)であれば接続点Aでの電圧は0V(ボルト)であり、ダイオード素子203

には逆バイアスがかかるため、容量素子207の容量電位が出力端子Bに出力される。

スイッチング素子205をオフすると、コイル201の両端に逆起電力が発生し、入力 電圧よりも高い電圧が接続点Aに発生する。このとき、ダイオード素子203は順バイア ス状態になり、直流電源209からコイル201、ダイオード素子203、出力端子Bの 順に電流が流れる。

DC-DCコンバータはスイッチング素子205のオンとオフを繰り返すことにより入 力電圧よりも高い電圧を取り出すことができる。

【0005】

一般に、特許文献2に記載されているように、スイッチング素子としてMOSトランジ ⁵⁰

スタが用いられ、ダイオード素子として外付けのものが用いられる。また、ダイオード素 子として半導体装置にショットキーダイオードを内蔵したものもある。 【特許文献1】特開平9 - 8 4 3 3 3 号公報 【特許文献2】特開2001 - 1 5 4 6 2 7 号公報 【特許文献3】特開2001 - 6 8 5 6 1 号公報 【特許文献4】特開2003 - 8 6 7 9 0 号公報 【発明の開示】

【発明が解決しようとする課題】

[0006]

図32に示したDC - DCコンバータにおいて、スイッチング素子205がオンの状態 では、接続点Aは基本的には0Vであり、出力端子Bでは高電圧になっているため、ダイ オード素子203の逆バイアスリークが問題となる。特に、ダイオード素子としてメタル が半導体層に接続されてなるショットキーダイオードを用いた場合、逆耐圧リーク電流が 多いという問題があった。

また、コイル201の逆起電力は単位時間当りの電流の変化率に比例するため、スイッ チング素子205として高速スイッチができるものが要求される。

さらに、スイッチング素子205がオフの状態では、接続点A及び出力端子Bが高電圧 になるので、MOSトランジスタからなるスイッチング素子205のドレインに高電圧の 逆バイアスが印加されるため、ジャンクションリーク及びオフリーク(Ioff)が発生 すると、A点での電位が徐々に減衰するという問題があった。

20

30

40

10

このような問題はDC-DCコンバータの変換効率の低下を招く。

【0007】

そこで本発明は、同一半導体基板にスイッチング素子とダイオード素子を備え、かつ良 好な変換効率を得ることができる昇圧型DC - DCコンバータ用の半導体装置、及びその 半導体装置を用いたDC - DCコンバータを提供することを目的とするものである。 【課題を解決するための手段】

[0008]

本発明にかかる半導体装置は、同一半導体基板にスイッチング素子とダイオード素子を 備え、上記スイッチング素子は、ソース拡散層と、上記ソースとは反対導電型で上記ソー ス拡散層の側面及び底面を包んで形成されたチャネル拡散層と、上記ソース拡散層と同じ 導電型で上記チャネル拡散層の外側に上記チャネル拡散層に隣接して形成されたドレイン 拡散層とを備え、ゲート電極直下の上記チャネル拡散層表面をチャネル領域とするLDM OSトランジスタであり、上記ダイオード素子は、コレクタを構成するコレクタ拡散層と 、上記コレクタ拡散層とは反対導電型で上記コレクタ拡散層の表面側に形成されたベース を構成するベース拡散層と、上記コレクタ拡散層と同じ導電型で上記ベース拡散層の表面 側に形成されたエミッタを構成するエミッタ拡散層とを備えた縦型バイポーラトランジス タ構造からなり、上記ベースと上記コレクタが接続され、上記エミッタと上記ベースとの 間で形成されたダイオード素子であり、上記スイッチング素子のドレインと上記ダイオー ド素子のアノードが接続されたスイッチング端子にはコイルが接続され、上記出力端子に は容量素子の一端が接続される昇圧型DC- DCコンバータ用の半導体装置である。

LDMOSは例えば特許文献3,4に記載されている。

[0009]

本発明の半導体装置において、上記ダイオード素子は、上記ベース拡散層と同じ導電型 で上記ベース拡散層の表面側に形成されたベースコンタクト拡散層を備え、上記ベースコ ンタクト拡散層は上記エミッタ拡散層とは間隔をもって上記エミッタ拡散層の周囲を囲っ て形成されているようにしてもよい。

さらに、上記コレクタ拡散層と同じ導電型で上記コレクタ拡散層の表面側に形成された コレクタコンタクト拡散層を備え、上記エミッタ拡散層と上記コレクタコンタクト拡散層 の間に配置されている上記ベースコンタクト拡散層の部分は上記コレクタコンタクト拡散 層に隣接して形成されているようにしてもよい。

[0010]

また、上記ダイオード素子は、上記コレクタ拡散層と同じ導電型で上記コレクタ拡散層 の表面に形成されたコレクタコンタクト拡散層と、上記エミッタ拡散層、上記コレクタコ ンタクト拡散層の間に配置されている上記ベース拡散層の部分の表面に形成されたLOC OS酸化膜からなるフィールド酸化膜と、上記フィールド酸化膜直下の上記ベース拡散層 に配置された第2ベース拡散層を備え、上記第2ベース拡散層は上記ベース拡散層よりも 濃い不純物濃度をもっているようにしてもよい。

【0011】

また、上記ダイオード素子は、上記コレクタ拡散層と同じ導電型で上記コレクタ拡散層 ¹⁰ の表面に形成されたコレクタコンタクト拡散層と、上記エミッタ拡散層、上記コレクタコ ンタクト拡散層の間に配置されている上記ベース拡散層の部分の表面の一部分に形成され たLOCOS酸化膜からなるフィールド酸化膜を備え、上記エミッタ拡散層、上記コレク タコンタクト拡散層の間に配置されている上記ベース拡散層の部分の表面で上記フィール ド酸化膜が形成されていない部分が存在しているようにしてもよい。

[0012]

また、上記ドレイン拡散層と上記コレクタ拡散層は同じ不純物濃度分布をもつようにしてもよい。

【0013】

本発明にかかる昇圧型DC-DCコンバータは、本発明の半導体装置と、その半導体装 20 置のスイッチング端子に一端が接続されたコイルと、その半導体装置の出力端子に一端が 接続された容量素子を備えたものである。

【発明の効果】

【0014】

本発明の半導体装置では、昇圧型DC - DCコンバータに用いられ、スイッチング素子 としてLDMOSを備え、ダイオード素子としてPN接合ダイオード素子を備えているよ うにした。本発明の昇圧型DC - DCコンバータでは、本発明の半導体装置と、その半導 体装置のスイッチング端子に一端が接続されたコイルと、その半導体装置の出力端子に一 端が接続された容量素子を備えているようにした。

スイッチング素子としてLDMOSを用いることにより、スイッチング素子のドレイン ³⁰ に高電圧の逆バイアスが印加されたときのリーク電流を低減することができる。

さらに、ダイオード素子として PN 接合ダイオード素子を用いることにより、ショット キーダイオードを用いる場合に比べて逆耐圧リーク電流を低減することができる。

これらにより、昇圧型DC-DCコンバータの変換効率を向上させることができる。 【0015】

本発明の半導体装置において、上記ダイオード素子は、上記ベース拡散層と同じ導電型 で上記ベース拡散層の表面側に形成されたベースコンタクト拡散層を備え、上記ベースコ ンタクト拡散層は上記エミッタ拡散層とは間隔をもって上記エミッタ拡散層の周囲を囲っ て形成されているようにすれば、枠状のベースコンタクト拡散層がない場合に比べて逆バ イアスリーク電流を小さくすることができるので昇圧型DC - DCコンバータの変換効率 をさらに向上させることができる。

[0016]

さらに、上記コレクタ拡散層と同じ導電型で上記コレクタ拡散層の表面側に形成された コレクタコンタクト拡散層を備え、上記エミッタ拡散層と上記コレクタコンタクト拡散層 の間に配置されている上記ベースコンタクト拡散層の部分は上記コレクタコンタクト拡散 層に隣接して形成されているようにしてもよい。

ベースコンタクト拡散層の当該部分をコレクタコンタクト拡散層とは間隔をもって形成 する場合、その間隔を形成するためのイオン注入マスク部分、例えばフォトレジストや、 後述する図22(B)のP型ウエル拡散層(ベース拡散層)29周縁部表面に形成された フィールド酸化膜3aが必要になり、そのイオン注入マスク部分の分だけベース拡散層の

形成領域を大きくしなければならない。これに対し、ベースコンタクト拡散層の当該部分 がコレクタコンタクト拡散層に隣接して形成されている場合、上記イオン注入マスク部分 は必要ない。

したがって、ベースコンタクト拡散層の当該部分がコレクタコンタクト拡散層に隣接し て形成されているようにすれば、ベースコンタクト拡散層の当該部分がコレクタコンタク ト拡散層とは間隔をもって形成されている場合に比べてベース拡散層の形成領域を小さく してダイオード素子の形成面積を小さくすることができ、レイアウト的に有利である。 [0017]

また、ダイオード素子は、コレクタ拡散層と同じ導電型でコレクタ拡散層の表面に形成 されたコレクタコンタクト拡散層と、エミッタ拡散層、コレクタコンタクト拡散層の間に 配置されているベース拡散層の部分の表面に形成されたLOCOS酸化膜からなるフィー ルド酸化膜と、フィールド酸化膜直下のベース拡散層に配置された第2ベース拡散層を備 え、第2ベース拡散層はベース拡散層よりも濃い不純物濃度をもっているようにすれば、 第2ベース拡散層がない場合に比べて逆バイアスリーク電流を小さくすることができるの で昇圧型DC-DCコンバータの変換効率をさらに向上させることができる。この態様は 、ベース拡散層がP型拡散層で形成され、フィールド酸化膜直下のP型不純物がフィール ド酸化膜に吸い出される構成において特に有効である。

[0018]

また、ダイオード素子は、コレクタ拡散層と同じ導電型でコレクタ拡散層の表面に形成 されたコレクタコンタクト拡散層と、エミッタ拡散層、コレクタコンタクト拡散層の間に 20 配置されているベース拡散層の部分の表面の一部分に形成されたLOCOS酸化膜からな るフィールド酸化膜を備え、エミッタ拡散層、コレクタコンタクト拡散層の間に配置され ているベース拡散層の部分の表面でフィールド酸化膜が形成されていない部分が存在して いるようにすれば、エミッタ拡散層、コレクタコンタクト拡散層の間に配置されているべ ース拡散層の部分の表面の全部にフィールド酸化膜が形成されている場合に比べて逆バイ アスリーク電流を小さくすることができるので昇圧型DC - DCコンバータの変換効率を さらに向上させることができる。この態様は、ベース拡散層がP型拡散層で形成され、フ ィールド酸化膜直下のP型不純物がフィールド酸化膜に吸い出される構成において特に有 効である。

[0019]

また、LDMOSのドレイン拡散層とダイオード素子のコレクタ拡散層は同じ不純物濃 度分布をもっているようにすれば、ドレイン拡散層とコレクタ拡散層を同じ不純物注入工 程で形成することができ、両拡散層を別々の工程で形成する場合に比べて製造工程を少な くすることができる。

【発明を実施するための最良の形態】

図1は半導体装置の一実施例のスイッチング素子及びダイオード素子を示す断面図であ る。図2は図1のスイッチング素子を示す図であり、(A)は平面図、(B)は(A)の X - X 位置での断面図、(C)は(A)のY - Y 位置での断面図である。図 3 は図 1 のダ イオード素子を示す図であり、(A)は平面図、(B)は(A)のX-X位置での断面図 、(C)は(A)のY-Y位置での断面図である。図2(B)と図3(B)が図1に対応 している。図4はその実施例の制御回路を構成するMOSトランジスタ及び抵抗素子をL DMOS及びダイオード素子とともに示す断面図である。

[0021]

まず、図2を参照してスイッチング素子について説明する。この実施例ではスイッチン グ素子はNチャネル型LDMOSによって形成されている。平面図(A)ではフィールド 酸化膜及び電解緩和用酸化膜の図示を省略している。

基板抵抗が例えば20 cm程度のP型半導体基板(Psub)1表面に、LOCOS (Local Oxidation of Silicon)法により形成された素子分離用のフィールド酸化膜3が 形成されている。

10

30

[0022]

L D M O S 領域の半導体基板1にN型ウエル拡散層(ドレイン拡散層、NW1)5が形成されている。N型ウエル拡散層5の表面側にP型ボディ拡散層(チャネル拡散層、PB)7が形成されている。P型ボディ拡散層7の表面側にN型ソース拡散層(N+)9とP型高濃度拡散層(P+)11が形成されている。P型高濃度拡散層11はP型ボディ7の電位をとるためのものである。N型ソース拡散層9はP型ボディ拡散層7の周縁部とは間隔をもち、かつ、P型高濃度拡散層11を囲って枠状に形成されている。

【0023】

N型ウエル拡散層5の表面側にN型ウエル拡散層5よりも濃いN型不純物濃度をもつラ イトリーN型ウエル拡散層(LNW)13が形成されている。ライトリーN型ウエル拡散 層(LNW)13はP型ボディ拡散層7を囲って枠状に形成されている。

ライトリーN型ウエル拡散層13の表面側にPボディ拡散層7とは間隔をもってN型高 濃度拡散層(N+)15が形成されている。

N型ウエル拡散層 5、ライトリーN型ウエル拡散層 1 3 及びN型高濃度拡散層 1 5 は L DMOSのドレインを構成する。

【0024】

図2(B)に示すように、N型ソース拡散層9、P型高濃度拡散層11間のN型ウエル 拡散層5上及びP型ボディ拡散層7上にまたがってゲート酸化膜17が形成されており、 さらにその上にポリシリコンからなるゲート電極19が形成されている。ゲート電極19 下のP型ボディ拡散層7表面がチャネル領域となる。ライトリーN型ウエル拡散層13上 に電界緩和用酸化膜21が形成されている。ゲート電極19はゲート酸化膜17上から電 界緩和用酸化膜21に延伸して形成されている。

20

10

ゲート電極19の電界緩和用酸化膜21側の側面は、電界緩和用酸化膜21のN型高濃 度拡散層15側の端部とは間隔をもって電界緩和用酸化膜21上に配置されている。電界 緩和用酸化膜21はフィールド酸化膜3とは別途形成されたものであり、ゲート酸化膜1 7よりも厚い膜厚をもち、電界緩和用酸化膜21の厚み方向の断面形状は略台形に形成さ れている。なお、電界緩和用酸化膜21は略台形の断面形状をもつものに限定されるもの ではなく、例えばフィールド酸化膜3を電界緩和用酸化膜として用いることもできる。 【0025】

N型ウエル拡散層 5 の周囲の半導体基板 1 表面側に P 型ウエル拡散層 2 3 が形成されて いる。 P 型ウエル拡散層 2 3 の表面側に N 型ウエル拡散層 5 の形成領域を囲って P 型ボデ ィ拡散層 2 5 が形成されている。 P 型ウエル拡散層 2 3 及び P 型ボディ拡散層 2 5 は L D M O S を他の素子と電気的に分離するためのものである。 P 型ウエル拡散層 2 3 及び P 型 ボディ拡散層 2 5 の表面はフィールド酸化膜 3 で覆われている。

[0026]

次に、図3を参照してダイオード素子について説明する。この実施例ではダイオード素 子は縦型バイポーラトランジスタ構造からなり、ベースとコレクタが接続され、ベースと エミッタとの間で形成されたダイオード素子によって形成されている。平面図(A)では フィールド酸化膜の図示を省略している。

【0027】

フィールド酸化膜3で囲まれたダイオード素子領域の半導体基板1にN型ウエル拡散層 (コレクタ拡散層、NW1)27が形成されている。N型ウエル拡散層27の表面側にP 型ウエル拡散層(ベース拡散層、PW-DI)29が形成されている。P型ウエル拡散層 29の表面側にN型ボディ拡散層(エミッタ拡散層、NB)31が形成されている。N型 ボディ拡散層31の表面側にN型ボディ拡散層31よりも濃いN型不純物濃度をもつN型 高濃度拡散層(N+)33が形成されている。

[0028]

この実施例では、 N型ボディ拡散層31及びN型高濃度拡散層33は平面形状が長方形 に形成されており、 P型ウエル拡散層29内に2つのN型ボディ拡散層31及びN型高濃 度拡散層33の組がその長手方向に沿った同一直線上に互いに間隔をもって配置されてい 40

る。 P型ウエル拡散層29も平面形状が長方形であり、 P型ウエル拡散層29はN型ボディ拡散層31及びN型高濃度拡散層33の長手方向と同じ方向に長手方向をもっている。 【0029】

N型ウエル拡散層27内に、P型ウエル拡散層29の長手方向に沿ってP型ウエル拡散 層29とは間隔をもってN型ウエル拡散層(NW2)35が形成されている。N型ウエル 拡散層35はN型ウエル拡散層27よりも濃いN型不純物濃度をもっている。N型ウエル 拡散層27の表面側でN型ウエル拡散層35上にN型ウエル拡散層35に接してN型高濃 度拡散層(コレクタコンタクト拡散層、N+)37が形成されている。N型高濃度拡散層 37はN型ウエル拡散層35よりも濃いN型不純物濃度をもっている。

P型ウエル拡散層29の表面側に、P型ウエル拡散層29の長手方向とは直交する方向 にP型高濃度拡散層(ベースコンタクト拡散層、P+)39が形成されている。P型高濃 度拡散層39はP型ウエル拡散層29よりも濃いP型不純物濃度をもつ。P型高濃度拡散 層39はN型ボディ拡散層31の長手方向の両端に対応してその両端とは間隔をもって配 置されている。

[0031]

N型高濃度拡散層33、N型高濃度拡散層37間のN型ボディ拡散層31及びP型ウエ ル拡散層29の表面は、フィールド酸化膜3aで覆われている(図3(B)参照。)。ま た、N型高濃度拡散層33、P型高濃度拡散層39間のN型ボディ拡散層31及びP型ウ エル拡散層29の表面はフィールド酸化膜3bで覆われている(図3(C)参照。)。フ ィールド酸化膜3a,3b下にN型ボディ拡散層31とは重複しないようにP型フィール ドドープ層41が形成されている。

20

10

[0032]

N型ウエル拡散層27の周囲の半導体基板1表面側に、LDMOS形成領域と同様にP 型ウエル拡散層23及びP型ボディ拡散層25が形成され、それらの表面はフィールド酸 化膜3で覆われている。ダイオード素子の周囲のP型ウエル拡散層23及びP型ボディ拡 散層25の表面側でフィールド酸化膜3の直下にP型フィールドドープ層41が形成され ている。

【0033】

図1に示すように、LDMOSのN型高濃度拡散層15(ドレイン)はスイッチング端 ³⁰ 子43に接続されている。ダイオード素子のP型ウエル拡散層29(ベース)とN型高濃 度拡散層37(コレクタ)もスイッチング端子43に接続されている。

ダイオード素子のN型高濃度拡散層33(エミッタ)は出力端子45に接続されている。

L D M O S の N 型 ソース 拡散 層 9 及び P 型 高 濃度 拡散 層 1 1 (チャネル 拡散 層)は接地 電位 (G N D) に接続されている。

LDMOSのゲート電極19には制御信号が入力される。

[0034]

図4を参照して制御回路を構成するMOSトランジスタ及び抵抗素子について説明する。 。

LDMOS領域及びダイオード素子領域とは異なる領域にNチャネル型MOSトランジスタ(以下NMOSという。)領域が設けられている。NMOS領域の半導体基板1の表面側にP型ウエル拡散層(PW)47が形成されている。NMOS領域はフィールド酸化膜3及びフィールドドープ層41によって他の素子領域と分離されている。この実施例ではNMOSはLDD(lightly doped drain)構造をもち、二重拡散構造のN型ソース及びドレイン拡散層49、ゲート酸化膜51、ゲート電極53及びサイドウォール55を備えている。ただし、NMOSはLDD構造のものに限定されるものではない。

L D M O S 領域、ダイオード素子領域及び N M O S 領域とは異なる領域に P チャネル型 M O S トランジスタ(以下 P M O S という。)領域が設けられている。 P M O S 領域の半

(8)

導体基板1の表面側にN型ウエル拡散層(NW2)57が形成されている。PMOSの形 成領域はフィールド酸化膜3によって他の素子領域と分離されている。PMOSはLDD 構造をもち、二重拡散構造のP型ソース及びドレイン拡散層59、ゲート酸化膜61、ゲ ート電極63及びサイドウォール65を備えている。ただし、PMOSはLDD構造のも のに限定されるものではない。

【 0 0 3 6 】

ここで、MOSトランジスタとしてNMOSとPMOSを1種類ずつ備えているが、これに限定されるものではなく、互いにトランジスタ特性が異なるNMOSとPMOSを複数種類ずつ備えているようにしてもよい。制御回路を構成するMOSトランジスタとしては、半導体装置に一般に用いられるMOSトランジスタであればどのようなMOSトランジスタであってもよい。

【0037】

フィールド酸化膜3上にポリシリコンからなる抵抗素子67が形成されている。抵抗素 子67の側面にはサイドウォール69が形成されている。

[0038]

図5は本発明の半導体装置を備えた昇圧型DC-DCコンバータの一実施例を示す回路 図である。この実施例は4つのLED(light emitting diode)を点灯させるDC-DC コンバータに本発明を適用したものである。

ICチップ(昇圧型DC - DCコンバータ用の半導体装置)71は、スイッチング端子 (SW)43、出力端子(Vout)45、電源端子(Vin)73、GND端子(GN 20 D)75及びフィードバック端子(FD)77を備えている。

【 0 0 3 9 】

電源端子73と接地電位(GND)の間に直流電源79が接続されている。直流電源7 9とスイッチング端子43の間にコイル81が接続されている。出力端子45と接地電位 (GND)の間に容量素子83と直列LED回路85が並列に接続されている。直列LE D回路85は4つのLEDが直列に接続されて構成されている。直列LED回路85と接 地電位(GND)の間にフィードバック端子77が接続されている。

【0040】

ICチップ71の内部に、スイッチング素子87、ダイオード素子89及び制御回路9 1が形成されている。制御回路91はフィードバック回路93、PWM(Pulse Width Mo dulation)回路95及びドライブ回路97を備えている。スイッチング素子87は、図1 及び図2を参照して説明したNチャネル型LDMOSによって形成されている。ダイオー ド素子89は図1及び図3を参照して説明した縦型バイポーラ構造のダイオード素子によ って形成されている。制御回路91は図4を参照して説明したMOSトランジスタ及び抵 抗素子によって形成されている。ただし、本発明の半導体装置はこれに限定されるもので はなく、少なくともスイッチング素子、ダイオード素子、スイッチング端子及び出力端子 を備えていればよい。

[0041]

スイッチング素子87のドレイン及びダイオード素子89のアノードはスイッチング端 子43に接続されている。スイッチング素子87のソースはGND端子75に接続されて ⁴⁰ いる。スイッチング素子87のゲートは制御回路91のドライブ回路97に接続されてい る。ダイオード素子89のカソードは出力端子45に接続されている。制御回路91のフ ィードバック回路93にフィードバック端子77が接続されている。

【0042】

図 6 はこの昇圧型 D C - D C コンバータの動作を説明するためのタイミングチャートで ある。

制御回路91によってスイッチング素子87のオンとオフが繰り返される。制御回路9 1はフィードバック端子77からの帰還信号に基づいてスイッチング素子87のオンとオ フを制御する。

【0043】

10

スイッチング素子87がオンされると、直流電源79からコイル81、スイッチング端 子43、スイッチング素子87、GND端子75、接地電位の順に電流が流れる。このと き、ダイオード素子89には逆バイアスがかかるため、容量素子83の容量電位が直列L ED回路85に出力される。

スイッチング素子87がオフされると、コイル81の両端に逆起電力が発生し、入力電 圧よりも高い電圧がスイッチング端子43に発生する。このとき、ダイオード素子89は 順バイアス状態になり、直流電源79からコイル81、スイッチング端子43、ダイオー ド素子89、出力端子45、直列LED回路85の順に電流が流れる。

スイッチング素子87のオンとオフを繰り返すことにより入力電圧よりも高い電圧を取り出すことができる。

【0044】

このように、本発明の半導体装置及びDC - DCコンバータによれば、スイッチング素 子としてLDMOSを用い、ダイオード素子としてPN接合ダイオード素子を用いるので 、リーク電流を低減することができ、昇圧型DC - DCコンバータの変換効率を向上させ ることができる。

【0045】

図7から図18は図4の半導体装置の製造工程を説明するための断面図である。図7から図18の工程を表すかっこ付き数字は後述する工程(1)から(36)に対応している。また、後述する工程(37)は図4を参照して説明する。以下の工程では半導体基板表面に、熱酸化膜の形成と除去による凹凸が形成されるが、図面ではその凹凸は図示していない。図4及び図7から図18を参照して製造方法の例を説明する。下記の工程ではRCA洗浄など、工程の説明を一部省略している。

20

10

[0046]

(1)半導体基板1の表面にバッファ酸化膜(図示は省略)を250 (オングストローム)の膜厚に形成し、さらにその上にシリコン窒化膜101を1000 の膜厚に形成する。

[0047]

(2) LDMOS形成領域及びダイオード素子形成領域に対応する開口部をもつフォトレジスト103を形成する。フォトレジスト103をマスクにしてシリコン窒化膜101を エッチング除去する。フォトレジスト103をマスクにして、N型不純物であるリンイオン(印)を注入エネルギーは160keV、ドーズ量は3.4×10¹² cm⁻²の条件で 注入する。

30

40

[0048]

(3)フォトレジスト103を除去する。1180、14.5時間の条件で熱拡散処理 を行なってLDMOS形成領域にN型ウエル拡散層5を形成し、ダイオード素子形成領域 にN型ウエル拡散層27を形成する。このとき、LDMOS形成領域及びダイオード素子 形成領域の表面にシリコン酸化膜が形成される。このように、N型ウエル拡散層5(ドレ イン拡散層)とN型ウエル拡散層27(コレクタ拡散層)は同時に形成されるので同じ不 純物濃度分布をもつ。

【0049】

(4)ダイオード素子形成領域に対応する開口部をもつフォトレジスト105を形成する 。フォトレジスト105をマスクにして、ダイオード素子形成領域のN型ウエル拡散層2 7表面に形成されたシリコン酸化膜を除去する。

[0050]

(5)フォトレジスト105を除去する。熱酸化処理を施してN型ウエル拡散層27の表面にバッファ酸化膜(図示は省略)を形成する。ダイオード素子形成領域のP型ウエル拡 散層29(図3参照。)に対応する開口部をもつフォトレジスト107を形成する。フォ トレジスト107をマスクにして、P型不純物であるボロンイオン(×印)を注入エネル ギーは30keV、ドーズ量は1.5×10¹³cm⁻²の条件で注入する。 【0051】 (6)フォトレジスト107を除去する。1150 、3.5時間の条件で熱拡散処理を 施してN型ウエル拡散層27の表面側にP型ウエル拡散層29を形成する。 【0052】

(7)ダイオード素子形成領域のN型ウエル拡散層35(図3参照。)とPMOS形成領 域に対応する開口部をもつフォトレジスト109を形成する。フォトレジスト109をマ スクにして、PMOS形成領域のシリコン窒化膜101をエッチング除去する。このとき 、ダイオード素子形成領域でフォトレジスト109の開口部内に露出したシリコン酸化膜 の表面側の一部分も除去される。フォトレジスト109をマスクにして、リンイオン(印)を注入エネルギーは160keV、ドーズ量は7.7×10¹² cm⁻²の条件で注入す る。

【0053】

(8)熱酸化処理を施してPMOS形成領域にN型ウエル拡散層57を形成し、ダイオード素子形成領域のN型ウエル拡散層27にN型ウエル拡散層35を形成する。このとき、 N型ウエル拡散層27表面に膜厚が3000 のシリコン酸化膜が形成され、他の領域の シリコン酸化膜は厚膜化される。半導体基板1表面の全面に対してシリコン酸化膜エッチ ング処理を300 だけ施す。

【0054】

(9) L D M O S 形成領域、ダイオード素子形成領域及び P M O S 形成領域の表面に形成 されているシリコン酸化膜をマスクにして、 N M O S 形成領域を含む P 型ウエル形成領域 の半導体基板 1 表面に残存しているシリコン窒化膜 1 0 1 をすべて除去した後、熱酸化処 理を施してバッファ酸化膜(図示は省略)を形成する。 L D M O S 形成領域、ダイオード 素子形成領域及び P M O S 形成領域の表面に形成されているシリコン酸化膜をマスクにし て、ボロンイオン(×印)を注入エネルギーは 2 5 k e V、ドーズ量は 2 . 1 × 1 0¹³ c m⁻²の条件で注入する。

[0055]

(10)1150 、44分の条件で熱拡散処理を施してNMOS形成領域にP型ウエル 拡散層47を形成する。このとき、素子分離用の領域にもP型ウエル拡散層23が形成される。

【0056】

(11)半導体基板1表面に形成されたシリコン酸化膜をすべて除去する。半導体基板1 30
表面の全面にバッファ酸化膜(図示は省略)を形成する。LDMOS形成領域のライトリーN型ウエル拡散層13(図2参照。)に対応する開口部をもつフォトレジスト11を形成する。フォトレジスト111をマスクにして、リンイオン(印)を注入エネルギーは100keV、ドーズ量は2.0×10¹² cm⁻²の条件で注入する。

【0057】

(12)フォトレジスト111を除去する。熱酸化処理を施してLDMOS形成領域のN型ウエル拡散層5にライトリーN型ウエル拡散層13を形成する。このときバッファ酸化膜が厚膜化されてシリコン酸化膜113が3000 の膜厚に形成される。

【0058】

(13) L D M O S 形成領域の電界緩和用酸化膜 2 1 (図 2 参照)に対応するフォトレジ 40 スト 1 1 5 を形成する。

【 0 0 5 9 】

(14)フォトレジスト115をマスクにしてシリコン酸化膜113に対してウェット酸 化処理を施してLDMOS形成領域に電界緩和用酸化膜21を形成する。フォトレジスト 115を除去する。

【0060】

(15)熱酸化処理を施してゲート酸化膜17を250 の膜厚に形成する。ゲート酸化 膜17上にポリシリコン膜117を形成する。ゲート酸化膜17の形成時に電界緩和用酸 化膜21は厚膜化されるが、図1、図2、図4及び図11(15)では便宜上ゲート酸化 膜17と電界緩和用酸化膜21を別々に図示している。

50

10

[0061]

 (16)ポリシリコン膜117上にLDMOSのゲート電極19の形成領域を画定するためのフォトレジスト119を形成する。フォトレジストをマスクにしてポリシリコン膜1 17をパターニングしてLDMOS形成領域のゲート酸化膜17上及び電解緩和用酸化膜 21上にゲート電極19を形成する。

【0062】

(17)フォトレジスト119を除去する。ゲート電極19をマスクにしてゲート酸化膜 17を除去し、ゲート電極19下のみにゲート酸化膜17を残す。その後、バッファ酸化 膜(図示は省略)を形成する。LDMOS形成領域のP型ボディ拡散層7(図2参照。) とLDMOS形成領域の周囲及びダイオード素子形成領域の周囲のP型ボディ拡散層25 (図2及び図3参照。)に対応する開口部をもつフォトレジスト121を形成する。フォ トレジスト121及びゲート電極19をマスクにして、ボロンイオン(×印)を注入エネ ルギーは25keV、ドーズ量は2.1×10¹³cm⁻²の条件で注入する。 【0063】

(18)フォトレジスト121を除去する。ダイオード素子形成領域のN型ボディ拡散層 31(図3参照。)に対応する開口部をもつフォトレジスト123を形成する。ここでは 、フォトレジスト123はN型ウエル拡散層35の外側の辺(N型ウエル拡散層27の周 縁部近傍の辺(図3参照。)に対応する開口部も備えている。フォトレジスト123をマ スクにして、リンイオン(印)を注入エネルギーは100keV、ドーズ量は8.0× 10¹²~20.0×10¹² cm⁻²の条件で注入する。

[0064]

(19)フォトレジスト123を除去する。1100 、140分の条件で熱拡散処理を 施してLDMOS形成領域のN型ウエル拡散層5の表面側にP型ボディ拡散層7を形成し 、LDMOS形成領域の周囲及びダイオード素子形成領域の周囲のP型ウエル拡散層23 にP型ボディ拡散層25を形成し、ダイオード素子形成領域のP型ウエル拡散層29にN 型ボディ拡散層31を形成する。ダイオード素子形成領域においてN型ウエル拡散層35 にリンイオンが注入された部分はリンイオンが濃くなるが、N型ウエル拡散層35として 一体的に図示している。また、この熱拡散処理により熱酸化膜が形成されるが図示は省略 している。

【0065】

(20)上記工程(19)で形成された熱酸化膜上全面にシリコン窒化膜125を形成する。フィールド酸化膜の形成領域を画定するためのフォトレジストを用いてシリコン窒化 膜125をパターニングした後、そのフォトレジストを除去する。

[0066]

(21)フィールドドープ層41(図3及び図4参照。)の形成領域に対応する開口部を もつフォトレジスト127を形成する。フォトレジスト127はダイオード素子形成領域 においてN型ボディ拡散層31にフィールドドープ用の不純物が注入されないようにN型 ボディ拡散層31及びその周囲部を覆っている。フォトレジスト127及びシリコン窒化 膜125をマスクにして、ボロンイオン(×印)を注入エネルギーは15keV、ドーズ 量は3.0×10¹³ cm⁻²の条件で注入する。

【0067】

(22)フォトレジスト127を除去する。1000度、200分の条件で熱酸化処理を 施してフィールド酸化膜3,3a,3b(図3も参照。)を形成する。このとき、上記工 程(21)で注入したボロンイオンが熱拡散されてフィールドドープ層41が形成される

【0068】

(23)半導体基板1全面に酸化膜除去処理を施してフィールド酸化膜3,3a,3bの 厚みを300 だけエッチングする。シリコン窒化膜125を除去する。

【 0 0 6 9 】

(24)熱酸化処理を施してプリゲート酸化膜(図示は省略)を110の膜厚に形成す 50

10

30

る。 N M O S 形成領域に対応する開口部をもつフォトレジスト129を形成する。フォト レジスト129をマスクにして N M O S 形成領域にチャネルドープを行なう。 【0070】

(25)フォトレジスト129を除去する。PMOS形成領域に対応する開口部をもつフ ォトレジスト131を形成する。フォトレジスト131をマスクにしてPMOS形成領域 にチャネルドープを行なう。

【0071】

(26)フォトレジスト131を除去する。RCA洗浄を施した後、920度の温度条件 で熱酸化処理を施してゲート酸化膜用のシリコン酸化膜133を135 の膜厚に形成す る。シリコン酸化膜133上にポリシリコン膜135を3500 の膜厚に形成する。ポ リシリコン膜135にリンイオンを注入エネルギーは30keV、ドーズ量は抵抗素子の 目的の抵抗値に合わせた条件で注入する。シリコン酸化膜133の形成時にフィールド酸 化膜3,3a,3b及び電界緩和用酸化膜21は厚膜化されるが、図16(29)では便 宜上シリコン酸化膜133とフィールド酸化膜3,3a,3b及び電界緩和用酸化膜21 を別々に図示している。

[0072]

(27)ポリシリコン膜135上に高温酸化膜137を2500の膜厚に形成する。写 真製版技術及びエッチング技術を用いて高温酸化膜137をパターニングし、抵抗素子の 抵抗値を決定する領域のポリシリコン膜135の形成領域に対応させて高温酸化膜137 を残す。高温酸化膜137をマスクにして、ポリシリコン膜135上及び高温酸化膜13 7上にリンガラスを堆積し、熱処理を施してポリシリコン膜135にリンイオンを拡散さ せてポリシリコン膜135よりも高濃度のリンイオンを含んだポリシリコン膜139を形 成する。高温酸化膜137下には抵抗素子の抵抗値を決定するポリシリコン膜135が残 存している。その後、リンガラスを除去する。

【0073】

(28)高温酸化膜137を除去する。ポリシリコン膜135,139の上にLDMOS を除くMOSトランジスタのゲート電極及び抵抗素子の形成領域を画定するためのフォト レジスト141を形成する。フォトレジスト141はLDMOS形成領域を覆っている。 【0074】

(29)フォトレジスト141をマスクにしてポリシリコン膜135,139をパターニ 3 ングしてゲート電極53,63及び抵抗素子67を形成する。ゲート電極53下のシリコン酸化膜133はゲート酸化膜51を構成し、ゲート電極63下のシリコン酸化膜133 はゲート酸化膜61を構成する。LDMOS形成領域にポリシリコン膜139が残存している。フォトレジスト141を除去する。熱酸化処理を施してゲート電極53,63、抵抗素子67及びポリシリコン膜139の表面にシリコン酸化膜(図示は省略)を135 の膜厚に形成する。

[0075]

(30) L D M O S 形成領域の P 型高濃度拡散層 1 1 (図2参照。)、 P M O S 形成領域 、 及びダイオード素子形成領域の P 型高濃度拡散層 3 9 (図3参照。)に対応する開口部 をもつフォトレジスト 1 4 3 を形成する。フォトレジスト 1 4 3 を形成するためのレチク ル (フォトマスク)は後述する工程(39)でも用いられる。フォトレジスト 1 4 3 をマ スクにして、ボロンイオン(×印)を注入エネルギーは 1 5 k e V、ドーズ量は 2 .0 × 1 0¹³ c m⁻²の条件で注入する。 L D M O S 形成領域のボロンイオンはポリシリコン膜 1 3 9 に遮られて半導体基板 1 に到達しない。

[0076]

(31)フォトレジスト143を除去する。LDMOS形成領域、ダイオード素子形成領 域及びNMOS形成領域に対応する開口部をもつフォトレジスト145を形成する。フォ トレジスト145はLDMOS形成領域ではP型高濃度拡散層11(図2参照。)を覆っ ている。フォトレジスト145を形成するためのレチクルは後述する工程(37)でも用 いられる。フォトレジスト145をマスクにして、リンイオン(印)を注入エネルギー 10

(14)

は70 k e V、ドーズ量は2.5 x 10¹³ c m⁻²の条件で注入する。LDMOS形成領域 ではリンイオンはポリシリコン膜139に遮られて半導体基板1に到達しない。 [0077](32)フォトレジスト145を除去する。半導体基板1上全面にサイドウォール用の高 温酸化膜を1500 の膜厚に形成し、その高温酸化膜にエッチバック処理を施して、ゲ ート電極53の側面にサイドウォール55を形成し、ゲート電極63の側面にサイドウォ ール65を形成し、抵抗素子67の側面にサイドウォール69を形成する。ポリシリコン 膜139の側面にもサイドウォール147が形成される。 [0078]10 (33)LDMOS形成領域に対応する開口部をもつフォトレジスト149を形成する。 フォトレジスト149をマスクにして、サイドウォール147、ポリシリコン膜139及 びシリコン酸化膜133を除去する。 [0079](34)フォトレジスト149を除去する。上記工程(34)で用いたレチクルを用いて フォトレジスト145を形成する。フォトレジスト145をマスクにして、LDMOS形 成領域、ダイオード素子形成領域及びNMOS形成領域にヒ素イオン(印)を注入エネ ルギーは50keV、ドーズ量は6.0×10¹⁵cm⁻²の条件で注入する。 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$ (35)フォトレジスト145を除去する。900度、1時間、窒素雰囲気の条件で熱拡 散処理を施してヒ素イオンを熱拡散させ、LDMOSトランジスタ形成領域にN型ソース 20 拡散層9及びN型高濃度拡散層15を形成し、ダイオード素子領域にN型高濃度拡散層3 3,37を形成し、NMOS形成領域にN型ソース及びドレイン拡散層49を形成する。 [0081](36)上記工程(33)で用いたレチクルを用いてフォトレジスト143を形成する。 フォトレジスト143をマスクにして、LDMOS形成領域、PMOS形成領域及びダイ オード素子形成領域にボロンイオン(×印)を注入エネルギーは50keV、ドーズ量は 3.0×10¹⁵ cm⁻²の条件で注入する。 [0082](37)フォトレジスト143を除去する。850度、27分の条件で熱拡散処理を施し 30 てボロンイオンを熱拡散させ、LDMOSトランジスタ形成領域にP型高濃度拡散層11 を形成し、ダイオード素子領域にP型高濃度拡散層39(図3参照。)を形成し、PMO S形成領域に P 型 ソース及びドレイン 拡散層 5 9 を形成する (図 4 参照。)。 以上、本発明の半導体装置を製造するための製造方法の例を説明したが、本発明の半導 体装置を製造するための製造方法はこれに限定されるものではない。

[0083]

図19は半導体装置の他の実施例のダイオード素子を示す図であり、(A)は平面図、 (B)は(A)のX-X位置での断面図、(C)は(A)のY-Y位置での断面図である 。図3と同じ部分には同じ符号を付し、それらの部分の説明は省略する。

[0084]

40 このダイオード素子が図3に示したダイオード素子と異なる点は、ベースコンタクト拡 散層を構成するP型高濃度拡散層39aはN型高濃度拡散層37に隣接してN型ボディ拡 散層31及びN型高濃度拡散層33の長手方向にもスリット状(帯状)に形成されて枠状 に形成されている点である。

[0085]

図20に、図3のダイオード素子(スリット無し)と図19のダイオード素子(スリッ ト有り)について、(A)順方向電流の温度特性と、(B)逆バイアスリーク電流の温度 特性を調べた結果を示す。(A)において縦軸は順方向電流(mA)、横軸は温度() を示し、(B)において縦軸は逆バイアスリーク電流(pA(ピコアンペア))、横軸は 温度())を示す。逆バイアスリーク電流はベースとコレクタを短絡させた状態でエミッ タとの間で20Vの電圧を印加した際のリーク電流を測定した。

[0086]

(A) に示すように、順方向電流の温度特性については「スリット有り」も「スリット 無し」も大きな差はない。

(B)に示すように、逆バイアスリーク電流については、図19に示したようにN型ボ ディ拡散層31(エミッタ拡散層)を囲ってP型高濃度拡散層39a(ベースコンタクト 拡散層)を形成する(スリット有り)ことにより、「スリット無し」に比べて逆バイアス リーク電流を小さくすることができる。

[0087]

図21は、図5のDC-DCコンバータのダイオード素子に図19のダイオード素子を 適用したものについて変換効率を調べた結果を示す図である。(A)は本発明のデータを 示し、(B)はダイオード素子として内蔵ショットキーダイオードを備えた比較例のデー タを示す。(A),(B)において縦軸は変換効率(%)を示し、横軸はLED電流(m) A(ミリアンペア))を示す。直流電源として3.6Vのものを用い、コイルとして22 µ H (マイクロヘンリー)のものを用い、環境温度は25度の条件で測定した。変換効率 は(出力部での消費電力(電流×電圧))/(直流電源での消費電力(電流×電圧))に より求めた。

[0088]

LED電流が5mAのとき、比較例(B)では変換効率が70%弱であるのに対し、本 発明(A)では80%程度の変換効率を得ることができるのがわかる。このように、本発 明の半導体装置及びDC-DCコンバータによれば、スイッチング素子としてLDMOS を用い、ダイオード素子としてPN接合ダイオード素子を用いるので、リーク電流を低減 することができ、昇圧型DC-DCコンバータの変換効率を向上させることができる。

20

10

[0089]

図22は半導体装置のさらに他の実施例のダイオード素子を示す図であり、(A)は平 面図、(B)は(A)のX-X位置での断面図、(C)は(A)のY-Y位置での断面図 である。図3及び図19と同じ部分には同じ符号を付し、それらの部分の説明は省略する

[0090]

このダイオード素子が図19に示したダイオード素子と異なる点は、N型ボディ拡散層 31(エミッタ拡散層)とN型高濃度拡散層37(コレクタコンタクト拡散層)の間に配 置されたP型高濃度拡散層39a(ベースコンタクト拡散層)の部分は、N型高濃度拡散 層37とは間隔をもって形成されている点である。

このダイオード素子でも、図19に示したダイオード素子と同様に、「スリット無し」 (図3に示したダイオード素子)に比べて逆バイアスリーク電流を小さくすることができ る。

[0091]

図23は、図5のDC-DCコンバータのダイオード素子に図22のダイオード素子を 適用したものについて変換効率を調べた結果を示す図である。縦軸は変換効率(%)を示 し、横軸はLED電流(mA)を示す。直流電源として3.6Vのものを用い、コイルと して22µH(マイクロヘンリー)のものを用い、環境温度は25度の条件で測定した。 変換効率は(出力部での消費電力(電流×電圧))/(直流電源での消費電力(電流×電 圧))により求めた。

40

30

[0092]

この実施例でも、LED電流が5mAで80%程度の変換効率を得ることができ、ダイ オード素子としてショットキーダイオードを用いる場合(図21の(B)比較例を参照。)に比べてリーク電流を低減して昇圧型DC - DCコンバータの変換効率を向上させるこ とができることがわかる。

[0093]

図24は半導体装置のさらに他の実施例のダイオード素子を示す図であり、(A)は平 面図、(B)は(A)のX-X位置での断面図、(C)は(A)のY-Y位置での断面図 50 である。図3と同じ部分には同じ符号を付し、それらの部分の説明は省略する。 【0094】

このダイオード素子が図3に示したダイオード素子と異なる点は、N型ボディ拡散層(エミッタ拡散層)31、N型高濃度拡散層(コレクタコンタクト拡散層)37の間に配置 されているP型ウエル拡散層(ベース拡散層)29の部分の表面に形成されたフィールド 酸化膜3aの直下のP型ウエル拡散層29にN型ボディ拡散層31及びN型高濃度拡散層 37とは間隔をもって配置されたP型高濃度拡散層(第2ベース拡散層、P)93を備え ている点である。P型高濃度拡散層93はP型ウエル拡散層29よりも濃いP型不純物濃 度をもっている。

【0095】

この実施例によれば、 P 型高濃度拡散層 9 3 がない場合に比べて逆バイアスリーク電流 (コレクタ・エミッタ間のリーク電流)を小さくすることができる。この実施例は、特に 、フィールド酸化膜 3 a 直下の P 型ウエル拡散層 2 9の P 型不純物がフィールド酸化膜 3 a に吸い出される場合に有効である。

[0096]

この実施例では、 P型高濃度拡散層(第2ベース拡散層)93はN型ボディ拡散層(エ ミッタ拡散層)31及びN型高濃度拡散層(コレクタコンタクト拡散層)37とは間隔を もって配置されているが、第2ベース拡散層はN型ボディ拡散層もしくはコレクタコンタ クト拡散層又はその両方に隣接していてもよい。

[0097]

この実施例の構造は、図4及び図7から図18を参照して説明した上記製造方法例の工程(23)と工程(24)の間に下記工程(23-1)を追加することにより形成することができる。

図 2 5 は図 2 4 に示した実施例の製造方法例の工程の一部を説明するための工程断面図 である。図 2 5 を参照して工程(2 3 - 1)を説明する。

【0098】

(23-1)図14を参照して説明した上記工程(22)でフィールド酸化膜3,3a, 3bを形成し、上記工程(23)でシリコン窒化膜125を除去した後、フィールド酸化 膜3a下のP型ウエル拡散層29の位置に開口部をもつフォトレジスト151を形成する 。フォトレジスト151をマスクにして、P型ウエル拡散層29にフィールド酸化膜3a を介してボロンイオン(×印)を例えば注入エネルギーは160keV、ドーズ量は1. 0×10¹² cm⁻²~1.0×10¹³ cm⁻²の条件で注入する。その後、フォトレジスト1 51を除去する(図25では便宜上フォトレジスト151を図示している。) 【0099】

その後、図14~図18及び図4を参照して説明した上記工程(24)~(37)と同 じ工程を行なう。これにより、フィールド酸化膜3aの直下のP型ウエル拡散層29にP 型高濃度拡散層93を形成することができる。なお、P型高濃度拡散層93を形成するた めのボロンイオンの活性化は、そのボロンイオン専用の活性化処理により行なってもよい し、他のイオンの活性化処理と同時に行なってもよい。

[0100]

図26は半導体装置のさらに他の実施例のダイオード素子を示す図であり、(A)は平 面図、(B)は(A)のX-X位置での断面図、(C)は(A)のY-Y位置での断面図 である。図3と同じ部分には同じ符号を付し、それらの部分の説明は省略する。 【0101】

このダイオード素子が図3に示したダイオード素子と異なる点は、フィールド酸化膜3 aは、N型ボディ拡散層(エミッタ拡散層)31、N型高濃度拡散層(コレクタコンタク ト拡散層)37の間に配置されているP型ウエル拡散層(ベース拡散層)29の部分の表 面でN型高濃度拡散層37とは間隔をもって形成されており、N型ボディ拡散層31、N 型高濃度拡散層37の間に配置されているP型ウエル拡散層29の部分の表面でフィール ド酸化膜3aが形成されていない部分が存在している点である。そして、フィールド酸化 10

20



膜 3 a 下の P 型フィールドドープ層 4 1 も N 型高濃度拡散層 3 7 とは間隔をもって形成さ れている。

【0102】

この実施例によれば、N型ボディ拡散層31、N型高濃度拡散層37の間に配置されて いるP型ウエル拡散層29の部分の表面の全部にフィールド酸化膜3aが形成されている 図3に示したダイオード素子に比べて逆バイアスリーク電流(コレクタ-エミッタ間のリ ーク電流)を小さくすることができる。

この実施例は、特に、フィールド酸化膜3 a 直下の P 型ウエル拡散層2 9 の P 型不純物 がフィールド酸化膜3 a に吸い出される場合に有効である。

[0103]

10

この実施例の構造は、図4及び図7から図18を参照して説明した上記製造方法例の工程(20),(31),(34)で用いるフォトマスクの設計を変更することにより形成 することができる。

【0104】

図27~図29は図26に示した実施例の製造方法例の工程の一部を説明するための工 程断面図である。この製造方法例は、図4及び図7から図18を参照して説明した上記製 造方法例とは工程(20),(31),(34)のみが異なる。上記工程(20),(3 1),(34)に対応する工程を工程(20a),(31a),(34a)として説明す る。

[0105]

(20a)上記工程(19)の後、上記工程(20)と同様の工程により、フィールド酸 化膜の形成領域を画定するためのシリコン窒化膜125を形成する。ここで、図27の破 線円部分に示すように、シリコン窒化膜125をP型ウエル拡散層29の一部分の上にも 形成する。工程(20a)はシリコン窒化膜125の形成領域画定用のフォトレジストを 形成するためのフォトマスクのパターンが異なっていること以外は上記工程(20)と同 じである。

続いて上記工程(21),(22)と同じ工程を行なうことにより、図26も参照して 説明すると、N型ボディ拡散層31、N型高濃度拡散層37の間に配置されているP型ウ エル拡散層29の部分の表面でフィールド酸化膜3aが形成されていない部分を形成する ことができる。

【0106】

(31a)上記工程(30)の後、上記工程(31)と同様の工程により、フォトレジス ト145の形成及びリンイオン(印)の注入を行なう。ここで、図28の破線円部分に 示すように、P型ウエル拡散層29にリンイオンが注入されないようにフォトレジスト1 45を形成する。工程(31a)はフォトレジスト145を形成するためのフォトマスク のパターンが異なっていること以外は上記工程(31)と同じである。

これにより、図26も参照して説明すると、N型ボディ拡散層31、N型高濃度拡散層 37の間に配置されているP型ウエル拡散層29の部分でフィールド酸化膜3aが形成さ れていない部分にリンイオンが注入されないようにすることができる。

【0107】

(34a)上記工程(33)の後、上記工程(34)と同様の工程により、フォトレジス ト145の形成及びリンイオン(印)の注入を行なう。ここで、図29の破線円部分に 示すように、P型ウエル拡散層29にリンイオンが注入されないようにフォトレジスト1 45を形成する。工程(34a)はフォトレジスト145を形成するためのフォトマスク のパターンが異なっていること以外は上記工程(34)と同じである。

これにより、図26も参照して説明すると、N型ボディ拡散層31、N型高濃度拡散層 37の間に配置されているP型ウエル拡散層29の部分でフィールド酸化膜3aが形成さ れていない部分にN型高濃度拡散層37が形成されないようにすることができる。 【0108】

その後、図18及び図4を参照して説明した上記工程(35)~(37)と同じ工程を 50

20

30

行なう。これにより、N型ボディ拡散層31、N型高濃度拡散層37の間に配置されているP型ウエル拡散層29の部分の表面でフィールド酸化膜3aが形成されていない部分を 形成することができる。

【0109】

この製造方法例では、図4及び図7から図18を参照して説明した上記製造方法例と比べて、フォトマスクの設計変更だけで図26に示した実施例を形成することができるので、製造工程が増加することはない。

[0 1 1 0 **]**

図26に示した実施例では、N型ボディ拡散層31、N型高濃度拡散層37の間に配置 されているP型ウエル拡散層29の部分の表面で、フィールド酸化膜3aが形成されてい ない部分はN型高濃度拡散層37と隣接しN型ボディ拡散層31とは間隔をもっている部 分であるが、フィールド酸化膜3aが形成されていない部分は、図30に示すようにN型 ボディ拡散層31及びN型高濃度拡散層37とは間隔をもって配置された部分であっても よいし、N型ボディ拡散層31と隣接しN型高濃度拡散層37とは間隔をもっている部分 であってもよい。

[0111]

また、N型ボディ拡散層31、N型高濃度拡散層37の間に配置されているP型ウエル 拡散層29の部分で、P型高濃度拡散層39a又は39bを備えている構造と、フィール ド酸化膜3a下にP型高濃度拡散層93を備えている構造と、フィールド酸化膜3aが形 成されていない部分を備えている構造のうち2つ又は全部を組み合わせてもよい。これら の構造を組み合わせることにより、逆バイアスリーク電流(コレクタ・エミッタ間のリー ク電流)をさらに小さくすることができる。

【0112】

[0113]

図31は、図3、図19、図24、図26に示したダイオード素子について、逆バイア スリーク電流の温度特性を調べた結果を示す。図31において縦軸は逆バイアスリーク電 流(pA(ピコアンペア))、横軸は温度()を示す。逆バイアスリーク電流はベース とコレクタを短絡させた状態でエミッタとの間で20Vの電圧を印加した際のリーク電流 を測定した。また、図24の構造については、P型高濃度拡散層(第2ベース拡散層)9 3を形成するためのボロンイオンのドーズ量が1.0×10¹² cm⁻²のもの(図31中で は、図24(1.0×10¹² cm⁻²)と示す)と1.0×10¹³ cm⁻²のもの(図31中で は、図24(1.0×10¹³ cm⁻²)と示す)について評価した。

30

40

20

この評価結果から、図19の構造、図24(1.0×10¹³ cm⁻²)の構造はほとんど リーク電流が発生しないことがわかった。

また、図24(1.0×10¹² cm⁻²)の構造と図24(1.0×10¹³ cm⁻²)の構造 の比較から、第2ベース拡散層を形成するためのボロンイオンの注入量に応じてリーク電 流量及び温度特性に違いが出ることもわかった。

また、図26の構造(P型ウエル拡散層29表面の一部分でフィールド酸化膜3aが形成されていない構造)は図3の構造(P型ウエル拡散層29表面の全部にフィールド酸化膜3aが形成されている構造)に比べてリーク電流が小さくなることがわかった。

これらの評価から、これらの構造のダイオードは表面のリークが支配的であることがわ かる。

[0114]

以上、本発明の実施例を説明したが、本発明はこれらに限定されるものではなく、寸法、形状、材料、配置、製造工程条件などは一例であり、特許請求の範囲に記載された本発明の範囲内で種々の変更が可能である。

【 0 1 1 5 】

例えば、スイッチング素子としてのLDMOSは、上記実施例に限定されるものではな く、スイッチング素子は、ソース拡散層と、ソースとは反対導電型でソース拡散層の側面 及び底面を包んで形成されたチャネル拡散層と、ソース拡散層と同じ導電型でチャネル拡

(18)

散層の外側にチャネル拡散層に隣接して形成されたドレイン拡散層とを備え、ゲート電極 直下のチャネル拡散層表面をチャネル領域とするLDMOSトランジスタであればよい。 【0116】

また、ダイオード素子は、実施例に限定されるものではなく、コレクタ拡散層と、コレ クタ拡散層とは反対導電型でコレクタ拡散層の表面側に形成されたベース拡散層と、コレ クタ拡散層と同じ導電型でベース拡散層の表面側に形成されたエミッタ拡散層とを備えた 縦型バイポーラトランジスタ構造からなるものであればどのような構造のものであっても よい。

[0 1 1 7 **]**

また、実施例では P型半導体基板を用いているが、 N型半導体基板を用いてもよい。 10 また、実施例ではスイッチング素子は N チャネル型 L D M O S であるが P チャネル型 L D M O S であってもよい。

また、実施例ではダイオード素子はnpnバイポーラトランジスタ構造であるが、pn pバイポーラトランジスタ構造であってもよい。

本発明の半導体装置において、スイッチング素子としてのPチャネル型LDMOS及び Nチャネル型LDMOSとダイオード素子としてのnpnバイポーラトランジスタ構造及 びpnpバイポーラトランジスタ構造の組合せは自由である。なお、例えばLEDを点灯 させるためのDC - DCコンバータなど、DC - DCコンバータの使用方法によっては、 ダイオード素子がnpnバイポーラトランジスタ構造のものに限定されることもある。 【0118】

また、本発明のDC - DCコンバータは、図5に示したものに限定されるものではなく 、LDMOSトランジスタからなるスイッチング素子、縦型バイポーラトランジスタ構造 からなるダイオード素子、スイッチング端子及び出力端子を備えた本発明の半導体装置と 、スイッチング端子に一端が接続されたコイルと、出力端子に一端が接続された容量素子 を備えた昇圧型DC - DCコンバータであれば、どのような構成であってもよい。

【図面の簡単な説明】

【0119】

【図1】半導体装置の一実施例のスイッチング素子及びダイオード素子を示す断面図である。

- 【図2】同実施例のスイッチング素子を示す図であり、(A)は平面図、(B)は(A) のX-X位置での断面図、(C)は(A)のY-Y位置での断面図である。
- 【図3】同実施例のダイオード素子を示す図であり、(A)は平面図、(B)は(A)の X - X位置での断面図、(C)は(A)のY - Y位置での断面図である。

【図4】同実施例の制御回路を構成するMOSトランジスタ及び抵抗素子を上記LDMO S及び上記ダイオード素子とともに示す断面図である。

【図5】本発明の半導体装置を備えた昇圧型DC-DCコンバータの一実施例を示す回路 図である。

【図6】同実施例の動作を説明するためのタイミングチャートである。

【図7】図4の半導体装置の製造工程の最初を説明するための工程断面図である。

- 【図8】同製造工程の続きを説明するための工程断面図である。
- 【図9】同製造工程のさらに続きを説明するための工程断面図である。
- 【図10】同製造工程のさらに続きを説明するための工程断面図である。
- 【図11】同製造工程のさらに続きを説明するための工程断面図である。
- 【図12】同製造工程のさらに続きを説明するための工程断面図である。
- 【図13】同製造工程のさらに続きを説明するための工程断面図である。
- 【図14】同製造工程のさらに続きを説明するための工程断面図である。
- 【図15】同製造工程のさらに続きを説明するための工程断面図である。
- 【図16】同製造工程のさらに続きを説明するための工程断面図である。
- 【図17】同製造工程のさらに続きを説明するための工程断面図である。

20

[【]図18】同製造工程のさらに続きを説明するための工程断面図である。

【図19】半導体装置の他の実施例のダイオード素子を示す図であり、(A)は平面図、 (B)は(A)のX-X位置での断面図、(C)は(A)のY-Y位置での断面図である 【図20】図3のダイオード素子(スリット無し)と図19のダイオード素子(スリット 有り)について、(A)順方向電流の温度特性と、(B)逆バイアスリーク電流の温度特 性を調べた結果を示す図である。 【図21】図5のDC-DCコンバータのダイオード素子に図19のダイオード素子を適 用したものについて変換効率を調べた結果を示す図であり、(A)は本発明のデータを示 し、(B)は比較例のデータを示す。 10 【図22】半導体装置のさらに他の実施例のダイオード素子を示す図であり、(A)は平 面図、(B)は(A)のX-X位置での断面図、(C)は(A)のY-Y位置での断面図 である。 【図23】図5のDC-DCコンバータのダイオード素子に図22のダイオード素子を適 用したものについて変換効率を調べた結果を示す図である。 【図24】半導体装置のさらに他の実施例のダイオード素子を示す図であり、(A)は平 面図、(B)は(A)のX-X位置での断面図、(C)は(A)のY-Y位置での断面図 である。 【図25】図24に示した実施例の製造方法例の工程の一部を説明するための工程断面図 である。 20 【図26】半導体装置のさらに他の実施例のダイオード素子を示す図であり、(A)は平 面図、(B)は(A)のX-X位置での断面図、(C)は(A)のY-Y位置での断面図 である。 【図27】図26に示した実施例の製造方法例の工程の一部を説明するための工程断面図 である。 【図28】図26に示した実施例の製造方法例の工程の一部を説明するための工程断面図 である。 【図29】図26に示した実施例の製造方法例の工程の一部を説明するための工程断面図 である。 【図30】半導体装置のさらに他の実施例のダイオード素子を示す図であり、(A)は平 30 面図、(B)は(A)のX-X位置での断面図、(C)は(A)のY-Y位置での断面図 である。 【図31】図3、図19、図24、図26に示したダイオード素子について、逆バイアス リーク電流の温度特性を調べた結果を示す図である。 【図32】昇圧型DC-DCコンバータを示す回路図である。 【符号の説明】 [0120]N型ウエル拡散層(ドレイン拡散層) 5 7 P型ボディ拡散層(チャネル拡散層) ソース拡散層 9 40 ゲート電極 19 27 N型ウエル拡散層(コレクタ拡散層) 29 P型ウエル拡散層(ベース拡散層) 3 1 N型ボディ拡散層(エミッタ拡散層) 37 N型高濃度拡散層(コレクタコンタクト拡散層) 39,39a P型高濃度拡散層(ベースコンタクト拡散層) 43 スイッチング端子 出力端子 45

93 P型高濃度拡散層(第2ベース拡散層)

(20)













【図4】



- vo







(22)



(23)

JP 5151258 B2 2013.2.27

【図12】

【図13】





【図16】







【図19】







【図21】











【図25】

35 1 25

27

29

31

35

25 23 25

13

7 17 5

17

13

47 41 25

4

57

NR2

2112

2

1

(1-23-1)

NR2















GND

125

出力端子B



フロントページの続き

H 0 1 L

H 0 1 L

H 0 1 L

H 0 1 L

H 0 1 L

H 0 1 L H 0 1 L

H 0 1 L

H 0 2 M

(51)Int.CI.				FΙ		
H 0 2 M	3/155	(2006.01	1)	H 0 1 L	29/78 3	01
H 0 1 L	21/329	(2006.01	1)			
H 0 1 L	29/868	(2006.01	1)			
H 0 1 L	21/336	(2006.01	1)			
H 0 1 L	29/78	(2006.01	1)			
(56)参考文献	特開20	01-1	54627	'(JP,A)		
	特開20	03-0	86790	(JP,A)		
	特開20	00-3	23592	(JP,A)		
	特開20	04-3	1 1 9 9 5	(JP,A)		
	特開平 1	1 - 3 4	5889(JP,A)		
	特開平 1	1 - 1 8	6402(JP,A)		
	特開平 1	0 - 3 3	5678((JP,A)		
	特開20	01-0	68561	(JP,A)		
	実開昭6	51-01	5760(JP,U)		
(58)調査した:	分野(Int.	CI., DBf	名)			
, , <u>,</u> ,	H 0 1 L	. 21	/ 8 2 3 4	Ļ		

21/329

21/336

21/822

27/04 27/06

27/08

29/78

29/868

3/155

D