|--|

(12)特許公報(B2)

(11) 特許番号

特許第5395354号

(P5395354)

(45)発行日	平成26年	1月22日 (2014.1	. 22)		(24)登録日	平成	25年10	月25日	(2013.10.25)
(51) Int.Cl.			F I						
HO1L	21/336	(2006.01)	HO1L	29/78 3	301G				
HO1L	29/78	(2006.01)	H01L	21/28 3	301S				
HO1L	21/28	(2006.01)	HO1L	27/08 3	321D				
HO1L	21/8238	(2006.01)	HO1L	29/58	G				
HO1L	27/092	(2006.01)							
					請求項の数	7	(全 16	頁)	最終頁に続く
(21) 出願番号	-	特願2007-508182	2 (P2007-508182)	(73)特許権者	音 00000423	7			
(86) (22) 出願	E	平成18年3月15日	(2006.3.15)		日本電気株	式会	社		
(86) 国際出願	番号	PCT/JP2006/3051	33		東京都港区	芝五	丁目7番	昏1号	
(87) 国際公開	番号	W02006/098369		(74)代理人	100064621				
(87) 国際公開	日	平成18年9月21日	(2006. 9. 21)		弁理士 山	ЛĪ	政樹		
審査請求	日	平成21年2月12日	(2009.2.12)	(74)代理人	100098394				
審判番号	-	不服2012-19894	(P2012-19894/J1)		弁理士 山	川	茂樹		
審判請求	日	平成24年10月10	日 (2012.10.10)	(72)発明者	田中聖康				
(31) 優先権主	張番号	特願2005-73234	(P2005-73234)		東京都港区	芝五	丁目7者	昏1号	日本電気株
(32)優先日		平成17年3月15日	(2005.3.15)		式会社内				
(33)優先権主	張国	日本国(JP)		(72)発明者	若林 整				
					東京都港区	芝五	丁目7者	●1号	日本電気株
					式会社内				
								最終	8頁に続く

(54) 【発明の名称】半導体装置の製造方法及び半導体装置

(57)【特許請求の範囲】

【請求項1】

半導体基板の表面に成膜されたゲート絶縁膜上にシリコン膜を成膜する工程と、

前記シリコン膜にガリウムをドーピングしてガリウムドープシリコン膜を形成する工程 と、

前記ガリウムドープシリコン膜の熱処理を行う工程と、

熱処理された前記ガリウムドープシリコン膜上に前記ガリウムドープシリコン膜の膜厚 の0.3倍~0.6倍の厚さだけニッケル膜を成膜する工程と、

窒素雰囲気中及び高真空中のいずれかでシンターを行うことにより、前記ニッケル膜が 成膜された前記ガリウムドープシリコン膜をニッケルシリサイド反応させてゲート長が1 50nm以下であるゲート電極を形成する工程と

10

を備え、

熱処理を行う工程の前に、前記シリコン膜及び前記ゲート絶縁膜をパターニングして前 記半導体基板の表面を部分的に露出させる工程と、

前記半導体基板の露出部分にソース・ドレイン拡散領域を形成する工程とをさらに備え

前記ニッケル膜を成膜する工程は、前記ガリウムドープシリコン膜及び前記ソース・ド レイン拡散領域上に前記ニッケル膜を成膜し、

前記ゲート電極を形成する工程は、前記ニッケル膜が成膜された、前記ガリウムドープ シリコン膜及び前記ソース・ドレイン拡散領域を同時にニッケルシリサイド反応させ、前

前記熱処理を行う工程は、前記ガリウムドープシリコン膜及び前記アンチモン等ドープ シリコン膜の熱処理を行い、 10 前記ニッケル膜を成膜する工程は、熱処理された、前記ガリウムドープシリコン膜及び 前記アンチモン等ドープシリコン膜上に前記ニッケル膜を成膜し、 前記ゲート電極を形成する工程は、前記ニッケル膜が成膜された、前記ガリウムドープ シリコン膜及び前記アンチモン等ドープシリコン膜をニッケルシリサイド反応させること を特徴とする請求項1記載の半導体装置の製造方法。 【請求項3】 熱処理する工程では、加熱温度が750~~1100 、加熱時間が20秒以下である ことを特徴とする請求項1または2記載の半導体装置の製造方法。 【請求項4】 熱処理する工程は、前記半導体基板のソース・ドレイン領域に形成されたエクステンシ 20 ョン領域に発生している結晶欠陥を除去するための熱処理を兼ねていることを特徴とする 請求項1~3のいずれか1項に記載の半導体装置の製造方法。 【請求項5】 前記ガリウムドープシリコン膜を形成する工程では、前記ガリウムのドーズ量が5×1 0¹² cm⁻² ~ 5 × 1 0¹⁶ cm⁻²であることを特徴とする請求項1 ~ 4のいずれか1項に記 載の半導体装置の製造方法。 【請求項6】 前記ゲート電極を形成する工程では、加熱温度が350~600 であり、加熱時間 が10秒~10分であることを特徴とする請求項1~5のいずれか1項に記載の半導体装 置の製造方法。 30 【請求項7】 前記半導体基板は、シリコンからなることを特徴とする請求項1~6のいずれか1項に 記載の半導体装置の製造方法。 【発明の詳細な説明】 【技術分野】 [0001]本発明は、半導体装置の製造方法に関し、特に、金属絶縁物半導体電界効果トランジス 夕(MISFET:Metal Insulator Semiconductor Field Effect Transistor)のゲー ト電極をシリサイド材料により形成する半導体装置の製造方法に関する。 【背景技術】 [0002]40 近年、半導体装置の集積密度を高めて性能を向上させるために、半導体装置の構成要素 であるMISFETの微細化が進んでいる。これに伴って、トランジスタのチャネル長も 短くなってきている。しかし、チャネル長が短くなると、トランジスタのしきい値が低下 してリーク電流が増大する短チャネル効果が顕著になってくる。この短チャネル効果を抑 制するために、比例縮小の考え方に基づくスケーリング則に従ったいくつかの方法が提案 されている。ゲート絶縁膜の薄膜化は、その提案の1つに挙げられる。 $\begin{bmatrix} 0 & 0 & 0 & 3 \end{bmatrix}$ これまで、スケーリング則に則ったデバイス性能の向上方針に従っていれば、良好な短 チャネル特性を維持でき、かつ、チャネル長の縮小と低電圧でのチャネル電荷量増加を実

現できたため、低消費電力で高駆動能力を達成することが可能であった。しかし、ゲート

記ソース・ドレイン拡散領域に形成されるニッケルシリサイド膜を前記ゲート電極におけ るニッケルシリサイド膜より薄く形成することを特徴とする半導体装置の製造方法。

前記シリコン膜のn型半導体素子領域にアンチモン、ヒ素及びリンのいずれかをドーピ

前記ガリウムドープシリコン膜を形成する工程は、前記シリコン膜のp型半導体素子領

ングしてアンチモン等ドープシリコン膜を形成する工程をさらに備え、

【請求項2】

域にガリウムをドーピングし、

長が100nmより短いMISFETでは、不純物がドーピングされた多結晶シリコン(Si)ゲート電極が空乏化するため、ゲート絶縁膜を薄膜化しても、高いチャネルキャリ ア濃度が得られ難くなっている。これにより、ゲート絶縁膜が電気的に厚くなることから 、ゲート絶縁膜の薄膜化によるMISFETの駆動能力向上が達成され難くなっている。 【0004】

このようなゲート電極の空乏化の問題を解決するために、ゲート電極を既存の不純物を ドーピングした多結晶シリコンから、シリサイド材料又は金属材料に置き換えることが提 案されている。シリサイド材料と金属材料のどちらを選択するかに関して、現状では、シ リサイド材料が有力と考えられている。以下、その理由について説明する。

金属材料をCMOSプロセスに適用する金属ゲートプロセスの場合、金属ゲート電極の 10 微細加工性及び耐熱性の点で問題がある。これらの問題を回避するには、ソース・ドレイ ン拡散領域を形成した後にゲート電極を形成するゲートラストプロセスが必要と考えられ るが、微細化が困難であることとコスト増が問題である。即ち、微細化に伴って、ゲート 孔にゲート絶縁膜と金属膜を形成する場合の埋め込みが困難となり、さらにそれらの工程 増加により製造コストが増加する。また、n型MISFETとp型MISFETの集積化 には、ゲート電極に別々の金属を用いる必要があり、製造上の問題からゲート絶縁膜の信 頼性低下を招くおそれがある。

【0005】

一方、シリサイドゲート材料をCMOSプロセスに適用するシリサイドゲートプロセスの場合、ゲート電極加工は、これまで培われてきた多結晶シリコンのノウハウが適用でき 20 るため、微細加工性は高い。また、耐熱性に関しても、ソース・ドレイン拡散領域の活性加熱処理前に金属ゲートを形成する金属ゲートプロセスに比べて、熱処理後に形成するシリサイドゲートプロセスの方が耐熱性に関する要求を緩めることができる。これらの理由により、シリサイドゲートプロセスは、次期CMOSプロセスの候補と考えられている。
【0006】

シリサイドゲートプロセスにおいて、ゲート電極にどのシリサイド材料を選択するかは 重要な事項である。シリサイド材料にもいろいろな種類があるが、そのうち、ニッケルシ リサイド(NiSi)は、ゲート絶縁膜との還元性がないため、絶縁膜の信頼性を維持で きることが確認されている。さらに、ニッケルシリサイドは、チタンシリサイド(TiS i₂)のように、細線になると抵抗値が高くなる細線効果が起きず、微細なCMOSのゲ ート電極に適用してもゲート抵抗を十分低く維持できるため、LSIの高速動作性能をさ らに向上できる可能性が高い。これらの理由により、シリサイドゲートプロセスにおいて 、NiSi材料が次期ゲート電極材料の候補と考えられている。

【 0 0 0 7 】

しかし、シリサイドゲートプロセスには、解決すべき課題として、シリサイドゲート電 極の仕事関数を制御することがある。即ち、NiSiゲート電極をCMOSに適用する場 合、NiSi材料の仕事関数をn型MISFET及びp型MISFETのために制御して 集積化するプロセス技術が確立されていないのである。NiSi材料の仕事関数は、約4 .65 e Vである。これに対し、これまでのゲート電極材料である、n⁺型多結晶シリコ ンの仕事関数は約4.17 e V、p⁺型多結晶シリコンの仕事関数は約5.12 e Vであ るから、既存のLSI回路への適用には、既存の多結晶シリコンゲート電極並みの仕事関 数値を目標にNiSiの仕事関数を大幅に変動させる技術が必要となる。 【0008】

ここで、上記仕事関数の意味について説明する。一般的な物質の仕事関数は、自由電子 が平坦で清浄な物質面から真空中に放出されるのに必要な最小エネルギーで定義される。 これに対し、MISFETの分野では、ゲート電極の材料の仕事関数とシリコン基板の仕 事関数との差がMISFETのしきい値電圧を決定するのに大きく影響する。しかし、こ のしきい値電圧は、ゲート絶縁膜内や、ゲート電極とゲート絶縁膜との界面、さらには、 ゲート絶縁膜とシリコン基板との界面のそれぞれにおける固定電荷や界面準位に影響され る。このため、MISFETの分野における「ゲート電極の仕事関数」は、上記した一般 30

的な物質の仕事関数に、上記固定電荷や界面準位の影響をも含めた意味を有している。 [0009]

(4)

以上説明した、既存の多結晶シリコンゲート電極並みの仕事関数値を目標にNiSiの 仕事関数を大幅に変動させる技術について、いくつか提案されている。まず、文献1(J. Kedzierski, et al., "Metal-Gate FinFET and fully-depleted SOI devices using to tal gate silicidation", IEDM technical Digest, 2002, p.247-250)には、ボロン(B)をドーピングした多結晶シリコンをニッケルシリサイド反応させてNiSiゲート電極 を形成する半導体装置の製造方法が記載されている。この製造方法によれば、NiSiゲ ート電極の仕事関数は、4.74eVになる。以下、この技術を第1の従来例と呼ぶ。 [0010]

また、文献2(C. Cabral, Jr., et al., "Dual Workfunction Fully Silicided Metal Gates", 2004 Symposium on VLSI Technology Digest of Technical Papers, 2004, p.1 84-185)には、アルミニウム(A1)をドーピングした多結晶シリコンをニッケルシリサ イド反応させてNiSiゲート電極を形成する半導体装置の製造方法が記載されている。 この製造方法によれば、NiSiの仕事関数は、4.79eVになる。以下、この技術を 第2の従来例と呼ぶ。

[0011]

さらに、文献3 (D. S. Yu, et al., "Fully Silicided NiSi and Germanided NiGeDu al Gates on SiO2 n-and p-MOSFETs", IEEE Electron Device Letters, Vol.24, No.11, Novenber 2003 p.739-741)には、多結晶シリコン膜の換わりにポリゲルマニウム膜を成 膜した後、ニッケルゲルマナイド反応させてNiGeゲート電極を形成する半導体装置の 製造方法が記載されている。この製造方法によれば、NiGeゲート電極の仕事関数は、 5.2 e V まで変化する。以下、この技術を第3の従来例と呼ぶ。

[0012]

なお、文献4(特開平1-138730号)には、nチャネルのMOSトランジスタの ゲート材料として、電子親和力の大きな物質、即ち、B、A1、Ga等をドーピングした p型多結晶シリコン又は、NiSi、NiSi。等のシリサイドを用いる半導体装置が記 載されている。以下、この技術を第4の従来例と呼ぶ。

[0013]

30 また、文献5(特開2003-100770号)には、ゲート電極及びソース・ドレイ ン領域の表層にアンチモン(Sb)やGa等をイオン注入した後、シリコンと反応させて 多結晶シリコン膜とニッケルシリサイドからなるゲート電極を形成する半導体装置の製造 方法が記載されている。以下、この技術を第5の従来例と呼ぶ。

【発明の開示】

【発明が解決しようとする課題】

[0014]

しかし、上記した第1及び第2の従来例では、p⁺型多結晶シリコンと比べて仕事関数 制御が不十分であると思われる。また、仮に、上記した第1及び第2の従来例のように、 NiSiに不純物をドーピングしてp型MISFETを形成した場合でも、NiSiゲー ト電極の仕事関数の違いから、既存の設計値より基板不純物濃度をさらに薄め、しきい値 電圧を低める努力が必要となる。具体的な数値としては、p型MISFETに関しては、 基板不純物濃度を薄めることにより、しきい値電圧を0.3V以上、下げなければならな い。そのため、基板不純物濃度の極端な低濃度化が必要になり、短チャネル特性について 大幅な劣化を招くであろうと予測することができる。

一方、上記した第3の従来例は、СМОSプロセスには適用しにくいという問題がある

[0015]

また、上記した第4の従来例では、専ら隣接するnチャネルのMOSトランジスタを分 離するトレンチ部内面に設けられた補償物質層により、トレンチアイソレーションにおけ るリーク電流減少や短チャネル効果の発生を防止している。従って、上記した第4の従来 10

40

例では、上記した第1~第3の従来例が有するそれぞれの問題を解決できるものではない 。

また、上記した第5の従来例では、ゲート電極の表面及びソース・ドレイン領域の表面 にNi膜及びTiN膜を順次形成した後、これらを反応させてNiSi膜を形成している 。従って、Ni膜及びTiN膜を順次形成する工程と、ゲート電極をサリサイド構造とし た後に残存するNi膜及びTiN膜を除去する工程とが必要であり、工程数が増加すると いう課題があった。さらに、上記した第4及び第5の従来例には、NiSiの仕事関数を 大幅に変動させる技術については、何ら開示も示唆もされていない。

[0016]

本発明はこのような課題を解決するためになされたものであり、その目的は、シリサイ 10 ドゲート電極を備えたMISFET等の半導体装置について、シリサイドゲート電極の仕 事関数を従来よりも大幅に変動できるようにすることにある。

【課題を解決するための手段】

【0017】

このような目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板 の表面に成膜されたゲート絶縁膜上にシリコン膜を成膜する工程と、前記シリコン膜にガ リウムをドーピングしてガリウムドープシリコン膜を形成する工程と、前記ガリウムドー プシリコン膜の熱処理を行う工程と、熱処理された前記ガリウムドープシリコン膜上にガ リウムドープシリコン膜の膜厚の0.3倍~0.6倍の厚さだけニッケル膜を成膜する工 程と、窒素雰囲気中及び高真空中のいずれかでシンターを行うことにより、前記ニッケル 膜が成膜された前記ガリウムドープシリコン膜をニッケルシリサイド反応させてゲート長 が150nm以下であるゲート電極を形成する工程とを備え、熱処理を行う工程の前に、 前記シリコン膜及び前記ゲート絶縁膜をパターニングして前記半導体基板の表面を部分的 に露出させる工程と、前記半導体基板の露出部分にソース・ドレイン拡散領域を形成する 工程とをさらに備え、前記ニッケル膜を成膜する工程は、前記ガリウムドープシリコン膜 及び前記ソース・ドレイン拡散領域上に前記ニッケル膜を成膜し、前記ゲート電極を形成 する工程は、前記ニッケル膜が成膜された、前記ガリウムドープシリコン膜及び前記ソー ス・ドレイン拡散領域を同時にニッケルシリサイド反応させ、前記ソース・ドレイン拡散 領域に形成されるニッケルシリサイド膜を前記ゲート電極におけるニッケルシリサイド膜 より薄く形成することを特徴とする。

30

50

20

【発明の効果】 【0020】

本発明によれば、シリサイドゲート電極を備えたMISFET等の半導体装置について、シリサイドゲート電極の仕事関数を従来よりも大幅に変動できるようになる。その結果、低消費電力で高駆動能力を有する半導体装置を低コストで製造することが可能となる。 【図面の簡単な説明】

【 0 0 2 1 】

【図1A-F】図1A~図1Fは、本発明の実施例1に係る半導体装置の製造方法を示す 工程図である。

【図2】図2は、Gaのドーズ量に対する仕事関数のシフトについての実験結果の一例を 40 示す図である。

【図 3 A - D】図 3 A ~ 図 3 D は、本発明の実施例 2 に係る半導体装置の製造方法を示す 工程図である。

【図 4 A - E】図 4 A ~ 図 4 E は、本発明の実施例 3 に係る半導体装置の製造方法を示す 工程図である。

【発明を実施するための最良の形態】

[0022]

実施例1.

図1A~図1Fは、本発明の実施例1に係る半導体装置の製造方法を示す工程図である。 。本発明の実施例1では、図1Fに示すGaドープNiSiゲート電極11を有するp型 MISFETの製造方法について説明する。以下、順を追ってその製造工程を説明する。 まず、n型の不純物がドーピングされたシリコン(Si)基板1を準備する。このSi 基板1の表面から深さ方向に所定深さ、例えば、300nmの領域におけるn型不純物濃 度は、例えば、5×10¹⁶ cm⁻³ ~ 5×10¹⁸ cm⁻³である。Si基板1上に、公知の LOCOS(Local Oxidation of Silicon)法やSTI(Shallow Trench Isolation)法 などにより図示せぬ素子分離領域を形成した後、熱酸化法又はラジカル酸窒化法によりゲ ート絶縁膜2を成膜する。このゲート絶縁膜2は、シリコン酸化膜又はシリコン酸窒化膜 のどちらであっても良い。また、ゲート絶縁膜2の膜厚は、例えば、0.5nm~5nm 程度である。

【0023】

次に、後にNiSiゲート電極となるべき多結晶シリコン膜3を化学気相成長(CVD : Chemical Vapor Deposition)法を用いてゲート絶縁膜2上に成膜する。その後、この 多結晶シリコン膜3上にイオン注入の保護マスクとなるマスクシリコン酸化膜(第1のマ スク)4をCVD法を用いて成膜する。ここで、多結晶シリコン膜3の膜厚は、例えば、 75nmであり、マスクシリコン酸化膜4の膜厚は、例えば、50nmである。また、マ スクシリコン酸化膜4は、材料としてシリコン酸化膜の換わりに同等の膜厚を有するシリ コン窒化膜を用いても良い。以上説明した製造工程により、図1Aに示す中間製造物が製 造される。

【0024】

次に、リゾグラフィー技術を用いてゲート電極をパターニングし、ドライエッチング法 ²⁰ を用いてマスクシリコン酸化膜4、多結晶シリコン膜3及びゲート絶縁膜2に対して垂直 性の高いエッチングを行って、Si基板1の表面を部分的に露出させる。次に、Si基板 1の露出部分にエクステンション領域5を形成するために、Bやフッ化ボロン(BF₂) などのp型不純物をイオン注入する。エクステンション領域5の深さは、例えば、20n mであり、また不純物濃度は、例えば、1×10¹⁹ cm⁻³~1×10²¹ cm⁻³である。以 上説明した製造工程により、図1Bに示す中間製造物が製造される。

【0025】

次に、サイドウォール6を形成する。サイドウォール6の構造としては、例えば、シリ コン酸化膜の単層構造又はシリコン窒化膜の単層構造が考えられる。まず、シリコン酸化 膜の単層構造によりサイドウォール6を形成した場合、Gaドープ多結晶シリコン膜10 をニッケルシリサイド化する前に、Gaドープ多結晶シリコン膜10上に成膜されたマス クシリコン窒化膜をエッチングで取り除く必要がある。このとき、エッチング溶液として 、サイドウォール6のシリコン酸化膜に対するエッチング選択性が高いリン酸溶液を用い れば、マスクシリコン窒化膜を完全に取り除くことができる一方、サイドウォール6を残 すことができる。しかし、コバルトシリサイド(CoSi₂)からなるソース・ドレイン シリサイド膜7を形成する前の処理において、フッ化水素酸(HF)溶液処理によりシリ コン酸化膜がエッチングされるため、ソース・ドレインシリサイド膜7が接合深さの浅い エクステンション領域5の上に形成される。これにより、ソース又はドレインと基板電極 が導通してしまい、接合リーク電流の増加が懸念される。一方、シリコン窒化膜の単層構 造によりサイドウォール6を形成した場合、サイドウォール6とエクステンション領域5 との接触面で界面荒れが発生する可能性があり、このことがエクステンション領域5の抵 抗増加を招くおそれがある。

【0026】

しかし、以上説明した2つの問題は、シリコン酸化膜とシリコン窒化膜の積層構造によ リサイドウォール6を形成することで解決することができる。以下、サイドウォール6の 形成手順について説明する。まず、シリコン酸化膜をCVD法を用いて均等に、かつ、等 方的(コンフォーマル)に成膜する。成膜されたシリコン酸化膜の膜厚は、例えば、10 nmである。次に、シリコン窒化膜をCVD法を用いてコンフォーマルに成膜する。成膜 したシリコン窒化膜の膜厚は、例えば、70nmである。その後、ドライエッチング法を 用いて、成膜したシリコン酸化膜及びシリコン窒化膜の厚さの分だけを垂直性の高いエッ 30

10

チングで取り除く。上記の例では、サイドウォール6の側壁膜厚は、80nmになる。 【0027】

次に、Si基板1の露出部分にソース・ドレイン拡散領域8を形成するために、例えば、BやBF₂など、周期表の第111族の元素からなるp型不純物のイオン注入を行う。ソース・ドレイン拡散領域8に注入されたp型不純物の不純物濃度は、例えば、1×10¹⁹ cm⁻³~1×10²² cm⁻³である。ソース・ドレイン拡散領域8の接合深さは、例えば、100 nmである。なお、多結晶シリコン膜3は、マスクシリコン酸化膜4に覆われている。従って、エクステンション領域5を形成する際と、このソース・ドレイン拡散領域8を形成する際とにそれぞれ行われたイオン注入では、多結晶シリコン膜3には不純物はほとんど注入されていない。このため、多結晶シリコン膜3へのp型不純物の注入量は、後述する工程で多結晶シリコン膜3に注入されるガリウム(Ga)の注入量に比べて、2桁以上低い値にすることができる。

【0028】

次に、注入した不純物を電気的に活性化させるために、急速加熱(RTA: Rapid Ther mal Annealing)処理法を用いて、所定の加熱温度(例えば、900 ~1100)及 び所定の加熱時間(例えば、20秒以下)という条件の下において、上記したイオン注入 が終了した中間製造物についてアニールを行う。次に、ソース・ドレイン拡散領域8の表 面に、NiSi、CoSi₂、TiSi₂のいずれかからなるソース・ドレインシリサイド 膜7を形成する。

【0029】

以下、ソース・ドレインシリサイド膜 7 の形成手順について、CoSi₂を例にとって、説明する。まず、アニールが終了した中間製造物の表面を、硫酸(H₂SO₄)と過酸化水素水(H₂O₂)とを3:1の割合で混合した混合液(SPM:sulfuric acid/hydrogen peroxide/mix)(以下、「SPM溶液」と称する。)で洗浄した後、アンモニア(NH4OH)と過酸化水素水(H₂O₂)と純水(H₂O)とを1:1:5の割合で混合したSC-1溶液で洗浄することにより、清浄する。

【0030】

次に、上記清浄後の中間製造物をHF溶液に浸漬させ、ソース・ドレイン拡散領域8の 表面に形成された自然酸化膜を完全に除去した後、超純水で洗浄し、乾燥させる。次に、 上記自然酸化膜が除去された状態の中間製造物の表面に、スパッタ法又は蒸着法を用いて 、Co膜を、例えば、1nm~20nm程度だけ成膜する。その後、窒素雰囲気中又は例 えば、1mTorr以下の真空中で、所定の加熱温度(例えば、650~800)及 び所定の加熱時間(例えば、10秒~10分)という条件の下において、シンターを行う 。このシンター工程は、必要であれば、例えば、700 の低温シンターと、例えば、8 00 の高温シンターとの2回の工程に分けて行っても良い。このシンター工程で発生し た余剰な反応生成物等は、上記SPM溶液又は、塩酸(HC1)と過酸化水素水(H₂O₂)と純水(H₂O)とを1:1:6の割合で混合したSC-2溶液のいずれかで除去する 。このとき、上記したように、多結晶シリコン膜3は、マスクシリコン酸化膜4に覆われ ているため、シリサイド化せず、ソース・ドレイン拡散領域8の表面にだけ、ソース・ド レインシリサイド膜7が形成される。以上説明した製造工程により、図1Cに示す中間製 造物が製造される。

【0031】

次に、図1Cに示す中間製造物の表面に、プラズマCVD法を用いて、シリサイドマス ク酸化膜(第2のマスク)9を、例えば、400 以下の低温で成膜する。シリサイドマ スク酸化膜9を低温で成膜する理由は、ソース・ドレインシリサイド膜7の熱安定性を維 持するためである。シリサイドマスク酸化膜9の膜厚は、10000nm~50000n m程度あれば良い。シリサイドマスク酸化膜9の表面は、下地であるソース・ドレインシ リサイド膜7の凹凸の影響を受けて平坦ではない。そこで、化学的機械的研磨(CMP: Chemical Mechanical Polishing)を行い、シリサイドマスク酸化膜9の表面を平坦化す るとともに、マスクシリコン酸化膜4を除去して多結晶シリコン膜3の表面が現れるまで 10



研磨を行う。

【0032】

これにより、図1Dに示すように、ソース・ドレイン拡散領域8の表面は、シリサイド マスク酸化膜9で覆われている一方、多結晶シリコン膜3の表面が現れた状態になる。次 に、表面が現れた多結晶シリコン膜3にイオン注入法を用いてGaをドーピングすること により、Gaドープ多結晶シリコン膜10を形成する。この場合の注入エネルギーは、G aイオンが多結晶シリコン膜3を突き抜けてSi基板1に到達しない程度であれば良く、 例えば、5keVである。また、Gaのドーズ量は、Gaドープ多結晶シリコン膜10を ニッケルシリサイド化したときに所期の仕事関数が得られるように、例えば、5×10¹² cm⁻²~5×10¹⁶ cm⁻²の間で条件を設定すれば良い。

(8)

【0033】

次に、RTA処理法を用いて、所定の加熱温度(例えば、750 ~1100)及び 所定の加熱時間(例えば、20秒以下)という条件の下において、上記したGaイオンの 注入が終了した中間製造物、特に、Gaドープ多結晶シリコン膜10について熱処理を行 う。この熱処理は、ニッケルシリサイドの仕事関数シフトに必要な前処理である。図2は 、Gaのドーズ量に対する仕事関数のシフトについての実験結果の一例を示している。こ の実験では、上記熱処理は、加熱温度を950 とし、加熱時間を10秒とした。以上説 明した製造工程により、図1Dに示す中間製造物が製造される。

【0034】

次に、GaドープNiSiゲート電極11を形成する。以下、GaドープNiSiゲート電極11の形成手順について説明する。まず、図1Dに示す中間製造物をHF溶液に浸 漬させ、Gaドープ多結晶シリコン膜10の表面に形成された自然酸化膜を完全に除去し た後、超純水で洗浄し、乾燥させる。このとき、シリサイドマスク酸化膜9もHF溶液に よりエッチングされるが、シリサイドマスク酸化膜9の膜厚は、Gaドープ多結晶シリコ ン膜10上の自然酸化膜の膜厚に比べて十分に厚いため、シリサイドマスク酸化膜9は、 このHF処理後も残存している。

[0035]

次に、上記自然酸化膜が除去された状態の中間製造物の表面に、スパッタ法、蒸着法あるいはCVD法を用いて、Ni膜12を、例えば、Gaドープ多結晶シリコン膜10の膜厚の0.3倍~0.6倍の厚さだけ成膜する(図1E参照)。その後、窒素雰囲気中又は例えば、1mTorr以下の真空中で、所定の加熱温度(例えば、350~600))及び所定の加熱時間(例えば、10秒~10分)という条件の下において、シンターを行うことにより、GaドープNiSiゲート電極11を形成する。このシンター工程で発生した余剰な反応生成物等は、上記SPM溶液等で除去する。以上説明した製造工程により、図1Fに示す半導体装置、即ち、GaドープNiSiゲート電極11を有するp型MISFETが製造される。

[0036]

本発明の実施例1では、図1D及び図1Fに示すように、ソース・ドレインシリサイド 膜7とGaドープNiSiゲート電極11とを別々にシリサイド化している。これにより 、ソース・ドレイン拡散領域8では接合リーク電流が増加しないようにソース・ドレイン シリサイド膜7を比較的薄く製造することができる一方、ゲート電極としては、厚いGa ドープNiSiゲート電極11を形成することができる。また、ソース・ドレイン拡散領 域8にNiSiに比べ高温まで熱安定性の高いCoSi₂を用いた場合には、プラズマC VD法を用いてシリサイドマスク酸化膜9を成膜する際に加わる熱に対して、ソース・ド レインシリサイド膜7の安定性を維持することができる。

従って、本発明の実施例1によれば、製造工程の工程数は増加するが、サリサイドプロ セスを用いることなく、後にゲート電極となるべき多結晶シリコン膜3だけを選択的にニ ッケルシリサイド化することにより、ゲート長によるNiSi組成比依存性を改善するこ とができ、安定なNiSiゲート電極を形成することができる。また、ゲート絶縁膜の薄 膜化によるMISFETの駆動能力向上を達成することができる。 10

20



【0037】

また、本発明の実施例1によれば、ゲート絶縁膜2とGaドープNiSiゲート電極1 1との少なくとも界面部分にGaがドーピングされている。そして、この界面部分におけ るGaの濃度は、1×10¹⁷ cm⁻³以上であって、Si結晶中のGa固溶限界濃度以下で ある。また、この界面部分におけるGaは、ゲート絶縁膜2中に存在して、固定電荷又は トラップ準位となるものである。従って、本発明の実施例1によれば、GaドープNiS iゲート電極11の仕事関数を、Gaのドープ量に応じて、通常のニッケルシリサイドの 仕事関数である4.66 e Vからp⁺型多結晶シリコンの仕事関数である5.17 e V並 みにまで大幅に変動させることができる。

(9)

【0038】

実施例2.

図3A~図3Dは、本発明の実施例2に係る半導体装置の製造方法を示す工程図である 。本発明の実施例2では、リソグラフィー技術を用いて、図3Dに示す、上記実施例1で 説明したGaドープNiSiゲート電極を有するp型MISFET21と、上記文献2に 開示されているアンチモン(Sb)等をドーピングしたNiSiゲート電極を有するn型 MISFET22とからなるCMOSを集積化する製造方法について、説明する。

【0039】

以下では、 n型MISFET22のNiSiゲート電極を製造する際に、 Sbをドーピングする例について説明するが、 ヒ素(As)又はリン(P)をドーピングしても良い。 なお、 図3Aに示す製造工程より前の製造工程については、上記実施例1で説明した、 図 1A~図1Cに示す製造工程と同様である。従って、 図3A~図3Dにおいて、 図1A~ 図1Fの各部に対応する部分には同一の符号を付け、その説明を省略する。ただし、 図3 A~図3Dには、上記実施例1で説明及び図示をともに省略した素子分離領域23を図示 している。また、 n型MISFET領域22のSi基板24の表面から深さ方向の、例え ば、300 nmの領域には、 p型不純物が、例えば、5×10¹⁶ cm⁻³~5×10¹⁸ cm

[0040]

以下、順を追って上記CMOSの製造工程を説明する。図1Dに示すイオン注入法を用 いたGaのイオン注入前に、図3Aに示すように、リソグラフィー技術を用いて、 n 型M ISFET領域22をレジストマスク25で覆った後、Gaをドーピングする。 これにより、 p 型MISFET領域21の表面が現れた多結晶シリコン膜3にGaがドー ピングされ、Gaドープ多結晶シリコン膜10が形成される。この場合の注入エネルギー は、Gaイオンが多結晶シリコン膜3を突き抜けてSi基板24に到達しない程度であれ ば良く、例えば、5keVである。また、Gaのドーズ量は、Gaドープ多結晶シリコン 膜10をニッケルシリサイド化したときに所期の仕事関数が得られるように、例えば、5 ×10¹² c m⁻² ~ 5 × 1 0¹⁶ c m⁻²の間で条件を設定すれば良い。以上説明した製造工程 により、図3Aに示す中間製造物が製造される。

【0041】

次に、レジストマスク25を剥離した後、同様にリソグラフィー技術を用いて、 p型M ISFET領域21をレジストマスク26で覆い、Sbをドーピングする。これにより、 n型MISFET領域22の表面が現れた多結晶シリコン膜3にSbがドーピングされ、 Sbドープ多結晶シリコン膜27が形成される。この場合の注入エネルギーは、Sbイオ ンが多結晶シリコン膜3を突き抜けてSi基板24に到達しない程度であれば良く、例え ば、10keVである。以上説明した製造工程により、図3Bに示す中間製造物が製造さ れる。

【0042】

次に、RTA処理法を用いて、所定の加熱温度(例えば、750 ~1100)及び 所定の加熱時間(例えば、20秒以下)という条件の下において、上記したGaイオン及 びSbイオンの注入が終了した中間製造物、特に、Gaドープ多結晶シリコン膜10及び Sbドープ多結晶シリコン膜27について熱処理を行う。この熱処理は、ニッケルシリサ 10

20



イドの仕事関数シフトに必要な前処理である。

【0043】

次に、GaドープNiSiゲート電極11及びSbドープNiSiゲート電極28を同 時に形成する。以下、GaドープNiSiゲート電極11及びSbドープNiSiゲート 電極28の形成手順について説明する。まず、図3Bに示す中間製造物をHF溶液に浸漬 させ、レジストマスク26と、Gaドープ多結晶シリコン膜10及びSbドープ多結晶シ リコン膜27の表面にそれぞれ形成された自然酸化膜とを完全に除去した後、超純水で洗 浄し、乾燥させる。このとき、シリサイドマスク酸化膜9もHF溶液によりエッチングさ れるが、シリサイドマスク酸化膜9の膜厚は、Gaドープ多結晶シリコン膜10及びSb ドープ多結晶シリコン膜27上の自然酸化膜の膜厚に比べて十分に厚いため、シリサイド マスク酸化膜9は、このHF処理後も残存している。

【0044】

次に、上記自然酸化膜が除去された状態の中間製造物の表面に、スパッタ法、蒸着法あるいはCVD法を用いて、Ni膜29を、例えば、Gaドープ多結晶シリコン膜10及びSbドープ多結晶シリコン膜27の膜厚の0.3倍~0.6倍の厚さだけ成膜する(図3C参照)。その後、窒素雰囲気中又は例えば、1mTorr以下の真空中で、所定の加熱温度(例えば、350~600)及び所定の加熱時間(例えば、10秒~10分)という条件の下において、シンターを行うことにより、GaドープNiSiゲート電極11及びSbドープNiSiゲート電極28を形成する。このシンター工程で発生した余剰な反応生成物等は、上記SPM溶液等で除去する。以上説明した製造工程により、図3Dに示す半導体装置、即ち、GaドープNiSiゲート電極11を有するp型MISFETと、SbドープNiSiゲート電極28を有するn型MISFETとからなるCMOSが製造される。

【0045】

このように、本発明の実施例2によれば、上述した実施例1に係る半導体装置の製造方法で得られる効果を損なうことなく、CMOSを集積化することができる。また、本発明の実施例2によれば、リソグラフィー技術を用いるだけでシリサイドゲートCMOSを集積化することができるので、他のゲートラストプロセスによる金属ゲートCMOSと比較して、コストメリットと絶縁膜信頼性が高いと言える。

[0046]

実施例3.

図4A~図4Eは、本発明の実施例3に係る半導体装置の製造方法を示す工程図である 。本発明の実施例3では、図4Eに示すGaドープNiSiゲート電極11を有するp型 MISFETの製造方法について説明する。本発明の実施例3では、ソース・ドレイン拡 散領域の表面及びゲート電極の表面を同時にシリサイド化するサリサイド(Salicide: Se If-Aligned Silicide)プロセスを適用している。このサリサイドプロセスをMISFE Tの製造方法に適用した場合、ゲート電極上に成膜されるNi膜の膜厚とソース・ドレイ ン拡散領域上に成膜されるNi膜の膜厚とが等しくなるため、Niシンター工程を経てそ れぞれ形成されるゲート電極上のNiSi膜の膜厚と、ソース・ドレイン拡散領域上のN iSi膜の膜厚とが等しくなる。

[0047]

しかし、ゲート長が150 n m以下になると、サリサイドプロセスをMISFETの製 造方法に適用した場合、ゲート電極上のNiSi膜の膜厚の方がソース・ドレイン拡散領 域上のNiSi膜の膜厚より厚くなる傾向にある。そこで、本発明の実施例3では、この 現象を積極的に利用している。即ち、上記したように、サリサイドプロセスをMISFE Tの製造方法に適用することにより、ソース・ドレイン拡散領域上のNiSi膜の膜厚が ゲート電極上のNiSi膜の膜厚より薄くなる。このため、ソース・ドレイン拡散領域で は、ソース又はドレインと基板電極とが導通することに起因する接合リーク電流の増加を 抑制することができるとともに、ゲート電極となるべき多結晶シリコン膜のすべてをニッ ケルシリサイド化することができる。 10

20

[0048]

以下、順を追ってサリサイドプロセスをMISFETの製造方法に適用した製造工程を 説明する。まず、n型の不純物がドーピングされたSi基板31を準備する。このSi基 板31の表面から深さ方向に所定深さ、例えば、300nmの領域におけるn型不純物濃 度は、例えば、5×10¹⁶ cm⁻³~5×10¹⁸ cm⁻³である。Si基板31上に、公知 のLOCOS法やSTI法などにより図示せぬ素子分離領域を形成した後、熱酸化法又は ラジカル酸窒化法によりゲート絶縁膜32を成膜する。このゲート絶縁膜32は、シリコ ン酸化膜又はシリコン酸窒化膜のどちらであっても良い。また、ゲート絶縁膜32の膜厚 は、例えば、0.5nm~5nm程度である。

【0049】

次に、後にNiSiゲート電極となるべき多結晶シリコン膜33をCVD法を用いてゲート絶縁膜32上に成膜する。ここで、多結晶シリコン膜33の膜厚は、例えば、10 nm~100 nm(好ましくは、50 nm)である。次に、多結晶シリコン膜33にイオン注入法を用いてGaをドーピングすることにより、Gaドープ多結晶シリコン膜34を形成する。この場合の注入エネルギーは、Gaイオンが多結晶シリコン膜33を突き抜けてSi基板31に到達しない程度であれば良く、例えば、5 k e Vである。また、Gaのドーズ量は、Gaドープ多結晶シリコン膜34をニッケルシリサイド化したときに所期の仕事関数が得られるように、例えば、5 × 10¹² cm⁻²~5 × 10¹⁶ cm⁻²の間で条件を設定すれば良い。以上説明した製造工程により、図3Aに示す中間製造物が製造される。

次に、Gaドープ多結晶シリコン膜34上にイオン注入の保護マスクとなるマスクシリ コン酸化膜35をCVD法を用いて成膜する。ここで、マスクシリコン酸化膜35の膜厚 は、例えば、70nmである。次に、リゾグラフィー技術を用いてゲート電極をパターニ ングし、ドライエッチング法を用いてマスクシリコン酸化膜35、Gaドープ多結晶シリ コン膜34及びゲート絶縁膜32に対して垂直性の高いエッチングを行って、Si基板3 1の表面を部分的に露出させる。

【0051】

ここで、マスクシリコン酸化膜35は、材料としてシリコン酸化膜のかわりに同等の膜 厚を有するシリコン窒化膜を用いても良い。ただし、イオン注入の保護マスクとしてシリ コン窒化膜(以下、「マスクシリコン窒化膜」と称する。)を用いた場合、図4Cに示す サイドウォール37の材料は、シリコン酸化膜を用いなければならない。以下、その理由 を説明する。即ち、サイドウォール37の材料としてシリコン酸化膜を用いた場合、Ga ドープ多結晶シリコン膜34をニッケルシリサイド化する前に、Gaドープ多結晶シリコ ン膜34上に成膜されたマスクシリコン窒化膜をエッチングで取り除く必要がある。 このとき、エッチング溶液として、サイドウォール37のシリコン酸化膜に対するエッチ ング選択性が高いリン酸溶液を用いれば、マスクシリコン窒化膜を完全に取り除くことが できる一方、サイドウォール37を残すことができる。しかし、CoSi。からなるソー ス・ドレインシリサイド膜7を形成する前の処理において、HF溶液処理によりシリコン 酸化膜がエッチングされるため、ソース・ドレインシリサイド膜41が接合深さの浅いエ クステンション領域36の上に形成される。これにより、ソース又はドレインと基板電極 が導通してしまい、接合リーク電流の増加が懸念される。そこで、この接合リーク電流の 増加を招かないようにするために、サイドウォール37を残す必要がある。 [0052]

ー方、マスクシリコン酸化膜35の材料としてシリコン酸化膜を用いた場合、マスクシ リコン酸化膜35の材料としてシリコン窒化膜を用いた場合とは逆の理由により、サイド ウォール37の材料は、シリコン窒化膜を用いなければならない。そして、Gaドープ多 結晶シリコン膜34上に成膜されたマスクシリコン酸化膜35をエッチングで取り除く際 のエッチング溶液として、HF溶液を用いると良い。ただし、サイドウォール37とエク ステンション領域36との接触面で界面荒れが発生する可能性があり、このことがエクス テンション領域36の抵抗増加を招くおそれがある。そのような場合には、シリコン酸化 20

10

30

膜とシリコン窒化膜とを積層した積層サイドウォールを用いると良い。以下の説明では、 マスクシリコン酸化膜35の材料としてシリコン酸化膜を用いた場合について説明する。 【0053】

(12)

次に、Si基板31の露出部分にエクステンション領域36を形成するために、BやB F₂などのp型不純物をイオン注入する。エクステンション領域36の深さは、例えば、 2 0 n mであり、また不純物濃度は、例えば、1×10¹⁹ c m⁻³~1×10²¹ c m⁻³であ る。なお、エクステンション領域36は、上記p型不純物のイオン注入により結晶欠陥が 発生している場合があるため、この結晶欠陥を除去するための熱処理工程を施しても良い 。上記したように、Gaドープ多結晶シリコン膜34に熱処理を行うことにより、Gaド ープ多結晶シリコン膜34をニッケルシリサイド化すると、仕事関数をGaのドープ量に 応じて、通常のニッケルシリサイドの仕事関数である4.66eVからp⁺型多結晶シリ コンの仕事関数である5.17eV並みにまで変化させることができる。従って、上記結 晶欠陥を除去するための熱処理工程をGaドープ多結晶シリコン膜34に必要な熱処理と して実施できるので、工程数の増加を抑えることができる。以上説明した製造工程により 、図4Bに示す中間製造物が製造される。

【0054】

次に、サイドウォール37を形成する。サイドウォール37の構造としては、上記した 理由により、シリコン酸化膜とシリコン窒化膜の積層構造を採用する。以下、サイドウォ ール37の形成手順について説明する。まず、シリコン酸化膜をCVD法を用いてコンフ ォーマルに成膜する。成膜されたシリコン酸化膜の膜厚は、例えば、10nmである。次 に、シリコン窒化膜をCVD法を用いてコンフォーマルに成膜する。成膜したシリコン窒 化膜の膜厚は、例えば、70nmである。その後、ドライエッチング法を用いて、成膜し たシリコン酸化膜及びシリコン窒化膜の厚さの分だけを垂直性の高いエッチングで取り除 く。上記の例では、サイドウォール37の側壁膜厚は、80nmになる。 【0055】

次に、Si基板31の露出部分にソース・ドレイン拡散領域38を形成するために、例 えば、BやBF₂など、周期表の第111族の元素からなるp型不純物のイオン注入を行う。 ソース・ドレイン拡散領域38に注入されたp型不純物の不純物濃度は、例えば、1×1 0¹⁹ cm⁻³~1×10²² cm⁻³である。ソース・ドレイン拡散領域38の接合深さは、例 えば、100 nmである。なお、Gaドープ多結晶シリコン膜34は、マスクシリコン酸 化膜35に覆われている。従って、エクステンション領域36を形成する際と、このソー ス・ドレイン拡散領域38を形成する際とにそれぞれ行われたイオン注入では、Gaドー プ多結晶シリコン膜34には不純物はほとんど注入されていない。このため、Gaドープ 多結晶シリコン膜34へのp型不純物の注入量は、Gaの注入量に比べて、2桁以上低い 値にすることができる。以上説明した製造工程により、図4Cに示す中間製造物が製造さ れる。

[0056]

次に、図4Cに示す中間製造物をHF溶液に浸漬させ、マスクシリコン酸化膜35を全 て除去した後、不純物の活性化アニールを行う。上記したエクステンション領域36への p型不純物のイオン注入によりエクステンション領域36に発生している結晶欠陥除去の ための熱処理工程を行わなかった場合でも、この活性化アニール工程により、ニッケルシ リサイド化前のGaドープ多結晶シリコン膜34の熱処理を実施することができる。 この熱処理は、上記したRTA処理法であり、所定の加熱温度(例えば、900 ~11 00)及び所定の加熱時間(例えば、20秒以下)という条件の下において行う。 【0057】

次に、上記アニールが終了した中間製造物をHF溶液に浸漬させ、マスクシリコン酸化 膜35、ソース・ドレイン拡散領域38の表面に形成された自然酸化膜及びGaドープ多 結晶シリコン膜34の表面に形成された自然酸化膜を全て除去した後、超純水で洗浄し、 乾燥させる。次に、上記自然酸化膜が除去された状態の中間製造物の表面に、スパッタ法 、蒸着法あるいはCVD法を用いて、Ni膜39を、例えば、15nm~20nmの厚さ 10

20

30

だけ成膜する(図4D参照)。その後、窒素雰囲気中又は例えば、1mTorr以下の真空中で、所定の加熱温度(例えば、350 ~600)及び所定の加熱時間(例えば、 10秒~10分)という条件の下において、シンターを行うことにより、GaドープNi Siゲート電極40及びソース・ドレインシリサイド膜41を形成する。このシンター工 程で発生した余剰な反応生成物等は、上記SPM溶液等で除去する。以上説明した製造工 程により、図4Eに示す半導体装置、即ち、GaドープNiSiゲート電極40を有する p型MISFETが製造される。

[0058]

このように、本発明の実施例3によれば、通常のMISFET製造プロセスに対して、 多結晶シリコン膜33へのGaのイオン注入工程、マスクシリコン酸化膜35の成膜工程 、マスクシリコン酸化膜35の除去工程を追加するだけで、GaドープNiSiゲート電 極40を有するp型MISFETを製造することができる。また、本発明の実施例3によ れば、ゲート電極のニッケルシリサイド化の前に必要なGaドープ多結晶シリコン膜34 の熱処理と、エクステンション領域36にp型不純物のイオン注入したことによりエクス テンション領域36に発生している結晶欠陥を除去するための熱処理とを同時に行うこと ができるため、スループロセスの熱履歴もこれまでのCMOSプロセスと換わることはな い。何故なら、一般的に、熱処理工程が増加すると、それに伴って短チャネルMISFE T素子の性能が劣化したり、オフ特性が劣化することが懸念されるが、本発明の実施例3 によれば、熱処理工程が増えることがないからである。

【0059】

以上、この実施例を図面を参照して詳述してきたが、具体的な構成はこの実施例に限ら れるものではなく、本発明の要旨を逸脱しない範囲の設計の変更等があっても本発明に含 まれる。

例えば、上述の各実施例では、いずれもn型Si基板を用いる例を示したが、これに限 定されず、p型Si基板を用いるとともに、各ソース・ドレイン拡散領域等の導電型を上 述の各実施例とは逆にしても、上述の各実施例で述べたと略同様の作用効果を得ることが できる。さらに、Si以外の半導体基板を用いても良い。

また、上述の各実施例は、その目的及び構成等に特に矛盾や問題がない限り、互いの技術を流用することができる。

30

10





【図18】



【図1C】







【図2】



【 🛛 3 A 】



【図1E】







【図3B】



【図3C】



【図3D】













(15)



【図4E】



FΙ

フロントページの続き

(51) Int.Cl.								
H 0 1 L	29/423	(2006.01)						
H 0 1 L	29/49	(2006.01)						

(72)発明者 山本 豊二 東京都港区芝五丁目7番1号 日本電気株式会社内

合議体

審判長池渕立審判官恩田春香審判官近藤幸浩

(56)参考文献 国際公開第03/094243(WO,A1)

(58)調査した分野(Int.Cl., DB名)

H01L29/78 H01L21/336