



(12) 发明专利申请

(10) 申请公布号 CN 103500759 A

(43) 申请公布日 2014. 01. 08

(21) 申请号 201310367057. 0

H01L 29/423 (2006. 01)

(22) 申请日 2009. 09. 17

(30) 优先权数据

12/284, 086 2008. 09. 18 US

(62) 分案原申请数据

200910211646. 3 2009. 09. 17

(71) 申请人 电力集成公司

地址 美国加利福尼亚州

(72) 发明人 苏吉特·巴纳吉

维杰伊·帕塔萨拉蒂 朱林

(74) 专利代理机构 北京东方亿思知识产权代理

有限责任公司 11258

代理人 柳春雷

(51) Int. Cl.

H01L 29/78 (2006. 01)


权利要求书3页 说明书5页 附图7页

(54) 发明名称

具有不同宽度硅柱的高压垂直晶体管

(57) 摘要

本发明提供一种具有不同宽度硅柱的高压垂直直晶体管。一个实施例中，一种垂直HVFET包括布置在环形图案中的半导体材料柱，该环形图案具有至少两个基本平行并且基本线性的边带部分、每个边带部分具有第一宽度，以及至少两个圆形部分，该圆形部分具有比第一宽度窄的第二宽度，第一导电类型的源极区域设置在该柱顶表面上或附近，以及第二导电类型的主体区域设置在源极区域之下的该柱中。第一和第二电介质区域分别地设置在该柱的相对侧上，该第一电介质区域侧向地围绕该柱，以及该第二电介质区域侧向地围绕该柱。第一和第二场板分别地设置在该第一和第二电介质区域中。



1. 一种垂直高压场效应晶体管 (HVFET), 包括:

布置在闭合环形图案中的半导体材料柱, 所述闭合环形图案具有至少两个基本平行并且基本线性的边带部分以及至少两个圆形部分, 每个所述边带部分有第一宽度, 所述圆形部分具有比所述第一宽度窄的第二宽度, 第一导电类型的源极区域设置在所述柱的顶表面上或附近;

第一电介质区域和第二电介质区域, 分别设置在所述柱的相反侧, 所述第一电介质区域横向地被所述柱围绕, 所述第二电介质区域横向地围绕所述柱;

第一场板和第二场板, 分别设置在所述第一电介质区域和所述第二电介质区域中。

2. 根据权利要求 1 所述的垂直高压场效应晶体管, 进一步地包括第二导电类型的主体区域, 所述主体区域设置在所述源极区域下方的所述柱中。

3. 根据权利要求 2 所述的垂直高压场效应晶体管, 进一步地包括衬底, 所述第一导电类型的延伸漏极区域设置在所述衬底上方的所述柱上, 所述主体区域将所述源极区域与所述延伸漏极区域在垂直方向间隔开。

4. 根据权利要求 2 所述的垂直高压场效应晶体管, 进一步地包括第一栅极部件和第二栅极部件, 所述第一栅极部件和所述第二栅极部件分别在第一电介质区域和第二电介质区域中设置在邻近所述主体区域的所述柱的顶表面上或附近, 所述第一栅极部件和所述第二栅极部件通过栅极氧化物与所述主体区域间隔开。

5. 根据权利要求 1 所述的垂直高压场效应晶体管, 其中所述环形图案形成成为跑道形。

6. 根据权利要求 1 所述的垂直高压场效应晶体管, 其中所述柱与所述第一场板和所述第二场板中每一者沿着所述柱的所有点间隔开基本恒定的第一侧向间距。

7. 根据权利要求 6 所述的垂直高压场效应晶体管, 其中所述第一侧向间距与分别将所述柱与所述场板间隔开的所述第一电介质区域和所述第二电介质区域的侧向厚度基本相等。

8. 一种功率场效应晶体管 (FET), 包括:

具有垂直厚度的半导体材料柱, 所述柱形成在环形图案中, 所述柱包含:

一对基本平行且基本线性的边带部分, 每个所述边带部分具有第一宽度, 所述边带部分在第一侧向方向上延伸; 以及

一对圆形尖端部分, 所述圆形尖端部分具有比所述第一宽度窄的第二宽度;

其中, 所述柱进一步地包含位于每一所述边带部分的每个末端上的过渡部分, 所述过渡部分经第一侧向距离将所述柱从所述第一宽度窄化至所述第二宽度;

第一导电类型的源极区域设置在所述柱的顶表面上或附近。

9. 根据权利要求 8 所述的功率场效应晶体管, 其中所述源极区域包括所述第一导电类型的第一区域和第二区域, 所述第一区域和所述第二区域通过第二导电类型的第三区域侧向间隔开。

10. 根据权利要求 8 所述的功率场效应晶体管, 其中所述过渡部分具有至少一个锥形边缘。

11. 根据权利要求 8 所述的功率场效应晶体管, 其中所述过渡部分包含位于所述柱相对侧上的一对锥形边缘。

12. 根据权利要求 8 所述的功率场效应晶体管, 其中每一个所述过渡部分包含对称设

置于相对侧边上的一对锥形边缘。

13. 一种功率场效应晶体管 (FET), 包括:

形成在第一导电类型的衬底上的半导体材料柱, 所述柱具有垂直厚度并形成环形图案中, 所述柱包含:

一对基本平行且基本线性的边带部分, 每个所述边带部分具有第一宽度, 所述边带部分在第一侧向方向上延伸; 以及

一对圆形尖端部分, 所述尖端部分具有比所述第一宽度窄的第二宽度;

设置于所述柱的顶表面上或附近的所述第一导电类型的源极区域;

第二导电类型的主体区域, 设置在所述源极区域下方的所述柱中; 和

所述第一导电类型的延伸漏极区域, 所述延伸漏极区域垂直从所述主体区域延伸到所述衬底。

14. 根据权利要求 13 所述的功率场效应晶体管, 进一步地还包括分别设置在所述柱的相对侧上的第一电介质区域和第二电介质区域, 所述第一电介质区域横向地被所述柱围绕, 所述第二电介质区域横向地围绕所述柱。

15. 根据权利要求 14 所述的功率场效应晶体管, 进一步地还包括分别设置于所述第一电介质区域和所述第二电介质区域中的第一场板和第二场板, 所述柱与所述第一场板和所述第二场板中每一者沿着所述柱的所有点间隔开基本恒定的间距。

16. 根据权利要求 13 所述的功率场效应晶体管, 其中所述柱进一步地包括过渡部分, 每个所述过渡部分具有至少一个锥形边缘, 所述过渡部分经第一侧向间距将所述边带部分的所述第一宽度窄化至所述第二宽度。

17. 根据权利要求 16 所述的功率场效应晶体管, 其中所述柱进一步地包括延伸部分, 每一个所述延伸部分具有第二宽度并且将对应的一个所述过渡部分与所述圆形尖端部分的一端连接到一起。

18. 根据权利要求 13 所述的功率场效应晶体管, 其中所述环形图案形成为跑道形。

19. 一种功率场效应晶体管 (FET), 包括:

第一导电类型的衬底;

设置在所述衬底上的半导体材料柱, 所述柱在垂直方向上从邻接所述衬底的底部延伸到顶表面, 所述柱在第一侧向方向和第二侧向方向上延伸以形成具有第一线性边带部分和第二线性边带部分的闭合环形、以及第一半圆端部与第二半圆端部, 所述第一线性边带部分和所述第二线性边带部分各自具有第一宽度, 所述第一半圆端部和所述第二半圆端部各自具有比所述第一宽度窄的第二宽度;

设置在所述柱的顶表面上或附近的所述第一导电类型的源极区域;

设置在所述源极区域下方的所述柱中的第二导电类型的主体区域;

在所述柱中的所述第一导电类型的延伸漏极区域, 所述延伸漏极区域垂直从所述衬底的底部延伸到所述主体区域;

设置在所述柱的相反侧上的第一电介质区域和第二电介质区域, 所述第一电介质区域横向地被所述柱围绕, 所述第二电介质区域横向地围绕所述柱;

分别设置于所述第一电介质区域和所述第二电介质区域中的第一场板和第二场板; 以及

第一栅极部件和第二栅极部件,所述第一栅极部件和所述第二栅极部件分别设置在所述第一电介质区域和所述第二电介质区域中,所述第一栅极部件和所述第二栅极部件从邻近所述柱的顶表面垂直向下延伸到至少邻近所述主体区域的底部,所述第一栅极部件和所述第二栅极部件通过栅极氧化物与所述主体区域间隔开。

20. 根据权利要求 19 所述的功率场效应晶体管,其中所述第一电介质区域和所述第二电介质区域从邻近所述柱的顶表面垂直向下延伸到所述衬底。

21. 根据权利要求 20 所述的功率场效应晶体管,其中所述第一电介质区域和所述第二电介质区域经过所述柱的底部延伸至所述衬底中。

22. 根据权利要求 19 所述的功率场效应晶体管,其中通过从所述第一宽度突变到所述第二宽度,所述第一线性边带部分和所述第二线性边带部分中每一者连接到所述第一半圆端部和所述第二半圆端部。

23. 根据权利要求 19 所述的功率场效应晶体管,其中通过从所述第一宽度锥形过渡到所述第二宽度,所述第一线性边带部分和所述第二线性边带部分中每一者连接到所述第一半圆端部和所述第二半圆端部。

24. 根据权利要求 19 所述的功率场效应晶体管,其中所述柱与所述第一场板和所述第二场板中每一者沿着所述柱的所有点间隔开基本恒定的第一侧向间距。

25. 根据权利要求 24 所述的功率场效应晶体管,其中所述第一侧向间距与分别将所述柱与所述场板间隔开的所述第一电介质区域和所述第二电介质区域的侧向厚度基本相等。

26. 根据权利要求 19 所述的功率场效应晶体管,其中所述第一场板和所述第二场板从邻近所述柱的顶表面垂直向下延伸到邻近所述柱的底表面。

## 具有不同宽度硅柱的高压垂直晶体管

[0001] 本申请是申请号为 200910211646.3、申请日为 2009 年 9 月 17 日，发明名称为“具有不同宽度硅柱的高压垂直晶体管”的发明专利申请的分案申请。

### 技术领域

[0002] 本公开涉及可承受高压的场效应半导体晶体管结构。

### 背景技术

[0003] 在半导体技术中，高压场效应晶体管 (HVFET) 是公知的。很多 HVFET 使用的器件结构包括延伸的漏极区域，当该器件为“关”状态时，其承载或阻挡该施加的高压（例如，几百伏特）。这种类型的 HVFET 通常用于功率转换应用中，例如离线电源极的 AC/DC 转换器、马达控制等。这些器件可以在高压下转换，并在实现“开”态最小化电流电阻的同时实现关态的高阻挡电压。该阻挡或击穿电压通常缩写表示为  $V_{bd}$  或 BV。首字母缩略词  $R_{ds}$  涉及该延伸漏极区域中的电阻和表面面积的乘积，并通常用来描述器件的开态性能。

[0004] 在现有的垂直 HVFET 结构中，半导体材料的台或柱构成用于开态电流的延伸区域或漂移区域。该硅柱结构通常形成为跑道形状，具有在垂直于该柱长度方向上的重复的柱结构。图 1 示出传统高压垂直晶体管硅柱图案的一端。这一结构的特征在于由半圆（即，放射状）的尖端区域连接一对长、直的边带区域。尖端和边带区域的该柱宽 (PW) 全部恒定。该垂直器件结构特征在于形成在该衬底顶面附近的沟槽栅极，其邻近该柱的侧壁区域，在该处主体区域布置在该延伸漏极区域之上。向该栅极施加合适的电动势使得沿着该主体区域的垂直侧壁部分形成导电沟道，以便电流垂直地流过该半导体材料，即，从设置源极区域的衬底顶面，穿过漂移区域直至设置漏极区域的该衬底底部。该漂移区域通常为轻掺杂，以便当该器件关断时承载施加到该漏极区域的高压。因此，该延伸漏极区域掺杂的降低与长度的增加对该器件的开态性能具有有害的影响，两者都引起了开态电阻的增加。换句话说，传统的高压 FET 设计特征在于在 BV 与  $R_{ds}$  之间的权衡。

### 附图说明

[0005] 通过下面的详细描述并结合附图，将可更全面地了解本公开，然而，不能将本发明限定于示出的特定实施例，而应将其仅作为解释和说明。

[0006] 图 1 是现有技术的垂直高压垂直场效应晶体管 (HVFET) 的部分图案的顶视图。

[0007] 图 2 示出了相对于边带区域的尖端区域中具有更窄柱宽的垂直 HVFET 结构的一端图案的实例。

[0008] 图 3 示出了图 2 具有电介质区域及附加场板部件的图案实例。

[0009] 图 4 示出了图 2 中所示垂直 HVFET 结构的代表性侧视截面（沿切割线 A-A'）的实例。

[0010] 图 5 示出了图 2 中所示垂直 HVFET 结构的代表性侧视截面（沿切割线 B-B'）的实例。

[0011] 图 6A-6E 图示了垂直 HVFET 结构的跑道状硅柱一端的不同实例的图案。

[0012] 图 7 是示出了具有图 2 中所示图案的垂直 HVFET 结构实例的漏极击穿电压与柱宽的关系曲线图。

### 具体实施方式

[0013] 下面的描述中阐明了具体的细节,例如材料类型、尺寸、结构特征、工艺步骤等,以便在这里提供对公开的彻底理解。然而,本领域技术人员将理解,这些具体的细节并非为实施所描述的实施例而需要。也应该理解,附图中的元件是代表性的,并且为了清楚没有按比例绘制。

[0014] 图 2 示出了垂直 HVFET 的硅柱 10 的实例图案。图 2 的顶视图示出了连续的、增长的、跑道形环(例如,圆环或椭圆)结构的一端,其包括在相反侧被电介质区域环绕的半导体材料柱。设置在该电介质区域内柱 10 两侧上的分别是栅极部件和导电场板。尽管为了清楚而未在图 2 中示出,但该电介质和场板部件图示在图 3-5 中,随后描述。

[0015] 图 2 的实例中,跑道形柱 10 具有从直的边带部分到圆形的尖端部分变化的宽度(即,间距)。例如,边带 11 包括两个基本平行的柱 10 的侧边部,其在 y 方向上延伸。在 500-700V 的 HVFET 器件结构的典型实例中,每个边带 11 的宽度  $W_1$  约为 2.4-2.8  $\mu\text{m}$ 。边带 11 间隔开的距离  $d_3$  约为 10-12  $\mu\text{m}$ 。柱 10 在过渡部分 13 上变窄,从边带 11 的每一末端的宽度  $W_1$  降至宽度  $W_2$ 。对于 500-700V 的 HVFET 器件结构的实例,宽度  $W_2$  约为 1.8-2.2  $\mu\text{m}$ 。可以理解,在其它实施例中,根据设计的考虑、面积的制约和光刻图像的限制等,宽度  $W_1$  可以比 2.8  $\mu\text{m}$  宽,而宽度  $W_2$  可以比 1.8  $\mu\text{m}$  窄。

[0016] 在示出的实例中,显示出柱 10 的两侧越过过渡部分的距离  $d_1$  以相同的线性方式变化(即,两侧以相同斜率变细)。在一个实施例中,距离  $d_1$  约为 3-10  $\mu\text{m}$  长。在其它实施例中过渡部分 13 可以更长。在另一些实施例中,过渡部分可以相对缩短或完全取消;即,代替柱 10 从较宽的边带变细到较窄的尖部,边带 11 可以从末端的宽度  $W_1$  急剧过渡到宽度  $W_2$ 。也应该理解,过渡部分 13 的形状不必在柱 10 的每一侧上对称。换句话说,可以不同方式、利用不同图案形状执行该从宽度  $W_1$  到宽度  $W_2$  的过渡。

[0017] 继续图 2 的实例,显示出延伸部分 15 连接过渡部分 13 与圆形的尖端部分 16。每个延伸部分 15 具有与该尖端部分 16 相同的宽度  $W_2$ 。尖端部分 16 包括半圆形状硅部,具有内部半径  $r$  和始终恒定的宽度  $W_2$ 。在示出的实例中,每个延伸部分 15 的长度  $d_2$  通常为 3-10  $\mu\text{m}$  长。其它的实施例可以利用更长或更短的延伸部分 15。还应该理解,特定的实施例可以整体上取消延伸部分。换句话说,图 2 示出的边带图案包括延伸部分 15 是非强制的。

[0018] 此外,尽管图 2 实例示出了单个过渡部分(每侧一个),但应该理解其它实例中,在柱 10 从较宽的边带到较窄的尖端部分的宽度中可以包括多个过渡部分、或多个突变(即,阶梯)。在另一些实施例中,尖端部分的宽度可以关于半径  $r$  独自变化。例如,尖端部分 16 可以在每个过渡部分 15 的末端具有宽度  $W_2$ ,其半圆的中心处逐渐变细至宽度  $W_3$ 。

[0019] 通过参考图 7 中示出的图表,可更好的理解制备的具有更宽边带和更窄尖端硅柱的晶体管器件的性能优点。图 7 示出具有如图 2 所示图案的垂直 HVFET 结构实例的漏极击穿电压(BV)与边带宽度的关系曲线图。曲线 41 示出边带部分中的 BV 作为柱宽的函数,其中给定外延掺杂水平。曲线 42 示出尖端部分中的 BV 作为相同外延掺杂水平的柱宽的函

数。这里所公开内容的发明人发现 - 而在他们实验之前并不知道, 与具有跑道状硅柱的垂直 HVFET 结构的尖端部分相比, 该边带部分存在明显更高的击穿电压 - 甚至是在边带柱宽比尖端柱宽大得多的情况下。换句话说, 通过实验发现, 在给定外延掺杂, 对于尖端部分宽度  $W_2$  为最佳 BV 时, 该边带 BV 高于柱宽大于  $W_2$  (例如, 为  $W_1$ ) 的该尖端 BV。

[0020] 因此, 意识到通过优化硅柱中的外延掺杂, 在比边带柱宽更窄的柱尖端部分的柱宽处得到最大的漏极 BV。这有助于增大该漏极 BV, 因为对于更窄的柱, 薄硅柱中的电场峰值增大了。电峰值的增加允许柱中对应的更高载流子剂量。柱中的掺杂浓度甚至可以进一步提高, 因为剂量等于掺杂与柱宽的乘积。换种说法, 通过使得尖端部分的柱宽更窄 (如图 2 中所示), 可以成比例地增大该掺杂。

[0021] 在器件结构的边带部分, 由于边带部分的 BV 比尖端部分的 BV 大得多, 因此可增大该柱宽以便最小化该  $R_{sp}$ 。本领域技术人员将明白, 在实际的实施例中该边带部分比该尖端部分大得多, 并且该边带部分决定该制备器件的  $R_{sp}$ 。而且, 对于该边带部分, 与该器件的尖端部分相比, 该 BV 快速降低的临界柱宽更大。本领域从业者将明白, 当增大该边带宽度时, 这允许更多的工艺裕度。

[0022] 图 3 示出了图 2 具有电介质区域及附加场板部件的图案实例。为了清楚的目的, 图 3 中未示出其它的器件结构, 例如栅极部件、接触区域、金属化层等。图 3 的顶视图示出硅柱 10 通过邻近的内部电介质区域 25a 与内部场板部件 29a 间隔开。内部场板部件 29a 在球根状、圆形指尖区 27 突然终止。内部场板部件 29a 的该中央部分 20 形成于边带 11 之间并具有宽度  $d_5$ , 而指尖区 27 具有更宽的宽度  $d_6$ 。该更宽的指尖区 27 具有一轮廓, 其紧随着形成邻近区域并以同心方式布置的柱 10 的内边缘或表面。以这种方式, 该内部电介质区域 25a 的宽度  $d_4$  在关于柱 10 的全部侧边点上保持恒定。在图 3 示出的一种实施结构中, 宽度  $d_4$  在  $2\ \mu\text{m}$  至  $5\ \mu\text{m}$  范围内, 而宽度  $d_5$  在  $1\ \mu\text{m}$  至  $3\ \mu\text{m}$  范围内。在示出的实例中, 宽度  $d_6$  通常比宽度  $d_4$  宽  $0.6\ \mu\text{m}$  至  $1.2\ \mu\text{m}$ 。

[0023] 图 3 的图案实例还示出邻近的外部场板部件 29b 通过邻近的外部电介质区域 25b, 与柱 10 的外部边缘间隔开距离  $d_4$ 。外部场板部件 29b 和外部电介质区域 25b 两者都侧向围绕柱 10 并且与该柱 10 外部边缘的变化形状一致, 这样该外部电介质区域 25b 的宽度  $d_4$  关于该柱 10 在全部侧边点上都相同。

[0024] 可以明白, 在特定实施例中, 可以取消该内部场板部件。在另一些实施例中, 可以形成彼此邻近并具有结合部分的多个跑道形硅柱, 以便该外部场板部件形成一个侧向围绕该整体结合柱结构的大环或直线结构。在这些可选实施例的任一个中, 相对于更宽的边带部分, 在硅柱的圆形尖端或拐角部变窄。

[0025] 此外, 在其它实施例中, 该尖端部分周围所有点处的氧化物电介质的宽度  $d_4$  不必相同 (即, 恒定)。即, 间隔柱 10 的边带 11 与内部场板部件 29a 的中央部分 20 的侧向距离, 可以与间隔柱 10 的圆形尖端部分 16 与内部场板部件 29a 的球根状、圆形指尖区 27 的距离不同。此外, 该圆形边带尖端部分 16 不必具有半圆形状。例如, 在特定实施例中, 该柱尖端可为四分之一圆, 使得该硅柱结构具有有一点更加矩形或者甚至方形的形状。

[0026] 图 4 示出了图 2 中所示垂直 HVFET 结构的侧视截面 (沿切割线 A-A') 的实例。示出的垂直 HVFET 30 具有的结构, 包括形成在  $N^+$  掺杂硅衬底 21 上的 N 型硅的延伸漏极区域 22。衬底 11 为重掺杂以最小化其对流经漏电极电流的电阻, 在完成的器件中, 该漏电极设

置在该衬底的底部。在一个实施例中,延伸的漏极区域 22 是包括柱 10 的外延层的一部分,并且其从衬底 11 延伸至硅晶片的顶表面。P 型主体区域 23 与由 P 型区域 26 侧向间隔开的 N<sup>+</sup> 掺杂源极区域 24a、24b,形成在该外延层顶表面的附近。可以看出,P 型主体区域 23 设置在上方并将该延伸的漏极区域 22 与 N<sup>+</sup> 源极区域 24a、24b 及 P 型区域 26 垂直间隔开。

[0027] 在一个实施例中,包括延伸漏极区域 22 的外延层部分的掺杂浓度为线性变化,以便产生表现出实质上均匀电场分布的延伸漏极区域。线性变化可以在该外延层顶表面之下的一些点处停止。

[0028] 在图 4 中所示的垂直晶体管结构实例中,延伸漏极区域 22、主体区域 23、源极区域 24a、24b 以及 P 型区域 26 共同地包括硅材料的台或柱 10(本申请中两种术语同义地使用)。在该柱 10 的相反侧上形成垂直沟槽并填充电介质材料层(例如,氧化物),其构成电介质区域 25a、25b。注意,在这个实例中,垂直沟槽的深度比该外延层的厚度深约 51 μm。

[0029] 柱 10 的高度和宽度、以及相邻垂直沟槽之间的间隔可由器件所需的击穿电压确定。例如,在典型的 500-700V 的 HVFET 中,柱 10 的垂直高度(厚度)在约 40 μm 至 60 μm 厚的范围内。侧向氧化物厚度(宽度 d<sub>4</sub>)约为 3-5 μm,并且该外延层掺杂从延伸漏极区域 22 顶部的约 1-2E15/cm<sup>3</sup> 至底部的约 2-3E16/cm<sup>3</sup> 线性变化。

[0030] 在另一实施例中,N<sup>+</sup> 源极区域与 P 型区域可选择地穿过该柱 10 的侧向长度形成在柱 10 的顶面上,而不是穿过柱 10 的侧向宽度在 N<sup>+</sup> 源极区域 24a、24b 之间布置 P 型区域 26(如图 4 所示)。换句话说,给定的截面图例如图 1 中所示,取决于截面选取的位置,将具有延伸穿过该柱 10 的全部侧向宽度的 N<sup>+</sup> 源极区域 24 或 P 型区域 26。在这样的实施例中,每个 N<sup>+</sup> 源极区域 24 通过 P 型区域 26 在两侧面邻接(沿柱的侧向长度)。相似地,每个 P 型区域 26 通过 N<sup>+</sup> 源极区域 24 在两侧面邻接(沿柱的侧向长度)。

[0031] 电介质区域 25a、25b 可包括二氧化硅、氮化硅或其它合适的介电材料。可使用多种已知方法形成电介质区域 25,包括热生长及化学气相沉积。内部场板部件 29a 设置在内部电介质层 25a 中、并与衬底 21 及柱 10 完全绝缘。示出的外部场板部件 29b 设置于外部电介质层 25b 中,相似地与衬底 21 及柱 10 绝缘。用于形成场板 29 的导电材料可包括重掺杂多晶硅、金属(或金属合金)、硅化物或其它合适的材料。在完成的器件结构中,场板 29a、29b 通常具有电容板的功能,当该 HVFET 处于关状态时(即,当该漏极升高电势时),其用于耗尽该延伸漏极区域的电荷。

[0032] 垂直 HVFET 晶体管 30 的沟槽栅极结构包括栅极部件 28a、28b,每一个分别地设置在位于场板 29a、29b 及主体区域 23 之间的柱 10 相反侧上的氧化物区域 25a、25b 中。高质量、薄(例如,~500Å)栅极氧化层将该栅极部件 28 与邻近主体区域 23 的柱 10 的侧壁间隔开。栅极部件 28 可包括多晶硅或其它合适材料。在一个实施例中,每个栅极部件 28 具有约 1.5 μm 的侧向宽度及约 3.5 μm 的深度。

[0033] 本领域从业者将明白,使用常规沉积、扩散和/或注入工艺技术,可形成柱 10 顶面附近的 N<sup>+</sup> 源极区域 24 及 P 型主体区域 23 的每一个。形成该 N<sup>+</sup> 源极区域 24 之后,通过使用常规制造方法形成源极、漏极、栅极以及电连接到器件的不同区域/材料的场板电极(为了清楚而未示于图中)而完成 HVFET30。

[0034] 图 5 示出了图 2 中所示垂直 HVFET 结构的侧视截面(沿切割线 B-B')的实例。除了内部场板 29a 的侧向宽度及柱 10 的侧向宽度外,图 5 中示出的构成元件与图 4 中(前面



论述过)的相同。图4中,沿柱的较窄延伸部分截取侧视截面,与图5中示出的场板29a的中央边带部分相比,该处的内部场板相对为宽。由于图5的侧视截是面向边带部分截取,因此与该器件结构的延伸或尖端部分相比,场板29a相对为窄,并且柱10相对为宽。

[0035] 图6A-6E示出垂直HVFET结构的跑道形硅柱一末端的不同示例图案。例如,图6A示出的实施例中,过渡部分13仅在外侧边缘上从边带11向延伸部分15变细或窄化该柱。硅柱的内侧边缘从边带11到尖端部分16保持平直。相似地,图6B的顶视图示出变化的实施例,过渡部分13仅在内边缘变细-该外侧边缘从边带11经由部分13、15、至尖端部分16保持不变(即,平直或直线)。

[0036] 图6C示出另一变化,其中边带11一直延伸到尖端部分16,尤其是取消了过渡部分13以及延伸部分15。在位于该柱外层边缘上的凹口或阶梯17a处,从更宽的边带部分11到更窄的尖端部分16发生突变,而不是逐渐变细窄化。图6D示出与图6C相同的方式,但是柱宽度的阶梯17b的突变发生在硅柱的内侧边缘上。

[0037] 图6E示出另一变化,其与图2的示意实施例相似,但是取消了延伸部分15。换句话说,过渡部分13直接在边带11和尖端部分16之间变细或窄化该柱的宽度。本领域一般技术人员将明白,图6A-6D示出的任一实施例可类似地取消延伸部分15,即,尖端部分起始于过渡部分13的末端。可以通过多种实例方式示出的步骤或不同参数的组合而构成另外的其它实施例。

[0038] 在一个实施例中,该垂直晶体管器件结构的每个跑道晶体管部分在x方向的宽度(即,间距)为约 $13\mu\text{m}$ ,而y方向的长度在约 $400\mu\text{m}$ 至 $1000\mu\text{m}$ 的范围内,柱高为约 $60\mu\text{m}$ 。换句话说,构成垂直HVFET的单个跑道晶体管部分的长宽比在约30至80的范围内。在特定的实施例中,每个跑道形部分的长度至少比其间距或宽度大20倍。

[0039] 本领域一般技术人员将明白,在完成的器件结构中,图案化的金属层用于将各个晶体管部分的每个硅柱10互联。即,在实际的实施例中,所有的源极区域、栅极部件以及场板都一起分别引线到半导体芯片上对应的电极。在示出的实例图案中,间隔硅柱的电介质区域的宽度、以及场板的宽度,在半导体芯片上基本均匀。晶体管部分以均匀宽度及间隔距离布置,防止了工艺步骤后形成的空洞或孔洞,该工艺步骤用于共形地沉积包括电介质区域25和场板29的层。

[0040] 尽管以上结合具体的器件类型描述了实施例,但本领域技术人员将明白,在本发明范围内还可以有多种修改或变形。例如,尽管已经描述了HVFET,但示出的该方法、图案以及结构可以同样地应用到其它的结构和器件类型,包括肖特基、二极管、IGBT和双极结构。因此,说明书及附图应理解为用于说明而非限制的意图。




图 1




图 2




图 3




图 4




图 5




图6A




图6B




图6C




图6D




图 6E




图 7