

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2021-122052  
(P2021-122052A)

(43) 公開日 令和3年8月26日(2021.8.26)

(5) Int.Cl.	F I	テーマコード(参考)
HO 1 L 21/768 (2006.01)	HO 1 L 21/90 D	5 F 0 3 3
HO 1 L 23/522 (2006.01)	HO 1 L 29/78 6 1 6 T	5 F 0 4 8
HO 1 L 29/786 (2006.01)	HO 1 L 29/78 6 1 6 U	5 F 1 1 0
HO 1 L 21/336 (2006.01)	HO 1 L 29/78 6 1 9 A	
HO 1 L 27/088 (2006.01)	HO 1 L 27/088 3 3 1 E	

審査請求 有 請求項の数 1 O L (全 28 頁) 最終頁に続く

(21) 出願番号 特願2021-75655 (P2021-75655)  
 (22) 出願日 令和3年4月28日(2021.4.28)  
 (62) 分割の表示 特願2019-196111 (P2019-196111) の分割  
 原出願日 平成17年9月15日(2005.9.15)  
 (31) 優先権主張番号 特願2004-267673 (P2004-267673)  
 (32) 優先日 平成16年9月15日(2004.9.15)  
 (33) 優先権主張国・地域又は機関 日本国(JP)

(71) 出願人 000153878  
 株式会社半導体エネルギー研究所  
 神奈川県厚木市長谷398番地  
 (72) 発明者 檜垣 欣成  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内  
 (72) 発明者 坂倉 真之  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内  
 (72) 発明者 山崎 舜平  
 神奈川県厚木市長谷398番地 株式会社  
 半導体エネルギー研究所内

最終頁に続く



(54) 【発明の名称】 半導体装置

(57) 【要約】

【課題】本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させることなく、相性の悪い2つの膜（ITO膜とアルミニウム膜）からなる配線や電極等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。

【解決手段】本発明は、上層と、上層よりも広い幅を有する下層とからなる2層構造とする。TiまたはMoからなる第1導電層を設け、その上に電気抵抗値の低いアルミニウム単体（純アルミニウム）からなる第2導電層を設ける。上層の端面から突出させた下層部分と、ITOとを接合させる。

【選択図】 図1



**【特許請求の範囲】****【請求項 1】**

絶縁表面を有する基板上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、

前記半導体装置は、前記半導体薄膜と接する第 1 導電層と、前記第 1 導電層上に接する第 2 導電層とを積層した電極または配線を有し、

前記第 1 導電層は、前記第 2 導電層より広い幅を有し、

前記第 1 導電層において前記第 2 導電層の端部から延在している部分に接する透明導電膜を有していることを特徴とする半導体装置。

**【発明の詳細な説明】**

10

**【技術分野】****【0001】**

本発明は薄膜トランジスタ（以下、TFTという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

**【0002】**

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

**【背景技術】****【0003】**

20

近年、絶縁表面を有する基板の上に形成された半導体薄膜（厚さ数～数百nm程度）を用いて薄膜トランジスタ（TFT）を構成する技術が注目されている。薄膜トランジスタはICや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

**【0004】**

従来、TFT駆動によるアクティブマトリクス型の液晶表示装置においては、基板の上に多数の走査線およびデータ線が縦横に設けられ、これらの配線の交点に対応して多数のTFTが設けられている。各TFTは、走査線にゲート配線が電氣的に接続され、データ線にソース電極が電氣的に接続され、画素電極にドレイン電極が電氣的に接続される。

**【0005】**

30

透過型の液晶表示装置において、画素電極には光透過性と導電性を兼ね備えたITOが一般的に用いられている。この画素電極と、データ線や走査線などの金属配線とは、絶縁材料の層によって絶縁されており、この絶縁膜の特定の位置に形成されたコンタクトホールを介して画素電極と金属配線とが接している。

**【0006】**

また、ディスプレイ表示面積が大きくなるほど、配線の抵抗による信号の遅延が問題になってくる。従って配線や電極については、大きく形状を変えるか、電気抵抗値の低い材料、たとえばアルミニウムを用いる必要がある。

**【0007】**

40

配線や電極の材料として用いられるアルミニウムと画素電極の材料として用いられるITOが接すると、接合界面で電蝕とよばれる反応が生じる。または、アルミニウムとITOが接すると、アルミニウム表面が酸化し電氣的に導通しなくなるといった問題が生じる。

**【0008】**

そこで、このような相性の悪い2つの膜からなる配線や電極等を接続する際に、アルミニウム配線（または電極）とITOとの間に高融点金属膜（チタン膜など）または高融点金属化合物膜（窒化チタン膜など）などを設けて、ITOとの電触腐食を防ぐ技術も提案されている。

**【0009】**

また、本出願人は、薄膜トランジスタのドレインと画素電極であるITOとの接続をチ

50

タン膜、アルミニウム膜、チタン膜の積層膜で構成することを特許文献 1、特許文献 2、および特許文献 3 に記載している。

【 0 0 1 0 】

また、本出願人は、薄膜トランジスタのドレインと画素電極である I T O との接続をチタン膜、アルミニウム膜の積層膜で構成することを特許文献 4 に記載し、窒化チタン膜、アルミニウム膜の積層膜で構成することを特許文献 5 に記載している。

【 0 0 1 1 】

また、本出願人は、薄膜トランジスタのゲート電極として、G O L D 構造を形成するために、幅の異なる 2 層からなるゲート電極を形成することを特許文献 6 に記載している。

【 先行技術文献 】

【 特許文献 】

【 0 0 1 2 】

【 特許文献 1 】 特開平 9 - 4 5 9 2 7 号公報

【 特許文献 2 】 特開平 1 0 - 3 2 2 0 2 号公報

【 特許文献 3 】 特開平 6 - 2 3 2 1 2 9 号公報

【 特許文献 4 】 特開 2 0 0 4 - 6 9 7 4

【 特許文献 5 】 特開平 8 - 3 3 0 6 0 0 号公報

【 特許文献 6 】 特開 2 0 0 1 - 2 8 1 7 0 4

【 発明の概要 】

【 発明が解決しようとする課題 】

【 0 0 1 3 】

しかしながら、アルミニウム配線（または電極）と I T O との間にチタン膜や窒化チタン膜を積層すると、配線抵抗が高くなってしまい、特に画面サイズが大面積化すると消費電力の増大を引き起こす。配線抵抗は、配線となる金属膜の断面積を大きくすることにより低減することが可能であるが、膜厚を厚くして断面積を増大させた場合には基板表面と厚膜配線表面との間に段差が生じ、液晶の配向不良の原因となる。

【 0 0 1 4 】

また、T F T 駆動によるアクティブマトリクス型の発光装置においても、発光素子の陽極（または陰極）として透明導電膜を用いる場合がある。同様に、透明導電膜からなる陽極は、各種配線と絶縁するための層間絶縁膜上に形成される。従って、陽極として I T O を用い、T F T の電極（アルミニウム）とを接続させる際、上述の電触腐食が同様に生じる。

【 0 0 1 5 】

本発明は、アクティブマトリクス型の表示装置において、配線の断面積を増大させることなく、相性の悪い 2 つの膜（I T O 膜とアルミニウム膜）からなる配線や電極等を接続し、且つ、大画面化しても低消費電力を実現することを課題とする。

【 0 0 1 6 】

また、配線材料としてアルミニウムを用いて T F T を作製した場合、熱処理によってヒロックやウイスキー等の突起物の形成や、アルミニウム原子のチャンネル形成領域への拡散により、T F T の動作不良や T F T 特性の低下を引き起こしていた。そこで、従来ではアルミニウムに他の元素（S i など）を含有させたアルミニウム合金膜として、ヒロックなどの発生を抑制している。しかし、アルミニウム合金膜としても、接合界面においてアルミニウムが酸化し、I T O 膜が還元することによる接合抵抗は変化してしまう問題は残る。

【 0 0 1 7 】

加えて、本発明は、アクティブマトリクス型の表示装置において、配線材料としてアルミニウムを用いてもアルミニウム原子のチャンネル形成領域への拡散を防止し、且つ、良好なオーミック接合を可能とすることを課題とする。

【 課題を解決するための手段 】

【 0 0 1 8 】

10

20

30

40

50

本発明は、下層を高融点金属（Ti、Moなど）、または窒化高融点金属（TiNなど）からなる第1導電層とし、上層をアルミニウム単体またはアルミニウムを含む合金からなる第2導電層とする2層構造の電極（または配線）とする。そして、2層構造の電極（または配線）の断面形状は、第1導電層の幅（W1）が第2の導電層の幅（W2）よりも広い断面形状とする。即ち、下層（第1導電層）の端部が上層（第2導電層）の端部よりも外側にある構造を作製した後、2層構造の電極（または配線）に接して覆う形で透明導電膜を形成する。

【0019】

本発明は、この2層からなる電極（または配線）のうち、第2の導電層と重ならず露呈している第1導電層と透明導電膜（代表的にはITO）とを接続させることで上述した課題を解決することを特徴としている。

10

【0020】

本明細書で開示する発明の構成は、図1（A）或いは図2（A）にその一例を示すように、絶縁表面を有する基板の上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、

前記半導体装置は、前記半導体薄膜と接する第1導電層と、前記第1導電層上に接する第2導電層とを積層した電極または配線を有し、前記第1導電層は、前記第2導電層より広い幅（W1、或いはW3）を有し、前記第1導電層において前記第2導電層の端部から延在している部分に接する透明導電膜を有していることを特徴とする半導体装置である。

【0021】

20

また、他の発明の構成は、絶縁表面を有する基板の上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、前記半導体装置は、前記半導体薄膜と接する第1導電層と、前記第1導電層上に接する第2導電層とを積層した電極または配線を有し、前記第1導電層は、前記第2導電層の端部から突出している部分を有し、前記第1導電層において前記第2導電層の端部から突出している部分に接する透明導電膜を有していることを特徴とする半導体装置である。

【0022】

また、他の発明の構成は、絶縁表面を有する基板の上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、前記半導体装置は、前記半導体薄膜と接する第1導電層と、前記第1導電層上に接する第2導電層とを積層した電極または配線を有し、前記第1導電層の側面部は、図1（A）に示すように、前記第2導電層の側面部におけるテーパ角より小さいテーパ角を有しており、前記第1導電層の側面部に接する透明導電膜を有していることを特徴とする半導体装置である。

30

【0023】

また、他の発明の構成は、図3にその一例を示すように、絶縁表面を有する基板の上に、半導体薄膜を有する複数の薄膜トランジスタと、透明導電膜とを有する半導体装置であり、前記半導体装置は、前記半導体薄膜と接する第1導電層と、前記第1導電層上に接する第2導電層とを積層した電極または配線と、前記電極または配線の一部上に平坦化絶縁膜と、前記平坦化絶縁膜上に透明導電膜とを有し、前記平坦化絶縁膜に設けられたコンタクトホールを介して、前記電極または配線と前記透明導電膜とが接し、且つ、前記コンタクトホール内に、前記電極または配線の端部が位置していることを特徴とする半導体装置である。

40

【0024】

また、上記各構成において、前記第2導電層の表面は酸化膜で覆われていることを特徴の一つとしている。

【0025】

また、上記各構造を実現するための作製方法も本発明の一つであり、複数回のエッチングを用いた以下に示す方法によって、下層（第1導電層）の端部が上層（第2導電層）の端部よりも外側にある構造を実現する。

【0026】

50

第1の方法としては、2層からなる金属積層膜上にマスクを形成した後に、第1のドライエッチング処理によって幅 $W_1$ を有し、且つ、端部をテーパ状にした金属積層膜パターンを形成する。その後、第2のドライエッチング処理によって上層のアルミニウムを含む材料のみを異方性エッチングして上層の幅を狭めて下層の幅( $W_1$ )よりも狭い幅( $W_2$ )とする。この結果、上層と重ならない下層が部分的に露出した電極(または配線)が形成される。

【0027】

また、第2の方法としては、2層からなる金属積層膜上にマスクを形成した後に、エッチャント液により上層のアルミニウムを含む材料のみをマスクパターンにしたがって除去する。その際、エッチングの回り込みによって上層の端部はマスク端部よりも奥に後退している。その後、ドライエッチング処理によってマスクに覆われていない部分の下層のみを除去する。この結果、上層と重ならない下層が部分的に露出した電極(または配線)が形成される。

10

【0028】

また、第3の方法としては、2層からなる金属積層膜上にマスクを形成した後に、ドライエッチング処理によって、金属積層膜パターンを形成する。その後、エッチャント液により上層のアルミニウムを含む材料のみをマスクパターンにしたがって加工して上層の幅を細らせる。その際、エッチングの回り込みによって上層の端部はマスク端部よりも奥に後退している。この結果、上層と重ならない下層が部分的に露出した電極(または配線)が形成される。

20

【0029】

また、第4の方法としては、2層からなる金属積層膜上に第1のマスクを形成した後に、ドライエッチング処理またはウェットエッチング処理によって金属積層パターンを形成する。その後、第1のマスクを除去した後に、第2のマスクを形成し、金属積層膜パターンを第2のマスクパターンにしたがって加工する。この際、第2のマスクパターンは、第1のマスクパターンに対して細くしている。この結果、上層と重ならない下層が部分的に露出した電極(または配線)が形成される。

【0030】

上述したいずれの方法も、フォトマスクを用い、プラズマ装置を用いたドライエッチング、またはエッチャント液によるウェットエッチングで配線または電極のパターン形成を行う。

30

【0031】

そして、上述した方法で得られた電極(または配線)に接して覆うように透明導電膜を形成する。この結果、電極(または配線)の下層と透明導電膜とが接触し、主としてこの部分で電氣的に導通する。

【0032】

従来においても下層の端面で透明導電膜と接する構造も開示されているが、従来の構造は主として最上層の上面で透明導電膜と電氣的に導通させている。本発明は、下層で透明導電膜と導通させるため、意図的に上層よりもテーパ角の小さいテーパ部、または上層端面から突出した部分を設けて下層と透明導電膜との接触面積を確保して確実にコンタクトさせるものである。

40

【0033】

また、本発明においては、アルミニウムを含む材料からなる上層と透明導電膜との間には薄い酸化膜が形成されるため、上層と透明導電膜は直接導通しておらず、下層を介して電氣的に導通が行われている。この点でも大きく従来の構造と異なっている。

【0034】

なお、発光素子は、電場を加えることで発生するルミネッセンス(Electro Luminescence)が得られる有機化合物を含む層(以下、EL層と記す)と、陽極と、陰極とを有する。有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光(蛍光)と三重項励起状態から基底状態に戻る際の発光(リン光)とがあるが、本発明の成

50

膜装置および成膜方法により作製される発光装置は、どちらの発光を用いた場合にも適用可能である。

【0035】

また、本明細書中において、第1の電極とは、発光素子の陽極、或いは陰極となる電極を指している。発光素子は、第1の電極と、該第1の電極上に有機化合物を含む層と、該有機化合物を含む層上に第2の電極とを有する構成となっており、形成順序において先に基板に形成する電極を第1の電極と呼んでいる。

【0036】

また、第1の電極の配置としてはストライプ配列、デルタ配列、モザイク配列などを挙げることができる。

【0037】

なお、本明細書中における発光装置とは、画像表示デバイス、発光デバイス、もしくは光源（照明装置含む）を指す。また、発光装置にコネクタ、例えばFPC（Flexible printed circuit）もしくはTAB（Tape Automated Bonding）テープもしくはTCP（Tape Carrier Package）が取り付けられたモジュール、TABテープやTCPの先にプリント配線板が設けられたモジュール、または発光素子にCOG（Chip On Glass）方式によりIC（集積回路）が直接実装されたモジュールも全て発光装置に含むものとする。

【0038】

また、本発明の発光装置において、画面表示の駆動方法は特に限定されず、例えば、点順次駆動方法や線順次駆動方法や面順次駆動方法などを用いればよい。代表的には、線順次駆動方法とし、時分割階調駆動方法や面積階調駆動方法を適宜用いればよい。また、発光装置のソース線に入力する映像信号は、アナログ信号であってもよいし、デジタル信号であってもよく、適宜、映像信号に合わせて駆動回路などを設計すればよい。

【0039】

さらに、ビデオ信号がデジタルの発光装置において、画素に入力されるビデオ信号が定電圧（CV）のものと、定電流（CC）のものがある。ビデオ信号が定電圧のもの（CV）には、発光素子に印加される電圧が一定のもの（CVCV）と、発光素子に印加される電流が一定のもの（CVCC）とがある。また、ビデオ信号が定電流のもの（CC）には、発光素子に印加される電圧が一定のもの（CCCCV）と、発光素子に印加される電流が一定のもの（CCCC）とがある。

【0040】

また、本発明の発光装置において、静電破壊防止のための保護回路（保護ダイオードなど）を設けてもよい。

【0041】

また、アクティブマトリクス型とする場合、第1の電極に接続するTF Tを複数設けるが、TF T構造に関係なく本発明を適用することが可能であり、例えば、トップゲート型TF Tや、ボトムゲート型（逆スタガ型）TF Tや、順スタガ型TF Tを用いることが可能である。また、シングルゲート構造のTF Tに限定されず、複数のチャンネル形成領域を有するマルチゲート型TF T、例えばダブルゲート型TF Tとしてもよい。

【0042】

また、発光素子と電氣的に接続するTF Tはpチャンネル型TF Tであっても、nチャンネル型TF Tであってもよい。pチャンネル型TF Tと接続させる場合は、陽極と接続させ、陽極上に正孔注入層、正孔輸送層、発光層、電子輸送層と順次積層した後、陰極を形成すればよい。また、nチャンネル型TF Tと接続させる場合は、陰極と接続させ、陰極上に電子輸送層、発光層、正孔輸送層、正孔注入層と順次積層した後、陽極を形成すればよい。

【0043】

また、TF Tのチャンネル形成領域としては、非晶質半導体膜、結晶構造を含む半導体膜、非晶質構造を含む化合物半導体膜などを適宜用いることができる。さらにTF Tのチャンネル形成領域として、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子

10

20

30

40

50

歪みを有する結晶質な領域を含んでいるセミアモルファス半導体膜（微結晶半導体膜、マイクロクリスタル半導体膜とも呼ばれる）も用いることができる。

【0044】

また、本明細書中において、画素電極とは、TFTと接続される電極であり、且つ、対向基板に設けられる対向電極と対となす電極を指している。また、液晶素子は、画素電極と、対向電極と、これらの電極に挟まれた液晶層とを指している。アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターンとして観察者に認識される。

10

【発明の効果】

【0045】

本発明により、電極（または配線）と画素電極との接触抵抗を増大させることなく、従来必要とされていた配線の上層として高融点金属を含む層を設ける工程を省略できる。これにより製造上のコスト低減と時間短縮の効果がある。

【図面の簡単な説明】

【0046】

【図1】実施の形態1を示す画素断面図。

【図2】実施の形態2を示す画素断面図。

20

【図3】実施の形態3を示す画素断面図。

【図4】エッチング後の電極端部における斜視図および断面図のSEM写真。

【図5】第1のTEGパターンを示す図。

【図6】第2のTEGパターンを示す図。

【図7】第1のTEGパターンを用いた電気測定の結果示すグラフ。（チタンとアルミニウムの積層の実験結果）

【図8】第2のTEGパターンを用いた電気測定の結果示すグラフ。

【図9】EL表示パネルの断面図。（実施例1）

【図10】EL表示パネルの断面図。（実施例2）

【図11】EL表示パネルを示す上面図。（実施例3）

30

【図12】液晶パネルを示す断面図。（実施例4）

【図13】電子機器の一例を示す図。

【図14】電子機器の一例を示す図。

【図15】第1のTEGパターンを用いた電気測定の結果示すグラフ。（モリブデンとアルミニウムの積層の実験結果）

【発明を実施するための形態】

【0047】

本発明の実施形態について、以下に説明する。

【0048】

（実施の形態1）

40

ここでは、アクティブマトリクス型の発光装置の例に本発明を説明することとする。

【0049】

図1(A)は、発光装置の画素部における一部を拡大した断面図である。以下に図1(A)に示した発光素子を有する半導体装置の作製工程を示す。

【0050】

まず、基板10上に下地絶縁膜11を形成する。基板10側を表示面として発光を取り出す場合、基板10としては、光透過性を有するガラス基板や石英基板を用いればよい。また、処理温度に耐えうる耐熱性を有する光透過性のプラスチック基板を用いてもよい。また、基板10側とは逆の面を表示面として発光を取り出す場合、前述の基板の他にシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものをを用いても良い

50

。ここでは基板 10 としてガラス基板を用いる。なお、ガラス基板の屈折率は 1.55 前後である。

#### 【0051】

下地絶縁膜 11 としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として 2 層構造を用いた例を示すが、前記絶縁膜の単層膜または 2 層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。

#### 【0052】

次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、LPCVD法、またはプラズマCVD法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を第1のフォトマスクを用いて所望の形状にパターニングして形成する。この半導体層の厚さは 25 ~ 80 nm（好ましくは 30 ~ 70 nm）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（SiGe）合金などで形成すると良い。

10

#### 【0053】

また、非晶質構造を有する半導体膜の結晶化処理として連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波～第4高調波を適用するのが好ましい。代表的には、Nd:YVO<sub>4</sub>レーザー（基本波 1064 nm）の第2高調波（532 nm）や第3高調波（355 nm）を適用すればよい。連続発振のレーザーを用いる場合には、出力 10 W の連続発振の YVO<sub>4</sub> レーザから射出されたレーザー光を非線形光学素子により高調波に変換する。また、共振器の中に YVO<sub>4</sub> 結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、被処理体に照射する。このときのエネルギー密度は 0.01 ~ 100 MW/cm<sup>2</sup> 程度（好ましくは 0.1 ~ 10 MW/cm<sup>2</sup>）が必要である。そして、10 ~ 2000 cm/s 程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射すればよい。

20

#### 【0054】

次いで、レジストマスクを除去した後、半導体層を覆うゲート絶縁膜 12 を形成する。ゲート絶縁膜 12 はプラズマCVD法またはスパッタ法を用い、厚さを 1 ~ 200 nm とする。

30

#### 【0055】

次いで、ゲート絶縁膜 12 上に膜厚 100 ~ 600 nm の導電膜を形成する。ここでは、スパッタ法を用い、TaN膜とW膜との積層からなる導電膜を形成する。なお、ここでは導電膜をTaN膜とW膜との積層としたが、特に限定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。

#### 【0056】

次いで、第2のフォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、導電層 14a、14bを得る。なお、導電層 14a、14bはTFETのゲート電極となる。

40

#### 【0057】

次いで、レジストマスクを除去した後、第3のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないnチャネル型TFETを形成するため、半導体にn型を付与する不純物元素（代表的にはリン、またはAs）を低濃度にドーピングするための第1のドーピング工程を行う。レジストマスクは、pチャネル型TFETとなる領域と、導電層の近傍とを覆う。この第1のドーピング工程によって絶縁膜を介してスルードーピングを行い、低濃度不純物領域を形成する。一つの発光素子は、複数のTFETを用いて駆動させるが、

50



pチャネル型TFTのみで駆動させる場合には、上記ドーピング工程は特に必要ない。

【0058】

次いで、レジストマスクを除去した後、第4のフォトマスクを用いてレジストマスクを新たに形成し、半導体にp型を付与する不純物元素(代表的にはボロン)を高濃度にドーピングするための第2のドーピング工程を行う。この第2のドーピング工程によってゲート絶縁膜12を介してスルードープを行い、p型の高濃度不純物領域17、18を形成する。

【0059】

次いで、第5のフォトマスクを用いてレジストマスクを新たに形成し、ここでは図示しないnチャネル型TFTを形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)を高濃度にドーピングするための第3のドーピング工程を行う。第3のドーピング工程におけるイオンドープ法の条件はドーズ量を $1 \times 10^{13} \sim 5 \times 10^{15}/\text{cm}^2$ とし、加速電圧を60~100keVとして行う。レジストマスクは、pチャネル型TFTとなる領域と、導電層の近傍とを覆う。この第3のドーピング工程によってゲート絶縁膜12を介してスルードープを行い、n型の高濃度不純物領域を形成する。

10

【0060】

この後、レジストマスクを除去し、水素を含む第1の層間絶縁膜13を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。水素を含む第1の層間絶縁膜13は、PCVD法により得られる窒化酸化珪素膜(SiNO膜)を用いる。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域19におけるニッケルの低減を行うゲッタリングをも行うことができる。

20

【0061】

次いで、層間絶縁膜の2層目となる平坦化絶縁膜16を形成する。平坦化絶縁膜16としては、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が構成される絶縁膜を用いる。

【0062】

次いで、第6のマスクを用いてエッチングを行い、平坦化絶縁膜16にコンタクトホールを形成すると同時に周縁部の平坦化絶縁膜を除去する。ここでは、第1の層間絶縁膜13と選択比が取れる条件でエッチング(ウェットエッチングまたはドライエッチング)を行う。用いるエッチング用ガスに限定はないが、ここでは $\text{CF}_4$ 、 $\text{O}_2$ 、He、Arとを用いることが適している。 $\text{CF}_4$ の流量を380sccm、 $\text{O}_2$ の流量を290sccm、Heの流量を500sccm、Arの流量を500sccm、RFパワーを3000W、圧力を25Paとし、ドライエッチングを行う。なお、第1の層間絶縁膜13上に残渣を残すことなくエッチングするためには、10~20%程度の割合でエッチング時間を増加させると良い。1回のエッチングでテーパ形状としてもよいし、複数のエッチングによってテーパ形状にしてもよい。ここでは、さらに $\text{CF}_4$ 、 $\text{O}_2$ 、Heを用いて、 $\text{CF}_4$ の流量を550sccm、 $\text{O}_2$ の流量を450sccm、Heの流量を350sccm、RFパワーを3000W、圧力を25Paとする2回目のドライエッチングを行ってテーパ形状とする。平坦化絶縁膜の端部におけるテーパ角は、30°を越え75°未満とすることが望ましい。

30

40

【0063】

次いで、第6のマスクをそのままマスクとしてエッチングを行い、露呈しているゲート絶縁膜12、および第1の層間絶縁膜13を選択的に除去する。エッチング用ガスに $\text{CHF}_3$ とArを用いてゲート絶縁膜12、および第1の層間絶縁膜13のエッチング処理を行う。なお、半導体層上に残渣を残すことなくエッチングするためには、10~20%程度の割合でエッチング時間を増加させると良い。

【0064】

次いで、第6のマスクを除去し、コンタクトホールで半導体層と接する2層構造からなる導電膜を形成する。下層となる第1導電層22aは、高融点金属(Ti、Moなど)または高融点金属化合物(TiNなど)を用い、20nm~200nmの膜厚範囲とする。

50

下層となる第1導電層22aは、シリコンとアルミニウムの相互拡散を防止する効果を有している。

【0065】

また、上層となる第2導電層22bは、配線の電気抵抗値を低くするため、低抵抗金属（代表的にはAl）を用い、 $0.1\mu\text{m} \sim 2\mu\text{m}$ の膜厚範囲とする。なお、各層の表面を酸化させないように、これら2層を同じスパッタ装置で連続して形成することが好ましい。

【0066】

次いで、第7のマスクを用いて第1のエッチングを行う。第1のエッチングでは、上層が幅W1となるようにパターニングする。第1のエッチングは、ドライエッチング法またはウェットエッチング法を用いる。

10

【0067】

次いで、レジストマスクを残したまま、第2のエッチングを行い、ICP（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いてレジストマスクを後退させながら第2導電層をエッチングして幅W2とする。第2のエッチングの際、第1導電層も僅かに除去されてテーパー部が形成される。ICPエッチング法を用いれば、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、 $\text{Cl}_2$ 、 $\text{BCl}_3$ 、 $\text{SiCl}_4$ 、 $\text{CCl}_4$ などを代表とする塩素系ガスまたは $\text{CF}_4$ 、 $\text{SF}_6$ 、 $\text{NF}_3$ などを代表とするフッ素系ガス、または $\text{O}_2$ を適宜用いることができる。

20

【0068】

また、ICPエッチング法を用いてテーパー形状を形成する場合、電極の両側に均等に突出部が形成される。なお、第2のエッチング条件によっては、第1の導電層がエッチングされて露呈した領域の平坦化絶縁膜16も僅かにエッチングされることがある。

【0069】

次いで、上記2層構造を有する配線または電極に接して透明導電膜を形成する。透明導電膜と第1導電層22aとを直接接して形成し、良好なオーミック接合を得ることができる。そして、第8のマスクを用いてエッチングを行い、第1の電極23R、23G、即ち、有機発光素子の陽極（或いは陰極）を形成する。

30

【0070】

第1の電極の材料として、ITO（酸化インジウムスズ）、またはITSO（ITOに酸化珪素が2～10重量%含まれたターゲットを用いてスパッタリング法で得られる酸化珪素を含む酸化インジウムスズ）を用いる。ITSOの他、酸化珪素を含み酸化インジウムに2～20%の酸化亜鉛（ZnO）を混合した透光性氧化物導電膜（IZO）などの透明導電膜を用いても良い。また、酸化珪素を含むATO（アンチモン・チン・オキサイド）の透明導電膜を用いても良い。

【0071】

なお、第1の電極23R、23GとしてITOを用いる場合は、電気抵抗値を下げるために結晶化させるベークを行う。対して、ITSOやIZOは、ベークを行ってもITOのように結晶化せず、アモルファス状態のままである。

40

【0072】

上述した方法で得られる2層の電極とITSOとの接触抵抗と、比較例における接触抵抗とを比べるため、以下に示す実験を行った。

【0073】

ガラス基板上に絶縁層として酸化珪素膜を形成し、チタン層（厚さ100nm）の上に純アルミニウム層（厚さ700nm、抵抗率 $4\mu\text{cm}$ ）を連続でスパッタ法により成膜し、2層構造の金属層とした後、フォトリソグラフィにより電極パターンのレジストマスクを形成し、以下の3つの方法で2層構造の金属層をエッチングして2つのサンプルを形成する。

50

## 【0074】

サンプル1（比較例）として、2層構造の金属層に対して一回のICP装置を用いたプラズマエッチングのみで金属層の2層両方をエッチングした。この結果、形成された電極端面は垂直に近い約80°のテーパ角となった。その後、透明電極となるITO膜をスパッタ法により形成し、フォトリソグラフィを用いてパターン形成を行った。

## 【0075】

サンプル2（本発明）として、2層構造の金属層に対してICP装置を用いた2段階のプラズマエッチングを行い、下層のチタン層が突出した形状を得た。具体的には、第1のエッチングでエッチング後の電極端面が60°程度のテーパ角になるようにエッチングし、第1のエッチング条件とは異なる第2のエッチングで上層のアルミニウム層を選択的に、端面がほぼ垂直になる条件でエッチングした。

10

## 【0076】

第1のエッチングにおける第1条件は、エッチング用ガスに $BCl_3$ と $Cl_2$ とを用い、それぞれのガス流量比を60（sccm）、20（sccm）とし、1.9Paの圧力でコイル型の電極に450WのRF（13.56MHz）電力を投入してプラズマを生成してエッチングを100秒行った。なお、基板側（試料ステージ）にも100WのRF（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。なお、基板側の電極面積サイズは、12.5cm×12.5cmであり、コイル型の電極面積サイズ（ここではコイルの設けられた石英円板）は、直径25cmの円板である。次に第2条件として、ガス及び流量比を第1条件と同じにしたまま、圧力を1.2Paとし、コイル型の電極に600WのRF電力を、基板側に250WのRF電力をそれぞれ投入し、プラズマを生成してエッチングを160秒行った。

20

## 【0077】

そして、第2のエッチングにおける条件は、エッチング用ガスに $BCl_3$ と $Cl_2$ とを用い、それぞれのガス流量比を40（sccm）、40（sccm）とし、3.5Paの圧力でコイル型の電極に200WのRF電力を、基板側に50WのRF電力をそれぞれ投入し、プラズマを生成してエッチングを60秒行った。

## 【0078】

なお、エッチング後のSEM（走査型電子顕微鏡）写真として図4（A）に斜視図、図4（B）に断面図、図4（C）に断面模式図を示す。また、突出した部分の長さは0.22μmであった。即ち、上層の端部から下層の端部まで0.22μm離れており、下層の幅W1は上層の幅W2よりも0.44μm広がっている。その後、透明電極となるITO膜をスパッタ法により形成し、フォトリソグラフィを用いてパターン形成を行った。

30

## 【0079】

なお、上記各2つのサンプルについて、電気抵抗測定のためのTEG（Test Element Group：測定用単体素子）パターンをそれぞれ2通り作成した。

## 【0080】

1つは、金属層とITO層が直列接続になるよう交互に配置されたコンタクトチェーンと呼ばれる第1のTEG（上面レイアウト図を図5（A）、コンタクト部の拡大した測長値の関係を図6（B）に示す）であり、配線とITOと両者の接触界面の3つの抵抗要素が直列接続されたものである。

40

## 【0081】

もう一つは、ケルビン測定を行うために金属層とITO層が十字形に重ねて配置された第2のTEG（上面レイアウト図を図6（A）、コンタクト部の拡大した測長値の関係を図6（B）に示す）とである。

## 【0082】

次に、上記2つのサンプルを用い、第1のTEGについて電気抵抗測定を行ったところ、サンプル1（比較例）と比べて、サンプル2（本発明）は、1Vでの抵抗値（コンタクト1個当たり）が77%減少している。

50

## 【0083】

また、図7に第1のTEGについての電気抵抗測定を行った結果を示す。なお、ITSOの抵抗率は $4000\mu\text{cm}$ として算出している。

## 【0084】

また、上記2つのサンプルを用い、第2のTEGについて電気抵抗測定を行ったところ、サンプル1(比較例)よりもサンプル2(本発明)の接触抵抗値が小さかった。図8に第2のTEGについての電気抵抗測定を行った結果を示す。

## 【0085】

以上の実験から、下層(チタン層)を突出させた2層構造の電極とすることで、ITSOとの接触抵抗を低減できることが示された。

10

## 【0086】

また、下層(チタン層)に代えてモリブデン層(膜厚 $100\text{nm}$ )を用い、同様に第1のTEGについての電気抵抗測定を行った結果を図15に示す。なお、ITSOの抵抗率は $4000\mu\text{cm}$ として算出している。図15において、下層のモリブデン層の端面がほぼ垂直になる条件でエッチングした比較用のサンプルを実線で示している。また、図15において、下層のモリブデン層が突出し、且つ、端面が $60^\circ$ 程度のテーパ角としたサンプルをx印として示している。図15からも、下層(モリブデン層)を突出させた2層構造の電極とすることで、ITSOとの接触抵抗を低減できることが示された。

## 【0087】

また、下層の膜厚の条件を $100\text{nm}$ 、 $200\text{nm}$ 、 $300\text{nm}$ と振って、同様に電気抵抗測定を行ったところ、下層の膜厚が厚ければ厚いほど接触抵抗値が低減された。

20

## 【0088】

また、図1(B)に透明導電膜からなる第1の電極とTiからなる下層とが接している部分の拡大断面図を示す。図1(B)に示すように上層となる第2導電層22bの表面には酸化アルミニウム膜34が薄く形成されており、透明導電膜からなる第1の電極は下層のみと電氣的に接合している。図1(B)では下層22aの端部におけるテーパ角が、上層となる第2導電層22bの端部におけるテーパ角よりも小さい例を示している。なお、下層となる第1導電層22aの端部におけるテーパ角が小さければ小さいほど、第1の電極と第1導電層の接触面積は増加する。

## 【0089】

次いで、第8のマスクを用いて第1の電極23R、23Gの端部を覆う絶縁物29(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。絶縁物29としては、塗布法により得られる有機樹脂膜、またはSOG膜(例えば、アルキル基を含む $\text{SiO}_x$ 膜)を膜厚 $0.8\mu\text{m}\sim 1\mu\text{m}$ の範囲で用いる。

30

## 【0090】

次いで、有機化合物を含む層24R、24Gを、蒸着法または塗布法を用いて積層形成する。なお、信頼性を向上させるため、有機化合物を含む層24R、24Gの形成前に真空加熱を行って脱気を行うことが好ましい。例えば、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で $200\sim 300$ の加熱処理を行うことが望ましい。有機化合物を含む層24R、24Gの形成に蒸着法を用い、真空度が $5\times 10^{-3}\text{Torr}$ ( $0.665\text{Pa}$ )以下、好ましくは $10^{-4}\sim 10^{-6}\text{Torr}$ まで真空排気された成膜室で蒸着を行う。蒸着の際、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通して基板に蒸着される。

40

## 【0091】

なお、フルカラー化するために、発光色(R、G、B)ごとにマスクのアライメントを行う。

## 【0092】

有機化合物を含む層24R、24Gは積層であり、第1の電極上に正孔注入層、正孔輸

50

送層、発光層、電子輸送層と順次形成する。例えば、有機化合物を含む層 2 4 R のうち、発光層として D C M が添加された A l q<sub>3</sub> を 4 0 [ n m ] 成膜する。また、有機化合物を含む層 2 4 G のうち、発光層として D M Q D が添加された A l q<sub>3</sub> を 4 0 [ n m ] 成膜する。また、ここでは図示していないが青色の青色の発光層として C B P ( 4 , 4 ' - ビス ( N - カルバゾリル ) - ビフェニル ) が添加された P P D ( 4 , 4 ' - ビス ( N - ( 9 - フェナントリル ) - N - フェニルアミノ ) ビフェニル ) を 3 0 n m 、ブロッキング層として S A l q ( ビス ( 2 - メチル - 8 - キノリノラト ) ( トリフェニルシラノラト ) アルミニウム ) を 1 0 [ n m ] 成膜する。

【 0 0 9 3 】

次いで、第 2 の電極 2 5 、即ち、有機発光素子の陰極 ( 或いは陽極 ) を形成する。第 2 の電極 2 5 の材料としては、M g A g 、 M g I n 、 A l L i などの合金、C a F<sub>2</sub>、C a N 、または周期表の 1 族もしくは 2 族に属する元素とアルミニウムとを共蒸着法により形成した膜を用いればよい。

10

【 0 0 9 4 】

また、第 2 の電極 2 5 を形成する前に陰極バッファ層として C a F<sub>2</sub>、M g F<sub>2</sub>、または B a F<sub>2</sub> からなる透光性を有する層 ( 膜厚 1 n m ~ 5 n m ) を形成してもよい。

【 0 0 9 5 】

また、第 2 の電極 2 5 を保護する保護層を形成してもよい。

【 0 0 9 6 】

次いで、封止基板 3 3 をシール材 ( 図示しない ) で貼り合わせて発光素子を封止する。なお、一对の基板およびシール材で囲まれた領域 2 7 には乾燥した不活性気体、或いは透明な充填材を充填する。不活性気体としては希ガスまたは窒素を用いることができ、乾燥させるための乾燥剤を封止基板 3 3 に配置する。また、充填材としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。なお、充填材を一对の基板間に充填すると、全体の透過率を向上させることができる。

20

【 0 0 9 7 】

第 1 の電極を透明材料、第 2 の電極を金属材料とすれば、基板 1 0 を通過させて光を取り出す構造、即ちボトムエミッション型となる。また、第 1 の電極を金属材料、第 2 の電極を透明材料とすれば、封止基板 3 3 を通過させて光を取り出す構造、即ちトップエミッション型となる。また、第 1 の電極および第 2 の電極を透明材料とすれば、基板 1 0 と封止基板 3 3 の両方を通過させて光を取り出す構造とすることができる。本発明は、適宜、いずれか一の構造とすればよい。

30

【 0 0 9 8 】

また、基板 1 0 を通過させて光を取り出す際、発光層から放出される発光が通過する層、即ち、第 1 の電極、1 層目の層間絶縁膜 1 3 、2 層目の層間絶縁膜 1 6 、ゲート絶縁膜 1 2 、下地絶縁膜 1 1 には全て酸化珪素 ( 約 1 . 4 6 前後 ) が含まれているため、それぞれの屈折率の差が小さくなって光の取り出し効率が向上する。即ち、屈折率の異なる材料層間での迷光を抑えることができる。

【 0 0 9 9 】

( 実施の形態 2 )

ここでは、実施の形態 1 とは 2 層構造の電極の形状が異なる例を図 2 ( A ) および図 2 ( B ) を用いて以下に説明する。

40

【 0 1 0 0 】

なお、第 1 導電層 2 2 2 a 及び第 2 導電層 2 2 2 b からなる電極を形成する工程以外の工程は、実施の形態 1 と同一であるので、ここでは詳細な説明は省略する。従って、図 2 ( A ) 及び図 2 ( B ) において、図 1 ( A ) と同じ箇所部分には同じ符号を用いている。

【 0 1 0 1 】

実施の形態 1 に従って、コンタクトホールで半導体層と接する 2 層構造からなる導電膜を形成する。下層となる第 1 導電層 2 2 2 a は、高融点金属 ( T i 、 M o など ) または高

50

融点金属化合物 (TiN など) を用い、20 nm ~ 200 nm の膜厚範囲とする。下層となる第 1 導電層 222 a は、シリコンとアルミニウムの相互拡散を防止する効果を有している。

【0102】

また、上層となる第 2 導電層 222 b は、配線の電気抵抗値を低くするため、低抵抗金属 (代表的には Al) を用い、0.1 μm ~ 2 μm の膜厚範囲とする。なお、各層の表面を酸化させないように、これら 2 層を同じスパッタ装置で連続して形成することが好ましい。

【0103】

次いで、第 7 のマスクを用いて第 1 のエッチングを行う。第 1 のエッチングでは、上層が幅 W4 となるようにパターニングする。第 1 のエッチングは、ドライエッチング法またはウェットエッチング法を用いる。

10

【0104】

次いで、第 8 のマスクを用いて第 2 のエッチングを行う。第 2 のエッチングでは、下層が幅 W3 となるようにパターニングする。第 2 のエッチングは、ドライエッチング法またはウェットエッチング法を用いる。

【0105】

上記 2 回のエッチングによって、上層の幅 W4 は第 7 のマスクによって決定され、下層の幅 W3 は第 8 のマスクによって決定される。

【0106】

次いで、実施の形態 1 と同様にして、上記 2 層構造を有する配線または電極に接して透明導電膜を形成する。透明導電膜と第 1 導電層 222 a とを直接接して形成し、良好なオーミック接合を得ることができる。そして、第 9 のマスクを用いてエッチングを行い、第 1 の電極 23 R、23 G、即ち、有機発光素子の陽極 (或いは陰極) を形成する。

20

【0107】

以降の工程は、実施の形態 1 と同一であるので、ここでは詳細な説明は省略する。

【0108】

ここでは、突出した部分を形成するために 2 回のパターニングを行って図 2 (A) に示す電極構造を得る例を示した。2 回のパターニングを行う場合には、実施の形態 1 に示すように上層の両側に均等に突出部を形成するのではなく、後に形成する第 1 の電極と重なる部分だけに突出部を形成することもできる。即ち、2 つのパターニングマスクを適宜設計することによって、第 1 の電極と下層の接触面積を制御することができる。

30

【0109】

また、図 2 (B) に透明導電膜からなる第 1 の電極と Ti からなる下層とが接している部分の拡大断面図を示す。図 2 (B) に示すように第 2 導電層 222 b の表面には酸化アルミニウム膜 34 が薄く形成されており、透明導電膜からなる第 1 の電極は下層のみと電氣的に接合している。図 2 (B) では下層となる第 1 導電層 222 a の端部におけるテーパ角  $\theta_1$  が、第 2 導電層 222 b の端部におけるテーパ角  $\theta_2$  よりも大きい例を示している。なお、図 2 (B) に示すように、下層の上面部および端面と、第 1 の電極とが電氣的に接続されているが、第 1 の電極が下層端面と接している面積よりも、第 1 の電極が下層上面と接している面積のほうが広い構造となっている。

40

【0110】

また、本実施の形態は実施の形態 1 と自由に組み合わせることができる。

【0111】

(実施の形態 3)

ここでは、透明導電膜と、2 層構造の電極との間にもう一層の絶縁膜を設けた例を図 3 を用いて以下に説明する。

【0112】

なお、第 1 導電層 22 a、第 2 導電層 22 b、及び第 3 導電層 22 c からなる電極を形成するまでの工程は、実施の形態 1 と同一であるのでここでは詳細な説明は省略する。ま

50

た、図3において、図1(A)と同一の箇所には同じ符号を用いる。

【0113】

まず、実施の形態1に示した工程に従って、2層構造の電極22a、22bを形成する。次いで、層間絶縁膜の3層目となる平坦化絶縁膜320を形成する。平坦化絶縁膜320としては、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が構成される絶縁膜を用いる。ここでは3層目の平坦化絶縁膜320で平坦化を行うため、平坦化絶縁膜16は特に平坦でなくともよく、例えば、PCVD法による無機絶縁膜を用いてもよい。

【0114】

次いで、平坦化絶縁膜320を選択的にエッチングして、上層となる第2導電層22b及び平坦化絶縁膜16に達するコンタクトホールを形成する。次いで、透明導電膜を成膜して、パターニングを行い、第1の電極323R、323Gを形成する。

10

【0115】

次いで、実施の形態1に示した工程と同様にして第1の電極323R、323Gの端部を覆う絶縁物329を形成する。以降の工程は実施の形態1と同一であるのでここでは詳細な説明は省略することとする。

【0116】

図3に示す構造とすることで、第1の電極面積を広くすることが可能となり、発光領域を広くすることができる。

【0117】

また、本実施の形態は実施の形態1または実施の形態2と自由に組み合わせることができる。

20

【0118】

以上の構成でなる本発明について、以下に示す実施例をもってさらに詳細な説明を行うこととする。

【実施例1】

【0119】

本実施例では、フルカラーの発光装置の説明を図9を用いて説明する。図9はアクティブマトリクス型の発光装置の一部断面を示す図である。

【0120】

下地絶縁膜1002が設けられた第1の基板1001上には、3つのTFT1003R、1003G、1003Bを設けている。これらのTFTは、チャンネル形成領域1020と、ソース領域またはドレイン領域1021、1022とを有し、ゲート絶縁膜1005と、ゲート電極を有するpチャンネル型TFTである。また、ゲート電極は2層となっており、テーパー形状となっているゲート電極の下層1023aと、ゲート電極の上層1023bとで構成されている。

30

【0121】

また、層間絶縁膜1006は、無機絶縁膜である。また、層間絶縁膜1006を覆う平坦化絶縁膜1007は、塗布法による平坦な層間絶縁膜である。

【0122】

発光素子においては、第1の電極を平坦とすることが重要であり、平坦化絶縁膜1007が平坦でない場合、平坦化絶縁膜1007の表面凹凸の影響によって第1の電極も平坦とされない恐れがある。従って、平坦化絶縁膜1007の平坦性は重要である。

40

【0123】

また、TFTのドレイン配線、またはソース配線1024a、1024bは、2層構造としている。後に透明導電膜と接続させる部分において、ドレイン配線、またはソース配線の下層1024aがドレイン配線、またはソース配線の上層1024bより広い幅を有している。この電極形状は、実施の形態2に従い、突出した部分を形成するために2回のパターニングを行って得る。ここでは、ドレイン配線、またはソース配線の下層1024aには膜を用い、ドレイン配線、またはソース配線の上層1024bにはアルミニウム単体

50

膜を用いた積層膜とする。TFTのドレイン配線、またはソース配線の上層1024bは、層間絶縁膜のカパレッジを考慮して、テーパ形状とすることが好ましい。

【0124】

また、実施の形態1に従って、下層の側面部が上層の側面部におけるテーパ角より小さいテーパ角としてもよい。

【0125】

また、隔壁1009は樹脂であり、異なる発光を示す有機化合物を含む層との仕切りの役目を果たしている。従って、隔壁1009は、一つの画素、即ち、発光領域を囲むように格子形状としている。また、異なる発光を示す有機化合物を含む層が隔壁上で重なってもよいが、隣り合う画素の第1の電極とは重ならないようにする。

10

【0126】

発光素子は、透明導電材料からなる第1の電極1008と、有機化合物を含む層1015R、1015G、1015Bと、第2の電極1010とで構成されている。本実施例において、第1の電極1008は、下層1024aと接して導通させている。

【0127】

また、第1の電極1008及び第2の電極1010は仕事関数を考慮して材料を選択する必要がある。但し第1の電極及び第2の電極は、画素構成によりいずれも陽極、又は陰極となりうる。駆動用TFTの極性がpチャネル型である場合、第1の電極を陽極、第2の電極を陰極とするとよい。また、駆動用TFTの極性がNチャネル型である場合、第1の電極を陰極、第2の電極を陽極とすると好ましい。

20

【0128】

また、有機化合物を含む層1015R、1015G、1015Bは、第1の電極（陽極）側から順に、HIL（ホール注入層）、HTL（ホール輸送層）、EML（発光層）、ETL（電子輸送層）、EIL（電子注入層）の順に積層されている。なお、有機化合物を含む層は、積層構造以外に単層構造、又は混合構造をとることができる。フルカラーとするため、有機化合物を含む層1015R、1015G、1015Bは、それぞれ選択的に形成して、R、G、Bの3種類の画素を形成する。

【0129】

また、水分や脱ガスによるダメージから発光素子を保護するため、第2の電極1010を覆う保護膜1011、1012を設けることが好ましい。保護膜1011、1012としては、PCVD法による緻密な無機絶縁膜（SiN、SiNO膜など）、スパッタ法による緻密な無機絶縁膜（SiN、SiNO膜など）、炭素を主成分とする薄膜（DLC膜、CN膜、アモルファスカーボン膜）、金属酸化物膜（WO<sub>2</sub>、CaF<sub>2</sub>、Al<sub>2</sub>O<sub>3</sub>など）などを用いることが好ましい。

30

【0130】

第1の基板1001と第2の基板1016との間の間隔1014には、充填材料または不活性ガスを充填する。窒素などの不活性ガスを充填する場合は、乾燥させるための乾燥剤を間隔1014に設けることが好ましい。

【0131】

また、発光素子の光は、第1の基板1001を通過して取り出される。図9に示す構造は下方出射型の発光装置である。

40

【0132】

また、ここではトップゲート型TFTを例として説明したが、TFT構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）TFTや順スタガ型TFTに適用することが可能である。

【0133】

また、本実施例は実施の形態1、実施の形態2、または実施の形態3と自由に組み合わせることができる。

【実施例2】

【0134】

50



本実施例では、画素部と駆動回路と端子部とを同一基板上に形成し、両方の基板から光を取り出すことのできる発光装置の例を図10に示す。

【0135】

基板610上に下地絶縁膜を形成した後、各半導体層を形成する。次いで、半導体層を覆うゲート絶縁膜を形成した後、各ゲート電極、端子電極を形成する。次いで、nチャネル型TFT636を形成するため、半導体にn型を付与する不純物元素(代表的にはリン、またはAs)をドーピングし、pチャネル型TFT637を形成するため、半導体にp型を付与する不純物元素(代表的にはボロン)をドーピングしてソース領域およびドレイン領域、必要であればLDD領域を適宜形成する。次いで、PCVD法により得られる水素を含む窒化酸化珪素膜(SiNO膜)を形成した後、半導体層に添加された不純物元素の活性化および水素化を行う。

10

【0136】

次いで、層間絶縁膜となる平坦化絶縁膜616を形成する。平坦化絶縁膜616としては、塗布法によって得られるシリコン(Si)と酸素(O)との結合で骨格構造が構成される絶縁膜を用いる。

【0137】

次いで、マスクを用いて平坦化絶縁膜にコンタクトホールを形成すると同時に周縁部の平坦化絶縁膜を除去する。

【0138】

次いで、平坦化絶縁膜616をマスクとしてエッチングを行い、露呈している水素を含むSiNO膜またはゲート絶縁膜を選択的に除去する。

20

【0139】

次いで、導電膜を形成した後、マスクを用いてエッチングを行い、ドレイン配線やソース配線を形成する。ドレイン配線は、2層構造となっており、後に透明導電膜と接続させる部分において、下層が上層より広い幅を有している。本実施例では、実施の形態1の工程に従って、上層より下層が突出した部分を形成している。また、下層の側面部が上層の側面部におけるテーパ角より小さいテーパ角としている。

【0140】

次いで、透明導電膜からなる第1の電極623、即ち、有機発光素子の陽極(或いは陰極)を形成する。なお、第1の電極623は、突出した下層部分と電氣的に接続される。

30

【0141】

次いで、塗布法により得られるSOG膜(例えば、アルキル基を含むSiO<sub>x</sub>膜)をパターンニングして、第1の電極623の端部を覆う絶縁物629(バンク、隔壁、障壁、土手などと呼ばれる)を形成する。

【0142】

次いで、有機化合物を含む層624を、蒸着法または塗布法を用いて形成する。次いで、透明導電膜からなる第2の電極625、即ち、有機発光素子の陰極(或いは陽極)を形成する。次いで、蒸着法またはスパッタ法により透明保護層626を形成する。透明保護層626は、第2の電極625を保護する。

【0143】

40

次いで、透明な封止基板633をシール材628で貼り合わせて発光素子を封止する。即ち、発光表示装置は、表示領域の外周をシール材で囲み、一对の基板で封止される。TFTの層間絶縁膜は、基板全面に設けられているため、シール材のパターンが層間絶縁膜の外周縁よりも内側に描画された場合、シール材のパターンの外側に位置する層間絶縁膜の一部から水分や不純物が浸入する恐れがある。従って、TFTの層間絶縁膜として用いる平坦化絶縁膜の外周は、シール材のパターンの内側、好ましくは、シール材パターンと重なるようにして平坦化絶縁膜の端部をシール材が覆うようにする。なお、シール材628で囲まれた領域には透明な充填材627を充填する。

【0144】

最後にFPC632を異方性導電膜631により公知の方法で端子電極と貼りつける。

50

端子電極は、透明導電膜を用いることが好ましく、ゲート配線と同時に形成された端子電極上に形成する。(図10)

【0145】

また、発光素子の光は、基板610及び封止基板633を通過して両側に取り出される。図10に示す構造は、基板と封止基板の両方を通過させて光を取り出す構造の発光装置である。

【0146】

以上の工程によって、画素部と駆動回路と端子部とを同一基板上に形成することができる。

【0147】

また、本実施例は実施の形態1、実施の形態2、または実施の形態3と自由に組み合わせることができる。

【実施例3】

【0148】

本実施例は、上記実施例によって作製されるEL表示パネルにFPCや、駆動用の駆動ICを実装する例について説明する。

【0149】

図11(A)に示す図は、FPC1209を4カ所の端子部1208に貼り付けた発光装置の上面図の一例を示している。基板1210上には発光素子及びTFTを含む画素部1202と、TFTを含むゲート側駆動回路1203と、TFTを含むソース側駆動回路1201とが形成されている。TFTのチャネル形成領域が結晶構造を有する半導体膜で構成されている場合には同一基板上にこれらの回路を形成することができる。従って、システムオンパネル化を実現したEL表示パネルを作製することができる。

【0150】

なお、基板1210はコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。

【0151】

また、画素部を挟むように2カ所に設けられた接続領域1207は、発光素子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の電極は画素部に設けられたTFTと電氣的に接続している。

【0152】

また、封止基板1204は、画素部および駆動回路を囲むシール材1205、およびシール材に囲まれた充填材料によって基板1210と固定されている。また、透明な乾燥剤を含む充填材料を充填する構成としてもよい。また、画素部と重ならない領域に乾燥剤を配置してもよい。

【0153】

また、図11(A)に示した構造は、XGAクラスの比較的大きなサイズ(例えば対角4.3インチ)の発光装置で好適な例を示したが、図11(B)は、狭額縁化させた小型サイズ(例えば対角1.5インチ)で好適なCOG方式を採用した例である。

【0154】

図11(B)において、基板1310上に駆動IC1301が実装され、駆動ICの先に配置された端子部1308にFPC1309を実装している。実装される駆動IC1301は、生産性を向上させる観点から、一辺が300mmから1000mm以上の矩形の基板上に複数個作り込むとよい。つまり、基板上に駆動回路部と入出力端子を一つのユニットとする回路パターンを複数個形成し、最後に分割して取り出せばよい。ドライバICの長辺の長さは、画素部の一辺の長さや画素ピッチを考慮して、長辺が15~80mm、短辺が1~6mmの矩形に形成してもよいし、画素領域の一辺、又は画素部の一辺と各駆動回路の一辺とを足した長さに形成してもよい。

【0155】

駆動ICのICチップに対する外形寸法の優位性は長辺の長さであり、長辺が15~8

10

20

30

40

50

0 mmで形成された駆動ICを用いると、画素部に対応して実装するのに必要な数がICチップを用いる場合よりも少なく済み、製造上の歩留まりを向上させることができる。また、ガラス基板上に駆動ICを形成すると、母体として用いる基板の形状に限定されないで生産性を損なうことがない。これは、円形のシリコンウエハからICチップを取り出す場合と比較すると、大きな優位点である。

【0156】

また、TAB方式を採用してもよく、その場合は、複数のテープを貼り付けて、該テープに駆動ICを実装すればよい。COG方式の場合と同様に、単数のテープに単数の駆動ICを実装してもよく、この場合には、強度の問題から、駆動ICを固定する金属片等を一緒に貼り付けるとよい。

10

【0157】

また、基板1310もコンタクト部以外において保護膜で覆われており、保護膜上に光触媒機能を有する物質を含む下地層が設けられている。

【0158】

また、画素部1302と駆動IC1301の間に設けられた接続領域1307は、発光素子の第2の電極を下層の配線とコンタクトさせるために設けている。なお、発光素子の第1の電極は画素部に設けられたTFTと電気的に接続している。

【0159】

また、封止基板1304は、画素部1302を囲むシール材1305、およびシール材に囲まれた充填材料によって基板1310と固定されている。

20

【0160】

また、TFTのチャンネル形成領域として非晶質半導体膜を用いる場合には、駆動回路を同一基板上に形成することは困難であるため、大きなサイズであっても図11(B)の構成となる。

【0161】

また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施例1、または実施例2と自由に組み合わせることができる。

【実施例4】

【0162】

本実施例では、画素部と駆動回路と端子部とを同一基板上に形成した液晶表示装置の例を図12に示す。図12は、カラーフィルタを用いない液晶パネルの断面図を示している。

30

【0163】

カラーフィルタを用いない液晶パネルによって光シャッタを行い、RGBの3色のバックライト光源を高速で点滅させるフィールドシーケンシャル方式の駆動方法を用いる。フィールドシーケンシャル方式は、人間の目の時間的な分解能力の限界を利用し、連続時間的な加法混色によってカラー表示を実現するものである。

【0164】

下地絶縁膜702が設けられた第1の基板701上には、3つのTFT703を設けている。これらのTFTは、チャンネル形成領域720と、低濃度不純物領域725、726と、ソース領域またはドレイン領域721、722とを有し、ゲート絶縁膜705と、ゲート電極を有するnチャンネル型TFTである。また、ゲート電極は2層となっており、テーパー形状となっているゲート電極の下層723aと、ゲート電極の上層723bとで構成されている。

40

【0165】

また、層間絶縁膜706は、無機絶縁膜である。また、層間絶縁膜706を覆う平坦化絶縁膜707は、塗布法による平坦な層間絶縁膜である。

【0166】

また、TFTのドレイン配線、またはソース配線は、2層構造となっており、後に透明導電膜と接続させる部分において、ドレイン配線、またはソース配線の下層724aが、ドレイン配線、またはソース配線の上層724bより広い幅を有している。ここでは、ドレ

50

イン配線、またはソース配線の下層としてMo膜を用い、ドレイン配線、またはソース配線の上層としてアルミニウム単体膜を用いる。TFTのドレイン配線、またはソース配線は、層間絶縁膜のカバレッジを考慮して、テーパー形状とすることが好ましい。

【0167】

また、画素電極708は、ITO（酸化インジウムスズ）、ITSO（ITOに酸化珪素が2～10重量%含まれたターゲットを用いてスパッタリング法で得られる酸化珪素を含む酸化インジウムスズ）、酸化珪素を含み酸化インジウムに2～20atomic%の酸化亜鉛（ZnO）を混合した透光性酸化物導電膜（IZO）、酸化珪素を含むATO（アンチモン・チン・オキサイド）などの透明導電膜を用いることができる。

【0168】

また、柱状スペーサ714は樹脂であり、基板間隔を一定に保つ役目を果たしている。従って、柱状スペーサ714は、等間隔で配置されている。また、高速応答させるため、基板間隔は2μm以下にすることが好ましく、柱状スペーサ714の高さを適宜調節する。また、2インチ角以下の小さい画面サイズの場合には、柱状スペーサは特に設けなくともよく、シール材に含ませるフィラーなどのギャップ材のみで基板間隔を調節してもよい。

【0169】

また、柱状スペーサ714及び画素電極708を覆う配向膜710も設ける。対向基板となる第2の基板716にも配向膜712を設け、シール材（図示しない）で第1の基板701と第2の基板716を貼り合わせている。

【0170】

また、第1の基板701と第2の基板716との間の間隔には、液晶材料711を充填する。液晶材料711は、シール材を閉パターンとして気泡が入らないように減圧下で液晶の滴下を行い、両方の基板を貼り合わせる方法を用いてもよいし、開口部を有するシールパターンを設け、TFT基板を貼りあわせた後に毛細管現象を用いて液晶を注入するディップ式（汲み上げ式）を用いてもよい。

【0171】

本実施例の液晶パネルは、いわゆるセル構造を有しており、OCB（Optically Compensated Bend）モードという表示モードを用いる。セル構造とは、液晶分子のプレチルト角がアクティブマトリクス基板と対向基板との基板間の中心面に対して面对称の関係で配向された構造である。セル構造の配向状態は、基板間に電圧が印加されていない時はスプレイ配向となり、電圧を印加するとベンド配向に移行する。さらに電圧を印加するとベンド配向の液晶分子が両方の基板と垂直に配向し、光が透過する状態となる。なお、OCBモードにすると、従来のTNモードより約10倍速い高速応答性を実現できる。

【0172】

また、液晶パネルは一对の光学フィルム（偏光板、位相差板など）731、732の間に挟む。加えて、OCBモードによる表示においては、リタレーションの視角依存性を3次元的に補償するため、2軸性位相差板を用いることが好ましい。

【0173】

図12に示す液晶パネルのバックライトとしてRGBの3色のLED735として用いる。LED735の光は導光板734によって導出される。フィールドシーケンシャル駆動方法においては、LED点灯期間TR期間、TG期間およびTB期間に、それぞれR、G、BのLEDが順に点灯する。赤のLEDの点灯期間（TR）には、赤に対応したビデオ信号（R1）が液晶パネルに供給され、液晶パネルに赤の画像1画面分が書き込まれる。また、緑のLEDの点灯期間（TG）には、緑に対応したビデオデータ（G1）が液晶パネルに供給され、液晶パネルに緑の画像1画面分が書き込まれる。また、青のLEDの点灯期間（TB）には、青に対応したビデオデータ（B1）が液晶表示装置に供給され、液晶表示装置に青の画像1画面分が書き込まれる。これらの3回の画像の書き込みにより、1フレームが形成される。

【実施例5】

10

20

30

40

50

## 【0174】

本発明を実施して得たELパネルまたは液晶パネルを組み込むことによって様々な電子機器を作製することができる。電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（DVD）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図13、図14に示す。

## 【0175】

図13（A）はテレビであり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明はテレビに内蔵している半導体集積回路、および表示部2003に適用し、消費電力が低減されたテレビを実現することができる。なお、パーソナルコンピュータ用、TV放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。

10

## 【0176】

図13（B）はデジタルカメラであり、本体2101、表示部2102、受像部2103、操作キー2104、外部接続ポート2105、シャッター2106等を含む。本発明は、デジタルカメラに内蔵されている半導体集積回路（メモリやCPUなど）、および表示部2102に適用し、消費電力が低減されたデジタルカメラとすることができる。

20

## 【0177】

図13（C）はパーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明は、パーソナルコンピュータに内蔵されている半導体集積回路（メモリやCPUなど）、および表示部2203に適用し、表示部に配置されるTFETと、CPUを構成するCMOS回路とに用いられる配線や接触抵抗を低減することが可能となり、消費電力が低減されたパーソナルコンピュータを実現することができる。

## 【0178】

図13（D）は電子書籍であり、本体2301、表示部2302、スイッチ2303、操作キー2304、赤外線ポート2305等を含む。本発明は、電子書籍に内蔵されている半導体集積回路（メモリやCPUなど）、および表示部2302に適用し、消費電力が低減された電子書籍を実現することができる。

30

## 【0179】

図13（E）は記録媒体を備えた携帯型の画像再生装置（具体的にはDVD再生装置）であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体（DVD等）読込部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示する。本発明は画像再生装置に内蔵されている半導体集積回路（メモリやCPUなど）、および表示部A、B2403、2404に適用し、消費電力が低減された画像再生装置を実現することができる。

40

## 【0180】

図13（F）は携帯型のゲーム機器であり、本体2501、表示部2505、操作スイッチ2504等を含む。ゲーム機器に内蔵されている半導体集積回路（メモリやCPUなど）、および表示部2505に適用し、消費電力が低減された携帯型のゲーム機器を実現することができる。

## 【0181】

図13（G）はビデオカメラであり、本体2601、表示部2602、筐体2603、外部接続ポート2604、リモコン受信部2605、受像部2606、バッテリー2607、音声入力部2608、操作キー2609等を含む。本発明は、ビデオカメラに内蔵されている半導体集積回路（メモリやCPUなど）、および表示部2602に適用し、消費

50

電力が低減されたビデオカメラを実現することができる。

【0182】

図13(H)は携帯電話であり、本体2701、筐体2702、表示部2703、音声入力部2704、音声出力部2705、操作キー2706、外部接続ポート2707、アンテナ2708等を含む。本発明は、携帯電話に内蔵されている半導体集積回路(メモリやCPUや高周波回路など)、および表示部2703に適用し、消費電力が低減された携帯電話を実現できる。

【0183】

また、図14は、記録媒体を備えた携帯型の音楽再生装置であり、本体2901、表示部2903、記録媒体(カード型メモリ、小型HDD等)読み込み部、操作キー2902、2906、接続コード2904に接続されたヘッドフォンのスピーカ部2905等を含む。本発明は、表示部2903に適用し、消費電力が低減された音楽再生装置を実現できる。

10

【0184】

また、本実施例は実施の形態1、実施の形態2、実施の形態3、実施例1、実施例2、実施例3、実施例4、または実施例5と自由に組み合わせることができる。

【符号の説明】

【0185】

10	基板	
11	下地絶縁膜	20
12	ゲート絶縁膜	
13	第1の層間絶縁膜	
14a	導電層	
14b	導電層	
16	平坦化絶縁膜	
17	p型の高濃度不純物領域	
18	p型の高濃度不純物領域	
19	チャンネル形成領域	
22a	第1導電層	
22b	第2導電層	30
23R	第1の電極	
23G	第1の電極	
24R	有機化合物を含む層	
24G	有機化合物を含む層	
25	第2の電極	
27	領域	
29	絶縁物	
33	封止基板	
34	酸化アルミニウム膜	
222a	第1導電層	40
222b	第2導電層	
320	平坦化絶縁膜	
323R	第1の電極	
323G	第1の電極	
329	絶縁物	
610	基板	
616	平坦化絶縁膜	
623	第1の電極	
624	有機化合物を含む層	
625	第2の電極	50

6 2 6	透明保護層	
6 2 7	充填材	
6 2 8	シール材	
6 2 9	絶縁物	
6 3 2	F P C	
6 3 3	封止基板	
6 3 6	nチャネル型 T F T	
6 3 7	pチャネル型 T F T	
7 0 1	第 1 の基板	
7 0 2	下地絶縁膜	10
7 0 3	T F T	
7 0 5	ゲート絶縁膜	
7 0 6	層間絶縁膜	
7 0 7	平坦化絶縁膜	
7 0 8	画素電極	
7 1 0	配向膜	
7 1 1	液晶材料	
7 1 2	配向膜	
7 1 4	柱状スペーサ	
7 1 6	第 2 の基板	20
7 2 0	チャネル形成領域	
7 2 1	ソース領域またはドレイン領域	
7 2 2	ソース領域またはドレイン領域	
7 2 3 a	ゲート電極の下層	
7 2 3 b	ゲート電極の上層	
7 2 4 a	ドレイン配線、またはソース配線の下層	
7 2 4 b	ドレイン配線、またはソース配線の下層	
7 2 5	低濃度不純物領域	
7 2 6	低濃度不純物領域	
7 3 1	光学フィルム	30
7 3 2	光学フィルム	
7 3 4	導光板	
7 3 5	L E D	
1 0 0 1	第 1 の基板	
1 0 0 2	下地絶縁膜	
1 0 0 3 R	T F T	
1 0 0 3 G	T F T	
1 0 0 3 B	T F T	
1 0 0 5	ゲート絶縁膜	
1 0 0 6	層間絶縁膜	40
1 0 0 7	平坦化絶縁膜	
1 0 0 8	第 1 の電極	
1 0 0 9	隔壁	
1 0 1 0	第 2 の電極	
1 0 1 1	保護膜	
1 0 1 2	保護膜	
1 0 1 4	間隔	
1 0 1 5 R	有機化合物を含む層	
1 0 1 5 G	有機化合物を含む層	
1 0 1 5 B	有機化合物を含む層	50





- 1 0 1 6 第 2 の 基 板
- 1 0 2 0 チ ャ ネ ル 形 成 領 域
- 1 0 2 1 ソ ー ス 領 域 ま た は ド レ イ ン 領 域
- 1 0 2 2 ソ ー ス 領 域 ま た は ド レ イ ン 領 域
- 1 0 2 3 a ゲ ー ト 電 極 の 下 層
- 1 0 2 3 b ゲ ー ト 電 極 の 上 層
- 1 0 2 4 a ド レ イ ン 配 線、ま た は ソ ー ス 配 線 の 下 層
- 1 0 2 4 b ド レ イ ン 配 線、ま た は ソ ー ス 配 線 の 上 層
- 1 2 0 1 ソ ー ス 側 駆 動 回 路
- 1 2 0 2 画 素 部
- 1 2 0 3 ゲ ー ト 側 駆 動 回 路
- 1 2 0 4 封 止 基 板
- 1 2 0 5 シ ー ル 材
- 1 2 0 7 接 続 領 域
- 1 2 0 8 端 子 部
- 1 2 0 9 F P C
- 1 2 1 0 基 板
- 1 3 0 1 駆 動 I C
- 1 3 0 2 画 素 部
- 1 3 0 4 封 止 基 板
- 1 3 0 5 シ ー ル 材
- 1 3 0 7 接 続 領 域
- 1 3 0 8 端 子 部
- 1 3 0 9 F P C
- 1 3 1 0 基 板

10

20


【 図 1 】

【 図 2 】







【 図 3 】




【 図 4 】




【 図 5 】




【 図 6 】




【図7】




【図8】




【図9】




【図10】




【図11】



【 図 1 2 】




【 図 1 3 】



【 図 1 4 】



【 図 1 5 】



## フロントページの続き

(51)Int.Cl. F I テーマコード(参考)  
**H 0 1 L 21/8234 (2006.01)** H 0 1 L 27/088 D

Fターム(参考) 5F033 HH07 JJ08 JJ18 JJ20 JJ33 KK01 PP15 QQ08 QQ09 QQ11  
 QQ12 QQ19 RR04 SS21 VV15 XX07  
 5F048 AC04 BA14 BA16 BB06 BB09 BB12 BC06 BC18 BF02 BF07  
 BF16  
 5F110 AA03 AA09 BB02 BB04 CC02 CC05 CC07 DD01 DD02 DD03  
 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE06  
 EE09 EE14 EE44 FF28 FF30 GG01 GG02 GG04 GG13 GG14  
 GG15 GG25 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ23 HL01  
 HL03 HL04 HL11 HL14 HL23 HM02 HM03 HM15 HM17 HM18  
 NN03 NN05 NN22 NN23 NN33 NN35 NN78 PP03 PP04 PP06  
 PP34 QQ04 QQ23 QQ28