(19) 日本国特許庁(JP)

(12) 特許公報(B2)

(11)特許番号

特許第3726966号 (P3726966)

(45) 発行日 平成17年12月14日 (2005.12.14)

(24) 登録日 平成17年10月7日(2005.10.7)

(51) Int.C1.7

FI

G06F 7/52 G09C 1/00

GO6F 7/52310A GO9C 1/00 650A

> 請求項の数 13 (全 14 頁)

(21) 出願番号 特願2003-15301 (P2003-15301) (22) 出願日

平成15年1月23日 (2003.1.23)

平成15年7月31日 (2003.7.31)

(65) 公開番号

特開2004-227344 (P2004-227344A) 平成16年8月12日 (2004.8.12)

(43) 公開日 審査請求日 (73)特許権者 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレーション

INTERNATIONAL BUSIN ESS MASCHINES CORPO

RATION

アメリカ合衆国10504 ニューヨーク 州 アーモンク ニュー オーチャード ロード

|(74)代理人 100086243

弁理士 坂口 博

|(74)代理人 100091568

弁理士 市位 嘉宏

||(74)代理人 100108501

弁理士 上野 剛史

最終頁に続く

(54) 【発明の名称】乗算器及び暗号回路

(57)【特許請求の範囲】

【請求項1】

乗算対象である2つの入力値に対して部分積を求め、当該部分積を冗長2進形式で加え合 わせるワラスツリー部と、

前記ワラスツリー部から出力される冗長2進数を2の補数形式に変換する桁上げ加算器と を備え、

前記ワラスツリー部は、

前記部分積の値を桁ごとに加算する合計値計算部と、

前記合計値計算部による加算における桁上がり値を加算する桁上がり値計算部と を備えることを特徴とする乗算器。

【請求項2】

前記合計値計算部の計算結果を2の拡大体に対する乗算結果として出力することを特徴と する請求項1に記載の乗算器。

【請求項3】

前記桁上げ加算器は、前記合計値計算部の計算結果と前記桁上がり値計算部の計算結果と を加算して整数に対する乗算結果として出力することを特徴とする請求項1に記載の乗算 器。

【請求項4】

前記合計値計算部は、前記部分積と共に他の所定の値を対応する桁ごとに加算することに よって積和演算を行うことを特徴とする請求項1に記載の乗算器。

【請求項5】

乗算対象である2つの入力値に対して部分積を求め、半加算器及び全加算器を用いて当該 部分積を加算し、当該入力値の乗算を行う乗算器において、

前記部分積における合計値を各桁別に計算し、前記入力値が2の拡大体である場合に乗算 結果として出力する乗算手段と、

前記乗算手段の計算において生じる桁上がり値を加算する桁上がり値加算手段と、

前記乗算手段の計算結果と前記桁上がり値加算手段の計算結果とを加算し、前記入力値が 整数である場合に乗算結果として出力する加算手段と

を備えることを特徴とする乗算器。

【請求項6】

前記乗算手段は、前記半加算器及び前記全加算器から出力されるXOR(排他的論理和) 演算による加算項のみを集めて外部へ出力することを特徴とする請求項5に記載の乗算器

【請求項7】

前記桁上がり値加算手段は、前記乗算手段にて加算される加算項以外の全ての項を集めて 半加算器及び全加算器により桁上がり項と加算項とを含めた加算を行うことを特徴とする 請求項6に記載の乗算器。

【請求項8】

前記乗算手段における部分積の加算項に他の加算項を加えることによって積和演算を行う ことを特徴とする請求項6に記載の乗算器。

【請求項9】

データの暗号化または復号化のための演算を行う演算手段と、

前記演算手段による演算を制御する制御手段とを備え、

前記演算手段は、

半加算器及び全加算器を用いた乗算器であって、

演算対象である2つの入力値に対して部分積を求め、当該部分積を冗長2進形式で加え合 わせるワラスツリー部と、

前記ワラスツリー部から出力される冗長2進数を2の補数形式に変換する桁上げ加算器と を備え、

前記ワラスツリー部は、

前記部分積の値を桁ごとに加算する合計値計算部と、

前記合計値計算部による加算における桁上がり値を加算する桁上がり値計算部と を備えることを特徴とする暗号回路。

【請求項10】

前記演算手段は、有限体GF(2 ")上の演算を行う場合に前記合計値計算部の計算結果を 出力し、有限体 GF(p)上の演算を行う場合に前記桁上げ加算器の計算結果を出力するこ とを特徴とする請求項9に記載の暗号回路。

【請求項11】

前記合計値計算部は、前記半加算器及び前記全加算器から出力されるXOR(排他的論理 和)演算による加算項のみを集めて前記演算手段の外部へ出力することを特徴とする請求 項9に記載の暗号回路。

【請求項12】

前記桁上がり値計算部は、前記乗算手段にて加算される加算項以外の全ての項を集めて半 加算器及び全加算器により桁上がり項と加算項とを含めた加算を行うことを特徴とする請 求項9に記載の暗号回路。

【請求項13】

データの暗号化または復号化のための演算を行う演算手段と、

前記演算手段による演算を制御する制御手段とを備え、

前記演算手段は、

乗算対象である2つの入力値に対して部分積を求め、半加算器及び全加算器を用いて当該

10

20

30

40

部分積を加算し、当該入力値の乗算を行う乗算器であって、

前記部分積における合計値を各桁別に計算し、前記入力値が有限体 GF(2n)である場合に乗算結果として出力する乗算手段と、

前記乗算手段の計算において生じる桁上がり値を加算する桁上がり値加算手段と、

前記乗算手段の計算結果と前記桁上がり値加算手段の計算結果とを加算し、前記入力値が 整数である場合に乗算結果として出力する加算手段と

を備えることを特徴とする暗号回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、コンピュータのプロセッサなどに用いられる演算装置に関し、特に有限体演算を行う乗算装置に関する。

[0002]

【従来の技術】

今日、公開鍵暗号の方式としては、べき乗剰余演算(有限体 GF(p)上の演算、なお GF(p)は整数を素数 p で除算した余りの集合)を利用した R S A (Rivest Shamir Adleman) 方式が主流となっている。公開鍵暗号では鍵長(ビット数)が長いほど安全性が向上するが、この R S A 方式の暗号では実用上十分な安全性を得るために必要な鍵長が 5 1 2 ビットから、1024ビット、2048ビットと増加してきており、演算時間と回路実装におけるリソースの増大が問題となっている。これに対し、楕円暗号を用いた公開鍵暗号方式(以下、楕円暗号方式)では、160ビットや224ビットの演算で、1024ビットや2048ビットの R S A 方式と同等の安全性を確保することが可能である。

[0003]

楕円暗号の基本演算は、RSA暗号と同じGF(p)をベースにした演算と、2の拡大体GF(2 n)による演算の2つに大別される。GF(2)の演算は、XOR(eXclusive OR排他的論理和)が基本であり、加算時に桁上がりを生じないため、整数の剰余演算によるGF(p)に対して高速である。しかしながら、GF(2)上の楕円暗号方式においても、最も重要なアルゴリズムの1つである、楕円DSA(デジタル署名アルゴリズム)による署名をサポートするためにはGF(p)上の乗剰余演算も必要とされる(例えば、非特許文献1参照)。

[0004]

なお、乗剰余演算を高速に実行するアルゴリズムにモンゴメリ乗算がある(例えば、非特許文献 2 参照)。初期のアルゴリズムは G F (p)に対するものであり、加算器ベースのアルゴリズムであったが、今日では乗算器を使用したアルゴリズムや G F (2 ⁿ)上の演算への拡張がなされている。

[0005]

【非特許文献1】

今井秀樹著、「符号理論」、電子情報通信学会、1990年

【非特許文献2】

Johann Groszschaedl, "A Bit-Serial United Multiplier Architecture for Finite Fie 40 lds GF(p) and GF(2m)", C.K. Koc, D. Naccache, and C. Paar (Eds.): CHES 2001, LNC S 2162, p.202-219, 2001. Springer-Verlag Berlin Heidelberg 2001.

【非特許文献3】

I.F.Blake、N.P.Smart、G.Seroussi著、鈴木治郎訳、「楕円曲線暗号」、ピアソンエデュケーション、 2 0 0 1 年

【非特許文献4】

江藤良純、金子敏信 監修、「誤り訂正符号とその応用」、オーム社、1996年

[0006]

【発明が解決しようとする課題】

上述したように、公開鍵暗号を楕円暗号にて実現する場合、 GF(p)による演算とGF(

30

10

20

20

30

40

50

 2^n)による演算とを行うことが必要となる。したがって、暗号回路においては、GF(p)の演算を行う乗算器と $GF(2^n)$ の演算を行う乗算器とが必要となる。

ここで、8ビット程度の乗算器を用いる回路であれば、GF(p)の演算を行う乗算器と $GF(2^n)$ の演算を行う乗算器との両方を載せて、セレクタで切り替える構成としても回路規模に与える影響は小さい。しかし、高速化のために32ビットや64ビットの乗算器を使用する場合、乗算器のゲート数が増加するビット数の自乗のオーダーで増加し、またセレクタや配線も増大するため、GF(p)の演算を行う乗算器と $GF(2^n)$ の演算を行う乗算器とを両方搭載するとすれば、回路規模の増大が無視できない。

したがって、公開鍵暗号で扱われる 160 ビットや 1024 ビットといった数の演算を行う暗号回路の場合、暗号回路を搭載する機器や暗号回路自体の小型化を図るには、GF(p)の演算を行う乗算器と $GF(2^n)$ の演算を行う乗算器とを個別に搭載することは好ましくない。

[0007]

ところで、モンゴメリ乗算や楕円演算においては、GF(p)上の演算とGF(2^n)上の演算とのアルゴリズムはほとんど同じである。そのため、回路化した場合のデータパスも、乗算コア自体を除けばほとんどそのまま共有することが可能である。上記の非特許文献 2 には、GF(p)上の演算とGF(2^n)上の演算とに共用可能な乗算器が開示されている。しかし、かかる従来の乗算器は、加算器をビット数分繰り返して使用し積を計算するシリアル乗算器であり、単にGF(2^n)の演算時にキャリー(carry:桁上がり)をゲートして無視(Disable)するものである。シリアル乗算器で整数乗算を行うためには、毎サイクル毎に、キャリーを最下位ビット(LSB:Least Significant Bit)から最上位ビット(MSB:Most Significant Bit)まで伝播させるか、冗長2進数のまま途中結果をビット数の2倍のレジスタに保存する必要がある。そのため、演算の高速化が困難であり、高速化するためには回路規模を大幅に増大しなければならない。

[0008]

また上述したように、公開鍵暗号では160ビットや1024ビットといった数が扱われ、その暗号回路では高速化のために非常に長い加算器が用いられる。そのため、データを高速に転送するためには、バス幅を加算器のビット長まで広げる必要があるため、物理的なチップサイズの増大を招来する。また、入力が1024ビット×2、出力が1024ビットのバスともなると、汎用のASIC用ライブラリによる自動論理合成および配置配線では実装することができず、人手によるカスタムレイアウトという繁雑な作業を要することもある。一方、バス幅を広げないとすれば、処理の実行時に演算対象のデータがそろうまで加算器を待たせる制御を行わなくてはならず、実行性能の低下を招く。

[0009]

以上、公開鍵暗号における暗号回路に用いられる乗算回路について論じたが、暗号に限らず、GF(p)上の演算とGF(2ⁿ)上の演算とが要求される、符号理論を応用した種々のアプリケーションに関しても同様のことが言える。符号理論を応用した他のアプリケーションの例としては、誤り訂正符号による誤り訂正回路がある(例えば、非特許文献3、4参照)。

[0010]

そこで本発明は、回路規模を増大することなく、通常の整数乗算器およびGF(2ⁿ)上の乗算器として使用することが可能なパラレル乗算回路を提供することを目的とする。また本発明は、GF(p)及びGF(2ⁿ)の2つの演算を要する楕円暗号やRSA方式を初めとする乗剰余系の公開鍵暗号を1つのアクセラレータコアで実現する暗号回路を提供することを他の目的とする。

[0011]

【課題を解決するための手段】

上記の目的を達成する本発明は、次のように構成された乗算器として実現される。すなわち、この乗算器は、乗算対象である2つの入力値に対して部分積を求め、この当該部分積を冗長2進形式で加え合わせるワラスツリー部と、このワラスツリー部から出力される冗

長2進数を2の補数形式に変換する桁上げ加算器とを備え、ワラスツリー部は、部分積の値を桁ごとに加算する合計値計算部と、この合計値計算部による加算における桁上がり値 を加算する桁上がり値計算部とを備えることを特徴とする。

かかる乗算器において、2の拡大体(有限体 $GF(2^n)$)に対する乗算を行う場合には、合計値計算部の計算結果のうち桁上がりを除く各桁の加算結果を当該乗算の結果として出力することができる。また、桁上げ加算器は、合計値計算部の計算結果と桁上がり値計算部の計算結果とを加算し、整数に対する乗算を行う場合には、この桁上げ加算器の計算結果を当該乗算の結果として出力することができる。

[0012]

また、本発明は、乗算対象である2つの入力値に対して部分積を求め、半加算器及び全加算器を用いて部分積を加算し、入力値の乗算を行う、次のように構成された乗算器としても実現される。すなわち、この乗算器は、部分積における合計値を各桁別に計算し、入力値が2の拡大体である場合に乗算結果として出力する乗算手段と、この乗算手段の計算において生じる桁上がり値を加算する桁上がり値加算手段と、乗算手段の計算結果と桁上がり値加算手段の計算結果とを加算し、入力値が整数である場合に乗算結果として出力する加算手段とを備えることを特徴とする。

この乗算器において、乗算手段は、前記半加算器及び全加算器から出力される X O R 演算による加算項のみを集めて外部へ出力する。また桁上がり値加算手段は、乗算手段にて加算される加算項以外の全ての項を集めて半加算器及び全加算器により桁上がり項と加算項とを含めた加算を行う。

[0013]

さらに本発明は、これらの乗算器を演算手段として搭載した種々の回路(アプリケーション)としても実現される。典型的な例としては、暗号回路における暗号化または復号化処理のための演算を行う演算器として搭載することができる。

[0014]

【発明の実施の形態】

以下、添付図面に示す実施の形態に基づいて、この発明を詳細に説明する。

本実施の形態は、パラレル乗算器において、GF(p)上の演算とGF(2^n)上の演算とを実現する。GF(p)上の乗算(整数乗算)を行うパラレル乗算器は、部分積(各桁の数ごとの積)をキャリーセーブ形式(冗長 2 進形式)で加え合わせていくワラスツリー(Wall ace tree)部と、ワラスツリー出力の冗長 2 進数を 2 の補数形式に変換する桁上げ加算器とによって構成される。

[0015]

乗算器への n ビットの 2 入力を A = $(a_{n-1}$, ・・・ , a_1 , a_0) 、 B = $(b_{n-1}$, ・・・ , b_1 , b_0) とするとき、ワラスツリー部ではビットごとの部分積を半加算器(H A) と 全加算器 (F A) とによって加え合わせていく。

図1は共に8ビットの入力A、Bを例とした乗算のイメージを示す図、図2は図1の乗算において部分積を計算するための回路構成を示す図、図3は図2の回路で計算された部分積を加え合わせるための回路構成を示す図である。

図 2 に示す回路によって、 n^2 個の部分積 $a_i b_j$ (i , j = 0 , 1 , 2 , 3 , 4 , 5 , 6 , 7) がそれぞれ算出され、図 3 に示す回路の対応する桁の全加算器または半加算器へ送られる。そして、図 3 に示す回路の出力(d_0 , d_1 , \sim , d_{15}) が、桁上げ加算器を経て乗算結果として出力される。

[0016]

図4は半加算器の構成を示す図、図5は全加算器の構成を示す図である。

半加算器は、次の数 1 式のように 2 ビットの入力に対して c a r r y (桁上がり値)と s u m (合計値)の 2 ビットを計算する。

【数1】

20

30

30

40

50

$$\begin{cases} \operatorname{sum}_{HA}(\mathbf{X}_{0}, \mathbf{X}_{1}) = \mathbf{X}_{0} \oplus \mathbf{X}_{1} \\ \operatorname{carry}_{HA}(\mathbf{X}_{0}, \mathbf{X}_{1}) = \mathbf{X}_{0} \cdot \mathbf{X}_{1} \end{cases}$$

また、全加算器は、数 2 式のように 3 入力に対して c a r r y と s u m の 2 ビットを計算する。

【数2】

$$\begin{cases} sum_{FA}(x_0, x_1, x_2) = x_0 \oplus x_1 \oplus x_2 \\ carry_{FA}(x_0, x_1, x_2) = x_0 \cdot x_1 + x_1 \cdot x_2 + x_2 \cdot x_0 \end{cases}$$
10

上の各式において、「・」、「+」は、それぞれAND(論理積)、OR(論理和)を意味している。また「」に「+」の演算記号はXOR(排他的論理和)を意味している。 【 0 0 1 7 】

上記のような整数乗算回路に対して、 $GF(2^n)$ 上の乗算を行うパラレル乗算器は、Carryは発生せず、ワラスツリー部において、部分積を桁ごとに全てXORするだけである。すなわち、図 1 と同様の 8 ビットの入力 A、 B に対する演算を行う乗算回路において、ワラスツリー部は、部分積を計算する図 2 と同様の回路と、得られた部分積を桁ごとに XOR演算する回路とを備える。また、 $GF(2^n)$ 上の乗算では Carryが発生しないため、ワラスツリー部による部分積の XOR 演算の結果が直ちに乗算結果であり、桁上げ加算器による変換を必要としない。

図6は、図2の回路で計算された部分積をXOR演算するための回路構成を示す図である

[0018]

以上の点に鑑み、本実施の形態による乗算器は、上の数 1 、 2 式における $sum_{HA}()$ 及び $sum_{FA}()$ の XOR を用いて、この部分に $GF(2^n)$ の乗算器を埋め込む構成とする。 図 7 は、本実施の形態による乗算器の構成を示す図である。

図7を参照すると、本実施の形態による乗算器100はワラスツリー部110と桁上げ加算器120とを備え、ワラスツリー部110は、入力値に対して桁ごとに合計値(sum)と桁上がり値(carry)とを計算するsum計算部111と、sum計算部1110計算による桁上がり値を加算するcarry計算部112と、sum計算部111及びcarry計算部112の計算結果を加算して桁上げ加算器120に渡すHA/FAアレイ113とを備える。sum計算部111は、部分積の加算において半加算器及び全加算器から出力されるXOR演算による加算項だけを集めて出力するものである。また、carry計算部112は、sum計算部111にて加算される加算項以外の全ての項を集めて半加算器及び全加算器により桁上がり項と加算項とを含めた加算を行うものである。桁上げ加算器120は、HA/FAアレイ113の出力を補数形式に変換して出力するもので、通常のパラレル乗算器における桁上げ加算器と同様である。

[0019]

すなわち、本実施の形態の乗算器100は、まず通常の整数乗算器と同様に、半加算器と全加算器とのアレイ(HA/FA array)からなるsum計算部111によりcarryとsumとを生成する。そして、通常の整数乗算器のワラスツリー部では、同じ桁にあるcarryとsumとは区別せずに順次加算するのに対し、本実施の形態の乗算器100におけるワラスツリー部110では、carry計算部112とsum計算部111とを用いて、carryとsumとを別のツリーで加算していく。

sum計算部 1 1 1 にて sumだけを加算(つまり XOR)していくことにより、 2 n-1 ビットの $GF(2^n)$ の乗算結果が得られる。最も深いパスでは、n ビットの部分積を 1 ビットに XOR 加算される。全加算器は 3 ビット入力に対して 1 ビットの sum を出力するので、 sum 計算部 1 1 1 全体の遅延は、FA 換算で

【数3】

 $\lceil \log_3 n \rceil$

段となる。

[0020]

一方、 c a r r y 計算部 1 1 2 の回路構成は、様々な組み方が可能であるが、 3 ビット入力に対して全加算器は 2 ビットの c a r r y と s u m とを出力するので、最大遅延は F A 換算で凡そ

【数4】

 $\lceil \log_{3/2} n \rceil$

段となる。

[0021]

図 7 を参照して明らかなように、本実施の形態による乗算器 1 0 0 は、GF(p)の乗算器 の内部に $GF(2^n)$ の乗算器に相当する Sum計算部 1 1 1 が埋め込まれた構成となっている。したがって、 $GF(2^n)$ の乗算を行う場合は、図 7 に示すように、 Sum計算部 1 1 の計算結果をそのまま出力すれば良い。

すなわち、本実施の形態による乗算器 1 0 0 は、処理速度を低下させることなく、かつ回路規模を増大することなく、 G F (p) の乗算および <math>G F (2 $^{n})$ の乗算が可能となっている

[0022]

図 8 は、図 1 に示した 8 ビット× 8 ビットの乗算を行う本実施の形態の乗算器 1 0 0 におけるワラスツリー部 1 1 0 の構成例を示す図である。なお、図 8 では、半加算器を「H」と記述したブロック、全加算器を「F」と記述したブロックで表現しているが、これは図4、5 にしたがっている。

図 8 に示すワラスツリー部 1 1 0 は、 5 つのステージからなる。また図 8 において、三角印()の入力は部分積、白丸印()の入出力はGF(p)及び $GF(2^n)$ の演算における合計値(Sum、以下、第 1 Sumと称す)、黒丸印()の入出力はGF(p)の演算のみにおける合計値(Sum、以下、第 2 Sumと称す)、四角印()の入出力はGF(p)の演算における桁上がり値(Carry)を意味する。なお、図 8 に示すワラスツリー部 1 1 0 の構成は、説明の簡単のため、多少の無駄を含んで表現されている。

[0023]

したがって、第1ステージでは各桁の部分積が入力され、 carry と第1 sumとが出力される。

[0024]

10

30

20

50

また、第3ステージでは第2ステージで得られたcarry及び第2sumが加算されて、加算結果のcarry及び第2sumが出力される。そして、第2ステージで得られた第1sumが通過している。この第3ステージにおけるcarry及び第2sumを加算する段が、図7に示したワラスツリー部110のcarry計算部112に対応している

第4ステージでは、第3ステージで得られた carry 及び第2 sumと、第2ステージで得られ第3ステージを通過した第1 sumとが加算され、加算結果の carry 及び第2 sumが出力される。また、下位のいくつかの桁では第1 sumあるいは第2 sumが加算されずに通過している。この第4ステージが、図7に示したワラスツリー部110の HA/FAアレイ113に対応している。

第5ステージでは、第4ステージで得られた carry 及び第2 sumと、第4ステージを通過した第1 sum及び第2 sumとが加算されて、加算結果である第2 sumが出力される。この第5ステージが、図7に示した桁上げ加算器120に対応している。すなわち、この第5ステージで出力される第2 sumが、GF(p)の乗算結果である。

[0025]

次の数 5 式は、任意の n ビット乗算において、本実施の形態の乗算器 1 0 0 における第 1 ステージの部分を表現したものである。

【数5】

$$\begin{split} g_{k,j} &= a_i \cdot b_j \quad (k = i + j, 0 \leq i, j < n) \\ &\{ s_{k,0}, \cdots, s_{k, \lceil (n - |k - n|)/3 \rceil} \} \\ &= \begin{cases} \{ sum_{FA} \left(g_{k,0}, g_{k,1}, g_{k,2} \right), \cdots, g_k \} & \left(|n - k| \operatorname{mod} 3 = 0 \right) \\ \{ sum_{FA} \left(g_{k,0}, g_{k,1}, g_{k,2} \right), \cdots, \operatorname{sum}_{HA} \left(g_{k,k-1}, g_k \right) \} & \left(|n - k| \operatorname{mod} 3 = 1 \right) \\ \{ sum_{FA} \left(g_{k,0}, g_{k,1}, g_{k,2} \right), \cdots, \operatorname{sum}_{FA} \left(g_{k,k-2}, g_{k,k-1}, g_k \right) \} & \left(|n - k| \operatorname{mod} 3 = 2 \right) \end{cases} \\ &\{ c_{k,0}, \cdots, c_{k, \lceil (n - |k - n|)/3 \rceil} \} \\ &= \begin{cases} \{ \operatorname{carry}_{FA} \left(g_{k,0}, g_{k,1}, g_{k,2} \right), \cdots, \operatorname{carry}_{HA} \left(g_{k,k-1}, g_k \right) \} & \left(|n - k| \operatorname{mod} 3 = 1 \right) \\ \{ \operatorname{carry}_{FA} \left(g_{k,0}, g_{k,1}, g_{k,2} \right), \cdots, \operatorname{carry}_{FA} \left(g_{k,k-2}, g_{k,k-1}, g_k \right) \} & \left(|n - k| \operatorname{mod} 3 = 0 \operatorname{or} 2 \right) \end{cases} \end{cases}$$

[0026]

なお、上記のように構成された本実施の形態の乗算器 $1\ 0\ 0$ は、演算対象である入力 $A\ (a_{n-1}\ ,$ ・・・, $a_1\ ,$ $a_0\)$ 、 $B\ (b_{n-1}\ ,$ ・・・, $b_1\ ,$ $b_0\)$ の部分積 $a_i\ b_j$ 以外に別の加算項を $1\$ つあるいは複数組み込んで、ワラスツリー部 $1\ 1\ 0$ を構成することが容易である。したがって、例えば入力 $A\$ 、B の乗算に入力 C を加算する積和演算機能も簡単に実現することができる。

図9は、図1に示した8ビットの入力A、Bの乗算に、同じく8ビットの入力Cを対応する桁ごとに加算する積和演算のイメージを示す図である。また図10は、図9に示した8ビットの積和演算を行う本実施の形態の乗算器におけるワラスツリー部110の構成例を示す図である。図10における半加算器および全加算器の表現は図8の場合と同様である

図 1 0 のワラスツリー部 1 1 0 と図 8 のワラスツリー部 1 1 0 とを比較すると、 $A \times B$ における下位 8 桁の部分積に入力 $C = (c_7, c_6, \cdots, c_0)$ を加算するための加算器が追加されているものの、各ステージでの処理の内容は同様であることが分かる。

[0027]

以上説明した本実施の形態の乗算器100は、1つの乗算器100でGF(p)及びGF(2ⁿ)の2つの演算を行うことができるため、乗算器100を組み込む回路では、回路規模を増大することなく、これらの演算を実装することが可能である。

10

50

20

30

40

50

また本実施の形態の乗算器100は、 n ビット× n ビットのパラレル乗算器であるため、例えば n = 3 2 ビットバスとした場合、1024 ビット加算器によるシリアル乗算器と同程度の処理を、より高速に行うことが可能である(32×32=1024)。したがって、演算対象であるデータのサイズ(データビット長)の変化に対して柔軟性及び回路量当たりの処理能力が非常に高い。

[0028]

さらに本実施の形態の乗算器 1 0 0 は、 G F (p)及び G F (2)の 2 つの演算を 1 つの乗 算器 1 0 0 で行うことが可能であるため、符号理論を応用した種々のアプリケーションに て使用可能である。最も典型的な例としては、楕円暗号方式による公開鍵暗号を実現する 暗号回路の演算器として用いられる。

図11は、本実施の形態による乗算器100を組み込んだ公開鍵暗号回路の構成例を示す 図である。

図11に示す暗号回路は、データの暗号化または復号化の処理(以下、暗号処理)における制御手段としてのデータ長カウンタ210、暗号制御回路220、鍵シフトレジスタ221、アドレスレジスタ230及びメモリ制御回路240と、処理対象であるデータを保持する保持手段としてのメモリ251、252と、暗号処理の実行手段である積和演算器260とを備える。

[0029]

この暗号回路では、データ長カウンタ210にて指定されるデータサイズで、暗号制御回路220及び鍵シフトレジスタ221により、データの暗号化または復号化に用いられるパラメータ(鍵等)が設定される。そして、アドレスレジスタ230及びメモリ制御回路240の制御により、メモリ251、252に保持されている入力データ及び暗号制御回路220にて設定されたパラメータが積和演算器260に渡される。積和演算器260は、当該入力データの暗号化または復号化のための演算処理を行う。この積和演算器260として、本実施の形態の乗算器100を用いることができる。

[0030]

この暗号回路において、積和演算器 2 6 0 は、暗号処理において、 G F (p)上の演算と G F (2^n)上の演算とを実行するものとする。例えば、楕円暗号方式において D S A 署名をサポートする場合や、楕円暗号方式と R S A 方式を併用する場合などである。

RSA方式の暗号処理における演算や楕円暗号方式のDSA署名ではGF(p)上の演算を要するので、積和演算器260を構成する乗算器100の桁上げ加算器120の出力が演算結果として出力される。

一方、楕円暗号方式の暗号処理における演算ではGF(2ⁿ)上の演算を要するので、積和演算器 2 6 0 を構成する乗算器 1 0 0 の s u m計算部 1 1 1 の出力が演算結果として出力される。

[0031]

また、本実施の形態の乗算器100を使用可能な他のアプリケーションとして、誤り訂正 回路がある。

図12は、本実施の形態による乗算器100を組み込んだ誤り訂正回路の構成例を示す図である。

図12に示す誤り訂正回路は、シンドローム計算部310と、多項式生成部320と、誤り位置評価部330と、誤り値評価部340と、誤り訂正部350とを備える。ここで、シンドローム計算部310は、データの誤りパターンに応じたシンドロームを生成する。また、データの消失があった場合はその位置を決定する。多項式生成部320は、シンドロームとデータ消失位置の情報から、誤り位置を求める多項式(誤り位置多項式)と誤りのパターンを求めるための多項式(誤り値多項式)とを生成する。誤り位置評価部330は、多項式生成部320にて生成された誤り位置多項式に基づいて誤り位置を計算する。誤り値評価部340は、誤り位置評価部330で求めた誤り値多項式とに基づいて誤り値を計算する。誤り訂正部350は、誤り位置評価部330で求めた誤り位置に対応するデータに、誤り値評価部340で求めた誤り

値を排他的論理和することによって、誤りを訂正する。

[0032]

この誤り訂正回路において、シンドローム計算部 3 1 0 、多項式生成部 3 2 0 、誤り位置評価部 3 3 0 及び誤り値評価部 3 4 0 を構成する積和演算回路 3 1 1 、 3 2 1 、 3 2 2 、 3 3 1 、 3 4 1 、 3 4 2 及び除算回路 3 4 3 として、本実施の形態の乗算器 1 0 0 を用いることができる。そして、G F (2 ⁿ)上の演算結果が乗算器 1 0 0 の s u m 計算部 1 1 1 から出力される。

[0033]

【発明の効果】

以上説明したように、本発明によれば、回路規模を増大することなく、通常の整数乗算器 および G F (2 ⁿ)上の乗算器として使用することが可能な乗算回路を提供することができ る。

[0034]

また、本発明による乗算回路は、符号理論を応用した種々のアプリケーションにて使用可能であり、この乗算回路を実装することにより、例えば、GF(p)及びGF(2ⁿ)の2つの演算を要する楕円暗号やRSA方式を初めとする乗剰余系の公開鍵暗号を1つのアクセラレータコアで実現する暗号回路を提供することができる。

【図面の簡単な説明】

- 【図1】 8ビットの入力を例とした乗算のイメージを示す図である。
- 【図2】 図1の乗算において部分積を計算するための回路構成を示す図である。
- 【図3】 図2の回路で計算された部分積を加え合わせるための回路構成を示す図である。
- 【図4】 半加算器の構成を示す図である。
- 【図5】 全加算器の構成を示す図である。
- 【図6】 図2の回路で計算された部分積をXOR演算するための回路構成を示す図である。
- 【図7】 本実施の形態による乗算器の構成を示す図である。
- 【図8】 図1に示した8ビット×8ビットの乗算を行う本実施の形態の乗算器におけるワラスツリー部の構成例を示す図である。
- 【図9】 図1に示した8ビットの乗算に、他の8ビットの入力を加算する積和演算のイ 30メージを示す図である。
- 【図10】 図9に示した8ビットの積和演算を行う本実施の形態の乗算器におけるワラスツリー部の構成例を示す図である。
- 【図11】 本実施の形態による乗算器を組み込んだ暗号回路の構成例を示す図である。
- 【図12】 本実施の形態による乗算器を組み込んだ誤り訂正回路の構成例を示す図である。


【符号の説明】

1 0 0 ...乗算器、 1 1 0 ...ワラスツリー部、 1 1 1 ... s u m 計算部、 1 1 2 ... c a r r y 計算部、 1 1 3 ... H A / F A アレイ、 1 2 0 ...桁上げ加算器


【図1】

		. —	,								
e ⁰	o ^o	a ₀ b ₀									o ^o
"	آه	a p	a _o b,							ı	ρ_
es 2	Q Q	a ₂ b ₀	a,b,	a ₀ b ₂							d ₂
e ^c	۵ م	a3b ₀	a ₂ b ₁	a ₁ b ₂	a ₀ b ₃						-6°
a _b	b ₄	a ₄ b ₀	a ₃ b ₁	a_2b_2	a,b3	a ₀ b ₄					φ
e _c	p ₂	a ₅ b ₀	a ₄ b,	a ₃ b ₂	a ₂ b ₃	a ₁ b ₄	a ₀ b ₅				-G
g g	p ₆	a ₆ b ₀	a ₅ b ₁	a_4b_2	a ₃ b ₃	a _z b ₄	a,b5	a ₀ b ₆			g g
a l	Ь	a,b ₀	a ₆ b,	a ₅ b ₂	a ₄ b ₃	a3b4	a ₂ b ₅	a_1b_6	$a_0 \mathbf{p}_2$		d ₇
	$\overline{}$		a,b	a ₆ b ₂	a ₅ b ₃	a _t b ₄	a ₃ b ₅	a ₂ b ₆	a ₁ b ₇		-p [®]
	/ \			a ₇ b ₂	a ₆ b ₃	a ₅ b ₄	a ₄ b ₅	a ₃ b ₆	a ₂ b ₇		g
					a ₇ b ₃	a ₆ b ₄	a ₅ b ₅	a ₄ b ₆	a_3b_7		o, b
				•		a ₇ b ₄	a ₆ b ₅	a ₅ b ₆	a ₄ b ₇		٦
							a_7b_5	a ₆ b ₆	a ₅ b,		d ₁₂
								a,be	a ₆ b ₇		d ₁₃
									a_7b_7		d ₁₄
											d ₁₅


【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】



【図11】



【図12】



フロントページの続き

(72)発明者 佐藤 証

神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社 東京基礎研究所内

(72)発明者 高野 光司

神奈川県大和市下鶴間1623番地14 日本アイ・ビー・エム株式会社 東京基礎研究所内

審査官 田中 友章

(56)参考文献 特開平11-242586(JP,A) 特開2001-034167(JP,A)

(58)調査した分野(Int.CI.⁷, DB名)

G06F 7/52 310 G09C 1/00 650