(11) 特許番号

## 特許第6064614号

(P6064614)

(45)発行日	平成29年1月25日(2017.1.25)				(24)登録日	平成29年1月6	日 (2017.1.6)
(51) Int.Cl.			F I				
HO1L	29/78	(2006.01)	HO1L	29/78	652H		
HO1L	29/12	(2006.01)	HO1L	29/78	652T		
HO1L	29/06	(2006.01)	HO1L	29/78	653A		
HO1L	21/336	(2006.01)	HO1L	29/78	652F		
			HO1L	29/78	652P		
					請求項の数 7	(全 23 頁)	最終頁に続く
(21) 出願番号	Ļ	特願2013-8104(P	2013-8104)	(73)特許権者	<b>¥</b> 000002130		
(22) 出願日		平成25年1月21日	(2013.1.21)	21) 住友電気工業株式会社			
(65) 公開番号		特開2014-139967 (P2014-139967A)			大阪府大阪市中央区北浜四丁目5番33号		15番33号
(43) 公開日		平成26年7月31日	(2014.7.31)	(74) 代理人	110001195		
審査請求日		平成27年8月26日	(2015.8.26)		特許業務法人深見特許事務所		
				(72)発明者	和田 圭司		
					大阪市此花区島	<b>」屋一丁</b> 目1番3	3号 住友電
					気工業株式会社	上 大阪製作所内	1
				(72)発明者	増田 健良		
					大阪市此花区島	<mark>]屋一丁目1番</mark> 3	3号 住友電
					気工業株式会社	上 大阪製作所内	J
				(72)発明者	日吉 透		
					大阪市此花区島	<mark>]屋一丁目1番</mark> 3	3号 住友電
					気工業株式会社	上 大阪製作所内	1
						最終	そ頁に続く

(54) 【発明の名称】炭化珪素半導体装置およびその製造方法

(57)【特許請求の範囲】

【請求項1】

(19) 日本国特許庁(JP)

半導体素子が設けられている素子部と、前記素子部を取り囲んでいる終端部とを有する 炭化珪素半導体装置であって、

第1の主面および前記第1の主面と反対の第2の主面を有する炭化珪素膜を備え、 前記炭化珪素膜は、前記第1の主面をなす第1の範囲と、前記第2の主面をなす第2の 範囲とを有し、前記第1および第2の範囲は前記第1および第2の範囲の間に、前記第1 および第2の主面から離れた界面を有し、

前記第1の範囲は、前記第1の主面をなし第1の導電型を有する第1の耐圧保持層と、 前記素子部内において前記界面上に部分的に設けられ第2の導電型を有する電荷補償領域 と、前記終端部内において前記界面上に部分的に設けられ前記電荷補償領域に接し前記素 子部を取り囲み、前記第2の導電型を有し前記電荷補償領域の不純物濃度に比して低い不 純物濃度を有する第1の接合終端領域と、前記終端部内における前記界面上において前記 第1の接合終端領域から離れて設けられ前記界面上において前記素子部を取り囲み前記第 2の導電型を有する第1のガードリング領域とを含み、

前記第2の範囲は、前記界面をなし前記第1の導電型を有する第2の耐圧保持層と、前記素子部内において前記第2の耐圧保持層上に設けられ前記第2の導電型を有するチャネル形成領域と、前記チャネル形成領域上に設けられ前記チャネル形成領域によって前記第 2の耐圧保持層から隔てられ前記第1の導電型を有するソース領域とを含み、前記第1および第2の耐圧保持層は前記素子部において耐圧保持領域を構成しており、 前記炭化珪素半導体装置はさらに

前記チャネル形成領域上において前記第2の耐圧保持層と前記ソース領域とを互いにつ なぐ部分を有するゲート絶縁膜と、

前記ゲート絶縁膜上に設けられた、前記炭化珪素半導体装置のオン状態およびオフ状態の間のスイッチングを行うためのゲート電極と、

前記第1の主面に面する第1の主電極と、

前記第2の主面上において前記ソース領域に接する第2の主電極とを備え、

前記オフ状態において前記耐圧保持領域中の最大電界強度が0.4MV/cm以上となるように前記第1および第2の主電極間に電圧が印加された場合に、前記素子部内の前記 第2の範囲における最大電界強度が、前記第1の範囲における最大電界強度の3分の2未 満となるように構成されている、炭化珪素半導体装置。

【請求項2】

前記第2の範囲は、前記終端部内において前記第2の主面上に部分的に設けられ、前記 チャネル形成領域に接し前記素子部を取り囲み前記第2の導電型を有し前記チャネル形成 領域の不純物濃度に比して低い不純物濃度を有する第2の接合終端領域と、前記終端部内 において前記第2の主面上において前記第2の接合終端領域から離れて設けられ前記第2 の主面上において前記素子部を取り囲み前記第2の導電型を有する第2のガードリング領 域とを含む、請求項1に記載の炭化珪素半導体装置。

【請求項3】

前記炭化珪素膜はトレンチを有し、前記トレンチは、前記チャネル形成領域によって構 <sup>20</sup> 成された部分を含む側壁面を有し、前記側壁面上には前記ゲート絶縁膜を介して前記ゲー ト電極が配置されている、請求項1または2に記載の炭化珪素半導体装置。

【請求項4】

前記トレンチの前記側壁面は、面方位 { 0 - 3 3 - 8 } を有する第1の面を含む、請求 項3に記載の炭化珪素半導体装置。

【請求項5】

前記トレンチの前記側壁面は前記第1の面を微視的に含み、前記側壁面はさらに、面方 位 { 0 - 1 1 - 1 } を有する第2の面を微視的に含む、請求項4に記載の炭化珪素半導体 装置。

【請求項6】

30

10

前記トレンチの前記側壁面の前記第1および第2の面は、面方位{0-11-2}を有 する複合面を構成している、請求項5に記載の炭化珪素半導体装置。

【請求項7】

半導体素子が設けられている素子部と、前記素子部を取り囲んでいる終端部とを有する 炭化珪素半導体装置の製造方法であって、前記炭化珪素半導体装置は、第1の主面および 前記第1の主面と反対の第2の主面を有する炭化珪素膜を有し、前記炭化珪素膜は、前記 第1の主面をなす第1の範囲と、前記第2の主面をなす第2の範囲とを有し、前記第1お よび第2の範囲は前記第1および第2の範囲の間に、前記第1および第2の主面から離れ た界面を有し、

基板上に前記第1の範囲を形成する工程を備え、前記第1の範囲を形成する工程は、前40 記第1の主面をなし第1の導電型を有する第1の耐圧保持層を形成する工程と、前記第1 の耐圧保持層を形成する工程の後に、前記素子部内において前記界面上に部分的に設けられ第2の導電型を有する電荷補償領域と、前記終端部内において前記界面上に部分的に設けられ前記電荷補償領域に接し前記素子部を取り囲み前記第2の導電型を有し前記電荷補 償領域の不純物濃度に比して低い不純物濃度を有する第1の接合終端領域と、前記終端部 内において前記界面上において前記第1の接合終端領域から離れて設けられ前記界面上に おいて前記素子部を取り囲み前記第2の導電型を有する第1のガードリング領域とを形成 する工程とを含み、さらに

前記第1の範囲を形成する工程の後に前記第2の範囲を形成する工程を備え、前記第2 の範囲を形成する工程は、前記界面をなし前記第1の導電型を有する第2の耐圧保持層を 5

(2)

形成する工程と、前記素子部内において前記第2の耐圧保持層上に設けられ前記第2の導 電型を有するチャネル形成領域と、前記チャネル形成領域上に設けられ前記チャネル形成 領域によって前記第2の耐圧保持層から隔てられ前記第1の導電型を有するソース領域と を形成する工程とを含み、前記第1および第2の耐圧保持層は前記素子部において耐圧保 持領域を構成しており、さらに

前記チャネル形成領域上において前記第2の耐圧保持層と前記ソース領域とを互いにつ なぐ部分を有するゲート絶縁膜を形成する工程と、

前記ゲート絶縁膜上に設けられた、前記炭化珪素半導体装置のオン状態およびオフ状態の間のスイッチングを行うためのゲート電極を形成する工程と、

前記第1の主面に面する第1の主電極を形成する工程と、

前記第2の主面上において前記ソース領域に接する第2の主電極を形成する工程とを備 え、

前記オフ状態において前記耐圧保持領域中の最大電界強度が0.4MV/cm以上となるように前記第1および第2の主電極間に電圧が印加された場合に、前記素子部内の前記 第2の範囲における最大電界強度が、前記第1の範囲における最大電界強度の3分の2未 満となるように構成される、炭化珪素半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

[0001]

この発明は、炭化珪素半導体装置およびその製造方法に関するものである。

【背景技術】

[0002]

広く用いられている電力用半導体装置であるSi(シリコン)MOSFET(Metal 0 xide Semiconductor Field Effect Transistor)に関して、耐圧の主な決定要因は、 耐圧保持領域をなすドリフト層が耐え得る電界強度の上限である。Siから作られたドリ フト層は、0.3 MV/cm程度以上の電界が印加された箇所で破壊し得る。このためM OSFETの耐圧保持領域全体において電界強度を所定の値未満に抑えることが必要であ る。最も単純な方法は耐圧保持領域の不純物濃度を低くすることである。しかしながらこ の方法ではMOSFETのオン抵抗が大きくなるという短所がある。すなわちオン抵抗と 耐圧との間にトレードオフ関係が存在する。

【0003】

特開平9-191109号公報において、典型的なSi MOSFETについて、Si の物性値から得られる理論限界を考慮しつつ、オン抵抗と耐圧との間のトレードオフ関係 の説明がなされている。そしてこのトレードオフを解消するために、ドレイン電極上の n 型基板の上の n ベース層中において、下側の p 型埋込層と、上側の p 型埋込層とを付加す ることが開示されている。下側の p 型埋込層および上側の埋込層によって n ベース層は、 各々等しい厚さを有する下段と中断と上段とに区分される。この公報によれば、3つの段 の各々によって等しい電圧が分担され、各段の最大電界が限界電界強度以下に保たれる。 【先行技術文献】

40

【特許文献】 【0004】 【特許文献1】特開平9-191109号公報 【発明の概要】

【発明が解決しようとする課題】

【 0 0 0 5 】

上述したトレードオフをより大きく改善するための方法として、近年、Siに代わりS iC(炭化珪素)を用いることが活発に検討されている。SiCはSiと異なり0.4M V/cm以上の電界強度にも十分に耐え得る材料である。このためSiC MOSFET は、Si MOSFETに比して、より高い電界に耐え得る。このように高い電界が印加 される場合は、MOSFET構造における特定位置での電界集中に起因した破壊が問題と 10

30

20

なる。たとえばトレンチ型MOSFETの場合、トレンチの底部、特に角部、における、 ゲート絶縁膜中での電界集中に起因したゲート絶縁膜の破壊現象が、耐圧の主な決定要因 である。このように耐圧の決定要因がSi半導体装置とSiC半導体装置との間で異なる 。このため、Siの使用を前提としていると考えられる上記公報の技術をSiC半導体装 置の耐圧を向上させるために単純に適用したとすると、SiCの物性上の利点を十分に利 用した耐圧の改善を行うことができない。

[0006]

本発明は、上記のような課題を解決するために成されたものであり、この発明の目的は 、高い耐圧を有する炭化珪素半導体装置およびその製造方法を提供することである。 【課題を解決するための手段】

[0007]

本発明の炭化珪素半導体装置は、半導体素子が設けられている素子部と、素子部を取り 囲んでいる終端部とを有するものである。炭化珪素半導体装置は、炭化珪素膜と、ゲート 絶縁膜と、ゲート電極と、第1の主電極と、第2の主電極とを有する。炭化珪素膜は、第 1の主面および第1の主面と反対の第2の主面を有する。炭化珪素膜は、第1の主面をな す第1の範囲と、第2の主面をなす第2の範囲とを有する。第1および第2の範囲は第1 および第2の範囲の間に、第1および第2の主面から離れた界面を有する。第1の範囲は 、第1の耐圧保持層と、電荷補償領域と、第1の接合終端領域と、第1のガードリング領 域とを有する。第1の耐圧保持層は、第1の主面をなしており、第1の導電型を有する。 電荷補償領域は、素子部内において界面上に部分的に設けられており、第2の導電型を有 する。第1の接合終端領域は、終端部内において界面上に部分的に設けられており、電荷 補償領域に接しており、素子部を取り囲んでおり、第2の導電型を有し、電荷補償領域の 不純物濃度に比して低い不純物濃度を有する。第1のガードリング領域は、終端部内にお ける界面上において第1の接合終端領域から離れて設けられおり、界面上において素子部 を取り囲んでおり、第2の導電型を有する。第2の範囲は、第2の耐圧保持層と、チャネ ル形成領域と、ソース領域とを有する。第2の耐圧保持層は、界面をなしており、第1の 導電型を有する。チャネル形成領域は、素子部内において第2の耐圧保持層上に設けられ ており、第2の導電型を有する。ソース領域は、チャネル形成領域上に設けられており、 チャネル形成領域によって第2の耐圧保持層から隔てられており、第1の導電型を有する 。第1および第2の耐圧保持層は素子部において耐圧保持領域を構成している。ゲート絶 縁膜は、チャネル形成領域上において第2の耐圧保持層とソース領域とを互いにつなぐ部 分を有する。ゲート電極は、ゲート絶縁膜上に設けられており、炭化珪素半導体装置のオ ン状態およびオフ状態の間のスイッチングを行うためのものである。第1の主電極は第1 の主面に面している。第2の主電極は第2の主面上においてソース領域に接している。オ フ状態において耐圧保持領域中の最大電界強度が0.4 M V / c m 以上となるように第1 および第2の主電極間に電圧が印加された場合に、素子部内の第2の範囲における最大電 界強度が、第1の範囲における最大電界強度の3分の2未満となるように、炭化珪素半導 体装置は構成されている。

[0008]

上記炭化珪素半導体装置によれば、半導体装置の材料として炭化珪素が用いられるので 、半導体装置の耐圧保持領域において0.4 M V / c m 以上の最大電界が印加されるよう な高い電圧を扱うことができる。また炭化珪素半導体装置は、素子部内の第2の範囲にお ける最大電界強度が、第1の範囲における最大電界強度の3分の2未満となるように構成 されている。これにより、耐圧の決定要因となる、素子部内の第2の範囲における電界強 度がより低くされる。逆に言えば、第1の範囲における最大電界強度が、素子部内の第2 の範囲における最大電界強度の1.5倍を超えることにより、耐圧の決定要因とならない 第1の範囲における最大電界強度がより高くされる。これにより炭化珪素半導体装置に高 い電圧を印加することができる。すなわち耐圧を高めることができる。

【 0 0 0 9 】

第2の範囲は、第2の接合終端領域と、第2のガードリング領域とを有してもよい。第 50

10

20

2の接合終端領域は、終端部内において第2の主面上に部分的に設けられており、チャネ ル形成領域に接しており、素子部を取り囲んでおり、第2の導電型を有し、チャネル形成 領域の不純物濃度に比して低い不純物濃度を有する。第2のガードリング領域は、終端部 内において第2の主面上において第2の接合終端領域から離れて設けられており、第2の 主面上において素子部を取り囲んでおり、第2の導電型を有する。これにより耐圧をより 高めることができる。

【 0 0 1 0 】

炭化珪素膜はトレンチを有してもよい。トレンチは、チャネル形成領域によって構成された部分を含む側壁面を有する。側壁面上にはゲート絶縁膜を介してゲート電極が配置されている。これにより、トレンチ型炭化珪素半導体装置の耐圧を高めることができる。 【0011】

トレンチの側壁面は、面方位 { 0 - 3 3 - 8 } を有する第 1 の面を含んでもよい。この 場合、面方位 { 0 - 3 3 - 8 } を有する面にチャネルが形成されることで、オン抵抗のう ちチャネル抵抗が占める部分が抑制される。よってオン抵抗を所定の値以下に維持しつつ 、耐圧保持領域による抵抗を大きくし得る。よって耐圧保持領域の不純物濃度をより低く することができる。よって耐圧をより高めることができる。

【0012】

トレンチの側壁面は第1の面を微視的に含んでもよい。側壁面はさらに、面方位{0-11-1}を有する第2の面を微視的に含んでもよい。これによりよりオン抵抗を抑制し 得る。よって上述したのと同様の理由で、耐圧をより高めることができる。

【0013】

トレンチの側壁面の第1および第2の面は、面方位{0-11-2}を有する複合面を 構成していてもよい。これによりオン抵抗を抑制し得る。よって上述したのと同様の理由 で、耐圧をより高めることができる。

【0014】

本発明の炭化珪素半導体装置の製造方法は、半導体素子が設けられている素子部と、素 子部を取り囲んでいる終端部とを有する炭化珪素半導体装置の製造方法である。炭化珪素 半導体装置は、第1の主面、および第1の主面と反対の第2の主面を有する炭化珪素膜を 有する。炭化珪素膜は、第1の主面をなす第1の範囲と、第2の主面をなす第2の範囲と を有する。第1および第2の範囲は第1および第2の範囲の間に、第1および第2の主面 から離れた<u>界面</u>を有する。炭化珪素半導体装置の製造方法は、以下の工程を有する。 【0015】

基板上に第1の範囲が形成される。第1の範囲を形成する工程は、第1の主面をなし第 1の導電型を有する第1の耐圧保持層を形成する工程と、第1の耐圧保持層を形成する工 程の後に、素子部内において界面上に部分的に設けられ第2の導電型を有する電荷補償領 域と、終端部内において界面上に部分的に設けられ電荷補償領域に接し素子部を取り囲み 第2の導電型を有し電荷補償領域の不純物濃度に比して低い不純物濃度を有する第1の接 合終端領域と、終端部内において界面上において第1の接合終端領域から離れて設けられ 界面上において素子部を取り囲み第2の導電型を有する第1のガードリング領域とを形成 する工程とを含む。第1の範囲を形成する工程の後に、第2の範囲が形成される。第2の 範囲を形成する工程は、界面をなし第1の導電型を有する第2の耐圧保持層を形成する工 程と、素子部内において第2の耐圧保持層上に設けられ第2の導電型を有するチャネル形 成領域と、チャネル形成領域上に設けられチャネル形成領域によって第2の耐圧保持層か ら隔てられ第1の導電型を有するソース領域とを形成する工程とを含む。第1および第2 の耐圧保持層は素子部において耐圧保持領域を構成する。チャネル形成領域上において第 2の耐圧保持層とソース領域とを互いにつなぐ部分を有するゲート絶縁膜が形成される。 ゲート絶縁膜上に設けられた、炭化珪素半導体装置のオン状態およびオフ状態の間のスイ ッチングを行うためのゲート電極が形成される。第1の主面に面する第1の主電極が形成 される。第2の主面上においてソース領域に接する第2の主電極が形成される。オフ状態 において耐圧保持領域中の最大電界強度が 0.4 M V / c m 以上となるように第 1 および

20

10

30

10

20

第2の主電極間に電圧が印加された場合に、素子部内の第2の範囲における最大電界強度 が、第1の範囲における最大電界強度の3分の2未満となるように、炭化珪素半導体装置 は構成される。

【0016】

上記炭化珪素半導体装置の製造方法によれば、半導体装置の材料として炭化珪素が用い られるので、半導体装置の耐圧保持領域において0.4MV/cm以上の最大電界が印加 されるような高い電圧を扱うことができる。また素子部内の第2の範囲における最大電界 強度が、第1の範囲における最大電界強度の3分の2未満となるように構成される。これ により、耐圧の決定要因となる、素子部内の第2の範囲における電界強度がより低くされ る。逆に言えば、第1の範囲における最大電界強度が、素子部内の第2の範囲における最 大電界強度の1.5倍を超えるように構成されることにより、耐圧の決定要因とならない 第1の範囲における最大電界強度がより高くされる。これにより炭化珪素半導体装置に高 い電圧を印加することができる。すなわち耐圧を高めることができる。

【発明の効果】 【0017】

本発明によれば上述したように炭化珪素半導体装置の耐圧を高めることができる。

【図面の簡単な説明】

[0018]

【図1】本発明の一実施の形態における炭化珪素半導体装置の構成を概略的に示す平面図 である。

【図2】図1の線II-IIに沿う概略的な部分断面図である。

【図3】図1の破線部IIIにおける、炭化珪素半導体装置が有する炭化珪素膜の概略的 な部分断面斜視図である。

【図4】図2の炭化珪素半導体装置の製造方法の第1工程を概略的に示す部分断面図である。

【図5】図2の炭化珪素半導体装置の製造方法の第2工程を概略的に示す部分断面図である。

【図 6】図 2の炭化珪素半導体装置の製造方法の第 3 工程を概略的に示す部分断面図である。

【図7】図2の炭化珪素半導体装置の製造方法の第4工程を概略的に示す部分断面図であ <sup>30</sup> る。

【図8】図2の炭化珪素半導体装置の製造方法の第5工程を概略的に示す部分断面図である。

【図9】図2の炭化珪素半導体装置の製造方法の第6工程を概略的に示す部分断面図である。

【図10】図2の炭化珪素半導体装置の製造方法の第7工程を概略的に示す部分断面図で ある。

【図11】図2の炭化珪素半導体装置の製造方法の第8工程を概略的に示す部分断面図である。

【図12】図2の炭化珪素半導体装置の製造方法の第9工程を概略的に示す部分断面図で 40 ある。

【図13】図2の炭化珪素半導体装置の製造方法の第10工程を概略的に示す部分断面図である。 【図14】図2の変形例における炭化珪素半導体装置の構成を概略的に示す部分断面図で

【図15】炭化珪素半導体装置が有する炭化珪素膜の表面の微細構造を概略的に示す部分 断面図である。

【図16】ポリタイプ4Hの六方晶における(000-1)面の結晶構造を示す図である 。

【図17】図16の線XVII-XVIIに沿う(11-20)面の結晶構造を示す図で 50

ある。

【図18】図15の複合面の表面近傍における結晶構造を(11-20)面内において示す図である。

【図19】図15の複合面を(01-10)面から見た図である。

【図20】巨視的に見たチャネル面および(000-1)面の間の角度と、チャネル移動 度との関係の一例を、熱エッチングが行われた場合と行われなかった場合との各々につい て示すグラフ図である。

【図21】チャネル方向および<0-11-2>方向の間の角度と、チャネル移動度との 関係の一例を示すグラフ図である。

【図22】図15の変形例を示す図である。

10

【図23】電荷補償領域の不純物ドーズ量と、電界強度との関係を例示するグラフ図である。

【図24】電荷補償領域の不純物濃度プロファイルを例示するグラフ図である。

【発明を実施するための形態】

【0019】

以下、本発明の実施の形態について図に基づいて説明する。なお、以下の図面において、同一または相当する部分には同一の参照番号を付し、その説明は繰り返さない。また、本明細書中の結晶学的記載においては、個別方位を[]、集合方位を< >、個別面を()、集合面を{}でそれぞれ示している。また結晶学上の指数が負であることは、通常、" -"(バー)を数字の上に付すことによって表現されるが、本明細書中では数字の前に負の符号を付している。

20

【 0 0 2 0 】

(炭化珪素半導体装置の構成)

図1に示すように、MOSFET200(炭化珪素半導体装置)は、トランジスタ素子 (半導体素子)が設けられている素子部CLと、素子部CLを取り囲んでいる終端部TM とを有するものである。

【0021】

図2に示すように、MOSFET200は、単結晶基板80(基板)と、エピタキシャ ル膜90(炭化珪素膜)と、ゲート酸化膜91(ゲート絶縁膜)と、ゲート電極92と、 ドレイン電極98(第1の主電極)と、ソース電極94(第2の主電極)と、層間絶縁膜 93と、ソース配線層95とを有する。

30

40

単結晶基板 8 0 は、 n 型 (第 1 の導電型)の炭化珪素から作られており、好ましくは六 方晶系の結晶構造を有し、より好ましくはポリタイプ 4 H を有する。

【0023】

[0022]

エピタキシャル膜90(図3)は、単結晶基板80上にエピタキシャルに形成された膜 である。エピタキシャル膜90は、単結晶基板80に接する下面P1(第1の主面)と、 上面P2(第1の主面と反対の第2の主面)とを有する。エピタキシャル膜90は、下面 P1をなす下側範囲RA(第1の範囲)と、上面P2をなす上側範囲RB(第2の範囲) とを有する。下側範囲RAおよび上側範囲RBは下側範囲RAおよび上側範囲RBの間に 、下面P1および上面P2から離れた界面IFを有する。

【0024】

下側範囲 R A は、下側ドリフト層 8 1 A (第1の耐圧保持層)と、電荷補償領域 7 1 A と、埋込 J T E (Junction Termination Extension)領域 7 2 A (第1の接合終端領域 )と、埋込ガードリング領域 7 3 A (第1のガードリング領域)とを有する。 【0025】

下側ドリフト層 8 1 A は、下面 P 1 をなしている。下側ドリフト層 8 1 A は n 型を有し 、好ましくは単結晶基板 8 0 の不純物濃度に比して低い不純物濃度を有する。下側ドリフ ト層 8 1 A の不純物濃度は、好ましくは 1 × 1 0<sup>15</sup> c m<sup>-3</sup>以上 5 × 1 0<sup>16</sup> c m<sup>-3</sup>以下であ り、たとえば 8 × 1 0<sup>15</sup> c m<sup>-3</sup>である。 [0026]

電荷補償領域71Aは、素子部CL内において界面IF上に部分的に設けられている。 電荷補償領域71Aは、p型(第1の導電型と異なる第2の導電型)を有し、2.5×1 0<sup>13</sup>cm<sup>-3</sup>程度以上の不純物濃度を有することが好ましい。

【0027】

埋込JTE領域72Aは、終端部TM内において界面IF上に部分的に設けられており 、電荷補償領域71Aに接しており、素子部CLを取り囲んでいる。埋込JTE領域72 Aは、p型を有し、電荷補償領域71Aの不純物濃度に比して低い不純物濃度を有する。 【0028】

埋込ガードリング領域73Aは、終端部TM内における界面IF上において埋込JTE 10 領域72Aから離れて設けられおり、界面IF上において素子部CLを取り囲んでいる。 埋込ガードリング領域73Aは、p型を有し、たとえば、埋込JTE領域72Aの不純物 濃度と同じ不純物濃度を有する。

【0029】

上側範囲RBは、図2および図3に示すように、上側ドリフト層81B(第2の耐圧保持層)と、ベース層82(チャネル形成領域)と、ソース領域83と、コンタクト領域8 4と、上面JTE領域72B(第2の接合終端領域)と、上面ガードリング領域73B( 第2のガードリング領域)と、フィールドストップ領域74Bとを有する。

[0030]

上側ドリフト層 8 1 B は、界面 I F をなしている。上側ドリフト層 8 1 B は、 n 型を有 <sup>20</sup> し、たとえば、下側ドリフト層 8 1 A の不純物濃度と同じ不純物濃度を有する。 【 0 0 3 1 】

ベース層82は素子部CL内において上側ドリフト層81B上に設けられている。ベース層82は、 p型を有し、たとえば不純物濃度1×10<sup>18</sup> cm<sup>-3</sup>を有する。ソース領域8 3は、ベース層82上に設けられており、ベース層82によって上側ドリフト層81Bか ら隔てられている。ソース領域83はn型を有する。コンタクト領域84はベース層82 につながっている。コンタクト領域84はp型を有する。

上面 J T E 領域 7 2 B は、終端部 T M 内において上面 P 2 上に部分的に設けられており 、ベース層 8 2 に接しており、素子部 C L を取り囲んでいる。上面 J T E 領域 7 2 B は、 p 型を有し、ベース層 8 2 の不純物濃度に比して低い不純物濃度を有する。 【 0 0 3 3 】

30

40

上面ガードリング領域73Bは、終端部TM内において上面P2上において上面JTE 領域72Bから離れて設けられており、上面P2上において素子部CLを取り囲んでいる 。上面ガードリング領域73Bは、p型を有し、たとえば上面JTE領域72Bの不純物 濃度と同じ不純物濃度を有する。

【0034】

フィールドストップ領域74Bは、上面P2上において、素子部CL、上面JTE領域72Bおよび上面ガードリング領域73Bを取り囲んでいる。フィールドストップ領域74Bは、n型を有し、上側ドリフト層81Bの不純物濃度に比して高い不純物濃度を有する。

[0035]

エピタキシャル膜90の上側範囲RBにおいて上面P2上にトレンチTRが設けられて いる。トレンチTRは側壁面SWおよび底面BTを有する。側壁面SWはソース領域83 およびベース層82を貫通して上側ドリフト層81Bに至っている。よって側壁面SWは ベース層82によって構成された部分を含む。側壁面SWはベース層82上において、M OSFET200のチャネル面を含む。

[0036]

側壁面 SWはエピタキシャル膜 90の上面 P2に対して傾斜しており、これによりトレンチ TRは開口に向かってテーパ状に拡がっている。側壁面 SWの面方位は、 {000-

1 } 面に対して 5 0 ° 以上 8 0 ° 以下傾斜していることが好ましく、(0 0 0 - 1 ) 面に 対して 5 0 ° 以上 8 0 ° 以下傾斜していることがより好ましい。 【 0 0 3 7 】

側壁面 S W は、巨視的に見て、面方位 {0 - 3 3 - 8 }、 {0 - 1 1 - 2 }、 {0 - 1 1 - 4 } および {0 - 1 1 - 1 }のいずれかを有してもよい。なお面方位 {0 - 3 3 - 8 } は {0 0 0 - 1 }面から 5 4 . 7 度のオフ角を有する。面方位 {0 - 1 1 - 1 }は {0 0 0 - 1 }面から 7 5 . 1 度のオフ角を有する。よって面方位 {0 - 3 3 - 8 }、 {0 -1 1 - 2 }、 {0 - 1 1 - 4 }および {0 - 1 1 - 1 }は、オフ角 5 4 . 7 ~ 7 5 . 1 度 に対応する。オフ角について 5 度程度の製造誤差が想定されることを考慮すると、 側壁面 S Wが {0 0 0 - 1 }面に対して 5 0 度以上 8 0 度以下程度傾斜するような加工を行うこ とで、 側壁面 S Wの巨視的な面方位を、 {0 - 3 3 - 8 }、 {0 - 1 1 - 2 }、 {0 - 1 1 - 4 }および {0 - 1 1 - 1 }のいずれかとしやすくなる。 【0 0 3 8】

10

20

30

側壁面 SWは、特にベース層 82上の部分において、所定の結晶面(特殊面とも称する) を有することが好ましい。特殊面の詳細については後述する。

[0039]

底面 B T は上側範囲 R B によって下側範囲 R A から離れている。底面 B T は、本実施の 形態においてはエピタキシャル膜90の上面 P 2 とほぼ平行な平坦な形状を有する。なお 底面 B T は平坦面でなくてもよく、図2の断面視においてほぼ点状であってもよく、この 場合、トレンチT R は V 字形状を有する。

[0040]

ゲート酸化膜91はトレンチTRの側壁面SWおよび底面BTの各々を覆っている。ゲート酸化膜91は、ベース層82上において上側ドリフト層81Bとソース領域83とを 互いにつなぐ部分を有する。

【0041】

ゲート電極92は、MOSFET200のオン状態およびオフ状態の間のスイッチング を行うためのものである。ゲート電極92は、ゲート酸化膜91上に設けられている。ゲ ート電極92は、ゲート酸化膜91を介して側壁面SW上に配置されている。 【0042】

ソース電極94は上面P2上においてソース領域83およびコンタクト領域84の各々 に接している。ソース電極94は、オーミック電極であり、たとえばシリサイドから作ら れている。ソース配線層95はソース電極94に接している。ソース配線層95は、たと えばアルミニウム層である。層間絶縁膜93はゲート電極92とソース配線層95との間 を絶縁している。

【0043】

ドレイン電極98は下面P1に面している。具体的にはドレイン電極98は、単結晶基 板80を介して、エピタキシャル膜90の下面P1上に設けられている。

【0044】

下側ドリフト層81Aおよび上側ドリフト層81Bは、素子部CLにおいて厚さTを有するドリフト領域81(耐圧保持領域)を構成している。MOSFET200はオフ状態
40
において、耐圧保持領域中の最大電界強度が0.4MV/cm以上となるようにソース電極94とドレイン電極98との間に電圧が印加された場合に、素子部CL内の上側範囲R
B(図2の矢印REで示す領域)における最大電界強度が、下側範囲RAにおける最大電界強度の3分の2未満となるように構成されている。このような構成は、電荷補償領域7
1A、埋込JTE領域72Aおよび埋込ガードリング領域73Aの不純物ドーズ量を十分に高くすれば、得ることができる。

【0045】

(炭化珪素半導体装置の製造方法)
次にMOSFET200の製造方法について、以下に説明する。
【0046】

図4および図5に示すように、単結晶基板80上に下側範囲RAが形成される。 まず図4に示すように、単結晶基板80上における炭化珪素のエピタキシャル成長によって下側ドリフト層81Aが形成される(図4)。単結晶基板80の、エピタキシャル成 長が行われる面は、{000-1}面から8度以内のオフ角を有することが好ましく、( 000-1)面から8度以内のオフ角を有することがより好ましい。エピタキシャル成長 はCVD法により行われ得る。原料ガスとしては、たとえば、シラン(SiH<sub>4</sub>)とプロ パン(C<sub>3</sub>H<sub>8</sub>)との混合ガスを用い得る。この際、不純物として、たとえば窒素(N)や リン(P)を導入することが好ましい。

【0047】

次に図5に示すように、この時点では露出されている界面IF上への不純物イオン注入 10 によって、不純物領域が形成される。具体的には、素子部CL内において界面IF上に部 分的に、電荷補償領域71Aが形成される。また終端部TM内において界面IF上に部分 的に、埋込JTE領域72Aと、埋込ガードリング領域73Aとが形成される。各不純物 領域の形成の順番は任意である。本実施の形態においては、p型を付与するための不純物 、すなわちアクセプタが注入される。アクセプタとしては、たとえばアルミニウムを用い 得る。

【0048】

図 6 ~ 図 1 0 に示すように、上側範囲 R B が形成される。

まず図6に示すように、下側ドリフト層81Aと同様の方法によって、上側ドリフト層 81Bが形成される。これにより下側範囲RAおよび上側範囲RBを有するエピタキシャ <sup>20</sup> ル膜90が得られる。

【0049】

次に図7に示すように、エピタキシャル膜90の上面P2上への不純物イオン注入によって、不純物領域が形成される。具体的には、素子部CL内において上側ドリフト層81 B上にベース層82が形成される。またベース層82上に、ベース層82によって上側ド リフト層81Bから隔てられたソース領域83が形成される。また素子部CL内において 上面P2からベース層82まで延びるコンタクト領域84が形成される。また終端部TM 内において上面P2上に部分的に、上面JTE領域72Bと、上面ガードリング領域73 Bと、フィールドストップ領域74Bとが形成される。各不純物領域の形成の順番は任意 である。本実施の形態においては、フィールドストップ領域の形成のために、n型を付与 するための不純物、すなわちドナーが注入される。ドナーとしては、たとえばリンを用い 得る。

30

[0050]

次に、不純物を活性化するための熱処理が行われる。この熱処理の温度は、好ましくは 1500 以上1900 以下であり、たとえば1700 程度である。熱処理の時間は 、たとえば30分程度である。熱処理の雰囲気は、好ましくは不活性ガス雰囲気であり、 たとえばアルゴン雰囲気である。

[0051]

図 8 に示すように、エピタキシャル膜 9 0 の上面 P 2 上に、開口部を有するマスク層 6 1 が形成される。開口部はトレンチ T R (図 2)の位置に対応して形成される。マスク層 40 6 1 は、二酸化珪素から作られることが好ましく、熱酸化によって形成されることがより 好ましい。

[0052]

図9に示すように、マスク層61を用いた熱エッチングが行われる。具体的には、加熱 されたエピタキシャル膜90へ、反応性ガスの供給が行われる。反応性ガスは、加熱下に おいて炭化珪素と反応し得るものであり、好ましくはハロゲンガスを含み、たとえば塩素 ガスを含む。反応性ガスはさらに酸素ガスを含んでもよい。また反応性ガスはキャリアガ スを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガスまたは ヘリウムガスを用いることができる。エピタキシャル膜90の加熱は、たとえば700 程度以上1000 程度以下程度で行われる。 [0053]

この熱エッチングによりエピタキシャル膜90の上面P2に、側壁面SWを有するトレ ンチTRが形成される。この熱エッチングにおける炭化珪素のエッチング速度はたとえば 約70µm/時になる。この場合に、マスク層61が二酸化珪素から作られていれば、そ の消耗が顕著に抑制される。熱エッチングによるトレンチTRの形成時に、側壁面SW上 、特にベース層82上において、特殊面が自己形成される。次にマスク層61がエッチン グなど任意の方法により除去される(図10)。

[0054]

図11に示すように、トレンチTRの側壁面SWおよび底面BTの上にゲート酸化膜9 1 が形成される。ゲート酸化膜91は、ベース層82上において上側ドリフト層81Bと ソース領域83とを互いにつなぐ部分を有する。ゲート酸化膜91は、熱酸化により形成 されることが好ましい。

[0055]

ゲート酸化膜91の形成後に、雰囲気ガスとして一酸化窒素(NO)ガスを用いるNO アニールが行われてもよい。温度プロファイルは、たとえば、温度1100 以上130 0 以下、保持時間1時間程度の条件を有する。これにより、ゲート酸化膜91とベース 層82との界面領域に窒素原子が導入される。その結果、界面領域における界面準位の形 成が抑制されることで、チャネル移動度を向上させることができる。なお、このような窒 素原子の導入が可能であれば、NOガス以外のガスが雰囲気ガスとして用いられてもよい 。このNOアニールの後にさらに、雰囲気ガスとしてアルゴン(Ar)を用いるArアニ ールが行われてもよい。Arアニールの加熱温度は、上記NOアニールの加熱温度よりも 高く、ゲート酸化膜91の融点よりも低いことが好ましい。この加熱温度が保持される時 間は、たとえば1時間程度である。これにより、ゲート酸化膜91とベース層82との界 面領域における界面準位の形成がさらに抑制される。なお、雰囲気ガスとして、Arガス に代えて窒素ガスなどの他の不活性ガスが用いられてもよい。

[0056]

図12に示すように、ゲート酸化膜91上にゲート電極92が形成される。具体的には 、トレンチTRの内部の領域をゲート酸化膜91を介して埋めるように、ゲート酸化膜9 1上にゲート電極92が形成される。ゲート電極92の形成方法は、たとえば、導体また はドープトポリシリコンの成膜とCMP (Chemical Mechanical Polishing)とによっ て行い得る。

[0057]

図13を参照して、ゲート電極92の露出面を覆うように、ゲート電極92およびゲー ト酸化膜91上に層間絶縁膜93が形成される。層間絶縁膜93およびゲート酸化膜91 に開口部が形成されるようにエッチングが行われる。この開口部により上面 P2上におい てソース領域83およびコンタクト領域84の各々が露出される。次に上面P2上におい てソース領域83およびnコンタクト領域84の各々に接するソース電極94が形成され る。

[0058]

再び図2を参照して、下側ドリフト層81A上に、単結晶基板80を介して、ドレイン 電極98が形成される。ソース配線層95が形成される。これにより、MOSFET20 0が得られる。

[0059]

(熱エッチング)

熱エッチングとは、エッチングされる対象を高温下でエッチングガスにさらすことによ って行われるものであり、物理的エッチング作用を実質的に有しないものである。熱エッ チングのプロセスガスはハロゲン元素を含有する。より好ましくはハロゲン元素は塩素ま たはフッ素である。具体的には、プロセスガスとして、Cl<sub>2</sub>、BCl<sub>3、</sub>CF<sub>4</sub>、および SF<sub>6</sub>の少なくともいずれかを含有するプロセスガスを用いることができ、特にCl<sub>2</sub>を好 適に用いることができる。

10

[0060]

またプロセスガスはさらに酸素ガスを含有することが好ましい。またプロセスガスはキャリアガスを含んでいてもよい。キャリアガスとしては、たとえば窒素ガス、アルゴンガ スまたはヘリウムガスである。

【0061】

熱エッチングの熱処理温度は、好ましくは700 以上1200 以下である。この温 度の下限は、より好ましくは800 、さらに好ましくは900 である。これによりエ ッチング速度を十分実用的な値とすることができる。またこの温度の上限は、より好まし くは1100 、さらに好ましくは1000 である。熱処理温度を700 以上100 0 以下とした場合、SiCのエッチング速度はたとえば70µm/時程度になる。 【0062】

熱エッチングを用いることにより、側壁面SWを特殊面に自己形成することができる。 これにより側壁面SWに形成されるチャネルの抵抗を小さくすることができる。 【0063】

(本実施の形態の作用効果)

本実施の形態によれば、MOSFET200のエピタキシャル膜90の材料として炭化 珪素が用いられる。これによりMOSFET200は、ドリフト領域81において0.4 MV/cm以上の最大電界が印加されるような高い電圧を扱うことができる。

【0064】

20 RB(図2の矢印REに示す領域)における最大電界強度が、下側範囲RAにおける最大 電界強度の3分の2未満となるように構成されている。これにより、耐圧の決定要因とな る、素子部CL内の上側範囲RBにおける電界強度がより低くされる。具体的には、トレ ンチTRの側壁面SWと底面BTとがなす角部でゲート酸化膜91に加わる電界強度がよ り低くされる。逆に言えば、下側範囲RAにおける最大電界強度が、素子部CL内の上側 範囲RBにおける最大電界強度の1.5倍を超えることにより、耐圧の決定要因とならな い下側範囲RAにおける最大電界強度がより高くされる。これによりMOSFET200 に高い電圧を印加することができる。すなわち耐圧を高めることができる。

【0065】

上側範囲 R B は、上面 J T E 領域 7 2 B と、上面ガードリング領域 7 3 B と、フィール <sup>30</sup> ドストップ領域 7 4 B とを有する。これにより耐圧をより高めることができる。なおこれ らの構成の一部または全部は省略されてもよい。

[0066]

(変形例)

図14に示すように、MOSFET200(図2)の変形例のMOSFET200Pは プレーナ型である。すなわち、エピタキシャル膜90の上面P2上にトレンチTR(図2) が設けられておらず、平坦なP2上に、ベース層82Pと、ソース領域83Pと、コン タクト領域84Pとの不純物領域が形成されている。また平坦なP2上にゲート酸化膜9 1Pが設けられ、その上にゲート電極92Pが設けられている。

[0067]

40

10

本変形例によれば、プレーナ型MOSFETにおいて耐圧の決定要因となりやすい、ベース層82Pと上側ドリフト層81Bとの境界に加わる電界強度が、より低くされる。これによりMOSFET200Pの耐圧を高めることができる。

【0068】

(特殊面の構成)

上述した「特殊面」について詳しく説明する。上述したように、トレンチTRの側壁面 SW(図2)は、特にベース層82上において特殊面を有することが好ましい。以下、側 壁面SWが特殊面を有する場合について説明する。

【0069】

図15に示すように、特殊面を有する側壁面SWは、面S1(第1の面)を含む。面S 50

10

30

1 は面方位 { 0 - 3 3 - 8 } を有し、好ましくは面方位 ( 0 - 3 3 - 8 ) を有する。好ま しくは側壁面 S W は面 S 1 を微視的に含む。好ましくは側壁面 S W はさらに面 S 2 (第 2 の面)を微視的に含む。面 S 2 は面方位 { 0 - 1 1 - 1 } を有し、好ましくは面方位 ( 0 - 1 1 - 1 ) を有する。ここで「微視的」とは、原子間隔の 2 倍程度の寸法を少なくとも 考慮する程度に詳細に、ということを意味する。このように微視的な構造の観察方法とし ては、たとえば T E M (Transmission Electron Microscope)を用いることができる。 【 0 0 7 0 】

好ましくは側壁面SWは複合面SRを有する。複合面SRは、面S1およびS2が周期 的に繰り返されることによって構成されている。このような周期的構造は、たとえば、T EMまたはAFM(Atomic Force Microscopy)により観察し得る。複合面SRは面方 位{0-11-2}を有し、好ましくは面方位(0-11-2)を有する。この場合、複 合面SRは{000-1}面に対して巨視的に62°のオフ角を有する。ここで「巨視的 」とは、原子間隔程度の寸法を有する微細構造を無視することを意味する。このように巨 視的なオフ角の測定としては、たとえば、一般的なX線回折を用いた方法を用い得る。好 ましくは、チャネル面上においてキャリアが流れる方向であるチャネル方向CDは、上述 した周期的繰り返しが行われる方向に沿っている。

【 0 0 7 1 】

次に、複合面SRの詳細な構造について説明する。

一般に、ポリタイプ4Hの炭化珪素単結晶を(000-1)面から見ると、図16に示すように、Si原子(またはC原子)は、A層の原子(図中の実線)と、この下に位置するC層の原子(図中の破線)と、この下に位置するC層の原子(図中の破線)と、この下に位置するB層の原子(図示せず)とが繰り返し設けられている。つまり4つの層ABCBを1周期としてABCBABCBABCB・・・のような周期的な積層構造が設けられている。

【0072】

図17に示すように、(11-20)面(図16の線XVII-XVIIの断面)にお いて、上述した1周期を構成する4つの層ABCBの各層の原子は、(0-11-2)面 に完全に沿うようには配列されていない。図17においてはB層の原子の位置を通るよう に(0-11-2)面が示されており、この場合、A層およびC層の各々の原子は(0-11-2)面からずれていることがわかる。このため、炭化珪素単結晶の表面の巨視的な 面方位、すなわち原子レベルの構造を無視した場合の面方位が(0-11-2)に限定さ れたとしても、この表面は、微視的には様々な構造をとり得る。

【0073】

図18に示すように、複合面SRは、面方位(0-33-8)を有する面S1と、面S 1につながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられるこ とによって構成されている。面S1および面S2の各々の長さは、Si原子(またはC原 子)の原子間隔の2倍である。なお面S1および面S2が平均化された面は、(0-11 -2)面(図17)に対応する。

[0074]

図19に示すように、複合面SRを(01-10)面から見て単結晶構造は、部分的に 40 見て立方晶と等価な構造(面S1の部分)を周期的に含んでいる。具体的には複合面SR は、上述した立方晶と等価な構造における面方位(001)を有する面S1と、面S1に つながりかつ面S1の面方位と異なる面方位を有する面S2とが交互に設けられることに よって構成されている。このように、立方晶と等価な構造における面方位(001)を有 する面(図19においては面S1)と、この面につながりかつこの面方位と異なる面方位 を有する面(図19においては面S2)とによって表面を構成することは4H以外のポリ タイプにおいても可能である。ポリタイプは、たとえば6Hまたは15Rであってもよい

【0075】

次に図20を参照して、側壁面SWの結晶面と、チャネル面の移動度MBとの関係につ 50

稠密に配置されることで、チャネル面の表面において微視的な面方位(0-33-8)が 占める割合が高くなったためと考えられる。

なお移動度MBは複合面SR上において方位依存性を有する。図21に示すグラフにお いて、横軸はチャネル方向と<0-11-2>方向との間の角度D2を示し、縦軸はチャ ネル面の移動度MB(任意単位)を示す。破線はグラフを見やすくするために補助的に付 してある。このグラフから、チャネル移動度MBを大きくするには、チャネル方向CD( 図15)が有する角度D2は、0。以上60。以下であることが好ましく、ほぼ0。であ ることがより好ましいことがわかった。

[0079]

[0078]

[0076]

ためと考えられる。 [0077]

図22に示すように、側壁面SWは複合面SR(図22においては直線で単純化されて 示されている。)に加えてさらに面 S3(第3の面)を含んでもよい。この場合、側壁面 SWの { 0 0 0 - 1 } 面に対するオフ角は、理想的な複合面 SR のオフ角である 6 2 ° か らずれる。このずれは小さいことが好ましく、±10°の範囲内であることが好ましい。 このような角度範囲に含まれる表面としては、たとえば、巨視的な面方位が{0-33-8}面となる表面がある。より好ましくは、側壁面SWの(000-1)面に対するオフ 角は、理想的な複合面SRのオフ角である62°からずれる。このずれは小さいことが好 ましく、±10°の範囲内であることが好ましい。このような角度範囲に含まれる表面と しては、たとえば、巨視的な面方位が(0-33-8)面となる表面がある。 [0080]

より具体的には側壁面SWは、面S3および複合面SRが周期的に繰り返されることに よって構成された複合面SQを含んでもよい。このような周期的構造は、たとえば、TE MまたはAFM (Atomic Force Microscopy)により観察し得る。

[0081]

(特殊面を有する炭化珪素半導体装置)

トレンチTRの側壁面SW(図2)が面S1(図15)を含む場合、面方位{0-33 - 8 } を有する面にチャネルが形成される。これにより、オン抵抗のうちチャネル抵抗が 占める部分が抑制される。よってオン抵抗を所定の値以下に維持しつつ、ドリフト領域8 1による抵抗を大きくし得る。よってドリフト領域81の不純物濃度をより低くすること ができる。よってMOSFET200の耐圧をより高めることができる。トレンチTRの 側壁面SWが面S1および面S2を微視的に含む場合は、オン抵抗をより抑制し得る。よ って耐圧をより高めることができる。側壁面SWの面S1およびS2が複合面SRを構成 している場合、オン抵抗をより抑制し得る。よって耐圧をより高めることができる。 [0082]

(実施例)

40

50

10

20

30

いて説明する。図20のグラフにおいて、横軸は、チャネル面を有する側壁面SWの巨視 的な面方位と(000-1)面とのなす角度D1を示し、縦軸は移動度MBを示す。プロ ット群CMは側壁面SWが熱エッチングによる特殊面として仕上げられた場合に対応し、

3-8)のときに最大となった。この理由は、熱エッチングが行われない場合、すなわち 、チャネル表面の微視的な構造が特に制御されない場合においては、巨視的な面方位が( 0-33-8)とされることによって、微視的な面方位(0-33-8)、つまり原子レ

ベルまで考慮した場合の面方位(0-33-8)が形成される割合が確率的に高くなった

一方、プロット群CMにおける移動度MBは、チャネル面の表面の巨視的な面方位が( 0-11-2)のとき(矢印EX)に最大となった。この理由は、図18および図19に 示すように、面方位(0-33-8)を有する多数の面S1が面S2を介して規則正しく

プロット群MCはそのような熱エッチングがなされない場合に対応する。

MOSFET200(図2)の実施例1および2と比較例とについてのシミュレーショ ン結果を、以下の表1に示す。

(15)

[0083]

【表1】

	比較例	実施例 1	実施例 2
不純物ドーズ量	$1 \times 10^{13}  (\mathrm{cm}^{-2})$	$3 \times 10^{13}  (\text{cm}^{-2})$	$5 \times 10^{13}  (\mathrm{cm}^{-2})$
ゲート酸化膜が 破壊する電圧	656 (V)	1288 (V)	1543 (V)
電荷補償領域が 破壊する電圧	2500 (V)	1540 (V)	1 <b>45</b> 0 (V)
耐圧	656 (V)	1288 (V)	1450 (V)

[0084]

表1において「不純物ドーズ量」は、電荷補償領域71Aの不純物ドーズ量を示す。こ の結果から、不純物ドーズ量を増加させることで、耐圧の決定要因が、ゲート酸化膜91 の破壊現象から電荷補償領域の破壊現象へと移行することが分かった。また、MOSFE T200の耐圧を高めることができることが分かった。

[0085]

図23を参照して、上述したようにゲート酸化膜91の破壊が防止されるのは、ゲート 酸化膜91に印加される電界強度E<sub>OX</sub>が減少するためである。電界強度E<sub>OX</sub>の減少は、上 側範囲RBにおける最大電界強度であるトレンチTRでの電界強度E<sub>TR</sub>の減少に対応して いる。逆に、下側範囲RAにおける最大電界強度である電荷補償領域71Aでの電界強度 E<sub>cm</sub>は、不純物ドーズ量の増大にともなって増大している。

[0086]

比較例では、上側範囲 R B における最大電界強度としての電界強度 E<sub>TR</sub>と、下側範囲 R Aにおける最大電界強度としての電界強度 E<sub>CM</sub>とがおおよそ同じである。この場合の耐圧 は656Vであり、SiCの物性上の利点を十分に利用した耐圧の改善が行えていなかっ た。

[0087]

実施例1では、上側範囲RBにおける最大電界強度としての電界強度 E<sub>TR</sub>は、下側範囲 R A における最大電界強度としての電界強度 E <sub>CM</sub>の半分未満である。この場合の耐圧は 1 288Vであり、SiCの物性上の利点を利用した耐圧の改善が行えた。

[0088]

実施例2では耐圧のより一層の改善が行われた。実施例2においては、表1に示すよう に、耐圧の決定要因はゲート酸化膜91の破壊現象である。よって、さらに不純物ドーズ 量を増大させると、耐圧が低下すると考えられる。

[0089]

比較例と実施例1との結果を鑑みれば、これらのおおよそ中間の構成、すなわち上側範 囲RBにおける最大電界強度としての電界強度E<sub>TR</sub>が、下側範囲RAにおける最大電界強 度としての電界強度 E.c.Mの3分の2未満程度となるような構成によっても、比較例に比し て耐圧を高めることができると考えられる。

[0090]

なお図23に示す電界強度は、ソース電極94およびドレイン電極92の間の電圧が1 200Vの場合について計算した。またトレンチTRの開口幅は3.0µm、深さは1. 4 μ m とした。また電荷補償領域71Αは、厚さ方向において上面 P 2 から 3 μ m の深さ に配置し、面内方向(図2の横方向)においてメサ構造の中心位置を原点として1~3µ mの範囲に配置した。また下側ドリフト層81Aについて、厚さを12µm、不純物濃度 を 4 × 1 0<sup>15</sup> c m<sup>-3</sup>とした。また上側ドリフト層 8 1 B について、厚さを 3 µ m、不純物 20

10

30

濃度を7.5×10<sup>15</sup> cm<sup>-3</sup>とした。

【0091】

また電荷補償領域71Aは、図24の不純物濃度プロファイルでのA1注入によるもの とした。比較例の濃度プロファイルは、ドーズ量1×10<sup>13</sup> cm<sup>-2</sup>かつ加速エネルギー3 00 k e V での1回の注入により得たものである。実施例1の濃度プロファイルは、ドー ズ量1×10<sup>13</sup> cm<sup>-2</sup>かつ加速エネルギー300 k e V での注入と、ドーズ量2×10<sup>13</sup> cm<sup>-2</sup>かつ加速エネルギー240 k e V での注入とにより得たものである。実施例2の濃 度プロファイルは、ドーズ量2×10<sup>13</sup> cm<sup>-2</sup>かつ加速エネルギー300 k e V での注入 と、ドーズ量2×10<sup>13</sup> cm<sup>-2</sup>かつ加速エネルギー240 k e V での注入と、ドーズ量1 ×10<sup>13</sup> cm<sup>-2</sup>かつ加速エネルギー150 k e V での注入とにより得たものである。 【0092】

(付記)

炭化珪素半導体装置のチャネル型はpチャネル型であってもよく、この場合、上述した 実施の形態においてp型とn型とが入れ替えられた構成を用いることができる。炭化珪素 半導体装置は、MOSFET以外のMISFET(Metal Insulator Semiconductor F ield Effect Transistor)であってもよく、またMISFET以外のものであってもよ い。MISFET以外の炭化珪素半導体装置としては、たとえばIGBT(Insulated G ate Bipolar Transistor)がある。

【0093】

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えら 20 れるべきである。本発明の特許請求の範囲は上記した説明ではなくて請求の範囲によって 示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意 図される。

【符号の説明】

【 0 0 9 4 】

71A 電荷補償領域、72A 埋込JTE領域(第1の接合終端領域)、72B 上面JTE領域(第2の接合終端領域)、73A 埋込ガードリング領域(第1のガードリング領域)、74B フィールドストップ領域、80 単結晶基板(基板)、81 ドリフト領域(耐圧保持領域)、81A 下側ドリフト層(第1の耐圧保持層)、81B 上側ドリフト層(第2の耐圧保持層)、82,82P ベース層(チャネル形成領域)、83,83P ソース領域、84,84P コンタクト領域、90 エピタキシャル膜(炭化珪素膜)、91,91P ゲート酸化膜(ゲート絶縁膜)、92,92P ゲート電極、94 ソース電極(第2の主電極)、98 ドレイン電極(第1の主電極)、200,200P MOSFET(炭化珪素半導体装置)、CL 素子部、IF 界面、P1 下面(第1の主面)、P2 上面(第2の主面)、RA 下側範囲(第1の範囲)、RB 上側範囲(第2の範囲)、S1 面(第1の面)、SQ,SR 複合面、SW 側壁面、TM 終端部、TR トレンチ。

30































83.94

6.

83.84



【図11】







【図10】

図10











【図16】







【図19】



【図20】



【図21】









フロントページの続き

(51)Int.CI.

FΙ		
H 0 1 L	29/78	652S
H 0 1 L	29/78	658E
H 0 1 L	29/78	658A
H 0 1 L	29/78	658G
H 0 1 L	29/06	301G
H 0 1 L	29/06	301V
H 0 1 L	29/06	301D

審查官 小川 将之

(56)参考文献 特表 2 0 0 1 - 5 2 3 8 9 5 (JP, A) 特表 2 0 0 2 - 5 2 5 8 7 2 (JP, A) 特開平 0 9 - 0 3 6 3 5 9 (JP, A) 特開 2 0 1 3 - 0 0 8 8 9 0 (JP, A) 特開 2 0 0 2 - 2 2 2 9 4 9 (JP, A) 特開 2 0 9 - 1 9 1 1 0 9 (JP, A) 特開 2 0 0 9 - 0 8 8 3 4 5 (JP, A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 9 / 7 8 6 H 0 1 L 2 1 / 3 3 6 H 0 1 L 2 9 / 0 6 H 0 1 L 2 9 / 1 2