(11)特許出願公開番号

(12)公開特許公報(A)

(19) 日本国特許庁(JP)

特開2010-225979

(P2010-225979A)

(43) 公開日 平成22年10月7日 (2010.10.7)

(51) Int.Cl. HO1L HO1L HO1L HO1L HO1L	29/78 29/06 29/786 29/423 29/49	Fl (2006.01) H((2006.01) H((2006.01) H((2006.01) H((2006.01) H((2006.01) H(審査]	01L 01L 01L 01L 01L 01L	29/78 29/06 29/78 29/78 29/78 29/78 請求	3 3 6 6 請 求項	O1B O1F 18B 16V 17K の数 6	OL	テー 4 M 5 F 5 F (全 1)	マコー 1 0 4 1 1 0 1 4 0 2 頁)	ド (参考 最終]	^{皆)} 頁に続く
(21) 出願番号 (22) 出願日		特願2009-73446 (P2009-7344 平成21年3月25日 (2009.3.25	6))	(71) 出 (72) 発 (72) 発 F <i>ター</i>	願人 明者 明者 ム (参	000005電都江都気 都気M1	290 業 千 千 七 七 七 七 七 七 七 七 七 七 七 七 七	式会社 丸の内 丸の内 BB14 EE16 HH18	ニ 二 丁 日 2 丁 日 2 丁 日 1 2 1 2 丁 日 1 2 1 2 1 1 1 1 1 1 1 1 1 1 1 1 1	2番3 2番3 2番3 EE01 FF10	号 号 古 EEE03 FF13
									最	終頁に	続く

(54) 【発明の名称】 GaN系電界効果トランジスタ

(57)【要約】

【課題】低オン抵抗・高耐圧で動作可能なGaN系化合物半導体デバイスを提供する。

【解決手段】基板上に形成されたバッファ層、チャネル 層と、前記チャネル層上に形成され、ドリフト層と、前 記ドリフト層上に配置されたソース電極およびドレイン 電極と、ドリフト層に形成されたリセス部の内表面およ び前記ドリフト層の表面に形成された絶縁膜と、前記絶 縁膜上に形成されたフィールドプレート部を有するゲー ト電極とを備えたGaN系電界効果トランジスタにおい て、前記ドリフト層は、前記リセス部と前記ドレイン電 極との間に、シートキャリア密度が5×10¹³ cm⁻² 以上、1×10¹⁴ cm⁻² 以下のn型GaN系化合 物半導体からなる電界緩和領域を有し、前記ドリフト層 の前記電界緩和領域上に形成された前記絶縁膜の厚さが 300 nm以上であることを特徴とする。 【選択図】図1



【特許請求の範囲】

【請求項1】

基板と、

前記基板上に形成されたバッファ層と、

前記バッファ層上に形成されたp型のGaN系化合物半導体からなるチャネル層と、

(2)

前記チャネル層上に形成され、その一部に前記チャネル層に達する凹状のリセス部を有 するn型GaN系化合物半導体からなるドリフト層と、

前記ドリフト層上に、前記ドリフト層に電気的に接続され、前記リセス部を挟むように 配置されたソース電極およびドレイン電極と、

前記リセス部の内表面および前記ドリフト層の表面に形成された絶縁膜と、

前記絶縁膜上に形成されたフィールドプレート部を有するゲート電極とを備え、

前記ドリフト層は、前記リセス部と前記ドレイン電極との間に、シートキャリア密度が 5 × 1 0¹³ cm⁻² 以上、1 × 1 0¹⁴ cm⁻² 以下の n 型 G a N 系化合物半導体から なる電界緩和領域を有し、前記ドリフト層の前記電界緩和領域上に形成された前記絶縁膜 の厚さが300 nm以上であることを特徴とするGaN系電界効果トランジスタ。

【請求項2】

前記絶縁膜は、リセス部の内表面に形成された第1の絶縁膜と、

前記ドリフト層の表面に形成された第2の絶縁膜とからなることを特徴とする請求項1 に記載のGaN系電界効果トランジスタ。

【請求項3】

前 記 第 1 の 絶 縁 膜 は 、 S i O , 、 S i N 、 A l ₂ O ₃ 、 G a ₂ O ₃ 、 T a O ₄ 、 ま た は S i ONからなることを特徴とする請求項1または2に記載のGaN系電界効果トランジスタ

【請求項4】

前記第2の絶縁膜は、SiN、A1,O₃、Sc,O₃、またはMgOからなることを 特 徴 と す る 請 求 項 1 な い し 請 求 項 3 の い ず れ か 1 項 に 記 載 の G a N 系 電 界 効 果 ト ラ ン ジ ス タ。

【請求項5】

前記電界緩和層上に形成された前記絶縁膜は、前記リセス部のドレイン電極側端部から 前記ドレイン電極へ向って厚さが連続、または不連続に増加し、最も厚い部分の厚さが3 00nm以上であることを特徴とする請求項1ないし請求項4のいずれか1項に記載のG aN系電界効果トランジスタ。

【請求項6】

前記ゲート電極は、前記電界緩和層上に形成された部分の長さが、0.5μm以上、1 0 μ m 以下であることを特徴とする請求項1ないし請求項5のいずれか1項に記載のG a N系電界効果トランジスタ。

【発明の詳細な説明】

【技術分野】

 $\begin{bmatrix} 0 & 0 & 0 & 1 \end{bmatrix}$

本発明は、パワーエレクトロニクス用デバイスや高周波増幅デバイスとして用いられる GaN系電界効果トランジスタに関する。

【背景技術】

[0002]

III 底窒化物系化合物半導体に代表されるワイドバンドギャップ半導体は、高い絶縁 破壊耐圧、良好な電子輸送特性、良好な熱伝導度を持つため、高温環境用、大パワ-用、 あるいは高周波用の半導体デバイスの材料として非常に魅力的である。

[0003]

特許文献1には、高周波、大出力用のショットキーゲート電界効果トランジスタにおい て、所定の庇状のフィールドプレート部を有するゲート電極を、所定の膜厚の誘電体膜上 に形成することによって、寄生容量の削減、リターンロス値の低減、耐圧の向上、および

30

20

10

また、通常電力の制御に使われている、インバータやコンバータにおいては、ゲートに 制御信号(電圧)が印加されていない時、素子に電流が流れない、いわゆるノーマリオフ 型のFETが使われる。特許文献2には、ノーマリオフ型の構造であるMOS(Metal O xide Semiconductor)型電界効果トランジスタ(MOSFET)において、コンタクト

過大入力に対する歪みレベルを低減することができることが記載されている。

[0004]

層およびリサーフ(電界緩和)層を選択再成長によって形成するものが記載されている。 【先行技術文献】 【特許文献】 [0005]【特許文献1】特開2000-118122号公報 【特許文献2】特開2008-159631号公報 【発明の概要】 【発明が解決しようとする課題】 [0006]しかしながら、特許文献2に記載された電界効果トランジスタでは、素子のオン抵抗を 低減するために、リサーフ層のキャリア濃度を高くすると、耐圧が急激に低下するという 問題があった。これは、リサーフ層のキャリア濃度が高い場合、ゲート電極のドレイン側 端部とリサーフ層との間で電界集中が発生し、絶縁破壊を起こしてしまうためと考えられ る。 本発明は、上記に鑑みてなされたものであって、低オン抵抗・高耐圧で動作可能なGa N系化合物半導体デバイスを提供することを目的とする。 【課題を解決するための手段】 $\begin{bmatrix} 0 & 0 & 0 & 8 \end{bmatrix}$ 上記課題を解決するために、本発明の一実施形態に係るGaN系電界効果トランジスタ は、基板と、前記基板上に形成されたバッファ層と、前記バッファ層上に形成されたp型 のGaN系化合物半導体からなるチャネル層と、前記チャネル層上に形成され、その一部 に前記チャネル層に達する凹状のリセス部を有するn型GaN系化合物半導体からなるド リフト層と、前記ドリフト層上に、前記ドリフト層に電気的に接続され、前記リセス部を 挟むように配置されたソース電極およびドレイン電極と、前記リセス部の内表面および前 記ドリフト層の表面に形成された絶縁膜と、前記絶縁膜上に形成されたフィールドプレー ト部を有するゲート電極とを備え、前記ドリフト層は、前記リセス部と前記ドレイン電極 との間に、シートキャリア密度が5×10¹³ cm⁻²以上、1×10¹⁴ cm⁻²以下 のn型GaN系化合物半導体からなる電界緩和領域を有し、前記ドリフト層の前記電界緩 和領域上に形成された前記絶縁膜の厚さが300nm以上であることを特徴とする。 [0009]また、本発明の別の実施形態に係るGaN系電界効果トランジスタは、前記絶縁膜が、 リセス部の内表面に形成された第1の絶縁膜と、前記ドリフト層の表面に形成された第2 の絶縁膜とからなることを特徴とする。 [0010]また、本発明の別の実施形態に係るGaN系電界効果トランジスタは、前記第1の絶縁 膜が、 SiO₂、 SiN、Al₂О₃、 Ga₂О₃、 TaO_×、またはSiONからなること を特徴とする。 [0011]また、本発明の別の実施形態に係るGaN系電界効果トランジスタは、前記第2の絶縁

膜が、 S i N 、 A l ₂ O ₃ 、 S c ₂ O ₃ 、または M g O からなることを特徴とする。 【 0 0 1 2 】

また、本発明の別の実施形態に係るGaN系電界効果トランジスタは、前記電界緩和層 上に形成された前記絶縁膜が、前記リセス部のドレイン電極側端部から前記ドレイン電極

20

10

30

40

へ向って厚さが連続、または不連続に増加し、最も厚い部分の厚さが300nm以上であ ることを特徴とする。 [0013]また、本発明の別の実施形態に係るGaN系電界効果トランジスタは、前記ゲート電極 の前記電界緩和層上に形成された部分の長さが、 0.5 μ m 以上、 1 0 μ m 以下であるこ とを特徴とする。 【発明の効果】 [0014]本発明によれば、ゲートフィールドプレート構造の電界効果トランジスタにおいて、フ 10 ィールドプレート部の絶縁膜を厚くすることで、オン抵抗を低くするためにリサーフ領域 のキャリア密度を高くしても、高い絶縁破壊電圧を得ることができるという顕著な効果を 奏する。 【図面の簡単な説明】 [0015]【図1】本発明の第一の実施形態に係るGaN系電界効果トランジスタの断面模式図であ ລຸ 【図2】本発明の第一の実施形態に係るGaN系電界効果トランジスタの、リサーフ領域 のシートキャリア濃度と、絶縁破壊電圧の関係を示すグラフである。 【図3】本発明の第一の実施形態に係るGaN系電界効果トランジスタの製造方法の一例 20 を示す断面模式図である。 【 図 4 】 本 発 明 の 第 一 の 実 施 形 態 に 係 る G a N 系 電 界 効 果 ト ラ ン ジ ス タ の 製 造 方 法 の 一 例 を示す断面模式図である。 【図5】本発明の第一の実施形態に係るGaN系電界効果トランジスタの製造方法の一例 を示す断面模式図である。 【図6】本発明の第一の実施形態に係るGaN系電界効果トランジスタの製造方法の一例 を示す断面模式図である。 【図7】本発明の第一の実施形態に係るGaN系電界効果トランジスタの製造方法の一例 を示す断面模式図である。 【図8】本発明の第一の実施形態に係るGaN系電界効果トランジスタの製造方法の一例 30 を示す断面模式図である。 【 図 9 】本 発 明 の 第 二 の 実 施 形 態 に 係 る G a N 系 電 界 効 果 ト ラ ン ジ ス 夕 の 断 面 模 式 図 で あ ລຸ 【図10】本発明の第三の実施形態に係るGaN系電界効果トランジスタの断面模式図で ある。 【発明を実施するための形態】 [0016]以下に、図面を参照して本発明に係るGaN系化合物半導体デバイスの実施の形態を詳 細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 40 (第一の実施形態) 図1は、本発明の第一の実施形態に係るGaN系電界効果トランジスタ(以下「MOS FET」という)の断面模式図である。図1に示すように、MOSFET100は、シリ コン(Si)、炭化シリコン(SiC)、サファイア等からなる基板10上に、GaN層 とA1N層とを交互に積層して形成したバッファ層12と、p型GaNからなるチャネル 層14と、n型GaNからなるドリフト層16が順次積層されている。 [0018] ドリフト層16の一部には、底部18 a がチャネル層14に達する、断面が略逆台形状 のリセス部18が設けられている。リセス部の内側面18bは、底部18aに対して傾斜 して立ち上がっている。

【0019】

ドリフト層16の表面、リセス部18の底部18a、および内側面18bには、SiO 。等の絶縁膜21が形成され、リセス部18における絶縁膜21上には、ゲート電極31 が形成されている。また、リセス部18を挟んだドリフト層16上には、ソース電極33 、ドレイン電極35が、それぞれドリフト層16とオーミック接触するように形成されて いる。

[0020]

ドリフト層16内には、ドリフト層16の他の部分よりもシートキャリア密度が低いリ サーフ領域16aが設けられている。リサーフ領域(電界緩和領域)16aは、ゲート電 極31とドレイン電極35の間に発生する電界集中を緩和する機能を備えている。

10 また、ゲート電極31は、リサーフ領域16a上に絶縁膜21を介してフィールドプレ ート(FP)部31aを備えている。FP部31aは、ゲート電極31のドレイン側端部 での電界集中を緩和する機能を備えている。

 $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$

良好な絶縁破壊電圧を得るために、リサーフ領域16aのシートキャリア濃度は、5× 10¹³ cm⁻²以上、1×10¹⁴ cm⁻²以下であることが必要である。シートキャ リア密度が 5 × 1 0¹³ cm⁻²よりも低いと、 F E T のオン抵抗が高くなってしまうた め、好ましくない。また、シートキャリア密度が、1×10¹⁴cm^{・2}よりも高いと、 後述するように絶縁破壊電圧が低下してしまうため、好ましくない。

20 更に、リサーフ領域16 a 上に形成された絶縁膜21の厚さは、300 n m 以上である ことが好ましく、この場合、FETの絶縁破壊電圧として1500V以上の値を得ること ができる。リサーフ領域16a上に形成された絶縁膜21の厚さの上限については、特に 限定されないが、製造時間等を考慮すると、1500nm程度であることが好ましい。

図 2 は、本発明の第一の実施形態に係る G a N 系電界効果トランジスタにおいて、リサ ーフ領域16aのシートキャリア濃度と、MOSFETの絶縁破壊電圧の関係を示すグラ フである。図中のtは、リサーフ領域16a上の絶縁膜21の厚さを示している。図2に 示すように、素子の絶縁破壊電圧は、リサーフ領域16aのシートキャリア濃度に対して 極大値(以下、最大絶縁破壊電圧という)を有しており、tの値が増えるにつれ、最大絶 縁破壊電圧も増加する。

しかし、リサーフ領域16a上の絶縁膜21の厚さが60nmの場合、素子の絶縁破壊 電圧(耐圧)はリサーフ領域16aのシートキャリア濃度が4.0×10^{1 3}cm⁻²程 度で極大となり、それ以上のシートキャリア濃度では、急激に耐圧が低下してしまう。こ れは、ゲート電極 3 1 のドレイン電極 3 5 側端部とリサーフ領域 1 6 a との間で電界集中 が発生し、絶縁破壊を起こしてしまうためと考えられる。

ドリフト層16のシートキャリア密度が5.0×10¹³ cm⁻²よりも低い場合、オ ン抵抗を十分に低減することができず、また、リサーフ領域16a上の絶縁膜21を厚く しても、素子の絶縁破壊電圧(耐圧)は1000V以下となってしまう。また、ドリフト 層16のキャリア密度が1.0×10¹⁴cm⁻²よりも高い場合、オン抵抗は低くなる が、耐圧が低下してしまう。

[0026]

以上から、ドリフト層16のシートキャリア密度は、5.0×10¹³ cm⁻²以上、 1.0×10¹⁴ cm⁻²以下、かつリサーフ領域16a上の絶縁膜21の厚さは300 nm以上が好ましい。この様な構成とすることで、低オン抵抗、かつ高耐圧の電界効果ト ランジスタを得ることができる。

次に、本発明の第一の実施形態に係るGaN系電界効果トランジスタの製造方法につい て説明する。図3ないし8は、図1に示すMOSFET100の製造方法を説明する説明

図である。なお、以下では、有機金属気相成長(MOCVD)法等を用いて製造した場合 について説明するが、製法は特に限定されるものではない。 【0028】

はじめに、(111)面を主表面とするSiからなる基板10をMOCVD装置にセットし、水素ガスをキャリアガスとして用い、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMA1)およびNH₃を原料ガスとし、成長温度1050 で、基板10上に、バッファ層12、p-GaNからなるチャネル層14を順次エピタキシャル成長させる。なお、チャネル層14に対するp型のドーピング源としてビスシクロペンタジエニルマグネシウム(CP2Mg)を用い、Mgの濃度が1×10^{1 6} cm⁻³程度になるようにCP2Mgの流量を調整する。

つぎに、TMGaとNH₃とをMOCVD装置に導入し、成長温度1050 で、チャネル層14上にn⁻型GaN層16をエピタキシャル成長させる。n⁻型GaNからなるド リフト層16のシートキャリア密度は、1.0×10^{1 4}cm⁻²程度である。 【0029】

なお、上記において、バッファ層12は、厚さ200nm/20nmのGaN/A1N 複合層を8層積層したものとする。また、バッファ層12、チャネル層14、ドリフト層 16の厚さは、それぞれ1800nm、600nm、100nmとする。 【0030】

さらに、プラズマ化学気相成長(PCVD)法を用いて、ドリフト層16上に、厚さ5 00nmのアモルファスシリコン(a - Si)からなる第1のマスク層23を形成し、フ ォトリソグラフィとCF₄ガスを用いてパターニングを行い、開口部23aを形成する。 (図3)さらに、第1のマスク層23をマスクとして、C1₂ガスを用いてドリフト層1 6をエッチングし、底面がチャネル層14に達するリセス部18を形成する(図4)。リ セス部18の断面は、少なくともドレイン電極が形成される側の側面が底面に対して傾斜 して立ち上がっている略逆台形状であることが好ましい。このような構成とすることで、 リセス部の底面のドレイン電極側端部に電界が集中することを抑制することができ、さら に高い絶縁破壊電圧を得ることができる。

[0031]

なお、第1のマスク層23は、上面からエッチングされるため、第1のマスク層23の 厚さは、チャネル層14が表出するまでドリフト層16のエッチングを行なった場合に、 開口部23a以外の位置のドリフト層16が露出してしまわないように、十分に厚くする

[0032]

次に、第1のマスク層23を除去した後、リセス部18およびドリフト層16の一部を 覆う第2のマスク層24を形成し、ドリフト層16のソース電極およびドレイン電極を形 成する部分にn型の不純物をイオン注入することによってn⁺型のGaNからなるコンタ クト領域16bを形成する。このとき、イオン注入されないドリフト層16の残りの部分 は、リサーフ領域16aとなる(図5)。ここで、コンタクト層16bのシートキャリア 密度は、オーミック電極(ソース電極33、ドレイン電極35)とのコンタクト抵抗を低 減するため、1×10¹⁸ cm⁻³以上であることが望ましい。

【0033】

次に、第2のマスク層24を除去した後、リフトオフ法を用いてコンタクト層16b上 にソース電極33、ドレイン電極35を形成する(図6)。なお、ソース電極33、ドレ イン電極35は、いずれも厚さ25nm/300nmのTi/A1積層構造からなる。ま た、電極を構成する金属膜の成膜は、スパッタ法や真空蒸着法を用いて行うことができる

【0034】

次に、 S i H ₄ と N ₂ O を原料として、 P C V D 法を用いて、 S i O ₂ からなる厚さ6 0 n m の絶縁膜 2 6 ´を、リセス部 1 8 の内表面上、ドリフト層 1 6 上、ソース電極 3 3 およびドレイン電極 3 5 上に成膜する(図 7)。 10

さらに、リサーフ領域16a上のみにSiO₂を堆積し、絶縁膜26を形成する。この とき、リサーフ領域16a上の絶縁膜は、あわせて300nm以上となるように形成する 。

【 0 0 3 5 】

次に、リフトオフ法を用いて、リセス部18における絶縁膜26上にTi/Al積層構 造からなるゲート電極31を形成し、ソース電極33およびドレイン電極35上の絶縁膜 26を除去することによって、図1に示すMOSFET100が完成する。 【0036】

ここで、ゲート電極31のドレイン電極35側端部は、リサーフ領域16a上に絶縁膜 を介した状態でフィールドプレート部31aを備えており、さらに耐圧を向上することが できる。フィールドプレート部31aの長さWは、ゲート電極31とドレイン電極35と の間隔によって適宜定めることができるが、ゲート電極31とドレイン電極35との間隔 をLとした場合、L/3程度が望ましい。例えば、Lが12µmの場合、Wは4µm程度 が望ましい(図1参照)。

また、フィールドプレート部31aの長さWは、0.5µm以上、10µm以下である ことが好ましい。Wが0.5µmよりも短いと、フィールドプレート効果を得ることが難 しくなり、10µmよりも長いと、ゲート - ドレイン間の距離が長くなって、結果的に素 子の大型化につながってしまう。

【0038】

なお、MOSFET100の製造方法として図2~8に示したプロセスを例にとって説 明したが、製造方法としてはこれに限定されるものではない。例えば、絶縁膜26は、2 層の膜によって形成したが、単一の絶縁膜で形成してもよい。この場合、全体に、300 nm以上の絶縁膜を形成した後、ゲート電極を形成する部分をエッチングによって60n mの厚さまで除去してもよい。

[0039]

また、上述した製造方法では、絶縁膜26として、PCVD法によって成膜したSiO 2を例にとって説明したが、成膜方法としては、PCVD以外にもAPCVD法、ECR スパッタ法などの成膜方法を利用することができる。また、絶縁膜26の材料として、S iO2以外にも、チャネル層14と間の界面準位密度を低く保つことができ、かつ絶縁破 壊耐圧の高い絶縁材料、例えばA1N、A12O3、Ga2O3、TaOx、またはSiON を用いることができる。

[0040]

また、上述した製造方法では、コンタクト領域16bの形成方法として、イオン注入法を例にとって説明したが、この方法に限らず、コンタクト領域を形成する部分をエッチン グにより除去した後、n⁺型GaNを選択再成長することによって形成してもよい。 【0041】

(第二の実施形態)

図 9 は、本発明の第二の実施形態に係る G a N 系電界効果トランジスタの断面模式図で ある。図 9 に示すように、 M O S F E T 2 0 0 は、 M O S F E T 1 0 0 と同様の構成であ るが、絶縁膜が第一の実施形態における 2 6 に代わり、第 1 の絶縁膜 4 6 と、第 2 の絶縁 膜 4 7 で形成されている点で異なる。

【0042】

すなわち、MOSFET200における絶縁膜は、リセス部18の内側面に形成された 第1の絶縁膜46と、ドリフト層16上に形成された第2の絶縁膜47からなる。第1の 絶縁膜46と、第2の絶縁膜47の厚さはそれぞれ、60nm、300nmである。 【0043】

第1の絶縁膜46に使用される材料としては、絶縁破壊電圧の高い絶縁膜であればよく、SiO₂、AlN、Al₂O₃、Ga₂O₃、TaO_x、またはSiONを用いることができる。また、第2の絶縁膜47に使用される材料としては、絶縁破壊電圧が高く、かつ、

10

30

ドリフト層16との間の界面準位密度を低減できる絶縁膜であればよく、SiN、Al₂ О₃、Sc₂О₃、MgOを用いることができる。

第1の絶縁膜46、および第2の絶縁膜47の成膜方法としては、PCVD法、Cat-CVD法、ECRスパッタ法等、様々な方法を利用することができる。 【0044】

このように、絶縁膜を第1の絶縁膜46、第2の絶縁膜47という2種類の絶縁膜で構成することで、リサーフ領域16a上のみを厚膜化する工程を単純化することができる。 また、例えば、第1の絶縁膜46は絶縁破壊電圧が高い材料で形成し、第2の絶縁膜47 は絶縁破壊電圧が高く、かつドリフト層16(リサーフ領域16a)との間の界面準位密 度を低減できる材料・条件で形成することができる。

【0045】

(第三の実施形態)

図10は、本発明の第三の実施形態に係るGaN系電界効果トランジスタの断面模式図 である。図10に示すように、MOSFET300は、MOSFET100と同様の構成 であるが、リサーフ領域16a上の絶縁膜56の厚さがゲート電極31側から段階的に増 加している点で異なる。

[0046]

すなわち、MOSFET300における絶縁膜56は、リサーフ領域16a上で厚さが 比較的薄い第1の部分56aと、比較的厚い第2の部分56bを備えており、更にその上 にはゲート電極31の第1のFP部31b、および第2のFP部31cが形成されている 。ここで、絶縁層56の厚さは、最も厚い第2の部分56bの厚さt₂が300nm以上 であればよく、その他の部分の厚さは特に限定されないが、製造プロセスを考慮すると、 薄い第1の部分56aの厚さt₁は、リセス部18に形成される部分の厚さと同じことが 望ましく、例えば50~100nm程度が望ましい。

【0047】

本実施形態によれば、ゲート電極31とドレイン電極35の間で電界が集中する部分を 、第1のFP部31b、および第2のFP部31cによって分散させることができるため 、MOSFETの耐圧を更に向上させることができる。

【0048】

リサーフ領域16a上の絶縁膜56の厚さは、上記説明のように段階的に増加させても 30 よく、連続的に増加させてもよい。また、段階的に増加させる場合、段数は問わないが、 製造時間やコストを考慮すると、2段、または3段であることが好ましい。

【符号の説明】 【0049】

0	0	ч J							
1	0	0、	2	0	0、	3	0	0	MOSFET
1	0								基板
1	2								バッファ層
1	4								チャネル層
1	6								ドリフト層
1	6	а							リ サ ー フ 領 域 (電 界 緩 和 領 域)
1	6	b							コンタクト領域
1	8								リセス部
1	8	а							底部
1	8	b							内側面
2	1								絶 縁 膜
2	3								第1のマスク層
2	3	а							開口部
2	4								第2のマスク層
2	6	、 2	6	,					絶 縁 膜
3	1								ゲート 電 極

3	1	а	フ	1	_	ル	ド	プ	u	_	۲	(F	Ρ)	部
3	1	b	第	1	Ø	F	Ρ	部								
3	1	С	第	2	Ø	F	Ρ	部								
3	3		У	_	ス	電	極									
3	5		ド	レ	1	ン	電	極								
4	6		第	1	Ø	絶	縁	膜								
4	7		第	2	Ø	絶	縁	膜								
5	6		絶	縁	膜											
5	6	a	第	1	Ø	部	分									
5	6	b	第	2	Ø	部	分									

【図1】



【図2】



【図5】

16b

16

• 14

12

10

16b









【図6】



16a 24

【図7】







【図9】







フロントページの続き

(51)Int.CI.					FΙ							テーマコード (参考)
HO1L 2	H01L 29/41 (2006.01)						_ 29/	78	Т			
HO1L 2	21/28	(2006.01)			ŀ	H 0 1 I	_ 29/	78	617	U		
		-			ŀ	H 0 1 I	_ 29/	58		G		
					ŀ	H 0 1 I	_ 29/	44		Y		
					ŀ	H 0 1 I	_ 21/	28	301	В		
F ターム(参考)) 5F110	AA07	AA11	BB12	CC02	DD01	DD04	DD05	DD12	DD17	EE03	
		EE04	EE14	EE22	FF01	FF02	FF03	FF04	FF09	FF12	FF28	
		FF29	FF30	GG04	GG34	GG44	HJ04	HJ13	HK03	HK04	HK11	
		HK22	HK25	HK27	HK32	HK33	HK34	HM12	QQ14			
	5F140	AA25	AA30	AC36	BA01	BA02	BA06	BA17	BA20	BB03	BB06	
		BB15	BB18	BD01	BD04	BD06	BD07	BD09	BD11	BD12	BD18	
		BE09	BE10	BF07	BF11	BF15	BF43	BH07	BH14	BH30	BJ07	
		BJ11	BJ15	BK13	BK18	BK29	CD09	CE02				