(19) 日本国特許庁 (J I	》 (12) 特 [許公報	F (B2)	(11)特許番号 特許第	i3744381号
(45) 発行日 平成184	库2月8日 (2006.2.8)		(24) 登録日	平成17年12月2日	(P3744381) (2005.12.2)
(51) Int.Cl. HO1L 29/812 HO1L 21/338 HO1L 29/43 HO1L 29/47 HO1L 29/872	FI (2006.01) HO (2006.01) HO (2006.01) HO (2006.01) (2006.01)	1 L 29/80 1 L 29/46 1 L 29/48	F E	請求項の数 9	(全 19 頁)
 (21)出願番号 (22)出願日 (65)公開番号 (43)公開日 審査請求日 	特願2001-147526 (P2001-1475 平成13年5月17日 (2001.5.17) 特開2002-343814 (P2002-3438 平成14年11月29日 (2002.11.2 平成16年4月19日 (2004.4.19)	26) (73) 特許 14A) 9) (74) 代理 (74) 代理 (74) 代理 (72) 発明 (72) 発明	 権者 000004237 日本電気株式 東京部港区 大100109313 弁理士 机 人 100136814 弁理士 工 介理士 工 村の111637 弁馬、部港内 者 大田 一港 東京社内 素式会社内 	会社 五丁目7番1号 昌彦 雅司 靖久 五丁目7番1号 五丁目7番1号	日本電気株 日本電気株 (百に続く)

(54) 【発明の名称】電界効果型トランジスタ

(57)【特許請求の範囲】

【請求項1】

半導体基板上に、少なくともInGaP層と、互いに離間して設けられたソース電極及び ドレイン電極と、該ソース電極とドレイン電極との間にゲート電極とが配置された電界効 果型トランジスタにおいて、前記InGaP層の一部または全部がチャネル層として機能 し、前記ゲート電極とドレイン電極との間に、絶縁膜を介して電界制御電極が配置され、 該電界制御電極と前記ゲート電極とが電気的に接続されていることを特徴とする電界効果 型トランジスタ。

【請求項2】

GaAs基板上に、少なくともInGaP層と、互いに離間して設けられたソース電極及 10 びドレイン電極と、該ソース電極とドレイン電極との間にゲート電極とが配置された電界 効果型トランジスタにおいて、前記InGaP層の一部または全部がチャネル層として機 能し、該InGaP層と前記ゲート電極とがショットキ接合し、該InGaP層上に絶縁 膜を介して電界制御電極が前記ゲート電極とドレイン電極との間に配置され、該電界制御 電極と前記ゲート電極とが電気的に接続されていることを特徴とする電界効果型トランジ スタ。

【請求項3】

GaAs基板上に、少なくともInGaP層と、InAlGaP層と、互いに離間して設 けられたソース電極及びドレイン電極と、該ソース電極とドレイン電極との間にゲート電 極とが配置された電界効果型トランジスタにおいて、前記InGaP層の一部または全部

がチャネル層として機能し、前記InA1GaP層が前記ゲート電極とショットキ接合し、該InA1GaP層上に絶縁膜を介して電界制御電極が前記ゲート電極とドレイン電極 との間に配置され、該電界制御電極と前記ゲート電極とが電気的に接続されていることを 特徴とする電界効果型トランジスタ。

【請求項4】

半導体基板上に、少なくともInGaP層と、互いに離間して設けられたソース電極及び ドレイン電極と、該ソース電極とドレイン電極との間にゲート電極とが配置された電界効 果型トランジスタにおいて、前記InGaP層の一部または全部がチャネル層として機能 し、前記ゲート電極とドレイン電極との間に、絶縁膜を介して電界制御電極が配置され、 該電界制御電極に印加するDC電圧VcをVc>0とすることを特徴とする電界効果型ト ランジスタ。

【請求項5】

G a A s 基板上に、少なくともInG a P 層と、互いに離間して設けられたソース電極及 びドレイン電極と、該ソース電極とドレイン電極との間にゲート電極とが配置された電界 効果型トランジスタにおいて、前記InG a P 層の一部または全部がチャネル層として機 能し、該InG a P 層と前記ゲート電極とがショットキ接合し、該InG a P 層上に絶縁 膜を介して電界制御電極が前記ゲート電極とドレイン電極との間に配置され、該電界制御 電極に印加するDC電圧VcをVc>0とすることを特徴とする電界効果型トランジスタ

【請求項6】

G a A s 基板上に、少なくともInG a P層と、InAlG a P層と、互いに離間して設 けられたソース電極及びドレイン電極と、該ソース電極とドレイン電極との間にゲート電 極とが配置された電界効果型トランジスタにおいて、前記InG a P層の一部または全部 がチャネル層として機能し、前記InAlG a P層が前記ゲート電極とショットキ接合し 、該InAlG a P層上に絶縁膜を介して電界制御電極が前記ゲート電極とドレイン電極 との間に配置され、該電界制御電極に印加するDC電圧VcをVc>0とすることを特徴 とする電界効果型トランジスタ。

【請求項7】

半導体基板上に、少なくともInGaP層と、互いに離間して設けられたソース電極及び ドレイン電極と、該ソース電極とドレイン電極との間にゲート電極とが配置された電界効 30 果型トランジスタにおいて、前記InGaP層の一部または全部がチャネル層として機能 し、前記ゲート電極がドレイン側に庇状の庇部を有し、該庇部と、前記ゲート電極とショ ットキ接合する層との間に絶縁膜が配置されていることを特徴とする電界効果型トランジ スタ。

【請求項8】

G a A s 基板上に、少なくとも I n G a P 層と、互いに離間して設けられたソース電極及 びドレイン電極と、該ソース電極とドレイン電極との間にゲート電極とが配置された電界 効果型トランジスタにおいて、前記 I n G a P 層の一部または全部がチャネル層として機 能し、該 I n G a P 層と前記ゲート電極とがショットキ接合し、前記ゲート電極がドレイ ン側に庇状の庇部を有し、該庇部が前記 I n G a P 層上に配置された絶縁膜上にせり出さ れた構造となっていることを特徴とする電界効果型トランジスタ。

【請求項9】

G a A s 基板上に、少なくともInGaP層と、InA1GaP層と、互いに離間して設 けられたソース電極及びドレイン電極と、該ソース電極とドレイン電極との間にゲート電 極とが配置された電界効果型トランジスタにおいて、前記InGaP層の一部または全部 がチャネル層として機能し、前記InA1GaP層が前記ゲート電極とショットキ接合し 、前記ゲート電極がドレイン側に庇状の庇部を有し、該庇部が前記InA1GaP層上に 配置された絶縁膜上にせり出された構造となっていることを特徴とする電界効果型トラン ジスタ。

【発明の詳細な説明】

40

20

[0001]

【発明の属する技術分野】

本発明は、移動体通信、衛星通信、及び衛星放送等のマイクロ波領域で動作する高出力の ショットキゲート電界効果型トランジスタに関する。

(3)

[0002]

【従来の技術】

化合物半導体は電子の高速性を利用して、高周波素子としての応用が進んでいる。しかし ながら、化合物半導体を用いた電界効果型トランジスタ(以下、FETと称す)では、Si - MOSFETとは異なり、ゲート電極が基板のチャネル層またはショットキ層と接触している ために、ゲート電極のドレイン側の端に電界が集中し、破壊が生じたり、ゲートに電流が 流れ込むことによる高周波特性の劣化が生じることがあった。このことは特に大信号動作 を必要とする高出力増幅器用途のFETにおいては大きな問題である。これまで、ゲート 電極のドレイン側の端に生じる高電界を緩和させる様々な試みが行われている。その一例 としては特開2000-3919号公報にはゲート・ドレイン間の絶縁膜上に電界制御電 極を設ける技術が記載されている(従来例1)。また、特開平10-261653号公報 には、チャネル層にGaAsやInGaAsではなく、バンドギャップが大きいInGaPをチャネル層 に用いることにより高電界耐性を高める方法も報告されている(従来例2)。 [0003]

【発明が解決しようとする課題】

しかしながら、InGaPをチャネルに有する電界効果型トランジスタにおいては、バンドギ 20 ャップが従来用いられているGaAs系に比べ大きく、ゲートのドレイン側の端に生じる電界 集中による破壊やゲートリークによる高周波特性の劣化は十分に解決されるが、従来、チ ャネル層に用いられるGaAsやInGaAsに比べ、電子速度が遅いためにドレイン電流が大きく とれず、高出力動作時の電流振幅が小さく高出力が得られにくいという問題が生じていた 。本発明の目的は、このような問題を解決し、従来実現し得なかった高耐圧性と高電流性 の両方を満足させ、高出力化可能な電界効果型トランジスタを提供することにある。

[0004]

【課題を解決するための手段】

本発明の一手段は、InGaPをチャネル層またはリセス表面に有する電界効果型トラン ジスタにおいて、ゲート・ドレイン間の絶縁膜上に電界制御電極を設ける。ここで、電界 30 制御電極は、ゲート電極と接続されDC上は同電位に、また、RF上は同電位同位相に保 つ。これにより、ゲートに入力されたRF電力が正に振幅した場合に電界制御電極下の空 乏層の延びが小さくなり、大きな電流振幅を得ることができ、高出力化が可能である。ま た、別の方法としては、上記電界制御電圧をゲート電極とは独立させて、電界制御電極電 圧VcをVc>0の電圧をかける。これにより、ドレイン電流が増加し、前記と同様の効 果が得られる。この場合、ゲートのドレイン側端の電界集中が電界制御電極を付加しなか った場合に比べ大きくなるが、バンドギャップの大きいInGaP層をチャネル層に用い ており、顕著な耐圧劣化は無い。また、別の手段として、ゲート電極のドレイン側を庇状 にして、絶縁膜上にせり出させることもできる。この場合、前記のゲートと電界制御電極 とを接続した場合と同様の効果がある。この方法では、本来のゲートとして機能する部分 と電界制御部分とが接続されている為、ゲート容量の増加があり高周波動作には多少の影 響を生じるが、ゲート電極と電界制御部分を同時に作製できるので、プロセスが簡単にな るという利点がある。

[0005]

【発明の実施の形態】

以下、図面を参照して本発明の好ましい実施の形態について説明する。

(第1の実施の形態)

本発明の第1の実施の形態を示す断面構成図を図1に示す。この実施の形態は、GaAs基板 1上に、バッファ層2、n-型InGaP3をチャネル層に有し、ゲート電極8とドレイン電極 7との間に、ショットキ層4の上部に絶縁膜9を介して、電界制御電極10が形成された 10

構成である。電界制御電極10は、ゲート電極8とドレイン電極7との間に、これらの電 極と接触しないように形成される。この電界制御電極10をゲート電極と電気的に接続す る。これにより、電界制御電極10はゲート電極8とDC上は同電位となり、RF上は同 電位同位相となる。ゲートにRF信号を入力した場合、ゲート電位が正方向に振幅すると 、電界制御電極下の空乏層の延びが小さくなる。すなわち、この時にドレイン電流が増加 し、高出力動作時の電流振幅が大きくなることにより、RF出力が向上する。また、ドレ イン側の抵抗成分によるRF損失を小さくすることでもRF出力向上が図れる。また、In GaP層はバンドギャップが約1.9eVとGaAs層の約1.4eVに比べ大きく、高電圧動作が可能で ある。InGaP層の高耐圧性と本発明の上記構成による高電流性とにより、従来よりも高出 力化が可能となる。

(4)

[0006]

(第2の実施の形態)

本発明の第2の実施の形態を示す断面構成図を図2に示す。この実施の形態では、GaAs基板1上に、バッファ層2、n-型InGaP3をチャネル層に有し、ゲート電極8とドレイン電 極7との間に、InGaPショットキ層11の上部に絶縁膜9を介して、電界制御電極10が 形成された構成である。電界制御電極10は、ゲート電極8とドレイン電極7との間の、 これらの電極の存在しない領域に形成される。この電界制御電極10をゲート電極と電気 的に接続する。これにより、電界制御電極10はゲート電極8とDC上は同電位となり、 RF上は同電位同位相となる。ゲートにRF信号を入力した場合、ゲート電位が正方向に 振幅すると、電界制御電極下の空乏層の延びが小さくなる。すなわち、この瞬間にドレイ ン電流が増加し、高出力動作時の電流振幅が大きくなることにより、RF出力が向上する 。また、ドレイン側の抵抗成分によるRF損失を小さくすることでもRF出力向上が図れ る。また、本実施形態のようにInGaP層をショットキ層に用いた場合、InGaP表面が安定で ありショットキ層と絶縁膜9との間の界面準位密度が極めて小さい。したがって、電界制 御電極10下の空乏層変調の入力RFに対する遅延が少なく、第1の実施の形態に記載の チャネル層のみをInGaP層にした場合と比べて出力向上に効果的である。

(第3の実施の形態)本発明の第3の実施の形態を示す断面構成図を図3に示す。この実 施の形態では、GaAs基板1上に、バッファ層2、n-型InGaP3をチャネル層に有し、ゲー ト電極8とドレイン電極7との間に、InGaP3をチャネル層よりも格子定数が小さいInGaP 30 ショットキ層12(以下、歪みInGaPショットキ層と記す)の上部に絶縁膜9を介して、 電界制御電極10が形成された構成である。電界制御電極10は、ゲート電極8とドレイ ン電極7との間の、これらの電極の存在しない領域に形成される。この電界制御電極10 をゲート電極と電気的に接続する。これにより、電界制御電極10はゲート電極8とDC 上は同電位となり、RF上は同電位同位相となる。ゲートにRF信号を入力した場合、ゲ ート電位が正方向に振幅すると、電界制御電極下の空乏層の延びが小さくなる。すなわち 、この瞬間にドレイン電流が増加し、高出力動作時の電流振幅が大きくなることにより、 RF出力が向上する。また、ドレイン側の抵抗成分によるRF損失を小さくすることでも RF出力向上が図れる。また、この第3の実施形態のように歪みInGaP層をショットキ層 に用いた場合、GaAsに格子整合するInGaPをショットキに用いた場合よりも、耐圧が高く 40 なり、ゲート電極のドレイン側の端での電界集中に対する破壊耐性も大きく、より高い電 圧での動作が可能である。

[0008]

(第4の実施の形態)

本発明の第4の実施の形態を示す断面構成図を図4に示す。この実施の形態は、GaAs基板 1上に、バッファ層2、n-型InGaP3をチャネル層に有し、ゲート電極8とドレイン電極 7との間に、InAIGaPショットキ層13の上部に絶縁膜9を介して、電界制御電極10が 形成された構成である。電界制御電極10は、ゲート電極8とドレイン電極7との間の、 これらの電極の存在しない領域に形成される。この電界制御電極10をゲート電極と電気 的に接続する。これにより、電界制御電極10はゲート電極8とDC上は同電位となり、 10

20

RF上は同電位同位相となる。ゲートにRF信号を入力した場合、ゲート電位が正方向に 振幅すると、電界制御電極下の空乏層の延びが小さくなる。すなわち、この瞬間にドレイ ン電流が増加し、高出力動作時の電流振幅が大きくなることにより、RF出力が向上する 。また、ドレイン側の抵抗成分によるRF損失を小さくすることでもRF出力向上が図れ る。また、本実施形態のようにInAIGaP層をショットキ層に用いた場合、第2の実施の形 態に示したInGaPをショットキに用いた場合よりも、耐圧が高くなり、ゲート電極のドレ イン側の端での電界集中に対する破壊耐性も大きく、より高い電圧での動作が可能である 。また、本構造では、InAIGaPショットキ層13はGaAsと格子整合を保ったままバンドギ ャップを大きくできるので、その膜厚に制限がなくより高耐圧をねらった場合に有効であ る。

【0009】

(第5の実施の形態)

本発明の第5の実施の形態を示す断面構成図を図5に示す。この実施の形態では、GaAs基 板1上に、バッファ層2、n-型InGaP3をチャネル層に有し、ゲート電極8とドレイン電 極7との間に、ショットキ層4の上部に絶縁膜9を介して、電界制御電極10が形成され た構成である。電界制御電極10は、他の電極とは接続せず、独自に制御可能とする。こ の電界制御電極10の電圧VcをVc>0にする。これにより、ゲート電極8のドレイン側端で 生じている電界集中はさらに大きくなるが、すでに記述したように、InGaP層はバンドギ ャップが約1.9eVとGaAsの約1.4eVに比べ大きく、耐圧性能には大きな影響を与えない。一 方、電界制御電極下の空乏層の延びが小さくなり、ドレイン電流が増加し、高出力動作時 の電流振幅が大きくとれ、RF出力が向上する。また、ドレイン側の抵抗成分によるRF 損失を小さくすることでもRF出力向上が図れる。

20

30

10

[0010]

(第6の実施の形態)

本発明の第6の実施の形態を示す断面構成図を図6に示す。この実施の形態は、GaAs基板 1上に、バッファ層2、n-型InGaP3をチャネル層に有し、ゲート電極8とドレイン電極 7 との間に、InGaPショットキ層11の上部に絶縁膜9を介して、電界制御電極10が形 成された構成である。電界制御電極10は、他の電極とは接続せず、独自に制御可能とす る。この電界制御電極10の電圧VcをVc>0にする。これにより、ゲート電極8のドレイン 側端で生じている電界集中はさらに大きくなるが、すでに記述したように、InGaP層はバ ンドギャップが約1.9eVとGaAsの約1.4eVに比べ大きく耐圧性能には大きな影響を与えない 。一方、電界制御電極下の空乏層の延びが小さくなり、ドレイン電流が増加し、高出力動 作時の電流振幅が大きくとれ、RF出力が向上する。また、ドレイン側の抵抗成分による R F 損失を小さくすることでも R F 出力向上が図れる。また、このように InGaP層をショ ットキ層に用いた場合、InGaP表面が安定でありショットキ層と絶縁膜9との間の界面準 位密度が極めて小さい。したがって、電界制御電極10がMISFETのゲート電極のよ うに働き、電界制御電極10に印加した電圧に対する、電界制御電極10下の空乏層の応 答性が良い。その結果、第5の実施の形態に記載のチャネル層のみをInGaP層にした場合 と比べてドレイン電流をさらに大きくすることができ、さらなる出力向上が得られる。 [0011]

(第7の実施の形態)本発明の第7の実施の形態を示す断面構成図を図7に示す。この実施の形態は、GaAs基板1上に、バッファ層2、n-型InGaP3をチャネル層に有し、ゲート 電極8とドレイン電極7との間に、<u>InGaP3をチャネル層</u>よりも格子定数が小さいInGaPシ ョットキ層12(以下、歪みInGaPショットキ層)の上部に絶縁膜9を介して、電界制御 電極10が形成された構成である。電界制御電極10は、他の電極とは接続せず、独自に 制御可能とする。この電界制御電極10の電圧VcをVc>0にする。これにより、ゲート電極 8のドレイン側端で生じている電界集中はさらに大きくなるが、すでに記述したように、 InGaP層はバンドギャップが約1.9eVとGaAsの約1.4eVに比べ大きく耐圧性能には大きな影 響を与えない。一方、電界制御電極下の空乏層の延びが小さくなり、ドレイン電流が増加 し、高出力動作時の電流振幅が大きくとれ、RF出力が向上する。また、ドレイン側の抵

50

抗成分によるRF損失を小さくすることでもRF出力向上が図れる。また、このように歪みInGaP層をショットキ層に用いた場合、GaAsに格子整合するInGaPをショットキに用いた 場合よりも、耐圧が高くなり、ゲート電極のドレイン側の端での電界集中に対する破壊耐 性も大きく、より高い電圧での動作が可能である。

【0012】

(第8の実施の形態)

本発明の第8の実施の形態を示す断面構成図を図8に示す。この実施の形態は、GaAs基板 1上に、バッファ層2、n-型InGaP3をチャネル層に有し、ゲート電極8とドレイン電極 7との間に、InAIGaPショットキ層13の上部に絶縁膜9を介して、電界制御電極10が 形成された構成である。電界制御電極10は、他の電極とは接続せず、独自に制御可能と 10 する。この電界制御電極10の電圧VcをVc>0にする。これにより、ゲート電極8のドレイ ン側端で生じている電界集中はさらに大きくなるが、すでに記述したように、InGaP層は バンドギャップが約1.9eVとGaAsの約1.4eVに比べ大きく耐圧性能には大きな影響を与えな い。一方、電界制御電極下の空乏層の延びが小さくなり、ドレイン電流が増加し、高出力 動作時の電流振幅が大きくとれ、RF出力が向上する。また、ドレイン側の抵抗成分によ るRF損失を小さくすることでもRF出力向上が図れる。また、この実施形態のようにIn AIGaP層をショットキ層に用いた場合、第2の実施の形態に示した InGaPをショットキに用 いた場合よりも、耐圧が高くなり、ゲート電極のドレイン側の端での電界集中に対する破 壊耐性も大きく、より高い電圧での動作が可能である。また、本構造では、InAIGaPショ ットキ層13はGaAsと格子整合を保ったままバンドギャップを大きくできるので、その膜 20 厚に制限がなくより高耐圧をねらった場合に有効である。

【0013】

(第9の実施の形態)

本発明の第9の実施の形態を示す断面構成図を図9に示す。この実施の形態では、GaAs基 板1上に、バッファ層2、n-型InGaP3をチャネル層に有し、ドレイン側に庇状の庇部を 有する庇型ゲート電極14とこの庇部の下に絶縁膜9を配置する。(以下、この庇部を電 界制御部と呼ぶ)。この電界制御部下のInGaPチャネル層中は、ゲートの変調と同調して 変化する。すなわち、ゲートにRF信号を入力した場合、ゲート電位が正方向に振幅する と、電界制御部下の空乏層が絶縁膜を介しての延びが小さくなる。この時にドレイン電流 が増加し、高出力動作時の電流振幅が大きくなることにより、RF出力が向上する。また 、ドレイン側の抵抗成分によるRF損失を小さくすることでもRF出力向上が図れる。ま た、すでに述べたように、InGaP層はバンドギャップが約1.9eVと従来例のGaAsの約1.4eV に比べ大きく、高電圧動作が可能である。InGaP高耐圧性と本発明により高電流性とによ り、従来技術よりも高出力化が可能である。

【0014】

(第10の実施の形態)

本発明の第10の実施の形態を示す断面構成図を図10に示す。この実施の形態は、GaAs 基板1上に、バッファ層2、n-型InGaP3をチャネル層に、InGaPショットキ層11を有し 、ドレイン側に庇形状(庇部)を有する庇型ゲート電極14とこの庇部下に絶縁膜9が配 置される。(以下、この庇部を電界制御部と呼ぶ)。この電界制御部下のInGaPチャネル 層中は、ゲートの変調と同調して変化する。すなわち、ゲートにRF信号を入力した場合 、ゲート電位が正方向に振幅すると、電界制御部下の空乏層が絶縁膜を介しての延びが小 さくなる。この時にドレイン電流が増加し、高出力動作時の電流振幅が大きくなることに より、RF出力が向上する。また、ドレイン側の抵抗成分によるRF損失を小さくするこ とでもRF出力向上が図れる。また、すでに述べたように、InGaP層はバンドギャップが 約1.9eVとGaAsの約1.4eVに比べ大きく、高電圧動作が可能である。InGaP高耐圧性と本発 明により高電流性とにより、従来技術よりも高出力化が可能である。また、このようにIn GaP層をショットキ層に用いた場合、InGaP表面が安定でありショットキ層と絶縁膜9との 間の界面準位密度が極めて小さい。したがって、電界制御電極10下の空乏層変調の入力 RFに対する遅延が少なく、第1の実施の形態に記載のチャネル層のみをInGaP層にした

場合と比べて出力向上に効果的である。

[0015]

(第11の実施の形態)本発明の第11の実施の形態を示す断面構成図を図11に示す。 この実施の形態では、GaAs基板1上に、バッファ層2、n-型InGaP3をチャネル層に、さ らに、InGaP3をチャネル層よりも格子定数が小さいInGaPをショットキ層12に有し(以 下、歪みInGaPショットキ層)、ドレイン側に庇形状(庇部)を有する庇型ゲート電極1 4とこの庇部下に絶縁膜9が配置される。(以下、この庇部を電界制御部と呼ぶ)。この 電界制御部下のInGaPチャネル層中は、ゲートの変調と同調して変化する。すなわち、ゲ ートにRF信号を入力した場合、ゲート電位が正方向に振幅すると、電界制御部下の空乏 層が絶縁膜を介しての延びが小さくなる。この時にドレイン電流が増加し、高出力動作時 の電流振幅が大きくなることにより、RF出力が向上する。また、ドレイン側の抵抗成分 によるRF損失を小さくすることでもRF出力向上が図れる。また、すでに述べたように 、InGaP層はバンドギャップが約1.9eVとGaAsの約1.4eVに比べ大きく、高電圧動作が可能 である。 InGaP高耐圧性と本発明により高電流性とにより、従来技術よりも高出力化が可 能である。また、このように歪み InGaP層をショットキ層に用いた場合、GaAsに格子整合 するInGaPをショットキに用いた場合よりも、耐圧が高くなり、ゲート電極のドレイン側 の端での電界集中に対する破壊耐性も大きく、より高い電圧での動作が可能である。 [0016]

(7)

(第12の実施の形態)

本発明の第12の実施の形態を示す断面構成図を図12に示す。この実施の形態では、Ga 20 As基板1上に、バッファ層2、n-型InGaP3をチャネル層に、さらに、InAIGaP層をショッ トキ層13に有し、ドレイン側に庇形状(庇部)を有する庇型ゲート電極14とこの庇部 下に絶縁膜9が配置される。(以下、この庇部を電界制御部と呼ぶ)。この電界制御部下 のInGaPチャネル層中は、ゲートの変調と同調して変化する。すなわち、ゲートにRF信 号を入力した場合、ゲート電位が正方向に振幅すると、電界制御部下の空乏層が絶縁膜を 介しての延びが小さくなる。この時にドレイン電流が増加し、高出力動作時の電流振幅が 大きくなることにより、RF出力が向上する。また、ドレイン側の抵抗成分によるRF損 失を小さくすることでも R F 出力向上が図れる。また、すでに述べたように、 InGaP層は バンドギャップが約1.9eVとGaAsの約1.4eVに比べ大きく、高電圧動作が可能である。InGa P高耐圧性と本発明により高電流性とにより、従来技術よりも高出力化が可能である。ま 30 た、本構造では、InAIGaPショットキ層13はGaAsと格子整合を保ったままバンドギャッ プを大きくできるので、その膜厚に制限がなくより高耐圧をねらった場合に有効である。 [0017]

【実施例】

次に本発明の実施例を示し、より詳細に説明する。

[0018]

(実施例1)本実施例のFETは図1に示すように、n型InGaP層3をチャネル層に有し、 ゲート電極8とドレイン電極7との間に、ゲート電極8と接続された電界制御電極10が 設けられている。以下、図13(a)~(h)を参照して本実施例のFETの作製方法について説 明する。

[0019]

まず、半絶縁性GaAs基板1にMOCVD法により、AIGaAsバッファ層2、Siを3×10¹⁷ cm⁻³ドー ピングしたn型InGaP層 3 (厚さ、150nm)、AIGaAsショットキ層 4 (厚さ、20nm)、Siを3 × 10¹⁷ cm⁻³ドーピングしたn型GaAsコンタクト層 5 (厚さ、150nm)を成長させる(図 1 3 (a))。次に、レジスト(図示せず)をマスクに、硫酸系水溶液によりGaAsコンタクト層 5 をウェットエッチングし、リセスを形成する(図13(b))。つづいてCVD法により、厚 さ300nmのSi02膜からなる絶縁膜14を堆積した後、ゲート電極形成箇所の絶縁膜14をS F。を用いてドライエッチングする(図13(c))。次いで絶縁膜14をマスクとして、ゲ ート電極箇所のAlGaAsショットキ層4を5nm程度エッチングした後。全面に100nmのWSi膜 及び400nmのAu膜をこの順にスパッタ蒸着する。その後、ゲート電極形成箇所にのみレジ

10

20

30

40

ストを設け、イオンミリングにより不要金属を除去して、ゲート電極を形成する。さらに 、残っている絶縁膜14を弗酸により除去した後、再度、CVD法により全面にSiO₂からな る絶縁膜9を100nm堆積する(図13(d))。次にドレイン電極形成箇所とゲート電極形成 箇所との間に電界制御電極10(Ti:100nm、Au:500nm)を形成する(図13(e))。つ づいて、絶縁膜9の所定箇所をエッチングしてコンタクト層5を露出させ、50nmのAuGe、 8nmのNi、250nmのAuをこの順に真空蒸着し、ソース電極6及びドレイン電極7を形成する (図13(f))。さらに、TiAu配線を用いて、ゲート電極8と電界制御電極10とを接続 し本発明のFETを完成する(図13(g))。

【 0 0 2 0 】

上記のようにして作製したFET(ゲート幅、1mm)の特性を評価するため、比較例と 10
 して、電界制御電極が無い従来型のGaAs-FET(断面構成図は図25)(以下、「
 従来GaAs-FET」と記す)と、特開2000-3919号公報に記載されている構成のFET(断面構成図は図26)(以下、従来例1と記す)と、特開平10-2616
 53号公報に記載されている構成のInGaP層をチャネル層に有するFET(断面構成
 図は図27)(以下、「InGaP-FETと記す」とを作製した。

[0021]

以下、各比較例の構成、素子作製工程について説明する。

[0022]

まず、従来GaAs-FETの構成は図25に示した通りである。この素子作製工程は、 GaAs基板上にAlGaAsバッファ層2、Siを2×10¹⁷ cm⁻³ドーピングしたn型GaAs層15(厚さ、150nm)、AlGaAsショットキ層16,Siを3×10¹⁷ cm⁻³ドーピングしたn型GaAsコンタク ト層5(厚さ、150nm)をMOCVD法により成長させた後、上記実施例1の素子作製工 程と同様にリセス形成、ゲート電極形成を行い、その後、電界制御電極工程を行わずに、 ソース及びドレイン電極工程を行うことにより作製した。ゲート幅や電極間隔等は実施例 1と同様とした(ゲート幅は1mm)。

[0023]

従来例1の構成は図26に示した通りである。この素子作製工程は、GaAs基板1上にAIGa Asバッファ層2、Siを2×10¹⁷ cm⁻³ドーピングしたn型GaAs層15(厚さ、150nm)、AIGaA sショットキ層16,Siを3×10¹⁷ cm⁻³ドーピングしたn型GaAsコンタクト層5(厚さ、150 nm)をMOCVD法により成長させた後、実施例1の素子作製工程と同様に、リセス形成 、ゲート電極形成、電界制御電極工程、ソース及びドレイン電極工程を行うことにより作 製した。ゲート幅や電極間隔等は実施例1と同様とした(ゲート幅は1mm)。

【0024】

「InGaP-FETの構成は図27に示した通りである。この素子作製工程はGaAs基板 1上にMOCVD法により、AIGaAsバッファ層2、Siを3×10¹⁷ cm⁻³ドーピングしたn型InGaP層 3(厚さ、150nm)、AIGaAsショットキ層4(厚さ、20nm)、Siを3×10¹⁷ cm⁻³ドーピング したn型GaAsコンタクト層5(厚さ、150nm)を成長させ、つづいて、上記実施例1の素子 作製工程と同様にリセス形成、ゲート電極形成を行い、その後、電界制御電極工程を行わ ずに、ソース及びドレイン電極工程を行うことにより作製した。ゲート幅や電極間隔等は 実施例1と同様とした(ゲート幅は1mm)。

【0025】

上記のようにして作製した実施例1の構成のFETと、比較例として作製した3種類のF ETとの特性を比較した結果を図14(a)~(d)に示す。

【0026】

図14(a)は実施例1、及び比較例(3種類)との最大ドレイン電流を示したものである。これより、InGaP系FETではドレイン電流が小さく、RF動作時に電流振幅が大きくとれず、高出力が得られ難いことがわかる。

図 1 4(b)には上記 4 種類の素子のゲート耐圧を示す。これよりバンドギャップの大きい InGaP系FETのゲート耐圧は大きいことが分かる。また、GaAs系FETにおい 50 ては、電界制御電極が付加されていることによりゲート耐圧が向上するが、InGaPを チャネルとするInGaP系FETにおいては、電界制御電極の有無がゲート耐圧にほと んど影響を与えないことが分かる。

【 0 0 2 8 】

図14(c)には、上記4種類のゲート幅1mmの素子における、ドレイン電圧と2GHzにお ける出力の関係を示す。この図から従来GaAs-FETにおいては、ドレイン電圧が1 0 Vから15 Vという比較的低い電圧においては同じ出力が得られる。電圧を増加させた 場合には、電界制御電極の無い素子では20Vで出力が飽和するが、電界制御電極が付加 された素子においてはさらに出力が増加している。このことから、GaAs系FETにお いては、電界制御電極により耐圧が向上し、高いドレイン電圧での動作が可能になり、そ の結果高出力が得られていることが分かる。一方、InGaP系FETでは、GaAs系 FETより電界制御電極の有無(実施例1では電界制御電極有り、InGaP-FETで は電界制御電極無し)により出力に顕著な差があり、特に、より低いドレイン電圧におい ても出力が顕著に向上する。また、ドレイン電圧を増加させるに従ってその出力差は大き くなる。なお、出力が飽和するドレイン電圧は同じである。以上の結果から、InGaP 系FETにおける電界制御電極は、耐圧を向上させる効果は少ないが、RF動作時の電流 振幅が大きくなったことにより高出力化が得られていると考えられ、出力向上に及ぼす影 響はGaAs系FETに比べ顕著であると言える。なお、このことを示すために、図14 (d)には図14(c)から見積もった上記4種類の素子のRF動作時の最大ドレイン電流を 示す。このように、InGaP系FETでは、電界制御電極を付加すること(実施例1)により、 RFドレイン電流が増加していることが分かる。

20

30

10

[0029]

(実施例2)

本実施例のFETは図2に示すように、n型InGaP層3をチャネル層に有し、かつ、InGaP ショットキ層11を有する。ゲート電極8とドレイン電極7との間に、ゲート電極8と接 続された電界制御電極10が設けられている。以下、図15(a)(b)を参照して本実施 例のFETの作製方法について説明する。

【 0 0 3 0 】

まず、半絶縁性GaAs基板1にMOCVD法により、AIGaAsバッファ層2、Siを3×10¹⁷ cm⁻³ドー ピングしたn型InGaP層3(厚さ、150nm)、InGaPショットキ層11(厚さ、20nm)、Siを 3×10¹⁷ cm⁻³ドーピングしたn型GaAsコンタクト層5(厚さ、150nm)を成長させる(図1 5(a))。その後、実施例1と同等の工程を行い、本発明のFETを作製する(図15(b))。

[0031]

図16(a)は、実施例1と実施例2の構成のFETのドレイン電圧と2GHzにおける出 力との関係である。本実施例2で作製した素子は実施例1と比べ出力が約15%向上する ことが分かる。なお、本実施例2で作製した素子のDCドレイン電流及び耐圧は、実施例 1で作製した素子とほぼ同じであった。

[0032]

図16(b)は、周波数と飽和出力との関係である。本実施例の構成のFETでは飽和出 40 力の周波数依存性が良好であることがわかる。これは、本実施例では電界制御電極10下 の絶縁膜9と接する半導体にAIを含まないので、絶縁膜9と半導体との界面準位が少なく 非常に安定であるためと考えられる。

【 0 0 3 3 】

図16(c)は、高温保管試験(300 、窒素雰囲気)における、保管時間とドレイン 電流変動との関係を示したものである。本実施例の素子はAIの酸化の問題も生じず安定で あることが分かる。

【0034】

本実施例では、n型InGaPチャネル層3とInGaPショットキ層11とが連続的に構成されているが、この間に別の層を設けても電界制御電極下の絶縁膜に接する半導体がInGaP層で

あれば同様の効果が得られる。

【0035】

(実施例3)

本実施例のFETは図3に示すように、n型InGaP層3をチャネル層に有し、かつ、歪みIn GaPショットキ層12を有する。ゲート電極8とドレイン電極7との間に、ゲート電極8 と接続された電界制御電極10が設けられている。以下、図17(a)(b)を参照して本 実施例のFETの作製方法について説明する。

[0036]

まず、半絶縁性GaAs基板1上にMOCVD法により、AIGaAsバッファ層2、Siを3×10¹⁷ cm⁻³ド ーピングしたn型InGaP層3(厚さ、150nm)、歪みIn_{0.4}Ga_{0.6}Pショットキ層12(厚さ、10 20nm)、Siを3×10¹⁷ cm⁻³ドーピングしたn型GaAsコンタクト層5(厚さ、150nm)を成長 させる(図17(a))。その後、実施例1と同等の工程を行い、本実施例のFETを作製 する(図17(b))。

[0037]

本実施例で作製した素子の最大ドレイン電流及び耐圧を実施例2で作製した素子と比較した結果を図18(a)に示す。本実施例及び実施例2ともに最大ドレイン電流はほぼ同じであるが、本実施例の素子では耐圧が約15V向上する。

【 0 0 3 8 】

さらに、ドレイン電圧と2 GHzにおける出力の関係を図18(b)に示す。実施例2の素 子ではドレイン電圧55 Vで出力が飽和するが、本実施例の素子では60 Vで出力が飽和 20 し、最大出力が約10%向上することが分かる。なお、両素子とも50 Vまで出力がほぼ 同じであることから、RF動作時のドレイン電流振幅は同じである。

【0039】

本実施例では、n型InGaPチャネル層3と歪みInGaPショットキ層12とが連続的に構成されているが、この間に別の層を設けても電界制御電極下の絶縁膜に接する半導体が歪みInGaP層であれば同様の効果が得られる。

[0040]

(実施例4)

[0041]

本実施例のFETは図4に示すように、n型InGaP層3をチャネル層に有し、かつ、InAIGa Pショットキ層13を有する。ゲート電極8とドレイン電極7との間に、ゲート電極8と 接続された電界制御電極10が設けられている。以下、図19(a)(b)を参照して本実 施例のFETの作製方法について説明する。

30

まず、半絶縁性GaAs基板1にMOCVD法により、AIGaAsバッファ層2、Siを3×10¹⁷ cm⁻³ドー ピングしたn型InGaP層3(厚さ、150nm)、In_{0.5}AI_{0.4}Ga_{0.1}Pショットキ層13(厚さ、2 0nm)、Siを3×10¹⁷ cm⁻³ドーピングしたn型GaAsコンタクト層5(厚さ、150nm)を成長さ せる(図19(a))。その後、実施例1と同等の工程を行い、本発明のFETを完成する (図19(b))。

【0042】

本実施例で作製した素子の最大ドレイン電流及び耐圧を実施例2で作製した素子と比較し 40 た結果を図20(a)に示す。本実施例及び実施例2ともにドレイン電流はほぼ同じであ るが、本実施例では耐圧が約25V向上している。

【0043】

さらに、ドレイン電圧と2GHzにおける出力の関係を図20(b)に示す。実施例2の素 子ではドレイン電圧55Vで出力が飽和するが、本実施例の素子は65Vで出力が飽和し 、最大出力が約15%向上することが分かる。

[0044]

なお、本実施例では、絶縁膜と接する半導体がInAIGaPであるので、表面安定化の面で実施例2に比べて劣る。そのためドレイン電圧が50V以下の領域では、実施例2の素子の 方が出力が大きい。しかしながら、本素子では、InAIGaPの膜厚を厚くすることでさらに 耐圧を高くすることが出来る点で、実施例2の素子や実施例3の素子よりも高出力化が可 能である。

[0045]

本実施例では、n型InGaPチャネル層3とInAlGaPショットキ層13とが連続的に構成され ているが、この間に別の層を設けても電界制御電極下の絶縁膜に接する半導体がInAlGaP 層であれば同様の効果が得られる。

[0046]

(実施例5)

本実施例のFETは図5に示すように、n型InGaP層3をチャネル層に有し、ゲート電極8 とドレイン電極7との間に他の電極とは独立に電圧を印加できる電界制御電極10が設け られている。以下、図13と図21を参照して本実施例のFETの作製方法について説明す る。

[0047]

実施例1と同様のプロセスで、図13(a)~(f)までの工程を行う。TiAu配線を用いて 、ソース電極6、ドレイン電極7,ゲート電極8と電界制御電極10とに独立に電圧を印 加できるようにし本実施例のFETを作製する(図21)。

[0048]

図22(a)は電界制御電極電圧と最大ドレイン電流との関係を示したものである。ここ での従来例1は上記した図26の構成において、ゲート電極8と電界制御電極10とを接 続せず、それぞれ独立に制御する構成としたものである。本実施例の素子においては、た とえば電界制御電極を電気的にフローティングした場合には、電界制御電極を付けなかっ た素子と同じドレイン電流(0.15A(ゲート幅1mmの素子))である。また、例えば電界制 御電極電圧 (Vc)を+6Vとした場合の、素子の最大ドレイン電流は0.3A (ゲート幅1mmの 素子)であり、Vcに正の電圧を印加することで、大幅なドレイン電流の増加が見られる。 一方、従来例1の素子の場合には若干のドレイン電流の向上が見られるだけである。

[0049]

図22(b)は電界制御電極電圧と耐圧との関係を示したものである。本実施例の素子の 耐圧はほとんど変化しないのに対して、従来例1の素子では耐圧が急激に劣化してしまう ことが分かる。

[0050]

即ち、本実施例のFETでは従来例1(GaAs系FET)に比べ、電界制御電極電圧の 制御により最大ドレイン電流の大幅な向上が図れると伴に、耐圧の劣化を抑制でき、出力 の大幅な向上を図ることができる。

[0051]

なお、特開2000-3919号公報に記載の従来例1の場合には耐圧向上の観点からV cを印加するもので、Vcを正にするものではない。一方、本発明においては、InGa Pの高耐圧性により、Vc印加による耐圧向上ではなく、ドレイン電流増加を図るためV c>0とするもので、このため、高耐圧と高ドレイン電流の両者を満足でき、出力の大幅 な向上を図ることが可能となる。

[0052]

次に、図22(c)には2GHzでのドレイン電流と出力との関係を示す。ここでの本実施 例の素子は電界制御電極電圧Vcとして+6V印加した素子を示している。また、比較例 として電界制御電極無しのInGaP-FET(従来例2)(断面構成は図27)も示し ている。本発明の素子では、DCドレイン電流が増加したことにより、RF電流振幅が大 きくとれ出力が大幅に増大していることが分かる。

[0053]

本実施例の構成では、ゲート電極8と電界制御電極10とに独立に電界を印加できるため 電界制御電極10には絶縁膜の破壊電圧までの電圧を印加できる。このため、特に絶縁 膜9の厚さを厚くする必要が生じた場合(プロセス上の要求などから厚くする必要がある 場合など)においても、本実施例の構成ではチャネル層の空乏層を十分に縮めることがで 10

30

20

きる。即ち、本実施例の構成は、特に、絶縁膜9の厚さを厚くした場合にも有効である。 【0054】

(12)

なお、実施例1~4の素子を、本実施例のようにゲート電極電圧と電界制御電極電圧とを 独立に制御する構成としても上記と同様に有効である。

【0055】

(実施例6)

本実施例のFETは図9に示すように、n型InGaP層3をチャネル層に有し、ゲート電極8 のドレイン側が庇状になって絶縁膜上に迫り出した構造である。以下、図23(a)~(e) を参照して本実施例のFETの作製方法について説明する。

【0056】

10

20

まず、実施例1と同様に各層を形成する(図23(a))。次に、レジスト(図示せず)を マスクに、硫酸系水溶液によりGaAsコンタクト層5をウェットエッチングし、リセスを形 成する(図23(b))。つづいてCVD法により、厚さ300nmのSi02膜からなる絶縁膜9を堆 積した後、ゲート電極形成箇所の絶縁膜9をSF6を用いてドライエッチングする(図23(c))。次いで絶縁膜9をマスクとして、ゲート電極箇所のAIGaAsショットキ層4を5nm程 度エッチングした後、全面に100nmのWSi膜及び400nmのAu膜をこの順にスパッタ蒸着する 。その後、ゲート電極形成箇所にのみレジストを設け、イオンミリングにより不要金属を 除去して、ドレイン側に庇を有するゲート電極14を形成する(図23(d))。つづいて 、絶縁膜9の所定箇所をエッチングしてコンタクト層5を露出させ、50nmのAuGe、8nmのN i、250nmのAuをこの順に真空蒸着し、ソース電極6及びドレイン電極7を形成し、本発明 のFETを完成する(図23(e))。このように、庇型ゲート電極構造は、ゲート形成時 の絶縁膜をそのまま使えること、ゲート電極とは別に電界制御電極を形成する必要がない ことでプロセスが簡便になるという長所がある。

【0057】

本実施例の素子における庇の迫り出し幅と2GHzにおける出力(ドレイン電圧40V)と の関係を図24に示す。これより、迫り出し幅が0.5µm以上で出力向上の効果があるこ とが分かる。更に望ましくは1µm以上が好ましい。ただ、この庇部の迫り出し幅は大き すぎるとゲート容量が増加する。また、図24からもわかるように迫り出し幅が1µm以 上の場合には出力がほぼ一定である。このことから、高出力と、ゲート容量の増大抑制と を満足するための最適値は1µm程度で、迫り出し幅は大きくとも2µm以下とすること が好ましい。

30

なお、実施例2~4の構成におけるゲート電極と電界制御電極とを、本実施例のように庇 構造としても上記と同様に有効である。

【0059】

[0058]

【発明の効果】

以上説明したように、本発明のFETによれば、ゲート電極とドレイン電極の間にゲート と接続された電界制御電極が形成されているため、RF動作時に電界制御電極下部の空乏 層がRFに追従しながら延び縮みし、従来、ドレイン電流が大きくとれなかったInGaPチ ャネルを有するFETにおいても電流振幅が大きくなり、良好な高出力特性を得ることがで きる。

[0060]

また、電界制御電極をゲート電極とは接続せず、独立に電圧制御する場合においても、この電圧を正に印加することで、ドレイン電流増加による高出力化が図れる。

[0061]

またゲートのドレイン側を庇状にして、絶縁膜上に迫り出させることによっても、 R F 動 作時の電流振幅を大きくすることができ、高出力化が可能である。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を示す断面構成図である。

【図2】本発明の第2の実施の形態を示す断面構成図である。

【図3】本発明の第3の実施の形態を示す断面構成図である。 【図4】本発明の第4の実施の形態を示す断面構成図である。 【図5】本発明の第5の実施の形態を示す断面構成図である。 【図6】本発明の第6の実施の形態を示す断面構成図である。 【図7】本発明の第7の実施の形態を示す断面構成図である。 【図8】本発明の第8の実施の形態を示す断面構成図である。 【図9】本発明の第9の実施の形態を示す断面構成図である。 【図10】本発明の第10の実施の形態を示す断面構成図である。 【図11】本発明の第11の実施の形態を示す断面構成図である。 【図12】本発明の第12の実施の形態を示す断面構成図である。 【図13】本発明の製造方法を示す工程断面図である。 【図14】本発明の電界効果トランジスタの特性を示す図である。 【図15】本発明の製造方法を示す工程断面図である。 【図16】本発明の電界効果トランジスタの特性を示す図である。 【図17】本発明の製造方法を示す工程断面図である。 【図18】本発明の電界効果トランジスタの特性を示す図である。 【図19】本発明の製造方法を示す工程断面図である。 【図20】本発明の電界効果トランジスタの特性を示す図である。 【図21】本発明の製造方法を示す工程断面図である。 【図22】本発明の電界効果トランジスタの特性を示す図である。 【図23】本発明の製造方法を示す工程断面図である。 【図24】本発明の電界効果トランジスタの特性を示す図である。 【図25】従来技術の構成を示す断面図である。 【図26】従来技術の構成を示す断面図である。 【図27】従来技術の構成を示す断面図である。 【符号の説明】 1 · · · G a A s 基板 2 ・・・バッファ層 3 ・・・n型InGaP層 4 ・・・ショットキ層 5・・・コンタクト層 6・・・ソース電極 7・・・ドレイン電極 8 ・・・ゲート電極 9 ・・・絶縁膜 10 · · · 電界制御電極 11・・・InGaPショットキ層 12・・・ 歪みInGaPショットキ層 13・・・In AlG a P層 14・・・ 庇型ゲート電極 15・・・n型G a A s 層

16・・・AlGaAsショットキ層

10

20

























【図15】







【図17】



















【図22】



【図23】

(17)









フロントページの続き

- (72)発明者 松永 高治 東京都港区芝五丁目7番1号 日本電気株式会社内
- (72) 発明者 CONTRATA 東京都港区芝五丁目7番1号 日本電気株式会社内
- (72) 発明者 葛原 正明 東京都港区芝五丁目 7 番 1 号 日本電気株式会社内

審查官 萩原 周治

(56)参考文献 特開平09-232827(JP,A) 特開平10-261653(JP,A) 特開2000-100831(JP,A) 特開2001-035840(JP,A) 特開2001-085674(JP,A)

(58)調査した分野(Int.Cl., DB名)

H01L 21/338 H01L 29/43 H01L 29/47 H01L 29/812 H01L 29/872