



(12)发明专利申请

(10)申请公布号 CN 105977235 A

(43)申请公布日 2016.09.28

(21)申请号 201610499834.0

(22)申请日 2016.06.30

(71)申请人 中国电子科技集团公司第十三研究所

地址 050051 河北省石家庄市合作路113号

(72)发明人 赵永志 王绍东 王志强

(74)专利代理机构 石家庄国为知识产权事务所  
13120

代理人 郝伟

(51) Int. Cl.

H01L 23/498(2006.01)

H01L 23/552(2006.01)

H01L 25/16(2006.01)


权利要求书1页 说明书5页 附图2页

(54)发明名称

一种新型三维微波多芯片组件结构

(57)摘要

本发明公开了一种新型三维微波多芯片组件结构,涉及微波微电子封装领域。自下而上包括底层硅片、MMIC芯片、顶层硅片、ASIC芯片;底层硅片上腐蚀有芯片安装槽,并在表面电镀第一金属层,MMIC芯片通过导电胶层粘结在芯片安装槽底部,在MMIC芯片的上表面与底层硅片的上表面上依次生长有密封保护层、第二金属层、第一阻焊层,顶层硅片底部与底层硅片的芯片安装槽对应位置腐蚀有底部凹槽,底层硅片和顶层硅片对应位置均刻蚀有焊球凸点电极,顶层硅片的第三阻焊层刻蚀有金属电极,ASIC芯片焊接在顶层硅片的金属电极上。通过采用硅腔结构和苯并环丁烯二次布线,以圆片级方式完成三维微波多芯片组件的工艺生产,提高了生产效率。



1. 一种新型三维微波多芯片组件结构,其特征在于:自下而上包括底层硅片(1)、MMIC芯片(2)、顶层硅片(4)、ASIC芯片(6);所述底层硅片(1)上腐蚀有芯片安装槽,并在表面电镀第一金属层(11),MMIC芯片(2)通过导电胶层(10)粘结在芯片安装槽底部,且MMIC芯片(2)的上表面与底层硅片(1)的上表面在同一平面,在MMIC芯片(2)的上表面与底层硅片(1)的上表面上依次生长有密封保护层(9)、第二金属层(8)、第一阻焊层(7),所述顶层硅片(4)底部与底层硅片(1)的芯片安装槽对应位置腐蚀有底部凹槽(16),所述顶层硅片(4)下表面依次生长有第三金属层(12)、第二阻焊层(13);顶层硅片(4)上表面依次生长有第四金属层(14)、第三阻焊层(15);所述顶层硅片(4)内刻蚀有连通第四金属层(14)和第三金属层(12)的硅通孔(5),所述底层硅片(1)和顶层硅片(4)对应位置均刻蚀有焊球凸点电极(3),并通过焊料将底层硅片(1)和顶层硅片(4)对应位置的焊球凸点电极(3)焊接连接;所述顶层硅片(4)的第三阻焊层(15)刻蚀有金属电极(17),ASIC芯片(6)焊接在顶层硅片(4)的金属电极(17)上。

2. 根据权利要求1所述的一种新型三维微波多芯片组件结构,其特征在于:所述芯片安装槽的腐蚀深度为 $100\mu\text{m}$ ,所述顶层硅片(4)底部凹槽(16)的腐蚀深度为 $250\mu\text{m}$ 。

3. 根据权利要求1所述的一种新型三维微波多芯片组件结构,其特征在于:所述密封保护层(9)、第一阻焊层(7)、第二阻焊层(13)和第三阻焊层(15)的材质均为苯并环丁烯或聚酰亚胺。

4. 根据权利要求3所述的一种新型三维微波多芯片组件结构,其特征在于:所述密封保护层(9)的厚度为 $20\sim 30\mu\text{m}$ ,所述第一阻焊层(7)、第二阻焊层(13)和第三阻焊层(15)的厚度均为 $5\mu\text{m}$ 。

## 一种新型三维微波多芯片组件结构

### 技术领域

[0001] 本发明涉及微波微电子封装领域。

### 背景技术

[0002] 随着微波毫米波技术的发展,小型化、集成化和多功能成为射频微波组件的发展方向。小型化、集成化的发展主要体现在以下两个方面:(1)开发多功能芯片,能够将包括低噪声放大器、驱动放大器、混频器、滤波器、开关、数控衰减器、数控移相等微波功能单元集成在一个微波单片集成电路(MMIC)上,来实现系统的小型化,但这种方式不能实现不同材质芯片的功能集成。(2)采用三维系统集成方案,将组件中的大规模集成电路(ASIC)和不同材质的MMIC等放置在不同层,然后采用垂直互联的方式实现三维微波多芯片组件。

[0003] 目前的三维微波多芯片组件技术是先将MMIC和ASIC等芯片和其他片式元件高密度组装在LTCC多层基板或薄膜多层微波互联基板上,形成2D多芯片模块,再采用毛纽扣或绝缘子等互联技术,在Z轴方向上将不同功能的多芯片模块层叠互联,实现多层垂直互联结构,形成三维微波多芯片组件。这种三维微波多芯片组件存在以下劣势:

(1)需要对大量毛纽扣进行精确的定位和互联,给装配带来了很大的难度。

[0004] (2)需要装配到金属盒体中,采用锡封或激光封焊的方式达到密封效果,这种封帽方式对焊缝的结构和工艺参数非常敏感,封帽难度大。

[0005] (3)目前的三维微波多芯片组件需要对每个组件个体进行单独装配,生产效率低下,不适合批量化生产。

[0006] (4)目前的三维微波多芯片组件采用金属隔墙解决高增益放大链路和多通道组件的电磁兼容问题,技术难度大,增加组件体积。

### 发明内容

[0007] 本发明所要解决的技术问题是提供一种新型三维微波多芯片组件结构,采用带凹槽的硅基盖板和金属凸点实现微腔结构,能够对微波芯片进行单独的电磁屏蔽;采用硅腔结构和苯并环丁烯二次布线,以圆片级方式完成三维微波多芯片组件的工艺生产,在解决组件装配难度和密封问题的基础上,提高了生产效率。

[0008] 为解决上述技术问题,本发明所采取的技术方案是:一种新型三维微波多芯片组件结构,自下而上包括底层硅片、MMIC芯片、顶层硅片、ASIC芯片;所述底层硅片上腐蚀有芯片安装槽,并在表面电镀第一金属层,MMIC芯片通过导电胶层粘结在芯片安装槽底部,且MMIC芯片的上表面与底层硅片的上表面在同一平面,在MMIC芯片的上表面与底层硅片的上表面上依次生长有密封保护层、第二金属层、第一阻焊层,所述顶层硅片底部与底层硅片的芯片安装槽对应位置腐蚀有底部凹槽,所述顶层硅片下表面依次生长有第三金属层、第二阻焊层;顶层硅片上表面依次生长有第四金属层、第三阻焊层;所述顶层硅片内刻蚀有连通第四金属层和第三金属层的硅通孔,所述底层硅片和顶层硅片对应位置均刻蚀有焊球凸点电极,并通过焊料将底层硅片和顶层硅片对应位置的焊球凸点电极焊接连接;所述顶层硅

片的第三阻焊层刻蚀有金属电极,ASIC芯片焊接在顶层硅片的金属电极上。

[0009] 进一步优化的技术方案为所述芯片安装槽的腐蚀深度为100 $\mu\text{m}$ ,所述顶层硅片底部凹槽的腐蚀深度为250 $\mu\text{m}$ 。

[0010] 进一步优化的技术方案为所述密封保护层、第一阻焊层、第二阻焊层和第三阻焊层的材质均为苯并环丁烯或聚酰亚胺。

[0011] 进一步优化的技术方案为所述密封保护层的厚度为20~30 $\mu\text{m}$ ,所述第一阻焊层、第二阻焊层和第三阻焊层的厚度均为5 $\mu\text{m}$ 。

[0012] 采用上述技术方案所产生的有益效果在于:本发明通过采用硅腔结构和苯并环丁烯二次布线工艺,以圆片级方式完成三维微波多芯片组件的工艺生产,在解决组件装配难度和密封问题的基础上,提高了生产效率。通过采用带凹槽的硅基盖板和金属凸点实现微腔结构,能够对微波芯片进行单独的电磁屏蔽,解决多芯片组件中高增益链路及通道间的电磁兼容难题。此结构可采用半导体工艺和全自动微组装工艺进行生产,提高复杂组件的生产效率和成品率。同时,将控制芯片和微波芯片采用三维堆叠的方式进行集成,提高系统集成度,降低组件体积。

## 附图说明

[0013] 图1是本发明整体结构的剖视图;

图2是本发明底层硅片上的电路布局示意图;

图3是顶层硅片结构的剖视图;

其中,1底层硅片,2 MMIC芯片,3焊球凸点电极,4顶层硅片,5硅通孔,6 ASIC芯片,7第一阻焊层,8第二金属层,9密封保护层,10导电胶层,11第一金属层,12第三金属层,13第二阻焊层,14第四金属层,15第三阻焊层,16底部凹槽,17金属电极。

## 具体实施方式

[0014] 下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。

[0015] 如图1所示,本发明公开了一种新型三维微波多芯片组件结构,自下而上包括底层硅片1、MMIC芯片2、顶层硅片4、ASIC芯片6;所述底层硅片1上腐蚀有芯片安装槽,并在表面电镀第一金属层11,MMIC芯片2通过导电胶层10粘结在芯片安装槽底部,且MMIC芯片2的上表面与底层硅片1的上表面在同一平面,在MMIC芯片2的上表面与底层硅片1的上表面上依次生长有密封保护层9、第二金属层8、第一阻焊层7,所述顶层硅片4底部与底层硅片1的芯片安装槽对应位置腐蚀有底部凹槽16,所述顶层硅片4下表面依次生长有第三金属层12、第二阻焊层13;顶层硅片4上表面依次生长有第四金属层14、第三阻焊层15;所述顶层硅片4内刻蚀有连通第四金属层14和第三金属层12的硅通孔5,所述底层硅片1和顶层硅片4对应位置均刻蚀有焊球凸点电极3,并通过焊料将底层硅片1和顶层硅片4对应位置的焊球凸点电极3焊接连接;所述顶层硅片4的第三阻焊层15刻蚀有金属电极17,ASIC芯片6焊接在顶层硅片4的金属电极17上。

[0016] 进一步优化的实施例为所述芯片安装槽的腐蚀深度为100 $\mu\text{m}$ ,所述顶层硅片4底部凹槽16的腐蚀深度为250 $\mu\text{m}$ 。

[0017] 进一步优化的实施例为所述密封保护层9、第一阻焊层7、第二阻焊层13和第三阻焊层15的材质均为苯并环丁烯或聚酰亚胺。

[0018] 进一步优化的实施例为所述密封保护层9的厚度为20~30 $\mu\text{m}$ ,所述第一阻焊层7、第二阻焊层13和第三阻焊层15的厚度均为5 $\mu\text{m}$ 。

[0019] 如图1所示,本发明的结构主要由两层硅片、苯并环丁烯介质和焊球凸点电极构成,其中,底层硅片1采用MEMS体硅工艺加工芯片安装槽,槽深100 $\mu\text{m}$ ,为微波毫米波MMIC芯片2提供支撑;顶层硅片4在微波毫米波芯片2上方对应位置腐蚀底部凹槽,槽深250 $\mu\text{m}$ ,同时加工硅通孔5,表面局部金属化,通过焊球凸点电极3和苯并环丁烯顶层的金属化图形进行焊接,实现垂直互联和电磁屏蔽,顶层硅片4上方为BGA封装或晶圆级封装的ASIC芯片6。

[0020] 如图2所示,本发明底层硅片上的电路布局示意图,微波单片集成电路通过导电胶10粘结到底层硅片1基板上,粘结后微波毫米波单片集电路上表面和底层硅片1基板上表面齐平;然后涂覆苯并环丁烯,厚度为20~30 $\mu\text{m}$ ,对裸芯片形成密封保护,通过在苯并环丁烯上刻蚀出通孔,暴露出微波毫米波单片集成电路的I/O端口,通过金属化形成表面金属化层完成二次布线;再涂覆一层苯并环丁烯来实现阻焊,通过刻蚀暴露出焊球凸点的电极。

[0021] 如图3所示,顶层硅片基盖板在对应微波毫米波芯片2的上方采用MEMS体硅工艺腐蚀底部凹槽16,以消除盖板对底层微波芯片性能的影响;在腐蚀凹槽之后刻蚀TSV通孔,然后正反面进行金属化处理,形成金属化图形。完成硅基片的加工后,对硅基片正反两个面分别进行二次布线处理,其中顶层首先涂覆一层苯并环丁烯或聚酰亚胺,介质厚度为5 $\mu\text{m}$ ,然后通过刻蚀介质层,金属化后形成二次布线图形;底层首先涂覆一层苯并环丁烯或聚酰亚胺,介质厚度为5 $\mu\text{m}$ ,刻蚀出焊球凸点电极,在焊球凸点电极上进行植球回流,形成焊球凸点,凸点焊料为PbSn。

[0022] 本发明结构的底层硅片为微波芯片的支撑层,顶层硅片为盖板,顶层盖板和PbSn焊球构成微型腔体结构,对微波毫米波芯片形成电磁屏蔽,同时为顶层的控制芯片提供支撑及和底层硅片的互联。工序包含MEMS体硅工艺、微组装机工艺和半导体光刻工艺等主要流程,工艺流程和常规半导体工艺相兼容,采用全自动设备完成晶圆级装配后进行分片,完成批量的组件生产。主要工艺流程设计如下:

#### 1、底层硅片的制作工艺步骤:

编号	工艺步骤	工艺内容
1	体硅湿法腐蚀	400 $\mu\text{m}$ 低阻硅, 湿法腐蚀 100 $\mu\text{m}$ 深芯片安装槽;
2	电镀	1) 正面电镀 Au, 金层厚度 $\geq 3\mu\text{m}$ ; 2) 底面电镀 NiAu, 要求可焊, 其中 Ni 层厚度为 5 $\mu\text{m}$ , Au 层厚度 $< 0.5\mu\text{m}$ ;
3	微组装工艺	1) 将低功率 MMIC 芯片和 MMS 排电容芯片采用 H20K 型导电胶粘结到底层硅片上; 2) 将功率芯片采用纳米银胶粘结到底层硅片上;
4	平坦化	采用 BCB 材料完成底层硅片的平坦化;
5	孔光刻	光刻 BCB 通孔;
6	金属化	该层金属化需同时满足 SnPb 焊料焊接和金丝键合工艺, SnPb 焊料焊接要求电镀 NiAu, 其中 Ni 层厚度为 5 $\mu\text{m}$ , Au 层厚度 $< 0.5\mu\text{m}$ ; 金丝键合要求电镀厚金, Au 层厚度为 3 $\mu\text{m}$ ;
7	采用 BCB 材料完成桥面金属的钝化, BCB 厚度为 5 $\mu\text{m}$ , 起到阻焊作用。	
8	测试	1) 完成底层硅片部件的预测; 2) 可测性设计;
9	划片	

2、顶层硅片的制作工艺步骤:

编号	工艺步骤	工艺内容
1	体硅工艺	400 $\mu$ m 低阻硅，腐蚀 250 $\mu$ m 深槽体，干法刻蚀 $\Phi$ 150 $\mu$ m 通孔；
2	制备氧化层	制备 SiO <sub>2</sub> 氧化层，起到绝缘作用；
3	溅射 电镀	正反面电镀 NiAu，要求可焊，其中 Ni 层厚度为 5 $\mu$ m，Au 层厚度 < 0.5 $\mu$ m；
4	底面钝化	采用 BCB 材料完成底面金属的钝化，起到阻焊作用。
5	顶层二次布线	采用 BCB 材料完成顶层金属的二次布线；
6	孔光刻	
7	金属化	该层金属化需同时满足 SnPb 焊料焊接和金丝键合工艺。SnPb 焊料焊接要求电镀 NiAu，其中 Ni 层厚度为 5 $\mu$ m，Au 层厚度 < 0.5 $\mu$ m；金丝键合要求电镀厚金，Au 层厚度为 3 $\mu$ m；
8	钝化	采用 BCB 材料完成桥面金属的钝化，起到阻焊作用；
9	植球	植 PtSn 球
10	划片	

3、底层硅片与顶层硅片组装的制作工艺步骤：

编号	工艺步骤	工艺内容
1	顶层硅片装配到底层硅片上	1) 焊料为 Sn95.5Ag3.8Cu0.7 2) 回流焊工艺，峰值温度为 250℃；
2	倒装控制芯片装配到顶层硅片上	1) 焊料为 Sn63Pb37 2) 回流焊工艺，峰值温度为 220℃；
3	瓦片式 TR 组件烧焊到载体上	1) 焊料为 Sn43Pb43Bi14 2) 峰值温度为 180℃；




图1




图2






图3