



(19) 대한민국특허청(KR)
(12) 등록특허공보(B1)

(45) 공고일자 2019년10월23일
(11) 등록번호 10-2035774
(24) 등록일자 2019년10월17일

- (51) 국제특허분류(Int. Cl.)
H01L 23/00 (2006.01) H01L 23/50 (2006.01)
H01L 23/66 (2006.01)
- (52) CPC특허분류
H01L 24/85 (2013.01)
H01L 23/50 (2013.01)
- (21) 출원번호 10-2015-7037291
- (22) 출원일자(국제) 2014년07월02일
심사청구일자 2019년06월20일
- (85) 번역문제출일자 2015년12월31일
- (65) 공개번호 10-2016-0026920
- (43) 공개일자 2016년03월09일
- (86) 국제출원번호 PCT/EP2014/001824
- (87) 국제공개번호 WO 2015/000595
국제공개일자 2015년01월08일
- (30) 우선권주장
61/842,945 2013년07월03일 미국(US)
- (56) 선행기술조사문헌
US20030090001 A1
US20090159320 A1
JP2005064248 A

- (73) 특허권자
로젠버거 호호프리쿠벤츠테크닉 게엠베하 운트
코. 카게
독일연방공화국, 프리들핑 83413, 하움트슈트라쎄
1
- (72) 발명자
카힐, 션, 에스.
미국 캘리포니아 95054 산타클라라, 토마스 로드
3350
산후안, 에릭, 에이.
미국 캘리포니아 95054 산타클라라, 토마스 로드
3350
- (74) 대리인
특허법인가산

전체 청구항 수 : 총 15 항


심사관 : 이정은

(54) 발명의 명칭 선택적으로 조정된 전기적 특성을 갖는 전자 소자

(57) 요약

본 발명은 다이 패키지에 관한 것으로, 다이 패키지는 복수의 연결 패드들, 복수의 연결 요소들을 지지하는 다이 기판, 및 제1 코어 직경을 갖는 제1 금속 코어(10), 상기 제1 금속 코어(S1)를 둘러싸는 유전체 층(20, 30)을 갖는 제1 연결선을 포함하고, 상기 연결선의 전기적인 특성을 선택적으로 조정하기 위하여, 상기 유전체 층(20, 30)은 그 길이를 따라 변하는 제1 유전체 두께를 갖고 및/또는 상기 유전체 층은 상기 유전체 층(20, 30)을 적어도 부분적으로 둘러싸는 외부 금속 층(40, S4)를 갖는다.

대표도 - 도1



(52) CPC특허분류

H01L 23/66 (2013.01)

H01L 24/45 (2013.01)

H01L 24/48 (2013.01)

H01L 2224/4556 (2013.01)

H01L 2224/45565 (2013.01)

H01L 2224/4569 (2013.01)

H01L 2224/48011 (2013.01)

H01L 2224/48091 (2013.01)

H01L 2224/48227 (2013.01)

명세서

청구범위

청구항 1

복수의 연결 패드들을 갖는 다이;

복수의 연결 요소들을 지지하는 다이 기판; 및

상기 다이의 연결 패드와 상기 다이 기판의 연결 요소에 부착되고, 제1 코어 직경을 갖는 제1 금속 코어, 및 상기 제1 금속 코어를 둘러싸는 컨포말한(conformal) 유전체 층을 갖는 제1 연결선을 포함하되,

상기 제1 연결선의 전기적 특성을 선택적으로 조정하기 위하여, 상기 컨포말한 유전체 층은 상기 제1 연결선의 길이를 따라 변하는 제1 유전체 두께를 갖고 상기 컨포말한 유전체 층은 상기 컨포말한 유전체 층을 둘러싸는 외부 금속 층을 갖고,

상기 컨포말한 유전체 층은 미리 결정된 깊이로 패터닝되고, 상기 패터닝의 이후에도 상기 컨포말한 유전체 층 중 상기 패터닝에 의해 얇아진 유전체 층이 상기 제1 금속 코어를 둘러싸면서 상기 제1 연결선을 따라 정의된 영역에서 여전히 남겨지는, 다이 패키지.

청구항 2

제1항에 있어서, 상기 컨포말한 유전체 층에 비하여 얇은 제2 유전체 층은 상기 컨포말한 유전체 층에 적용되는, 다이 패키지.

청구항 3

제1항에 있어서, 상기 컨포말한 유전체 층 상에 위치하는 금속 층을 포함하고, 상기 금속 층은 접지원에 연결되는, 다이 패키지.

청구항 4

제3항에 있어서, 상기 금속 층은, 상기 제1 연결선의 인덕티브 특성을 조정하기 위하여 패터닝되는, 다이 패키지.

청구항 5

제1항에 있어서, 위상 정합된 제1 및 제2 연결선들을 포함하되, 상기 제1 연결선은 제1 코어 직경을 갖는 제1 금속 코어, 및 상기 제1 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 상기 컨포말한 유전체 층을 포함하고, 상기 제2 연결선은 제2 코어 직경을 갖는 제2 금속 코어, 및 상기 제2 금속 코어를 둘러싸며 제2 유전체 두께를 갖는 제2 유전체 층을 포함하고, 상기 제1 연결선의 루프 높이(loop height)는 다이 상의 연결 패드들 및 다이 기판 상의 연결 요소들 각각 사이의 직선 거리가 상이함에도 불구하고, 제1 연결선의 연결선 길이가 제2 연결선의 연결선 길이에 부합하도록 선택되는, 다이 패키지.

청구항 6

제5 항에 있어서, 상기 제1 연결선의 상기 루프 높이는 상기 제2 연결선의 연결선 길이와 상이한, 다이 패키지.

청구항 7

제1 항에 있어서, 상기 컨포말한 유전체 층 및 금속 층 중 적어도 하나는, 감쇠 및 위상 중 적어도 하나의 측면에서, 주파수의 함수로서 전기적인 응답의 조정을 가능하게 하는 EM(electromagnetic) 섭동을 생성하도록 구조 형성되는, 다이 패키지.

청구항 8

제1 항에 있어서, 상기 다이 기판은 BGA 패키지의 형성을 가능케 하는 채워진 필드 비아(filled via)를 포함하

는, 다이 패키지.

청구항 9

제1 항에 있어서, 상기 다이 기판은 리드프레임 패키지를 형성하는 리드프레임을 포함하는, 다이 패키지.

청구항 10

제2항의 다이 패키지는 볼 그리드 어레이(BGA)를 구성하기 위한, 다이 패키지.

청구항 11

제9항의 다이 패키지는 리드프레임 패키지를 구성하기 위한, 다이 패키지.

청구항 12

제2항에 있어서, 상기 제2 유전체 층 상에 위치하는 금속 층을 포함하고, 상기 금속 층은 접지원에 연결되는, 다이 패키지.

청구항 13

제4항에 있어서,

위상 정합된 제1 및 제2 연결선들을 포함하되, 상기 제1 연결선은 제1 코어 직경을 갖는 제1 금속 코어, 및 상기 제1 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 상기 컨포말한 유전체 층을 포함하고, 상기 제2 연결선은 제2 코어 직경을 갖는 제2 금속 코어, 및 상기 제2 금속 코어를 둘러싸며 제2 유전체 두께를 갖는 제2 유전체 층을 포함하고, 상기 제1 연결선의 루프 높이(loop height)는 다이 상의 연결 패드들 및 다이 기판 상의 연결 요소들 각각 사이의 직선 거리가 상이함에도 불구하고, 제1 연결선의 연결선 길이가 제2 연결선의 연결선 길이에 부합하도록 선택되는, 다이 패키지.

청구항 14

제 13항에 있어서, 상기 컨포말한 유전체 층, 제2 유전체층과 상기 컨포말한 유전체 층의 조합, 및 상기 금속 층 중 적어도 하나는 감쇠 및 위상 중 적어도 하나의 측면에서, 주파수의 함수로서 전기적인 응답의 조정을 가능하게 하는 EM(electromagnetic) 섭동을 생성하도록 구조 형성되는, 다이 패키지.

청구항 15

제14항에 있어서, 상기 다이 기판은 BGA 패키지의 형성을 가능케 하는 채워진 필드 비아(filled via)를 포함하는, 다이 패키지.

발명의 설명

기술 분야

[0001] 패키지들을 위한 연결선들은 유전체 또는 금속 코팅들의 선택적인 응용에 따라 조정되어, 인덕턴스 및 캐패시턴스의 조정들 및 요구되는 상호 연결 특성들에 대한 최적화를 포함하는, 전기적인 특성들의 더 나은 제어를 가능하게 한다. 특정 실시예들에서, 신호 위상 정합(signal phase matching)이 연결선 길이에 매칭되거나 다른 전기적 특성들을 선택적으로 변화시키는 레이아웃의 조정들에 의해 권장된다.

배경 기술

[0002] 전자 소자들 및 구성품들은 증가하는 주파수 범위에 걸쳐서 및 계속 증가하는 속도들에서 작동한다. 인기 있는 반도체 패키지 유형은 리드프레임(leadframe) 또는 기판에 연결할 수 있는 와이어 본드들을 사용하고, 이는 차례로, 전자 소자의 인쇄 회로 기판(Printed Circuit Board, "PCB")에 대한 연결을 위해, 다음 레벨의 상호 연결들, 비아들(vias), 기판 또는 패키지 트레이스(package trace)에 연결할 수 있다.

[0003] 그러나, 패키지들 내에서 연결선들은 신호 위상 전송 특성들, 인덕션, 또는 캐패시턴스를 포함하는, 특정한 전기적인 특성들에 대해 최적화될 수 있다.

발명의 내용

해결하려는 과제

[0004] 종래의 기술의 문제들 및 결함들을 유념하여, 본 발명의 목적은 다이 패키지에 다이의 연결 패드를 다이 기관의 연결 요소에 연결하는 하나 이상의 연결선을 제공하는 것이고 이는 특정 전기적인(특히 캐패시턴스 및/또는 인덕티브) 특성들에 대해 최적화된다.

과제의 해결 수단

[0005] 상기의 목적 및 다른 목적들은 본 발명의 기술 분야에서 통상의 지식을 가진 자에게 명백할 것이며 다이 패키지에 관한 본 발명에서 달성되고, 다이 패키지는 복수의 연결 패드들을 갖는 다이, 복수의 연결 요소들을 지지하는 다이 기관, 제1 코어 직경을 갖는 제1 금속 코어, 및 제1 금속 코어를 둘러싸는 유전체 층을 갖는 제1 연결선을 포함하고, 유전체 층은 그 길이를 따라 변하는 제1 유전체 두께를 가진다.

[0006] 또한, 본 발명은 다이 패키지에 관한 것으로, 다이 패키지는 복수의 연결 패드들, 복수의 연결 요소들을 지지하는 다이 기관, 및 제1 코어 직경을 갖는 제1 금속 코어, 상기 제1 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 유전체 층 및 상기 유전체 층을 적어도 부분적으로 둘러싸는 외부 금속 층을 갖는 제1 연결선을 포함한다.

[0007] 유전체 층 및/또는 금속 층은 연결선의 전기적 특성을 선택적으로 조정하기 위해 연결선들의 주어진 영역들 내에서 구조가 형성되거나 패터닝될 수 있다. 특히, EM 섭동(EM perturbations)이 생성되어 감쇠(attenuation) 및/또는 위상(phase)의 측면에서 주파수의 함수로서 전기적인 응답의 조정을 일으킬 수 있다.

[0008] 종속 청구항들은 본 발명의 유리한 실시예들에 관한 것이다.

도면의 간단한 설명

[0009] 도 1은 다양한 인덕션(induction) 및 캐패시턴스 요건들에 대해 최적화된 유전체 및 금속 코팅된 연결선들을 형성하기 위한 방법들 및 구조들을 도시한다.

도 2 및 도 3은 각각 상이한 루프(loop) 높이를 가지나 더 나은 임피던스 및 신호 위상에 대한 정합을 위해 정합된(matched) 길이를 갖는 두 개의 연결선들의 평면도 및 측면도이다.

도 4는 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들의 제조 방법 단계들을 도시한다.

도 5는 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들의 제조를 위한 차감 방법(subtractive method)을 도시한다.

도 6은 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들을 갖는 BGA 패키지를 도시한다.

도 7은 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들을 갖는 리드프레임 패키지의 일부를 도시한다.

발명을 실시하기 위한 구체적인 내용

[0010] 도 1에 도시된 바와 같이, 반도체 다이 패키지에 적합한 연결선들은 외부 접지 연결 금속화가 이루어진 유전체 코팅 금속 코어들로부터 형성될 수 있다. 도 1에 관하여 도시된 바와 같이, 초기에 균일한 유전체 또는 금속 코팅은 전기적 특성을 조절하기 위해 조정될 수 있다. 이러한 조절들은 주로 캐패시턴스(유전체 제거에 의함) 또는 인덕턴스(금속 제거에 의함)의 변경을 야기할 수 있다. 특정 실시예들에서, 루프(loop)는 선택적인 패터닝의 향상성(consistency)의 향상을 허용하기 위하여 실질적으로 평탄한 구역을 갖도록 형성될 수 있다. 이러한 조절들은, 필요하다면, 단일 연결선, 연결선들의 그룹, 또는 패키지 내의 모든 연결선들에 이루어질 수 있다. 사실상, 그 길이를 따라 변동하는 두께를 갖는 연결선이 생성되거나, 또는 대안적으로나 추가적으로, 연결선 길이의 몇몇 부분을 따라 감소되거나 전체로 제거된 금속을 갖는 연결선이 연결선의 전기적 특성을 선택적으로 조정하도록 형성된다.

[0011] 전기적인 조정의 프로세스는 연결선의 금속 코어(10)를 다이 및 기관 연결 패드에 부착하는 것으로부터 시작된다. 금속 코어는 유전체(20)로 코팅되고(S1), 유전체(20)는 레이저 어블레이션(laser ablation), 광감응성 유전체들의 포토레지스트 기반 패터닝, 또는 연결선을 따라 정의된 영역(22) 내의 유전체 재료에 대한 기계적, 화학적, 또는 열적 제거를 이용하여 미리 결정된 깊이로(여전히 금속 코어를 둘러싸는 얇은(thin) 유전체 층을 남긴 상태에서) 유전체의 선택적인 제거 또는 분리에 의해 패터닝될 수 있다(S2). 만일 유전체 층(20)이 금속 코어

(10)을 노출시키도록 완전히 제거된다면, 제2, 더 얇은(thinner) 유전체 층(30)이 적용될 수 있다(S3). 유전체 층이 금속(40)이 접지원에 연결되는 상태로 금속화된다(S4). 여기서 금속(40)은 차례로 레이저 어블레이션, 기계적, 화학적 또는 열적 제거를 사용하여 전기적인 특성의 야기되는 변경이 인덕티브(inductive) 특성에 주로 관련되게 패터닝될 수 있다(S5).

[0012] 상이한 루프 높이를 가지나 더 나은 임피던스 및 신호 위상에 대한 정합을 정합된(matched) 길이를 갖는 두 개의 연결선들(2, 4)의 평면도 및 측면도를 각각 도시하는 도 2 및 도 3에 도시된 바와 같이, 다른 연결선 특성들이 전기적인 특성들을 개선 또는 최적화시키기 위해 선택적으로 조절될 수 있다. 다이 수용 또는 기가 헤르쯔(Gigahertz) 주파수에서의 신호들의 전송에 대하여, 연결선 길이의 마이크론(micron) 규격(scale)의 차이들은 상이한 연결선들 사이의 신호 위상에서의 중대한 불일치를 야기할 수 있다. 위상은, 도 1의 연결에서 논의된 바와 같은 캐패시턴스 또는 인덕티브 특성들의 조절들에 의해, 또는 대안적으로, 루프 높이를 조정하여 전체 연결선 길이를 위상 정합을 요구하는 신호 라인들과 동일하게 함으로써 더 좋게 매칭될 수 있다. 이해될 수 있는 바와 같이, 연결선 구조 및 패터닝을 포함하는, 연결선 길이 또는 전기적 특성들에 대한 변경들의 조합들은 홀로 또는 필요에 따라 조합되어 사용될 수 있다. 사실상, 위상 정합된 제1 및 제2 연결선들(2, 4)이 생성될 수 있고 이로써 제1 연결선(2)의 루프 높이는 제2 연결선(4)의 연결선 길이와 상이하하며, 이때, 제1 연결선(2)의 루프 높이는, 다이(1) 상의 연결 패드들(5) 및 다이 기판(6) 상의 연결 요소들(7) 각각 사이의 직선 거리가 상이함에도 불구하고, 제1 연결선(2)의 연결선 길이가 제2 연결선(4)의 연결선 길이에 부합하도록 선택된다.

표 1

[0013]

	3000 마이크론	3050 마이크론	델타
Ghz	전기적 길이(도)	전기적 길이(도)	전기적 길이 차이(도)
0.3	1.8	1.8	0.0
3	17.9	18.2	0.3
30	178.6	181.5	2.9
60	357.1	363.1	6.0

[0014] 표 1은 앞서 기술된 바와 같이 제조된 50 옴(ohm) 연결선에 대하여 상이한 주파수들에서의 위상에 대한 연결선 길이의 50 마이크론(micron) 차이의 영향을 나타낸다. 몇몇 응용들에서, 1도 위상 차이의 상당한 부분이 성능 저하를 초래할 수 있다. 30 및 60 Ghz 성능이 이 예시에서 각각 영향받을 수 있다.

[0015] 유전체 및 금속 코팅된 연결선들의 유전체 층 및 금속 층 중 적어도 하나는, 딜레이, 커플링 및 필터 특성과 같은 잘 알려진 전기적인 응답을 생성하기 위해 감쇠(attenuation) 및 위상 중 적어도 하나의 측면에서 주파수의 함수로서 적기적인 응답의 조정을 가능하게 하는 EM 섭동을 생성하기 위하여 그 유전체 또는 금속 층(들) 내에서 구조가 형성될 수 있다. 구조화된 유전체 및 금속 층들의 다중층화가 가능하며 이는 본 발명의 기술 분야에서 통상의 기술자에게 알려진 바와 같이 타원형 응답을 생성할 수 있다. 유전체(20)이 적층되면, 막(film)은 다양한 방법들을 이용하여 패터닝될 수 있고, 그러한 방법들은 세부구조(feature) 해상도, 측벽 프로파일 및 깊이 등과 같은 속성을 기초로 선택된다. 이러한 방법들의 예시들은 레이저, 플라즈마 및 리쓰그래피이다.

[0016] 특정 실시예들에서 전기적인 특성들은, 변하는 유전체 두께를 갖도록 형성된 반도체 다이 패키징에서 사용되는 유전체 코팅 연결선들을 가짐으로써 조절될 수 있다. 두꺼운, 얇은, 및 중간 두께들이 다양한 유전체 코팅 시간 및 제조 단계들에 의해 가능하다. 코어 직경 및 유전체 두께 모두가 변할 수 있다. 특정 실시예들에서, 적층된 유전체의 복합물이 또한 예를 들어, 금속 코어(10)을 둘러싸는 별개의 유전체(20, 30) 재료들 및 차례로 접지 연결 금속 코팅(40)에 의해 둘러싸이는 것으로 또한 변할 수 있다. 이는, 예를 들어, 우수한 증기 차단, 산소 분해 저항성 등을 갖는 고성능 유전체(30)가 저비용의 유전체 재료(20)의 두꺼운 층 위에 얇게 적층되는 것을 가능하게 한다. 또 다른 실시예들에서, 다양한 두께인 유전체의 다중 층들은 얇은 금속 층들에 의해 분리될 수 있고, 여기서 최외부의 금속 층은 접지원에 연결된다.

[0017] 일반적으로, 얇은 유전체 층들은 전력 라인들에 적합한 낮은 임피던스를 제공할 것이고, 두꺼운 유전체 층들은 신호 보존에 적합하고, 및 외부 금속 층들은 동일한 접지원에 연결된다. 코어 직경들 및 유전체 두께들의 조합이 가능하며 그러한 일련의 단계들은 두 개 이상의 임피던스들을 달성하기 위하여 수행될 수 있다. 특정 실시예들에서, 전력 취급 용량을 증가시키고, 전력 라인의 온도를 감소시키고, 및/또는 그라운드 바운스(ground bounce) 또는 전력 강하(power sag)를 악화시킬 수 있는 전력 공급 및 접지 라인들 상의 임의의 인덕턴스를 추가로 감소시키기 위하여 전력 라인들 상에서 큰 코어들을 갖는 것이 바람직할 수 있다. 중간 두께인 유전체 층

들도 또한 유용하며, 이는 많은 패키지들이 세 개(3) 또는 그 이상의 상이한 유전체 두께의 연결선들을 갖는 것으로부터 이익을 얻기 때문이다. 예를 들어, 중간 유전체 두께를 갖는 연결선은 전력 전송을 최대화시키기 위하여 실질적으로 상이한 임피던스를 갖는 부하 및 소스에 연결하도록 사용될 수 있다. 예를 들어, 10 옴(ohm)인 소스는 40옴인 로드와 20옴인 연결선으로 커플링될 수 있다. 또한, 유전체의 제조비용이 높을 수 있기 때문에, 중요한 신호 전송로들은 두꺼운 유전체를 사용하여 상호 연결되고, 리셋 등의 덜 중요한 상태에 대하여, 연결선은 전력 연결선에 비하여 더 두꺼우나 중요 신호 연결선에 연결하는 것에 비해 (중간 두께에 비해) 덜 두꺼운 유전체 층으로 코팅될 수 있다. 유리하게, 이는 유전체 적층 재료 비용 및 시간을 감소시킬 수 있다.

[0018] 유전체 코팅의 정확한 두께는, 와이어 본드 직경과 함께, 각각의 연결선에 대해 특히 요구되는 임피던스 값을 달성하도록 선택될 수 있다.

$$Z_0 = \sqrt{\frac{L}{C}} = \frac{138}{\sqrt{\epsilon_r}} \cdot \log\left(\frac{b}{a}\right) \quad (1)$$

[0019] 동축 라인의 특성 임피던스는 식(1)에 주어지고, 여기서, L은 단위 길이당 인덕턴스이고, C는 단위 길이당 커패시턴스이고, a는 와이어 본드의 직경이고, b는 유전체의 외경이고, ϵ_r 는 동축 유전체의 상대 유전율이다.

[0020] 도 4에 도시된 바와 같이, 일 실시예에서 외부 접지 연결 금속화가 이루어진 유전체 코팅 연결선들의 제조는 아래의 단계들을 사용하여 진행될 수 있다. 연결 패드들이 다이 상에서 세정되고(50), 기관 및 와이어 본드는 다이의 연결 패드들에 연결하도록 사용된다(51). 선택적으로, 제2 직경인 와이어(예를 들어, 전력 연결들에 적합한 더 큰 직경인 와이어)가 부착될 수 있거나(52), 또는 다이의 영역들이 마스크링(masked)될 수 있거나(53) 또는 아니면 선택적 적층이 가능하도록 보호될 수 있다. 동일한 또는 상이한 복합물들의 유전체의 하나 또는 복수의 층들이 적층될 수 있고(54), 이어, 유전체 적층 단계(55)에서 덮이는 접지 연결들에 접근을 가능하게 하도록, 선택적인 레이저 또는 열적 제거, 또는 유전체의 부분들의 화학적 제거가 이루어진다. 몇몇 실시예들에서 접지 비아(ground via)에 대한 필요가 제거될 수 있기 때문에, 이러한 단계는 선택적이다. 이는 다이가 높은 주파수들로 작동하는 것에 대해 특히 적합하며, 이는 왜냐하면 가상의 RF 접지원이 용량성 커플링을 통해 형성될 수 있기 때문이다. 금속화(57)가 이어지며, 유전체를 연결선들의 최외부 금속화 층을 형성하는 금속층에 덮고 또한 연결선들을 접지원에 연결한다. 전체 프로세스는 다수회 반복될 수 있고(58), 선택적 적층 기술들을 사용하는 그러한 실시예들에 유용하며, 복수의 다이 및 복잡하고 변하는 임피던스를 갖는 연결선들을 지지하는 이러한 실시예들에 대해 특히 유용하다. 마지막 단계에서, 비-캐비티 패키지들(non-cavity package)에 대해, 오버 몰드(overmold)가 연결선들(59)을 캡슐화하기 위해 사용될 수 있다. 대안적으로 실시예들 및 추가적인 또는 변동하는 방법 단계들이 또한 US20120066894 및 미국 특허 US 6770822에 또한 기술되며, 이들의 개시 내용은 전체로서 참조되어 병합된다.

[0021] 특정 실시예들에서, 기술된 프로세스에 대한 변경들 및 추가들이 가능하다. 예를 들어, 유전체의 컨포멀한(conformal) 코팅들이 화학적 (전기 영동), 기계적 (표면 장력), 촉매 (프라이머), 전자기적인 [UV, IR], 전자빔, 다른 적절한 기술들을 통해 달성될 수 있다. 전기 영동 폴리머(Electrophoretic polymers)는 그것들이 자기 제한 반응들에 의존할 수 있기 때문에 특히 유리하며, 자기 제한 반응들은 전기 영동 코팅 용액에 대하여 화학적, 열적 또는 시간적인 변경, 농도, 단순 첨가제, 또는 프로세스 파라미터들을 조정함으로써 쉽게 정밀한 두께를 적층할 수 있다.

[0022] 다른 실시예들에서, 유전체 프리코팅된 본드와이어들(dielectric pre-coated bondwires)이 연결선들을 형성하도록 사용될 수 있다. 한편, 상업적으로 가용한 코팅된 와이어들은 보통 유전체 두께가 예를 들어, 50 옴(ohm)인 연결선들을 생성하는 데 필요한 것 보다 얇으며, 앞서 논의된 유전체 적층 단계들은 요구되는 임피던스를 설정하도록 유전체 두께를 증가시키기 위해 사용될 수 있다. 이러한 프리코팅된 와이어들의 사용은 동축선들을 생성하는 데 필요한 다른 프로세스 단계들을 단순화시킬 수 있고, 요구되는 증기 증착 유전체들의 더 얇은 층들 및 접지 비아를 생성하기 위한 더 빠른 프로세스 시간을 가능하게 할 수 있다. 프리코팅된 본드와이어들은 좁게 이격되거나 또는 교차하는 연결선들이 단락(shorting)되는 것을 방지하기 위해 사용될 수 있다. 특정 실시예들에서, 프리코팅된 본드와이어는 선택적인 패터닝 기술들이 가능하도록 광감응성 재료(photosensitive material)로부터 제조된 유전체를 가질 수 있다.

[0023] 다른 실시예들에서, 유전체 파릴렌(parylene)이 사용될 수 있다. 파릴렌은 수분 및 유전체 장벽으로 사용되는 다양한 화학적 증기 증착 폴리(p-xylylene)폴리머들(poly(p-xylylene)polymers)의 상품명일 수 있다. 파릴렌은 다이, 기관, 및 연결선들이 EM 방사선(IR, UV 등)이 정밀한 방식으로 부딪혀 유전체의 선택적인 성장률을 유도

하는 포토플레이트(photoplate)에 정렬된 변형된 파릴렌 적층 시스템을 사용하는 성장 제한 축합 반응(growth limited condensation reaction)으로 형성될 수 있다. 유리하게, 이것은 접촉 비아들, 파릴렌의 대량 제거(bulk removal) 등을 생성하기 위한 프로세서들에 대한 필요를 최소화 또는 제거할 수 있다.

[0025] 파릴렌 및 다른 유전체들이 산소, 수증기 및 열의 존재하에서 산소 절단(oxygen scission)으로 인한 분해에 대한 어려움이 있는 것으로 알려져 있다. 손상은, 실제로 밀폐된 인터페이스들을 형성할 수 있는 3-5 마이크로(micron) 두께인 얇은 층들로, 우수한 산소 증기 장벽들을 형성하는 금속 층들에 의해 제한될 수 있다. 대안적으로, 만일 금속이 선택적으로 제거되었거나 전기적, 열적, 또는 제조 요건들로 인해 특정 영역들 내에 적층되지 않았다면, 증기 산소 장벽에 기반하는 넓은 범위의 폴리머들이 사용될 수 있고, 이 때, 폴리비닐알콜(polyvinyl alcohol, "PVA")이 하나의 널리 사용되는 폴리머이다. 이러한 폴리머들은, 산소 또는 H₂O 증기 환경에 노출될 파릴렌 표면 상으로 글로브 탑(glob topped), 스크린 프린팅(screen printed), 스텐실(stenciled), 겐트리 분배(gantry dispensed) 또는 스프레이(sprayed)될 수 있다. 유리하게, 증기 장벽 폴리머들을 사용하는 것은 비용 절감 전략의 일부일 수 있고, 이는 높은 비용인 파릴렌 또는 다른 산소 민감성인 두꺼운 층들이 그렇지 않을 경우 요구될 수 있기 때문이다.

[0026] 이해될 수 있는 바와 같이, 모든 기술된 방법 단계들은 다양한 선택적인 적층 기술들로부터 이익을 얻을 수 있다. 선택적인 적층은 물리적인 마스크(masking), 지향성 폴리머 적층(directed polymer deposition), 포토레지스트 방법들, 또는 금속 코어, 유전체 층, 또는 다른 최외부 층에 증착시에 차등적인 증착 두께를 보장하는 임의의 적절한 다른 방법에 의한 것일 수 있다. 선택적인 적층은 연결선을 형성하기 위한 추가 방법(additive method)을 허용하는 한편, 이는 또한 유전체 또는 금속이 상이한 임피던스들인 상호 연결을 형성하도록 제거되는 차감 기법(subtractive techniques)도 허용한다. 예를 들어, 하나 또는 복수의 다이가 채워진 패키지는 모든 패키지 및 디바이스 패드들의 상호 연결에 맞게 와이어 본딩될 수 있다. 다이 패키지의 제조에 대한 단계들 및 구조들을 도시하는 도 5에 도시된 바와 같이, 유전체 코팅(200)이 와이어본드 금속 도전체(202) 위에서 두께(X-A)로 적층될 수 있고(단계 A), 여기서 A는 보조 상호 연결 임피던스(secondary interconnect impedance)에 요구되는 유전체의 두께이다. 보조 임피던스 와이어본드 유전체는, 예를 들어, 에칭 단계에 의해, 제거될 수 있고(단계 B), 이어서 제2 코팅(204) 적층이 수행되고(단계 C), 이어서 두 상호 연결들의 금속화(206)가 수행된다(단계 D). 이러한 차감 프로세스는 두 개의 상이한 임피던스들을 갖는 와이어본드들을 생성할 것이다.

[0027] 도 6과 관련하여 도시된 실시예에서, 잘 형성되며 조절된 연결선 전기 특성들을 갖는 유전체 및 금속 코팅된 연결선들(212, 214)을 포함하는 볼 그리드 어레이(Ball Grid Array, "BGA") 패키지가 기술된다.

[0028] BGA는 집적 회로들에 대해 널리 사용되는 표면 실장 패키징(surface mounting packaging)이며, 전반적으로 듀얼 인라인(dual in-line), 리드프레임, 또는 다른 평면 패키지에 비하여 더 많은 상호 연결 핀들(pins)을 제공하고, 이는 BGA의 전체 하부 표면이 연결 패드들을 위해 사용될 수 있기 때문이다. 많은 유형의 BGA 패키지들에서, 다이(216)는 연결 패드들에 연결되는 갈 수 있는 비아들(tillable vias)(220)을 갖는 기판(218)에 부착된다. 와이어본드들(212, 214)은 상부 측 다이(216)를 패드들/비아들(220)에 연결하도록 사용될 수 있고, 그 결과 기판의 상부 측으로부터 하부로 전기적 연결을 제공한다. BGA 패키지에서, 솔더(solder)(222)의 볼들(ball s)은 패키지의 하부에 부착되고, 인쇄 회로 기판 또는 다른 기판에 대한 솔더링까지 점착성 플럭스(tacky flux)에 의해 제 위치에서 유지된다. 본 명세서에서 기술된 바와 같이, 종래의 BGA 패키지들의 와이어본드들은 유전체 층 및 외부 접지 연결가능 금속 층을 갖는 개선된 연결선들로 교체될 수 있다. 연결선들은 내부 코어 및 외부 금속 층 상에서 변하는 유전체 두께를 가질 수 있을 뿐만 아니라 특정 임피던스들을 갖도록 선택적으로 최적화되며, 이는 부분적으로 유전체 층 두께를 기초로 상이하거나 또는 잘 매칭되도록(well-matched) 선택될 수 있다. 도 6에 도시된 바와 같이, 두 긴 연결선(212) 및 짧은 연결선(214)이 지지된다.

[0029] 더욱 상세하게, 개선된 BGA 패키지의 조립은 기판 내의 비아에 인접하게 및 그 주변에 형성된 연결 패드들 지지하는 기판에 대한 다이의 페이스 업(face up) 부착을 요구할 수 있다. 이러한 조립은 각각의 요구되는 상호 연결에 적합하게 와이어본딩되고, 이대 와이어본드는 기판 상의 연결 패드 및 다이 상의 연결 패드 사이에 형성된다. 저주파 및 전력 입력들은 저주파 신호 연결선들에 연결되는 반면, 고주파 입력들 및 출력들은 고주파 신호 연결선들에 연결된다. 몇몇 실시예들에서, 저주파 및 전력 입력들은 고주파 신호 연결선들과 상이한 두께를 가질 수 있다. 이어, 조립에서 임의의 본질적으로 컨포멀한(conformal) 유전체 재료의 코팅이 일어난다. 그 낮은 비용, 진공 적층의 용이성, 및 우수한 성능 특성 때문에, 파릴렌이 사용될 수 있다. 리드프레임 부착 지점에 가까운 유전체 층의 작은 부분은, 접지 접촉 지점 또는 접지 차폐 층으로의 전기적인 연결을 형성하기 위하여 에칭, 열적 분해, 또는 레이저 제거에 의해 선택적으로 제거될 수 있다. 유사하게, 유전체 층의 작은 부분이, 접

지 연결들을 허용하도록 다이 연결 패드들의 인근에서 제거된다. 본 구조 내에서 접지원에 대한 연결은 유전체 층의 상부의 위의 금속화된 층의 적용으로 이어진다. 바람직한 금속 층의 두께는 표피 깊이(skin depth) 및 DC 저항 문제를 고려하여 선택되어야 하며, 주로 은, 구리 또는 금과 같은 우수한 전기적 도전체로 구성되어야 한다. 대부분의 응용들에 대하여, 1 마이크로(micron)인 코팅 두께가 기능성을 위해 적당하나, 더 두꺼운 코팅은 연결선들 사이의 크로스 토크(cross-talk)를 최소화시킬 수 있다. 이러한 코팅들은 리소그래피(lithography) 또는 다른 마스크 방법들, 및 도금(plating) 또는 다른 선택적인 적층 방법들의 조합을 통하여 정해진 영역들 내에 추가될 수 있다. 패키지는 오버몰드(overmold) 또는 덮개(lid)를 다이의 위에 위치시킴으로써 완료될 수 있고, 이어서, 다이싱(dicing)(싱귤레이션(singulation)) 및 테스트가 이어진다.

[0030] 대안적으로, 도 7과 관련하여 도시된 실시예에서, 다이로부터 리드프레임으로 연장하는 와이어 본드들을 포함하는 저비용인 리드프레임 기반 다이 패키지(300)가 2차원적으로 배열된 각각의 패키지 위치들 및 외부 프레임 부분을 포함하는 리드프레임 스트립(strip)을 형성함으로써 제조될 수 있다. 리드프레임의 제조는 종래의 것이며, 에칭, 스탬핑(stamping), 또는 전착(electrodeposition)을 통해 분리된 연결선들을 형성하는 것을 포함할 수 있다. 리드프레임 스트립은, 이에 한정되는 것은 아니나, 사출 성형(injection molding) 또는 트랜스퍼 성형(transfer molding) 장치를 포함하는 몰드(mold) 내에서 위치될 수 있다. 적절한 유전체 재료, 바람직하게 상업적으로 가용한 에폭시 몰드 화합물과 같은 플라스틱이 리드프레임/몰드 재료 복합 구조를 달성하기 위하여 몰드 내부로 사출되거나, 펴핑되거나 또는 아니면 전달된다. 몰드 재료의 특성들이 그 유전 상수, 손실 정접(loss tangent), 및 전기적으로 분산 특성은 물론 그 온도, 수분, 및 다른 기계적 성능 속성들에 있어서 중요하다.

[0031] 야기되는 복합 리드프레임 스트립 상의 각각의 패키지 위치는 이형 재료(mold release material) 및/또는 몰드 플래시(mold-flash)로 세정되고, 및 리드프레임의 노출된 금속 부분들의 위에서 금속 마감재(metal finish)의 적층을 위하여 준비된다. 이는 침지 또는 전기도금과 같은 도금 기법(plating techniques)을 통해 달성될 수 있고, 금속들은 부식 억제 및 용이한 와이어 본딩을 위해 선택될 수 있다. 그러한 마감의 예시는 니켈(보호를 위해)로 이루어진 얇은 층이며 이어서 금(보호 및 와이어본딩 능력이 추가됨)으로 이루어진 층이다. 야기되는 성형된 리드프레임 스트립의 각각의 패키지 위치는 이어 요구되는 다이로 채워지고, 이들은 베이스(base)에 부착되고, 이때 다이 부착 재료는 특정항 패키징 응용을 위한 기계적 및 열적 특성들에 대해 선택된다. 야기되는 조립체는 이어 각각의 요구되는 상호 연결에 맞게 와이어본딩되고, 이때 와이어본드는 리드프레임 상의 연결선 및 다이 상의 연결 패드 사이에 형성된다. 저주파 및 전력 입력들은 저주파 신호 연결선들에 연결되는 한편, 고주파 입력들 및 출력들은 고주파 신호 연결선들에 연결된다. 몇몇 실시예들에서, 저주파 및 전력 입력들은 고주파 신호 연결선들과 상이한 두께를 가질 수 있다.

[0032] 앞서 기술한 BGA 패키지(210)와 유사하게, 채워지는 리드프레임 스트립은 이에 파릴렌을 포함하는 임의의 본질적으로 견고한 유전체 금속으로 코팅되어진다. 파릴렌의 경우에, PCB에 종국적으로 부착될 연결선들의 영역 상으로 적층되는 것을 방지하기 위하여, 패키지들의 하부를 아크릴 접착제를 갖는 진공 호환성인 폴리이미드와 같은 테이프 또는 유사한 재료로 마스크하는 것이 바람직할 수 있다. 이는 후속 단계에서 더 쉽게 솔더링하는 것을 용이하게 할 것이다. 리드프레임 접착 지점에 가까운 유전체 층의 작은 부분은, 접지 접촉 지점 또는 접지 차폐 층으로의 전기적인 연결을 형성하기 위해, 에칭, 열 분해, 또는 레이저 제거에 의해 선택적으로 제거된다. 유사하게, 유전체 층의 작은 부분이 접지 연결들을 허용하기 위해 다이 연결 패드들의 인근에서 제거된다. 본 구조 내에서 접지원에 대한 연결은 유전체 층의 상부의 위의 금속화된 층의 적용으로 이어진다. 바람직한 금속 층의 두께는 표피 깊이(skin depth) 및 DC 저항 문제를 고려하여 선택되어야 하며, 주로 은, 구리 또는 금과 같은 우수한 전기적 도전체로 구성되어야 한다. 대부분의 응용들에 대하여, 1 마이크로(micron)인 코팅 두께가 기능성을 위해 적당하나, 더 두꺼운 코팅은 연결선들 사이의 크로스 토크(cross-talk)를 최소화시킬 수 있다. 이러한 코팅들은 리소그래피(lithography) 또는 다른 마스크 방법들, 및 도금(plating) 또는 다른 선택적인 적층 방법들의 조합을 통하여 정해진 영역들 내에 추가될 수 있다. 패키지는 오버몰드(overmold) 또는 덮개(lid)를 다이의 위에 위치시킴으로써 완료될 수 있고, 이어서, 다이싱(dicing)(싱귤레이션(singulation)) 및 테스트가 이어진다.

[0033] 특히 본 발명은 다이 패키지에 관한 것으로, 다이 패키지는 복수의 연결 패드들, 복수의 연결 요소들을 지지하는 다이 기판, 및 제1 코어 직경을 갖는 제1 금속 코어, 상기 제1 금속 코어를 둘러싸며 그 길이를 따라 변하는 제1 유전체 두께를 갖는 유전체 층을 갖는 제1 연결선을 포함한다.

[0034] 또한, 본 발명은 다이 패키지에 관한 것으로, 다이 패키지는 복수의 연결 패드들, 복수의 연결 요소들을 지지하는 다이 기판, 제1 코어 직경을 갖는 제1 금속 코어, 상기 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 유전

체 층, 및 상기 유전체 층을 적어도 부분적으로 둘러싸는 외부 금속 층을 갖는 제1 연결선을 포함한다.

[0035] 다이 패키지는 BGA 패키지 또는 리드프레임 패키지의 적어도 일부일 수 있다.


[0036] 또한, 본 발명은 다이 패키지에 관한 것으로, 다이 패키지는 복수의 연결 패드들, 복수의 연결 요소들을 지지하는 다이 기판, 및 제1 코어 직경을 갖는 제1 금속 코어, 상기 제1 금속 코어를 둘러싸며 제1 유전체 두께를 갖는 유전체 층 및 상기 유전체 층을 적어도 부분적으로 둘러싸는 외부 금속 층을 갖는 제1 연결선을 포함한다.

[0037] 또한, 본 발명은 소자 블록에 관한 것으로, 소자 블록은 복수의 연결 요소들을 지지하는 다이 기판, 제1 코어 직경을 갖는 제1 금속 코어, 및 상기 제1 금속 코어를 둘러싸는 유전체 층 또는 상기 유전체 층을 적어도 부분적으로 둘러싸는 외부 금속 층, 또는 상기 유전체 층과 상기 외부 금속 층 모두를 갖는 제1 연결선을 포함하고, 전기적 응답의 섭동을 생성한다.


[0038] 상기 소자 블록에서, 응답 섭동은 전기적인 딜레이, 커플링 및/또는 필터 특성일 수 있다.

도면


도면1




도면2




도면3




도면4



도면5



도면6



도면7

