

(19)日本国特許庁(JP)

(12)公開特許公報(A)

(11)公開番号

特開2024-111156
(P2024-111156A)

(43)公開日 令和6年8月16日(2024.8.16)

(51)国際特許分類 F I
 G 0 2 F 1/1368(2006.01) G 0 2 F 1/1368
 G 0 2 F 1/1343(2006.01) G 0 2 F 1/1343

審査請求 有 請求項の数 5 O L (全75頁)

(21)出願番号	特願2024-98709(P2024-98709)	(71)出願人	000153878
(22)出願日	令和6年6月19日(2024.6.19)		株式会社半導体エネルギー研究所
(62)分割の表示	特願2023-114395(P2023-114395)	(72)発明者	久保田 大介
)の分割		神奈川県厚木市長谷398番地 株式会
原出願日	平成26年9月5日(2014.9.5)		社半導体エネルギー研究所内
(31)優先権主張番号	特願2013-190864(P2013-190864)	(72)発明者	初見 亮
(32)優先日	平成25年9月13日(2013.9.13)		神奈川県厚木市長谷398番地 株式会
(33)優先権主張国・地域又は機関	日本国(JP)		社半導体エネルギー研究所内
(31)優先権主張番号	特願2013-249904(P2013-249904)		
(32)優先日	平成25年12月3日(2013.12.3)		
(33)優先権主張国・地域又は機関	日本国(JP)		
(31)優先権主張番号	特願2014-47241(P2014-47241)		
(32)優先日	平成26年3月11日(2014.3.11)		
	最終頁に続く		


(54)【発明の名称】 液晶表示装置

(57)【要約】


【課題】表示品質の優れた表示装置を提供する。

【解決手段】画素において、信号線、走査線、トランジスタ、画素電極、及びコモン電極を有する表示装置において、信号線と重なる領域の延伸方向と、画素電極と重なる延伸方向が、平面形状において異なり、且つ該延伸方向が信号線と画素電極の間で交差する形状のコモン電極を有する。画素の透過率の変化を抑制することが可能であり、ちらつきを抑制することができる。

【選択図】図1



10



20

【特許請求の範囲】

【請求項 1】

マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、前記画素部は、走査線としての機能と、トランジスタのゲート電極としての機能とを有する第 1 の導電膜と、

前記第 1 の導電膜と重なる領域を有し、且つ前記トランジスタのチャンネル形成領域を有する半導体膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第 2 の導電膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第 3 の導電膜と、

前記第 2 の導電膜と電氣的に接続され、且つ画素電極としての機能を有する第 4 の導電膜と、

前記第 4 の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第 5 の導電膜と、

前記第 5 の導電膜と電氣的に接続された第 6 の導電膜と、を有し、

平面視において、前記第 1 の導電膜は、第 1 の方向に延在する領域を有し、

平面視において、前記第 3 の導電膜は、前記第 1 の方向と交差する第 2 の方向に延在する領域を有し、

平面視において、前記第 6 の導電膜は、前記第 2 の方向に延在する領域を有し、且つ前記第 1 の導電膜と交差する領域を有し、

前記第 3 の導電膜は、前記第 1 の導電膜と交差する領域を有し、且つ前記チャンネル形成領域との重なりを有さず、

前記第 3 の導電膜は、開口部を有し、

前記開口部は、第 1 の方向に延伸する第 1 の部分と、前記第 1 の方向と交差する第 2 の方向に延伸する第 2 の部分と、を有し、

平面視において、前記開口部の第 1 の部分の少なくとも一部と、前記開口部の第 2 の部分の少なくとも一部とは、前記第 3 の導電膜の端部と、前記第 3 の導電膜の前記端部と対向する前記第 4 の導電膜の端部との間の領域に位置する、液晶表示装置。

【請求項 2】

マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、前記画素部は、

走査線としての機能と、トランジスタのゲート電極としての機能とを有する第 1 の導電膜と、

前記第 1 の導電膜と重なる領域を有し、且つ前記トランジスタのチャンネル形成領域を有する半導体膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第 2 の導電膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第 3 の導電膜と、

前記第 2 の導電膜と電氣的に接続され、且つ画素電極としての機能を有する第 4 の導電膜と、

前記第 4 の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第 5 の導電膜と、

前記第 5 の導電膜と電氣的に接続された第 6 の導電膜と、を有し、

平面視において、前記第 1 の導電膜は、第 1 の方向に延在する領域を有し、

平面視において、前記第 3 の導電膜は、前記第 1 の方向と交差する第 2 の方向に延在する領域を有し、

平面視において、前記第 6 の導電膜は、前記第 2 の方向に延在する領域を有し、且つ前

記第 1 の導電膜と交差する領域を有し、

前記第 3 の導電膜は、前記第 1 の導電膜と交差する領域を有し、且つ前記チャンネル形成領域との重なりを有さず、

前記第 3 の導電膜は、開口部を有し、

前記開口部は、第 1 の方向に延伸する第 1 の部分と、前記第 1 の方向と交差する第 2 の方向に延伸する第 2 の部分と、を有し、

平面視において、前記開口部の第 1 の部分の少なくとも一部と、前記開口部の第 2 の部分の少なくとも一部とは、前記第 3 の導電膜の端部と、前記第 3 の導電膜の前記端部と対向する前記第 4 の導電膜の端部との間の領域に位置し、

前記画素部の平面視において、前記第 6 の導電膜の前記第 1 の方向における幅は、前記第 3 の導電膜の前記第 1 の方向における幅よりも大きい、液晶表示装置。

10

【請求項 3】

マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、前記画素部は、

走査線としての機能と、トランジスタのゲート電極としての機能とを有する第 1 の導電膜と、

前記第 1 の導電膜と重なる領域を有し、且つ前記トランジスタのチャンネル形成領域を有する半導体膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第 2 の導電膜と、

20

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第 3 の導電膜と、

前記第 2 の導電膜と電氣的に接続され、且つ画素電極としての機能を有する第 4 の導電膜と、

前記第 4 の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第 5 の導電膜と、

前記第 5 の導電膜と電氣的に接続された第 6 の導電膜と、を有し、

平面視において、前記第 1 の導電膜は、第 1 の方向に延在する領域を有し、

平面視において、前記第 3 の導電膜は、前記第 1 の方向と交差する第 2 の方向に延在する領域を有し、

30

平面視において、前記第 6 の導電膜は、前記第 2 の方向に延在する領域を有し、且つ前記第 1 の導電膜と交差する領域を有し、

前記第 3 の導電膜は、前記第 1 の導電膜と交差する領域を有し、且つ前記チャンネル形成領域との重なりを有さず、

前記第 3 の導電膜は、開口部を有し、

前記開口部は、第 1 の方向に延伸する第 1 の部分と、前記第 1 の方向と交差する第 2 の方向に延伸する第 2 の部分と、を有し、

平面視において、前記開口部の第 1 の部分の少なくとも一部と、前記開口部の第 2 の部分の少なくとも一部とは、前記第 3 の導電膜の端部と、前記第 3 の導電膜の前記端部と対向する前記第 4 の導電膜の端部との間の領域に位置し、

40

前記第 6 の導電膜は、配線としての機能を有し、

前記配線は、複数の画素列に一の割合で配置される、液晶表示装置。

【請求項 4】

マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、前記画素部は、

走査線としての機能と、トランジスタのゲート電極としての機能とを有する第 1 の導電膜と、

前記第 1 の導電膜と重なる領域を有し、且つ前記トランジスタのチャンネル形成領域を有する半導体膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びド

50

レイン電極の一方としての機能を有する第2の導電膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第3の導電膜と、

前記第2の導電膜と電氣的に接続され、且つ画素電極としての機能を有する第4の導電膜と、

前記第4の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第5の導電膜と、

前記第5の導電膜と電氣的に接続された第6の導電膜と、を有し、

平面視において、前記第1の導電膜は、第1の方向に延在する領域を有し、

平面視において、前記第3の導電膜は、前記第1の方向と交差する第2の方向に延在する領域を有し、 10

平面視において、前記第6の導電膜は、前記第2の方向に延在する領域を有し、且つ前記第1の導電膜と交差する領域を有し、

前記第3の導電膜は、前記第1の導電膜と交差する領域を有し、且つ前記チャンネル形成領域との重なりを有さず、

前記第3の導電膜は、開口部を有し、

前記開口部は、第1の方向に延伸する第1の部分と、前記第1の方向と交差する第2の方向に延伸する第2の部分と、を有し、

平面視において、前記開口部の第1の部分の少なくとも一部と、前記開口部の第2の部分の少なくとも一部とは、前記第3の導電膜の端部と、前記第3の導電膜の前記端部と対向する前記第4の導電膜の端部との間の領域に位置し、 20

前記画素部の平面視において、前記第6の導電膜の前記第1の方向における幅は、前記第3の導電膜の前記第1の方向における幅よりも大きく、

前記第6の導電膜は、配線としての機能を有し、

前記配線は、複数の画素列に一の割合で配置される、液晶表示装置。

【請求項5】

請求項1乃至3のいずれか一において、

前記第2の導電膜の下面と接する領域と、前記第3の導電膜の下面と接する領域と、前記第6の導電膜の下面と接する領域と、を有する絶縁膜を有し、

前記第2の導電膜と、前記第3の導電膜と、前記第4の導電膜とは、同じ材料を有する、液晶表示装置。 30

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。特に、本発明の一態様は、表示装置及びその作製方法に関する。

【背景技術】

【0002】

近年、液晶は多様なデバイスに利用されており、特に薄型、軽量の特徴を持つ液晶表示装置（液晶ディスプレイ）は、幅広い分野のディスプレイにおいて用いられている。

【0003】

液晶表示装置に含まれる液晶に電界を印加する方法として、縦電界方式または横電界方式がある。横電界方式の液晶表示パネルとしては、画素電極及びコモン電極が重ならず設けられるIPS（In-Plane Switching）モードと、絶縁膜を介して画素電極及びコモン電極が重なるFFS（Fringe Field Switching）モードとがある。

【0004】

10

20

30

40

50

FFSモードの液晶表示装置は、画素電極にスリット状の開口部を有し、該開口部において画素電極及びコモン電極の間で生じる電界を液晶に印加することで、液晶分子の配向を制御する。

【0005】

FFSモードの液晶表示装置は、高開口率であり、広い視野角を得ることができると共に画像コントラストを改善できるという効果があり、近年、多く用いられるようになってきている（特許文献1参照。）。

【0006】

また、表示装置では、1秒間に数十回表示される画像が切り換っている。1秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、非特許文献1、2では、LCDのリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。

10

【先行技術文献】

【特許文献】

【0007】

【特許文献1】特開2000-89255号公報

【非特許文献】

20

【0008】

【非特許文献1】S. Amano et al., "Low Power LC Display Using In-Ga-Zn-Oxide TFTs Based On Variable Frame Frequency", SID International Symposium Digest of Technical Papers, 2010, p. 626-629

【非特許文献2】R. Hatsumi et al., "Driving Method of FFS-Mode OS-LCD for Reducing Eye Strain", SID International Symposium Digest of Technical Papers, 2013, p. 338-341

30

【発明の概要】

【発明が解決しようとする課題】

【0009】

表示装置の一例である液晶表示装置においては、同一の画像を保持する期間中の画素の透過率の変化が少ないことが望ましい。電極間に蓄電された電荷容量を維持することで、表示素子に印加された電圧の変動を低減し、画素の透過率を維持することが可能である。

【0010】

さらに、リフレッシュレートを低減する駆動では、画素の透過率の変化が、同一画像における階調値のずれとして許容できる範囲よりも大きくなると、使用者が画像のちらつき（フリッカー）を知覚してしまう。即ち、表示装置の表示品質の低下を招く。

40

【0011】

そこで、本発明の一態様は、表示品質の優れた表示装置を提供する。または、本発明の一態様は、寄生容量による配線遅延が低減された表示装置を提供する。または、本発明の一態様は、光漏れが少なく、コントラストの優れた表示装置を提供する。または、本発明の一態様は、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供する。または、本発明の一態様は、消費電力が低減された表示装置を提供する。または、本発明の一態様は、電気特性の優れたトランジスタを有する表示装置を提供する。または、本発明の一態様は、新規な表示装置を提供する。または、本発明の一態様は、少ない工程数で、高開口率であり、広い視野角が得られる表示装置の作製方法を提供する。または、本発明の一態様は、新規な表示装置の作製方法を提供する。

50

【0012】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

【課題を解決するための手段】

【0013】

本発明の一態様は、画素において、信号線、走査線、トランジスタ、画素電極、及びコモン電極を有する表示装置において、信号線と重なる領域の延伸方向と、画素電極と重なる領域の延伸方向が、平面形状において異なり、且つ該延伸方向が信号線と画素電極の間で交差する形状のコモン電極を有することを特徴とする。

10

【0014】

コモン電極において、信号線と重なる領域の延伸方向と、画素電極と重なる領域の延伸方向とが異なり、且つ該延伸方向が信号線と画素電極の間で交差することで、信号線及びコモン電極の間で発生する電界方位と、画素電極及びコモン電極の間で発生する電界方位が交差する。この結果、信号線と重なる領域に設けられた第1の液晶分子の配向方向と、画素電極と重なる領域に設けられた第2の液晶分子の配向方向が異なるため、第2の液晶分子と、第1の液晶分子との配向は、互いに影響されにくい。

【0015】

信号線に異なる電圧が印加されると、電圧の印加ごとに、信号線と重なる領域に設けられた第1の液晶分子の配向方向は変化する。一方、一定電圧が印加された画素電極と重なる領域に設けられた第2の液晶分子は、第1の液晶分子の配向変化の影響を受けず、一定方向に配向する。この結果、画素の透過率の変化を抑制することが可能であり、ちらつきを抑制することができる。

20

【0016】

また、本発明の一態様は、絶縁表面に、信号線として機能する導電膜、走査線として機能する導電膜、トランジスタ、画素電極、及びコモン電極を有する。トランジスタは、信号線として機能する導電膜、走査線として機能する導電膜、及び画素電極と電気的に接続される。コモン電極は、信号線として機能する導電膜と重なる第1の領域と、画素電極と重なる第2の領域とを有する。第1の領域及び第2の領域は延伸方向が異なり、第1の領域及び第2の領域が成す角は、上面形状において第1の角度を有し、第1の領域、及び信号線として機能する導電膜の垂線が成す角は、上面形状において第2の角度を有する。第1の角度は、 90° より大きく 180° 未満であり、第2の角度は 0° より大きく 90° 未満であり、第1の角度及び第2の角度の和は、 135° より大きく 180° 未満である。

30

【0017】

なお、トランジスタ上の酸化物絶縁膜と、酸化物絶縁膜上に設けられる窒化物絶縁膜とを有し、酸化物絶縁膜は、画素電極の一部を露出する開口部を有してもよい。

【0018】

また、画素電極は、マトリクス状に設けられている。

40

【0019】

コモン電極は、走査線として機能する導電膜と平行または略平行な方向において、第1の領域及び第2の領域が交互に配置される。また、コモン電極は、走査線として機能する導電膜と交差し、且つ第1の領域または第2の領域と接続される領域を有してもよい。

【0020】

半導体膜及び画素電極は、ゲート絶縁膜と接する。また、半導体膜及び画素電極は、In-Ga酸化物膜、In-Zn酸化物膜、またはIn-M-Zn酸化物膜(MはAl、Ga、Y、Zr、Sn、La、Ce、またはNd)を有する。また、半導体膜及び画素電極は、第1の膜及び第2の膜を含む多層構造であり、第1の膜は、第2の膜と金属元素の原子数比が異なってもよい。

50

【発明の効果】

【0021】

本発明の一態様により、表示品質の優れた表示装置を提供することができる。または、本発明の一態様により、寄生容量による配線遅延が低減された表示装置を提供することができる。または、本発明の一態様により、光漏れが少なく、コントラストの優れた表示装置を提供することができる。または、本発明の一態様により、開口率が高く、且つ電荷容量を増大させることが可能な容量素子を有する表示装置を提供することができる。または、本発明の一態様により、消費電力が低減された表示装置を提供することができる。本発明の一態様により、電気特性の優れたトランジスタを有する表示装置を提供することができる。または、本発明の一態様により、少ない工程数で、高開口率であり、広い視野角が得られる表示装置を作製することができる。または、本発明の一態様により、新規な表示装置を提供することができる。なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

10

【図面の簡単な説明】

【0022】

【図1】表示装置の一形態を説明する断面図及び上面図である。

【図2】表示装置の一形態を説明する上面図である。

20

【図3】表示装置の一形態を説明する上面図である。

【図4】表示装置の一形態を説明する断面図である。

【図5】表示装置の一形態を説明するブロック図及び回路図である。

【図6】表示装置の一形態を説明する上面図である。

【図7】表示装置の一形態を説明する断面図である。

【図8】表示装置の一形態を説明する断面図である。

【図9】表示装置の一形態を説明する断面図である。

【図10】表示装置の作製方法の一形態を説明する断面図である。

【図11】表示装置の作製方法の一形態を説明する断面図である。

【図12】表示装置の作製方法の一形態を説明する断面図である。

30

【図13】表示装置の一形態を説明する上面図及び断面図である。

【図14】表示装置の一形態を説明する上面図である。

【図15】表示装置の一形態を説明する上面図である。

【図16】表示装置の一形態を説明する断面図である。

【図17】表示装置の駆動方法の一例を示す概念図である。

【図18】表示モジュールを説明する図である。

【図19】実施の形態に係る、電子機器の外観図を説明する図である。

【図20】試料1及び試料2の透過率を示す図である。

【図21】試料3の透過率を示す図である。

【図22】表示装置の一形態を説明する断面図である。

40

【図23】表示装置の一形態を説明する断面図である。

【図24】表示装置の一形態を説明する上面図である。

【図25】表示装置の一形態を説明する上面図である。

【図26】表示装置の一形態を説明する断面図である。

【図27】表示装置の作製方法の一形態を説明する断面図である。

【図28】表示装置の一形態を説明する上面図である。

【図29】素子基板におけるラビング角度と光漏れの関係を示す図である。

【図30】液晶表示装置の表示部を観察した結果を説明する図である。

【図31】計算に用いた画素の形状を説明する上面図及び計算結果を説明する図である。

【図32】計算に用いた画素の形状を説明する上面図及び計算結果を説明する図である。

50

- 【図 3 3】電圧 - 透過率特性を説明する図である。
- 【図 3 4】液晶表示装置が表示した画像を撮影した図である。
- 【図 3 5】透過率を測定した結果を説明する図である。
- 【図 3 6】導電率を測定した結果を説明する図である。
- 【図 3 7】抵抗率を測定した結果を説明する図である。
- 【図 3 8】導電率の温度依存性を説明する図。
- 【図 3 9】酸化物導電体膜の形成モデルを説明する図である。
- 【図 4 0】電圧 - 透過率特性の計算結果を説明する図である。
- 【図 4 1】トランジスタの断面 S T E M 像を説明する図である。
- 【図 4 2】トランジスタの電気特性を説明する図である。
- 【図 4 3】トランジスタの電気特性を説明する図である。
- 【図 4 4】I G Z O 膜の X R D 及び X R R の測定結果を説明する図である。
- 【発明を実施するための形態】

10

【 0 0 2 3 】

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は、以下に示す実施の形態及び実施例の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態及び実施例において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。

20

【 0 0 2 4 】

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

【 0 0 2 5 】

また、本明細書にて用いる第 1、第 2、第 3 などの用語は、構成要素の混同を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第 1 の」を「第 2 の」または「第 3 の」などと適宜置き換えて説明することができる。

【 0 0 2 6 】

また、「ソース」や「ドレイン」の機能は、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。

30

【 0 0 2 7 】

また、電圧とは 2 点間における電位差のことをいい、電位とはある一点における静電場の中にある単位電荷が持つ静電エネルギー（電気的な位置エネルギー）のことをいう。ただし、一般的に、ある一点における電位と基準となる電位（例えば接地電位）との電位差のことを、単に電位もしくは電圧と呼び、電位と電圧が同義語として用いられることが多い。このため、本明細書では特に指定する場合を除き、電位を電圧と読み替えてもよいし、電圧を電位と読み替えてもよいこととする。

40

【 0 0 2 8 】

なお、本明細書等において、「電氣的に接続」には、「何らかの電氣的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電氣的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電氣的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。

【 0 0 2 9 】

(実施の形態 1)

本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。

50

【 0 0 3 0 】

図 1 (A) は、 F F S モードの液晶表示装置に含まれる表示部の一画素 1 0 3 の上面図であり、図 1 (B) は図 1 (A) の一点鎖線 A - B の断面図である。また、図 1 (A) において、基板 1、絶縁膜 3、絶縁膜 8、絶縁膜 6 0、基板 6 1、遮光膜 6 2、着色膜 6 3、絶縁膜 6 4、絶縁膜 6 5、及び液晶層 6 6 を省略する。

【 0 0 3 1 】

図 1 に示すように、 F F S モードの液晶表示装置は、アクティブマトリクス型の液晶表示装置であり、表示部に設けられる画素 1 0 3 ごとにトランジスタ 1 0 2 及び画素電極 5 を有する。

【 0 0 3 2 】

図 1 (B) に示すように、液晶表示装置は、基板 1 上のトランジスタ 1 0 2 と、トランジスタ 1 0 2 に接続される画素電極 5 と、トランジスタ 1 0 2 及び画素電極 5 に接する絶縁膜 8 と、絶縁膜 8 に接するコモン電極 9 と、絶縁膜 8 及びコモン電極 9 に接し、且つ配向膜として機能する絶縁膜 6 0 と、を有する。

【 0 0 3 3 】

また、基板 6 1 に接する遮光膜 6 2 及び着色膜 6 3 と、基板 6 1、遮光膜 6 2、及び着色膜 6 3 に接する絶縁膜 6 4 と、絶縁膜 6 4 に接し、且つ配向膜として機能する絶縁膜 6 5 とを有する。また、絶縁膜 6 0 及び絶縁膜 6 5 の間に液晶層 6 6 を有する。なお、図示しないが、基板 1 及び基板 6 1 の外側に偏光板が設けられる。

【 0 0 3 4 】

トランジスタ 1 0 2 は、順スタガ型、逆スタガ型、コプレナー型等のトランジスタを適宜用いることができる。また、トランジスタ 1 0 2 は、半導体膜をゲート絶縁膜及びゲート電極でコの字型に囲う F i n 型のトランジスタを用いることができる。また、逆スタガ型の場合、チャンネルエッチ構造、チャンネル保護構造等を適宜用いることができる。

【 0 0 3 5 】

本実施の形態に示すトランジスタ 1 0 2 は、逆スタガ型であり、且つチャンネルエッチ構造のトランジスタである。トランジスタ 1 0 2 は、基板 1 上の、ゲート電極として機能する導電膜 2 と、基板 1 及び導電膜 2 上のゲート絶縁膜として機能する絶縁膜 3 と、絶縁膜 3 を介して導電膜 2 と重なる半導体膜 4 と、半導体膜 4 と接する導電膜 6 及び導電膜 7 と、を有する。なお、導電膜 2 は、ゲート電極と共に、走査線として機能する導電膜として機能する。即ち、ゲート電極は走査線の一部である。また、導電膜 6 は、ソース電極及びドレイン電極の一方と共に、信号線として機能する導電膜として機能する。即ち、ソース電極及びドレイン電極の一方は、信号線の一部である。また、導電膜 7 はソース電極及びドレイン電極の他方として機能する。これらのため、トランジスタ 1 0 2 は、走査線として機能する導電膜 2 及び信号線として機能する導電膜 6 と電氣的に接続される。なお、ここでは、導電膜 2 は、ゲート電極と共に走査線として機能するが、ゲート電極及び走査線を、別々に形成してもよい。また、導電層 6 は、ソース電極及びドレイン電極の一方、並びに信号線として機能するが、ソース電極及びドレイン電極の一方、並びに信号線を、別々に形成してもよい。

【 0 0 3 6 】

なお、トランジスタ 1 0 2 において、半導体膜 4 は、シリコン、シリコンゲルマニウム、酸化物半導体等の半導体材料を適宜用いることができる。また、半導体膜 4 は適宜、非晶質構造、微結晶構造、多結晶構造、単結晶構造等とすることができる。

【 0 0 3 7 】

また、ゲート絶縁膜として機能する絶縁膜 3 上に画素電極 5 を有する。画素電極は、導電膜 7 と接続される。すなわち、画素電極 5 はトランジスタ 1 0 2 と電氣的に接続される。

【 0 0 3 8 】

図 1 (A) に示すように、画素電極 5 は、画素 1 0 3 において、矩形状である。また、本実施の形態に示す表示装置は、アクティブマトリクス型の液晶表示装置であるため、画

10

20

30

40

50

素電極 5 がマトリクス状に配置される。画素電極 5 及びコモン電極 9 は透光性を有する膜で形成される。

【0039】

なお、画素電極 5 の形状は、矩形状に限定されず、画素 103 の形状に合わせて適切な形状とすることができる。なお、画素電極 5 は、画素 103 において、走査線として機能する導電膜 2 及び信号線として機能する導電膜 6 に囲まれる領域において、広く形成されることが好ましい。この結果、画素 103 における開口率を高めることができる。

【0040】

トランジスタ 102 及び画素電極 5 上に絶縁膜 8 を有する。ここでは、絶縁膜 8 として、トランジスタ 102 を覆い、且つ画素電極 5 の一部を露出する開口部（図 1（A）に示す一点鎖線 10）を有する絶縁膜 8a と、絶縁膜 8a 及び画素電極 5 上の絶縁膜 8b とを示す。なお、絶縁膜 8 として、絶縁膜 8a 及び絶縁膜 8b の代わりに、絶縁膜 8b のみを設けてもよく、または平坦性を有する絶縁膜を設けてもよい。

10

【0041】

コモン電極 9 の上面形状は、ジグザグ状であってもよい。また、コモン電極 9 において、ジグザグ状の繰り返し単位が繰り返す方向をコモン電極 9 の延伸方向とすると、信号線として機能する導電膜 6 の延伸方向とコモン電極 9 の延伸方向が交差する。

【0042】

また、コモン電極 9 の上面形状は、波状であってもよい。また、コモン電極 9 において、波状の繰り返し単位が繰り返す方向をコモン電極 9 の延伸方向とすると、信号線として機能する導電膜 6 の延伸方向とコモン電極 9 の延伸方向が交差する。

20

【0043】

コモン電極 9 の延伸方向及び信号線として機能する導電膜 6 の延伸方向が交差する角度は、 45° 以上 135° 以下が好ましい。上記範囲の角度で交差することで、ちらつきを低減することが可能である。

【0044】

また、一つの画素において、コモン電極 9 が縞状である。画素電極 5 に電圧が印加されると、画素電極 5 及びコモン電極 9 の間において、図 1（B）の破線矢印で示すように、放物線状の電界が発生する。この結果、液晶層 66 に含まれる液晶分子を配向させることができる。

30

【0045】

また、 m 行 n 列の画素に設けられる画素電極は、 n 列目の信号線として機能する導電膜、及び $n + 1$ 列目の信号線として機能する導電膜の間に配置する。該画素電極及び n 列目の信号線として機能する導電膜の間、並びに該画素電極及び $n + 1$ 列目の信号線として機能する導電膜の間、それぞれにおいてコモン電極 9 の屈曲点を有することが好ましい。この結果、コモン電極 9 が、各列における信号線として機能する導電膜 6 と交差する方向が、平行または略平行となる。また、各画素において、コモン電極 9 が、画素電極 5 と交差する方向が、平行または略平行となる。この結果、各画素におけるコモン電極 9 の形状が同じ形状または略同じ形状となるため、画素ごとにおける液晶分子の配向むらを低減することができる。

40

【0046】

ここで、コモン電極 9 の平面形状の詳細について、図 2（A）を用いて説明する。図 2 は、信号線として機能する導電膜 6 及び画素電極 5 の近傍における上面拡大図である。

【0047】

コモン電極 9 は、第 1 の領域 9a 及び第 2 の領域 9b を有する。一つの画素において第 1 の領域 9a 及び第 2 の領域 9b はそれぞれ複数設けられる。また、一つの画素において複数の第 1 の領域 9a は平行または略平行である。また、一つの画素において複数の第 2 の領域 9b は平行または略平行である。コモン電極 9 は、第 1 の領域 9a 及び第 2 の領域 9b が接続部 9c で接続している。第 1 の領域 9a の一部が、信号線として機能する導電膜 6 と重なり、第 2 の領域 9b の一部が画素電極 5 と重なる。また、平面形状において、

50

接続部 9 c が信号線として機能する導電膜 6 と画素電極 5 との間に位置する。なお、接続部 9 c は、画素電極 5 の端部及び信号線として機能する導電膜 6 の端部の一以上と重なってもよい。また、第 1 の領域 9 a 及び第 2 の領域 9 b が、信号線として機能する導電膜 6 と交差する方向に交互に配置されている。

【0048】

また、第 1 の領域 9 a は第 1 の方向 9 d に延伸し、第 2 の領域 9 b は第 2 の方向 9 e に延伸する。第 1 の方向 9 d 及び第 2 の方向 9 e は異なる方向であり、交差する。

【0049】

また、コモン電極 9 は、平面形状において、屈曲点 9 f が信号線として機能する導電膜 6 と画素電極 5 の間に位置する。なお、屈曲点 9 f は、画素電極 5 の端部及び信号線として機能する導電膜 6 の端部の一以上と重なってもよい。

10

【0050】

第 1 の領域 9 a 及び第 2 の領域 9 b がなす角度、すなわち第 1 の方向 9 d 及び第 2 の方向 9 e のなす角度、さらに言い換えると屈曲点 9 f の角度 θ_1 は、 90° より大きく 180° 未満、好ましく 135° より大きく 180° 未満である。

【0051】

また、第 1 の領域 9 a と信号線として機能する導電膜 6 の垂線（図 2（A）において破線で示す。）とのなす角度、すなわち第 1 の領域 9 a の延伸方向と信号線として機能する導電膜 6 の垂線とのなす角度、さらに言い換えると、屈曲点 9 f での第 1 の領域 9 a と信号線として機能する導電膜 6 の垂線とのなす角度 θ_2 は、 0° より大きく 90° 未満、好ましくは 0° より大きく 45° 未満である。

20

【0052】

角度 θ_1 及び θ_2 を上記範囲とすることで、第 1 の領域 9 a に設けられる液晶分子と、第 2 の領域 9 b に設けられる液晶分子のそれぞれの電圧印加時の配向方向を異ならせることが可能である。配向方向が異なることで、配線電位により生じた第 1 の領域 9 a の配向状態と、第 2 の領域 9 b に生じた配向状態が影響しにくくなる。即ち、第 2 の領域 9 b に生じた配向状態は、配線電位により生じた第 1 の領域 9 a の配向状態の影響を受けにくい。従って信号線として機能する導電膜 6 及びコモン電極 9 の間で発生する電界の影響を、画素電極 5 が受けにくくすることが可能であり、ちらつきの抑制効果が得られる。

【0053】

コモン電極 9 を縞状とし、且つ角度 θ_2 を上記範囲とすることで、信号線として機能する導電膜 6 と交差する方向に、コモン電極 9 が延伸する。よって、信号線として機能する導電膜 6 と重なる面積が低減され、コモン電極 9 と導電膜 7 との間の寄生容量を低減することができる。また、 θ_2 を 45° 以上とすると、コモン電極 9 の幅が狭くなり、コモン電極 9 の抵抗が高まるため、 θ_2 は 45° 未満であるとより好ましい。

30

【0054】

また、角度 θ_1 及び角度 θ_2 の和は 135° 以上 180° 未満である。

【0055】

角度 θ_1 及び角度 θ_2 の和を上記範囲とすることで、コモン電極 9 の第 1 の領域 9 a は、各列における信号線として機能する導電膜 6 と交差する方向が平行または略平行となる。また、各画素において、コモン電極 9 の第 2 の領域 9 b は、画素電極 5 と交差する方向が平行または略平行となる。この結果、各画素におけるコモン電極 9 の形状が同じ形状となるため、画素ごとにおける液晶分子の配向むらを低減することができる。

40

【0056】

なお、画素電極 5 及びコモン電極 9 が重なる領域において、画素電極 5、絶縁膜 8 b、及びコモン電極 9 が容量素子として機能する。画素電極 5 及びコモン電極 9 は透光性を有する膜で形成されるため、開口率が高まるとともに、容量素子に蓄積される電荷容量を高めることができる。また、画素電極 5 及びコモン電極 9 の間の絶縁膜 8 b を比誘電率の高い材料を用いて形成することで、容量素子において、大きな電荷容量を蓄積させることが可能である。比誘電率の高い材料としては、窒化シリコン、酸化アルミニウム、酸化ガリ

50

ウム、酸化イットリウム、酸化ハフニウム、ハフニウムシリケート (HfSiO_x)、窒素が添加されたハフニウムシリケート ($\text{HfSi}_x\text{O}_y\text{N}_z$)、窒素が添加されたハフニウムアルミネート ($\text{HfAl}_x\text{O}_y\text{N}_z$) 等がある。

【0057】

遮光膜 62 は、ブラックマトリクスとして機能する。着色膜 63 は、カラーフィルタとして機能する。なお、着色膜 63 は、必ずしも設ける必要はなく、例えば、液晶表示装置が白黒表示の場合は、着色膜 63 を設けない構成としてもよい。

【0058】

着色膜 63 としては、特定の波長帯域の光を透過する着色膜であればよく、例えば、赤色の波長帯域の光を透過する赤色 (R) の膜、緑色の波長帯域の光を透過する緑色 (G) の膜、青色の波長帯域の光を透過する青色 (B) の膜などを用いることができる。

10

【0059】

遮光膜 62 としては、特定の波長帯域の光を遮光する機能を有していればよく、金属膜または黒色顔料等を含んだ有機絶縁膜などを用いることができる。

【0060】

絶縁膜 65 は、平坦化層としての機能、または着色膜 63 が含有しうる不純物を液晶素子側へ拡散するのを抑制する機能を有する。

【0061】

なお、図示しないが、基板 1 及び基板 61 の間には、シール材が設けられており、基板 1、基板 61、及びシール材により液晶層 66 を封止している。また、絶縁膜 60 及び絶縁膜 64 の間に液晶層 66 の厚さ (セルギャップともいう) を維持するスペーサを設けてもよい。

20

【0062】

次に、本実施の形態に示す液晶表示装置の駆動方法について、図 2 を用いて説明する。

【0063】

各画素において、初期状態を黒表示とし、画素電極に電圧を印加することで白表示とする画素における表示素子の駆動方法、すなわちノーマリー・ブラックモードの表示素子の駆動方法について説明する。なお、ここで、表示素子とは、画素電極 5、コモン電極 9、及び液晶層 66 に含まれる液晶分子のことをいう。なお、本実施の形態では、ノーマリー・ブラックモードの駆動方法を用いて説明するが、適宜ノーマリー・ホワイトモードの駆動方法を用いることもできる。

30

【0064】

なお、黒表示の場合は、トランジスタをオン状態とする電圧を走査線として機能する導電膜に印加し、信号線として機能する導電膜及びコモン電極に 0V 印加する。この結果、画素電極に 0V 印加される。すなわち、画素電極及びコモン電極の間に電界が発生せず、液晶分子は動作しない。

【0065】

白表示の場合は、トランジスタをオン状態とする電圧を走査線として機能する導電膜に印加し、信号線として機能する導電膜に液晶分子を動作させる電圧、たとえば 6V 印加し、コモン電極に 0V 印加する。この結果、画素電極に 6V 印加される。すなわち、画素電極及びコモン電極の間に電界が発生し、液晶分子が動作する。

40

【0066】

また、ここでは、ネガ型の液晶材料を用いて説明するため、初期状態において、液晶分子は信号線として機能する導電膜と平行または略平行な方向に配向させる。このように、初期状態における液晶分子の配向を初期配向という。また、画素電極及びコモン電極間に電圧を印加することで、基板に対して平行な面内において、液晶分子を回転動作させる。なお、本実施の形態では、ネガ型の液晶材料を用いて説明するが、適宜ポジ型の液晶材料を用いることもできる。

【0067】

また、図 1 (B) に示す基板 1 及び基板 61 の外側に偏光板が設けられる。基板 1 の外

50

側に設けられる偏光板に含まれる偏光子と、基板 6 1 の外側に設けられる偏光板に含まれる偏光子が互いに直交するように配置されたクロスニコルである。このため、走査線として機能する導電膜 2 及び信号線として機能する導電膜 6 と平行な方向に、液晶分子が配向すると、偏光板において光が吸収され、黒表示となる。なお、本実施の形態では、クロスニコルの偏光板を用いて説明するが、適宜パラレルニコルの偏光板を用いることもできる。

【 0 0 6 8 】

ここで、画素電極 5 及びコモン電極 9 に異なる電圧を印加した場合、信号線として機能する導電膜 6 とコモン電極 9 との間、及び画素電極 5 とコモン電極 9 との間に生じる電界について説明する。コモン電極 9 の第 1 の領域 9 a においては、信号線として機能する導電膜 6 とコモン電極 9 との間に、図 2 (B) の破線矢印に示す電界 F 1 a が発生し、コモン電極 9 の第 2 の領域 9 b においては、画素電極 5 とコモン電極 9 との間に、破線矢印に示す電界 F 1 b が発生する。

10

【 0 0 6 9 】

電界 F 1 a 及び電界 F 1 b の方位が異なる。すなわち、第 1 の領域 9 a 及び第 2 の領域 9 b において電界方位のずれが生じ、さらに、該電界方位のずれが大きい。この結果、第 1 の領域 9 a における液晶分子の配向と、第 2 の領域 9 b における液晶分子の配向は、互いに影響されにくい。

【 0 0 7 0 】

一般に、リフレッシュレートが低い液晶表示装置において、保持期間及びリフレッシュ期間を有する。ここでは、図 2 (D) を用いて説明する。保持期間は、信号線として機能する導電膜 6 に 0 V または任意の固定の電位を印加し、画素電極 5 の電位を保持する期間である。リフレッシュ期間は、信号線として機能する導電膜 6 に書き込み電圧を印加し、画素電極 5 の電位を書き換える (リフレッシュする) 期間である。このようにリフレッシュ期間と保持期間では、信号線として機能する導電膜 6 にそれぞれ異なる電圧が印加される。従って、信号線として機能する導電膜 6 近傍の液晶分子の配向は、リフレッシュ期間と保持期間において異なる。このため、隣接する画素に設けられた画素電極 5 とコモン電極 9 との間で生じる電界により発生した第 2 の領域 9 b の液晶分子の配向状態は、リフレッシュ期間と保持期間において、信号線として機能する導電膜 6 近傍の液晶分子から、異なる影響を受ける。この結果、画素の透過率が変化し、ちらつきが生じる。

20

30

【 0 0 7 1 】

しかしながら、本実施の形態に示す形状のコモン電極を用いることで、図 2 (B) に示すように、第 1 の領域 9 a 及び第 2 の領域 9 b において電界方位のずれが生じるため、信号線として機能する導電膜 6 近傍の液晶分子の配向状態と、隣接する画素に設けられた画素電極 5 とコモン電極 9 との間で生じる電界により生じた画素電極 5 近傍の液晶分子の配向状態は、互いに影響されにくい。この結果、画素の透過率の変化が抑制される。この結果、画像のちらつきを低減することが可能である。

【 0 0 7 2 】

ここで、比較例として、図 2 (C) に、コモン電極 6 9 において、信号線として機能する導電膜 6 と重なる領域では、導電膜 7 の垂線 (図 2 (C) において破線で示す。) と平行に延伸する例を示す。また、コモン電極 6 9 において、画素電極 5 と重なる領域は導電膜 7 の垂線と所定の角度を有する。なお、コモン電極 6 9 において、画素電極 5 と重なる領域は導電膜 7 の垂線と平行であってもよい。

40

【 0 0 7 3 】

ここで、図 2 (C) に示す画素電極 5 及びコモン電極 6 9 に異なる電圧を印加した場合、画素電極 5 及びコモン電極 6 9 の間に生じる電界について、図 2 (D) を用いて説明する。コモン電極 6 9 において、信号線として機能する導電膜 6 と重なる領域では、信号線として機能する導電膜 6 とコモン電極 6 9 の間に、図 2 (D) の破線矢印に示す電界 F 2 a が発生し、画素電極 5 と重なる領域では、画素電極 5 とコモン電極 6 9 の間に、破線矢印に示す電界 F 2 b が発生する。

50

【0074】

電界 F 2 a 及び電界 F 2 b の方位が異なるが、該電界方位のずれが小さい。この結果、信号線として機能する導電膜 6 と重なる領域における液晶分子は、信号線として機能する導電膜及び隣接する画素の画素電極の電圧の影響を受けやすく、また、モノドメインとなってしまう。この結果、画像のちらつきが発生してしまう。特に、信号線とコモン電極が垂直に交差する場合、液晶分子の回転方向が規定されないため、画素電極近傍の液晶分子との配向状態は、信号線として機能する導電膜 6 近傍の液晶分子の影響を受けやすく、ちらつきを生じやすい。

【0075】

以上のことから、本実施の形態に示すコモン電極 9 のようにジグザグ状のコモン電極を有する表示装置は、ちらつきが少なく、表示品質の優れた表示装置である。 10

【0076】

次に、コモン電極 9 が縞状であることの効果について、図 3 を用いて説明する。

【0077】

図 3 は、F F S モードの液晶表示装置の画素部に含まれる画素の上面図であり、隣り合う 2 つの画素 1 0 3 a、1 0 3 b を示す。

【0078】

画素 1 0 3 a は、走査線として機能する導電膜 2、半導体膜 4 a、信号線として機能する導電膜 6 a、導電膜 7 a、画素電極 5 a、及びコモン電極 9 を有する。画素 1 0 3 b は、走査線として機能する導電膜 2、半導体膜 4 b、信号線として機能する導電膜 6 b、導電膜 7 b、画素電極 5 b、及びコモン電極 9 を有する。 20

【0079】

図 3 において、コモン電極 9 の上面形状は、ジグザグ状であり、且つ信号線として機能する導電膜 6 a、6 b と交差する方向に延伸している。すなわち、画素 1 0 3 a、1 0 3 b にまたがっている。

【0080】

また、図 3 (A) は初期状態 (黒表示) を示し、図 3 (B) は駆動状態を示す。

【0081】

図 3 (A) 及び図 3 (B) に示す画素 1 0 3 a、1 0 3 b は、コモン電極 9 が信号線として機能する導電膜 6 a、6 b と交差する方向に延伸するため、初期状態 (黒表示) では、液晶分子 L は、信号線として機能する導電膜 6 a、6 b と平行または略平行な方向に配向する。 30

【0082】

次に、図 3 (B) に示すように、画素 1 0 3 a を黒表示、画素 1 0 3 b を白表示とする場合について説明する。信号線として機能する導電膜 6 a 及びコモン電極 9 に 0 V 印加する。また、信号線として機能する導電膜 6 b に 6 V 印加する。この結果、画素 1 0 3 b において、画素電極 5 b に 6 V 印加され、信号線として機能する導電膜 6 b とコモン電極 9 の間に図 3 (B) の破線矢印に示す電界 F 1 a が発生し、画素電極 5 とコモン電極 9 の間に破線矢印に示す電界 F 1 b が発生する。また、該電界に合わせて液晶分子 L が配向する。ここでは、液晶分子 L が 4 5 ° 回転した状態を示す。 40

【0083】

なお、画素 1 0 3 a において、画素電極 5 a が 0 V であり、画素電極 5 a の近傍に設けられる信号線として機能する導電膜 6 b が 6 V である。しかしながら、信号線として機能する導電膜 6 b 及びコモン電極 9 が交差するため、画素電極 5 a 及び信号線として機能する導電膜 6 b の間に電界 F 3 が生じる。電界 F 3 は、液晶分子の初期配向と略垂直な方向である。ここでは、ネガ型液晶材料を用いているため、電界 F 3 が発生しても液晶分子 L が動作しにくく、チラツキを抑制することができる。

【0084】

以上のことから、本実施の形態に示すコモン電極を有する液晶表示装置において、信号線として機能する導電膜とコモン電極との間で生じる電界と、画素電極とコモン電極との 50

間で生じる電界との間で、方位ずれが生じ、且つそのずれの角度が大きい。このため、信号線として機能する導電膜の近傍に設けられた液晶分子は、隣接する画素の画素電極及び信号線として機能する導電膜の電圧の影響を受けにくく、液晶分子の配向乱れを低減することができる。

【0085】

また、リフレッシュレートが低い液晶表示装置において、保持期間であっても、信号線として機能する導電膜の近傍の液晶分子の配向は、隣接する画素に設けられた画素電極と共通電極との間で生じる電界の影響を受けにくい。この結果、保持期間において、画素の透過率を維持することが可能であり、ちらつきを低減することができる。

【0086】

また、信号線として機能する導電膜と交差する方向に延伸した共通電極を設けることで、光漏れが少なく、液晶表示装置のコントラストを高めることができる。

【0087】

また、本実施の形態に示す共通電極は、基板上において全面に形成されない。このため、信号線として機能する導電膜と重なる領域を減らすことが可能であり、信号線として機能する導電膜と共通電極の間に発生する寄生容量を低減することが可能である。この結果、大面積基板を用いて形成される表示装置において、配線遅延を低減することが可能である。

【0088】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせ用いることができる。

【0089】

<変形例1>

図1に示す液晶表示装置の変形例について、図4を用いて説明する。図4に示す液晶表示装置は、基板61において、導電膜67を有することを特徴とする。具体的には、絶縁膜64及び絶縁膜65の間に導電膜67を有する。

【0090】

導電膜67は、透光性を有する導電膜を用いて形成する。また、導電膜67は、共通電極9と同電位とすることが好ましい。すなわち、導電膜67は共通電位が印加されることが好ましい。

【0091】

導電膜6に液晶分子を駆動する電圧が印加された場合、導電膜6と共通電極9の間に電界が発生してしまう。該電界は縦電界である。FFSモードでは、横電界により基板平行方向において液晶分子が配向する。しかしながら、縦電界が生じると、この電界の影響を受け、導電膜6と共通電極9の間の液晶分子が、基板垂直方向に配向してしまい、ちらつきが生じる。

【0092】

しかしながら、液晶層66を介して共通電極9と対向する側に導電膜67を設け、共通電極9及び導電膜67を同電位とすることで、導電膜6と共通電極9の間における電界による液晶分子の、基板垂直方向の配向変化を抑制することが可能であり、該領域における液晶分子の配向状態が安定する。この結果、ちらつきを低減できる。

【0093】

<変形例2>

図6に示す共通電極29は、第1の領域と第2の領域が接続している。第1の領域は、縞状であり、ジグザグ状に屈曲しており、信号線として機能する導電膜21aの延伸方向と交差する領域である。第2の領域は、信号線として機能する導電膜21aと平行または略平行な方向に延伸している領域である。図6に示す共通電極29は、信号線として機能する導電膜21aと重ならないため、共通電極29の寄生容量を低減することができる。

【0094】

10

20

30

40

50

しかしながら、第2の領域は、表示領域として寄与しない。このため、画素103a、103b、103cの面積が狭くなり、開口率が低減する。

【0095】

そこで、図28に示すコモン電極29のように、第1の領域と接続される第2の領域を信号線として機能する導電膜21a上に設けることで、画素103d、103e、103fの面積を広くすることができる。なお、第2の領域は、信号線として機能する導電膜21aと平行または略平行な方向に延伸せず、導電膜21aの一部と重なる。よって、信号線として機能する導電膜21aとコモン電極29との間に発生する寄生容量を低減しつつ、画素の面積及び画素の開口率を低減することができる。なお、図28に示す画素において、開口率を50%以上、一例としては50.8%とすることができる。

10

【0096】

なお、図28に示すコモン電極29において、第2の領域は、規則的に第1の領域と結合しているが、ランダムに第1の領域と結合してもよい。

【0097】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせ用いることができる。

【0098】

(実施の形態2)

本実施の形態では、本発明の一態様である表示装置について、図面を用いて説明する。また、本実施の形態では、トランジスタに含まれる半導体膜として酸化物半導体膜を用いて説明する。

20

【0099】

図5(A)に示す表示装置は、画素部101と、走査線駆動回路104と、信号線駆動回路106と、各々が平行または略平行に配設され、且つ走査線駆動回路104によって電位が制御されるm本の走査線として機能する導電膜107と、各々が平行または略平行に配設され、且つ信号線駆動回路106によって電位が制御されるn本の信号線として機能する導電膜109と、を有する。さらに、画素部101はマトリクス状に配設された複数の画素103を有する。また、信号線として機能する導電膜109に沿って、各々が平行または略平行に配設されたコモン線115を有する。また、走査線駆動回路104及び信号線駆動回路106をまとめて駆動回路部という場合がある。

30

【0100】

各走査線として機能する導電膜107は、画素部101においてm行n列に配設された画素103のうち、いずれかの行に配設されたn個の画素103と電氣的に接続される。また、各信号線として機能する導電膜109は、m行n列に配設された画素103のうち、いずれかの列に配設されたm個の画素103に電氣的と接続される。m、nは、ともに1以上の整数である。また、各コモン線115は、m行n列に配設された画素103のうち、いずれかの列に配設されたm個の画素103と電氣的に接続される。

【0101】

図5(B)は、図5(A)に示す表示装置の画素103に用いることができる回路構成の一例を示している。

40

【0102】

図5(B)に示す画素103は、液晶素子121と、トランジスタ102と、容量素子105と、を有する。

【0103】

液晶素子121の一对の電極の一方は、トランジスタ102と接続し、電位は、画素103の仕様に応じて適宜設定される。液晶素子121の一对の電極の他方は、コモン線115と接続し、電位は共通の電位(コモン電位)が与えられる。液晶素子121は、トランジスタ102に書き込まれるデータにより、液晶分子の配向状態が制御される。

【0104】

なお、液晶素子121は、液晶分子の光学的変調作用によって光の透過または非透過を

50

制御する素子である。なお、液晶分子の光学的変調作用は、液晶分子にかかる電界（横方向の電界、縦方向の電界又は斜め方向の電界を含む）によって制御される。なお、液晶素子 121 としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。

【0105】

液晶素子 121 を有する表示装置の駆動方法としては、FFSモードを用いる。

【0106】

また、ブルー相（Blue Phase）を示す液晶材料とカイラル剤とを含む液晶組成物により液晶素子を構成してもよい。ブルー相を示す液晶は、応答速度が 1 msec 以下と短く、光学的等方性であるため、配向処理が不要であり、かつ視野角依存性が小さい。

10

【0107】

図5(B)に示す画素103の構成において、トランジスタ102のソース電極及びドレイン電極の一方は、信号線として機能する導電膜109に電氣的に接続され、他方は液晶素子121の一对の電極の他方に電氣的に接続される。また、トランジスタ102のゲート電極は、走査線として機能する導電膜107に電氣的に接続される。トランジスタ102は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。

【0108】

図5(B)に示す画素103の構成において、容量素子105の一对の電極の一方は、トランジスタ102に接続される。容量素子105の一对の電極他方は、コモン線115に電氣的に接続される。コモン線115の電位の値は、画素103の仕様に応じて適宜設定される。容量素子105は、書き込まれたデータを保持する保持容量としての機能を有する。なお、本実施の形態において、容量素子105の一对の電極の一方は、液晶素子121の一对の電極の一方の一部または全部である。また、容量素子105の一对の電極の他方は、液晶素子121の一对の電極の他方の一部または全部である。

20

【0109】

次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、複数の画素103a乃至103cの上面図を図6に示す。

【0110】

図6において、走査線として機能する導電膜13は、信号線として機能する導電膜に略直交する方向（図中左右方向）に延伸して設けられている。信号線として機能する導電膜21aは、走査線として機能する導電膜に略直交する方向（図中上下方向）に延伸して設けられている。なお、走査線として機能する導電膜13は、走査線駆動回路104（図5を参照。）と電氣的に接続されており、信号線として機能する導電膜21aは、信号線駆動回路106（図5を参照。）に電氣的に接続されている。

30

【0111】

トランジスタ102は、走査線として機能する導電膜及び信号線として機能する導電膜が交差する領域に設けられている。トランジスタ102は、ゲート電極として機能する導電膜13、ゲート絶縁膜（図6に図示せず。）、ゲート絶縁膜上に形成されたチャンネル領域が形成される酸化物半導体膜19a、ソース電極及びドレイン電極として機能する導電膜21a、21bにより構成される。なお、導電膜13は、走査線として機能する導電膜としても機能し、酸化物半導体膜19aと重畳する領域がトランジスタ102のゲート電極として機能する。また、導電膜21aは、信号線として機能する導電膜としても機能し、酸化物半導体膜19aと重畳する領域がトランジスタ102のソース電極またはドレイン電極として機能する。また、図6において、走査線として機能する導電膜は、上面形状において端部が酸化物半導体膜19aの端部より外側に位置する。このため、走査線として機能する導電膜はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜19aに光が照射されず、トランジスタの電気特性の変動を抑制することができる。

40

50

【0112】

また、導電膜21bは、画素電極19bと電氣的に接続されている。また、画素電極19b上において、絶縁膜を介してコモン電極29が設けられている。画素電極19b上に設けられる絶縁膜において、一点鎖線で示す開口部40が設けられている。開口部40において、画素電極19bは、窒化物絶縁膜(図6に図示せず。)と接する。

【0113】

コモン電極29は、信号線として機能する導電膜と交差する方向に延伸した縞状の領域(第1の領域)を有する。また、該縞状の領域(第1の領域)は、信号線として機能する導電膜と平行または略平行な方向に延伸した領域(第2の領域)と接続される。このため、画素において、縞状の領域(第1の領域)を有するコモン電極29は、各領域が同電位である。

10

【0114】

容量素子105は、画素電極19b、及びコモン電極29が重なる領域で形成される。画素電極19b及びコモン電極29は透光性を有する。即ち、容量素子105は透光性を有する。

【0115】

図6に示すように、本実施の形態に示す液晶表示装置は、FFSモードの液晶表示装置であり、さらに、信号線として機能する導電膜と交差する方向に延伸した縞状の領域を有するコモン電極が設けられるため、コントラストの優れた表示装置を作製することができる。

20

【0116】

また、容量素子105は透光性を有するため、画素103内に容量素子105を大きく(大面積に)形成することができる。従って、開口率を高めつつ、代表的には50%以上、好ましくは60%以上とすることが可能であると共に、電荷容量を増大させた表示装置を得ることができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置において、容量素子に蓄積される電荷容量が小さくなる。しかしながら、本実施の形態に示す容量素子105は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が200ppi以上、さらには300ppi以上、更には500ppi以上である高解像度の表示装置に好適に用いることができる。

30

【0117】

また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回数を削減することが可能であり、消費電力を低減することができる。また、本実施の形態に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。

【0118】

なお、本発明の実施形態の一態様の上面図は、これに限定されない。様々な構成をとることができる。例えば、図28のように、コモン電極29において、接続領域(第2の領域)が各信号線として機能する導電膜上に形成されてもよい。

40

【0119】

次いで、図6の一点鎖線A-B、C-Dにおける断面図を図7に示す。図7に示すトランジスタ102は、チャンネルエッチ型のトランジスタである。なお、一点鎖線A-Bは、トランジスタ102のチャンネル長方向、及び容量素子105の断面図であり、C-Dにおける断面図は、トランジスタ102のチャンネル幅方向の断面図である。

【0120】

図7に示すトランジスタ102は、シングルゲート構造のトランジスタであり、基板1

50

1 上に設けられるゲート電極として機能する導電膜 1 3 を有する。また、基板 1 1 及びゲート電極として機能する導電膜 1 3 上に形成される窒化物絶縁膜 1 5 と、窒化物絶縁膜 1 5 上に形成される酸化物絶縁膜 1 7 と、窒化物絶縁膜 1 5 及び酸化物絶縁膜 1 7 を介して、ゲート電極として機能する導電膜 1 3 と重なる酸化物半導体膜 1 9 a と、酸化物半導体膜 1 9 a に接する、ソース電極及びドレイン電極として機能する導電膜 2 1 a、2 1 b とを有する。また、酸化物絶縁膜 1 7、酸化物半導体膜 1 9 a、及びソース電極及びドレイン電極として機能する導電膜 2 1 a、2 1 b 上には、酸化物絶縁膜 2 3 が形成され、酸化物絶縁膜 2 3 上には酸化物絶縁膜 2 5 が形成される。窒化物絶縁膜 1 5、酸化物絶縁膜 2 3、酸化物絶縁膜 2 5、導電膜 2 1 b 上には窒化物絶縁膜 2 7 が形成される。また、画素電極 1 9 b が、酸化物絶縁膜 1 7 上に形成される。画素電極 1 9 b は、ソース電極及びドレイン電極として機能する導電膜 2 1 a、2 1 b の一方、ここでは導電膜 2 1 b に接続される。また、コモン電極 2 9 が、窒化物絶縁膜 2 7 上に形成される。

10

【0121】

また、画素電極 1 9 b と、窒化物絶縁膜 2 7 と、コモン電極 2 9 とが重なる領域が容量素子 1 0 5 として機能する。

【0122】

なお、本発明の実施形態の一態様の断面図は、これに限定されない。様々な構成をとることができる。例えば、画素電極 1 9 b は、スリットを有してもよい。または、画素電極 1 9 b は 歯形状でもよい。その場合の断面図の例を、図 8 に示す。または、図 9 に示すように、窒化物絶縁膜 2 7 の上に、絶縁膜 2 6 b が設けられてもよい。例えば、絶縁膜 2 6 b として、有機樹脂膜を設けてもよい。これにより、絶縁膜 2 6 b の表面を平坦にすることができる。つまり、絶縁膜 2 6 b は、一例としては、平坦化膜としての機能を有することができる。または、コモン電極 2 9 と、導電膜 2 1 b とが重なるようにして、容量素子 1 0 5 b を形成してもよい。その場合の断面図の例を、図 2 2、図 2 3 に示す。このような構成とすることにより、容量素子 1 0 5 b を画素電極の電位を保持する容量素子として機能させることができる。したがって、このような構成とすることにより、容量素子の電荷容量を増やすことができる。

20

【0123】

以下に、表示装置の構成の詳細について説明する。

【0124】

基板 1 1 の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板 1 1 として用いてもよい。また、シリコンや炭化シリコンなどを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI 基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板 1 1 として用いてもよい。なお、基板 1 1 として、ガラス基板を用いる場合、第 6 世代 (1500 mm × 1850 mm)、第 7 世代 (1870 mm × 2200 mm)、第 8 世代 (2200 mm × 2400 mm)、第 9 世代 (2400 mm × 2800 mm)、第 10 世代 (2950 mm × 3400 mm) 等の大面積基板を用いることで、大型の表示装置を作製することができる。

30

40

【0125】

また、基板 1 1 として、可撓性基板を用い、可撓性基板上に直接、トランジスタ 1 0 2 を形成してもよい。または、基板 1 1 とトランジスタ 1 0 2 の間に剥離層を設けてもよい。剥離層は、その上に表示装置を一部あるいは全部完成させた後、基板 1 1 より分離し、他の基板に転載するのに用いることができる。その際、トランジスタ 1 0 2 は耐熱性の劣る基板や可撓性の基板にも転載できる。

【0126】

ゲート電極として機能する導電膜 1 3 は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金が、上述した金属元素を組み合わせた合金等を用いて形成することができる。ま

50

た、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、ゲート電極として機能する導電膜 13 は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジウム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。

10

【0127】

また、ゲート電極として機能する導電膜 13 は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。

【0128】

窒化物絶縁膜 15 は、酸素の透過性の低い窒化物絶縁膜を用いることが可能である。更には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用いることが可能である。酸素の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い窒化物絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等がある。また、酸素の透過性の低い窒化物絶縁膜、酸素、水素、及び水の透過性の低い窒化物絶縁膜の代わりに、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化窒化ガリウム膜、酸化イットリウム膜、酸化窒化イットリウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜等の酸化物絶縁膜を用いることができる。

20

【0129】

窒化物絶縁膜 15 の厚さは、5 nm 以上 100 nm 以下、より好ましくは 20 nm 以上 80 nm 以下とするとよい。

【0130】

酸化物絶縁膜 17 は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたは Ga - Zn 系金属酸化物などを用いればよく、積層または単層で設ける。

30

【0131】

また、酸化物絶縁膜 17 として、ハフニウムシリケート (HfSiO_x)、窒素が添加されたハフニウムシリケート ($\text{HfSi}_x\text{O}_y\text{N}_z$)、窒素が添加されたハフニウムアルミネート ($\text{HfAl}_x\text{O}_y\text{N}_z$)、酸化ハフニウム、酸化イットリウムなどの比誘電率の高い材料を用いることでトランジスタのゲートリークを低減できる。

【0132】

酸化物絶縁膜 17 の厚さは、5 nm 以上 400 nm 以下、より好ましくは 10 nm 以上 300 nm 以下、より好ましくは 50 nm 以上 250 nm 以下とするとよい。

40

【0133】

酸化物半導体膜 19a は、代表的には、In - Ga 酸化物、In - Zn 酸化物、In - M - Zn 酸化物 (M は Al、Ga、Y、Zr、Sn、La、Ce、または Nd) がある。

【0134】

なお、酸化物半導体膜 19a が In - M - Zn 酸化物膜であるとき、In および M の和を 100 atomic % としたとき、In と M の原子数比率は好ましくは In が 25 atomic % より高く、M が 75 atomic % 未満、さらに好ましくは In が 34 atomic % より高く、M が 66 atomic % 未満とする。

【0135】

50

酸化物半導体膜 19a は、エネルギーギャップが 2 eV 以上、好ましくは 2.5 eV 以上、より好ましくは 3 eV 以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ 102 のオフ電流を低減することができる。

【0136】

酸化物半導体膜 19a の厚さは、3 nm 以上 200 nm 以下、好ましくは 3 nm 以上 100 nm 以下、さらに好ましくは 3 nm 以上 50 nm 以下とする。

【0137】

酸化物半導体膜 19a が In-M-Zn 酸化物膜 (M は Al、Ga、Y、Zr、Sn、La、Ce、または Nd) の場合、In-M-Zn 酸化物膜を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In M、Zn M を満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In : M : Zn = 1 : 1 : 1、In : M : Zn = 1 : 1 : 1.2、In : M : Zn = 3 : 1 : 2 が好ましい。なお、成膜される酸化物半導体膜 19a の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス 40% の変動を含む。

10

【0138】

酸化物半導体膜 19a としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜 19a は、キャリア密度が 1×10^{17} 個/cm³ 以下、好ましくは 1×10^{15} 個/cm³ 以下、さらに好ましくは 1×10^{13} 個/cm³ 以下、より好ましくは 1×10^{11} 個/cm³ 以下の酸化物半導体膜を用いる。

20

【0139】

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性 (電界効果移動度、しきい値電圧等) に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜 19a のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

【0140】

なお、酸化物半導体膜 19a として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い (酸素欠損量の少ない) ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性 (ノーマリーオンともいう。) になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が 1×10^6 μm でチャネル長 L が 10 μm の素子であっても、ソース電極とドレイン電極間の電圧 (ドレイン電圧) が 1 V から 10 V の範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち 1×10^{-13} A 以下という特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。

30

40

【0141】

酸化物半導体膜に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子 (または酸素が脱離した部分) に酸素欠損が形成される。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。従って、水素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。

50

【0142】

このため、酸化物半導体膜19aは酸素欠損と共に、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜19aにおいて、二次イオン質量分析法(SIMS: Secondary Ion Mass Spectrometry)により得られる水素濃度を、 $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{19} \text{ atoms/cm}^3$ 以下、好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、より好ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下、さらに好ましくは $1 \times 10^{16} \text{ atoms/cm}^3$ 以下とする。

【0143】

酸化物半導体膜19aにおいて、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜19aにおいて酸素欠損が増加し、n型化してしまう。このため、酸化物半導体膜19aにおけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、 $2 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{17} \text{ atoms/cm}^3$ 以下とする。

【0144】

また、酸化物半導体膜19aにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、 $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $2 \times 10^{16} \text{ atoms/cm}^3$ 以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があります、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜19aのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。

【0145】

また、酸化物半導体膜19aに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、 $5 \times 10^{18} \text{ atoms/cm}^3$ 以下にすることが好ましい。

【0146】

また、酸化物半導体膜19aは、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC-OS(C Axis Aligned - Crystalline Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC-OSは最も欠陥準位密度が低い。

【0147】

酸化物半導体膜19aは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

【0148】

なお、酸化物半導体膜19aが、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の二種以上の領域を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。

【0149】

画素電極19bは、酸化物半導体膜19aと同時に形成された酸化物半導体膜を加工して形成される。このため、画素電極19bは、酸化物半導体膜19aと同様の金属元素を有する膜である。また、酸化物半導体膜19aと同様の結晶構造、または異なる結晶構造

10

20

30

40

50

を有する膜である。しかしながら、酸化物半導体膜 19 a と同時に形成された酸化物半導体膜に、不純物または酸素欠損を有せしめることで、導電性を有する膜となり、画素電極 19 b として機能する。酸化物半導体膜に含まれる不純物としては、水素がある。なお、水素の代わりに不純物として、ホウ素、リン、スズ、アンチモン、希ガス元素、アルカリ金属、アルカリ土類金属等が含まれていてもよい。または、画素電極 19 b は、酸化物半導体膜 19 a と同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。または、画素電極 19 b は、酸化物半導体膜 19 a と同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。

【0150】

このため、酸化物半導体膜 19 a 及び画素電極 19 b は共に、酸化物絶縁膜 17 上に形成されるが、不純物濃度が異なる。具体的には、酸化物半導体膜 19 a と比較して、画素電極 19 b の不純物濃度が高い。例えば、酸化物半導体膜 19 a に含まれる水素濃度は、 $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 以下、好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 以下、より好ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下、さらに好ましくは $1 \times 10^{16} \text{ atoms/cm}^3$ 以下であり、画素電極 19 b 含まれる水素濃度は、 8×10^{19} 以上、好ましくは $1 \times 10^{20} \text{ atoms/cm}^3$ 以上、より好ましくは 5×10^{20} 以上である。また、酸化物半導体膜 19 a と比較して、画素電極 19 b に含まれる水素濃度は 2 倍以上、好ましくは 10 倍以上である。

【0151】

また、酸化物半導体膜 19 a と同時に形成された酸化物半導体膜をプラズマに曝すことにより、酸化物半導体膜にダメージを与え、酸素欠損を形成することができる。例えば、酸化物半導体膜上に、プラズマ CVD 法またはスパッタリング法で膜を成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。または、酸化物絶縁膜 23 及び酸化物絶縁膜 25 を形成するためのエッチング処理において酸化物半導体膜がプラズマに曝されることで、酸素欠損が生成される。または、酸化物半導体膜が、酸素及び水素の混合ガス、水素、希ガス、アンモニア等のプラズマに曝されることで、酸素欠損が生成される。この結果、酸化物半導体膜は導電性が高くなり、導電性を有する膜となり、画素電極 19 b として機能する。

【0152】

即ち、画素電極 19 b は、導電性の高い酸化物半導体膜で形成されるともいえる。また、画素電極 19 b は、導電性の高い金属酸化物膜で形成されるともいえる。

【0153】

また、窒化物絶縁膜 27 として、窒化シリコン膜を用いる場合、窒化シリコン膜は水素を含む。このため、窒化物絶縁膜 27 の水素が酸化物半導体膜 19 a と同時に形成された酸化物半導体膜に拡散すると、該酸化物半導体膜において水素は酸素と結合し、キャリアである電子が生成される。また、窒化シリコン膜をプラズマ CVD 法またはスパッタリング法で成膜すると、酸化物半導体膜がプラズマに曝され、酸素欠損が生成される。当該酸素欠損に、窒化シリコン膜に含まれる水素が入ることで、キャリアである電子が生成される。これらの結果、酸化物半導体膜は導電性が高くなり、画素電極 19 b となる。

【0154】

酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体とすることができる。すなわち、画素電極 19 b は、酸化物導電体膜で形成されるともいえる。一般に、酸化物半導体は、エネルギーギャップが大きいので、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。

10

20

30

40

50

【0155】

ここで、酸化物半導体膜が酸化物導電体膜となるモデルの一について、図39を用いて説明する。

【0156】

図39(A)に示すように、酸化物半導体膜71が形成される。

【0157】

図39(B)に示すように、酸化物半導体膜71に窒化物絶縁膜73が形成される。窒化物絶縁膜73には水素Hが含まれる。窒化物絶縁膜73が形成される際に、酸化物半導体膜71がプラズマに曝され、酸化物半導体膜71に酸素欠損 V_o が形成される。

【0158】

図39(C)に示すように、窒化物絶縁膜73に含まれる水素Hが、酸化物半導体膜71に拡散する。酸素欠損 V_o に水素Hが入り伝導帯近傍にドナー準位が形成される。この結果、図39(D)に示すように、酸化物半導体膜は導電性が高くなり、酸化物導電体膜75となる。また、酸化物導電体膜75が画素電極として機能する。

【0159】

画素電極19bは、酸化物半導体膜19aより抵抗率が低い。画素電極19bの抵抗率が、酸化物半導体膜19aの抵抗率の 1×10^{-8} 倍以上 1×10^{-1} 倍未満であることが好ましく、代表的には 1×10^{-3} cm以上 1×10^4 cm未満、さらに好ましくは、抵抗率が 1×10^{-3} cm以上 1×10^{-1} cm未満であるとよい。

【0160】

ソース電極及びドレイン電極として機能する導電膜21a、21bは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅-マグネシウム-アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

【0161】

酸化物絶縁膜23または酸化物絶縁膜25として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。ここでは、酸化物絶縁膜23として、酸素を透過する酸化物絶縁膜を形成し、酸化物絶縁膜25として、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を形成する。

【0162】

酸化物絶縁膜23は、酸素を透過する酸化物絶縁膜である。このため、酸化物絶縁膜23上に設けられる、酸化物絶縁膜25から脱離する酸素を、酸化物絶縁膜23を介して酸化物半導体膜19aに移動させることができる。また、酸化物絶縁膜23は、後に形成する酸化物絶縁膜25を形成する際の、酸化物半導体膜19aへのダメージ緩和膜としても機能する。

【0163】

酸化物絶縁膜23としては、厚さが5 nm以上150 nm以下、好ましくは5 nm以上50 nm以下の酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。

10

20

30

40

50

【0164】

また、酸化物絶縁膜23は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、 $g = 2.001$ に現れる信号のスピン密度が $3 \times 10^{17} \text{ spins/cm}^3$ 以下であることが好ましい。なお、 $g = 2.001$ に現れる信号はシリコンのダングリングボンドに由来する。これは、酸化物絶縁膜23に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、酸化物絶縁膜23における酸素の透過量が減少してしまうためである。

【0165】

また、酸化物絶縁膜23と酸化物半導体膜19aとの界面における欠陥量が少ないことが好ましく、代表的には、ESR測定により、酸化物半導体膜19aの欠陥に由来するg値が1.89以上1.96以下に現れる信号のスピン密度が $1 \times 10^{17} \text{ spins/cm}^3$ 以下、さらには検出下限以下であることが好ましい。

10

【0166】

なお、酸化物絶縁膜23においては、外部から酸化物絶縁膜23に入った酸素が全て酸化物絶縁膜23の外部に移動する場合がある。または、外部から酸化物絶縁膜23に入った酸素の一部が、酸化物絶縁膜23にとどまる場合もある。また、外部から酸化物絶縁膜23に酸素が入ると共に、酸化物絶縁膜23に含まれる酸素が酸化物絶縁膜23の外部へ移動することで、酸化物絶縁膜23において酸素の移動が生じる場合もある。

【0167】

酸化物絶縁膜23に接するように酸化物絶縁膜25が形成されている。酸化物絶縁膜25は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が $1.0 \times 10^{18} \text{ atoms/cm}^3$ 以上、好ましくは $3.0 \times 10^{20} \text{ atoms/cm}^3$ 以上である酸化物絶縁膜である。なお、上記TDS分析時における膜の表面温度としては100以上700以下、または100以上500以下の範囲が好ましい。

20

【0168】

酸化物絶縁膜25としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン膜、酸化窒化シリコン膜等を用いることができる。

30

【0169】

また、酸化物絶縁膜25は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、 $g = 2.001$ に現れる信号のスピン密度が $1.5 \times 10^{18} \text{ spins/cm}^3$ 未満、更には $1 \times 10^{18} \text{ spins/cm}^3$ 以下であることが好ましい。なお、酸化物絶縁膜25は、酸化物絶縁膜23と比較して酸化物半導体膜19aから離れているため、酸化物絶縁膜23より、欠陥密度が多くともよい。

【0170】

窒化物絶縁膜27は、窒化物絶縁膜15と同様に酸素の透過性の低い窒化物絶縁膜を用いることが可能である。更には、酸素、水素、及び水の透過性の低い窒化物絶縁膜を用いることが可能である。

40

【0171】

窒化物絶縁膜27としては、厚さが50nm以上300nm以下、好ましくは100nm以上200nm以下の、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜等がある。

【0172】

酸化物絶縁膜23または酸化物絶縁膜25において、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜が含まれると、酸化物絶縁膜23または酸化物絶縁膜25に含まれる酸素の一部を酸化物半導体膜19aに移動させ、酸化物半導体膜19aに含まれる酸素欠損量を低減することが可能である。

【0173】

50

酸化物半導体膜中に酸素欠損が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナス方向に変動しやすく、ノーマリーオン特性となりやすい。これは、酸化物半導体膜に含まれる酸素欠損に起因して電荷が生じ、低抵抗化するためである。トランジスタがノーマリーオン特性を有すると、動作時に動作不良が発生しやすくなる、または非動作時の消費電力が高くなるなどの、様々な問題が生じる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量が増大するという問題がある。

【0174】

しかしながら、本実施の形態に示すトランジスタ102は、酸化物半導体膜19a上に設けられる酸化物絶縁膜23または酸化物絶縁膜25が、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜である。さらに、酸化物半導体膜19a、酸化物絶縁膜23、及び酸化物絶縁膜25を、窒化物絶縁膜15及び酸化物絶縁膜17で包み込む。この結果、酸化物絶縁膜23または酸化物絶縁膜25に含まれる酸素が、効率よく酸化物半導体膜19aに移動し、酸化物半導体膜19aの酸素欠損量を低減することが可能である。この結果、ノーマリーオフ特性を有するトランジスタとなる。また、経時変化やストレス試験により、トランジスタの電気特性、代表的にはしきい値電圧の変動量を低減することができる。

【0175】

コモン電極29は、透光性を有する膜、好ましくは透光性を有する導電膜を用いる。透光性を有する導電膜は、酸化タングステンを含むインジウム酸化物膜、酸化タングステンを含むインジウム亜鉛酸化物膜、酸化チタンを含むインジウム酸化物膜、酸化チタンを含むインジウム錫酸化物膜、インジウム錫酸化物（以下、ITOと示す。）膜、インジウム亜鉛酸化物膜、酸化ケイ素を添加したインジウム錫酸化物膜等がある。

【0176】

コモン電極29は、実施の形態1に示すコモン電極9と同様の形状をしており、信号線として機能する導電膜21aの延伸方向とコモン電極29の延伸方向が交差する。このため、信号線として機能する導電膜21aとコモン電極29との間で生じる電界と、画素電極19bとコモン電極29との間で生じる電界との間で、方位ずれが生じ、且つそのずれの角度が大きい。このため、信号線として機能する導電膜近傍の液晶分子の配向状態と、隣接する画素に設けられた画素電極とコモン電極との間で生じる電界により生じた画素電極近傍の液晶分子の配向状態とは、互いに影響されにくい。この結果、画素の透過率の変化が抑制される。この結果、画像のちらつきを低減することが可能である。

【0177】

また、リフレッシュレートが低い液晶表示装置において、保持期間であっても、信号線として機能する導電膜21a近傍の液晶分子の配向は、隣接する画素に設けられた画素電極とコモン電極29との間で生じる電界による画素電極近傍の液晶分子の配向状態へ影響を与えにくい。この結果、保持期間において、画素の透過率を維持することが可能であり、ちらつきを低減することができる。

【0178】

また、コモン電極29は、信号線として機能する導電膜21aと交差する方向に縞状に延伸する領域を有する。このため、画素電極19b及び導電膜21a近傍において、意図しない液晶分子の配向を防ぐことが可能であり、光漏れを抑制することができる。この結果、コントラストの優れた表示装置を作製することができる。

【0179】

また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、コモン電極は容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

10

20

30

40

50

【0180】

次に、図7に示すトランジスタ102及び容量素子105の作製方法について、図10乃至図12を用いて説明する。

【0181】

図10(A)に示すように、基板11上に導電膜13となる導電膜12を形成する。導電膜12は、スパッタリング法、化学気相堆積(CVD)法(有機金属化学気相堆積(MOCVD: Metal Organic Chemical Vapor Deposition)法、メタル化学気相堆積法、原子層成膜(ALD)法あるいはプラズマ化学気相堆積(PECVD)法を含む。)、蒸着法、パルスレーザー堆積(PLD)法等により形成する。有機金属化学気相堆積(MOCVD)法、メタル化学気相堆積法、原子層成膜(ALD)法を用いることで、プラズマによるダメージの少ない導電膜を形成することができる。

10

【0182】

ここでは、基板11としてガラス基板を用いる。また、導電膜12として、厚さ100nmのタングステン膜をスパッタリング法により形成する。

【0183】

次に、導電膜12上に、第1のフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜12の一部をエッチングして、図10(B)に示すように、ゲート電極として機能する導電膜13を形成する。この後、マスクを除去する。

20

【0184】

なお、ゲート電極として機能する導電膜13は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。

【0185】

ここでは、ドライエッチング法によりタングステン膜をエッチングして、ゲート電極として機能する導電膜13を形成する。

【0186】

次に、図10(C)に示すように、ゲート電極として機能する導電膜13上に、窒化物絶縁膜15と、後に酸化絶縁膜17となる酸化絶縁膜16を形成する。次に、酸化絶縁膜16上に、後に酸化半導体膜19a、画素電極19bとなる酸化半導体膜18を形成する。

30

【0187】

窒化物絶縁膜15及び酸化絶縁膜16は、スパッタリング法、化学気相堆積(CVD)法(有機金属化学気相堆積(MOCVD)法、メタル化学気相堆積法、原子層成膜(ALD)法あるいはプラズマ化学気相堆積(PECVD)法を含む。)、蒸着法、パルスレーザー堆積(PLD)法、塗布法、印刷法等により形成する。有機金属化学気相堆積(MOCVD)法、原子層成膜(ALD)法を用いることで、プラズマによるダメージの少ない窒化物絶縁膜15及び酸化絶縁膜16を形成することができる。また、原子層成膜(ALD)法を用いることで、窒化物絶縁膜15及び酸化絶縁膜16の被覆性を高めることが可能である。

40

【0188】

ここでは、シラン、窒素、及びアンモニアを原料ガスとしたプラズマCVD法を用いて、窒化物絶縁膜15として、厚さ300nmの窒化シリコン膜を形成する。

【0189】

酸化絶縁膜16として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

【0190】

50

酸化物絶縁膜 16 として酸化ガリウム膜を形成する場合、MOCVD法を用いて形成することができる。

【0191】

ここでは、シラン及び一酸化二窒素を原料ガスとしたプラズマCVD法を用いて、酸化物絶縁膜 16 として、厚さ 50 nm の酸化窒化シリコン膜を形成する。

【0192】

酸化物半導体膜 18 は、スパッタリング法、化学気相堆積 (CVD) 法 (有機金属化学堆積 (MOCVD) 法、原子層成膜 (ALD) 法あるいはプラズマ化学気相堆積 (PECVD) 法を含む)、パルスレーザー蒸着法、レーザーアブレーション法、塗布法等を用いて形成することができる。有機金属化学堆積 (MOCVD) 法、メタル化学堆積法、原子層成膜 (ALD) 法を用いることで、プラズマによるダメージの少ない酸化物半導体膜 18 を形成するとともに、酸化物絶縁膜 16 へのダメージを低減することができる。また、原子層成膜 (ALD) 法を用いることで、酸化物半導体膜 18 の被覆性を高めることが可能である。

10

【0193】

スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、RF 電源装置、AC 電源装置、DC 電源装置等を適宜用いることができる。

【0194】

スパッタリングガスは、希ガス (代表的にはアルゴン)、酸素ガス、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。

20

【0195】

また、ターゲットは、形成する酸化物半導体膜の組成にあわせて、適宜選択すればよい。

【0196】

高純度真性または実質的に高純度真性である酸化物半導体膜を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が -40 以下、好ましくは -80 以下、より好ましくは -100 以下、より好ましくは -120 以下にまで高純度化したガスを用いることで酸化物半導体膜に水分等が取り込まれることを可能な限り防ぐことができる。

30

【0197】

ここでは、In-Ga-Zn 酸化物ターゲット (In:Ga:Zn = 1:1:1) を用いたスパッタリング法により、酸化物半導体膜として厚さ 35 nm の In-Ga-Zn 酸化物膜を形成する。

【0198】

次に、酸化物半導体膜 18 上に、第 2 のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすることで、図 10 (D) に示すような、素子分離された酸化物半導体膜 19 a、19 c を形成する。この後、マスクを除去する。

40

【0199】

ここでは、酸化物半導体膜 18 上にマスクを形成し、ウエットエッチング法により酸化物半導体膜 18 の一部を選択的にエッチングすることで、酸化物半導体膜 19 a、19 c を形成する。

【0200】

次に、図 11 (A) に示すように、のちに導電膜 21 a、21 b となる導電膜 20 を形成する。

【0201】

導電膜 20 は、導電膜 12 と同様の方法を適宜用いて形成することができる。

【0202】

50

ここでは、厚さ50nmのタングステン膜及び厚さ300nmの銅膜を順にスパッタリング法により積層する。

【0203】

次に、導電膜20上に第3のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜20をエッチングして、図11(B)に示すように、ソース電極及びドレイン電極として機能する導電膜21a、21bを形成する。この後、マスクを除去する。

【0204】

ここでは、銅膜上にフォトリソグラフィ工程によりマスクを形成する。次に、当該マスクを用いてタングステン膜及び銅膜をエッチングして、導電膜21a、21bを形成する。なお、ウエットエッチング法を用いて銅膜をエッチングする。次に、SF₆を用いたドライエッチング法により、タングステン膜をエッチングすることで、該エッチングにおいて、銅膜の表面にフッ化物が形成される。該フッ化物により、銅膜からの銅元素の拡散が低減され、酸化物半導体膜19aにおける銅濃度を低減することができる。

10

【0205】

次に、図11(C)に示すように、酸化物半導体膜19a、19c、及び導電膜21a、21b上に、後に酸化物絶縁膜23となる酸化物絶縁膜22、及び後に酸化物絶縁膜25となる酸化物絶縁膜24を形成する。酸化物絶縁膜22及び酸化物絶縁膜24は、酸化物絶縁膜15及び酸化物絶縁膜16と同様の方法を適宜用いて形成することができる。

【0206】

なお、酸化物絶縁膜22を形成した後、大気に曝すことなく、連続的に酸化物絶縁膜24を形成することが好ましい。酸化物絶縁膜22を形成した後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、酸化物絶縁膜24を連続的に形成することで、酸化物絶縁膜22及び酸化物絶縁膜24における界面の大気成分由来の不純物濃度を低減することができると共に、酸化物絶縁膜24に含まれる酸素を酸化物半導体膜19aに移動させることが可能であり、酸化物半導体膜19aの酸素欠損量を低減することができる。

20

【0207】

酸化物絶縁膜22としては、プラズマCVD装置の真空排気された処理室内に載置された基板を280以上400以下に保持し、処理室に原料ガスを導入して処理室内における圧力を20Pa以上250Pa以下、さらに好ましくは100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

30

【0208】

酸化物絶縁膜22の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

【0209】

上記条件を用いることで、酸化物絶縁膜22として酸素を透過する酸化物絶縁膜を形成することができる。また、酸化物絶縁膜22を設けることで、後に形成する酸化物絶縁膜25の形成工程において、酸化物半導体膜19aへのダメージ低減が可能である。

40

【0210】

なお、酸化物絶縁膜22は、プラズマCVD装置の真空排気された処理室内に載置された基板を280以上400以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

【0211】

当該成膜条件において、基板温度を上記温度とすることで、シリコン及び酸素の結合力

50

が強くなる。この結果、酸化物絶縁膜 2 2 として、酸素が透過し、緻密であり、且つ硬い酸化物絶縁膜、代表的には、2 5 において 0 . 5 重量%のフッ酸を用いた場合のエッチング速度が 1 0 n m / 分以下、好ましくは 8 n m / 分以下である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。

【 0 2 1 2 】

また、加熱をしながら酸化物絶縁膜 2 2 を形成するため、当該工程において酸化物半導体膜 1 9 a に含まれる水素、水等を脱離させることができる。酸化物半導体膜 1 9 a に含まれる水素は、プラズマ中で発生した酸素ラジカルと結合し、水となる。酸化物絶縁膜 2 2 の成膜工程において基板が加熱されているため、酸素及び水素の結合により生成された水は、酸化物半導体膜から脱離する。即ち、プラズマ C V D 法によって酸化物絶縁膜 2 2 を形成することで、酸化物半導体膜 1 9 a に含まれる水及び水素の含有量を低減することができる。

10

【 0 2 1 3 】

また、酸化物絶縁膜 2 2 を形成する工程において加熱するため、酸化物半導体膜 1 9 a が露出された状態での加熱時間が少なく、加熱処理による酸化物半導体膜からの酸素の脱離量を低減することができる。即ち、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。

【 0 2 1 4 】

なお、シリコンを含む堆積性気体に対する酸化性気体量を 1 0 0 倍以上とすることで、酸化物絶縁膜 2 2 に含まれる水素含有量を低減することが可能である。この結果、酸化物半導体膜 1 9 a に混入する水素量を低減できるため、トランジスタのしきい値電圧のマイナシフトを抑制することができる。

20

【 0 2 1 5 】

ここでは、酸化物絶縁膜 2 2 として、流量 3 0 s c c m のシラン及び流量 4 0 0 0 s c c m の一酸化二窒素を原料ガスとし、処理室の圧力を 2 0 0 P a 、基板温度を 2 2 0 とし、2 7 . 1 2 M H z の高周波電源を用いて 1 5 0 W の高周波電力を平行平板電極に供給したプラズマ C V D 法により、厚さ 5 0 n m の酸化窒化シリコン膜を形成する。当該条件により、酸素が透過する酸化窒化シリコン膜を形成することができる。

【 0 2 1 6 】

酸化物絶縁膜 2 4 としては、プラズマ C V D 装置の真空排気された処理室内に載置された基板を 1 8 0 以上 2 8 0 以下、さらに好ましくは 2 0 0 以上 2 4 0 以下に保持し、処理室に原料ガスを導入して処理室内における圧力を 1 0 0 P a 以上 2 5 0 P a 以下、さらに好ましくは 1 0 0 P a 以上 2 0 0 P a 以下とし、処理室内に設けられる電極に 0 . 1 7 W / c m ² 以上 0 . 5 W / c m ² 以下、さらに好ましくは 0 . 2 5 W / c m ² 以上 0 . 3 5 W / c m ² 以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

30

【 0 2 1 7 】

酸化物絶縁膜 2 4 の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

40

【 0 2 1 8 】

酸化物絶縁膜 2 4 の成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜 2 4 中における酸素含有量が化学量論比よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。また、酸化物半導体膜 1 9 a 上に酸化物絶縁膜 2 2 が設けられている。このため、酸化物絶縁膜 2 4 の形成工程において、酸化物絶縁膜 2 2

50

が酸化物半導体膜 19 a の保護膜となる。この結果、酸化物半導体膜 19 a へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて酸化物絶縁膜 24 を形成することができる。

【0219】

ここでは、酸化物絶縁膜 24 として、流量 200 s c c m のシラン及び流量 4000 s c c m の一酸化二窒素を原料ガスとし、処理室の圧力を 200 P a、基板温度を 220 とし、27.12 M H z の高周波電源を用いて 1500 W の高周波電力を平行平板電極に供給したプラズマ C V D 法により、厚さ 400 n m の酸化窒化シリコン膜を形成する。なお、プラズマ C V D 装置は電極面積が 6000 c m² である平行平板型のプラズマ C V D 装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると 0.25 W / c m² である。

10

【0220】

また、ソース電極及びドレイン電極として機能する導電膜 21 a、21 b を形成する際、導電膜のエッチングによって、酸化物半導体膜 19 a はダメージを受け、酸化物半導体膜 19 a のバックチャネル（酸化物半導体膜 19 a において、ゲート電極として機能する導電膜 13 と対向する面と反対側の面）側に酸素欠損が生じる。しかし、酸化物絶縁膜 24 に化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を適用することで、加熱処理によって当該バックチャネル側に生じた酸素欠損を修復することができる。これにより、酸化物半導体膜 19 a に含まれる欠陥を低減することができるため、トランジスタ 102 の信頼性を向上させることができる。

20

【0221】

次に、酸化物絶縁膜 24 上に、第 4 のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて酸化物絶縁膜 22 及び酸化物絶縁膜 24 の一部をエッチングして、図 11 (D) に示すように、開口部 40 を有する酸化物絶縁膜 23 及び酸化物絶縁膜 25 を形成する。この後、マスクを除去する。

【0222】

当該工程において、ドライエッチング法により、酸化物絶縁膜 22 及び酸化物絶縁膜 24 をエッチングすることが好ましい。この結果、酸化物半導体膜 19 c はエッチング処理においてプラズマに曝されるため、酸化物半導体膜 19 c の酸素欠損量を増加させることが可能である。

30

【0223】

次に、加熱処理を行う。該加熱処理の温度は、代表的には、150 以上 400 以下、好ましくは 300 以上 400 以下、好ましくは 320 以上 370 以下とする。

【0224】

該加熱処理は、電気炉、R T A 装置等を用いることができる。R T A 装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。

【0225】

加熱処理は、窒素、酸素、超乾燥空気（水の含有量が 20 p p m 以下、好ましくは 1 p p m 以下、好ましくは 10 p p b 以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。

40

【0226】

当該加熱処理により、酸化物絶縁膜 25 に含まれる酸素の一部を酸化物半導体膜 19 a に移動させ、酸化物半導体膜 19 a に含まれる酸素欠損量を低減することが可能である。

【0227】

また、酸化物絶縁膜 23 及び酸化物絶縁膜 25 に水、水素等が含まれる場合であって、窒化物絶縁膜 26 が、さらに水、水素等に対するバリア性を有する場合、窒化物絶縁膜 26 を後に形成し、加熱処理を行うと、酸化物絶縁膜 23 及び酸化物絶縁膜 25 に含まれる水、水素等が、酸化物半導体膜 19 a に移動し、酸化物半導体膜 19 a に欠陥が生じてし

50

まう。しかしながら、当該加熱により、酸化物絶縁膜 2 3 及び酸化物絶縁膜 2 5 に含まれる水、水素等を脱離させることが可能であり、トランジスタ 1 0 2 の電気特性のばらつきを低減すると共に、しきい値電圧の変動を抑制することができる。

【 0 2 2 8 】

なお、加熱しながら酸化物絶縁膜 2 4 を、酸化物絶縁膜 2 2 上に形成することで、酸化物半導体膜 1 9 a に酸素を移動させ、酸化物半導体膜 1 9 a に含まれる酸素欠損量を低減することが可能であるため、当該加熱処理を行わなくともよい。

【 0 2 2 9 】

また、当該加熱処理は、酸化物絶縁膜 2 2 及び酸化物絶縁膜 2 4 を形成した後に行ってもよいが、酸化物絶縁膜 2 3 及び酸化物絶縁膜 2 5 を形成した後の加熱処理の方が、酸化物半導体膜 1 9 c への酸素の移動が生じないと共に、酸化物半導体膜 1 9 c が露出されているため酸化物半導体膜 1 9 c から酸素が脱離し、酸素欠損が形成されるため、より導電性を有する膜を形成でき、好ましい。

10

【 0 2 3 0 】

ここでは、窒素及び酸素雰囲気、350、1時間の加熱処理を行う。

【 0 2 3 1 】

次に、図 1 2 (A) に示すように、窒化物絶縁膜 2 6 を形成する。

【 0 2 3 2 】

窒化物絶縁膜 2 6 は、窒化物絶縁膜 1 5 及び酸化物絶縁膜 1 6 と同様の方法を適宜用いて形成することができる。窒化物絶縁膜 2 6 をスパッタリング法、CVD法等により形成することで、酸化物半導体膜 1 9 c がプラズマに曝されるため、酸化物半導体膜 1 9 c の酸素欠損量を増加させることができる。

20

【 0 2 3 3 】

また、酸化物半導体膜 1 9 c は導電性が向上し、画素電極 1 9 b となる。なお、窒化物絶縁膜 2 6 として、プラズマ CVD 法により窒化シリコン膜を形成すると、窒化シリコン膜に含まれる水素が酸化物半導体膜 1 9 c に拡散するため、画素電極 1 9 b の導電性を高めることができる。

【 0 2 3 4 】

窒化物絶縁膜 2 6 としてプラズマ CVD 法で窒化シリコン膜を形成する場合、プラズマ CVD 装置の真空排気された処理室内に載置された基板を 300 以上 400 以下、さらに好ましくは 320 以上 370 以下に保持することで、緻密な窒化シリコン膜を形成できるため好ましい。

30

【 0 2 3 5 】

窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。原料ガスとして、窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。当該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、原料ガスにおいて、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素それぞれの分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を 5 以上 50 以下、好ましくは 10 以上 50 以下とすることが好ましい。

40

【 0 2 3 6 】

ここでは、プラズマ CVD 装置の処理室に、流量 50 s c c m のシラン、流量 5000 s c c m の窒素、及び流量 100 s c c m のアンモニアを原料ガスとし、処理室の圧力を 100 P a 、基板温度を 350 とし、27.12 M H z の高周波電源を用いて 1000 W の高周波電力を平行平板電極に供給したプラズマ CVD 法により、窒化物絶縁膜 2 6 として、厚さ 50 n m の窒化シリコン膜を形成する。なお、プラズマ CVD 装置は電極面積

50

が 6000 cm^2 である平行平板型のプラズマ CVD 装置であり、供給した電力を単位面積あたりの電力（電力密度）に換算すると $1.7 \times 10^{-1} \text{ W/cm}^2$ である。

【0237】

次に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150 以上 400 以下、好ましくは 300 以上 400 以下、好ましくは 320 以上 370 以下とする。この結果、しきい値電圧のマイナスシフトを低減することができる。また、しきい値電圧の変動量を低減することができる。

【0238】

次に、図示しないが、第 5 のフォトマスクを用いたフォトリソグラフィ工程により、マスクを形成する。次に、該マスクを用いて、窒化物絶縁膜 15、酸化物絶縁膜 16、酸化物絶縁膜 23、酸化物絶縁膜 25、窒化物絶縁膜 26 のそれぞれ一部をエッチングして、窒化物絶縁膜 27 を形成すると共に、導電膜 13 と同時に形成された接続端子の一部を露出する開口部を形成する。または、酸化物絶縁膜 23、酸化物絶縁膜 25、窒化物絶縁膜 26 のそれぞれ一部をエッチングして、窒化物絶縁膜 27 を形成すると共に、導電膜 21a、21b と同時に形成された接続端子の一部を露出する開口部を形成する。

【0239】

次に、図 12 (B) に示すように、窒化物絶縁膜 27 上に、後にコモン電極 29 となる導電膜 28 を形成する。

【0240】

導電膜 28 は、スパッタリング法、CVD 法、蒸着法等により導電膜を形成する。

【0241】

次に、導電膜 28 上に、第 6 のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜 28 の一部をエッチングして、図 12 (C) に示すように、コモン電極 29 を形成する。なお、図示しないが、コモン電極 29 は、導電膜 13 と同時に形成された接続端子、または導電膜 21a、21b と同時に形成された接続端子と接続される。この後、マスクを除去する。

【0242】

以上の工程により、トランジスタ 102 を作製すると共に、容量素子 105 を作製することができる。

【0243】

本実施の形態に示す表示装置の素子基板は、上面形状がジグザグ状であり、且つ信号線として機能する導電膜と交差する方向に縞状に延伸した領域を有するコモン電極が形成される。このため、コントラストの優れた表示装置を作製することができる。また、リフレッシュレートが低い液晶表示装置において、ちらつきを低減することができる。

【0244】

また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成されるため、6 枚のフォトマスクを用いてトランジスタ 102 及び容量素子 105 を作製することが可能である。画素電極は容量素子の一方の電極として機能する。また、コモン電極は、容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることが可能である。また、低消費電力の表示装置を作製することができる。

【0245】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせ用いることができる。

【0246】

<変形例 1>

実施の形態 1 に示す表示装置において、コモン電極に接続されるコモン線を設ける構造について、図 13 を用いて説明する。

10

20

30

40

50

【0247】

図13(A)は、表示装置に含まれる画素103a乃至103cの上面図であり、図13(A)の一点鎖線A-B、C-Dの断面図を図13(B)に示す。

【0248】

図13(A)に示すように、コモン電極29の上面形状は、ジグザグ状であり、信号線として機能する導電膜21aの延伸方向とコモン電極29の延伸方向が交差する。

【0249】

ここで、コモン電極29の構成を分かりやすくするため、ハッチングを用いてコモン電極29の形状を説明する。コモン電極29は、左下がりハッチングで示した領域と、右下がりハッチングで示した領域とを有する。左下がりハッチングで示した領域は、縞状の領域(第1の領域)であり、ジグザグ状であり、信号線として機能する導電膜21aの延伸方向とコモン電極29の延伸方向が交差する。右下がりハッチングで示した領域は、縞状の領域(第1の領域)と接続される接続領域(第2の領域)であり、信号線として機能する導電膜21aと平行または略平行な方向に延伸する。

10

【0250】

また、コモン線21cが、コモン電極29の接続領域(第2の領域)と重なる。

【0251】

コモン線21cは、1画素ごとに設けてもよい。または、コモン線21cは、複数の画素ごとに設けてもよい。たとえば、図13(A)に示すように、3つの画素に対して1本のコモン線21cを設けることで、表示装置の平面においてコモン線の専有面積を低減することが可能である。または、4以上の画素に対して1本のコモン線を設けてもよい。この結果、画素の面積及び画素の開口率を高めることが可能である。

20

【0252】

また、画素電極19b及びコモン電極29が重なる領域において、画素電極19bと、コモン電極29の接続領域(第2の領域)との間で発生する電界では、液晶分子が駆動されにくい。このため、コモン電極29の接続領域(第2の領域)において、画素電極19bと重なる領域を低減することで、液晶分子が駆動される領域を増加させることが可能となり、開口率を向上させることができる。例えば、図13(A)に示すように、コモン電極29の接続領域(第2の領域)を、画素電極19bと重ならない位置に設けることで、画素電極19bとコモン電極29の接続領域との重なる面積を低減することが可能であり、画素の開口率を高めることが可能である。

30

【0253】

図13(B)に示すように、コモン線21cは、信号線として機能する導電膜21aと同時に形成することができる。また、コモン電極29は、酸化物絶縁膜23、酸化物絶縁膜25、及び窒化物絶縁膜27に形成される開口部42において、コモン線21cと接続される。

【0254】

コモン電極29を形成する材料と比較して、導電膜21aを形成する材料の抵抗率が低いため、コモン電極29及びコモン線21cの抵抗を低減することが可能である。

【0255】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせることができる。

40

【0256】

(実施の形態3)

本実施の形態では、実施の形態2と異なる表示装置及びその作製方法について図面を参照して説明する。本実施の形態では、高精細な表示装置に含まれるトランジスタにおいて、光漏れを低減することが可能なソース電極及びドレイン電極を有する点が、実施の形態2と異なる。なお、実施の形態2と重複する構成は説明を省略する。

【0257】

図14は、本実施の形態に示す表示装置の上面図である。ソース電極及びドレイン電極

50

の一方として機能する導電膜 2 1 b の上面形状が L 字であることを特徴とする。すなわち、導電膜 2 1 b は、走査線として機能する導電膜 1 3 と垂直な方向に延伸する領域 2 1 b __ 1 と、該導電膜 1 3 と平行または略平行な方向に延伸する領域 2 1 b __ 2 とが接続した平面形状を有し、且つ該領域 2 1 b __ 2 が、平面において、導電膜 1 3、画素電極 1 9 b、及びコモン電極 2 9 の一以上と重なることを特徴とする。または、導電膜 2 1 b は、該導電膜 1 3 と平行または略平行な方向に延伸する領域 2 1 b __ 2 を有し、該領域 2 1 b __ 2 が、平面において、導電膜 1 3 と、画素電極 1 9 b またはコモン電極 2 9 との間に位置することを特徴とする。

【 0 2 5 8 】

高精細な表示装置において、画素の面積が縮小されるため、走査線として機能する導電膜 1 3 及びコモン電極 2 9 の間隔が狭まる。黒表示の画素において、トランジスタがオン状態となる電圧が、走査線として機能する導電膜 1 3 に印加されると、黒表示の画素電極 1 9 b において、画素電極及び走査線として機能する導電膜 1 3 との間に、電界が発生してしまう。この結果、液晶分子が意図しない方向に回転してしまい、光漏れの原因となる。

10

【 0 2 5 9 】

しかしながら、本実施の形態に示す表示装置に含まれるトランジスタにおいて、ソース電極及びドレイン電極の一方として機能する導電膜 2 1 b において、導電膜 1 3、画素電極 1 9 b、及びコモン電極 2 9 の一以上と重なる領域 2 1 b __ 2 を有する、または、平面において、導電膜 1 3 と、画素電極 1 9 b またはコモン電極 2 9 との間に位置する領域 2 1 b __ 2 を有する。この結果、領域 2 1 b __ 2 が、走査線として機能する導電膜 1 3 の電界を遮蔽するため、該導電膜 1 3 及び画素電極 1 9 b の間に発生する電界を抑制することが可能であり、光漏れを低減することが可能である。

20

【 0 2 6 0 】

なお、導電膜 2 1 b とコモン電極 2 9 とが、重なるようにしてもよい。その領域は、容量素子として機能させることが出来る。したがって、このような構成とすることにより、容量素子の電荷容量を増やすことが出来る。その場合の例を、図 2 4 に示す。

【 0 2 6 1 】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせ用いることができる。

30

【 0 2 6 2 】

(実施の形態 4)

本実施の形態では、実施の形態 2 及び実施の形態 3 と異なる表示装置及びその作製方法について図面を参照して説明する。本実施の形態では、高精細な表示装置において、光漏れを低減することが可能なコモン電極を有する点の実施の形態 2 と異なる。なお、実施の形態 2 と重複する構成は説明を省略する。

【 0 2 6 3 】

図 1 5 は、本実施の形態に示す表示装置の上面図である。コモン電極 2 9 a は、信号線として機能する導電膜 2 1 a と交差する方向に延伸する縞状の領域 2 9 a __ 1 と、該縞状の領域と接続し、且つ走査線として機能する導電膜 1 3 と重なる領域 2 9 a __ 2 を有することを特徴とする。

40

【 0 2 6 4 】

高精細な表示装置において、画素の面積が縮小されるため、走査線として機能する導電膜 1 3 及び画素電極 1 9 b の間隔が狭まる。走査線として機能する導電膜 1 3 に電圧が印加されると、該導電膜 1 3 及び画素電極 1 9 b の間に電界が発生してしまう。この結果、液晶分子が意図しない方向に動作してしまい、光漏れの原因となる。

【 0 2 6 5 】

しかしながら、本実施の形態に示す表示装置は、走査線として機能する導電膜 1 3 と交差する領域 2 9 a __ 2 を有するコモン電極 2 9 a を有する。この結果、走査線として機能する導電膜 1 3 とコモン電極 2 9 a の間に発生する電界を抑制することが可能であり、光

50

漏れを低減することが可能である。

【0266】

なお、導電膜21bとコモン電極29とが、重なるように形成してもよい。その領域は、容量素子として機能させることができる。したがって、このような構成とすることにより、容量素子の電荷容量を増やすことができる。その場合の例を、図25に示す。

【0267】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせ用いることができる。

【0268】

(実施の形態5)

本実施の形態では、実施の形態2と異なる表示装置及びその作製方法について図面を参照して説明する。本実施の形態では、トランジスタにおいて異なるゲート電極の間に酸化物半導体膜が設けられている構造、即ちデュアルゲート構造のトランジスタである点が実施の形態2と異なる。なお、実施の形態2と重複する構成は説明を省略する。

【0269】

表示装置に含まれる素子基板の具体的な構成について説明する。本実施の形態に示す素子基板は、図26に示すように、ゲート電極として機能する導電膜13、酸化物半導体膜19a、導電膜21a、21b、及び酸化物絶縁膜25それぞれの一部または全部に重なるゲート電極として機能する導電膜29bを有する点が発明の形態2と異なる。ゲート電極として機能する導電膜29bは、開口部41a及び41bにおいて、ゲート電極として機能する導電膜13と接続される。

【0270】

次いで、図26に示すトランジスタ102aは、チャンネルエッチ型のトランジスタである。なお、A-Bは、トランジスタ102aのチャンネル長方向、及び容量素子105aの断面図であり、C-Dにおける断面図は、トランジスタ102aのチャンネル幅方向、及びゲート電極として機能する導電膜13及びゲート電極として機能する導電膜29bの接続部における断面図である。

【0271】

図26に示すトランジスタ102aは、デュアルゲート構造のトランジスタであり、基板11上に設けられるゲート電極として機能する導電膜13を有する。また、基板11及びゲート電極として機能する導電膜13上に形成される窒化物絶縁膜15と、窒化物絶縁膜15上に形成される酸化物絶縁膜17と、窒化物絶縁膜15及び酸化物絶縁膜17を介して、ゲート電極として機能する導電膜13と重なる酸化物半導体膜19aと、酸化物半導体膜19aに接する、ソース電極及びドレイン電極として機能する導電膜21a、21bとを有する。また、酸化物絶縁膜17、酸化物半導体膜19a、及びソース電極及びドレイン電極として機能する導電膜21a、21b上には、酸化物絶縁膜23が形成され、酸化物絶縁膜23上には酸化物絶縁膜25が形成される。窒化物絶縁膜15、酸化物絶縁膜23、酸化物絶縁膜25、導電膜21b上には窒化物絶縁膜27が形成される。また、画素電極19bが、酸化物絶縁膜17上に形成される。画素電極19bは、ソース電極及びドレイン電極として機能する導電膜21a、21bの一方、ここでは導電膜21bに接続される。また、コモン電極29、及びゲート電極として機能する導電膜29bが窒化物絶縁膜27上に形成される。

【0272】

C-Dにおける断面図に示すように、窒化物絶縁膜15及び窒化物絶縁膜27に設けられる開口部41aにおいて、ゲート電極として機能する導電膜29bは、ゲート電極として機能する導電膜13と接続される。即ち、ゲート電極として機能する導電膜13及びゲート電極として機能する導電膜29bは同電位である。

【0273】

このため、トランジスタ102aの各ゲート電極に同電位の電圧を印加することで、初期特性バラツキの低減、-GBTストレス試験の劣化の抑制及び異なるドレイン電圧にお

10

20

30

40

50

けるオン電流の立ち上がり電圧の変動の抑制が可能である。また、酸化物半導体膜 19 a においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ 102 a のオン電流が大きくなると共に、電界効果移動度が高くなり、代表的には電界効果移動度が $20 \text{ cm}^2 / \text{V} \cdot \text{s}$ 以上となる。

【0274】

本実施の形態に示すトランジスタ 102 a 上には分離された酸化物絶縁膜 23、25 が形成される。分離された酸化物絶縁膜 23、25 が酸化物半導体膜 19 a と重畳する。また、チャネル幅方向の断面図において、酸化物半導体膜 19 a の外側に酸化物絶縁膜 23 及び酸化物絶縁膜 25 の端部が位置する。また、図 26 に示すチャネル幅方向において、ゲート電極として機能する導電膜 29 b は、酸化物絶縁膜 23 及び酸化物絶縁膜 25 を介して、酸化物半導体膜 19 a の側面と対向する。

10

【0275】

エッチング等で加工された酸化物半導体膜の端部においては、加工におけるダメージにより欠陥が形成されると共に、不純物付着などにより汚染される。このため、酸化物半導体膜の端部は、電界などのストレスが与えられることによって活性化しやすく、それにより n 型（低抵抗）となりやすい。そのため、ゲート電極として機能する導電膜 13 と重なる酸化物半導体膜 19 a の端部において、n 型化しやすくなる。当該 n 型化された端部が、ソース電極及びドレイン電極として機能する導電膜 21 a、21 b の間に設けられると、n 型化された領域がキャリアのパスとなってしまう、寄生チャネルが形成される。しかしながら、C-D の断面図に示すように、チャネル幅方向において、ゲート電極として機能する導電膜 29 b が、酸化物絶縁膜 23、25 を介して、酸化物半導体膜 19 a の側面と対向すると、ゲート電極として機能する導電膜 29 b の電界の影響により、酸化物半導体膜 19 a の側面、または側面及びその近傍を含む領域における寄生チャネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。

20

【0276】

また、容量素子 105 a において、画素電極 19 b は、酸化物半導体膜 19 a と同時に形成された膜であり、且つ不純物を含むことにより導電性が高められた膜である。または、画素電極 19 b は、酸化物半導体膜 19 a と同時に形成された膜であり、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。または、画素電極 19 b は、酸化物半導体膜 19 a と同時に形成された膜であり、且つ不純物を含むと共に、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。

30

【0277】

本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、コモン電極は容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

【0278】

以下に、トランジスタ 102 a の構成の詳細について説明する。なお、実施の形態 2 と同じ符号の構成については、説明を省略する。

40

【0279】

ゲート電極として機能する導電膜 29 b は、実施の形態 2 に示すコモン電極 29 と同様の材料を適宜用いることができる。

【0280】

次に、図 26 に示すトランジスタ 102 a 及び容量素子 105 a の作製方法について、図 10 乃至図 12 (A)、及び図 27 を用いて説明する。

【0281】

実施の形態 2 と同様に、図 10 乃至図 12 (A) の工程を経て、基板 11 上にゲート電

50

極として機能する導電膜 1 3、窒化物絶縁膜 1 5、酸化物絶縁膜 1 6、酸化物半導体膜 1 9 a、画素電極 1 9 b、ソース電極及びドレイン電極として機能する導電膜 2 1 a、2 1 b、酸化物絶縁膜 2 2、酸化物絶縁膜 2 4、及び窒化物絶縁膜 2 6 をそれぞれ形成する。当該工程においては、第 1 のフォトマスク乃至第 4 のフォトマスクを用いたフォトリソグラフィ工程を行う。

【0 2 8 2】

次に、窒化物絶縁膜 2 6 上に第 5 のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成した後、該マスクを用いて窒化物絶縁膜 2 6 の一部をエッチングして、図 2 7 (A) に示すように、開口部 4 1 a 及び 4 1 b を有する窒化物絶縁膜 2 7 を形成する。

10

【0 2 8 3】

次に、図 2 7 (B) に示すように、ゲート電極として機能する導電膜 1 3、導電膜 2 1 b、及び窒化物絶縁膜 2 7 上に、後にコモン電極 2 9、ゲート電極として機能する導電膜 2 9 b となる導電膜 2 8 を形成する。

【0 2 8 4】

次に、導電膜 2 8 上に、第 6 のフォトマスクを用いたフォトリソグラフィ工程によりマスクを形成する。次に、該マスクを用いて導電膜 2 8 の一部をエッチングして、図 2 7 (C) に示すように、コモン電極 2 9 及びゲート電極として機能する導電膜 2 9 b を形成する。この後、マスクを除去する。

【0 2 8 5】

以上の工程により、トランジスタ 1 0 2 a を作製すると共に、容量素子 1 0 5 a を作製することができる。

20

【0 2 8 6】

本実施の形態に示すトランジスタは、チャンネル幅方向において、ゲート電極として機能するコモン電極 2 9 が、酸化物絶縁膜 2 3、2 5 を介して、酸化物半導体膜 1 9 a の側面と対向することで、ゲート電極として機能する導電膜 2 9 b の電界の影響により、酸化物半導体膜 1 9 a の側面、または側面及びその近傍を含む領域における寄生チャンネルの発生が抑制される。この結果、しきい値電圧におけるドレイン電流の上昇が急峻である、電気特性の優れたトランジスタとなる。

【0 2 8 7】

本実施の形態に示す表示装置の素子基板は、信号線と交差する方向に縞状に延伸した領域を有するコモン電極が形成される。このため、コントラストの優れた表示装置を作製することができる。

30

【0 2 8 8】

また、本実施の形態に示す表示装置の素子基板は、トランジスタの酸化物半導体膜と同時に、画素電極が形成される。画素電極は容量素子の一方の電極として機能する。また、コモン電極は、容量素子の他方の電極として機能する。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。

40

【0 2 8 9】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせ用いることができる。

【0 2 9 0】

(実施の形態 6)

本実施の形態では、上記実施の形態と比較して、酸化物半導体膜の欠陥量をさらに低減することが可能なトランジスタを有する表示装置について図面を参照して説明する。本実施の形態で説明するトランジスタは、実施の形態 2 乃至実施の形態 5 と比較して、複数の酸化物半導体膜を有する多層膜を有する点が異なる。ここでは、実施の形態 2 を用いて、トランジスタの詳細を説明する。

50

【0291】

図16に、表示装置が有する素子基板の断面図を示す。図16は、図6の一点鎖線A - B、C - D間の断面図に相当する。

【0292】

図16(A)に示すトランジスタ102bは、窒化物絶縁膜15及び酸化物絶縁膜17を介して、ゲート電極として機能する導電膜13と重なる多層膜37aと、多層膜37aに接するソース電極及びドレイン電極として機能する導電膜21a、21bとを有する。また、窒化物絶縁膜15及び酸化物絶縁膜17、多層膜37a、及びソース電極及びドレイン電極として機能する導電膜21a、21b上には、酸化物絶縁膜23、酸化物絶縁膜25、及び窒化物絶縁膜27が形成される。

10

【0293】

図16(A)に示す容量素子105bは、酸化物絶縁膜17上に形成される多層膜37bと、多層膜37bに接する窒化物絶縁膜27と、窒化物絶縁膜27に接するコモン電極29とを有する。多層膜37bは画素電極として機能する。

【0294】

本実施の形態に示すトランジスタ102bにおいて、多層膜37aは、酸化物半導体膜19a及び酸化物半導体膜39aを有する。即ち、多層膜37aは2層構造である。また、酸化物半導体膜19aの一部がチャネル領域として機能する。また、多層膜37aに接するように、酸化物絶縁膜23が形成されており、酸化物絶縁膜23に接するように酸化物絶縁膜25が形成されている。即ち、酸化物半導体膜19aと酸化物絶縁膜23との間に、酸化物半導体膜39aが設けられている。

20

【0295】

酸化物半導体膜39aは、酸化物半導体膜19aを構成する元素の一種以上から構成される酸化物膜である。このため、酸化物半導体膜19aと酸化物半導体膜39aとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

【0296】

酸化物半導体膜39aは、代表的には、In-Ga酸化物膜、In-Zn酸化物膜、In-M-Zn酸化物膜(Mは、Al、Ga、Y、Zr、Sn、La、Ce、またはNd)であり、且つ酸化物半導体膜19aよりも伝導帯の下端のエネルギーが真空準位に近く、代表的には、酸化物半導体膜39aの伝導帯の下端のエネルギーと、酸化物半導体膜19aの伝導帯の下端のエネルギーとの差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。即ち、酸化物半導体膜39aの電子親和力と、酸化物半導体膜19aの電子親和力との差が、0.05eV以上、0.07eV以上、0.1eV以上、または0.15eV以上、且つ2eV以下、1eV以下、0.5eV以下、または0.4eV以下である。

30

【0297】

酸化物半導体膜39aは、Inを含むことで、キャリア移動度(電子移動度)が高くなるため好ましい。

40

【0298】

酸化物半導体膜39aとして、Al、Ga、Y、Zr、Sn、La、Ce、またはNdをInより高い原子数比で有することで、以下の効果を有する場合がある。(1)酸化物半導体膜39aのエネルギーギャップを大きくする。(2)酸化物半導体膜39aの電子親和力を小さくする。(3)外部からの不純物の拡散を低減する。(4)酸化物半導体膜19aと比較して、絶縁性が高くなる。(5)Al、Ga、Y、Zr、Sn、La、Ce、またはNdは、酸素との結合力が強い金属元素であるため、酸素欠損が生じにくくなる。

【0299】

酸化物半導体膜39aがIn-M-Zn酸化物膜であるとき、InおよびMの和を10

50

0 atomic %としたとき、InとMの原子数比率は、Inが50 atomic %未満、Mが50 atomic %より高く、さらに好ましくは、Inが25 atomic %未満、Mが75 atomic %より高くとする。

【0300】

また、酸化物半導体膜19a及び酸化物半導体膜39aが、In-M-Zn酸化物膜(MはAl、Ga、Y、Zr、Sn、La、Ce、またはNd)の場合、酸化物半導体膜19aと比較して、酸化物半導体膜39aに含まれるM(Al、Ga、Y、Zr、Sn、La、Ce、またはNd)の原子数比が大きく、代表的には、酸化物半導体膜19aに含まれる上記原子と比較して、1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比である。

10

【0301】

また、酸化物半導体膜19a及び酸化物半導体膜39aが、In-M-Zn酸化物膜(MはAl、Ga、Y、Zr、Sn、La、Ce、またはNd)の場合、酸化物半導体膜39aをIn:M:Zn = x_1 : y_1 : z_1 [原子数比]、酸化物半導体膜19aをIn:M:Zn = x_2 : y_2 : z_2 [原子数比]とすると、 y_1/x_1 が y_2/x_2 よりも大きく、好ましくは、 y_1/x_1 が y_2/x_2 よりも1.5倍以上である。さらに好ましくは、 y_1/x_1 が y_2/x_2 よりも2倍以上大きく、より好ましくは、 y_1/x_1 が y_2/x_2 よりも3倍以上大きい。

【0302】

酸化物半導体膜19aがIn-M-Zn酸化物膜(MはAl、Ga、Y、Zr、Sn、La、Ce、またはNd)の場合、酸化物半導体膜19aを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Zn = x_1 : y_1 : z_1 とすると、 x_1/y_1 は、1/3以上6以下、さらには1以上6以下であって、 z_1/y_1 は、1/3以上6以下、さらには1以上6以下であることが好ましい。なお、 z_1/y_1 を1以上6以下とすることで、酸化物半導体膜19aとしてCAAC-OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn = 1:1:1、In:M:Zn = 1:1:1.2、In:M:Zn = 3:1:2等がある。

20

【0303】

酸化物半導体膜39aがIn-M-Zn酸化物膜(MはAl、Ga、Y、Zr、Sn、La、Ce、またはNd)の場合、酸化物半導体膜39aを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Zn = x_2 : y_2 : z_2 とすると、 $x_2/y_2 < x_1/y_1$ であって、 z_2/y_2 は、1/3以上6以下、さらには1以上6以下であることが好ましい。なお、 z_2/y_2 を1以上6以下とすることで、酸化物半導体膜39aとしてCAAC-OS膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn = 1:3:2、In:M:Zn = 1:3:4、In:M:Zn = 1:3:6、In:M:Zn = 1:3:8、In:M:Zn = 1:4:4、In:M:Zn = 1:4:5、In:M:Zn = 1:6:8等がある。

30

【0304】

なお、酸化物半導体膜19a及び酸化物半導体膜39aの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス40%の変動を含む。

40

【0305】

酸化物半導体膜39aは、後に形成する酸化物絶縁膜25を形成する際の、酸化物半導体膜19aへのダメージ緩和膜としても機能する。

【0306】

酸化物半導体膜39aの厚さは、3nm以上100nm以下、好ましくは3nm以上50nm以下とする。

【0307】

また、酸化物半導体膜39aは、酸化物半導体膜19aと同様に、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC-OS(C Axis Aligned-Crystalline Oxide Semiconductor)、多結晶

50

構造、後述する微結晶構造、または非晶質構造を含む。

【0308】

酸化物半導体膜39aは、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。

【0309】

なお、酸化物半導体膜19a及び酸化物半導体膜39aそれぞれにおいて、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、及び単結晶構造の二種以上の領域を有する混合膜を構成してもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC-OSの領域、単結晶構造の領域のいずれか二種以上の領域が積層した積層構造を有する場合がある。

10

【0310】

ここでは、酸化物半導体膜19a及び酸化物絶縁膜23の間に、酸化物半導体膜39aが設けられている。このため、酸化物半導体膜39aと酸化物絶縁膜23の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップと酸化物半導体膜19aとの間には隔たりがある。この結果、酸化物半導体膜19aを流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子がマイナスの固定電荷となってしまふ。この結果、トランジスタのしきい値電圧が変動してしまふ。しかしながら、酸化物半導体膜19aとキャリアトラップとの間に隔たりがあるため、キャリアトラップにおける電子の捕獲を削減することが可能であり、しきい値電圧の変動量を低減することができる。

20

【0311】

また、酸化物半導体膜39aは、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜19aへ移動する不純物量を低減することが可能である。また、酸化物半導体膜39aは、酸素欠損を形成しにくい。これらのため、酸化物半導体膜19aにおける不純物濃度及び酸素欠損量を低減することが可能である。

【0312】

なお、酸化物半導体膜19a及び酸化物半導体膜39aは、各膜を単に積層するのではなく連続接合（ここでは特に伝導帯の下端のエネルギーが各膜の間で連続的に変化する構造）が形成されるように作製する。すなわち、各膜の界面に、トラップ中心や再結合中心のような欠陥準位を形成する不純物が存在しないような積層構造とする。仮に、積層された酸化物半導体膜19a及び酸化物半導体膜39aの間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップされ、あるいは再結合して、消滅してしまふ。

30

【0313】

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体膜にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（ 5×10^{-7} Pa乃至 1×10^{-4} Pa程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせる排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。

40

【0314】

なお、多層膜37aの代わりに、図16(B)に示すトランジスタ102cのように、多層膜38aを有してもよい。

【0315】

50

また、多層膜 37b の代わりに、図 16 (B) に示す容量素子 105c のように、多層膜 38b を有してもよい。

【0316】

多層膜 38a は、酸化物半導体膜 49a、酸化物半導体膜 19a、及び酸化物半導体膜 39a を有する。即ち、多層膜 38a は 3 層構造である。また、酸化物半導体膜 19a がチャンネル領域として機能する。

【0317】

酸化物半導体膜 49a は、酸化物半導体膜 39a と同様の材料及び形成方法を適宜用いることができる。

【0318】

多層膜 38b は、酸化物半導体膜 49b、酸化物半導体膜 19f、及び酸化物半導体膜 39b を有する。即ち、多層膜 38b は 3 層構造である。また、多層膜 38b は画素電極として機能する。

【0319】

酸化物半導体膜 19f は、画素電極 19b と同様の材料及び形成方法を適宜用いることができる。酸化物半導体膜 49b は、酸化物半導体膜 39b と同様の材料及び形成方法を適宜用いることができる。

【0320】

また、酸化物絶縁膜 17 及び酸化物半導体膜 49a が接する。即ち、酸化物絶縁膜 17 と酸化物半導体膜 19a との間に、酸化物半導体膜 49a が設けられている。

【0321】

また、多層膜 38a 及び酸化物絶縁膜 23 が接する。また、酸化物半導体膜 39a 及び酸化物絶縁膜 23 が接する。即ち、酸化物半導体膜 19a と酸化物絶縁膜 23 との間に、酸化物半導体膜 39a が設けられている。

【0322】

酸化物半導体膜 49a は、酸化物半導体膜 19a より膜厚が小さいと好ましい。酸化物半導体膜 49a の厚さを 1nm 以上 5nm 以下、好ましくは 1nm 以上 3nm 以下とすることで、トランジスタのしきい値電圧の変動量を低減することが可能である。

【0323】

本実施の形態に示すトランジスタは、酸化物半導体膜 19a 及び酸化物絶縁膜 23 の間に、酸化物半導体膜 39a が設けられている。このため、酸化物半導体膜 39a と酸化物絶縁膜 23 の間において、不純物及び欠陥によりキャリアトラップが形成されても、当該キャリアトラップと酸化物半導体膜 19a との間には隔たりがある。この結果、酸化物半導体膜 19a を流れる電子がキャリアトラップに捕獲されにくく、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。また、キャリアトラップに電子が捕獲されると、該電子がマイナスの固定電荷となってしまう。この結果、トランジスタのしきい値電圧が変動してしまう。しかしながら、酸化物半導体膜 19a とキャリアトラップとの間に隔たりがあるため、キャリアトラップにおける電子の捕獲を削減することが可能であり、しきい値電圧の変動量を低減することができる。

【0324】

また、酸化物半導体膜 39a は、外部からの不純物を遮蔽することが可能であるため、外部から酸化物半導体膜 19a へ移動する不純物量を低減することが可能である。また、酸化物半導体膜 39a は、酸素欠損を形成しにくい。これらのため、酸化物半導体膜 19a における不純物濃度及び酸素欠損量を低減することが可能である。

【0325】

また、酸化物絶縁膜 17 と酸化物半導体膜 19a との間に、酸化物半導体膜 49a が設けられており、酸化物半導体膜 19a と酸化物絶縁膜 23 との間に、酸化物半導体膜 39a が設けられているため、酸化物半導体膜 49a と酸化物半導体膜 19a との界面近傍におけるシリコンや炭素の濃度、酸化物半導体膜 19a におけるシリコンや炭素の濃度、または酸化物半導体膜 39a と酸化物半導体膜 19a との界面近傍におけるシリコンや炭素

10

20

30

40

50

の濃度を低減することができる。これらの結果、多層膜 38 a において、一定光電流測定法で導出される吸収係数は、 $1 \times 10^{-3} / \text{cm}$ 未満、好ましくは $1 \times 10^{-4} / \text{cm}$ 未満となり、局在準位が極めて少ない。

【0326】

このような構造を有するトランジスタ 102 c は、酸化物半導体膜 19 a を含む多層膜 38 a において欠陥が極めて少ないため、トランジスタの電気特性を向上させることが可能であり、代表的には、オン電流の増大及び電界効果移動度の向上が可能である。また、ストレス試験の一例である BT ストレス試験及び光 BT ストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。

【0327】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせ用いることができる。

【0328】

(実施の形態 7)

本実施の形態では、上記実施の形態で説明した表示装置に含まれているトランジスタにおいて、酸化物半導体膜に適用可能な一態様について説明する。

【0329】

酸化物半導体膜は、単結晶構造の酸化物半導体（以下、単結晶酸化物半導体という。）
、多結晶構造の酸化物半導体（以下、多結晶酸化物半導体という。）
、微結晶構造の酸化物半導体（以下、微結晶酸化物半導体という。）
、及び非晶質構造の酸化物半導体（以下、非晶質酸化物半導体という。）
の一以上で構成されてもよい。また、酸化物半導体膜は、C A A C - O S 膜で構成されていてもよい。また、酸化物半導体膜は、非晶質酸化物半導体及び結晶粒を有する酸化物半導体で構成されていてもよい。以下に、代表例として、C A A C - O S 及び微結晶酸化物半導体について説明する。

【0330】

< C A A C - O S >

C A A C - O S 膜は、複数の結晶部を有する酸化物半導体膜の一つである。また、C A A C - O S 膜に含まれる結晶部は、c 軸配向性を有する。平面 T E M 像において、C A A C - O S 膜に含まれる結晶部の面積が 2500 nm^2 以上、さらに好ましくは $5 \mu\text{m}^2$ 以上、さらに好ましくは $1000 \mu\text{m}^2$ 以上である。また、断面 T E M 像において、該結晶部を 50% 以上、好ましくは 80% 以上、さらに好ましくは 95% 以上有することで、単結晶に近い物性の薄膜となる。

【0331】

C A A C - O S 膜を透過型電子顕微鏡 (T E M : T r a n s m i s s i o n E l e c t r o n M i c r o s c o p e) によって観察すると、結晶部同士の明確な境界、即ち結晶粒界 (グレインバウンダリーともいう。) を確認することが困難である。そのため、C A A C - O S 膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

【0332】

C A A C - O S 膜を、試料面と概略平行な方向から T E M によって観察 (断面 T E M 観察) すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、C A A C - O S 膜の膜を形成する面 (被形成面ともいう。) または上面の凹凸を反映した形状であり、C A A C - O S 膜の被形成面または上面と平行に配列する。なお、本明細書において、「平行」とは、二つの直線が -10° 以上 10° 以下の角度で配置されている状態をいう。従って、 -5° 以上 5° 以下の場合も含まれる。また、「垂直」とは、二つの直線が 80° 以上 100° 以下の角度で配置されている状態をいう。従って、 85° 以上 95° 以下の場合も含まれる。

【0333】

一方、C A A C - O S 膜を、試料面と概略垂直な方向から T E M によって観察 (平面 T E M 観察) すると、結晶部において、金属原子が三角形または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られ

10

20

30

40

50

ない。

【0334】

なお、CAAC-OS膜に対し、電子線回折を行うと、配向性を示すスポット（輝点）が観測される。

【0335】

断面TEM観察及び平面TEM観察より、CAAC-OS膜の結晶部は配向性を有していることがわかる。

【0336】

CAAC-OS膜に対し、X線回折（XRD：X-Ray Diffraction）装置を用いて構造解析を行うと、CAAC-OS膜のout-of-plane法による解析では、回折角（ 2θ ）が 31° 近傍にピークが現れる場合がある。このピークは、In-Ga-Zn酸化物の結晶の（00x）面（xは整数）に帰属されることから、CAAC-OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

10

【0337】

一方、CAAC-OS膜に対し、c軸に概略垂直な方向からX線を入射させるin-plane法による解析では、 2θ が 56° 近傍にピークが現れる場合がある。このピークは、In-Ga-Zn酸化物の結晶の（110）面に帰属される。In-Ga-Zn酸化物の単結晶酸化物半導体膜であれば、 2θ を 56° 近傍に固定し、試料面の法線ベクトルを軸（c軸）として試料を回転させながら分析（ θ スキャン）を行うと、（110）面と等価な結晶面に帰属されるピークが6本観察される。これに対し、CAAC-OS膜の場合は、 2θ を 56° 近傍に固定して θ スキャンした場合でも、明瞭なピークが現れない。

20

【0338】

以上のことから、CAAC-OS膜では、異なる結晶部間ではa軸及びb軸の配向は不規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配列した金属原子の各層は、結晶のa-b面に平行な面である。

【0339】

なお、結晶は、CAAC-OS膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のc軸は、CAAC-OS膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC-OS膜の形状をエッチングなどによって変化させた場合、結晶のc軸がCAAC-OS膜の被形成面または上面の法線ベクトルと平行にならないこともある。

30

【0340】

また、CAAC-OS膜中の結晶化度が均一でなくてもよい。例えば、CAAC-OS膜の結晶部が、CAAC-OS膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなる場合がある。また、CAAC-OS膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

【0341】

なお、CAAC-OS膜のout-of-plane法による解析では、 2θ が 31° 近傍のピークの他に、 2θ が 36° 近傍にもピークが現れる場合がある。 2θ が 36° 近傍のピークは、CAAC-OS膜中の一部に、c軸配向性を有さない結晶部が含まれることを示している。CAAC-OS膜は、 2θ が 31° 近傍にピークを示し、 2θ が 36° 近傍にピークを示さないことが好ましい。

40

【0342】

CAAC-OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させ

50

る要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。

【0343】

また、CAAC-OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。

【0344】

不純物濃度が低く、欠陥準位密度が低い（酸素欠損量の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。

【0345】

また、CAAC-OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。

【0346】

<微結晶酸化物半導体>

微結晶酸化物半導体膜は、TEMによる観察像では、明確に結晶部を確認することが困難な場合がある。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶（nc:nanocrystal）を有する酸化物半導体膜を、nc-OS（nanocrystalline Oxide Semiconductor）膜と呼ぶ。また、nc-OS膜は、例えば、TEMによる観察像では、結晶粒界を明確に確認することが困難な場合がある。

【0347】

nc-OS膜は、微小な領域（例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域）において原子配列に周期性を有する。また、nc-OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従って、nc-OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc-OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out-of-plane法による解析では、結晶面を示すピークが検出されない。また、nc-OS膜に対し、結晶部よりも大きいプローブ径（例えば50nm以上）の電子線を用いる電子線回折（制限視野電子線回折ともいう。）を行うと、ハローパターンのような回折パターンが観測される。一方、nc-OS膜に対し、結晶部の大きさと近い結晶部より小さいプローブ径（例えば1nm以上30nm以下）の電子線を用いる電子線回折（ナノビーム電子線回折ともいう。）を行うと、スポットが観測される。また、nc-OS膜に対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。また、nc-OS膜に対しナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

【0348】

nc-OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そ

のため、nc-O S膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nc-O S膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc-O S膜は、CAAC-O S膜と比べて欠陥準位密度が高くなる。

【0349】

<酸化物半導体膜及び酸化物導電体膜>

次に、酸化物半導体で形成される膜（以下、酸化物半導体膜（OS）という。）及び画素電極19bとして用いることが可能な酸化物導電体で形成される膜（以下、酸化物導電体膜（OC）という。）それぞれにおける、導電率の温度依存性について、図38を用いて説明する。図38において、横軸に測定温度（下横軸は $1/T$ 、上横軸は T ）を示し、縦軸に導電率（ $1/\rho$ ）を示す。また、酸化物半導体膜（OS）の測定結果を三角印で示し、酸化物導電体膜（OC）の測定結果を丸印で示す。

10

【0350】

なお、酸化物半導体膜（OS）を含む試料は、ガラス基板の上に、原子数比がIn:Ga:Zn=1:1:1.2のスputteringターゲットを用いたスputtering法により厚さ35nmのIn-Ga-Zn酸化物膜を形成し、原子数比がIn:Ga:Zn=1:4:5のスputteringターゲットを用いたスputtering法により厚さ20nmのIn-Ga-Zn酸化物膜を形成し、450℃の窒素雰囲気中で加熱処理した後、450℃の窒素及び酸素の混合ガス雰囲気中で加熱処理し、さらにプラズマCVD法で酸化窒化シリコン膜を形成して、作製された。

【0351】

また、酸化物導電体膜（OC）を含む試料は、ガラス基板の上に、原子数比がIn:Ga:Zn=1:1:1のスputteringターゲットを用いたスputtering法により厚さ100nmのIn-Ga-Zn酸化物膜を形成し、450℃の窒素雰囲気中で加熱処理した後、450℃の窒素及び酸素の混合ガス雰囲気中で加熱処理し、プラズマCVD法で窒化シリコン膜を形成して、作製された。

20

【0352】

図38からわかるように、酸化物導電体膜（OC）における導電率の温度依存性は、酸化物半導体膜（OS）における導電率の温度依存性より小さい。代表的には、80K以上290K以下における酸化物導電体膜（OC）の導電率の変化率は、±20%未満である。または、150K以上250K以下における導電率の変化率は、±10%未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜を、抵抗素子、配線、電極、画素電極、コモン電極等に用いることが可能である。

30

【0353】

なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせ用いることができる。

【0354】

（実施の形態8）

実施の形態2で述べたように、酸化物半導体膜を用いたトランジスタは、オフ状態における電流値（オフ電流値）を低く制御することができる。よって、画像信号等の電気信号の保持時間を長くすることができ、書き込み間隔も長く設定できる。

40

【0355】

本実施の形態の液晶表示装置は、オフ電流値の低いトランジスタを適用することで、少なくとも2つの駆動方法（モード）で表示を行う液晶表示装置とすることができる。第1の駆動モードは、従来の液晶表示装置の駆動方法であり、1フレームごとにデータを逐次書き換える駆動方法である。第2の駆動モードは、データの書き込み処理を実行した後、データの書き換えを停止する駆動方法である。すなわち、リフレッシュレートを低減した駆動モードである。

【0356】

動画の表示は、第1の駆動モードにより行われる。静止画の表示は、フレームごとの画

50

像データに変化がないため、1フレームごとにデータの書き換えを行う必要がない。そこで、静止画を表示する際は、第2の駆動モードで動作させると、画面のちらつきをなくすとともに、電力消費を削減することができる。

【0357】

また、本実施の形態の液晶表示装置に適用される液晶素子は、面積の大きい容量素子を有し、容量素子で蓄積する電荷容量が大きい。このため、画素電極の電位を保持する時間を長くすることが可能であり、リフレッシュレートを低減する駆動モードを適用できる。さらに、液晶表示装置においてリフレッシュレートを低減する駆動モードを適用した場合であっても、液晶層に印加された電圧の変化を長期間抑制することが可能であるため、使用者による画像のちらつきの知覚をより防止することができる。したがって、低消費電力化と表示品質の向上を図ることができる。

10

【0358】

ここで、リフレッシュレートを低減する効果に関して説明する。

【0359】

目の疲労には、神経系の疲労と、筋肉系の疲労の2種類がある。神経系の疲労は、長時間液晶表示装置の発光、点滅画面を見続けることで、その明るさが眼の網膜や神経、脳を刺激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の筋肉を酷使することにより疲れさせるものである。

【0360】

図17(A)に、従来の液晶表示装置の表示を表す模式図を示す。図17(A)に示すように、従来の液晶表示装置の表示では、1秒間に60回の画像の書き換えが行われている。このような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激して眼の疲労が引き起こされるおそれがあった。

20

【0361】

本発明の一態様では、液晶表示装置の画素部に、オフ電流の極めて低いトランジスタ、例えば酸化物半導体を用いたトランジスタを適用する。また、液晶素子は、面積の大きい容量素子を有する。これらによって、容量素子に蓄積された電荷のリークを抑制することが可能となるため、フレーム周波数を下げても、液晶表示装置の輝度の維持が可能となる。

【0362】

つまり、図17(B)に示すように、例えば、5秒間に1回の画像の書き換えが可能となるため、極力同じ映像を見ることが可能となり、使用者に視認される画面のちらつきが低減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労が軽減される。

30

【0363】

本発明の一態様によれば、目に優しい液晶表示装置を提供することができる。

【0364】

(実施の形態9)

本実施の形態では、本発明の一態様の表示装置が適用された電子機器の構成例について説明する。また、本実施の形態では、本発明の一態様の表示装置を適用した表示モジュールについて、図18を用いて説明を行う。

40

【0365】

図18に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、バックライトユニット8007、フレーム8009、プリント基板8010、バッテリー8011を有する。なお、バックライトユニット8007、バッテリー8011、タッチパネル8004などは、設けられない場合もある。

【0366】

本発明の一態様の表示装置は、例えば、表示パネル8006に用いることができる。

【0367】

50

上部カバー 8001 及び下部カバー 8002 は、タッチパネル 8004 及び表示パネル 8006 のサイズに合わせて、形状や寸法を適宜変更することができる。

【0368】

タッチパネル 8004 は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル 8006 に重畳して用いることができる。また、表示パネル 8006 の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。または、表示パネル 8006 の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。または、表示パネル 8006 の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネルとすることも可能である。

【0369】

バックライトユニット 8007 は、光源 8008 を有する。光源 8008 をバックライトユニット 8007 の端部に設け、光拡散板を用いる構成としてもよい。

【0370】

また、バックライトユニット 8007 と表示パネル 8006 の間に、波長変換部材を設けてもよい。波長変換部材は、蛍光顔料、蛍光染料、量子ドット等の波長変換物質を含む。波長変換物質は、バックライトユニット 8007 の光を吸収し、該光の一部または全部を別の波長の光に変換することができる。また、波長変換物質である量子ドットは、直径が 1 nm 以上 100 nm 以下の粒子である。量子ドットを有する波長変換部材を用いることで、表示装置の色再現性を高めることができる。さらに、波長変換部材は、導光板として機能させてもよい。

【0371】

フレーム 8009 は、表示パネル 8006 の保護機能の他、プリント基板 8010 の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム 8009 は、放熱板としての機能を有していてもよい。

【0372】

プリント基板 8010 は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリー 8011 による電源であってもよい。バッテリー 8011 は、商用電源を用いる場合には、省略可能である。

【0373】

また、表示モジュール 8000 には、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。

【0374】

図 19 は、本発明の一態様の表示装置を含む電子機器の外観図である。

【0375】

電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

【0376】

図 19 (A) は、携帯型の情報端末であり、本体 1001、筐体 1002、表示部 1003a、1003b などによって構成されている。表示部 1003b はタッチパネルとなっており、表示部 1003b に表示されるキーボードボタン 1004 を触れることで画面操作や、文字入力を行うことができる。勿論、表示部 1003a をタッチパネルとして構成してもよい。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部 1003a、1003b に適用することにより、信頼性の高い携帯型の情報端末とすることができる。

【0377】

図 19 (A) に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像な

10

20

30

40

50

ど)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。

【0378】

また、図19(A)に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

【0379】

図19(B)は、携帯音楽プレイヤーであり、本体1021には表示部1023と、耳に装着するための固定部1022と、スピーカー、操作ボタン1024、外部メモリスロット1025等が設けられている。上記実施の形態で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部1023に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。

10

【0380】

さらに、図19(B)に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。

【0381】

図19(C)は、携帯電話であり、筐体1030及び筐体1031の二つの筐体で構成されている。筐体1031には、表示パネル1032、スピーカー1033、マイクロフォン1034、ポインティングデバイス1036、カメラ1037、外部接続端子1038などを備えている。また、筐体1030には、携帯電話の充電を行う太陽電池1040、外部メモリスロット1041などを備えている。また、アンテナは筐体1031内部に内蔵されている。上記実施の形態で説明するトランジスタを表示パネル1032に適用することにより、信頼性の高い携帯電話とすることができる。

20

【0382】

また、表示パネル1032はタッチパネルを備えており、図19(C)には映像表示されている複数の操作キー1035を点線で示している。なお、太陽電池1040で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

30

【0383】

表示パネル1032は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル1032と同一面上にカメラ1037を備えているため、テレビ電話が可能である。スピーカー1033及びマイクロフォン1034は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体1030と筐体1031は、スライドし、図19(C)のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

【0384】

外部接続端子1038はACアダプタ及びUSBケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット1041に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

40

【0385】

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

【0386】

図19(D)は、テレビジョン装置の一例を示している。テレビジョン装置1050は、筐体1051に表示部1053が組み込まれている。表示部1053により、映像を表示することが可能である。また、筐体1051を支持するスタンド1055にCPUが内蔵されている。上記実施の形態で説明するトランジスタを表示部1053及びCPUに適

50

用することにより、信頼性の高いテレビジョン装置 1050 とすることができる。

【0387】

テレビジョン装置 1050 の操作は、筐体 1051 が備える操作スイッチや、別体のリモートコントローラにより行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

【0388】

なお、テレビジョン装置 1050 は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

10

【0389】

また、テレビジョン装置 1050 は、外部接続端子 1054 や、記憶媒体再生録画部 1052、外部メモリスロットを備えている。外部接続端子 1054 は、USB ケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部 1052 では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ 1056 にデータ保存されている画像や映像などを表示部 1053 に映し出すことも可能である。

【0390】

また、上記実施の形態で説明するトランジスタのオフリーク電流が極めて小さい場合は、当該トランジスタを外部メモリ 1056 や CPU に適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置 1050 とすることができる。

20

【0391】

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせる実施することができる。

【実施例 1】

【0392】

本実施例では、本発明の一態様に係る液晶表示装置の画素における透過率の分布について、計算により評価した。

30

【0393】

まずは、本実施例で用いた試料について説明する。

【0394】

図 15 に試料 1 の上面図を示し、図 7 に試料 1 の基板 11 側の断面図を示す。試料 1 に示す画素は、3つのサブ画素で構成される。サブ画素は、横方向に延伸した走査線として機能する導電膜 13 と、縦方向（導電膜 13 と直交する方向）に延伸した信号線として機能する導電膜 21a と、その内側の領域とで構成される。また、コモン電極 29a は、信号線として機能する導電膜 21a と交差する方向に延伸する縞状の領域と、導電膜 21a と平行であり、且つ縞状の領域と接続される接続領域とを有する。また、コモン電極 29a は、信号線として機能する導電膜 21a と交差する方向に延伸する縞状の領域 29a_1 と、該縞状の領域と接続し、且つ走査線として機能する導電膜 13 と重なる領域 29a_2 を有する。コモン電極 29a の上面形状は、縞状の領域において、ジグザグ状であり、延伸方向が信号線として機能する導電膜 21a と交差する方向である。

40

【0395】

また、図 7 に示すトランジスタのように、ゲート電極として機能する導電膜 13 と、導電膜 13 上に設けられ、且つゲート絶縁膜として機能する窒化物絶縁膜 15 及び酸化物絶縁膜 17 と、ゲート絶縁膜を介してゲート電極と重なり、且つ画素電極 19b と同一工程を経て形成された酸化物半導体膜 19a と、該酸化物半導体膜 19a と電氣的に接続し、且つ信号線として機能する導電膜 21a と、酸化物半導体膜 19a 及び画素電極 19b と電氣的に接続される導電膜 21b と、を有するトランジスタ 102 が、サブ画素ごとに設

50

けられる。

【0396】

また、図7に示すように、トランジスタ102上に酸化物絶縁膜23、25を有し、酸化物絶縁膜25及び画素電極19b上に窒化物絶縁膜27を有する。コモン電極29は窒化物絶縁膜27上に設けられる。

【0397】

なお、試料1において、図4に示す導電膜67のように、液晶層を介してコモン電極29と対向する導電膜67を有する画素を試料2とする。

【0398】

また、比較例として、図15に示す画素におけるコモン電極29の上面形状が、図2(C)に示すコモン電極69のように、信号線として機能する導電膜と直交する領域を有する形状である試料を、試料3とする。

10

【0399】

また、試料1及び試料2において、コモン電極の屈曲点における角度(図2(A)の1に相当)を 160° 、信号線として機能する導電膜の垂線とコモン電極がなす角度(図2(A)の2に相当)を 15° とした。

【0400】

また、試料3において、コモン電極の屈曲点における角度を 175° とし、信号線として機能する導電膜の垂線とコモン電極がなす角度(図2(A)の2に相当)を 0° とした。

20

【0401】

以上のようにして、試料1乃至試料3を準備した。試料1乃至試料3に示す画素は、画素電極とコモン電極との間に印加される横電界によって、画素の透過率を制御することができる。

【0402】

次に、試料1乃至試料3の透過率を計算した。計算には、Shintech社製LCD Master 3-Dを用い、FEM-Staticモードにて行った。なお、計算では、サイズを縦 $49.5\mu\text{m}$ 、横 $49.5\mu\text{m}$ 、奥行(高さ) $4\mu\text{m}$ とし、境界条件をperiodicとしている。また、導電膜13の厚さを 200nm 、窒化物絶縁膜15及び酸化物絶縁膜17の合計の厚さを 400nm 、導電膜21a、導電膜21bの厚さを 300nm 、酸化物絶縁膜23及び酸化物絶縁膜25の合計の厚さを 500nm 、窒化物絶縁膜27の厚さを 100nm とした。また、試料1乃至試料3は、画素電極の厚さを 0nm 、コモン電極の厚さを 100nm とした。また、試料2は、導電膜67の厚さを 0nm とした。また、液晶分子においては、プレツイスト角を 90° 、ツイスト角を 0° 、プレチルト角を 3° とした。なお、計算の負荷を軽くするために、試料1乃至試料3の画素電極の厚さ、及び試料2の導電膜67の厚さを 0nm とした。

30

【0403】

上記条件において、走査線として機能する導電膜を -9V 、コモン線を 0V とし、信号線として機能する導電膜の電圧を画素電極と等しくし、且つ 0V から 6V まで 1V ごとに電圧を印加した場合(リフレッシュレートが低い液晶表示装置において、リフレッシュ期間に相当)と、信号線として機能する導電膜を 0V と固定し、画素電極に 0V から 6V まで 1V ごとに電圧を印加した場合(リフレッシュレートが低い液晶表示装置において、保持期間に相当)、それぞれの透過率を計算した。

40

【0404】

画素電極の電圧(画素電圧と示す。)と画素の透過率の関係を図20及び図21に示す。試料1の計算結果を図20(A)に、試料2の計算結果を図20(B)に、試料3の計算結果を図21に、それぞれ示す。各図において、黒丸印は、信号線として機能する導電膜の電圧(信号線電圧と示す。)を画素電圧と等しくした場合(リフレッシュ期間に相当)の透過率を示し、白丸印は、信号線電圧を 0V と固定した場合(保持期間に相当)の透過率を示す。また、平行ニコルの透過率を 100% として、各試料の透過率を計算し

50

た。

【0405】

図20(A)及び図20(B)より、試料1及び試料2において、画素電圧が上昇するにつれて、透過率が上昇していることが分かった。また、画素電圧が6Vの場合、信号線電圧を画素電圧と等しくした場合と、信号線電圧を0Vに固定した場合とを比較すると、透過率の差が小さいことが分かった。このことから、保持期間及びリフレッシュ期間において、透過率を維持することが可能であり、画面のちらつきを低減することができる。

【0406】

一方、図21より、試料3において、画素電圧が上昇するにつれて、透過率が上昇していることが分かった。しかしながら、信号線電圧を0Vに固定した場合の透過率が、信号線電圧を画素電圧と等しくした場合と比べて、上昇率が低いことが分かった。このことから、リフレッシュ期間と比較すると、保持期間における画素の明るさが低減してしまい、ちらつきが発生してしまう。

10

【0407】

したがって、試料1及び試料2に示すような形状のコモン電極を設けることは、リフレッシュレートが低い液晶表示装置において、ちらつきを低減するために効果的であることがわかる。

【実施例2】

【0408】

実施の形態2乃至実施の形態6に示す素子基板は、作製工程におけるマスク枚数の削減と画素の高開口率化が可能である。しかしながら、酸化物絶縁膜23、25等の一部がエッチングされた領域において液晶素子が形成されるため、素子基板内において段差構造を有する。そこで、配向膜のラビング方向と光漏れの関係調べた。

20

【0409】

はじめに、配向膜を形成するための配向処理方向と画素における光漏れ量の関係調べた結果を説明する。

【0410】

ここでは、試作した素子基板に対し、信号線として機能する導電膜21aの延伸方向に対して、0°、45°、90°の角度でラビング処理を行った。また、対向基板において、素子基板のラビング方向とアンチパラレルとなるように配向処理を行った。次に、素子基板及び対向基板の間に液晶層及びシール材を設けることで、液晶表示装置を作製した。

30

【0411】

次に、該液晶表示装置に含まれる画素の光漏れ量を測定した。測定において、液晶表示装置に偏光子がクロスニコルとなるように、一对の偏光板を配置した。なお、ラビング方向の角度と偏光子の軸が平行になるよう配置した。測定結果を図29に示す。なお、各液晶表示装置において、5点における光漏れ量の測定を行った。

【0412】

図29より、ラビング方向と信号線として機能する導電膜21aのなす角度が45°の表示装置において、光漏れが多く、0°と90°においては、光漏れが少ないことが確認できた。また、ラビング方向が信号線として機能する導電膜21aに対し平行になるように配向処理を行うことで、最も光漏れが抑制されていることが確認できた。

40

【0413】

なお、本実施例で作製した液晶表示装置は、走査線として機能する導電膜13の密度に対し、信号線として機能する導電膜21aの密度が3倍である構成であった。すなわち、信号線として機能する導電膜21aに平行な方向に凹の領域、凸の領域がそれぞれ延伸している。そこで、信号線として機能する導電膜21aと平行な方向に配向処理を行うことで、段差が形成されている場合でも、光漏れを抑制できることが確認できた。

【0414】

次に、配向処理方法と光漏れ量の関係調べた結果を説明する。

【0415】

50

図30は、液晶表示装置の表示部を顕微鏡で観察した写真である。図30(A)は、ラビング処理のみを行って配向膜を形成した液晶表示装置を観察した結果であり、図30(B)は、ラビング処理及び光配向処理を行って配向膜を形成した液晶表示装置を観察した結果である。なお、顕微鏡観察は、偏光板に含まれる偏光子の配置をクロスニコルとし、透過モードによる観察を行った。

【0416】

図30(A)から、ラビング処理のみを行って配向膜を形成した液晶表示装置では、局所的な光漏れが発生していることが確認できた。一方、図30(B)から、ラビング処理及び光配向処理を行って配向膜を形成した液晶表示装置では、光漏れが抑制されていることが確認できた。

10

【0417】

上記の結果より、段差構造を有する素子基板に対しては、液晶分子の配向を水平配向とし、凹の領域、凸の領域がそれぞれ延伸している方向に平行な配向処理すると共に、光配向処理を導入することで、面内において、均一な配向処理が可能であることを確認した。

【実施例3】

【0418】

本実施例では、図31(A)に示すような、信号線として機能する導電膜21aと概略直交する方向にジグザグ形状のスリットを形成する共通電極29を有する画素において、液晶分子の配向の様子を計算した。

【0419】

20

ここでは、液晶表示器用設計シミュレータ：LCD Master 3D Full set FEM モード(シンテック株式会社製)を用いて、液晶分子の配向の計算を行った。また、液晶素子におけるセルギャップを $4.0\mu\text{m}$ とし、画素構造としては、隣接する2つのサブ画素を含む構造を想定した。一方のサブ画素を白表示(画素電極19bに電圧5Vを印加)とし、他方のサブ画素を黒表示(画素電極19bに電圧0Vを印加)とすることで、液晶分子の配向状態を計算した。さらに、信号線として機能する導電膜21aと共通電極29との間の電界の影響を調査するため、信号線として機能する導電膜21aに、0Vまたは6V印加し、液晶分子の配向を比較した。なお、ここでは、実際のパネルを想定して、信号線として機能する導電膜21aの端から内側方向に $1.5\mu\text{m}$ の領域を覆うように、対向基板に遮光膜を配置して、計算を行った。

30

【0420】

また、比較例として、図32(A)に示すような、直線形状の共通電極30を有する画素における液晶分子の配向を計算した。

【0421】

なお、リフレッシュレートを低下させた駆動方法の液晶表示装置において、フレクソエレクトリック効果の観点からネガ型液晶材料が好ましいことから、ここでの計算では、ネガ型液晶材料を用いた。

【0422】

図31(A)に示す画素の計算結果を図31(B)及び図31(C)に示す。また、図32(A)に示す画素の計算結果を図32(B)及び図32(C)に示す。なお、図31及び図32において、(B)は信号線として機能する導電膜21aに0V印加した計算結果であり、(C)は、信号線として機能する導電膜21aに6V印加した計算結果である。

40

【0423】

図32(B)及び図32(C)に示す白表示のサブ画素を比較すると、信号線として機能する導電膜21aの電圧によって、液晶分子の配向状態が異なっていることが確認できた。一方、図31(B)及び図31(C)に示す白表示のサブ画素を比較すると、画素電極19b上の液晶分子の配向状態において、大きな差は確認されない。

【0424】

これは、共通電極29の形状をジグザグ形状とすることで、液晶分子の回転方向が、

50

信号線として機能する導電膜 2 1 a 上では時計回りとなり、画素電極 1 9 b 上では反時計回りとなり、この結果、信号線として機能する導電膜 2 1 a 上と、画素電極 1 9 b 上とで、液晶分子の配向状態が干渉しにくくなるためである。

【 0 4 2 5 】

次に、上記計算結果を用いて、画素電極 1 9 b に、0 V から 6 V まで 0 . 5 V ごとに電圧を印加した時の画素の、電圧 - 透過率特性を算出した。このとき、信号線として機能する導電膜 2 1 a に印加する電圧 V_d を 0 V または 6 V とした。計算結果を図 4 0 に示す。図 4 0 (A) は、図 3 1 (A) に示す画素の電圧 - 透過率特性の計算結果であり、図 4 0 (B) は、図 3 2 (A) に示す画素の電圧 - 透過率特性の計算結果である。また、図 4 0 は、横軸が画素電極 1 9 b の電圧を示し、縦軸は画素の透過率を示す。また、各図において、丸印及び破線は、信号線として機能する導電膜 2 1 a の電圧を 0 V として計算した結果であり、四角印及び実線は、信号線として機能する導電膜 2 1 a の電圧を 6 V として計算した結果である。図 4 0 (A) において、電圧 V_d が 0 V 及び 6 V の透過率を示す曲線はほぼ重なっている。図 4 0 (A) に示すように、図 3 1 に示すコモン電極 3 0 の構造では、信号線として機能する導電膜 2 1 a の電圧による、画素の透過率の変動が少ないことがわかる。

10

【 0 4 2 6 】

また、信号線として機能する導電膜 2 1 a の印加電圧が 0 V のときの電圧 - 透過率特性を基準とし、信号線として機能する導電膜 2 1 a の印加電圧が 0 V の場合から 6 V の場合の電圧 - 透過率特性のずれの割合を図 3 3 に示す。図 3 3 は、横軸が画素電極 1 9 b の電圧を示し、縦軸は透過率のずれの割合を示す。図 3 1 及び図 3 2 で行った計算と同様に、実際のパネルを想定して、信号線として機能する導電膜 2 1 a の端から内側方向に 1 . 5 μm の領域を覆うように、対向基板に遮光膜を配置して、計算を行った。

20

【 0 4 2 7 】

図 3 3 において、横軸は画素電極 1 9 b に印加した電圧を示し、縦軸は各印加電圧における電圧 - 透過率特性のずれの割合を示す。図 3 3 において、実線は図 3 1 (A) に示す画素の計算結果であり、破線は図 3 2 (A) に示す画素の計算結果である。

【 0 4 2 8 】

図 3 2 (A) に示すコモン電極 3 0 の構造では、画素電極 1 9 b に印加する電圧が上昇するに従い、電圧 - 透過率特性のずれが大きくなる。即ち、信号線として機能する導電膜 2 1 a の電圧による、画素の透過率の影響が顕著に見られる。

30

【 0 4 2 9 】

一方、図 3 1 (A) に示すコモン電極 2 9 の形状では、画素電極 1 9 b に印加する電圧が上昇しても、電圧 - 透過率特性のずれが小さい。即ち、信号線として機能する導電膜 2 1 a の電圧による画素の透過率の影響が少ない。

【 0 4 3 0 】

従って、液晶分子の回転方向を、信号線として機能する導電膜 2 1 a 上と、画素電極 1 9 b 上とで逆転させることで、液晶分子に対して、信号線として機能する導電膜の電界の影響を低減できる。

【 0 4 3 1 】

また、信号線として機能する導電膜 2 1 a に設けられるコモン電極 2 9 の形状がスリット状であること、及び信号線として機能する導電膜 2 1 a 上に酸化物絶縁膜 2 3、2 5 が形成されていることから、信号線として機能する導電膜 2 1 a と、コモン電極 2 9 との間に生じる寄生容量を十分に低減できる。

40

【 0 4 3 2 】

従って、本発明の素子基板は、リフレッシュレートを低下させた駆動方法の液晶表示装置にも有用な構造であるといえる。

【 実施例 4 】

【 0 4 3 3 】

本実施例では、実施の形態 2 に示す素子基板を用いて、液晶表示装置を作製した。当該

50

液晶表示装置の仕様と表示画像について、説明する。

【0434】

表1に液晶表示装置の仕様を示す。

【0435】

【表1】

Screen Diagonal	4.29inch
Resolution	1080 ´ RGB (H) ´ 1920 (V) : Full-HD
Pixel Pitch	49.5 mm (H) ´ 49.5 mm (V)
Pixel Density	513 ppi
Liquid Crystal Mode	Fringe Field Switching
Aperture Ratio	50.80%
FET	CAAC-IGZO
Process	Six-Mask Process

10

【0436】

また、配向膜の配向処理を、ラビング処理及び光配向処理で行ったこと、コモン電極の形状をジグザグ状としたこと、トランジスタに含まれる酸化物半導体膜と同時に形成した導電性を有する酸化物半導体膜を画素電極19bとして用いたことより、低周波駆動が可能である、513 p p i の F F S モードの液晶表示装置を、6枚マスクプロセスで作製した。

20

【0437】

図34に、本実施例で作製した液晶表示装置が表示した画像を撮影した図を示す。図34に示すように、本発明の表示装置は、高精細で表示品位の優れた液晶表示装置である。なお、本実施例で作製した液晶表示装置は、低周波数駆動方法も可能となっているため、消費電力の低減が可能である。

30

【実施例5】

【0438】

本実施例では、導電性を有する酸化物半導体膜の透過率、導電率、及び抵抗率について説明する。

【0439】

はじめに、試料A1及び試料A2の作製方法を説明する。

【0440】

はじめに、試料A1の作製方法について説明する。

【0441】

ガラス基板上に厚さ50nmのIn-Ga-Zn酸化物膜(以下、IGZO膜という。)を成膜し、その後、厚さ100nmの窒化シリコン膜を積層して成膜した。なお、試料A1は、導電性を有する酸化物半導体膜を有する。

40

【0442】

なお、IGZO膜の成膜条件としては、スパッタリング法にて、金属酸化物ターゲット(In:Ga:Zn=1:1:1)を用い、33vol%の酸素(アルゴン希釈)をスパッタリングガスとして用い、圧力=0.4Pa、成膜電力=200W、基板温度=300の条件を用いた。

【0443】

また、窒化シリコン膜の成膜条件としては、プラズマCVD法にて、SiH₄/N₂/NH₃=50/5000/100sccm、圧力=100Pa、成膜電力=1000W、

50

基板温度 = 350 の条件を用いた。以上の工程により、試料 A 1 を作製した。

【0444】

次に、試料 A 2 の作製方法を説明する。

【0445】

試料 A 2 は、試料 A 1 の I G Z O 膜の成膜条件を用いて、ガラス基板上に I G Z O 膜を成膜した。以上の工程により、試料 A 2 を作製した。なお、試料 A 1 は、酸化物半導体膜を有する。

【0446】

次に、試料 A 1 及び試料 A 2 において、可視光の透過率を測定した。測定された透過率を図 35 に示す。図 35 において、実線は試料 A 1 に含まれる導電性を有する酸化物半導体膜 (O C f i l m) の透過率を示し、破線は試料 A 2 に含まれる酸化物半導体膜 (O S f i l m) の透過率を示す。

10

【0447】

試料 A 1 及び試料 A 2 において、透過率は広いエネルギー領域に対して 80% 以上になっている。すなわち、導電性を有する酸化物半導体膜は、酸化物半導体膜と比較しても、可視光領域において高い透光性を有する。

【0448】

次に、導電性を有する酸化物半導体膜の導電率及び抵抗率を測定した。

【0449】

はじめに、試料 A 3 の作製方法について説明する。

20

【0450】

試料 A 1 と同様の条件を用いて、ガラス基板上に厚さ 35 nm の I G Z O 膜を成膜し、その後、厚さ 100 nm の窒化シリコン膜を積層して成膜した。次に、窒化シリコン膜をエッチングすることで、導電性を有する酸化物半導体膜を露出させた。以上の工程により、試料 A 3 を作製した。

【0451】

次に、試料 A 3 に含まれる導電性を有する酸化物半導体膜の導電率を測定した。導電性を有する酸化物半導体膜の導電率の $1/T$ 依存性 (アレニウスプロット) を図 36 に示す。図 36 の横軸は、 $1/T$ (絶対温度) を示し、縦軸は $1/\sigma$ を示す。

【0452】

30

図 36 に示すように、導電性を有する酸化物半導体膜は、温度が上昇するにつれて、わずかに抵抗が上昇している。このことから、導電性を有する酸化物半導体膜の導電性は半導体的ではなく、金属的なふるまいを有するといえる。これは、導電性を有する酸化物半導体膜では、キャリアが縮退していることが原因と考えられる。

【0453】

次に、試料 A 3 の抵抗率を測定した結果を図 37 に示す。試料 A 3 に含まれる、導電性を有する酸化物半導体膜の電気特性は良好な線形特性であり、抵抗率は、 $7 \times 10^{-3} \cdot \text{cm}$ 程度であった。

【0454】

以上の透過率及び抵抗率の測定から、導電性を有する酸化物半導体膜は、ITO の代替として用いることが可能である。

40

【0455】

また、導電性を有する酸化物半導体膜は、酸化物半導体膜とは異なる物性を有しており、これら 2 つは異なる材料であるといえる。

【実施例 6】

【0456】

本実施例では、トランジスタの $V_g - I_d$ 特性の測定結果について説明する。

【0457】

はじめに、試料 B 1 に含まれるトランジスタの作製工程について、図 10 および図 11 を参照して説明する。

50

【0458】

まず、図10(A)に示すように、基板11としてガラス基板を用い、基板11上に導電膜12を形成した。

【0459】

ここでは、導電膜12として、スパッタリング法で厚さ100nmのタングステン膜を形成した。

【0460】

次に、図10(B)に示すように、ゲート電極として機能する導電膜13を形成した。

【0461】

ここでは、フォトリソグラフィ工程により導電膜12上にマスクを形成した後、導電膜12の一部をエッチングして、導電膜13を形成した。 10

【0462】

次に、図10(C)に示すように、導電膜13上に、窒化物絶縁膜15と、酸化物絶縁膜16と、酸化物半導体膜18とを順に形成した。

【0463】

ここでは、窒化物絶縁膜15として、厚さ50nmの第1の窒化シリコン膜、厚さ300nmの第2の窒化シリコン膜、及び厚さ50nmの第3の窒化シリコン膜をそれぞれプラズマCVD法により形成した。酸化物絶縁膜16として、厚さ50nmの酸化窒化シリコン膜をプラズマCVD法により形成した。酸化物半導体膜18として、厚さ35nmのIGZO膜をスパッタリング法により形成した。なお、原子数比がIn:Ga:Zn=1:1:1のスパッタリングターゲットを用いた。また、成膜温度は170であった。 20

【0464】

次に、第1の加熱処理を行った。ここでは、第1の加熱処理として、窒素雰囲気、450、1時間の加熱処理を行った後、窒素及び酸素雰囲気、450、1時間の加熱処理を行った。

【0465】

次に、図10(D)に示すように、酸化物半導体膜19aを形成した。ここでは、フォトリソグラフィ工程により酸化物半導体膜18上にマスクを形成した後、酸化物半導体膜18の一部をエッチングして、酸化物半導体膜19aを形成した。

【0466】

次に、図11(A)に示すように、導電膜20を形成した。 30

【0467】

ここでは、導電膜20として、厚さ50nmのタングステン膜と、厚さ400nmのアルミニウム膜と、厚さ100nmのチタン膜とを、それぞれスパッタリング法により順に形成した。

【0468】

次に、図11(B)に示すように、ソース電極及びドレイン電極として機能する導電膜21a、21bを形成した。ここでは、フォトリソグラフィ工程により導電膜20上にマスクを形成した後、導電膜20の一部をエッチングして、導電膜21a、21bを形成した。 40

【0469】

次に、図11(C)に示すように、酸化物絶縁膜22及び酸化物絶縁膜24を形成した。

【0470】

ここでは、酸化物絶縁膜22として、厚さ50nmの酸化窒化シリコン膜をプラズマCVD法により形成した。酸化物絶縁膜24として、厚さ400nmの酸化窒化シリコン膜をプラズマCVD法により形成した。

【0471】

次に、第2の加熱処理を行い、酸化物絶縁膜22及び酸化物絶縁膜24から水、窒素、水素等を脱離させると共に、酸化物絶縁膜24に含まれる酸素の一部を酸化物半導体膜1 50

9 a へ供給した。ここでは、窒素及び酸素雰囲気、350、1時間の加熱処理を行った。

【0472】

次に、図示しないが、酸化物絶縁膜24上に窒化物絶縁膜を形成した。

【0473】

ここでは、窒化物絶縁膜として、厚さ100nmの窒化シリコン膜をプラズマCVD法により形成した。

【0474】

次に、図示しないが、窒化物絶縁膜の一部をエッチングして、導電膜21a、21bの一部を露出する開口部を形成した。

【0475】

次に、図示しないが、窒化物絶縁膜上に平坦化膜を形成した。

【0476】

ここでは、組成物を窒化物絶縁膜上に塗布した後、露光及び現像を行って、一对の電極の一部を露光する開口部を有する平坦化膜を形成した。なお、平坦化膜として厚さ1.5μmのアクリル樹脂を形成した。このうち、加熱処理を行った。当該加熱処理は、温度を250とし、窒素を含む雰囲気、1時間行った。

【0477】

次に、図示しないが、導電膜21a、21bの一部に接続される導電膜を形成した。

【0478】

ここでは、スパッタリング法により厚さ100nmの酸化シリコンを含むITOを形成した。その後、窒素雰囲気、250、1時間の加熱処理を行った。

【0479】

以上の工程により、トランジスタを有する試料B1を作製した。

【0480】

また、試料B1に含まれるトランジスタに含まれる酸化物半導体膜19a及び導電膜21a、21bを変形したトランジスタを有する試料B2を作製した。

【0481】

試料B2に含まれるトランジスタは、酸化物半導体膜19aの代わりに、多層膜を有する。多層膜として、厚さ35nmの第1のIGZO膜及び厚さ20nmの第2のIGZO膜をそれぞれスパッタリング法により順に形成した。なお、第1のIGZO膜は、原子数比がIn:Ga:Zn=1:1:1のスパッタリングターゲットを用い、成膜温度は300であった。また、第2のIGZO膜は、原子数比がIn:Ga:Zn=1:4:5のスパッタリングターゲットを用い、成膜温度は200であった。

【0482】

また、試料B2に含まれるトランジスタにおいて、導電膜21a、21bとして、厚さ50nmのタングステン膜と厚さ200nmの銅膜をそれぞれスパッタリング法により順に形成した。

【0483】

また、試料B2に含まれるトランジスタにおいて、導電膜21a、21bを形成した後であって、酸化物絶縁膜22を形成する前に、以下の工程を追加し、導電膜21a、21bの表面にシリサイド膜を形成した。詳細を以下に示す。350に加熱しながら、アンモニア雰囲気で発生させたプラズマに導電膜21a、21bを曝し、導電膜21a、21bの表面の酸化物を還元した。次に、220で加熱しながら、導電膜21a、21bをシランに曝した。この結果、導電膜21a、21bに含まれる銅が触媒として作用し、シランがSiとH₂に分解されるとともに、導電膜21a、21bの表面にCuSi_x(x>0)膜を形成した。

【0484】

また、試料B1に含まれるトランジスタに含まれる酸化物半導体膜19aを変形したトランジスタを有する試料B3を作製した。

10

20

30

40

50

【0485】

試料B3において、酸化物半導体膜19aとして、厚さ35nmのIGZO膜をスパッタリング法により形成した。なお、原子数比がIn:Ga:Zn=1:1:1のスパッタリングターゲットを用いた。また、成膜温度は100であった。なお、導電膜21a、21bは、厚さ50nmのタングステン膜と、厚さ400nmのアルミニウム膜と、厚さ100nmのチタン膜とが順に積層されている。

【0486】

また、試料B3に含まれるトランジスタに含まれる酸化物半導体膜19a及び導電膜21a、21bを变形したトランジスタを有する試料B4を作製した。

【0487】

試料B4において、酸化物半導体膜19aとして、厚さ35nmのIGZO膜をスパッタリング法により形成した。なお、原子数比がIn:Ga:Zn=1:1:1.2のスパッタリングターゲットを用いた。また、成膜温度は25であった。

10

【0488】

また、試料B4に含まれるトランジスタにおいて、導電膜21a、21bとして、厚さ50nmのタングステン膜と、厚さ200nmの銅膜をそれぞれスパッタリング法により順に形成した。

【0489】

なお、各試料に形成されるトランジスタはチャンネルエッチ構造である。また、チャンネル長(L)が3 μ m、チャンネル幅(W)が50 μ mであるトランジスタと、チャンネル長(L)が6 μ m、チャンネル幅(W)が50 μ mであるトランジスタをそれぞれ形成した。

20

【0490】

ここで、試料B1に含まれるチャンネル長が3 μ mのトランジスタの断面STEM像を図41に示す。

【0491】

次に、試料B1乃至試料B4に含まれるトランジスタの初期特性としてVg-Id特性を測定した。ここでは、基板温度を25とし、ソース-ドレイン間の電位差(以下、ドレイン電圧という。)を1V、10Vとし、ソース-ゲート電極間の電位差(以下、ゲート電圧という。)を-15V以上+15V以下まで変化させたときのソース-ドレイン間に流れる電流(以下、ドレイン電流という。)の変化特性、すなわちVg-Id特性を測定した。

30

【0492】

図42に、試料B1及び試料B2に含まれるトランジスタのVg-Id特性を示す。図43に、試料B3及び試料B4に含まれるトランジスタのVg-Id特性を示す。図42及び図43に示す各グラフにおいて、横軸はゲート電圧Vg、縦軸はドレイン電流Idを表す。また、実線は、ドレイン電圧Vdが1V、10VのときのVg-Id特性である。

【0493】

図42に示すように、試料B1及び試料B2に含まれるトランジスタは、優れたスイッチング特性を有する。即ち、試料B1及び試料B2に含まれるトランジスタは、導電膜21a、21bに含まれる金属元素が異なっても、優れたVg-Id特性を有する。

40

【0494】

一方、図43に示すように、試料B4に含まれるトランジスタのVg-Id特性において、しきい値電圧がマイナスシフトしている。また、しきい値電圧近傍におけるドレイン電流の上昇が緩やかである。即ち、S値が悪化している。即ち、試料B3及び試料B4に含まれるトランジスタは、導電膜21a、21bに含まれる金属元素によって、Vg-Id特性が劣化する。

【0495】

ここで、試料B2及び試料B4に含まれるトランジスタのIGZO膜の構造及び膜密度と、Vg-Id特性の関係を調べた。試料B2において、導電膜21a、21bに接するIGZO膜を基板上に形成した。該試料をB2aとする。また、試料B4において、導電

50

膜 2 1 a、2 1 b に接する I G Z O 膜を基板上に形成した。該試料を B 4 a とする。次に、各試料の I G Z O 膜の構造解析を X 線回折 (X R D : X - R a y D i f f r a c t i o n) 装置を用いて行った。また、各試料の I G Z O 膜の膜密度を X 線反射率測定法 (X R R : X - R a y R e f l e c t o m e t r y) によって測定した。

【 0 4 9 6 】

試料 2 a に含まれる I G Z O 膜と、試料 4 a に含まれる I G Z O 膜それぞれについての X R D の測定結果を図 4 4 (A) に示し、X R R の測定結果を図 4 4 (B) に示す。

【 0 4 9 7 】

図 4 4 (A) に示すように、試料 2 a に含まれる I G Z O 膜は、回折角 (2θ) が 31° 近傍にピークを有するため、C A A C - I G Z O 膜である。一方、試料 4 a に含まれる I G Z O 膜は、回折角 (2θ) が 31° 近傍にピークを有さないため、n c - I G Z O 膜である。

10

【 0 4 9 8 】

図 4 4 (B) に示すように、試料 4 a に含まれる I G Z O 膜と比較して、試料 2 a に含まれる I G Z O 膜の方が、膜密度が高い。

【 0 4 9 9 】

試料 B 4 に含まれるトランジスタは、導電膜 2 1 a、2 1 b に接する I G Z O 膜が n c - I G Z O 膜で形成される。また、n c - I G Z O 膜は、膜密度が低い。これらのため、導電膜 2 1 a、2 1 b に含まれる銅が、ゲート絶縁膜として機能する酸化物絶縁膜 1 6 及び酸化物半導体膜 1 9 a の界面に拡散しやすいと考えられる。また、銅の拡散により、酸化物絶縁膜 1 6 及び酸化物半導体膜 1 9 a の界面にキャリアトラップが形成される。この結果、試料 B 4 に含まれるトランジスタの $V_g - I_d$ 特性において、S 値が悪化してしまう。

20

【 0 5 0 0 】

一方、試料 B 2 に含まれるトランジスタは、多層膜を有し、さらに多層膜において、導電膜 2 1 a、2 1 b に接する I G Z O 膜が C A A C - I G Z O 膜で形成される。C A A C - I G Z O 膜は、膜密度が高く、層状構造であり、結晶粒界が存在しない。このため、C A A C - I G Z O 膜は、銅のバリア膜として機能し、導電膜 2 1 a、2 1 b に含まれる銅がチャネル領域へ拡散することを防ぐと考えられる。また、導電膜 2 1 a、2 1 b の表面にシリサイド膜が形成される。シリサイド膜が、導電膜 2 1 a、2 1 b から、銅が拡散することを防ぐ。これらの結果、試料 B 2 に含まれるトランジスタは、導電膜 2 1 a、2 1 b に含まれる金属元素に関わらず、優れた $V_g - I_d$ 特性を有する。

30

【 0 5 0 1 】


以上のことから、導電膜 2 1 a、2 1 b として、銅膜を用いて形成する場合、導電膜 2 1 a、2 1 b に接する酸化物半導体膜として、C A A C - I G Z O 膜を用いることで、優れた電気特性を有するトランジスタを作製することができる。

40


50

【 図面 】

【 図 1 】




【 図 2 】




10

20

【 図 3 】



【 図 4 】




30

40


50

【 図 5 】


(A)



(B)




【 図 6 】




10

20

【 図 7 】



【 図 8 】




30


40

50

【 図 9 】




【 図 10 】




10

20

【 図 11 】



【 図 12 】





30


40

50

【 図 1 3 】




【 図 1 4 】





10

20

【 図 1 5 】



【 図 1 6 】




30


40

50


【図 17】




【図 18】




【図 19】




【図 20】



【 図 2 1 】




【 図 2 2 】




10

20

【 図 2 3 】



【 図 2 4 】




30


40

50

【 25 】




【 26 】




10

20

【 27 】



【 28 】




30


40

50

【図 29】




【図 30】




10





【図 31】



【図 32】



20




30

40

50

【 3 3 】




【 3 4 】




10

【 3 5 】




【 3 6 】




20

【 3 7 】



【 3 8 】




30


40

50

【 図 3 9 】




【 図 4 0 】




10

20

【 図 4 1 】



【 図 4 2 】




30


40

50

【 図 4 3 】



【 図 4 4 】



10

20

30

40

50

【手続補正書】

【提出日】令和6年6月25日(2024.6.25)

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、
前記画素部は、

走査線としての機能と、トランジスタのゲート電極としての機能とを有する第1の導電膜と、

前記第1の導電膜と重なる領域を有し、且つ前記トランジスタのチャンネル形成領域を有する半導体膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第2の導電膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第3の導電膜と、

前記第2の導電膜と電氣的に接続され、且つ画素電極としての機能を有する第4の導電膜と、

前記第4の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第5の導電膜と、

前記第5の導電膜と電氣的に接続された第6の導電膜と、を有し、

平面視において、前記第3の導電膜は、前記第1の導電膜と交差する領域を有し、

平面視において、前記第6の導電膜は、前記第1の導電膜と交差する領域を有し、且つ前記第3の導電膜と平行又は略平行な方向に延伸する領域を有し、

前記第5の導電膜は、前記チャンネル形成領域との重なりを有さず、

前記第5の導電膜は、開口部を有し、

前記開口部は、第1の方向に延伸する第1の部分と、前記第1の方向と交差する第2の方向に延伸する第2の部分と、を有し、

平面視において、前記開口部の第1の部分の少なくとも一部と、前記開口部の第2の部分の少なくとも一部とは、前記第3の導電膜の端部と、前記第3の導電膜の前記端部と対向する前記第4の導電膜の端部との間の領域に位置する、液晶表示装置。

【請求項2】

マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、
前記画素部は、

走査線としての機能と、トランジスタのゲート電極としての機能とを有する第1の導電膜と、

前記第1の導電膜と重なる領域を有し、且つ前記トランジスタのチャンネル形成領域を有する半導体膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第2の導電膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第3の導電膜と、

前記第2の導電膜と電氣的に接続され、且つ画素電極としての機能を有する第4の導電膜と、

前記第4の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第5の導電膜と、

前記第5の導電膜と電氣的に接続された第6の導電膜と、を有し、

10

20

30

40

50

平面視において、前記第 3 の導電膜は、前記第 1 の導電膜と交差する領域を有し、

平面視において、前記第 6 の導電膜は、前記第 1 の導電膜と交差する領域を有し、且つ前記第 3 の導電膜と平行又は略平行な方向に延伸する領域を有し、

前記第 5 の導電膜は、前記チャンネル形成領域との重なりを有さず、

前記第 5 の導電膜は、開口部を有し、

前記開口部は、第 1 の方向に延伸する第 1 の部分と、前記第 1 の方向と交差する第 2 の方向に延伸する第 2 の部分と、を有し、

平面視において、前記開口部の第 1 の部分の少なくとも一部と、前記開口部の第 2 の部分の少なくとも一部とは、前記第 3 の導電膜の端部と、前記第 3 の導電膜の前記端部と対向する前記第 4 の導電膜の端部との間の領域に位置し、

前記画素部の平面視において、前記第 6 の導電膜が前記第 1 の導電膜と交差する領域の幅は、前記第 3 の導電膜が前記第 1 の導電膜と交差する領域の幅よりも大きい、液晶表示装置。

10

【請求項 3】

マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、前記画素部は、

走査線としての機能と、トランジスタのゲート電極としての機能とを有する第 1 の導電膜と、

前記第 1 の導電膜と重なる領域を有し、且つ前記トランジスタのチャンネル形成領域を有する半導体膜と、

20

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第 2 の導電膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第 3 の導電膜と、

前記第 2 の導電膜と電氣的に接続され、且つ画素電極としての機能を有する第 4 の導電膜と、

前記第 4 の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第 5 の導電膜と、

前記第 5 の導電膜と電氣的に接続された第 6 の導電膜と、を有し、

平面視において、前記第 3 の導電膜は、前記第 1 の導電膜と交差する領域を有し、

30

平面視において、前記第 6 の導電膜は、前記第 1 の導電膜と交差する領域を有し、且つ前記第 3 の導電膜と平行又は略平行な方向に延伸する領域を有し、

前記第 5 の導電膜は、前記チャンネル形成領域との重なりを有さず、

前記第 5 の導電膜は、開口部を有し、

前記開口部は、第 1 の方向に延伸する第 1 の部分と、前記第 1 の方向と交差する第 2 の方向に延伸する第 2 の部分と、を有し、

平面視において、前記開口部の第 1 の部分の少なくとも一部と、前記開口部の第 2 の部分の少なくとも一部とは、前記第 3 の導電膜の端部と、前記第 3 の導電膜の前記端部と対向する前記第 4 の導電膜の端部との間の領域に位置し、

前記第 6 の導電膜は、配線としての機能を有し、

40

前記配線は、複数の画素列に一の割合で配置される、液晶表示装置。

【請求項 4】

マトリクス状に配置された複数の画素を有する画素部を有する液晶表示装置であって、前記画素部は、

走査線としての機能と、トランジスタのゲート電極としての機能とを有する第 1 の導電膜と、

前記第 1 の導電膜と重なる領域を有し、且つ前記トランジスタのチャンネル形成領域を有する半導体膜と、

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の一方としての機能を有する第 2 の導電膜と、

50

前記半導体膜の上方に位置する領域を有し、且つ前記トランジスタのソース電極及びドレイン電極の他方としての機能と、信号線としての機能とを有する第3の導電膜と、

前記第2の導電膜と電氣的に接続され、且つ画素電極としての機能を有する第4の導電膜と、

前記第4の導電膜と重なる領域を有し、且つコモン電極としての機能を有する第5の導電膜と、

前記第5の導電膜と電氣的に接続された第6の導電膜と、を有し、

平面視において、前記第3の導電膜は、前記第1の導電膜と交差する領域を有し、

平面視において、前記第6の導電膜は、前記第1の導電膜と交差する領域を有し、且つ前記第3の導電膜と平行又は略平行な方向に延伸する領域を有し、

10

前記第5の導電膜は、前記チャンネル形成領域との重なりを有さず、

前記第5の導電膜は、開口部を有し、

前記開口部は、第1の方向に延伸する第1の部分と、前記第1の方向と交差する第2の方向に延伸する第2の部分と、を有し、

平面視において、前記開口部の第1の部分の少なくとも一部と、前記開口部の第2の部分の少なくとも一部とは、前記第3の導電膜の端部と、前記第3の導電膜の前記端部と対向する前記第4の導電膜の端部との間の領域に位置し、

前記画素部の平面視において、前記第6の導電膜が前記第1の導電膜と交差する領域の幅は、前記第3の導電膜が前記第1の導電膜と交差する領域の幅よりも大きく、

前記第6の導電膜は、配線としての機能を有し、

20

前記配線は、複数の画素列に一の割合で配置される、液晶表示装置。

【請求項5】

請求項1乃至4のいずれか一において、

前記第2の導電膜の下面と接する領域と、前記第3の導電膜の下面と接する領域と、前記第6の導電膜の下面と接する領域と、を有する絶縁膜を有し、

前記第2の導電膜と、前記第3の導電膜と、前記第6の導電膜とは、同じ材料を有する、液晶表示装置。

30

40

50

フロントページの続き

(33)優先権主張国・地域又は機関
日本国(JP)

(31)優先権主張番号 特願2014-106477(P2014-106477)

(32)優先日 平成26年5月22日(2014.5.22)

(33)優先権主張国・地域又は機関
日本国(JP)