(12) 特許公報(B2)

(11) 特許番号

特許第6478884号

(45) 発行日 平成31年3月6日(2019.3.6)

(19) 日本国特許庁(JP)

(24) 登録日 平成31年2月15日 (2019.2.15)

(51) Int.Cl.		FΙ				
HO1L 29/78	(2006.01)	HO1L	29/78	652M		
HO1L 29/12	(2006.01)	HO1L	29/78	652T		
HO1L 29/872	(2006.01)	HO1L	29/78	653A		
HO1L 21/28	(2006.01)	HO1L	29/78	657D		
HO1L 29/417	(2006.01)	HO1L	29/78	652D		
				請求項の数 20	(全 20 頁)	最終頁に続く
(21) 出願番号	特願2015-179039 (P	2015-179039)	(73)特許権者	皆 000003078		
(22) 出願日	平成27年9月11日 (2	015.9.11)		株式会社東芝		
(65) 公開番号	特開2017-55005 (P2	017-55005A)		東京都港区芝浦	前一丁目1番1-	号
(43) 公開日	平成29年3月16日 (2	017.3.16)	(74)代理人	100119035		
審査請求日	平成30年2月6日(20	18.2.6)		弁理士 池上	徹真	
			(74)代理人	100141036		
				弁理士 須藤	章	
			(74)代理人	100088487		
				弁理士 松山	允之	
			(72)発明者	清水 達雄		
				東京都港区芝浦	前一丁目1番1-	号 株式会社
				東芝内		
			(72)発明者	飯島 良介		
				東京都港区芝浦	前一丁目1番1-	号 株式会社
				東芝内		
				最新	終頁に続く	

(54) 【発明の名称】半導体装置

- (57)【特許請求の範囲】
- 【請求項1】
 - 第1の面と第2の面とを有するSiC層と、
 - 前記SiC層内に設けられたn型の第1のSiC領域と、
- 前記第1のSiC領域と前記第1の面との間に設けられた複数のp型の第2のSiC領域と、
- 前記第2のSiC領域と前記第1の面との間に設けられた複数のn型の第3のSiC領域と、
- 前記複数のp型の第2のSiC領域の内の2つのp型の第2のSiC領域の間に設けられたゲート電極と、

- 前記ゲート電極と、前記第1のSiC領域及び前記第2のSiC領域との間に設けられ、前記第1のSiC領域及び前記第2のSiC領域に接するゲート絶縁膜と、
- 前記第1のSiC領域に接し、仕事関数が6.5eV以上の金属層と、
- 前記金属層に電気的に接続された第1の電極と、
- 前記第2の面に設けられた第2の電極と、
- を備え、
- 前記ゲート絶縁膜と前記金属層との間に、前記第1のSiC領域の一部が挟まれる半導体 装置。
- 【請求項2】
 - 前記金属層は、p型不純物の濃度が1×10²⁰ cm⁻³以上のSiCを含む請求項1 ²⁰

記載の半導体装置。

【 請 求 項 3 】

前記 p 型不純物は、アルミニウム(A 1)、ガリウム(G a)及びインジウム(I n) から選ばれた少なくとも一つである請求項 2 記載の半導体装置。

【請求項4】

前記SiCは、3C-SiCを含む請求項2記載の半導体装置。

【請求項5】

前記金属層と前記第1のSiC領域との間の接合は、ショットキー接合である請求項1 乃至請求項4いずれか一項記載の半導体装置。

【請求項6】

10

前記金属層と前記第2のSiC領域との間に、前記第2のSiC領域よりもp型不純物 濃度の高いp型の第4のSiC領域を更に備え、前記金属層が前記第4のSiC領域に接 する請求項1乃至請求項5いずれか一項記載の半導体装置。

【請求項7】

前記金属層の前記第2の面側の端部と前記第1のSiC領域との間に、 p型の第5のSiC領域を、更に備える請求項1乃至請求項6いずれか一項記載の半導体装置。

【請求項8】

前記金属層の前記第2の面側の端部の深さが、前記第ゲート絶縁膜前記第2の面側の端 部よりも深い請求項1乃至請求項7いずれか一項記載の半導体装置。

【請求項9】

前記ゲート電極は、アルミニウム(A1)、ガリウム(Ga)及びインジウム(In) から選ばれた少なくとも一つを含む3C-SiCを含む請求項1乃至請求項8Nずれか一 項記載の半導体装置。

【請求項10】

前記ゲート電極は第1の金属膜と第2の金属膜とを備え、前記第1の金属膜が前記金属 層と略同一の材料、且つ、略同一の膜厚である請求項1乃至請求項9いずれか一項記載の 半導体装置。

【請求項11】

第1の面と第2の面とを有し、前記第1の面に設けられた第1のトレンチ及び第2のトレンチを有するSiC層と、

前記 S i C 層内に設けられた n 型の第 1 の S i C 領域と、 前記第 1 の S i C 領域と前記第 1 の面との間に設けられた p 型の第 2 の S i C 領域と、 前記第 2 の S i C 領域と前記第 1 の面との間に設けられた n 型の第 3 の S i C 領域と、 前記第 1 のトレンチ内に設けられ、前記第 1 の S i C 領域及び前記第 2 の S i C 領域に

接するゲート絶縁膜と、

前記第1のトレンチ内に設けられ、前記ゲート絶縁膜に接するゲート電極と、

前記第2のトレンチ内に設けられ、前記第1のSiC領域に接し、仕事関数が6.5e V以上の金属層と、

前記金属層に電気的に接続された第1の電極と、

前記第2の面に設けられた第2の電極と、

を備える半導体装置。

【請求項12】

前記金属層は、 p型不純物の濃度が 1 × 1 0²⁰ cm⁻³以上の S i Cを含む請求項 1 1 記載の半導体装置。

【請求項13】

前記 p 型不純物は、アルミニウム(A 1)、ガリウム(G a)及びインジウム(I n) から選ばれた少なくとも一つである請求項12記載の半導体装置。

【請求項14】

前記SiCは、3C-SiCを含む請求項12記載の半導体装置。

【請求項15】

30

1乃至請求項14いずれか一項記載の半導体装置。 【請求項16】 前記金属層と前記第2のSiC領域との間に、前記第2のSiC領域よりもp型不純物 濃度の高いp型の第4のSiC領域を更に備え、前記金属層が前記第4のSiC領域に接 する請求項11乃至請求項15いずれか一項記載の半導体装置。 【請求項17】 前記第2のトレンチの底部と前記第1のSiC領域との間に、p型の第5のSiC領域 を、更に備える請求項11乃至請求項16いずれか一項記載の半導体装置。 【請求項18】 前記第2のトレンチの深さが、前記第1のトレンチの深さよりも深い請求項11乃至請 求項17いずれか一項記載の半導体装置。 【請求項19】 前記ゲート電極は、アルミニウム(A1)、ガリウム(Ga)及びインジウム(In) から選ばれた少なくとも一つを含む3C-SiCを含む請求項11乃至請求項18いずれ か一項記載の半導体装置。 【請求項20】 前記ゲート電極は第1の金属膜と第2の金属膜とを備え、前記第1の金属膜が前記金属 層と略同一の材料、且つ、略同一の膜厚である請求項11乃至請求項19いずれか一項記 載の半導体装置。 【発明の詳細な説明】 【技術分野】 [0001]本発明の実施形態は、半導体装置に関する。 【背景技術】 [0002]次世代の半導体デバイス用の材料としてSiC(炭化珪素)が期待されている。SiC はSi(シリコン)と比較して、バンドギャップが3倍、破壊電界強度が約10倍、熱伝 導率が約3倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半 導体デバイスを実現することができる。 [0003]SiCを用いたトランジスタでは、大電流を流すためにオン抵抗を低減することが望ま れる。オン抵抗を低減する構造として、トレンチ内にゲート絶縁膜とゲート電極を設けた トレンチゲート構造の縦型トランジスタがある。 【先行技術文献】 【特許文献】 [0004]【 特 許 文 献 1 】 特 開 2 0 1 2 - 1 7 8 5 3 6 号 公 報 【発明の概要】 【発明が解決しようとする課題】 [0005]本発明が解決しようとする課題は、低いオン抵抗を備える半導体装置を提供することに ある。 【課題を解決するための手段】 [0006]実施形態の半導体装置は、第1の面と第2の面とを有するSiC層と、前記SiC層内 に設けられたn型の第1のSiC領域と、前記第1のSiC領域と前記第1の面との間に 設けられた複数のp型の第2のSiC領域と、前記第2のSiC領域と前記第1の面との 間に設けられた複数のn型の第3のSiC領域と、前記複数のp型の第2のSiC領域の

内の2つのp型の第2のSiC領域の間に設けられたゲート電極と、前記ゲート電極と、

(3)

前記金属層と前記第1のSiC領域との間の接合は、ショットキー接合である請求項1

20

10

30

前記第1のSiC領域及び前記第2のSiC領域との間に設けられ、前記第1のSiC領 域及び前記第2のSiC領域に接するゲート絶縁膜と、前記第1のSiC領域に接し、仕 事関数が6.5eV以上の金属層と、前記金属層に電気的に接続された第1の電極と、前 記第2の面に設けられた第2の電極と、を備え、前記ゲート絶縁膜と前記金属層との間に 、前記第1のSiC領域の一部が挟まれる。

【図面の簡単な説明】

【0007】

【図1】第1の実施形態の半導体装置を示す模式断面図。

【図2】比較形態の半導体装置を示す模式断面図。

【図3】第1の実施形態の半導体装置の作用及び効果の説明図。

【図4】第3の実施形態の半導体装置を示す模式断面図。

【図5】第4の実施形態の半導体装置を示す模式断面図。

【図6】第5の実施形態の半導体装置を示す模式断面図。

【図7】第6の実施形態の半導体装置を示す模式断面図。

【図8】第7の実施形態の半導体装置を示す模式断面図。

【発明を実施するための形態】

[0008]

以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又 は類似の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省 略する。

[0009]

また、以下の説明において、n⁺、n、n⁻及び、p⁺、p、p⁻の表記は、各導電型 における不純物濃度の相対的な高低を表す。すなわちn⁺はnよりもn型の不純物濃度が 相対的に高く、n⁻はnよりもn型の不純物濃度が相対的に低いことを示す。また、p⁺ はpよりもp型の不純物濃度が相対的に高く、p⁻はpよりもp型の不純物濃度が相対的 に低いことを示す。なお、n⁺型、n⁻型を単にn型、p⁺型、p⁻型を単にp型と記載 する場合もある。

[0010]

本明細書中、「金属層」とは、導電性の不純物を高い濃度で含有することで金属状態に なった半導体層も含む概念とする。ここで、金属状態になった半導体層とは、実質的にバ ンドギャップが存在しない状態の半導体層を意味する。例えば、多結晶3C-SiCにp 型ドーパントであるアルミニウム(A1)を大量にドープすると、価電子帯に大量のホー ルが発生する。これにより金属的な電気特性を示すようになる。

[0011]

(第1の実施形態)

本実施形態の半導体装置は、第1の面と第2の面とを有するSiC層と、SiC層内に 設けられたn型の第1のSiC領域と、第1のSiC領域と第1の面との間に設けられた 複数のp型の第2のSiC領域と、第2のSiC領域と第1の面との間に設けられた複数 のn型の第3のSiC領域と、複数のp型の第2のSiC領域の内の2つのp型の第2の SiC領域の間に設けられたゲート電極と、ゲート電極と、第1のSiC領域及び第2の SiC領域との間に設けられ、第1のSiC領域及び第2のSiC領域に接するゲート絶 縁膜と、第1のSiC領域に接し、仕事関数が6.5eV以上の金属層と、金属層に電気 的に接続された第1の電極と、第2の面に設けられた第2の電極と、を備え、ゲート絶縁 膜と金属層との間に、第1のSiC領域の一部が挟まれる。

【0012】

本実施形態の半導体装置は、第1の面と第2の面を有し、第1の面に設けられた第1の トレンチ及び第2のトレンチを有するSiC層と、SiC層内に設けられたn型の第1の SiC領域と、第1のSiC領域と第1の面との間に設けられたp型の第2のSiC領域 と、第2のSiC領域と第1の面との間に設けられたn型の第3のSiC領域と、第1の トレンチ内に設けられ、第1のSiC領域及び第2のSiC領域に接するゲート絶縁膜と

20

、第1のトレンチ内に設けられ、ゲート絶縁膜に接するゲート電極と、第2のトレンチ内 に設けられ、第1のSiC領域に接し、仕事関数が6.5eV以上の金属層と、金属層に 電気的に接続された第1の電極と、第2の面に設けられた第2の電極と、を備える。 【0013】

図1は、本実施形態の半導体装置であるMOSFETの構成を示す模式断面図である。 MOSFET(Metal Oxide Semiconductor Field E ffect Transistor)100は、例えば、ウェル領域とソース領域をイオ ン注入で形成する、Double Implantation MOSFET(DIMO SFET)である。MOSFET100は、電子をキャリアとするn型のMOSFETで ある。また、MOSFET100は、ゲート電極がトレンチ内に設けられたトレンチゲー ト構造のMOSFETである。

【0014】

MOSFET100は、SiC層10、ソース電極(第1の電極)12、ドレイン電極 (第2の電極)14、ゲート絶縁膜16、ゲート電極18、層間絶縁膜20を備える。S iC層10は、ドレイン領域22、ドリフト領域(n型の第1のSiC領域)24、ウェ ル領域(p型の第1のSiC領域)26、ソース領域(n型の第3のSiC領域)30、 ウェルコンタクト領域(p型の第4のSiC領域)32、金属層40を備えている。Si C層10には、第1のトレンチ50と第2のトレンチ60が設けられている。

【 0 0 1 5 】

SiC層10は、例えば、4H-SiCである。

【0016】

SiCは、複数の結晶形をとり得る。例えば、六方晶系の4H-SiC、六方晶系の6 H-SiC、立方晶系の3C-SiC等である。SiCの結晶形は、例えば、TEM(T ransmission Electron Microscope)で原子の配列を観 察することにより同定することが可能である。また、SiCの結晶形は、例えば、XRD (X-ray Diffraction)により同定することが可能である。

【0017】

SiC層10は、第1の面と第2の面を有する。図1においては、第1の面とは図の上 側の面であり、第2の面とは図の下側の面である。以下、第1の面を表面、第2の面を裏 面と称する。

【0018】

第1の面が(0001)面に対し0度以上8度以下傾斜した面、第2の面が(000-1)面に対し0度以上8度以下傾斜した面である場合を例に説明する。(0001)面は シリコン面と称される。(000-1)面はカーボン面と称される。

【0019】

ドレイン領域22は、n⁺型のSiCである。ドレイン領域22は、例えば、窒素(N))をn型不純物として含む。ドレイン領域22のn型不純物の濃度は、例えば、1×10¹⁸ cm⁻³以上1×10²¹ cm⁻³以下である。

[0020]

ドレイン電極14とドレイン領域22との間のコンタクト抵抗を低減する観点から、ド ⁴⁰ レイン領域22の第2の面におけるn型不純物の濃度は、1×10^{1 9} cm⁻³以上であ ることが望ましく、1×10^{2 0} cm⁻³以上であることがより望ましい。 【0021】

ドリフト領域24は、ドレイン領域22上に設けられる。ドリフト領域24は、例えば 、ドレイン領域22上にエピタキシャル成長により形成されたn[・]型のSiCである。ド リフト領域24の厚さは、例えば、5µm以上150µm以下である。

【0022】

ドリフト領域24は、例えば、窒素(N)をn型不純物として含む。ドリフト領域24 のn型不純物の濃度は、例えば、1×10¹⁵ cm⁻³以上5×10¹⁶ cm⁻³以下で ある。

50

20



【0023】

ウェル領域26は、第1の面とドリフト領域24との間に複数設けられる。ウェル領域26は、ドリフト領域24上に設けられる。ウェル領域26は、P型のSiCである。ウェル領域26は、ソース領域30とドリフト領域24との間に設けられる。ウェル領域2 6は、MOSFET100のチャネル領域として機能する。

[0024]

ウェル領域26は、例えば、アルミニウム(A1)をp型不純物として含む。ウェル領 域26のp型不純物の濃度は、例えば、5×10¹⁵ cm⁻³以上1×10¹⁸ cm⁻³ 以下である。ウェル領域26の深さは、例えば、0.4µm以上0.8µm以下である。 【0025】

10

ソース領域30は、第1の面とウェル領域26との間に複数設けられる。ソース領域3 0は、ウェル領域26上に設けられる。ソース領域30は、n⁺型のSiCである。ソー ス領域30は、例えば、窒素(N)をn型不純物として含む。ソース領域30のn型不純 物の濃度は、例えば、1×10¹⁸ cm⁻³以上1×10²¹ cm⁻³以下である。 【0026】

ソース電極12とソース領域30との間のコンタクト抵抗を低減する観点から、ソース 領域30の第1の面における n 型不純物の濃度は、1×10^{1 9} c m ^{- 3}以上であること が望ましく、1×10^{2 0} c m ^{- 3}以上であることがより望ましい。

【0027】

ソース領域30の深さは、ウェル領域26の深さよりも浅く、例えば、0.2μm以上 ²⁰ 0.4μm以下である。

【0028】

ウェルコンタクト領域32は、金属層40とウェル領域26との間に設けられる。ウェ ルコンタクト領域32は、p⁺型のSiCである。ウェルコンタクト領域32は、例えば 、アルミニウム(A1)をp型不純物として含む。

【0029】

ウェルコンタクト領域32のp型不純物の濃度は、ウェル領域26のp型不純物濃度よ りも高い。ウェルコンタクト領域32のp型不純物の濃度は、例えば、1×10¹⁸ cm ⁻³以上1×10²¹ cm⁻³以下である。

【0030】

30

50

ゲート絶縁膜16は、SiC層10の第1の面に設けられた第1のトレンチ50内に設けられる。ゲート絶縁膜16は、ゲート電極18と、ドリフト領域24及びウェル領域2 6との間に設けられる。ゲート絶縁膜16は、ドリフト領域24、ウェル領域26、及び 、ソース領域30に接する。

【0031】

ゲート絶縁膜16には、例えば、酸化シリコンや、high-k材料が適用可能である。 。high-k材料は、例えば、酸化ハフニウムや酸化ジルコニウムである。

【0032】

ゲート電極18は、第1のトレンチ50内に設けられる。ゲート電極18は、ゲート絶 縁膜16に接する。ゲート電極18は、複数のウェル領域26の内の2個のウェル領域2 ⁴⁰ 6に設けられる。

【0033】

ゲート電極18は、例えば、n型不純物を含む多結晶シリコンである。n型不純物は、 例えば、リン(P)又はヒ素(As)である。

[0034]

層間絶縁膜20は、ゲート電極18上に設けられる。層間絶縁膜20は、例えば、シリ コン酸化膜である。

【 0 0 3 5 】

ゲート電極18下のソース領域30とドリフト領域24とに挟まれるウェル領域26が、MOSFET100のチャネル領域として機能する。

[0036]

金属層40は、SiC層10の第1の面に設けられた第2のトレンチ60内に設けられ る。金属層40は、ゲート絶縁膜16との間に、ドリフト領域24を間に挟んで設けられ る。第2のトレンチ60の深さは、例えば、第1のトレンチ50の深さよりも深い。言い 換えれば、金属層40のSiC層10の裏面側の端部の位置が、ゲート絶縁膜16の裏面 側の端部の位置よりも深い。

[0037]

金属層40は、ドリフト領域24、ウェルコンタクト領域32、及び、ソース領域30 に接する。金属層40とドリフト領域24との間の接合は、ショットキー接合である。金 属層40とドリフト領域24との間の接合がショットキー接合であるか否かは、MOSF ET100がオフ状態でのソース電極12とドレイン電極14間の電圧 - 電流特性を測定 することで判定が可能である。

10

[0038]

金属層40とウェルコンタクト領域32との間の接合は、オーミック接合であることが 望ましい。

[0039]

金属層40の仕事関数は、6.5eV以上である。金属層40の仕事関数は、6.8e Ⅴ以上であることが望ましく、6.86eⅤ以上であることがより望ましい。 [0040]

20 金属層40は、例えば、p型不純物を含む3C-SiCである。金属層40は、単結晶 又は多結晶の3C-SiCである。金属層40の3C-SiCは金属状態である。 [0041]

金属層40の3C-SiCが金属状態であるか否かは、例えば、電気特性の温度依存性 を測定すれば分かる。また、仕事関数に関しては、例えば、ケルビンプローブフォース顕 微鏡(KPFM)の測定で判定することが可能である。仕事関数については、上記のよう に、金属層40とドリフト領域24との間のショットキー接合の高さを測定することでも 、算出可能である。

[0042]

金属層40中に存在するSiCが、実質的に全て3C-SiCであることが望ましい。 例えば、XRD法により、3C-SiC以外の結晶形の結晶面に起因する回折ピークがノ イズレベル以下であれば、3C-SiC以外の結晶形が存在しないと判定する。 [0043]

30

金属層40中に存在するSiCのうち、3C-SiCの占める体積割合が、90%以上で あることが望ましい。例えば、TEMで取得された画像内で、3C-SiCである結晶粒 の占有面積をカウントすることで、3C-SiCの占める体積割合が、90%以上である か否かを判定することが可能である。

[0044]

金属層40中に存在するSiCのうち、3C-SiCの占める体積が、4H-SiCの 占める体積よりも大きいことが望ましい。例えば、TEMで取得された画像内で、3C-40 SiCである結晶粒の占有面積と、4H - SiCである結晶粒の占有面積と、をカウント することで、3C-SiCの占める体積が、4H-SiCの占める体積よりも大きいか否 かを判定できる。

[0045]

金属層40に含まれるp型不純物は、ボロン(B)、アルミニウム(A1)、ガリウム (Ga)又はインジウム(In)である。金属層40中のp型不純物の濃度は、金属層4 0の3C-SiCを金属状態にする観点から、1×10²⁰ cm⁻³以上であることが望 ましく、1×10²¹ cm⁻³以上であることがより望ましい。

[0046]

金属層40の3C-SiCは、例えば、1200 以下の温度でのCVD(Chemi cal Vapor Deposition)法により形成される。不純物としては、例 50

えば、トリメチル構造(トリメチルボロン、トリメチルアルミニウム、トリメチルガリウ ム、トリメチルインジウム)にて導入すればよい。1200 以下の低温成長では、3C - SiC構造が優先的に成長するため、4H - SiCとの界面では、界面の滑りが発生し ながら、3C-SiC結晶化が進む。こうして、単結晶、もしくは、多結晶の、大量のp 型ドーパントの導入された、金属化され、かつ一様な3C-SiCが形成できる。 [0047]

その他、成膜方法として、ポリシリコン膜を堆積し、トリメチルアルミニウムによりド ープした上で炭化する方法も有効である。ポリシリコン膜の炭化は、例えば、エタン(C , H₆)、エチレン(C₂H₆)又はアセチレン(C₂H₂)を含む雰囲気中で、100 0 以上1200 以下の熱処理により行う。例えば、エタン(C₂H₆)、エチレン(C っ H 。)又はアセチレン(C っ H 。)のプラズマを含む雰囲気中で、熱処理を行う。こ の結果、SiC構造のポリタイプの中、この温度帯で最も安定な3C構造のポリSiCが 得られる。

[0048]

ソース電極12は、SiC層10の表面に設けられる。ソース電極12は、ソース領域 30と、金属層40とに電気的に接続される。ソース電極12は、ソース領域30と金属 層40に接する。ソース電極12は、ウェル領域26に電位を与える機能も備える。 [0049]

ソース電極12は、金属である。ソース電極12を形成する金属は、例えば、チタン(T i)とアルミニウム(Al)の積層構造である。ソース電極12を形成する金属は、S 20 i C 層 1 0 と反応して金属シリサイドや金属カーバイドを形成しても構わない。

[0050]

ドレイン電極14は、SiC層10の裏面に設けられる。ドレイン電極14は、ドレイ ン領域22と電気的に接続される。ドレイン電極14は、ドレイン領域22に接する。 [0051]

ドレイン電極14は、金属である。ドレイン電極14を形成する金属は、例えば、ニッ ケルシリサイド(NiSi)である。

以下、本実施形態の半導体装置の作用及び効果について説明する。

[0053]

本実施形態のMOSFET100のように、トレンチゲート構造を採用することにより 、縦型MOSFETのユニットセルの面積が縮小できる。したがって、単位面積あたりに 流せる電流量が増大し、MOSFETのオン抵抗が低減する。しかし、MOSFET10 0のオフ状態で、第1のトレンチ50底部の角部に電界が集中し、ゲート絶縁膜16が破 壊する恐れがある。

[0054]

図2は、比較形態のMOSFETの構成を示す模式断面図である。比較形態のMOSF ET900も、本実施形態同様、トレンチゲート構造の縦型MOSFETである。

[0055]

MOSFET900は、第2のトレンチ60の周囲に、p型のSiC領域34を備える 。p型のSiC領域34は、ウェル領域32に接続される。また、第2のトレンチ60の 底部に、ウェルコンタクト領域26が設けられる。

[0056]

MOSFET900のオフ状態では、p型のSiC領域34から第1のトレンチ50に 向けて、ドリフト領域24に空乏層が伸びる。このため、第1のトレンチ50底部の角部 の電界が緩和される。したがって、ゲート絶縁膜16の破壊が抑制される。

[0057]

もっとも、 p 型の S i C 領域 3 4 の幅(図 2 中の W)は、 p 型の S i C 領域 3 4 に伸び る空乏層が、第2のトレンチ60内のアノード電極12にかからないよう所定の幅が必要 である。 p 型の S i C 領域 3 4 が所定の幅を備えることで、 p n 接合の耐圧が維持される 30

10

【0058】

また、例えば、 p型の S i C 領域 3 4 の形成は、第 2 のトレンチ 6 0 形成後、 p型の不 純物を第 2 のトレンチ 6 0 側面に斜めイオン注入することにより形成する。この場合、 p 型不純物が十分な量、第 2 のトレンチ 6 0 側面の S i C 層 1 0 内に導入されるように、第 2 のトレンチ 6 0 の間口の幅を広くする必要がある。このため、 M O S F E T 9 0 0 のユ ニットセルのピッチ (図 2 中の L 2)が大きくなる。 M O S F E T 9 0 0 のユニットセル のピッチが大きくなると、 M O S F E T 9 0 0 のオン抵抗が増大する。 【 0 0 5 9】

本実施形態では、第2のトレンチ60内に、仕事関数が6.5eV以上の金属層40を 10 設ける。金属層40とn型のドリフト領域24との間の接合は、ショットキー接合となる。MOSFET900のオフ状態では、金属層40から第1のトレンチ50に向けて、ドリフト領域24に空乏層が伸びる。このため、比較形態同様、第1のトレンチ50底部の 角部の電界が緩和される。したがって、ゲート絶縁膜16の破壊が抑制される。 【0060】

本実施形態では、比較形態の p 型の S i C 領域 3 4 にかえて、金属層 4 0 を設ける。第 2 のトレンチ 6 0 の周囲に、電界緩和のための p 型の S i C 領域を設けることが不要とな る。また、金属層 4 0 の幅は電気抵抗のみで決まり、 p 型の S i C 領域の幅 W よりも十分 に狭くすることが可能である。また、第 2 のトレンチ 6 0 の間口の幅は、比較形態のよう な斜めイオン注入に伴う制約を受けることもない。したがって、M O S F E T 1 0 0 のユ ニットセルのピッチ(図1中のL₁)を、M O S F E T 9 0 0 のユニットセルのピッチ(図 2 中のL₂)よりも小さくすることが出来る。よって、M O S F E T 1 0 0 のオン抵抗 が、M O S F E T 9 0 0 と比較して低減する。

【0061】

MOSFET100のオフ状態での耐圧を確保するためには、金属層40とn型のドリ フト領域24との間の接合のショットキー障壁が高いことが必要となる。すなわち、仕事 関数の大きい材料である必要がある。また、金属層40とp型のウェルコンタクト領域2 6とのコンタクト抵抗を低減させる観点からも、仕事関数の大きい材料であることが必要 となる。

【0062】

30

20

図3は、本実施形態の半導体装置の作用及び効果の説明図である。図3は、第1原理計 算による半導体のエネルギーバンド構造の計算結果を示す。

【 0 0 6 3 】

図3は、シリコン(Si)、4H-SiC、6H-SiC、3C-SiCのエネルギー バンド構造を示す図である。それぞれの材料の真空準位と伝導帯下端とのエネルギー差(電子親和力)、真空準位と価電子帯上端とのエネルギー差、バンドギャップエネルギーを 示す。図中、括弧内の数値がバンドギャップエネルギーである。

[0064]

なお、仕事関数とは、真空準位(真空のエネルギーレベル)と、対象となる物質のフェ ルミ準位(フェルミレベル)とのエネルギー差である。また電子親和力とは、真空準位(40 真空のエネルギーレベル)と、対象となる物質の伝導帯下端のエネルギー準位(エネルギ ーレベル)との差である。

[0065]

また、半導体にn型不純物を導入して金属状態にする場合、半導体のフェルミレベルが 伝導帯下端のエネルギーレベルに一致するとみなせる。このため、半導体の仕事関数が電 子親和力と一致すると見なすことが可能である。また、半導体にp型不純物を導入して金 属状態にする場合、半導体のフェルミレベルが価電子帯上端のエネルギーレベルに一致す るとみなせる。このため、半導体の仕事関数が真空準位と価電子帯上端とのエネルギー差 と一致すると見なすことが可能である。

[0066]

図3に示されるように、4H-SiCの電子親和力は、3.60eVである。金属層4 0とn型のドリフト領域24との間の接合のショットキー障壁を十分高くするには、3. 60eVに対し、十分に大きな仕事関数を有する材料を金属層40に用いる必要がある。 また、4H-SiCの真空準位と価電子帯上端とのエネルギー差は、6.86eVである。 したがって、金属層40とp型のウェルコンタクト領域26とのコンタクト抵抗を低減 させる観点からは、6.50eV以上、望ましくは6.8eV以上、より望ましくは6. 86eV以上の仕事関数を有する材料を金属層40に用いる必要がある。

[0067]

例えば、4H-SiCにp型不純物を導入して金属状態にした場合、4H-SiCの仕 事関数は、6.86eVとなる。したがって、金属状態の4H-SiCを金属層40に適 ¹⁰ 用することが可能である。

【0068】

本実施形態は、金属層40にp型不純物を導入して金属状態にした3C-SiCを適用 する。図3に示すように、第1原理計算により、3C-SiCと4H-SiCは、価電子 帯上端のエネルギーレベルが一致することが明らかになった。したがって、金属層40に 金属状態の3C-SiCを適用した場合も、金属層40とn型のドリフト領域24との間 の接合のショットキー障壁が十分高くなる。また、金属層40とp型のウェルコンタクト 領域26とのコンタクト抵抗が低減する。

【0069】

4 H - S i C に p 型不純物を導入して活性化する場合、1600 以上の熱処理が必要 20 となる。例えば、ゲート絶縁膜16を形成した後、1600 以上の熱処理を行うとゲー ト絶縁膜16の品質が劣化し、MOSFET100の信頼性が低下する恐れがある。 【0070】

しかも、トレンチの側面と底面とでは面方位が異なるため、4H-SiCをエピタキシャル成長させると不連続な成長となってしまう。またトレンチ内部での成長では、ステップによる下地情報を得ている従来の成長などと違って、基板情報を反映出来ない状況であり、下地情報から4H構造だけに限定することは困難である。高温では、3C構造、6H 構造、4H構造などが適当に混ざり合った状態となる。本実施形態では、低温成長にすることで3C構造が主になるようする。

【0071】

30

3 C - S i C は、4 H - S i C や 6 H - S i C 等の結晶形よりも低温で安定な結晶形で ある。3 C - S i C は、最高到達温度が1 2 0 0 以下の低温で結晶形成、 p 型不純物の 活性化が可能である。しかも、この温度では、最も安定な構造である3 C 構造が一様に形 成されると期待できる。

【0072】

したがって、本実施形態によれば、MOSFET100の信頼性の低下を抑制することが可能となる。

[0073]

なお、金属層40に含まれるp型不純物はアルミニウム(A1)であることが望ましい 。アルミニウム(A1)を含むSiCの形成は、SiCを堆積するCVDの際に、トリメ ⁴⁰ チルアルミニウムを原料ガスとして用いることで容易に実現が可能である。

【0074】

金属層40中に存在するSiCのうち、3C-SiCの占める体積割合が、90%以上 であることが望ましい。更に、金属層40中に存在するSiCが、実質的に全て3C-S iCであることが望ましい。4H-SiC等、その他の結晶形が混在すると、金属層40 の抵抗が増大する恐れがある。抵抗の増大は、異なる結晶形の境界部が高抵抗になるため と考えられる。

【0075】

金属層40とn型のドリフト領域24との間のショットキー接合の逆バイアス時のリーク電流を抑制する観点から、金属層40は単結晶であることが望ましい。

【0076】

第2のトレンチ60の深さは、第1のトレンチ50の深さよりも深いことが望ましい。 第2のトレンチ60の深さが、第1のトレンチ50の深さよりも深いことで、第1のトレ ンチ50底部の角部の電界の緩和効果が大きくなる。

【0077】

以上、本実施形態によれば、低いオン抵抗を備えるMOSFET100が実現される。 また、信頼性の向上したMOSFET100が実現される。

[0078]

(第2の実施形態)

本実施形態の半導体装置は、ゲート電極の材料に、 p型不純物を含む3C-SiCを適 10 用する以外は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省略する。

【0079】

図1を参照しつつ、本実施形態のMOSFETについて説明する。

 $\begin{bmatrix} 0 & 0 & 8 & 0 \end{bmatrix}$

本実施形態のMOSFETのゲート電極18は、p型不純物を含む3C-SiCである。 ゲート電極18は、多結晶の3C-SiCである。

【0081】

ゲート電極18中に存在するSiCが、実質的に全て3C-SiCであることが望ましい。例えば、XRD法により、3C-SiC以外の結晶形の結晶面に起因する回折ピーク 20 がノイズレベル以下であれば、3C-SiC以外の結晶形が存在しないと判定する。

【0082】

ゲート電極18中に存在するSiCのうち、3C-SiCの占める体積割合が、90% 以上であることが望ましい。例えば、TEMで取得された画像内で、3C-SiCである 結晶粒の占有面積をカウントすることで、3C-SiCの占める体積割合が、90%以上 であるか否かを判定することが可能である。

【0083】

ゲート電極18中に存在するSiCのうち、3C-SiCの占める体積が、4H-Si Cの占める体積よりも大きいことが望ましい。例えば、TEMで取得された画像内で、3 C-SiCである結晶粒の占有面積と、4H-SiCである結晶粒の占有面積と、をカウ ントすることで、3C-SiCの占める体積が、4H-SiCの占める体積よりも大きい か否かを判定できる。

[0084]

ゲート電極18に含まれるp型不純物は、アルミニウム(A1)、ガリウム(Ga)又 はインジウム(In)である。ゲート電極18中のp型不純物の濃度は、ゲート電極18 の3C-SiCを金属状態にする観点から、1×10¹⁹ cm⁻³以上であることが望ま しく、1×10²⁰ cm⁻³以上であることがより望ましく、1×10²¹ cm⁻³以上 であることがさらに望ましい。

[0085]

以下、本実施形態の半導体装置の作用及び効果について説明する。

[0086]

MOSFETのオフ状態でのリーク電流を抑制することが、低消費電力のデバイスを実現する観点から要求される。MOSFETのオフ状態でのリーク電流を抑制するには、MOSFETの閾値電圧を高くすれば良い。

[0087]

n型のMOSFETの閾値電圧を上げるために、p型のチャネル領域の半導体の価電子 帯の上端のエネルギーレベルと、ゲート電極の仕事関数を近づけることが考えられる。M OSFETのオフ状態では、p型のチャネル領域のフェルミレベルと、ゲート電極の仕事 関数が一致するように半導体のエネルギーバンドが曲がる。p型のチャネル領域のフェル ミレベルは、p型のチャネル領域の半導体の価電子帯の上端に近い位置にある。このため

50

、 p 型のチャネル領域の半導体の価電子帯の上端のエネルギーレベルと、ゲート電極の仕 事関数を近づけることにより、MOSFETのオフ状態での半導体のエネルギーバンドの 曲りが抑制される。したがって、MOSFETの閾値電圧が高くなる。

【 0 0 8 8 】

例えば、p型のチャネル領域が4H-SiCの場合、n型のシリコンをゲート電極に用 いるよりも、p型のシリコンをゲート電極に用いる方が、MOSFETの閾値電圧は高く なる。図3に示すように、p型のシリコンの仕事関数(真空準位と価電子帯上端とのエネ ルギー差)が、n型のシリコンの仕事関数(真空準位と伝導帯下端とのエネルギー差(電 子親和力))よりも、4H-SiCの半導体の価電子帯の上端のエネルギーレベルに近い からである。n型のシリコンをゲート電極にする場合と比較して、シリコンのバンドギャ ップエネルギーに相当する1.12V、閾値電圧を高くすることが可能である。 【0089】

更に、 p 型のチャネル領域が4 H - S i C の場合、ゲート電極を p 型の4 H - S i C に することにより、更に、閾値電圧を高くすることが可能である。 p 型の4 H - S i C の仕 事関数が、4 H - S i C の半導体の価電子帯の上端のエネルギーレベルに一致するからで ある。 n 型のシリコンをゲート電極にする場合と比較して、2.81V閾値電圧を高くす ることが可能である。

【0090】

本実施形態は、ゲート電極18にp型不純物を含むp型の3C-SiCを適用する。図 3に示すように、第1原理計算により、3C-SiCと4H-SiCは、価電子帯上端の エネルギーレベルが一致することが明らかになった。したがって、ゲート電極にp型の3 C-SiCを適用した場合も、例えば、第1の実施形態の場合のようにn型のシリコンを ゲート電極にする場合と比較して、2.81V閾値電圧を高くすることが可能である。 【0091】

SiCのゲート電極18にp型不純物を含有させる場合、ゲート電極を形成する際の熱 処理によるp型不純物の拡散が問題となる。また、ゲート電極を形成する際の熱処理によ るゲート絶縁膜の品質の劣化が問題となる。

【0092】

例えば、4H-SiCにp型不純物を導入して活性化する場合、1600 以上の熱処 理が必要となる。高温の熱処理でp型不純物が、ゲート絶縁膜やSiC層に拡散する。拡 散したp型不純物が、例えば、トラップ準位を形成してMOSFETの特性変動が生じ得 る。MOSFETの特性変動は、例えば、閾値電圧の変動である。したがって、MOSF ETの信頼性が低下する。特に、p型不純物が、原子半径が小さく拡散の速いボロン(B)の場合は、MOSFETの特性変動の問題が深刻になる。

【0093】

また、1600 以上の熱処理を行うとゲート絶縁膜の品質が劣化し、MOSFETの 信頼性が低下する恐れがある。

【0094】

3C-SiCは、4H-SiCや6H-SiC等の結晶形よりも低温で安定な結晶形で ある。3C-SiCは、最高到達温度が1200 以下の低温で結晶形成、 p型不純物の 活性化が可能である。低温にて成膜すれば、3C構造が一番安定なポリタイプであり、下 地の影響などを考えなくて良い多結晶であれば、殆どが3C構造に落ち着くと期待できる 。つまり、結晶構造が一様な多結晶膜が形成可能である。他方、高温では、3C構造、6 H構造、4H構造などが出来てしまい、結晶構造が一様な多結晶膜を形成することは困難 である。

【0095】

本実施形態では、低温形成可能な3C-SiCをゲート電極18に適用する。これによ り、ゲート電極18形成時のp型不純物の拡散が抑制される。また、ゲート絶縁膜16の 品質の劣化も抑制される。よって、信頼性の向上したMOSFETが実現できる。 【0096】 10

20

ゲート電極18に導入するp型不純物として、ボロン(B)よりも原子半径の大きい、 アルミニウム(A1)、ガリウム(Ga)又はインジウム(In)を適用することで、p 型不純物の拡散が更に抑制される。したがって、更に、信頼性の向上したMOSFETが 実現できる。

【0097】

ゲート電極18中に存在するSiCのうち、3C-SiCの占める体積割合が、90% 以上であることが望ましい。更に、ゲート電極18中に存在するSiCが、実質的に全て 3C-SiCであることが望ましい。4H-SiC等、その他の結晶形が混在すると、ゲ ート電極18の抵抗が増大する恐れがある。抵抗の増大は、異なる結晶形の境界部が高抵 抗になるためと考えられる。

【0098】

以上、本実施形態によれば、第1の実施形態同様、低いオン抵抗を備えるMOSFET が実現される。また、信頼性の向上したMOSFETが実現される。更に、高い閾値電圧 を有するMOSFETが実現される。

[0099]

(第3の実施形態)

本実施形態の半導体装置は、金属層の第2の面側の端部と第1のSiC領域との間に、 p型の第5のSiC領域を、更に備える点、ゲート絶縁膜の第2の面側の端部と第1のS iC領域との間に、p型の第6のSiC領域を、更に備える点以外は、第1の実施形態と 同様である。言い換えれば、本実施形態の半導体装置は、第2のトレンチの底部と第1の SiC領域との間に、p型の第5のSiC領域を、更に備える点、第1のトレンチの底部 と第1のSiC領域との間に、p型の第6のSiC領域を、更に備える点以外は、第1の 実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省 略する。

[0100]

図4は、本実施形態の半導体装置であるMOSFETの構成を示す模式断面図である。 MOSFET200は、DIMOSFETである。MOSFET200は、電子をキャリ アとするn型のMOSFETである。また、MOSFET200は、ゲート電極がトレン チ内に設けられたトレンチゲート構造のMOSFETである。

【 0 1 0 1 】

MOSFET200は、SiC層10、ソース電極(第1の電極)12、ドレイン電極 (第2の電極)14、ゲート絶縁膜16、ゲート電極18、層間絶縁膜20を備えている 。SiC層10は、ドレイン領域22、ドリフト領域(n型の第1のSiC領域)24、 ウェル領域(p型の第1のSiC領域)26、ソース領域(n型の第3のSiC領域)3 0、ウェルコンタクト領域(p型の第4のSiC領域)32、金属層40、アノード領域 (p型の第5のSiC領域)42、電界緩和領域(p型の第6のSiC領域)44を備え ている。SiC層10には、第1のトレンチ50と第2のトレンチ60が設けられている

0

[0102]

アノード領域42は、第2のトレンチ60の底部の金属層40と、ドリフト領域24と 40 の間に設けられる。アノード領域42は、p⁺型のSiCである。

【0103】

アノード領域42は、例えば、アルミニウム(A1)をp型不純物として含む。アノー ド領域42のp型不純物の濃度は、例えば、1×10¹⁸ cm⁻³以上1×10²¹ cm⁻³以下である。

[0104]

電界緩和領域44は、第1のトレンチ50底部のゲート絶縁膜16と、ドリフト領域2 4との間に設けられる。電界緩和領域44は、p⁺型のSiCである。 【0105】

電界緩和領域44は、例えば、アルミニウム(A1)をp型不純物として含む。電界緩 50

20

和領域44のp型不純物の濃度は、例えば、1×10^{1 8}cm^{- 3}以上1×10²¹cm ^{- 3}以下である。

【0106】

ソース電極12、金属層40、アノード領域42、ドリフト領域24、ドレイン領域2 2、ドレイン電極14が、PINダイオードを構成する。このPINダイオードは、いわ ゆるボディダイオードである。

【0107】

ソース電極12に、ドレイン電極14に対し相対的に正の電圧が印加された場合、ボデ ィダイオードはオン状態となり、ソース電極12からドレイン電極14に、ソース電極1 2とドリフト領域24との界面を通って電流が流れる。一方、MOSFET200がオン 状態、すなわち、ソース電極12に、ドレイン電極14に対し相対的に負の電圧が印加さ れた場合、ボディダイオードはオフ状態となる。

【0108】

例えば、MOSFET200がインバータのスイッチングデバイスとして適用された場合、上記PINダイオードにより、MOSFET200が大きな還流電流を流すことが可能なる。

[0109]

また、第1のトレンチ50の底部に、電界緩和領域44を設けることにより、第1のトレンチ50底部の角部の電界集中が更に緩和される。よって、ゲート絶縁膜16の破壊が、更に抑制される。

[0110]

以上、本実施形態によれば、第1の実施形態同様、低いオン抵抗を備えるMOSFET 200が実現される。また、更に、信頼性の向上したMOSFET200が実現される。 また、大きな還流電流を流すことが可能なMOSFET200が実現される。

[0 1 1 1 **]**

(第4の実施形態)

本実施形態の半導体装置は、ダブルショットキーダイオードを備える点以外は、第1の 実施形態と同様である。したがって、第1の実施形態と重複する内容については記述を省 略する。

【0112】

図5は、本実施形態の半導体装置であるMOSFETの構成を示す模式断面図である。 MOSFET300は、DIMOSFETである。MOSFET300は、電子をキャリ アとするn型のMOSFETである。また、MOSFET300は、ゲート電極がトレン チ内に設けられたトレンチゲート構造のMOSFETである。

【0113】

MOSFET300は、SiC層10、ソース電極(第1の電極)12、ドレイン電極 (第2の電極)14、ゲート絶縁膜16、ゲート電極18、層間絶縁膜20を備えている 。SiC層10は、ドレイン領域22、ドリフト領域(n型の第1のSiC領域)24、 ウェル領域(p型の第1のSiC領域)26、ソース領域(n型の第3のSiC領域)3 0、ウェルコンタクト領域(p型の第4のSiC領域)32、金属層40a、40bを備 えている。SiC層10には、第1のトレンチ50と第2のトレンチ60a、60bが設 けられている。

【0114】

金属層40aは、第2のトレンチ60a内に設けられる。金属層40bは、第2のトレンチ60b内に設けられる。

【0115】

ソース電極12、金属層40a、40b、ドリフト領域24、ドレイン領域22、ドレイン電極14が、ダブルショットキーダイオードを構成する。このダブルショットキーダ イオードは、いわゆるボディダイオードである。

【0116】

30

10

ソース電極12に、ドレイン電極14に対し相対的に正の電圧が印加された場合、ボディダイオードはオン状態となり、ソース電極12からドレイン電極14に、ソース電極1 2とドリフト領域24との界面を通って電流が流れる。一方、MOSFET300がオン 状態、すなわち、ソース電極12に、ドレイン電極14に対し相対的に負の電圧が印加さ れた場合、ボディダイオードはオフ状態となる。この時、金属層40a及び金属層40b から伸びる空乏層で、ソース電極12とドリフト領域24との界面が覆われる。したがっ て、ボディダイオードのリーク電流が低減する。

【0117】

例えば、MOSFET300がインバータのスイッチングデバイスとして適用された場合、上記ダブルショットキーダイオードにより、MOSFET300が大きな還流電流を ¹⁰ 流すことが可能なる。

【0118】

また、ダブルショットキーダイオードであるため、PINダイオードと比較してスイッ チング速度が向上する。また、ショットキーダイオードと比較して、逆バイアス時のリー ク電流が低減する。

【0119】

なお、ダブルショットーダイオードは、高いショットキーバリアを持つトレンチ電極が 、低いショットキーバリアを持つ電極を取り囲むように形成する。トレンチ電極は、が、 例えばライン状、四角形、六角形など様々な形状を有することが可能である。また、複数 の高いショットキーバリアを持つ埋め込まれた金属領域が、分散してメッシュ状となって いても構わない。

20

30

40

以上、本実施形態によれば、第1の実施形態同様、低いオン抵抗を備えるMOSFET 300が実現される。また、信頼性の向上したMOSFET300が実現される。また、 大きな還流電流を流すことが可能なMOSFET300が実現される。

【0121】

(第5の実施形態)

本実施形態の半導体装置は、第2のトレンチが金属層のみで埋め込まれている点以外は は、第1の実施形態と同様である。したがって、第1の実施形態と重複する内容について は記述を省略する。

【0122】

図6は、本実施形態の半導体装置であるMOSFETの構成を示す模式断面図である。 MOSFET400は、DIMOSFETである。MOSFET400は、電子をキャリ アとするn型のMOSFETである。また、MOSFET400は、ゲート電極がトレン チ内に設けられたトレンチゲート構造のMOSFETである。

【0123】

第2のトレンチ60内は、金属層40のみで埋め込まれている。第2のトレンチ60内 は、金属層40のみであるため、MOSFET400のユニットセルのピッチ(図6中の L₁)を、第1の実施形態のMOSFET100のユニットセルのピッチ(図1中のL₁) よりも小さくすることが出来る。よって、MOSFET400のオン抵抗が、MOSF ET100と比較して更に低減する。

[0124]

以上、本実施形態によれば、第1の実施形態よりも、更に低いオン抵抗を備えるMOS FET400が実現される。

[0125]

(第6の実施形態)

本実施形態の半導体装置は、ゲート電極が第1の金属膜と第2の金属膜の積層構造であ る点で、第2の実施形態と異なる。したがって、第2の実施形態と重複する内容について は記述を省略する。

【0126】

20

50

図7は、本実施形態の半導体装置であるMOSFETの構成を示す模式断面図である。 MOSFET500は、DIMOSFETである。MOSFET500は、電子をキャリ アとするn型のMOSFETである。また、MOSFET500は、ゲート電極がトレン チ内に設けられたトレンチゲート構造のMOSFETである。 【0127】

ゲート電極18は、第1の金属膜18aと第2の金属膜18bとの積層構造を備える。 第1の金属膜18aは、p型不純物を含む3C-SiCである。第2の金属膜18bは、 例えば、窒化チタン(TiN)である。

【0128】

第1の金属膜18aは、金属層40と略同一の材料、且つ、略同一の膜厚を備える。 10 【0129】

MOSFET500を製造する際、例えば、ゲート絶縁膜16を形成した後、低温成長 により金属層40を形成する際、第1の金属膜18aをゲート絶縁膜16上に同時形成す る。3C-SiCは低温で形成可能であるため、ゲート絶縁膜16を形成した後に、金属 層40と同時に第1の金属膜18aを形成することが可能である。

以上、本実施形態によれば、第2の実施形態同様、低いオン抵抗を備えるMOSFET が実現される。また、信頼性の向上したMOSFETが実現される。更に、高い閾値電圧 を有するMOSFETが実現される。

【0131】

(第7の実施形態)

本実施形態の半導体装置は、第2のトレンチ内にソース電極の一部が埋め込まれる以下 は、第4の実施形態と同様である。

【0132】

図 8 は、本実施形態の半導体装置である M O S F E T の構成を示す模式断面図である。 M O S F E T 6 0 0 は、D I M O S F E T である。M O S F E T 6 0 0 は、電子をキャリ アとする n 型の M O S F E T である。また、M O S F E T 6 0 0 は、ゲート電極がトレン チ内に設けられたトレンチゲート構造の M O S F E T である。

【0133】

金属層40aは、第2のトレンチ60a内に設けられる。金属層40bは、第2のトレ ³⁰ ンチ60b内に設けられる。

[0134]

第2のトレンチ60a内にソース電極12の一部が埋め込まれる。第2のトレンチ60 b内にソース電極12の一部が埋め込まれる。

【0135】

本実施形態によれば、第4の実施形態同様、低いオン抵抗を備えるMOSFET600 が実現される。また、信頼性の向上したMOSFET600が実現される。また、大きな 還流電流を流すことが可能なMOSFET600が実現される。

[0136]

第1乃至第7の実施形態では、金属層40がp型不純物を含む金属状態の炭化珪素(S ⁴⁰ iC)の場合を例示したが、金属層40に、例えば、ボロン(B)を含む金属状態の多結 晶ダイアモンド、マグネシウム(Mg)を含む金属状態の多結晶窒化ガリウム、マグネシ ウム(Mg)を含む金属状態の多結晶窒化アルミニウムガリウム等、その他の材料を適用 することも可能である。ボロン(B)を含む金属状態の多結晶ダイアモンド、マグネシウ ム(Mg)を含む金属状態の多結晶窒化ガリウム、マグネシウム(Mg)を含む金属状態 の多結晶窒化アルミニウムガリウムは、1000 程度の低温のCVD法により成膜する ことが可能である。

【0137】

第1乃至第7の実施形態では、SiC層として4H-SiCの場合を例示したが、3C-SiC、6H-SiC等、その他の結晶形を用いることも可能である。

(16)

【0138】

第1乃至第7の実施形態では、SiCのn型不純物として主に窒素(N)を例示したが、窒素(N)にかえて、リン(P)、砒素(As)、アンチモン(Sb)等を適用することも可能である。また、SiCのp型不純物として主にアルミニウム(A1)を例示したが、アルミニウム(A1)にかえて、ボロン(B)、ガリウム(Ga)、インジウム(I n)等を適用することも可能である。

(17)

【0139】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも のであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その 他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の 省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形 態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲 や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれ る。

- 【符号の説明】
- [0140]

1	0	ς	i	C	國
	0	2	Τ.	C	/百

- 12 ソース電極(第1の電極)
- 14 ドレイン電極(第2の電極)
- 16 ゲート絶縁膜
- 18 ゲート電極
- 22 ドレイン領域
- 24 ドリフト領域(n型の第1のSiC領域)
- 26 ウェル領域(p型の第2のSiC領域)
- 30 ソース領域(n型の第3のSiC領域)
- 32 ウェルコンタクト領域(p型の第4のSiC領域)
- 40 金属層
- 4.2 アノード領域(p型の第5のSiC領域)
- 4.4 電界緩和領域(p型の第6のSiC領域)
- 50 第1のトレンチ
- 60 第2のトレンチ
- 100 MOSFET(半導体装置)
- 200 MOSFET(半導体装置)
- 300 MOSFET(半導体装置)
- 400 MOSFET(半導体装置)
- 500 MOSFET(半導体装置)
- 600 MOSFET(半導体装置)

20





















フロントページの続き

(51)Int.CI.			FΙ		
H 0 1 L	21/285	(2006.01)	H 0 1 L	29/78	652J
H 0 1 L	29/47	(2006.01)	H 0 1 L	29/78	652K
			H 0 1 L	29/86	301D
			H 0 1 L	29/86	301M
			H 0 1 L	21/28	301B
			H 0 1 L	29/50	М
			H 0 1 L	21/285	301
			H 0 1 L	29/48	D
			H 0 1 L	29/48	М

審査官 恩田 和彦

(56)参考文献 特開2010-171417(JP,A) 特開2009-260253(JP,A) 特開2015-079894(JP,A) 特開2013-058601(JP,A) 特開2000-101099(JP,A) 特開2014-170778(JP,A) 国際公開第2014/038110(WO,A1)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 9 / 7 8 H 0 1 L 2 1 / 2 8 H 0 1 L 2 1 / 2 8 H 0 1 L 2 9 / 1 2 H 0 1 L 2 9 / 4 1 7 H 0 1 L 2 9 / 4 7 H 0 1 L 2 9 / 8 7 2