



(12) 发明专利

(10) 授权公告号 CN 111211783 B

(45) 授权公告日 2021.10.01

(21) 申请号 202010098117.3

(22) 申请日 2020.02.17

(65) 同一申请的已公布的文献号
申请公布号 CN 111211783 A

(43) 申请公布日 2020.05.29

(73) 专利权人 西安交通大学
地址 710049 陕西省西安市咸宁西路28号

(72) 发明人 张韩瑞 张鸿 焦子豪 金锴

(74) 专利代理机构 北京中济纬天专利代理有限公司 11429

代理人 覃婧婵

(51) Int.Cl.

H03M 1/46 (2006.01)

H03M 1/12 (2006.01)

H03M 1/06 (2006.01)

(56) 对比文件

CN 105720985 A, 2016.06.29

WO 2014060798 A1, 2014.04.24

Ying-Zu Lin 等. 20.2 A 40MHz-BW 320MS/s Passive Noise-Shaping SAR ADC With Passive Signal-Residue Summation in 14nm FinFET.《2019 IEEE International Solid-State Circuits Conference - (ISSCC)》. 2019,

Jiaqi Yang 等. A noise-shaping SAR ADC with dual error-feedback paths and alternate DACs.《2017 IEEE 12th International Conference on ASIC (ASICON)》. 2018,

审查员 邹滢


权利要求书2页 说明书7页 附图4页

(54) 发明名称

双反馈回路噪声整形过采样逐次逼近模数转换器及方法

(57) 摘要

公开了双反馈回路的噪声整形过采样逐次逼近模数转换器及控制方法,逐次逼近模数转换器中,电容型数模转换器经由切换在其上极板产生余量电压,第一余量采集电容和第二余量采集电容分别奇偶周期交替相连电容型数模转换器的上极板以存储由电容型数模转换器产生的当前本周期的余量电压,无源环路滤波器经由电压缓冲器连接电容型数模转换器的下极板,电容型数模转换器的上极板通过积分电容连接比较器形成双回路反馈结构,比较器将输入电压信号与无源环路滤波器的输出电压信号的加和信号量化成数字码,基于数字码控制电容型数模转换器切换,以逐次逼近方式从高到低不断产生逐次逼近模数转换器的每一位输出,直到整个量化结束。



1. 一种双反馈回路的噪声整形过采样逐次逼近模数转换器,其包括,
电容型数模转换器,其经由切换在其上极板产生余量电压,

无源环路滤波器,其配置成对所述余量电压噪声整形,其中,其包括存储余量电压的第一余量采集电容和第二余量采集电容以及用于实现无源增益的积分电容,其中,第一余量采集电容和第二余量采集电容分别奇偶周期交替相连所述电容型数模转换器的上极板以存储由电容型数模转换器产生的当前本周期的余量电压,第一余量采集电容和第二余量采集电容与积分电容相连形成无源积分器输出无源环路滤波器的输出电压,

电压缓冲器,其分别连接所述无源环路滤波器和电容型数模转换器以将所述输出电压连接到电容型数模转换器的下极板,

比较器,比较器的输入端经由所述积分电容与电容型数模转换器的上极板相连,其中,无源环路滤波器经由电压缓冲器连接电容型数模转换器的下极板,电容型数模转换器的上极板通过积分电容连接比较器形成双回路反馈结构,比较器将输入电压的信号与无源环路滤波器的输出电压信号的加和信号量化成数字码,

SAR逻辑数字电路,其输入端连接所述比较器的输出端,基于所述数字码控制电容型数模转换器切换,以逐次逼近方式从高到低不断产生逐次逼近模数转换器的每一位输出,直到整个量化结束,其中:

逐次逼近模数转换器的每个周期分为采样阶段 ϕ_s 和转换阶段 ϕ_r ,第一余量采集电容和第二余量采集电容响应于 ϕ_1 和 ϕ_2 交替轮转,第 n 个转换周期,当 ϕ_s 、 ϕ_1 为高时,开关 S_1 导通,电容型数模转换器和第一余量采集电容作为采样电容对输入电压采样,采样时, ϕ_{s1} 为高电平,开关 S_6 导通,第二余量采集电容与积分电容相连构成无源积分器,对第二余量采集电容上存储的上一个周期的余量电压 $V_{res}(n-1)$ 进行积分产生输出电压,其中, ϕ_s 为高电平,开关 S_7 导通,积分后的输出电压通过电压缓冲器与电容型数模转换器下极板相连,等到 ϕ_s 、 ϕ_{s1} 为低时,开关 S_1 、 S_7 、 S_6 、 S_8 断开,电容型数模转换器上存储的电压为输入电压和电压缓冲器输出电压之和;

ϕ_r 为高,电容型数模转换器的下极板切到共模电压,开关 S_2 导通,电容型数模转换器的上极板的电压信号通过积分电容输入比较器,比较器输入端的电压为输入电压和2倍的无源环路滤波器输出电压之和,比较器开始比较并输出数字码,当所有数字码完成输出后,电容型数模转换器和第一余量采集电容的上极板剩余电压即为本周期的电压余量;

进入第 $n+1$ 个周期, ϕ_2 为高,第一余量采集电容和第二余量采集电容交换,再次进行上述操作。

2. 如权利要求1所述的双反馈回路噪声整形过采样逐次逼近模数转换器,其中,第一余量采集电容和第二余量采集电容进行乒乓操作,以在下次采样周期内完成无源积分器积分。

3. 如权利要求1所述的双反馈回路噪声整形过采样逐次逼近模数转换器,其中,电压缓冲器包括全差分电压缓冲器或电压源跟随器。

4. 如权利要求1所述的双反馈回路噪声整形过采样逐次逼近模数转换器,其中,电压缓冲器包括由晶体管 M_0 、 M_1 、 M_2 、 M_3 构成一个二极管作负载的五管单元、 M_4 、 M_5 、 M_6 、 M_7 作为运放的第二级放大器和用于确定第二级放大器的输出共模电压的电阻 R_0 ,其中 M_4 、 M_5 和前级 M_2 、 M_3 构成比例为1:M的电流镜。

5. 如权利要求1所述的双反馈回路噪声整形过采样逐次逼近模数转换器,其中,电容型数模转换器包括电容阵列。

6. 如权利要求1所述的双反馈回路噪声整形过采样逐次逼近模数转换器,其中,在逐次逼近模数转换器完成当前量化周期的最后一位量化后,产生的数字码通过SAR逻辑数字电路来控制电容型数模转换器额外进行一次开关切换,在电容型数模转换器上极板上得到本周期的余量电压,通过无源积分器对余量电压进行一阶积分且将积分后的电压分别通过电压缓冲器和比较器反馈。

7. 一种如权利要求1-6中任一项所述的双反馈回路噪声整形过采样逐次逼近模数转换器的控制方法,其包括以下步骤,

电容型数模转换器进行开关切换,在其上极板产生余量电压,

无源环路滤波器对所述余量电压噪声整形产生输出电压,其中,第一余量采集电容和第二余量采集电容分别奇偶周期交替相连电容型数模转换器的上极板以存储由电容型数模转换器产生的当前本周期的余量电压,第一余量采集电容、第二余量采集电容与积分电容相连形成无源积分器以输出无源环路滤波器的输出电压,

比较器将输入电压的信号与来自无源环路滤波器的输出电压信号的加和信号量化成数字码,

SAR逻辑数字电路基于所述数字码控制电容型数模转换器的切换,以逐次逼近方式从高到低不断产生逐次逼近模数转换器的每一位输出,直到整个量化结束。

双反馈回路噪声整形过采样逐次逼近模数转换器及方法

技术领域

[0001] 本发明涉及集成电路技术领域,特别是一种具有双反馈回路的噪声整形过采样逐次逼近模数转换器及控制方法。

背景技术

[0002] 现实世界中绝大多数信号都是模拟信号,模数转换器(ADC)用于将自然界中的模拟信号转换为数字信号。随着集成电路工艺节点飞速进步,逐次逼近(SAR)ADC凭借着结构简单以及与工艺适配性优良等优势逐渐成为ADC研究领域近些年来的研究热点。但随着对ADC有效位数需求的日渐提高,传统SAR ADC由于受到比较器噪声以及内部模数转换器(DAC)噪声的限制,精度往往很难超过12位。因此,高精度、低成本的噪声整形SAR ADC是近年来发展出的一种新型混合ADC结构。通过将 $\Sigma \Delta$ ADC中的噪声整形技术和过采样技术应用在SAR ADC中,从而提高SAR ADC的有效位数。

[0003] 目前的噪声整形SAR ADC有些使用的是基于运放的有源积分器,因此功耗较高而且运放的性能随工艺、电压和温度(PVT)变化较大。而纯无源的噪声整形结构虽然功耗大大降低,但是因为无源积分器以及多输入比较器的使用,增加了噪声源的数量并会带来额外的信号衰减,因此噪声整形效果往往有限。

[0004] 在背景技术部分中公开的上述信息仅仅用于增强对本发明背景的理解,因此可能包含不构成本领域普通技术人员公知的现有技术的信息。

发明内容

[0005] 鉴于上述问题,本发明的目的就是为了解决上述现有技术存在的缺陷而提供一种双反馈回路噪声整形过采样逐次逼近模数转换器及控制方法,其通过多环路反馈,从而实现更加优化的噪声整形效果。其次,该结构避免了使用多输入比较器所带来的额外噪声,利用两个余量采集电容的乒乓切换,在实现噪声整形的同时,相较于传统SAR ADC不增加额外的时钟周期,从而在保证SAR ADC信噪比的同时,加快了ADC的工作速度。

[0006] 本发明的目的是通过以下技术方案予以实现。

[0007] 一种双反馈回路噪声整形过采样逐次逼近模数转换器包括,

[0008] 电容型数模转换器,其经由切换在其上极板产生余量电压,

[0009] 无源环路滤波器,其配置成对所述余量电压噪声整形,其中,其包括存储余量电压的第一余量采集电容和第二余量采集电容以及用于实现无源增益的积分电容,其中,第一余量采集电容和第二余量采集电容分别奇偶周期交替相连所述电容型数模转换器的上极板以存储由电容型数模转换器产生的当前本周期的余量电压,第一余量采集电容和第二余量采集电容与积分电容相连形成无源积分器输出无源环路滤波器的输出电压,

[0010] 电压缓冲器,其分别连接所述无源环路滤波器和电容型数模转换器以将所述输出电压连接到电容型数模转换器的下极板,

[0011] 比较器,比较器的输入端经由所述积分电容与电容型数模转换器的上极板相连,

其中,无源环路滤波器经由电压缓冲器连接电容型数模转换器的下极板,电容型数模转换器的上极板通过积分电容连接比较器形成双回路反馈结构,比较器将输入电压的信号与来自无源环路滤波器输出的电压信号的加和信号量化成数字码,

[0012] SAR逻辑数字电路,其输入端连接所述比较器的输出端,基于所述数字码控制电容型数模转换器切换,以逐次逼近方式从高到低不断产生逐次逼近模数转换器的每一位输出,直到整个量化结束。

[0013] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器中,第一余量采集电容和第二余量采集电容进行乒乓操作,以在下一次采样周期内完成无源积分器积分。

[0014] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器中,电压缓冲器包括全差分电压缓冲器或电压源随器。

[0015] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器中,电压缓冲器包括由晶体管 M_0 、 M_1 、 M_2 、 M_3 构成一个二极管作负载的五管单元、 M_4 、 M_5 、 M_6 、 M_7 作为运放的第二级放大器和用于确定第二级放大器的输出共模电压的电阻 R_0 ,其中 M_4 、 M_5 和前级 M_2 、 M_3 构成比例为1:M的电流镜。

[0016] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器中,逐次逼近模数转换器的每个周期分为采样阶段 ϕ_s 和转换阶段 ϕ_r ,第一余量采集电容和第二余量采集电容响应于 ϕ_1 和 ϕ_2 交替轮转,第n个转换周期,当 ϕ_s 、 ϕ_1 为高时,开关 S_1 导通,电容型数模转换器和第一余量采集电容作为采样电容对输入电压采样,采样时, ϕ_{s1} 为高电平,开关 S_6 导通,第二余量采集电容与积分电容相连构成无源积分器,对第二余量采集电容上存储的上一个周期的余量电压 $V_{res}(n-1)$ 进行积分产生输出电压,其中, ϕ_s 为高电平,开关 S_7 导通,积分后的输出电压通过电压缓冲器与电容型数模转换器下极板相连,等到 ϕ_s 、 ϕ_{s1} 为低时,开关 S_1 、 S_7 、 S_6 、 S_8 断开,电容型数模转换器上存储的电压为输入电压和电压缓冲器的输出电压之和。

[0017] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器中, ϕ_r 为高,电容型数模转换器的下极板切到共模电压,开关 S_2 导通,电容型数模转换器的上极板的电压信号通过积分电容输入比较器,比较器输入端的电压为输入电压和2倍的无源环路滤波器的输出电压之和,比较器开始比较并输出数字码,当所有数字码完成输出后,电容型数模转换器和第一余量采集电容的上极板剩余电压即为本周期的电压余量。

[0018] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器中,进入第n+1个周期, ϕ_2 为高,第一余量采集电容和第二余量采集电容交换,再次进行上述操作。

[0019] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器中,电容型数模转换器包括电容阵列和采样开关 S_1 。

[0020] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器中,在逐次逼近模数转换器完成当前量化周期的最后一位量化后,产生的数字码通过SAR逻辑控制电路来控制电容型数模转换器额外进行一次开关切换,在电容型数模转换器上极板上得到本周期的余量电压,通过无源积分器对余量电压进行一阶积分且将积分后的电压分别通过电压缓冲器和比较器反馈。

[0021] 本发明另一方面,一种双反馈回路噪声整形过采样逐次逼近模数转换器的控制方法包括以下步骤,

[0022] 电容型数模转换器进行开关切换,在其上极板产生余量电压,

[0023] 无源环路滤波器对所述余量电压噪声整形产生输出电压,其中,第一余量采集电容和第二余量采集电容分别奇偶周期交替相连电容型数模转换器的上极板以存储由电容型数模转换器产生的当前本周期的余量电压,第一余量采集电容和第二余量采集电容与积分电容相连形成无源积分器输出无源环路滤波器的输出电压,

[0024] 比较器将输入电压信号与余量反馈信号的加和信号量化成数字码,

[0025] SAR逻辑数字电路基于所述数字码控制电容型数模转换器的切换,以逐次逼近方式从高到低不断产生逐次逼近模数转换器的每一位输出,直到整个量化结束。

[0026] 与现有技术相比,本发明的有益效果是:

[0027] 本发明利用电容型数模转换器和第一余量采集电容和第二余量采集电容直接相连的方式获取本周期余量电压 V_{res} ,不需要额外的开关周期来采集余量电压。同时,使用两个余量采集电容进行乒乓操作,可以在下一次采样周期内完成无源积分器的积分过程,从而相较于现有的SAR ADC不增加噪声整形所需的额外周期。

[0028] 本发明未使用多输入端的比较器,从而减小了比较器输入管的尺寸以及多输入端额外带来的噪声,进一步优化了噪声整形效果。

[0029] 本发明利用多回路反馈的方式,实现了更优化的NTF,提升了一阶噪声整形的效果,有效抑制了信号带内的量化噪声和比较器的噪声,明显提高了SAR ADC的信噪比。

[0030] 上述说明仅是本发明技术方案的概述,为了能够使得本发明的技术手段更加清楚明白,达到本领域技术人员可依照说明书的内容予以实施的程度,并且为了能够让本发明的上述和其它目的、特征和优点能够更明显易懂,下面以本发明的具体实施方式进行举例说明。

附图说明

[0031] 通过阅读下文优选的具体实施方式中的详细描述,本发明各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。说明书附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。显而易见地,下面描述的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。而且在整个附图中,用相同的附图标记表示相同的部件。

[0032] 在附图中:

[0033] 图1为本发明的噪声整形SAR ADC结构示意图;

[0034] 图2为本发明的噪声整形SAR ADC中采用的电压缓冲器的结构图;

[0035] 图3为本发明的噪声整形SAR ADC的工作时序图;

[0036] 图4为本发明的噪声整形SAR ADC的信号流图;

[0037] 图5为本发明的噪声整形SAR ADC噪声传递函数幅频特性曲线;

[0038] 图6为本发明的噪声整形SAR ADC无噪声整形时输出的FFT结果;

[0039] 图7为本发明的噪声整形SAR ADC有噪声整形时输出的FFT结果。

[0040] 以下结合附图和实施例对本发明作进一步的解释。

具体实施方式

[0041] 下面将参照附图1至图7更详细地描述本发明的具体实施例。虽然附图中显示了本

发明的具体实施例,然而应当理解,可以以各种形式实现本发明而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本发明,并且能够将本发明的范围完整的传达给本领域的技术人员。

[0042] 需要说明的是,在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可以理解,技术人员可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名词的差异来作为区分组件的方式,而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包含”或“包括”为一开放式用语,故应解释成“包含但不限于”。说明书后续描述为实施本发明的较佳实施方式,然所述描述乃以说明书的一般原则为目的,并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。

[0043] 为便于对本发明实施例的理解,下面将结合附图以具体实施例为例做进一步的解释说明,且各个附图并不构成对本发明实施例的限定。

[0044] 为了更好地理解,如图1至图7所示,一种双反馈回路噪声整形过采样逐次逼近模数转换器包括,

[0045] 电容型数模转换器,其经由切换在其上极板产生余量电压,

[0046] 无源环路滤波器,其配置成对所述余量电压噪声整形,其中,其包括存储余量电压的第一余量采集电容和第二余量采集电容以及用于实现无源增益的积分电容,其中,第一余量采集电容和第二余量采集电容分别奇偶周期交替相连所述电容型数模转换器的上极板以存储由电容型数模转换器产生的当前本周期的余量电压,第一余量采集电容和第二余量采集电容与积分电容相连形成无源积分器输出无源环路滤波器的输出电压,

[0047] 电压缓冲器,其分别连接所述无源环路滤波器和电容型数模转换器以将所述输出电压连接到电容型数模转换器的下极板,

[0048] 比较器,比较器的输入端经由所述积分电容与电容型数模转换器的上极板相连,其中,无源环路滤波器经由电压缓冲器连接电容型数模转换器的下极板,电容型数模转换器的上极板通过积分电容连接比较器形成双回路反馈结构,比较器将输入电压的信号与来自无源环路滤波器输出电压信号的加和信号量化成数字码,

[0049] SAR逻辑数字电路,其输入端连接所述比较器的输出端,基于所述数字码控制电容型数模转换器切换,以逐次逼近方式从高到低不断产生逐次逼近模数转换器的每一位输出,直到整个量化结束。

[0050] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器的优选实施例中,第一余量采集电容和第二余量采集电容进行乒乓操作,以在下一次采样周期内完成无源积分器积分。

[0051] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器的优选实施例中,电压缓冲器包括全差分电压缓冲器或电压源随器。

[0052] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器的优选实施例中,电压缓冲器包括由晶体管 M_0 、 M_1 、 M_2 、 M_3 构成一个二极管作负载的五管单元、 M_4 、 M_5 、 M_6 、 M_7 作为运放的第二级放大器和用于确定第二级放大器的输出共模电压的电阻 R_0 ,其中 M_4 、 M_5 和前级 M_2 、 M_3 构成比例为1:M的电流镜。

[0053] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器的优选实施例中,逐次逼

近模数转换器的每个周期分为采样阶段 ϕ_s 和转换阶段 ϕ_r ，第一余量采集电容和第二余量采集电容响应于 ϕ_1 和 ϕ_2 交替轮转，第n个转换周期，当 ϕ_s 、 ϕ_1 为高时，开关 S_1 导通，电容型数模转换器和第一余量采集电容作为采样电容对输入电压采样，采样时， ϕ_{s1} 为高电平，开关 S_6 导通，第二余量采集电容与积分电容相连构成无源积分器，对第二余量采集电容上存储的上一个周期的余量电压 $V_{res}(n-1)$ 进行积分产生输出电压，其中， ϕ_s 为高电平，开关 S_7 导通，积分后的输出电压通过电压缓冲器与电容型数模转换器下极板相连，等到 ϕ_s 、 ϕ_{s1} 为低时，开关 S_1 、 S_7 、 S_6 、 S_8 断开，电容型数模转换器上存储的电压为输入电压和电压缓冲器输出电压之和。

[0054] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器的优选实施例中， ϕ_r 为高，电容型数模转换器的下极板切到共模电压，开关 S_2 导通，电容型数模转换器的上极板的电压信号通过积分电容输入比较器，比较器输入端的电压为输入电压和2倍的无源环路滤波器输出电压之和，比较器开始比较并输出数字码，当所有数字码完成输出后，电容型数模转换器和第一余量采集电容的上极板剩余电压即为本周期的电压余量。

[0055] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器的优选实施例中，进入第n+1个周期， ϕ_2 为高，第一余量采集电容和第二余量采集电容交换，再次进行上述操作。

[0056] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器的优选实施例中，电容型数模转换器包括电容阵列和采样开关 S_1 。

[0057] 所述的双反馈回路噪声整形过采样逐次逼近模数转换器的优选实施例中，在逐次逼近模数转换器完成当前量化周期的最后一位量化后，产生的数字码通过SAR逻辑控制电路来控制电容型数模转换器额外进行一次开关切换，在电容型数模转换器上极板上得到本周期的余量电压，通过无源积分器对余量电压进行一阶积分且将积分后的电压分别通过电压缓冲器和比较器反馈。

[0058] 为了进一步理解本发明，在一个实施例，所述的双反馈回路噪声整形过采样逐次逼近模数转换器SAR ADC包括电容型CDAC、无源环路滤波器、低回踢噪声比较器、电压缓冲器和SAR逻辑数字电路。其中无源环路滤波器包括了两个用于存储上个周期余量电压的余量采集电容 C_{res1} 和 C_{res2} 以及一个用于实现无源增益方案的积分电容 C_{int} 。

[0059] 在一个实施例中，在SAR ADC完成当前量化周期的最后一位量化后，用产生的数字码通过SAR逻辑控制电路来控制CDAC额外进行一次开关切换，在CDAC上极板上得到本周期的余量电压 V_{res} ，之后通过无源积分器对该电压进行一阶积分，同时将积分后的电压分别通过电压缓冲器和比较器反馈回环路，从而实现带内噪声的整形。其中无源采样方案通过交替将余量采集电容 C_{res1} 、 C_{res2} 和CDAC的上极板连接在一起，当CDAC完成最后一个周期的转换， C_{res1} 和 C_{res2} 电容分奇偶周期交替与CDAC电容的上极板相连，存储由CDAC产生的当前本周期的余量电压 V_{res} 。然后，余量采集电容与积分电容 C_{int} 相连形成无源积分器作为无源环路滤波器，无源环路滤波器的输出电压通过电压缓冲器连接到CDAC的下极板，之后，在下个周期，CDAC上极板通过积分电容 C_{int} 与比较器的输入端相连，形成双回路反馈结构。利用比较器将输入电压信号与余量反馈信号的加和信号量化成数字码，SAR逻辑控制电路根据该数字码来控制CDAC进行切换，不断产生下一位数字码，直到整个量化结束，输出的所有数字码即为SAR ADC的当前采样的量化结果。

[0060] 在一个实施例中，如图1所示，本发明提供的新型无源噪声整形SAR ADC，包括电容

型CDAC、无源环路滤波器、低回踢噪声比较器、电压缓冲器和SAR逻辑数字电路。其中无源环路滤波器包括了两个用于存储上个周期余量电压的余量采集电容 C_{res1} 和 C_{res2} 以及一个用于实现无源增益方案的积分电容 C_{int} 。

[0061] 在一个实施例中,图2即给出了电压缓冲器的一种实现方式,提出了一种全差分电压缓冲器。

[0062] 在一个实施例中,由晶体管 M_0 、 M_1 、 M_2 、 M_3 构成一个二极管作负载的五管单元, M_4 、 M_5 、 M_6 、 M_7 作为运放的第二级放大器,其中 M_4 、 M_5 和前级 M_2 、 M_3 构成比例为1:M的电流镜,对电流进行放大以增强第二级的驱动能力。电阻 R_0 用于确定第二级的输出共模电压。实际上本发明中的电压缓冲器并不局限于这一种实现方式,还可以采用电压源跟随器,以及基于各种运放的电压缓冲器等多种方式来实现,各种结构的速度、功耗开销、输出共模电压不相同,具体实现时,需要根据需求具体选择。

[0063] 在一个实施例中,本发明的无源噪声整形SAR ADC的工作时序图如图3所示。每个周期分为采样阶段 ϕ_s 和转换阶段 ϕ_r ,除此之外 ϕ_1 和 ϕ_2 控制 C_{res1} 和 C_{res2} 交替轮转。

[0064] 在一个实施例中,考虑ADC工作在第n个转换周期,当 ϕ_s 、 ϕ_1 为高时,开关 S_1 导通,CDAC和 C_{res1} 作为采样电容对输入电压 V_{in} 进行采样。采样时, ϕ_{s1} 为高电平,开关 S_6 导通, C_{res2} 与 C_{int} 相连构成无源积分器,对 C_{res2} 上存储的上一个周期的余量电压 $V_{res}(n-1)$ 进行积分产生 $V_{int}(n)$,因为 ϕ_s 为高电平,开关 S_7 导通,因此积分后的电压 $V_{int}(n)$ 通过电压缓冲器与CDAC下极板相连,等到 ϕ_s 、 ϕ_{s1} 为低时,开关 S_1 、 S_7 、 S_6 、 S_8 断开,此时CDAC电容上存储的电压为 $V_{in}(n)+V_{int}(n)$,之后 ϕ_r 为高,CDAC下极板切到共模电压VCM,开关 S_2 导通,CDAC上极板的电压信号通过积分电容 C_{int} 后输入比较器,因为 C_{int} 两端电压为 $V_{int}(n)$,因此可以得到比较器输入端的电压为 $V_{in}(n)+2V_{int}(n)$ 。比较器开始比较并输出数字码,控制CDAC进行逐位切换。当所有数字码完成输出后,CDAC和 C_{res1} 上极板剩余电压即为本周期的电压余量 $V_{res}(n)$ 。之后进入第n+1个周期,此时 ϕ_2 为高,将 C_{res1} 和 C_{res2} 交换,再次进行上述操作。

[0065] 在一个实施例中,如图4所示本文实现的噪声整形SAR ADC信号流图,假设电容 $C_{int}/(C_{int}+C_{res1,2})=b$ 。根据信号流图,可得

$$V_{in} + 2V_{res} \cdot \left(\frac{(1-b)z^{-1}}{1-bz^{-1}} \right) + Q = D_{out} \quad (1)$$

$$V_{res}(n) = V_{in} + V_{res} \cdot \left(\frac{(1-b)z^{-1}}{1-bz^{-1}} \right) - D_{out}$$

[0067] 其中 V_{in} 为输入信号, V_{res} 为余量电压, Q 为比较器噪声和量化噪声的集合, D_{out} 为SAR ADC的输出数字码,进一步推导可得输入信号的信号传递函数(STF)和噪声传递函数(NTF)分别为:

$$STF=1$$

$$NTF = \frac{1-z^{-1}}{1+(1-2b)z^{-1}} \quad (2)$$

[0069] 由此可见本结构对输入信号没有衰减作用,对带内噪声可以进行高通整形。其中NTF中有一个与b值无关的零点,且b的取值只影响极点的位置,考虑到结构的稳定性,极点

位置应该在单位圆内, b 取值应小于 $1/2$ 。通过控制 C_{int} 、 $C_{res1,2}$ 的电容比例,可以保证 b 的取值不超过 $1/2$,在本结构中为 $1/8$ 。这种结构避免了使用有源积分器所带来的额外功耗,积分增益由电容的比例决定,受工艺、电源和温度(PVT)变化的影响很小。相较于无源噪声整形结构,NTF函数的系数得到优化,整形能力大大提高。

[0070] 图5是本发明的噪声整形SAR ADC噪声传递函数NTF的幅频特性曲线($b=1/8$),从图中可以看出当 $z=1$ 时,NTF有近乎无穷大的衰减,这说明该结构有较强的噪声整形效果。

[0071] 在不打开噪声整形功能时(CDAC设计为10位),对本发明的噪声整形SAR ADC输出进行快速傅里叶变换(FFT)得到功率谱密度图如图6所示。可以看出,整个噪底在带内非常平坦。且此时ADC的有效位数(ENOB)为9.88bit,SNDR为61.24dB。

[0072] 本发明的噪声整形SAR ADC在过采样率 $OSR=16$ 时(CDAC设计为10位),对系统输出进行FFT,得到功率谱密度图如图7所示,可以看出,噪声底在低频处被抑制,整个频谱被高通整形,同时噪声功率谱在较高频处以20dB/DEC的增速在增加,一阶噪声整形效果明显。ADC的有效位数ENOB为14.91bit,SNDR为91.50dB,对比未打开噪声整形时,SNDR提高了30.26dB。

[0073] 综上,本发明提出的具有双反馈回路的噪声整形过采样SARADC能够有效抑制带内的量化噪声和比较器噪声,并且在相较于传统SAR ADC不增加额外时钟周期的基础上,有效提升SAR ADC的信噪比。

[0074] 一种双反馈回路噪声整形过采样逐次逼近模数转换器的控制方法包括以下步骤,

[0075] 电容型数模转换器进行开关切换,在其上极板产生余量电压,

[0076] 无源环路滤波器对所述余量电压噪声整形产生输出电压,其中,第一余量采集电容和第二余量采集电容分别奇偶周期交替相连电容型数模转换器的上极板以存储由电容型数模转换器产生的当前本周期的余量电压,第一余量采集电容和第二余量采集电容与积分电容相连形成无源积分器输出无源环路滤波器的输出电压,

[0077] 比较器将输入电压的信号与来自电压缓冲器余量反馈的信号的加和信号量化成数字码,

[0078] SAR逻辑数字电路基于所述数字码控制电容型数模转换器的切换,以逐次逼近方式从高到低不断产生逐次逼近模数转换器的每一位输出,直到整个量化结束。

[0079] 工业实用性

[0080] 本发明所述的双反馈回路噪声整形过采样逐次逼近模数转换器及控制方法可以在集成电路领域制造并使用。

[0081] 以上结合具体实施例描述了本申请的基本原理,但是,需要指出的是,在本申请中提及的优点、优势、效果等仅是示例而非限制,不能认为这些优点、优势、效果等是本申请的各个实施例必须具备的。另外,上述公开的具体细节仅是为了示例的作用和便于理解的作用,而非限制,上述细节并不限制本申请为必须采用上述具体的细节来实现。

[0082] 为了例示和描述的目的已经给出了以上描述。此外,此描述不意图将本申请的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例,但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。




图1




图2




图3




图4




图5




图6




图7