

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2019-192939

(P2019-192939A)

(43) 公開日 令和1年10月31日(2019.10.31)

| (51) Int.Cl. | F 1 | | テーマコード (参考) |
|------------------------------|-------------|------|-------------|
| HO1L 27/146 (2006.01) | HO1L 27/146 | A | 4M118 |
| HO4N 5/369 (2011.01) | HO4N 5/369 | | 5C024 |
| HO4N 5/374 (2011.01) | HO4N 5/374 | | 5F048 |
| HO1L 29/786 (2006.01) | HO1L 29/78 | 613Z | 5F110 |
| HO1L 21/336 (2006.01) | HO1L 29/78 | 618Z | |

審査請求 有 請求項の数 1 O L (全 60 頁) 最終頁に続く

| | | | |
|--------------------|-------------------------------------|------------|---|
| (21) 出願番号 | 特願2019-137966 (P2019-137966) | (71) 出願人 | 000153878 株式会社半導体エネルギー研究所 神奈川県厚木市長谷398番地 |
| (22) 出願日 | 令和1年7月26日 (2019.7.26) | (72) 発明者 | 黒川 義元 神奈川県厚木市長谷398番地 株式会社 半導体エネルギー研究所内 |
| (62) 分割の表示 | 特願2015-207846 (P2015-207846) の分割 | F ターム (参考) | 4M118 AA02 AA04 AA10 AB01 BA07 CA03 CA05 CA14 CA34 CB01 CB05 CB06 CB11 CB14 FB23 FB24 GB03 GB07 GB11 GB18 GC08 GD04 5C024 CX41 GX02 GX16 GY39 GY41 |
| 原出願日 | 平成27年10月22日 (2015.10.22) | | |
| (31) 優先権主張番号 | 特願2014-217221 (P2014-217221) | | |
| (32) 優先日 | 平成26年10月24日 (2014.10.24) | | |
| (33) 優先権主張国・地域又は機関 | 日本国 (JP) | | |

最終頁に続く


(54) 【発明の名称】撮像装置

(57) 【要約】


【課題】撮像性能の優れた撮像装置を提供する。

【解決手段】第1の層と、第2の層と、第3の層のそれぞれが互いに重なる領域を有し、第1の層および第2の層は、それぞれトランジスタを有し、第3の層は、光電変換素子を有し、第1の層に形成されるトランジスタのオフ電流は、第2の層に形成されるトランジスタよりも小さく、第2の層に形成されるトランジスタの電界効果移動度は、第1の層に形成されるトランジスタよりも大きい構成とする。

【選択図】図 1



(B)



【特許請求の範囲】**【請求項 1】**

第 1 の層と、第 2 の層と、第 3 の層と、を有する撮像装置であって、

前記第 1 の層、前記第 2 の層および前記第 3 の層は、それぞれが互いに重なる領域を有し、

前記第 1 の層は、第 1 のトランジスタおよび第 2 のトランジスタを有し、

前記第 2 の層は、第 3 のトランジスタおよび第 4 のトランジスタを有し、

前記第 3 の層は、光電変換素子を有し、

前記第 1 のトランジスタのソースまたはドレインの一方は、前記第 2 のトランジスタのソースまたはドレインの一方と電気的に接続され、

前記第 2 のトランジスタのソースまたはドレインの一方は、前記第 3 のトランジスタのゲートと電気的に接続され、

前記第 3 のトランジスタのソースまたはドレインの一方は、前記第 4 のトランジスタのソースまたはドレインの一方と電気的に接続され、

前記光電変換素子の一方の電極は、前記第 1 のトランジスタのソースまたはドレインの他方と電気的に接続され、

前記第 1 のトランジスタおよび前記第 2 のトランジスタのオフ電流は、前記第 3 のトランジスタおよび前記第 4 のトランジスタよりも小さく、

前記第 3 のトランジスタおよび前記第 4 のトランジスタの電界効果移動度は、前記第 1 のトランジスタおよび前記第 2 のトランジスタよりも大きい撮像装置。

【発明の詳細な説明】**【技術分野】****【0001】**

本発明の一態様は、酸化物半導体を用いた撮像装置に関する。

【0002】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。

【0003】

なお、本明細書等において半導体装置とは、半導体特性を利用して機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。

【背景技術】**【0004】**

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路（I C）や表示装置のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体材料として、シリコン系半導体が広く知られているが、その他の材料として酸化物半導体が注目されている。

【0005】

例えば、酸化物半導体として酸化亜鉛、またはIn-Ga-Zn系酸化物半導体を用いてトランジスタを作製する技術が開示されている（特許文献1および特許文献2参照）。

【0006】

また、特許文献3では、酸化物半導体を有するオフ電流が極めて低いトランジスタを画素回路の一部に用い、CMOS（Complementary Metal Oxide Semiconductor）回路が作製可能なシリコンを有するトランジスタを周辺回路に用いる構成の撮像装置が開示されている。

10

20

30

40

50

【0007】

また、特許文献4では、シリコンを有するトランジスタと、酸化物半導体を有するトランジスタと、結晶性シリコン層を有するフォトダイオードを積層する構成の撮像装置が開示されている。

【先行技術文献】**【特許文献】****【0008】**

【特許文献1】特開2007-123861号公報

【特許文献2】特開2007-96055号公報

【特許文献3】特開2011-119711号公報

【特許文献4】特開2013-243355号公報

10

【発明の概要】**【発明が解決しようとする課題】****【0009】**

個々のトランジスタに求められる特性は、同一回路内においても異なることがある。例えば、イメージセンサの画素の増幅トランジスタは、高いオン電流特性を有することが好ましい。また、フォトダイオードと接続される転送トランジスタは、低いオフ電流特性を有することが好ましい。つまり、性能の優れた撮像装置を形成するには、要求される特性を有するようにトランジスタを作り分けることが望まれる。

20

【0010】

したがって、本発明の一態様では、撮像性能の優れた撮像装置を提供することを目的の一つとする。異なる材料で形成されたトランジスタを有する撮像装置を提供することを目的の一つとする。または、異なる材料で形成されたトランジスタが積層された撮像装置を提供することを目的の一つとする。または、高速動作に適した撮像装置を提供することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一つとする。または、集積度の高い撮像装置を提供することを目的の一つとする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、低照度下で撮像することができる撮像装置を提供することを目的の一つとする。または、ダイナミックレンジの広い撮像装置を提供することを目的の一つとする。または、広い温度範囲において使用可能な撮像装置を提供することを目的の一つとする。または、高開口率の撮像装置を提供することを目的の一つとする。または、信頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。

30

【0011】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

30

【課題を解決するための手段】**【0012】**

本発明の一態様は、酸化物半導体用いて形成されたトランジスタを有する撮像装置に関する。

40

【0013】

本発明の一態様は、第1の層と、第2の層と、第3の層と、を有する撮像装置であって、第1の層、第2の層および第3の層は、それぞれが互いに重なる領域を有し、第1の層は、第1のトランジスタおよび第2のトランジスタを有し、第2の層は、第3のトランジスタおよび第4のトランジスタを有し、第1のトランジスタ乃至第4のトランジスタは活性層に酸化物半導体を有し、第3の層は、光電変換素子を有し、第1のトランジスタのソースまたはドレインの一方は、第2のトランジスタのソースまたはドレインの一方と電気的に接続され、第2のトランジスタのソースまたはドレインの一方は、第3のトランジスタ

50

のゲートと電気的に接続され、第3のトランジスタのソースまたはドレインの一方は、第4のトランジスタのソースまたはドレインの一方と電気的に接続され、光電変換素子の一方の電極は、第1のトランジスタのソースまたはドレインの他方と電気的に接続され、第1のトランジスタおよび第2のトランジスタのオフ電流は、第3のトランジスタおよび第4のトランジスタよりも小さく、第3のトランジスタおよび第4のトランジスタの電界効果移動度は、第1のトランジスタおよび前記第2のトランジスタよりも大きいことを特徴とする撮像装置である。

【0014】

上記の態様において、第1の層、第2の層および第3の層は、高さ方向に、第1の層、第2の層、第3の層の順で配置される構成、または、第2の層、第1の層、第3の層の順で高さ方向に配置される構成とすることができます。10

【0015】

また、本発明の他の一態様は、第1の層と、第2の層と、第3の層と、第4の層と、を含む積層体を有する撮像装置であって、第1の層、第2の層、第3の層および第4の層は、それぞれが互いに重なる領域を有し、第1の層は、光電変換素子を有し、第2の層は、第1のトランジスタおよび第2のトランジスタを有し、第3の層は、第3のトランジスタおよび第4のトランジスタを有し、第4の層は、第5のトランジスタを有し、第1のトランジスタ乃至第4のトランジスタは活性層に酸化物半導体を有し、第5のトランジスタは活性領域または活性層にシリコンを有し、第1のトランジスタ乃至第4のトランジスタは、第1の回路を構成し、第5のトランジスタは、第2の回路を構成し、第1のトランジスタのソースまたはドレインの一方は、第2のトランジスタのソースまたはドレインの一方と電気的に接続され、第2のトランジスタのソースまたはドレインの一方は、第3のトランジスタのゲートと電気的に接続され、第3のトランジスタのソースまたはドレインの一方は、第4のトランジスタのソースまたはドレインの一方と電気的に接続され、光電変換素子の一方の電極は、第1のトランジスタのソースまたはドレインの他方と電気的に接続され、第1のトランジスタおよび第2のトランジスタのオフ電流は、第3のトランジスタおよび第4のトランジスタよりも小さく、第3のトランジスタおよび第4のトランジスタの電界効果移動度は、第1のトランジスタおよび第2のトランジスタよりも大きいことを特徴とする撮像装置である。20

【0016】

また、本発明の他の一態様は、第1の層と、第2の層と、第3の層と、第4の層と、を含む積層体を有する撮像装置であって、第1の層、第2の層、第3の層および第4の層は、それぞれが互いに重なる領域を有し、第1の層は、光電変換素子を有し、第2の層は、第1のトランジスタおよび第2のトランジスタを有し、第3の層は、第3のトランジスタ、第4のトランジスタおよび第5のトランジスタを有し、第4の層は、第6のトランジスタを有し、第1のトランジスタ乃至第5のトランジスタは活性層に酸化物半導体を有し、第6のトランジスタは活性領域または活性層にシリコンを有し、第1のトランジスタ乃至第4のトランジスタは、第1の回路を構成し、第5のトランジスタおよび第6のトランジスタは、第2の回路を構成し、第1のトランジスタのソースまたはドレインの一方は、第2のトランジスタのソースまたはドレインの一方と電気的に接続され、第2のトランジスタのソースまたはドレインの一方は、第3のトランジスタのゲートと電気的に接続され、第3のトランジスタのソースまたはドレインの一方は、第4のトランジスタのソースまたはドレインの一方と電気的に接続され、光電変換素子の一方の電極は、第1のトランジスタのソースまたはドレインの他方と電気的に接続され、第1のトランジスタおよび第2のトランジスタのオフ電流は、第3のトランジスタ、第4のトランジスタおよび第5のトランジスタよりも小さく、第3のトランジスタ、第4のトランジスタおよび第5のトランジスタの電界効果移動度は、第1のトランジスタおよび第2のトランジスタよりも大きいことを特徴とする撮像装置である。40

【0017】

上記第1の層乃至第4の層を有する態様において、第1の層、第2の層、第3の層および50

第4の層は、高さ方向に、第1の層、第2の層、第3の層、第4の層の順で配置される構成、または、第1の層、第3の層、第2の層、第4の層の順で配置される構成とすることができます。

【0018】

また、第1のトランジスタのソースまたはドレインの一方は、容量素子の一方の電極と電気的に接続されている構成とすることができます。

【0019】

また、酸化物半導体は、Inと、Znと、M(MはAl、Ti、Ga、Sn、Y、Zr、La、Ce、NdまたはHf)と、を有することが好ましい。

【0020】

また、光電変換素子は、光電変換層にセレンまたはセレンを含む化合物を用いることができる。

【発明の効果】

【0021】

したがって、本発明の一態様では、撮像性能の優れた撮像装置を提供することができる。または、異なる材料で形成されたトランジスタを有する撮像装置を提供することができる。または、異なる材料で形成されたトランジスタが積層された撮像装置を提供することができる。または、高速動作に適した撮像装置を提供することができる。または、解像度の高い撮像装置を提供することができる。または、集積度の高い撮像装置を提供することができる。または、低消費電力の撮像装置を提供することができる。または、低照度下で撮像することができる撮像装置を提供することができる。または、ダイナミックレンジの広い撮像装置を提供することができる。または、広い温度範囲において使用可能な撮像装置を提供することができる。または、高開口率の撮像装置を提供することができる。または、信頼性の高い撮像装置を提供することができる。または、新規な撮像装置などを提供することができる。または、新規な半導体装置などを提供することができる。

10

20

30

40

50

【0022】

なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合もある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、これらの効果を有さない場合もある。

【図面の簡単な説明】

【0023】

【図1】撮像装置を説明する断面図および回路図。

【図2】撮像装置を説明する断面図および回路図。

【図3】光電変換素子の接続形態を説明する断面図。

【図4】撮像装置を説明する断面図。

【図5】光電変換素子の接続形態を説明する断面図。

【図6】撮像装置を説明する断面図。

【図7】撮像装置を説明する断面図。

【図8】撮像装置を構成する積層の状態を説明する図。

【図9】撮像装置の構成を説明する断面図。

【図10】撮像装置を構成する積層の状態を説明する図。

【図11】湾曲した撮像装置を説明する図。

【図12】画素回路の構成を説明する図。

【図13】画素回路の動作を説明するタイミングチャート。

【図14】画素回路の構成を説明する図。

【図15】画素回路の構成を説明する図。

【図16】画素回路の構成を説明する図。

【図17】画素回路の構成を説明する図。

【図18】画素回路の構成を説明する図。

【図19】画素回路の構成を説明する図。

【図20】画素回路の構成を説明する図。

【図21】グローバルシャッタ方式とローリングシャッタ方式の動作を説明するタイミングチャート。

【図22】トランジスタを説明する上面図および断面図。

【図23】トランジスタを説明する上面図および断面図。

【図24】トランジスタを説明する上面図および断面図。

【図25】トランジスタを説明する上面図および断面図。

【図26】トランジスタを説明する上面図および断面図。

【図27】トランジスタを説明する上面図および断面図。

【図28】トランジスタのチャネル幅方向の断面を説明する図。

【図29】トランジスタのチャネル長方向の断面を説明する図。

【図30】半導体層を説明する上面図および断面図。

【図31】トランジスタを説明する上面図および断面図。

【図32】トランジスタを説明する上面図および断面図。

【図33】トランジスタを説明する上面図および断面図。

【図34】トランジスタを説明する上面図および断面図。

【図35】トランジスタを説明する上面図および断面図。

【図36】トランジスタを説明する上面図および断面図。

【図37】トランジスタのチャネル幅方向の断面を説明する図。

【図38】トランジスタのチャネル長方向の断面を説明する図。

【図39】トランジスタを説明する上面図。

【図40】電子機器を説明する図。

【図41】光電変換素子の接続形態を説明する断面図。

【図42】トランジスタの構成を説明する断面図。

【図43】撮像装置の構成を説明する断面図。

【図44】撮像装置の構成を説明する断面図。

【発明を実施するための形態】

【0024】

実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。

【0025】

例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。

【0026】

ここで、X、Yは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

【0027】

XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、XとYとの間に接続されていない場合であ

10

20

30

40

50

り、XとYとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、XとYとが、接続されている場合である。

【0028】

XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。

10

【0029】

XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、NAND回路、NOR回路など）、信号変換回路（DA変換回路、AD変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、增幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動增幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電気的に接続されている場合とを含むものとする。

20

【0030】

なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合（つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合）と、XとYとが機能的に接続されている場合（つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合）と、XとYとが直接接続されている場合（つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。

30

【0031】

なお、例えば、トランジスタのソース（又は第1の端子など）が、Z1を介して（又は介さず）、Xと電気的に接続され、トランジスタのドレイン（又は第2の端子など）が、Z2を介して（又は介さず）、Yと電気的に接続されている場合や、トランジスタのソース（又は第1の端子など）が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン（又は第2の端子など）が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現することが出来る。

40

【0032】

例えば、「XとYとトランジスタのソース（又は第1の端子など）とドレイン（又は第2の端子など）とは、互いに電気的に接続されており、X、トランジスタのソース（又は第1の端子など）、トランジスタのドレイン（又は第2の端子など）、Yの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第1の端子など）は、Xと電気的に接続され、トランジスタのドレイン（又は第2の端子など）はYと電気的に接続され、X、トランジスタのソース（又は第1の端子など）、トランジスタのドレイン（又は第2の端子など）、Yは、この順序で電気的に接続されている」と表現することができる。または、「Xは、トランジスタのソース（又は第1の端子な

50

ど)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。

【0033】

または、別の表現方法として、例えば、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トランジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子など)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の電気的バスによって、Z1を介して、Xと電気的に接続され、前記第1の電気的バスは、第2の電気的バスを有しておらず、前記第2の電気的バスは、トランジスタのソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への電気的バスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の電気的バスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的バスは、第4の電気的バスを有しておらず、前記第4の電気的バスは、トランジスタのドレイン(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的バスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。

【0034】

なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。

【0035】

なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。

【0036】

なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。

【0037】

(実施の形態1)

10

20

30

40

50

本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。

【0038】

図1(A)は、本発明の一態様の撮像装置の画素の構成を示す断面図であり、図1(B)に示す回路91が形成される領域の断面の一例を示している。

【0039】

当該撮像装置は、トランジスタ51、トランジスタ52等を有する層1100と、トランジスタ53、トランジスタ54等を有する層1200と、光電変換素子60を有する層1300を備えている。

【0040】

図1(A)において、光電変換素子60には、シリコン基板40に形成されたフォトダイオードを例示しているが、後述する他の構成の光電変換素子を用いてもよい。

10

【0041】

層1100、層1200および層1300は、図1(A)および図8(A)に示すように、高さ方向に、層1100、層1200、層1300の順序で配置することができる。また、図8(B)に示すように、高さ方向に、層1200、層1100、層1300の順序で配置することもできる。また、上記以外の層が当該積層構造に含まれる場合もある。また、上記の一部の層が含まれない場合もある。

【0042】

回路91において、トランジスタ51のソース電極またはドレイン電極の一方は、光電変換素子60の一方の電極と電気的に接続される。トランジスタ51のソース電極またはドレイン電極の他方は、トランジスタ53のゲート電極と電気的に接続される。トランジスタ51のソース電極またはドレイン電極の他方は、トランジスタ52のソース電極またはドレイン電極の一方と電気的に接続される。トランジスタ53のソース電極またはドレイン電極の一方は、トランジスタ54のソース電極またはドレイン電極の一方と電気的に接続される。図1(A)、(B)には、トランジスタ51のソース電極またはドレイン電極の他方が容量素子59の一方の電極と電気的に接続された形態を図示しているが、容量素子59を設けない構成とすることもできる。なお、上記要素間の電気的な接続の形態は一例である。

20

【0043】

本実施の形態において、各配線、各電極および各導電体81を個別の要素として図示しているが、それらが電気的に接続している場合においては、同一の要素として設けられる場合もある。また、トランジスタのゲート電極、ソース電極、またはドレイン電極が導電体81を介して各配線と接続される形態は一例であり、トランジスタのゲート電極、ソース電極、またはドレイン電極のそれぞれが配線としての機能を有する場合もある。また、図面に示される配線等の一部が設けられない場合や、上記以外の配線等やトランジスタ等が各層に含まれる場合もある。

30

【0044】

各要素上には保護膜、層間絶縁膜または平坦化膜としての機能を有する絶縁層41乃至絶縁層44等が設けられる。例えば、絶縁層41乃至絶縁層44等は、酸化シリコン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層41乃至絶縁層44等の上面は、必要に応じてCMP(Chemical Mechanical Polishing)法等で平坦化処理を行うことが好ましい。

40

【0045】

配線71および配線73は、一方が電源線、他方が出力線として機能させることができる。配線72は電源線として機能させることができる。配線77は電源線(低電位)として機能させることができる。配線74、75、76は、トランジスタのオンオフを制御する信号線として機能させることができる。配線74は接続配線として機能させることができる。

【0046】

50

トランジスタ 5 1 は、光電変換素子 6 0 の出力に応じて電荷蓄積部 (F D) の電位を制御するための転送トランジスタとして機能させることができる。トランジスタ 5 2 は、電荷蓄積部 (F D) の電位を初期化するリセットトランジスタとして機能させることができる。トランジスタ 5 3 は、電荷蓄積部 (F D) の電位に応じた出力を行う増幅トランジスタとして機能させることができる。トランジスタ 5 4 は画素を選択する選択トランジスタとして機能させることができる。

【 0 0 4 7 】

なお、図 1 (A) において、各トランジスタはバックゲートを有する形態を例示しているが、図 4 2 (A) に示すように、バックゲートを有さない形態であってもよい。また、図 4 2 (B) に示すように、一部のトランジスタ、例えばトランジスタ 5 1 のみにバックゲートを有するような形態であってもよい。当該バックゲートは、対向して設けられるトランジスタのフロントゲートと電気的に接続する場合がある。または、当該バックゲートにフロントゲートとは異なる固定電位が供給される場合がある。なお、当該バックゲート有無に関する形態は、本実施の形態で説明する他の撮像装置の形態にも適用することができる。

10

【 0 0 4 8 】

トランジスタ 5 1 乃至トランジスタ 5 4 には、活性層を酸化物半導体で形成したトランジスタ (以下、 O S トランジスタ) を用いることができる。

【 0 0 4 9 】

O S トランジスタは極めて低いオフ電流特性を有するため、撮像のダイナミックレンジを拡大することができる。図 1 (B) に示す回路構成では、光電変換素子 6 0 に入射される光の強度が大きいときに電荷蓄積部 (F D) の電位が小さくなる。例えば、トランジスタ 5 3 の低いオフ電流特性によって、ゲート電位 (電荷蓄積部 (F D) の電位) が極めて小さい場合においても当該ゲート電位に応じた電流を正確に出力することができる。したがって、検出することのできる照度のレンジ、すなわちダイナミックレンジを広げることができること。

20

【 0 0 5 0 】

また、トランジスタ 5 1 およびトランジスタ 5 2 の低いオフ電流特性によって電荷蓄積部 (F D) で電荷を保持できる期間を極めて長くすることができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の蓄積動作を行うグローバルシャッタ方式を適用することができる。したがって、被写体が動体であっても歪の小さい画像を容易に得ることができる。

30

【 0 0 5 1 】

また、O S トランジスタは、チャネル領域にシリコンを用いたトランジスタ (以下、 S i トランジスタ) よりも電気特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。したがって、O S トランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙機などへの搭載にも適している。

40

【 0 0 5 2 】

また、O S トランジスタは、 S i トランジスタよりもドレイン耐圧の高い特性を有するため、信頼性の高い撮像装置とすることができます。

40

【 0 0 5 3 】

ここで、撮像装置のダイナミックレンジをさらに広げるには、トランジスタ 5 3 および電流のパスとなるトランジスタ 5 4 にオン電流がさらに高いトランジスタを用いることが好ましい。また、電荷蓄積部 (F D) で電荷を保持できる期間をさらに長くするには、トランジスタ 5 1 およびトランジスタ 5 2 にオフ電流がさらに低いトランジスタを用いることが好ましい。

【 0 0 5 4 】

つまり、トランジスタ 5 1 およびトランジスタ 5 2 と、トランジスタ 5 3 およびトランジスタ 5 4 は、より最適な電気特性を有するように作り分けることが好ましい。

【 0 0 5 5 】

50

したがって、本発明の一態様では、図1(A)に示すようにトランジスタ51およびトランジスタ52を有する層1100と、トランジスタ53およびトランジスタ54を有する層1200とが重なる領域を有する配置とし、トランジスタを作り分ける。

【0056】

全般的にトランジスタは、低いオフ電流と高いオン電流の両方を備える電気特性を有することが好ましいが、オフ電流とオン電流はトレードオフの関係にあり、一般的にオフ電流が低いトランジスタはオン電流も低く、オン電流が大きいトランジスタはオフ電流も大きくなる。なお、オフ電流とはトランジスタを非導通状態としたときにソースとドレイン間に流れる電流である。なお、オン電流とはトランジスタを導通状態としたときにソースとドレイン間に流れる電流である。

10

【0057】

すなわち、本発明の一態様では、層1100が有するトランジスタ51およびトランジスタ52は、層1200が有するトランジスタ53およびトランジスタ54よりもオフ電流が低い電気特性を有する構成とする。また、層1200が有するトランジスタ53およびトランジスタ54は、層1100が有するトランジスタ51およびトランジスタ52よりもオン電流が高い電気特性を有する構成とする。

【0058】

オフ電流の低いトランジスタを作製するには、例えば、活性層の酸化物半導体に原子数比が $In : Ga : Zn = 1 : 1 : 1$ や $1 : 3 : 2$ などの比較的バンドギャップの大きい $In - Ga - Zn$ 酸化物を用いることが好ましい。また、 $(1 : 3 : 2) / (1 : 1 : 1) / (1 : 3 : 2)$ の酸化物半導体の積層構造としてもよい。また、当該積層構造のゲート電極側の $1 : 3 : 2$ の酸化物半導体を酸化ガリウムに置き換えてよい。また、チャネル幅を変化させる意味と同意で、酸化物半導体の膜厚を薄くすることが好ましい。また、ゲート絶縁膜の膜厚を比較的厚くすることが好ましい。

20

【0059】

オン電流の高いトランジスタを作製するには、例えば、活性層の酸化物半導体に原子数比が $In : Ga : Zn = 3 : 1 : 2$ 、 $2 : 1 : 3$ 、 $4 : 1 : 4$ 、 1 などの比較的バンドギャップの小さい $In - Ga - Zn$ 酸化物を用いることが好ましい。また、これらの酸化物半導体を $In : Ga : Zn = 1 : 3 : 2$ などの酸化物半導体で挟んだ積層構造としてもよい。また、酸化亜鉛や $In - Sn - Zn$ 酸化物などの酸化物半導体を用いてもよい。また、チャネル幅を変化させる意味と同意で、酸化物半導体の膜厚を厚くすることが好ましい。また、ゲート絶縁膜の膜厚を比較的薄くすることが好ましい。

30

【0060】

以上をまとめると、相対的な条件として、層1100が有するトランジスタ51およびトランジスタ52の活性層は、層1200が有するトランジスタ53およびトランジスタ54の活性層よりもバンドギャップが大きいことが好ましい。

40

【0061】

また、相対的な条件として、層1100が有するトランジスタ51およびトランジスタ52の活性層の膜厚は、層1200が有するトランジスタ53およびトランジスタ54の活性層の膜厚よりも薄いことが好ましい。

【0062】

また、相対的な条件として、層1100が有するトランジスタ51およびトランジスタ52のゲート絶縁膜の膜厚は、層1200が有するトランジスタ53およびトランジスタ54のゲート絶縁膜の膜厚よりも厚いことが好ましい。

【0063】

このような構成とすることで、撮像性能の優れた撮像装置を形成することができる。

【0064】

また、本発明の一態様の撮像装置は、図2(A)に示す構成とすることができます。

【0065】

図2(A)に示す撮像装置は、トランジスタ51、トランジスタ52等を有する層110

50

0と、トランジスタ53、トランジスタ54等を有する層1200と、光電変換素子60を有する層1300と、シリコン基板40に設けられたトランジスタ55、トランジスタ56等を有する層1400を備えている。上記各トランジスタおよび光電変換素子60は、絶縁層に埋め込まれた導電体81を介して各配線と電気的な接続を有する形態とすることができる。

【0066】

図2(A)において、層1300に設けられる光電変換素子60には、セレンを光電変換層61とする素子を例示しているが、図1(A)に示したシリコン基板に形成したフォトダイオードを用いることもできる。

【0067】

セレン系材料を光電変換層61に用いた光電変換素子60は、可視光に対する外部量子効率が高い特性を有する。当該光電変換素子では、アバランシェ倍増により入射される光量に対する電子の增幅が大きい高感度の光センサとすることができます。つまり、セレン系材料を光電変換層61に用いることで、画素面積が縮小しても十分な光電流を得ることができます。また、光感度が大きいことから、セレン系材料を用いた光電変換素子PDは、低照度環境における撮像にも適しているといえる。また、セレン系材料は光吸収係数が高いため、光電変換層61を薄くしやすい利点を有する。

10

【0068】

セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレンは、一例として、非晶質セレンを成膜後、熱処理することで得ることができます。なお、結晶セレンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させることができます。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光吸収係数が高い特性を有する。

20

【0069】

なお、光電変換層61は単層として図示しているが、セレン系材料の受光面側に正孔注入阻止層として酸化ガリウムまたは酸化セリウムなどを設け、電極66側に電子注入阻止層として酸化ニッケルまたは硫化アンチモンなどを設ける構成とすることもできる。

30

【0070】

また、光電変換層61は、銅、インジウム、セレンの化合物(CIS)を含む層であってもよい。または、銅、インジウム、ガリウム、セレンの化合物(CIGS)を含む層であってもよい。CISおよびCIGSでは、セレンの単層と同様にアバランシェ倍増が利用できる光電変換素子を形成することができる。

【0071】

セレン系材料を用いた光電変換素子60は、例えば、金属材料などで形成された電極66と透光性導電層62との間に光電変換層61を有する構成とすることができます。また、CISおよびCIGSはp型半導体であり、接合を形成するためにn型半導体の硫化カドミウムや硫化亜鉛等を接して設けてもよい。

【0072】

アバランシェ現象を発生させるためには、光電変換素子に比較的高い電圧(例えば、10V以上)を印加することが好ましい。OSトランジスタは、Siトランジスタよりもドレイン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易である。したがって、ドレイン耐圧の高いOSトランジスタと、セレン系材料を光電変換層とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とすることができます。

40

【0073】

なお、図2(A)では、光電変換層61および透光性導電層62を画素回路間で分離しない構成としているが、図3(A)に示すように回路間で分離する構成としてもよい。また、画素間における電極66を有さない領域には、絶縁体で隔壁67を設け、光電変換層61および透光性導電層62に亀裂が入らないようにすることが好ましいが、図3(B)に示すように隔壁67を設けない構成としてもよい。また、図3(C)、(D)に示すよう

50

に透光性導電層 6 2 と配線 7 7 が直接接する形態としてもよい。

【 0 0 7 4 】

また、電極 6 6 および配線 7 7 等は多層としてもよい。例えば、図 4 1 (A) に示すように、電極 6 6 を導電層 6 6 a 、 6 6 b の二層とし、配線 7 7 を導電層 7 7 a 、 7 7 b の二層とすることができます。図 4 1 (A) の構成においては、例えば、 6 6 a および 7 7 a を低抵抗の金属等を選択して形成し、 6 6 b および 7 7 b を光電変換層 6 1 とコンタクト特性の良い金属等を選択して形成するとよい。このような構成とすることで、光電変換素子の電気特性を向上させることができる。また、一部の金属は透光性導電層 6 2 と接触することにより電蝕を起こすことがある。そのような金属を導電層 7 7 a に用いた場合でも導電層 7 7 b を介することによって電蝕を防止することができる。

10

【 0 0 7 5 】

導電層 6 6 b および導電層 7 7 b には、例えば、モリブデンやタンゲステンなどを用いることができる。また、導電層 6 6 a および導電層 7 7 a には、例えば、アルミニウム、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。

【 0 0 7 6 】

また、絶縁層 4 1 が多層である構成であってもよい。例えば、図 4 1 (B) に示すように、絶縁層 4 1 が絶縁層 4 1 a および絶縁層 4 1 b を有し、かつ絶縁層 4 1 a と絶縁層 4 1 b とのエッティングレート等が異なる場合は、導電体 8 1 は段差を有するようになる。層間絶縁膜や平坦化膜に用いられるその他の絶縁層が多層である場合も同様に導電体 8 1 は段差を有するようになる。なお、ここでは絶縁層 4 1 が 2 層である例を示したが、絶縁層 4 1 およびその他の絶縁層は 3 層以上の構成であってもよい。

20

【 0 0 7 7 】

また、光電変換素子 6 0 には、非晶質シリコン膜や微結晶シリコン膜などを用いた p i n 型ダイオード素子などを用いてもよい。

【 0 0 7 8 】

例えば、図 4 は光電変換素子 6 0 に p i n 型の薄膜フォトダイオードを用いた例である。当該フォトダイオードは、 n 型の半導体層 6 5 、 i 型の半導体層 6 4 、および p 型の半導体層 6 3 が順に積層された構成を有している。 i 型の半導体層 6 4 には非晶質シリコンを用いることが好ましい。また、 p 型の半導体層 6 3 および n 型の半導体層 6 5 には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シリコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオードは可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。

30

【 0 0 7 9 】

図 4 に示す光電変換素子 6 0 では、カソードとして作用する n 型の半導体層 6 5 がトランジスタ 5 1 と電気的な接続を有する電極 6 6 と電気的な接続を有する。また、アノードとして作用する p 型の半導体層 6 3 が導電体 8 1 を介して配線 7 7 と電気的な接続を有する。

【 0 0 8 0 】

なお、回路 9 1 では、光電変換素子 6 0 のアノードおよびカソードと、電極層および配線との接続形態が図 1 (B) とは逆となる場合もある。

40

【 0 0 8 1 】

いずれの場合においても、 p 型の半導体層 6 3 が受光面となるように光電変換素子 6 0 を形成することが好ましい。 p 型の半導体層 6 3 を受光面とすることで、光電変換素子 6 0 の出力電流を高めることができる。

【 0 0 8 2 】

p i n 型の薄膜フォトダイオードの形態を有する光電変換素子 6 0 の構成、ならびに光電変換素子 6 0 および配線の接続形態は、図 5 (A) 、 (B) 、 (C) 、 (D) 、 (E) 、 (F) に示す例であってもよい。なお、光電変換素子 6 0 の構成、光電変換素子 6 0 と配線の接続形態はこれらに限定されず、他の形態であってもよい。

【 0 0 8 3 】

50

図5(A)は、光電変換素子60のp型の半導体層63と接する透光性導電層62を設けた構成である。透光性導電層62は電極として作用し、光電変換素子60の出力電流を高めることができる。

【0084】

透光性導電層62には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、またはグラフェン等を用いることができる。また、透光性導電層62は単層に限らず、異なる膜の積層であっても良い。

【0085】

図5(B)は、光電変換素子60のp型の半導体層63と配線78が電気的な接続を直接有する構成である。

【0086】

図5(C)は、光電変換素子60のp型の半導体層63と接する透光性導電層62が設けられ、配線78と透光性導電層62が電気的な接続を有する構成である。

【0087】

図5(D)は、光電変換素子60を覆う絶縁層にp型の半導体層63が露出する開口部が設けられ、当該開口部を覆う透光性導電層62と配線78が電気的な接続を有する構成である。

【0088】

図5(E)は、光電変換素子60を貫通する導電体81が設けられた構成である。当該構成では、配線77は導電体81を介してp型の半導体層63と電気的に接続される。なお、図面上では、配線77と電極66とは、n型の半導体層65を介して見かけ上導通してしまう形態を示している。しかしながら、n型の半導体層65の横方向の抵抗が高いため、配線77と上記電極との間に適切な間隔を設ければ、両者間は極めて高抵抗となる。したがって、光電変換素子60は、アノードとカソードが短絡することなく、ダイオード特性を有することができる。なお、p型の半導体層63と電気的に接続される導電体81は複数であってもよい。

【0089】

図5(F)は、図5(E)の光電変換素子60に対して、p型の半導体層63と接する透光性導電層62を設けた構成である。

【0090】

なお、図5(D)、図5(E)、および図5(F)に示す光電変換素子60では、受光領域と配線等が重ならないため、広い受光面積を確保できる利点を有する。

【0091】

上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子60は、成膜工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製することができる。また、セレン系材料は高抵抗であり、図2(A)に示すように、光電変換層61を回路間で分離しない構成とすることもできる。したがって、本発明の一態様の撮像装置は、歩留りが高く、低コストで作製することができる。一方で、結晶性シリコンを光電変換層61とするフォトダイオードを形成する場合は、研磨工程や貼り合わせ工程などの難度の高い工程が必要となる。

【0092】

また、図2(A)および図4に示す撮像装置では、シリコン基板40に活性領域を有するトランジスタ55およびトランジスタ56が設けられた層1400が層1100乃至層1300に形成される画素回路と重なる構成とすることができます。

【0093】

シリコン基板40に形成された回路は、画素回路が出力する信号を読み出す機能や当該信号を変換する処理などを行う機能を有することができ、例えば、図2(B)に示す回路92のようなCMOSインバータを含む構成とすることができます。トランジスタ55(n-

10

20

30

40

50

c h 型) およびトランジスタ 5 6 (p - c h 型) のゲートは電気的に接続される。また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタのソースまたはドレインの一方と電気的に接続される。また、両方のトランジスタのソースまたはドレインの他方はそれぞれ別の配線に電気的に接続される。

【 0 0 9 4 】

また、シリコン基板 4 0 はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。

【 0 0 9 5 】

また、トランジスタ 5 5 およびトランジスタ 5 6 は、図 2 (C) に示すように、シリコン薄膜の活性層 5 8 を有するトランジスタであってもよい。また、活性層 5 8 は、多結晶シリコンや S O I (S i l i c o n o n I n s u l a t o r) の単結晶シリコンとすることができる。

【 0 0 9 6 】

ここで、図 1 (A) 、図 2 (A) 、図 4 などに示すように、酸化物半導体を有するトランジスタが形成される領域と、 S i トランジスタ (図 1 では S i フォトダイオード) が形成される領域との間には絶縁層 8 0 が設けられる。

【 0 0 9 7 】

例えば、トランジスタ 5 5 およびトランジスタ 5 6 の活性領域近傍に設けられる絶縁層中の水素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ 5 5 およびトランジスタ 5 6 の信頼性を向上させる効果がある。一方、トランジスタ 5 3 等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ 5 3 等の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用いたトランジスタを有する一方の層と、酸化物半導体を用いたトランジスタを有する他方の層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層 8 0 を設けることが好ましい。絶縁層 8 0 により、一方の層に水素を閉じ込めてトランジスタ 5 5 およびトランジスタ 5 6 の信頼性が向上することができる。また、一方の層から他方の層への水素の拡散が抑制されることでトランジスタ 5 3 等の信頼性も向上させることができる。

【 0 0 9 8 】

絶縁層 8 0 としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア (Y S Z) 等を用いることができる。

【 0 0 9 9 】

なお、図 2 (A) および図 4 に示すような構成では、シリコン基板 4 0 に形成される回路 (例えば、駆動回路) と、トランジスタ 5 1 等と、光電変換素子 6 0 とを重なるように形成することができるため、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。例えば、画素数が 4 K 2 K 、 8 K 4 K または 16 K 8 K などの撮像装置に用いることが適する。

【 0 1 0 0 】

また、図 2 (A) および図 4 に示す撮像装置は、シリコン基板 4 0 には光電変換素子を設けない構成である。したがって、各種トランジスタや配線などの影響を受けずに光電変換素子 6 0 に対する光路を確保することができ、高開口率の画素を形成することができる。

【 0 1 0 1 】

なお、図 2 (A) および図 4 に示す撮像装置は、図 2 (A) 、図 4 および図 8 (C) に示すように、高さ方向に、層 1300 、層 1100 、層 1200 、層 1400 の順序で配置することができる。また、図 8 (D) に示すように、高さ方向に、層 1300 、層 1200 、層 1100 、層 1400 の順序で配置することもできる。また、上記以外の層が当該積層構造に含まれる場合もある。また、上記の一部の層が含まれない場合もある。

10

20

30

40

50

【 0 1 0 2 】

また、本発明の一態様の撮像装置は、図6に示す構成とすることができます。

【 0 1 0 3 】

図6に示す撮像装置は、図2(A)に示す撮像装置の変形例であり、OSトランジスタおよびSiトランジスタでCMOSインバータを構成する例を図示している。

【 0 1 0 4 】

ここで、層1400に設けるSiトランジスタであるトランジスタ56はp-ch型とし、層1500に設けるOSトランジスタであるトランジスタ55はn-ch型とする。p-ch型トランジスタのみをシリコン基板40に設けることで、ウェル形成やn型不純物層形成などの工程を省くことができる。

10

【 0 1 0 5 】

層1500に設けるトランジスタ55は、オン電流が高いことが好ましく、層1200に設けるトランジスタと同様の構成を用いることができる。

【 0 1 0 6 】

なお、図6に示す撮像装置は、光電変換素子60にセレンを用いた例を示したが、図4と同様にpin型の薄膜フォトダイオードを用いた構成としてもよい。

【 0 1 0 7 】

また、図6に示す撮像装置は、図6および図8(E)に示すように、高さ方向に、層1300、層1100、層1200、層1500、層1400の順序で配置することができる。また、図8(F)に示すように、高さ方向に、層1300、層1200、層1100、層1500、層1400の順序で配置することもできる。また、上記以外の層が当該積層構造に含まれる場合もある。また、上記の一部の層が含まれない場合もある。

20

【 0 1 0 8 】

また、本発明の一態様の撮像装置は、図7に示す構成とすることができます。

【 0 1 0 9 】

図7に示す撮像装置は、図6に示す撮像装置と同様にOSトランジスタおよびSiトランジスタでCMOSインバータを構成する例であるが、トランジスタ55を層1200に形成し、層1500を省いている点が図6の撮像装置とは異なる。

【 0 1 1 0 】

図7に示す撮像装置において、トランジスタ55は、層1200に形成するトランジスタ53およびトランジスタ54と同一の工程で作製することができる。したがって、撮像装置の製造工程を簡略化することができる。

30

【 0 1 1 1 】

なお、層1200に設けるトランジスタ55は、トランジスタ53およびトランジスタ54と同様にオン電流が高いトランジスタとして形成されるため、CMOSインバータ回路の構成要素として十分な特性を有する。

【 0 1 1 2 】

図7に示す撮像装置は、図7および図8(C)に示すように、高さ方向に、層1300、層1100、層1200、層1400の順序で配置することができる。また、図8(D)に示すように、高さ方向に、層1300、層1200、層1100、層1400の順序で配置することもできる。また、上記以外の層が当該積層構造に含まれる場合もある。また、上記の一部の層が含まれない場合もある。

40

【 0 1 1 3 】

なお、本実施の形態における撮像装置が有するトランジスタおよび光電変換素子の構成は一例である。したがって、例えば、トランジスタ51乃至トランジスタ54のいずれか一つ以上を活性領域または活性層にシリコン等を有するトランジスタで構成することもできる。また、トランジスタ55およびトランジスタ56の両方を活性層に酸化物半導体層を有するトランジスタで構成することもできる。

【 0 1 1 4 】

本発明の一態様の撮像装置は、一つの回路を積層構造とし、当該回路に含まれるトランジ

50

スタ等が互いに重なる領域を有する構成であるため、撮像装置を小型化することができる。また、画素回路が出力する信号を読み出す機能や当該信号を変換する処理などを行う機能を有する回路が画素回路と重なる領域を有する構成とすることもでき、さらに撮像装置の小型化を助長することもできる。

【0115】

図9(A)は、図1乃至図8で説明した撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当該断面図は、3画素分の画素回路を有する領域の一部を示している。光電変換素子60が形成される層1300上には、絶縁層2500が形成される。絶縁層2500は可視光に対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハフニウムなどの誘電体膜を積層する構成としてもよい。

10

【0116】

絶縁層2500上には、遮光層2510が形成されてもよい。遮光層2510は、上部のカラーフィルタを通る光の混色を防止する機能を有する。遮光層2510には、アルミニウム、タンクスチタンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体膜を積層する構成とすることもできる。

【0117】

絶縁層2500および遮光層2510上には平坦化膜として有機樹脂層2520を設ける構成とすることもできる。また、画素別にカラーフィルタ2530が形成される。例えば、カラーフィルタ2530a、カラーフィルタ2530bおよびカラーフィルタ2530cに、R(赤)、G(緑)、B(青)、Y(黄)、C(シアン)、M(マゼンタ)などの色を割り当てることにより、カラー画像を得ることができる。

20

【0118】

カラーフィルタ2530a、カラーフィルタ2530bおよびカラーフィルタ2530c上には、マイクロレンズアレイ2540が設けられる。したがって、マイクロレンズアレイ2540が有する個々のレンズを通る光が直下のカラーフィルタを通り、光電変換素子に照射されるようになる。なお、図9(B)に示すように、マイクロレンズアレイ2540を設けない構成とすることもできる。この場合、カラーフィルタ上には、透光性を有する絶縁層2560などを設けることができる。

30

【0119】

また、図9(C)に示すように、カラーフィルタ2530a、カラーフィルタ2530bおよびカラーフィルタ2530cの代わりに光学変換層2550を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られる撮像装置とすることもできる。また、図9(C)に示す撮像装置は、図9(B)の構成と同様に、マイクロレンズアレイ2540を設けない構成とすることもできる。

【0120】

例えば、光学変換層2550に可視光線の波長以下の光を遮るフィルタを用いれば赤外線撮像装置とすることもできる。また、光学変換層2550に近赤外線の波長以下の光を遮るフィルタを用いれば遠赤外線撮像装置とすることもできる。また、光学変換層2550に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることもできる。

40

【0121】

また、光学変換層2550にシンチレータを用いれば、X線撮像装置などに用いる、放射線の強弱を可視化した画像を得る撮像装置とすることもできる。被写体を透過したX線等の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可視光線や紫外光線などの光(蛍光)に変換される。そして、当該光を光電変換素子60で検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装置を用いてもよい。

【0122】

シンチレータは、X線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し

50

て可視光や紫外光を発する物質、または当該物質を含む材料からなる。例えば、 Gd_2O_2S : Tb、 Gd_2O_2S : Pr、 Gd_2O_2S : Eu、 $BaFC1$: Eu、 NaI 、 CsI 、 CaF_2 、 BaF_2 、 CeF_3 、 LiF 、 LiI 、 ZnO などの材料や、それらを樹脂やセラミクスに分散させたものを用いることができる。

【0123】

なお、セレン系材料を用いた光電変換素子60においては、X線等の放射線を電荷に直接変換することができるため、シンチレータを不要とする構成とすることもできる。

【0124】

また、図9(A)、(B)、(C)に示す層1300以外の領域を層1600とすると、図1乃至図8に示した撮像装置の構成との組み合わせは図10(A)乃至図10(F)とすることができる。10

【0125】

具体的に、図10(A)に示す撮像装置の構成は、図43に示すようになる。また、図10(C)に示す構成は、図44に示すようになる。

【0126】

また、撮像装置は、図11(A1)および図11(B1)に示すように湾曲させてもよい。図11(A1)は、撮像装置を同図中の二点鎖線X1-X2の方向に湾曲させた状態を示している。図11(A2)は、図11(A1)中の二点鎖線X1-X2で示した部位の断面図である。図11(A3)は、図11(A1)中の二点鎖線Y1-Y2で示した部位の断面図である。20

【0127】

図11(B1)は、撮像装置を同図中の二点鎖線X3-X4の方向に湾曲させ、かつ、同図中の二点鎖線Y3-Y4の方向に湾曲させた状態を示している。図11(B2)は、図11(B1)中の二点鎖線X3-X4で示した部位の断面図である。図11(B3)は、図11(B1)中の二点鎖線Y3-Y4で示した部位の断面図である。

【0128】

撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができます。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた半導体装置などの小型化や軽量化を容易とすることができます。また、撮像された画像の品質を向上させる事ができる。30

【0129】

なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定されない。例えば、本発明の一態様として、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様は、撮像装置に適用しなくてもよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。

【0130】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。40

【0131】

(実施の形態2)

本実施の形態では、実施の形態1で説明した画素回路について説明する。

【0132】

図1(B)に示す画素回路(回路91)および各配線との接続形態の詳細を図12(A)に示す。図12(A)に示す回路は、光電変換素子60、トランジスタ51、トランジスタ52、トランジスタ53、およびトランジスタ54を含んだ構成となっている。

【0133】

光電変換素子60のアノードは配線316に接続され、カソードはトランジスタ51のソ

10

20

30

40

50

ースまたはドレインの一方と接続される。トランジスタ 5 1 のソースまたはドレインの他方は電荷蓄積部 (F D) と接続され、ゲートは配線 3 1 2 (T X) と接続される。トランジスタ 5 2 のソースまたはドレインの一方は電荷蓄積部 (F D) と接続され、ソースまたはドレインの他方は配線 3 1 7 と接続され、ゲートは配線 3 1 1 (R S) と接続される。トランジスタ 5 3 のソースまたはドレインの一方は配線 3 1 4 (G N D) と接続され、ソースまたはドレインの他方はトランジスタ 5 4 のソースまたはドレインの一方と接続され、ゲートは電荷蓄積部 (F D) と接続される。トランジスタ 5 4 のソースまたはドレインの他方は配線 3 1 5 (O U T) と接続され、ゲートは配線 3 1 3 (S E) に接続される。なお、上記接続は全て電気的な接続とする。

【 0 1 3 4 】

なお、配線 3 1 4 には、 G N D 、 V S S 、 V D D などの電位が供給されていてもよい。ここで、電位や電圧は相対的なものである。そのため、 G N D の電位の大きさは、必ずしも、 0 ボルトであるとは限らないものとする。

【 0 1 3 5 】

光電変換素子 6 0 は受光素子であり、画素回路に入射した光に応じた電流を生成する機能を有する。トランジスタ 5 1 は、光電変換素子 6 0 による電荷蓄積部 (F D) への電荷蓄積を制御する機能を有する。トランジスタ 5 2 は、電荷蓄積部 (F D) の電位のリセットする機能を有する。トランジスタ 5 3 は、電荷蓄積部 (F D) の電位に応じた信号を出力する機能を有する。トランジスタ 5 4 は、読み出し時に画素回路の選択を制御する機能を有する。

【 0 1 3 6 】

なお、電荷蓄積部 (F D) は、電荷保持ノードであり、光電変換素子 6 0 が受ける光の量に応じて変化する電荷を保持する。

【 0 1 3 7 】

なお、トランジスタ 5 3 とトランジスタ 5 4 とは、配線 3 1 5 と配線 3 1 4 との間で、直列接続されればよい。したがって、配線 3 1 4 、トランジスタ 5 3 、トランジスタ 5 4 、配線 3 1 5 の順で並んでもよいし、配線 3 1 4 、トランジスタ 5 4 、トランジスタ 5 3 、配線 3 1 5 の順で並んでもよい。

【 0 1 3 8 】

配線 3 1 1 (R S) は、トランジスタ 5 2 を制御するための信号線としての機能を有する。配線 3 1 2 (T X) は、トランジスタ 5 1 を制御するための信号線としての機能を有する。配線 3 1 3 (S E) は、トランジスタ 5 4 を制御するための信号線としての機能を有する。配線 3 1 4 (G N D) は、基準電位 (例えば G N D) を設定する信号線としての機能を有する。配線 3 1 5 (O U T) は、トランジスタ 5 3 から出力される信号を読み出すための信号線としての機能を有する。配線 3 1 6 は電荷蓄積部 (F D) から光電変換素子 6 0 を介して電荷を出力するための信号線としての機能を有し、図 1 2 (A) の回路においては低電位線である。また、配線 3 1 7 は電荷蓄積部 (F D) の電位をリセットするための信号線としての機能を有し、図 1 2 (A) の回路においては高電位線である。

【 0 1 3 9 】

ここで、図 1 (B) に示す配線との関係は次の通りである。配線 7 6 は配線 3 1 1 (R S) に相当する。配線 7 5 は配線 3 1 2 (T X) に相当する。配線 7 4 は配線 3 1 3 (S E) に相当する。配線 7 1 は配線 3 1 4 (G N D) に相当する。配線 7 3 は配線 3 1 5 (O U T) に相当する。配線 7 7 は配線 3 1 6 に相当する。配線 7 2 は配線 3 1 7 に相当する。

【 0 1 4 0 】

また、本発明の一態様の画素回路は、図 1 2 (B) に示す構成であってもよい。図 1 2 (B) に示す回路は、図 1 2 (A) に示す回路と構成要素は同じであるが、光電変換素子 6 0 のアノードがトランジスタ 5 2 のソースまたはドレインの一方と電気的に接続され、光電変換素子 6 0 のカソードが配線 3 1 6 と電気的に接続される点で異なる。この場合、配線 3 1 6 は光電変換素子 6 0 を介して電荷蓄積部 (F D) に電荷を供給するための信号線

10

20

30

40

50

としての機能を有し、図 12 (B) の回路においては高電位線となる。また、配線 317 は低電位線となる。

【0141】

次に、図 12 (A)、(B) に示す各素子の構成について説明する。

【0142】

光電変換素子 60 には、実施の形態 1 で説明したように、セレン系材料と導電層で構成された素子や、シリコン層によって p i n 型の接合が形成された素子を用いることができる。

【0143】

トランジスタ 51、トランジスタ 52、トランジスタ 53、およびトランジスタ 54 は、
10
非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトランジスタで形成することが好ましい。酸化物半導体でチャネル形成領域を形成したトランジスタは、極めてオフ電流が低い特性を示す特徴を有している。

【0144】

特に、電荷蓄積部 (FD) と接続されているトランジスタ 51 およびトランジスタ 52 のリーク電流が大きいと、電荷蓄積部 (FD) に蓄積された電荷が保持できる時間が十分でなくなる。したがって、少なくとも当該二つのトランジスタに酸化物半導体を用いたトランジスタを使用することで、電荷蓄積部 (FD) からの不要な電荷の流出を防止することができる。

20 【0145】

また、トランジスタ 53 およびトランジスタ 54 においても、リーク電流が大きいと、配線 314 または配線 315 に不必要的電荷の出力が起こるため、これらのトランジスタとして、酸化物半導体でチャネル形成領域を形成したトランジスタを用いることが好ましい。

【0146】

図 12 (A) の回路の動作の一例について図 13 (A) に示すタイミングチャートを用いて説明する。

【0147】

図 13 (A) では簡易に説明するため、各配線の電位は、二値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて二値に限らず種々の値を取り得る。なお、図に示す信号 701 は配線 311 (RS) の電位、信号 702 は配線 312 (TX) の電位、信号 703 は配線 313 (SE) の電位、信号 704 は電荷蓄積部 (FD) の電位、信号 705 は配線 315 (OUT) の電位に相当する。なお、配線 316 の電位は常時 "Low"、配線 317 の電位は常時 "High" とする。

30 【0148】

時刻 Aにおいて、配線 311 の電位 (信号 701) を "High"、配線 312 の電位 (信号 702) を "High" とすると、電荷蓄積部 (FD) の電位 (信号 704) は配線 317 の電位 ("High") に初期化され、リセット動作が開始される。なお、配線 315 の電位 (信号 705) は、"High" にプリチャージしておく。

40 【0149】

時刻 Bにおいて、配線 311 の電位 (信号 701) を "Low" とするとリセット動作が終了し、蓄積動作が開始される。ここで、光電変換素子 60 には逆方向バイアスが印加されるため、逆方向電流により、電荷蓄積部 (FD) (信号 704) の電位が低下し始める。光電変換素子 60 は、光が照射されると逆方向電流が増大するので、照射される光の量に応じて電荷蓄積部 (FD) の電位 (信号 704) の低下速度は変化する。すなわち、光電変換素子 60 に照射する光の量に応じて、トランジスタ 53 のソースとドレイン間のチャネル抵抗が変化する。

【0150】

時刻 Cにおいて、配線 312 の電位 (信号 702) を "Low" とすると蓄積動作が終了

50

し、電荷蓄積部（F D）の電位（信号704）は一定となる。ここで、当該電位は、蓄積動作中に光電変換素子60が生成した電荷量により決まる。すなわち、光電変換素子に照射されていた光の量に応じて変化する。また、トランジスタ51およびトランジスタ52は、酸化膜半導体層でチャネル形成領域を形成したオフ電流が極めて低いトランジスタで構成されているため、後の選択動作（読み出し動作）を行うまで、電荷蓄積部（F D）の電位を一定に保つことが可能である。

【0151】

なお、配線312の電位（信号702）を”Low”とする際に、配線312と電荷蓄積部（F D）との間ににおける寄生容量により、電荷蓄積部（F D）の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中に光電変換素子60が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには、トランジスタ51のゲート-ソース（もしくはゲート-ドレイン）間容量を低減する、トランジスタ53のゲート容量を増大する、電荷蓄積部（F D）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対策により当該電位の変化を無視できるものとしている。

10

【0152】

時刻Dに、配線313の電位（信号703）を”High”にすると、トランジスタ54が導通して選択動作が開始され、配線314と配線315が、トランジスタ53とトランジスタ54とを介して導通する。そして、配線315の電位（信号705）は、低下していく。なお、配線315のプリチャージは、時刻D以前に終了しておけばよい。ここで、配線315の電位（信号705）が低下する速さは、トランジスタ53のソースとドレイン間の電流に依存する。すなわち、蓄積動作中に光電変換素子60に照射されている光の量に応じて変化する。

20

【0153】

時刻Eにおいて、配線313の電位（信号703）を”Low”にすると、トランジスタ54が遮断されて選択動作は終了し、配線315の電位（信号705）は、一定値となる。ここで、一定値となる値は、光電変換素子60に照射されていた光の量に応じて変化する。したがって、配線315の電位を取得することで、蓄積動作中に光電変換素子60に照射されていた光の量を知ることができる。

30

【0154】

より具体的には、光電変換素子60に照射されている光が強いと、電荷蓄積部（F D）の電位、すなわちトランジスタ53のゲート電圧は低下する。そのため、トランジスタ54のソース-ドレイン間に流れる電流は小さくなり、配線315の電位（信号705）はゆっくりと低下する。したがって、配線315からは比較的高い電位を読み出すことができる。

【0155】

逆に、光電変換素子60に照射されている光が弱いと、電荷蓄積部（F D）の電位、すなわち、トランジスタ54のゲート電圧は高くなる。そのため、トランジスタ53のソース-ドレイン間に流れる電流は大きくなり、配線315の電位（信号705）は速く低下する。したがって、配線315からは比較的低い電位を読み出すことができる。

40

【0156】

次に、図12（B）の回路の動作の例について図13（B）に示すタイミングチャートを用いて説明する。なお、配線316の電位は常時”High”、配線317の電位は常時”Low”とする。

【0157】

時刻Aにおいて、配線311の電位（信号701）を”High”、配線312の電位（信号702）を”High”とすると、電荷蓄積部（F D）の電位（信号704）は配線317の電位（”Low”）に初期化され、リセット動作が開始される。なお、配線315の電位（信号705）は、”High”にプリチャージしておく。

【0158】

50

時刻 Bにおいて、配線 311 の電位（信号 701）を”Low”とするとリセット動作が終了し、蓄積動作が開始される。ここで、光電変換素子 60 には逆方向バイアスが印加されるため、逆方向電流により、電荷蓄積部（FD）の電位（信号 704）が上昇し始める。

【0159】

時刻 C 以降の動作は、図 13（A）のタイミングチャートの説明を参照することができ、時刻 Eにおいて、配線 315 の電位を取得することで、蓄積動作中に光電変換素子 60 に照射されていた光の量を知ることができる。

【0160】

なお、図 12（A）に示す画素回路は、図 17 に示すようにトランジスタ 52 乃至トランジスタ 54 を複数の画素で共用する形態としてもよい。図 17 は垂直方向の複数の画素でトランジスタ 52 乃至トランジスタ 54 を共用する構成を例示しているが、水平方向または水平垂直方向の複数の画素でトランジスタ 52 乃至トランジスタ 57 を共用してもよい。このような構成とすることで、一画素あたりが有するトランジスタ数を削減させることができる。なお、図 17 ではトランジスタ 52 乃至トランジスタ 54 が 4 画素で共用される形態を図示しているが、2 画素、3 画素または 5 画素以上であってもよい。また、図 12（B）に示す画素回路においても同様な構成とすることができます。

【0161】

また、本発明の一態様の画素回路は、図 14（A）、（B）に示す構成であってもよい。

【0162】

図 14（A）に示す回路は、図 12（A）に示す回路の構成からトランジスタ 52、配線 316 および配線 317 を省いた構成であり、配線 311（RS）は光電変換素子 60 のアノードに電気的に接続される。その他の構成は、図 12（A）に示す回路と同じである。

【0163】

図 14（B）に示す回路は、図 14（A）に示す回路と構成要素は同じであるが、光電変換素子 60 のアノードがトランジスタ 51 のソースまたはドレインの一方と電気的に接続され、光電変換素子 60 のカソードが配線 311（RS）と電気的に接続される点で異なる。

【0164】

図 14（A）の回路は図 12（A）の回路と同様に、図 13（A）に示すタイミングチャートで動作させることができる。

【0165】

時刻 Aにおいて、配線 311 の電位（信号 701）を”High”、配線 312 の電位（信号 702）を”High”とすると、光電変換素子 60 に順方向バイアスが印加され、電荷蓄積部（FD）の電位（信号 704）が”High”となる。すなわち、電荷蓄積部（FD）の電位は配線 311（RS）の電位（”High”）に初期化され、リセット状態となる。以上がリセット動作の開始である。なお、配線 315 の電位（信号 705）は、”High”にプリチャージしておく。

【0166】

時刻 Bにおいて、配線 311 の電位（信号 701）を”Low”とするとリセット動作が終了し、蓄積動作が開始される。ここで、光電変換素子 60 には逆方向バイアスが印加されるため、逆方向電流により、電荷蓄積部（FD）の電位（信号 704）が低下し始める。

【0167】

時刻 C 以降の動作は、図 12（A）の回路動作の説明を参照することができ、時刻 Eにおいて、配線 315 の電位を取得することで、蓄積動作中に光電変換素子 60 に照射されていた光の量を知ることができます。

【0168】

図 14（B）の回路は、図 13（C）に示すタイミングチャートで動作させることができます。

10

20

30

40

50

る。

【0169】

時刻Aにおいて、配線311の電位(信号701)を”Low”、配線312の電位(信号702)を”High”とすると、光電変換素子60に順方向バイアスが印加され、電荷蓄積部(FD)の電位(信号704)が”Low”のリセット状態となる。以上がリセット動作の開始である。なお、配線315の電位(信号705)は、”High”にプリチャージしておく。

【0170】

時刻Bにおいて、配線311の電位(信号701)を”High”とするとリセット動作が終了し、蓄積動作が開始される。ここで、光電変換素子60には逆方向バイアスが印加されるため、逆方向電流により、電荷蓄積部(FD)の電位(信号704)が上昇し始める。

10

【0171】

時刻C以降の動作は、図12(A)の回路動作の説明を参照することができ、時刻Eにおいて、配線315の電位を取得することで、蓄積動作中に光電変換素子60に照射されていた光の量を知ることができる。

【0172】

なお、図14(A)に示す画素回路は、図18に示すようにトランジスタ53およびトランジスタ54を複数の画素で共用する形態としてもよい。図18は垂直方向の複数の画素でトランジスタ53およびトランジスタ54を共用する構成を例示しているが、水平方向または水平垂直方向の複数の画素でトランジスタ53およびトランジスタ54を共用してもよい。なお、図18ではトランジスタ53およびトランジスタ54が4画素で共用される形態を図示しているが、2画素、3画素または5画素以上であってもよい。また、図14(B)に示す画素回路においても同様な構成とすることができる。

20

【0173】

また、図12(A)、(B)および図14(A)、(B)では、トランジスタ51が設けられている場合の例を示したが、本発明の一態様は、これに限定されない。図15(A)、(B)に示すように、トランジスタ51を省くことも可能である。

【0174】

また、画素回路に用いるトランジスタは、図16(A)または図16(B)に示すように、トランジスタ51、トランジスタ53、およびトランジスタ54にバックゲートを設けた構成であってもよい。図16(A)はバックゲートに定電位を印加する構成であり、しきい値電圧を制御することができる。また、図16(B)はフロントゲートと同じ電位がバックゲートに印加される構成であり、オン電流を増加させることができる。なお、図16(A)においては、バックゲートが配線314(GND)と電気的に接続される構成を例示したが、定電位が供給される別の配線と電気的に接続されていてもよい。なお、図16(A)、(B)は図14(A)に示す回路においてトランジスタにバックゲートを設けた例を示したが、同様の構成を図12(A)、(B)、図14(B)、図15(A)、(B)に示す回路にも適用することもできる。また、一つの回路に含まれるトランジスタに対し、フロントゲートと同じ電位がバックゲートに印加される構成、バックゲートに定電位を印加する構成、またはバックゲートを設けない構成を必要に応じて任意に組み合わせた回路構成としてもよい。

30

【0175】

なお、図16(A)に示す画素回路は、図19に示すようにトランジスタ53およびトランジスタ54を複数の画素で共用する形態としてもよい。また、図16(B)に示す画素回路は、図20に示すようにトランジスタ53およびトランジスタ54を複数の画素で共用する形態としてもよい。

40

【0176】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

50

【 0 1 7 7 】

(実施の形態 3)

本実施の形態では、画素回路の駆動方法の一例について説明する。

【 0 1 7 8 】

実施の形態 2 で説明したように、画素回路の動作は、リセット動作、蓄積動作、および選択動作の繰り返しである。画素マトリクス全体を制御する撮像方法としては、グローバルシャッタ方式とローリングシャッタ方式が知られている。

【 0 1 7 9 】

図 21 (A) は、グローバルシャッタ方式におけるタイミングチャートである。なお、図 21 (A) は、マトリクス状に複数の画素回路を有し、当該画素回路に図 12 (A) の回路を有する撮像装置を例として、第 1 行目から第 n 行目 (n は 3 以上の自然数) の画素回路の動作を説明するものである。なお、下記の動作説明は、図 12 (B)、図 14 (A)、(B)、および図 15 (A)、(B) に示す回路にも適用することができる。

10

【 0 1 8 0 】

図 12 (A) において、信号 501、信号 502、信号 503 は、第 1 行目、第 2 行目、第 n 行目の各画素回路に接続された配線 311 (RS) に入力される信号である。また、信号 504、信号 505、信号 506 は、第 1 行目、第 2 行目、第 n 行目の各画素回路に接続された配線 312 (TX) に入力される信号である。また、信号 507、信号 508、信号 509 は、第 1 行目、第 2 行目、第 n 行目の各画素回路に接続された配線 313 (SE) に入力される信号である。

20

【 0 1 8 1 】

また、期間 510 は、1 回の撮像に要する期間である。また、期間 511 は、各行の画素回路がリセット動作を同時に行っている期間である。また、期間 520 は、各行の画素回路が蓄積動作を同時に行っている期間である。なお、選択動作は各行の画素回路で順次行われる。一例として、期間 531 は、第 1 行目の画素回路が選択動作を行っている期間である。このように、グローバルシャッタ方式では、全画素回路で略同時にリセット動作が行われた後、全画素回路で略同時に蓄積動作が行われ、1 行毎に順次読み出し動作が行われる。

【 0 1 8 2 】

つまり、グローバルシャッタ方式では、全ての画素回路において蓄積動作が略同時に行われているため、各行の画素回路における撮像の同時性が確保される。したがって、被写体が動体であっても歪の小さい画像を取得することができる。

30

【 0 1 8 3 】

一方、図 21 (B) は、ローリングシャッタ方式を用いた場合のタイミングチャートである。なお、信号 501 乃至 509 は図 21 (A) の説明を参照することができる。期間 610 は 1 回の撮像に要する期間である。また、期間 611、期間 612、期間 613 は、それぞれ第 1 行目、第 2 行目、第 n 行目のリセット期間である。また、期間 621、期間 622、期間 623 は、それぞれ第 1 行目、第 2 行目、第 n 行目の蓄積動作期間である。また、期間 631 は、1 行目の画素回路が選択動作を行っている期間である。このように、ローリングシャッタ方式では、蓄積動作が全ての画素回路では同時に行われず、行毎に順次行われるため、各行の画素回路における撮像の同時性が確保されない。したがって、一行目と最終行目では撮像のタイミングが異なるため、動体が被写体である場合は歪の大きい画像となってしまう。

40

【 0 1 8 4 】

グローバルシャッタ方式を実現するためには、各画素からの信号の読み出しが順次終了するまで、電荷蓄積部 (FD) の電位を長時間保つ必要がある。電荷蓄積部 (FD) の電位の長時間の保持は、トランジスタ 51 などにチャネル形成領域を酸化物半導体で形成した極めてオフ電流の低いトランジスタを用いることで実現できる。一方、トランジスタ 51 などにチャネル形成領域をシリコンなどで形成したトランジスタを適用した場合は、オフ電流が高いために電荷蓄積部 (FD) の電位を長時間保持できず、グローバルシャッタ方

50

式を用いることが困難となる。

【0185】

以上のように、画素回路にチャネル形成領域を酸化物半導体で形成したトランジスタを用いることでグローバルシャッタ方式を容易に実現することができる。

【0186】

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

【0187】

(実施の形態4)

本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジスタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のために一部の要素を拡大、縮小、または省略して図示している。

10

【0188】

図22(A)、(B)は、本発明の一態様のトランジスタ101の上面図および断面図である。図22(A)は上面図であり、図22(A)に示す一点鎖線B1-B2方向の断面が図22(B)に相当する。また、図22(A)に示す一点鎖線B3-B4方向の断面が図28(A)に相当する。また、一点鎖線B1-B2方向をチャネル長方向、一点鎖線B3-B4方向をチャネル幅方向と呼称する。

20

【0189】

トランジスタ101は、基板115と接する絶縁層120と、絶縁層120と接する酸化物半導体層130と、酸化物半導体層130と電気的に接続する導電層140および導電層150と、酸化物半導体層130、導電層140および導電層150と接する絶縁層160と、絶縁層160と接する導電層170と、導電層140、導電層150、絶縁層160および導電層170と接する絶縁層175と、絶縁層175と接する絶縁層180と、を有する。また、必要に応じて絶縁層180に平坦化膜としての機能を附加してもよい。

。

【0190】

ここで、導電層140はソース電極層、導電層150はドレイン電極層、絶縁層160はゲート絶縁膜、導電層170はゲート電極層としてそれぞれ機能することができる。

30

【0191】

また、図22(B)に示す領域231はソース領域、領域232はドレイン領域、領域233はチャネル形成領域として機能することができる。領域231および領域232は導電層140および導電層150とそれぞれ接しており、導電層140および導電層150として酸素と結合しやすい導電材料を用いれば領域231および領域232を低抵抗化することができる。

。

【0192】

具体的には、酸化物半導体層130と導電層140および導電層150とが接することで酸化物半導体層130内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層130内に残留または外部から拡散する水素との相互作用により、領域231および領域232は低抵抗のn型となる。

40

【0193】

なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることができる。

。

【0194】

また、導電層170は、導電層171および導電層172の二層で形成される例を図示しているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。

50

【 0 1 9 5 】

また、導電層 140 および導電層 150 は単層で形成される例を図示しているが、二層以上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用できる。

【 0 1 9 6 】

また、本発明の一態様のトランジスタは、図 23 (A)、(B) に示す構成であってもよい。図 23 (A) はトランジスタ 102 の上面図であり、図 23 (A) に示す一点鎖線 C1 - C2 方向の断面が図 23 (B) に相当する。また、図 23 (A) に示す一点鎖線 C3 - C4 方向の断面は、図 28 (B) に相当する。また、一点鎖線 C1 - C2 方向をチャネル長方向、一点鎖線 C3 - C4 方向をチャネル幅方向と呼称する。

10

【 0 1 9 7 】

トランジスタ 102 は、ゲート絶縁膜として作用する絶縁層 160 の端部とゲート電極層として作用する導電層 170 の端部とを一致させない点を除き、トランジスタ 101 と同様の構成を有する。トランジスタ 102 の構造は、導電層 140 および導電層 150 が絶縁層 160 で広く覆われているため、導電層 140 および導電層 150 と導電層 170 との間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。

【 0 1 9 8 】

トランジスタ 101 およびトランジスタ 102 は、導電層 170 と導電層 140 および導電層 150 が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の幅は、寄生容量を小さくするために 3 nm 以上 300 nm 未満とすることが好ましい。当該構成では、酸化物半導体層 130 にオフセット領域が形成されないため、オン電流の高いトランジスタを形成しやすい。

20

【 0 1 9 9 】

また、本発明の一態様のトランジスタは、図 24 (A)、(B) に示す構成であってもよい。図 24 (A) はトランジスタ 103 の上面図であり、図 24 (A) に示す一点鎖線 D1 - D2 方向の断面が図 24 (B) に相当する。また、図 24 (A) に示す一点鎖線 D3 - D4 方向の断面は、図 28 (A) に相当する。また、一点鎖線 D1 - D2 方向をチャネル長方向、一点鎖線 D3 - D4 方向をチャネル幅方向と呼称する。

【 0 2 0 0 】

トランジスタ 103 は、基板 115 と接する絶縁層 120 と、絶縁層 120 と接する酸化物半導体層 130 と、酸化物半導体層 130 と接する絶縁層 160 と、絶縁層 160 と接する導電層 170 と、酸化物半導体層 130 、絶縁層 160 および導電層 170 を覆う絶縁層 175 と、絶縁層 175 と接する絶縁層 180 と、絶縁層 175 および絶縁層 180 に設けられた開口部を通じて酸化物半導体層 130 と電気的に接続する導電層 140 および導電層 150 を有する。また、必要に応じて絶縁層 180 、導電層 140 および導電層 150 に接する絶縁層（平坦化膜）などを有していてもよい。

30

【 0 2 0 1 】

ここで、導電層 140 はソース電極層、導電層 150 はドレイン電極層、絶縁層 160 はゲート絶縁膜、導電層 170 はゲート電極層としてそれぞれ機能することができる。

【 0 2 0 2 】

また、図 24 (B) に示す領域 231 はソース領域、領域 232 はドレイン領域、領域 233 はチャネル形成領域として機能することができる。領域 231 および領域 232 は絶縁層 175 と接しており、例えば絶縁層 175 として水素を含む絶縁材料を用いれば領域 231 および領域 232 を低抵抗化することができる。

40

【 0 2 0 3 】

具体的には、絶縁層 175 を形成するまでの工程により領域 231 および領域 232 に生じる酸素欠損と、絶縁層 175 から領域 231 および領域 232 に拡散する水素との相互作用により、領域 231 および領域 232 は低抵抗の n 型となる。なお、水素を含む絶縁材料としては、例えば窒化シリコンや窒化アルミニウムなどを用いることができる。

【 0 2 0 4 】

50

また、本発明の一態様のトランジスタは、図25(A)、(B)に示す構成であってよい。図25(A)はトランジスタ104の上面図であり、図25(A)に示す一点鎖線E1-E2方向の断面が図25(B)に相当する。また、図25(A)に示す一点鎖線E3-E4方向の断面は、図28(A)に相当する。また、一点鎖線E1-E2方向をチャネル長方向、一点鎖線E3-E4方向をチャネル幅方向と呼称する。

【0205】

トランジスタ104は、導電層140および導電層150が酸化物半導体層の端部を覆うように接している点を除き、トランジスタ103と同様の構成を有する。

【0206】

また、図25(B)に示す領域331および領域334はソース領域、領域332および領域335はドレイン領域、領域333はチャネル形成領域として機能することができる。

10

【0207】

領域331および領域332は、トランジスタ101における領域231および領域232と同様に低抵抗化することができる。

【0208】

また、領域334および領域335は、トランジスタ103における領域231および領域232と同様に低抵抗化することができる。なお、チャネル長方向における領域334および領域335の長さが100nm以下、好ましくは50nm以下の場合には、ゲート電界の寄与によりオン電流は大きく低下しない。したがって、領域334および領域335の低抵抗化を行わない場合もある。

20

【0209】

トランジスタ103およびトランジスタ104は、導電層170と導電層140および導電層150が重なる領域を有さないセルファアライン構造である。セルファアライン構造のトランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小さいため、高速動作用途に適している。

30

【0210】

また、本発明の一態様のトランジスタは、図26(A)、(B)に示す構成であってよい。図26(A)はトランジスタ105の上面図であり、図26(A)に示す一点鎖線F1-F2方向の断面が図26(B)に相当する。また、図26(A)に示す一点鎖線F3-F4方向の断面は、図28(A)に相当する。また、一点鎖線F1-F2方向をチャネル長方向、一点鎖線F3-F4方向をチャネル幅方向と呼称する。

【0211】

トランジスタ105は、基板115と接する絶縁層120と、絶縁層120と接する酸化物半導体層130と、酸化物半導体層130と電気的に接続する導電層141および導電層151と、酸化物半導体層130、導電層141、導電層151と接する絶縁層160と、絶縁層160と接する導電層170と、酸化物半導体層130、導電層141、導電層151、絶縁層160および導電層170と接する絶縁層175と、絶縁層175と接する絶縁層180と、絶縁層175および絶縁層180に設けられた開口部を通じて導電層141および導電層151とそれぞれ電気的に接続する導電層142および導電層152を有する。また、必要に応じて絶縁層180、導電層142および導電層152に接する絶縁層などを有していてもよい。

40

【0212】

ここで、導電層141および導電層151は、酸化物半導体層130の上面と接し、側面には接しない構成となっている。

【0213】

トランジスタ105は、導電層141および導電層151を有する点、絶縁層175および絶縁層180に設けられた開口部を有する点、ならびに当該開口部を通じて導電層141および導電層151とそれぞれ電気的に接続する導電層142および導電層152を有する点を除き、トランジスタ101と同様の構成を有する。導電層140(導電層141

50

および導電層 142) はソース電極層として作用させることができ、導電層 150(導電層 151 および導電層 152) はドレイン電極層として作用させることができる。

【0214】

また、本発明の一態様のトランジスタは、図 27(A)、(B) に示す構成であってよい。図 27(A) はトランジスタ 106 の上面図であり、図 27(A) に示す一点鎖線 G1 - G2 方向の断面が図 27(B) に相当する。また、図 27(A) に示す一点鎖線 G3 - G4 方向の断面は、図 28(A) に相当する。また、一点鎖線 G1 - G2 方向をチャネル長方向、一点鎖線 G3 - G4 方向をチャネル幅方向と呼称する。

【0215】

トランジスタ 106 は、基板 115 と接する絶縁層 120 と、絶縁層 120 と接する酸化物半導体層 130 と、酸化物半導体層 130 と電気的に接続する導電層 141 および導電層 151 と、酸化物半導体層 130 と接する絶縁層 160 と、絶縁層 160 と接する導電層 170 と、絶縁層 120、酸化物半導体層 130、導電層 141、導電層 151、絶縁層 160、導電層 170 と接する絶縁層 175 と、絶縁層 175 と接する絶縁層 180 と、絶縁層 175 および絶縁層 180 に設けられた開口部を通じて導電層 141 および導電層 151 とそれぞれ電気的に接続する導電層 142 および導電層 152 を有する。また、必要に応じて絶縁層 180、導電層 142 および導電層 152 に接する絶縁層(平坦化膜)などを有していてよい。

【0216】

ここで、導電層 141 および導電層 151 は、酸化物半導体層 130 の上面と接し、側面には接しない構成となっている。

【0217】

トランジスタ 106 は、導電層 141 および導電層 151 を有する点を除き、トランジスタ 103 と同様の構成を有する。導電層 140(導電層 141 および導電層 142) はソース電極層として作用させることができ、導電層 150(導電層 151 および導電層 152) はドレイン電極層として作用させることができる。

【0218】

トランジスタ 105 およびトランジスタ 106 の構成では、導電層 140 および導電層 150 が絶縁層 120 と接しない構成であるため、絶縁層 120 中の酸素が導電層 140 および導電層 150 に奪われにくくなり、絶縁層 120 から酸化物半導体層 130 中への酸素の供給を容易とすることができます。

【0219】

なお、トランジスタ 103 における領域 231 および領域 232、トランジスタ 104 およびトランジスタ 106 における領域 334 および領域 335 には、酸素欠損を形成し導電率を高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物としては、例えは、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。

【0220】

不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物半導体層の導電率を高くすることができる。

【0221】

なお、不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。なお、酸化物導電体は酸化物半導体と同様に透光性を有する。

10

20

30

40

50

【0222】

酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層として機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およびドレイン電極層として機能する導電層との接触抵抗を低減することができる。

【0223】

また、本発明の一態様のトランジスタは、図29(A)、(B)、(C)、(D)、(E)、(F)に示すチャネル長方向の断面図、ならびに図28(C)、(D)に示すチャネル幅方向の断面図のように、酸化物半導体層130と基板115との間に導電層173を備えていてもよい。当該導電層を第2のゲート電極層(バックゲート)として用いることで、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図29(A)、(B)、(C)、(D)、(E)、(F)に示す断面図において、導電層173の幅を酸化物半導体層130よりも短くしてもよい。さらに、導電層173の幅を導電層170の幅よりも短くしてもよい。

10

【0224】

オン電流を増加させるには、例えば、導電層170と導電層173を同電位とし、ダブルゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導電層170とは異なる定電位を導電層173に供給すればよい。導電層170と導電層173を同電位とするには、例えば、図28(D)に示すように、導電層170と導電層173とをコンタクトホールを介して電気的に接続すればよい。

20

【0225】

また、図22乃至図27におけるトランジスタ101乃至トランジスタ106では、酸化物半導体層130が単層である例を図示したが、酸化物半導体層130は積層であってもよい。トランジスタ101乃至トランジスタ106の酸化物半導体層130は、図30(B)、(C)または図30(D)、(E)に示す酸化物半導体層130に入れ替えることができる。

30

【0226】

図30(A)は酸化物半導体層130の上面図であり、図30(B)、(C)は、二層構造である酸化物半導体層130の断面図である。また、図30(D)、(E)は、三層構造である酸化物半導体層130の断面図である。

【0227】

酸化物半導体層130a、酸化物半導体層130b、酸化物半導体層130cには、それぞれ組成の異なる酸化物半導体層などを用いることができる。

【0228】

また、本発明の一態様のトランジスタは、図31(A)、(B)に示す構成であってもよい。図31(A)はトランジスタ107の上面図であり、図31(A)に示す一点鎖線H1-H2方向の断面が図31(B)に相当する。また、図31(A)に示す一点鎖線H3-H4方向の断面が図37(A)に相当する。また、一点鎖線H1-H2方向をチャネル長方向、一点鎖線H3-H4方向をチャネル幅方向と呼称する。

40

【0229】

トランジスタ107は、基板115と接する絶縁層120と、絶縁層120と接する酸化物半導体層130aおよび酸化物半導体層130bからなる積層と、当該積層と電気的に接続する導電層140および導電層150と、当該積層、導電層140および導電層150と接する酸化物半導体層130cと、酸化物半導体層130cと接する絶縁層160と、絶縁層160と接する導電層170と、導電層140、導電層150、酸化物半導体層130c、絶縁層160および導電層170と接する絶縁層175と、絶縁層175と接する絶縁層180と、を有する。また、必要に応じて絶縁層180に平坦化膜としての機能を付加してもよい。

【0230】

トランジスタ107は、領域231および領域232において酸化物半導体層130が二

50

層（酸化物半導体層 130a、酸化物半導体層 130b）である点、領域 233において酸化物半導体層 130 が三層（酸化物半導体層 130a、酸化物半導体層 130b、酸化物半導体層 130c）である点、および導電層 140 および導電層 150 と絶縁層 160 との間に酸化物半導体層の一部（酸化物半導体層 130c）が介在している点を除き、トランジスタ 101 と同様の構成を有する。

【0231】

また、本発明の一態様のトランジスタは、図 32(A)、(B) に示す構成であってもよい。図 32(A) はトランジスタ 108 の上面図であり、図 32(A) に示す一点鎖線 I1 - I2 方向の断面が図 32(B) に相当する。また、図 32(A) に示す一点鎖線 I3 - I4 方向の断面が図 37(B) に相当する。また、一点鎖線 I1 - I2 方向をチャネル長方向、一点鎖線 I3 - I4 方向をチャネル幅方向と呼称する場合がある。
10

【0232】

トランジスタ 108 は、絶縁層 160 および酸化物半導体層 130c の端部が導電層 170 の端部と一致しない点がトランジスタ 107 と異なる。

【0233】

また、本発明の一態様のトランジスタは、図 33(A)、(B) に示す構成であってもよい。図 33(A) はトランジスタ 109 の上面図であり、図 33(A) に示す一点鎖線 J1 - J2 方向の断面が図 33(B) に相当する。また、図 33(A) に示す一点鎖線 J3 - J4 方向の断面が図 37(A) に相当する。また、一点鎖線 J1 - J2 方向をチャネル長方向、一点鎖線 J3 - J4 方向をチャネル幅方向と呼称する。
20

【0234】

トランジスタ 109 は、基板 115 と接する絶縁層 120 と、絶縁層 120 と接する酸化物半導体層 130a および酸化物半導体層 130b からなる積層と、当該積層と接する酸化物半導体層 130c と、酸化物半導体層 130c と接する絶縁層 160 と、絶縁層 160 と接する導電層 170 と、当該積層、酸化物半導体層 130c、絶縁層 160 および導電層 170 を覆う絶縁層 175 と、絶縁層 175 と接する絶縁層 180 と、絶縁層 175 および絶縁層 180 に設けられた開口部を通じて当該積層と電気的に接続する導電層 140 および導電層 150 を有する。また、必要に応じて絶縁層 180、導電層 140 および導電層 150 に接する絶縁層（平坦化膜）などを有していてもよい。

【0235】

トランジスタ 109 は、領域 231 および領域 232 において酸化物半導体層 130 が二層（酸化物半導体層 130a、酸化物半導体層 130b）である点、領域 233 において酸化物半導体層 130 が三層（酸化物半導体層 130a、酸化物半導体層 130b、酸化物半導体層 130c）である点を除き、トランジスタ 103 と同様の構成を有する。
30

【0236】

また、本発明の一態様のトランジスタは、図 34(A)、(B) に示す構成であってもよい。図 34(A) はトランジスタ 110 の上面図であり、図 34(A) に示す一点鎖線 K1 - K2 方向の断面が図 34(B) に相当する。また、図 34(A) に示す一点鎖線 K3 - K4 方向の断面が図 37(A) に相当する。また、一点鎖線 K1 - K2 方向をチャネル長方向、一点鎖線 K3 - K4 方向をチャネル幅方向と呼称する。
40

【0237】

トランジスタ 110 は、領域 231 および領域 232 において酸化物半導体層 130 が二層（酸化物半導体層 130a、酸化物半導体層 130b）である点、領域 233 において酸化物半導体層 130 が三層（酸化物半導体層 130a、酸化物半導体層 130b、酸化物半導体層 130c）である点を除き、トランジスタ 104 と同様の構成を有する。

【0238】

また、本発明の一態様のトランジスタは、図 35(A)、(B) に示す構成であってもよい。図 35(A) はトランジスタ 111 の上面図であり、図 35(A) に示す一点鎖線 L1 - L2 方向の断面が図 35(B) に相当する。また、図 35(A) に示す一点鎖線 L3 - L4 方向の断面が図 37(A) に相当する。また、一点鎖線 L1 - L2 方向をチャネル
50

長方向、一点鎖線 L 3 - L 4 方向をチャネル幅方向と呼称する。

【 0 2 3 9 】

トランジスタ 1 1 1 は、基板 1 1 5 と接する絶縁層 1 2 0 と、絶縁層 1 2 0 と接する酸化物半導体層 1 3 0 a および酸化物半導体層 1 3 0 b からなる積層と、当該積層と電気的に接続する導電層 1 4 1 および導電層 1 5 1 と、当該積層、導電層 1 4 1 および導電層 1 5 1 と接する酸化物半導体層 1 3 0 c と、酸化物半導体層 1 3 0 c と接する絶縁層 1 6 0 と、絶縁層 1 6 0 と接する導電層 1 7 0 と、当該積層、導電層 1 4 1 、導電層 1 5 1 、酸化物半導体層 1 3 0 c 、絶縁層 1 6 0 および導電層 1 7 0 と接する絶縁層 1 7 5 と、絶縁層 1 7 5 と接する絶縁層 1 8 0 と、絶縁層 1 7 5 および絶縁層 1 8 0 に設けられた開口部を通じて導電層 1 4 1 および導電層 1 5 1 とそれぞれ電気的に接続する導電層 1 4 2 および導電層 1 5 2 を有する。また、必要に応じて絶縁層 1 8 0 、導電層 1 4 2 および導電層 1 5 2 に接する絶縁層（平坦化膜）などを有していてもよい。

10

【 0 2 4 0 】

トランジスタ 1 1 1 は、領域 2 3 1 および領域 2 3 2 において酸化物半導体層 1 3 0 が二層（酸化物半導体層 1 3 0 a 、酸化物半導体層 1 3 0 b ）である点、領域 2 3 3 において酸化物半導体層 1 3 0 が三層（酸化物半導体層 1 3 0 a 、酸化物半導体層 1 3 0 b 、酸化物半導体層 1 3 0 c ）である点、および導電層 1 4 1 および導電層 1 5 1 と絶縁層 1 6 0 との間に酸化物半導体層の一部（酸化物半導体層 1 3 0 c ）が介在している点を除き、トランジスタ 1 0 5 と同様の構成を有する。

20

【 0 2 4 1 】

また、本発明の一態様のトランジスタは、図 3 6 (A) 、 (B) に示す構成であってもよい。図 3 6 (A) はトランジスタ 1 1 2 の上面図であり、図 3 6 (A) に示す一点鎖線 M 1 - M 2 方向の断面が図 3 6 (B) に相当する。また、図 3 6 (A) に示す一点鎖線 M 3 - M 4 方向の断面が図 3 7 (A) に相当する。また、一点鎖線 M 1 - M 2 方向をチャネル長方向、一点鎖線 M 3 - M 4 方向をチャネル幅方向と呼称する。

【 0 2 4 2 】

トランジスタ 1 1 2 は、領域 3 3 1 、領域 3 3 2 、領域 3 3 4 および領域 3 3 5 において酸化物半導体層 1 3 0 が二層（酸化物半導体層 1 3 0 a 、酸化物半導体層 1 3 0 b ）である点、領域 3 3 3 において酸化物半導体層 1 3 0 が三層（酸化物半導体層 1 3 0 a 、酸化物半導体層 1 3 0 b 、酸化物半導体層 1 3 0 c ）である点を除き、トランジスタ 1 0 6 と同様の構成を有する。

30

【 0 2 4 3 】

また、本発明の一態様のトランジスタは、図 3 8 (A) 、 (B) 、 (C) 、 (D) 、 (E) 、 (F) に示すチャネル長方向の断面図、ならびに図 3 7 (C) 、 (D) に示すチャネル幅方向の断面図のように、酸化物半導体層 1 3 0 と基板 1 1 5 との間に導電層 1 7 3 を備えていてもよい。当該導電層を第 2 のゲート電極層（バックゲート）として用いることで、更なるオン電流の増加や、しきい値電圧の制御を行うことができる。なお、図 3 8 (A) 、 (B) 、 (C) 、 (D) 、 (E) 、 (F) に示す断面図において、導電層 1 7 3 の幅を酸化物半導体層 1 3 0 よりも短くしてもよい。さらに、導電層 1 7 3 の幅を導電層 1 7 0 の幅よりも短くしてもよい。

40

【 0 2 4 4 】

また、本発明の一態様のトランジスタにおける導電層 1 4 0 （ソース電極層）および導電層 1 5 0 （ドレイン電極層）は、図 3 9 (A) 、 (B) に示す上面図（酸化物半導体層 1 3 0 、導電層 1 4 0 および導電層 1 5 0 のみを図示）のように酸化物半導体層の幅 (W_{o_s}) よりも導電層 1 4 0 および導電層 1 5 0 の幅 (W_{s_D}) が長く形成されていてもよいし、短く形成されていてもよい。 $W_{o_s} > W_{s_D}$ (W_{s_D} は W_{o_s} 以下) とすることで、ゲート電界が酸化物半導体層 1 3 0 全体にかかりやすくなり、トランジスタの電気特性を向上させることができる。

【 0 2 4 5 】

本発明の一態様のトランジスタ（トランジスタ 1 0 1 乃至トランジスタ 1 1 2 ）では、い

50

ずれの構成においても、ゲート電極層である導電層 170 は、ゲート絶縁膜である絶縁層 160 を介して酸化物半導体層 130 のチャネル幅方向を電気的に取り囲み、オン電流が高められる。このようなトランジスタの構造を、surrounded channel (s-channel) 構造とよぶ。

【0246】

また、酸化物半導体層 130a および酸化物半導体層 130b を有するトランジスタ、ならびに酸化物半導体層 130a、酸化物半導体層 130b および酸化物半導体層 130c を有するトランジスタにおいては、酸化物半導体層 130 を構成する二層または三層の材料を適切に選択することで酸化物半導体層 130b に電流を流すことができる。酸化物半導体層 130b に電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得ることができる。なお、酸化物半導体層 130b を厚くすると、オン電流を向上させることができる。例えば、酸化物半導体層 130b の膜厚を 100 nm 乃至 200 nm としてもよい。

10

【0247】

以上の構成のトランジスタを用いることにより、半導体装置に良好な電気特性を付与することができる。

【0248】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

【0249】

20

(実施の形態 5)

本実施の形態では、実施の形態 4 に示したトランジスタの構成要素について詳細を説明する。

【0250】

基板 115 には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処理された金属基板などを用いることができる。または、トランジスタやフォトダイオードが形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コントラクトプラグとして機能を有する導電体等が形成されたものを用いることができる。なお、シリコン基板に p - ch 型のトランジスタを形成する場合は、n - 型の導電型を有するシリコン基板を用いることが好ましい。または、n - 型または i 型のシリコン層を有する SOI 基板であってもよい。また、当該シリコン基板に設けるトランジスタが p - ch 型である場合、トランジスタを形成する面の面方位は、(110) 面であることが好ましい。(110) 面に p - ch 型トランジスタを形成することで、移動度を高くすることができる。

30

【0251】

絶縁層 120 は、基板 115 に含まれる要素からの不純物の拡散を防止する役割を有するほか、酸化物半導体層 130 に酸素を供給する役割を担うことができる。したがって、絶縁層 120 は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含む絶縁膜であることがより好ましい。例えば、膜の表面温度が 100 以上 700 以下、好ましくは 100 以上 500 以下の加熱処理で行われる TDS 法にて、酸素原子に換算しての酸素の放出量が $1.0 \times 10^{19} \text{ atoms/cm}^3$ 以上である膜とする。また、基板 115 が他のデバイスが形成された基板である場合、絶縁層 120 は、層間絶縁膜としての機能も有する。その場合は、表面が平坦になるように CMP 法等で平坦化処理を行うことが好ましい。

40

【0252】

例えば、絶縁層 120 には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であってもよい。

50

【0253】

なお、本実施の形態では、トランジスタが有する酸化物半導体層130が酸化物半導体層130a、酸化物半導体層130bおよび酸化物半導体層130cを絶縁層120側から順に積んだ三層構造である場合を主として詳細を説明する。

【0254】

なお、酸化物半導体層130が単層の場合は、本実施の形態に示す、酸化物半導体層130bに相当する層を用いればよい。

【0255】

また、酸化物半導体層130が二層の場合は、本実施の形態に示す、酸化物半導体層130aに相当する層および酸化物半導体層130bに相当する層を絶縁層120側から順に積んだ積層を用いればよい。この構成の場合、酸化物半導体層130aと酸化物半導体層130bとを入れ替えることもできる。10

【0256】

また、酸化物半導体層130が四層以上である場合は、例えば、本実施の形態で説明する三層構造の酸化物半導体層130に対して他の酸化物半導体層を付加する構成とすることができます。

【0257】

一例としては、酸化物半導体層130bには、酸化物半導体層130aおよび酸化物半導体層130cよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャップ）を差し引いた値として求めることができる。20

【0258】

酸化物半導体層130aおよび酸化物半導体層130cは、酸化物半導体層130bを構成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層130bよりも、0.05eV、0.07eV、0.1eV、0.15eVのいずれか以上であって、2eV、1eV、0.5eV、0.4eVのいずれか以下の範囲で真空準位に近い酸化物半導体で形成することが好ましい。

【0259】

このような構造において、導電層170に電界を印加すると、酸化物半導体層130のうち、伝導帯下端のエネルギーが最も小さい酸化物半導体層130bにチャネルが形成される。30

【0260】

また、酸化物半導体層130aは、酸化物半導体層130bを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層130bと絶縁層120が接した場合の界面と比較して、酸化物半導体層130bと酸化物半導体層130aとの界面には界面準位が形成されにくくなる。該界面準位はチャネルを形成することができるため、トランジスタのしきい値電圧が変動することがある。したがって、酸化物半導体層130aを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。また、当該トランジスタの信頼性を向上させることができる。40

【0261】

また、酸化物半導体層130cは、酸化物半導体層130bを構成する金属元素を一種以上含んで構成されるため、酸化物半導体層130bとゲート絶縁膜（絶縁層160）が接した場合の界面と比較して、酸化物半導体層130bと酸化物半導体層130cとの界面ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層130cを設けることにより、トランジスタの電界効果移動度を高くすることができる。

【0262】

酸化物半導体層130aおよび酸化物半導体層130cには、例えば、Al、Ti、Ga、Ge、Y、Zr、Sn、La、CeまたはHfを酸化物半導体層130bよりも高い原子数比で含む材料を用いることができる。具体的には、当該原子数比を1.5倍以上、好

10

20

30

40

50

ましくは2倍以上、さらに好ましくは3倍以上とする。前述の元素は酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化物半導体層130aおよび酸化物半導体層130cは、酸化物半導体層130bよりも酸素欠損が生じにくいことができる。

【0263】

また、酸化物半導体層130a、酸化物半導体層130b、および酸化物半導体層130cとして用いることのできる酸化物半導体は、少なくともInもしくはZnを含むことが好ましい。または、InとZnの双方を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。

10

【0264】

スタビライザーとしては、Ga、Sn、Hf、Al、またはZr等がある。また、他のスタビライザーとしては、ランタノイドである、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等がある。

【0265】

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、In-Zn酸化物、Sn-Zn酸化物、Al-Zn酸化物、Zn-Mg酸化物、Sn-Mg酸化物、In-Mg酸化物、In-Ga酸化物、In-Ga-Zn酸化物、In-Al-Zn酸化物、In-Sn-Zn酸化物、Sn-Ga-Zn酸化物、Al-Ga-Zn酸化物、Sn-Al-Zn酸化物、In-Hf-Zn酸化物、In-La-Zn酸化物、In-Ce-Zn酸化物、In-Pr-Zn酸化物、In-Nd-Zn酸化物、In-Sm-Zn酸化物、In-Eu-Zn酸化物、In-Gd-Zn酸化物、In-Tb-Zn酸化物、In-Dy-Zn酸化物、In-Ho-Zn酸化物、In-Er-Zn酸化物、In-Tm-Zn酸化物、In-Yb-Zn酸化物、In-Lu-Zn酸化物、In-Sn-Ga-Zn酸化物、In-Hf-Ga-Zn酸化物、In-Al-Ga-Zn酸化物、In-Sn-Al-Zn酸化物、In-Sn-Hf-Zn酸化物、In-Hf-Al-Zn酸化物を用いることができる。

20

【0266】

なお、ここで、例えば、In-Ga-Zn酸化物とは、InとGaとZnを主成分として有する酸化物という意味である。また、InとGaとZn以外の金属元素が入っていてもよい。また、本明細書においては、In-Ga-Zn酸化物で構成した膜をIGZO膜とも呼ぶ。

30

【0267】

また、 $InM_0_3(ZnO)_m$ ($m > 0$ 、且つ、 m は整数でない)で表記される材料を用いてもよい。なお、Mは、Ga、Y、Zr、La、Ce、またはNdから選ばれた一つの金属元素または複数の金属元素を示す。また、 $In_2SnO_5(ZnO)_n$ ($n > 0$ 、且つ、 n は整数)で表記される材料を用いてもよい。

40

【0268】

なお、酸化物半導体層130a、酸化物半導体層130b、酸化物半導体層130cが、少なくともインジウム、亜鉛およびM(Al、Ti、Ga、Ge、Y、Zr、Sn、La、CeまたはHf等の金属)を含むIn-M-Zn酸化物であるとき、酸化物半導体層130aを $In : M : Zn = x_1 : y_1 : z_1$ [原子数比]、酸化物半導体層130bを $In : M : Zn = x_2 : y_2 : z_2$ [原子数比]、酸化物半導体層130cを $In : M : Zn = x_3 : y_3 : z_3$ [原子数比]とすると、 y_1 / x_1 および y_3 / x_3 が y_2 / x_2 よりも大きくなることが好ましい。 y_1 / x_1 および y_3 / x_3 は y_2 / x_2 よりも1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上とする。このとき、酸化物半導体層130bにおいて、 y_2 が x_2 以上であるとトランジスタの電気特性を安定させることができる。ただし、 y_2 が x_2 の3倍以上になると、トランジスタの電界効果移動度が低下してしまうため、 y_2 は x_2 の3倍未満であることが好ましい。

【0269】

50

酸化物半導体層 130a および酸化物半導体層 130c における Zn および O を除いた場合において、In および M の原子数比率は、好ましくは In が 50 atomic % 未満、M が 50 atomic % 以上、さらに好ましくは In が 25 atomic % 未満、M が 75 atomic % 以上とする。また、酸化物半導体層 130b の Zn および O を除いての In および M の原子数比率は、好ましくは In が 25 atomic % 以上、M が 75 atomic % 未満、さらに好ましくは In が 34 atomic % 以上、M が 66 atomic % 未満とする。

【0270】

また、酸化物半導体層 130b は、酸化物半導体層 130a および酸化物半導体層 130c よりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属の s 軌道がキャリア伝導に寄与しており、In の含有率を多くすることにより、より多くの s 軌道が重なるため、In が M よりも多い組成となる酸化物は In が M と同等または少ない組成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層 130b にインジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現することができる。

10

【0271】

酸化物半導体層 130a の厚さは、3 nm 以上 100 nm 以下、好ましくは 5 nm 以上 50 nm 以下、さらに好ましくは 5 nm 以上 25 nm 以下とする。また、酸化物半導体層 130b の厚さは、3 nm 以上 200 nm 以下、好ましくは 10 nm 以上 150 nm 以下、さらに好ましくは 15 nm 以上 100 nm 以下とする。また、酸化物半導体層 130c の厚さは、1 nm 以上 50 nm 以下、好ましくは 2 nm 以上 30 nm 以下、さらに好ましくは 3 nm 以上 15 nm 以下とする。また、酸化物半導体層 130b は、酸化物半導体層 130a より厚い方が好ましい。

20

【0272】

酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性または実質的に真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密度が、 $1 \times 10^{17} / \text{cm}^3$ 未満であること、好ましくは $1 \times 10^{15} / \text{cm}^3$ 未満であること、さらに好ましくは $1 \times 10^{13} / \text{cm}^3$ 未満であることを指す。

30

【0273】

また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与する。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させことがある。したがって、酸化物半導体層 130a、酸化物半導体層 130b および酸化物半導体層 130c の層中や、それぞれの界面において不純物濃度を低減させることが好ましい。

【0274】

酸化物半導体層を真性または実質的に真性とするためには、SIMS (Secondary Ion Mass Spectrometry) 分析で見積もられるシリコン濃度が $1 \times 10^{19} \text{ atoms/cm}^3$ 未満、好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 未満、さらに好ましくは $1 \times 10^{18} \text{ atoms/cm}^3$ 未満となる領域を有するように制御する。また、水素濃度が、 $2 \times 10^{20} \text{ atoms/cm}^3$ 以下、好ましくは $5 \times 10^{19} \text{ atoms/cm}^3$ 以下、さらに好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 以下になる領域を有するように制御する。また、窒素濃度は、 $5 \times 10^{19} \text{ atoms/cm}^3$ 未満、好ましくは $5 \times 10^{18} \text{ atoms/cm}^3$ 以下、さらに好ましくは $5 \times 10^{17} \text{ atoms/cm}^3$ 以下となる領域を有するように制御する。

40

【0275】

また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させことがある。酸化物半導体層の結晶性を低下させないためには、例えばシリコン濃度を 1×1

50

0^{19} atoms / cm^3 未満、好ましくは 5×10^{18} atoms / cm^3 未満、さらに好ましくは 1×10^{18} atoms / cm^3 未満になる領域を有するように制御する。また、炭素濃度を 1×10^{19} atoms / cm^3 未満、好ましくは 5×10^{18} atoms / cm^3 未満、さらに好ましくは 1×10^{18} atoms / cm^3 未満になる領域を有するように制御する。

【0276】

また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジスタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を 0.1V 、 5V 、または、 10V 程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数 $y\text{A}/\mu\text{m}$ 乃至数 $z\text{A}/\mu\text{m}$ にまで低減することが可能となる。

10

【0277】

なお、トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタのようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起り、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。

【0278】

したがって、酸化物半導体層 130 を酸化物半導体層 130a、酸化物半導体層 130b、酸化物半導体層 130c の積層構造として、酸化物半導体層 130b にチャネルを形成することができ、高い電界効果移動度および安定した電気特性を有したトランジスタを形成することができる。

20

【0279】

酸化物半導体層 130a、酸化物半導体層 130b、酸化物半導体層 130c のバンド構造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層 130a、酸化物半導体層 130b、酸化物半導体層 130c の組成が近似することにより、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層 130a、酸化物半導体層 130b、酸化物半導体層 130c は組成が異なる層の積層体ではあるが、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面は点線で表している。

30

【0280】

主成分を共通として積層された酸化物半導体層 130 は、各層を単に積層するのではなく連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化する U 字型の井戸構造（U Shape Well））が形成されるように作製する。すなわち、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまう。

40

【0281】

例えば、酸化物半導体層 130a および酸化物半導体層 130c には In : Ga : Zn = 1 : 3 : 2、1 : 3 : 3、1 : 3 : 4、1 : 3 : 6、1 : 4 : 5、1 : 6 : 4 または 1 : 9 : 6（原子数比）などの In - Ga - Zn 酸化物などを用いることができる。また、酸化物半導体層 130b には In : Ga : Zn = 1 : 1 : 1、2 : 1 : 3、5 : 5 : 6、または 3 : 1 : 2（原子数比）などの In - Ga - Zn 酸化物などを用いることができる。なお、上記酸化物をスペッターベットとして成膜を行った場合、成膜される酸化物半導体層 130a、酸化物半導体層 130b、および酸化物半導体層 130c の原子数比は必ずしも同一とならず、 $\pm 20\%$ 程度の差を有する。

【0282】

酸化物半導体層 130 における酸化物半導体層 130b はウェル（井戸）となり、酸化物

50

半導体層 130 を用いたトランジスタにおいて、チャネルは酸化物半導体層 130b に形成される。なお、酸化物半導体層 130 は伝導帯下端のエネルギーが連続的に変化しているため、U字型井戸とも呼ぶことができる。また、このような構成で形成されたチャネルを埋め込みチャネルということもできる。

【0283】

また、酸化物半導体層 130a および酸化物半導体層 130c と、酸化シリコン膜などの絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物半導体層 130a および酸化物半導体層 130c があることにより、酸化物半導体層 130b と当該トラップ準位とを遠ざけることができる。

【0284】

ただし、酸化物半導体層 130a および酸化物半導体層 130c の伝導帯下端のエネルギーと、酸化物半導体層 130b の伝導帯下端のエネルギーとの差が小さい場合、酸化物半導体層 130b の電子が該エネルギー差を越えてトラップ準位に達することがある。電子がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。

【0285】

酸化物半導体層 130a、酸化物半導体層 130b および酸化物半導体層 130c には、結晶部が含まれることが好ましい。特に c 軸に配向した結晶を用いることでトランジスタに安定した電気特性を付与することができる。また、c 軸に配向した結晶は歪曲に強く、フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。

【0286】

ソース電極層として作用する導電層 140 およびドレイン電極層として作用する導電層 150 には、例えば、Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる。代表的には、特に酸素と結合しやすい Ti や、後のプロセス温度が比較的高くできることなどから、融点の高い W を用いることがより好ましい。また、低抵抗の Cu や Cu-Mn などの合金と上記材料との積層を用いてもよい。トランジスタ 105、トランジスタ 106、トランジスタ 111、トランジスタ 112 においては、例えば、導電層 141 および導電層 151 に W、導電層 142 および導電層 152 に Ti と Al との積層膜などを用いることができる。

【0287】

上記材料は酸化物半導体膜から酸素を引き抜く性質を有する。そのため、上記材料と接した酸化物半導体層の一部の領域では酸化物半導体膜中の酸素が脱離し、酸素欠損が形成される。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著に n 型化する。したがって、n 型化した当該領域はトランジスタのソースまたはドレインとして作用させることができる。

【0288】

また、導電層 140 および導電層 150 に W を用いる場合には、窒素をドーピングしてもよい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、n 型化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層 140 および導電層 150 を n 型の半導体層との積層とし、n 型の半導体層と酸化物半導体層を接触させることによっても n 型化した領域がチャネル領域まで拡大することを防ぐことができる。n 型の半導体層としては、窒素が添加された In-Ga-Zn 酸化物、酸化亜鉛、酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。

【0289】

ゲート絶縁膜として作用する絶縁層 160 には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニア、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、絶縁層 160 は上記材料の積層であってもよい。なお、絶縁層 160 に、La、N、Zr

10

20

30

40

50

などを、不純物として含んでいてもよい。

【0290】

また、絶縁層160の積層構造の一例について説明する。絶縁層160は、例えば、酸素、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化シリコンまたは酸化窒化シリコンを含むと好ましい。

【0291】

酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて絶縁層160の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。

10

【0292】

また、酸化物半導体層130と接する絶縁層120および絶縁層160は、窒素酸化物の放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。絶縁層120および絶縁層160には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜または酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。

20

【0293】

窒素酸化物の放出量の少ない酸化窒化シリコン膜は、TDS法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が 1×10^{18} 個/cm³以上 5×10^{19} 個/cm³以下である。なお、アンモニアの放出量は、膜の表面温度が50以上650以下、好ましくは50以上550以下の加熱処理による放出量とする。

20

【0294】

絶縁層120および絶縁層160として、上記酸化物絶縁層を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。

30

【0295】

ゲート電極層として作用する導電層170には、例えば、Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Mn、Nd、Sc、TaおよびWなどの導電膜を用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のCuまたはCu-Mnなどの合金や上記材料とCuまたはCu-Mnなどの合金との積層を用いてもよい。本実施の形態では、導電層171に窒化タンタル、導電層172にタングステンを用いて導電層170を形成する。

40

【0296】

絶縁層175には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いることができる。実施の形態4に示したトランジスタ103、トランジスタ104、トランジスタ106、トランジスタ109、トランジスタ110、およびトランジスタ112では、絶縁層175として水素を含む絶縁膜を用いることで酸化物半導体層の一部をn型化することができる。また、窒化絶縁膜は水分などのプロッキング膜としての作用も有し、トランジスタの信頼性を向上させることができる。

【0297】

また、絶縁層175としては酸化アルミニウム膜を用いることもできる。特に、実施の形態4に示したトランジスタ101、トランジスタ102、トランジスタ105、トランジ

50

スタ107、トランジスタ108、およびトランジスタ111では絶縁層175に酸化アルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物の酸化物半導体層130への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層120からの酸素の不必要的放出防止の効果を有する保護膜として用いることに適している。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもできる。

【0298】

また、絶縁層175上には絶縁層180が形成されていることが好ましい。当該絶縁層には、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、当該絶縁層は上記材料の積層であってもよい。

10

【0299】

ここで、絶縁層180は絶縁層120と同様に化学量論組成よりも多くの酸素を有することが好ましい。絶縁層180から放出される酸素は絶縁層160を経由して酸化物半導体層130のチャネル形成領域に拡散させることができることから、チャネル形成領域に形成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの電気特性を得ることができる。

20

【0300】

半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタの微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅が微細縮小するとオン電流が低下する。

【0301】

本発明の一態様のトランジスタ107乃至トランジスタ112では、チャネルが形成される酸化物半導体層130bを覆うように酸化物半導体層130cが形成されており、チャネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電流を大きくすることができる。

30

【0302】

また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層130のチャネル幅方向を電気的に取り囲むようにゲート電極層（導電層170）が形成されているため、酸化物半導体層130に対しては上面に垂直な方向からのゲート電界に加えて、側面に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を高められる。

【0303】

また、本発明の一態様における酸化物半導体層130が二層または三層のトランジスタでは、チャネルが形成される酸化物半導体層130bを酸化物半導体層130a上に形成することで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化物半導体層130が三層のトランジスタでは、酸化物半導体層130bを三層構造の中間に位置する層として上下からの不純物混入の影響を排除できる効果などを併せて有する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定化や、S値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート電圧VGが0V時の電流を下げることができ、消費電力を低減させることができる。また、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上させることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性的劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。

40

【0304】

50

なお、本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパッタ法やプラズマCVD法により形成することができるが、他の方法、例えば、熱CVD法により形成してもよい。熱CVD法の例としては、MOCVD(Metal Organic Chemical Vapor Deposition)法やALD(Atomic Layer Deposition)法などがある。

【0305】

熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。

【0306】

また、熱CVD法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。

【0307】

ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス(アルゴン、或いは窒素など)をキャリアガスとして導入しても良い。例えば2種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第1の原料ガスの反応後、不活性ガスを導入し、第2の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着・反応して第1の層を成膜し、後から導入される第2の原料ガスが吸着・反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なFETを作製する場合に適している。

【0308】

MOCVD法やALD法などの熱CVD法は、これまでに記載した実施形態に開示された金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、In-Ga-Zn-O膜を成膜する場合には、トリメチルインジウム($In(CH_3)_3$)、トリメチルガリウム($Ga(CH_3)_3$)、およびジメチル亜鉛($Zn(CH_3)_2$)を用いることができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム($Ga(C_2H_5)_3$)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛($Zn(C_2H_5)_2$)を用いることもできる。

【0309】

例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム(TDMAH、 $Hf[N(CH_3)_2]_4$)やテトラキス(エチルメチルアミド)ハフニウムなどのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン(O_3)の2種類のガスを用いる。

【0310】

例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体(トリメチルアルミニウム(TMA、 $Al(CH_3)_3$)など)を気化させた原料ガスと、酸化剤として H_2O の2種類のガスを用いる。他の材料としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6-テトラメチル-3,5-ヘプタンジオナート)などがある。

【0311】

例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス(O_2 、一酸化二窒素)のラジカルを供給して吸着物と反応させる。

10

20

30

40

50

【0312】

例えば、A L D を利用する成膜装置によりタングステン膜を成膜する場合には、W F₆ ガスとB₂H₆ ガスを順次導入して初期タングステン膜を形成し、その後、W F₆ ガスとH₂ ガスを順次導入してタングステン膜を形成する。なお、B₂H₆ ガスに代えてSiH₄ ガスを用いてもよい。

【0313】

例えば、A L D を利用する成膜装置により酸化物半導体膜、例えばIn-Ga-Zn-O 膜を成膜する場合には、In(CH₃)₃ ガスとO₃ ガスを順次導入してIn-O層を形成し、その後、Ga(CH₃)₃ ガスとO₃ ガスを順次導入してGaO層を形成し、更にその後Zn(CH₃)₂ ガスとO₃ ガスを順次導入してZnO層を形成する。なお、これらの層の順番はこの例に限らない。これらのガスを用いてIn-Ga-O層やIn-Zn-O層、Ga-Zn-O層などの混合化合物層を形成しても良い。なお、O₃ ガスに変えてAr等の不活性ガスでバーピングして得られたH₂Oガスを用いても良いが、Hを含まないO₃ ガスを用いる方が好ましい。

10

【0314】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

【0315】

(実施の形態6)

以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する。

20

【0316】

なお、本明細書において、「平行」とは、二つの直線が-10°以上10°以下の角度で配置されている状態をいう。したがって、-5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。

30

【0317】

また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

【0318】

酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、CAAC-OS(C Axis Aligned Crystal Oxide Semiconductor)膜、多結晶酸化物半導体膜、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。

30

【0319】

まずは、CAAC-OS膜について説明する。

【0320】

CAAC-OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。

【0321】

透過型電子顕微鏡(TEM: Transmission Electron Microscope)によって、CAAC-OS膜の明視野像および回折パターンの複合解析像(高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC-OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

40

【0322】

試料面と概略平行な方向から、CAAC-OS膜の断面の高分解能TEM像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC-OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC-OS膜の被形成面または上面と平行に配列する。

50

【0323】

一方、試料面と概略垂直な方向から、CAAC-O_S膜の平面の高分解能TEM像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

【0324】

CAAC-O_S膜に対し、X線回折(XRD:X-Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnO₄の結晶を有するCAAC-O_S膜のout-of-plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnO₄の結晶の(009)面に帰属されることから、CAAC-O_S膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。10

【0325】

なお、InGaZnO₄の結晶を有するCAAC-O_S膜のout-of-plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC-O_S膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC-O_S膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。

【0326】

CAAC-O_S膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。20

【0327】

また、CAAC-O_S膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。30

【0328】

不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。40

【0329】

また、CAAC-O_S膜を用いたトランジスタは、可視光や紫外光の照射による電気特性的変動が小さい。

【0330】

次に、微結晶酸化物半導体膜について説明する。

【0331】

微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜50

に含まれる結晶部は、1 nm以上100 nm以下、または1 nm以上10 nm以下の大きさであることが多い。特に、1 nm以上10 nm以下、または1 nm以上3 nm以下の微結晶であるナノ結晶(nano crystal)を有する酸化物半導体膜を、nano crystal (nanocrystalline Oxide Semiconductor)膜と呼ぶ。また、nano OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。

【0332】

nano OS膜は、微小な領域(例えば、1 nm以上10 nm以下の領域、特に1 nm以上3 nm以下の領域)において原子配列に周期性を有する。また、nano OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nano OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nano OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out-of-plane法による解析では、結晶面を示すピークが検出されない。また、nano OS膜に対し、結晶部よりも大きいプローブ径(例えば50 nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nano OS膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nano OS膜に対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nano OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。

10

20

30

40

50

【0333】

nano OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、nano OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nano OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nano OS膜は、CAC-OS膜と比べて欠陥準位密度が高くなる。

【0334】

次に、非晶質酸化物半導体膜について説明する。

【0335】

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。

【0336】

非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。

【0337】

非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out-of-plane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。

【0338】

なお、酸化物半導体膜は、nano OS膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体(a-like OS: amorphous-like Oxide Semiconductor)膜と呼ぶ。

【0339】

a-like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。a-like OS膜は、TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なnano OS膜であれば、TEMによる観察程度の微量な電

子照射による結晶化はほとんど見られない。

【0340】

なお、a - l i k e O S 膜およびn c - O S 膜の結晶部の大きさの計測は、高分解能 TEM 像を用いて行うことができる。例えば、In Ga Zn O₄ の結晶は層状構造を有し、In - O 層の間に、Ga - Zn - O 層を 2 層有する。In Ga Zn O₄ の結晶の単位格子は、In - O 層を 3 層有し、また Ga - Zn - O 層を 6 層有する、計 9 層が c 軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009) 面の格子面間隔 (d 値ともいう。) と同程度であり、結晶構造解析からその値は 0.29 nm と求められている。そのため、高分解能 TEM 像における格子縞に着目し、格子縞の間隔が 0.28 nm 以上 0.30 nm 以下である箇所においては、それぞれの格子縞が In Ga Zn O₄ の結晶の a - b 面に対応する。10

【0341】

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a - l i k e O S 膜、微結晶酸化物半導体膜、C A A C - O S 膜のうち、二種以上を有する積層膜であってもよい。

【0342】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

(実施の形態 7)

【0343】

本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置は、表示機器、パソコンコンピュータ、記録媒体を備えた画像再生装置（代表的には D V D : D i g i t a l V e r s a t i l e D i s c 等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る撮像装置および当該撮像装置を含む半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリント複合機、現金自動預け入れ払い機（A T M）、自動販売機などが挙げられる。これら電子機器の具体例を図 40 に示す。20

【0344】

図 40 (A) は携帯型ゲーム機であり、筐体 901、筐体 902、表示部 903、表示部 904、マイク 905、スピーカー 906、操作キー 907、スタイルス 908、カメラ 909 等を有する。なお、図 40 (A) に示した携帯型ゲーム機は、2 つの表示部 903 と表示部 904 とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。カメラ 909 には本発明の一態様の撮像装置を用いることができる。30

【0345】

図 40 (B) は携帯データ端末であり、筐体 911、表示部 912、カメラ 919 等を有する。表示部 912 が有するタッチパネル機能により情報の入出力を行うことができる。カメラ 919 には本発明の一態様の撮像装置を用いることができる。

【0346】

図 40 (C) はデジタルカメラであり、筐体 921、シャッター ボタン 922、マイク 923、発光部 927、レンズ 925 等を有する。レンズ 925 の焦点となる位置には本発明の一態様の撮像装置を備えることができる。40

【0347】

図 40 (D) は腕時計型の情報端末であり、筐体 931、表示部 932、リストバンド 933、カメラ 939 等を有する。表示部 932 はタッチパネルとなっていてもよい。カメラ 939 には本発明の一態様の撮像装置を用いることができる。

【0348】

図 40 (E) はビデオカメラであり、第 1 筐体 941、第 2 筐体 942、表示部 943、操作キー 944、レンズ 945、接続部 946 等を有する。操作キー 944 およびレンズ

10

20

30

40

50

945は第1筐体941に設けられており、表示部943は第2筐体942に設けられている。そして、第1筐体941と第2筐体942とは、接続部946により接続されており、第1筐体941と第2筐体942の間の角度は、接続部946により変更が可能である。表示部943における映像を、接続部946における第1筐体941と第2筐体942との間の角度に従って切り替える構成としても良い。レンズ945の焦点となる位置には本発明の一態様の撮像装置を備えることができる。

【0349】

図40(F)は携帯電話であり、筐体951に、表示部952、マイク957、スピーカー954、カメラ959、入出力端子956、操作用のボタン955等を有する。カメラ959には本発明の一態様の撮像装置を用いることができる。

10

【0350】

なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせができる。

【符号の説明】

【0351】

| | |
|-------|--------|
| 4 0 | シリコン基板 |
| 4 1 | 絶縁層 |
| 4 1 a | 絶縁層 |
| 4 1 b | 絶縁層 |
| 4 4 | 絶縁層 |
| 5 1 | トランジスタ |
| 5 2 | トランジスタ |
| 5 3 | トランジスタ |
| 5 4 | トランジスタ |
| 5 5 | トランジスタ |
| 5 6 | トランジスタ |
| 5 7 | トランジスタ |
| 5 8 | 活性層 |
| 5 9 | 容量素子 |
| 6 0 | 光電変換素子 |
| 6 1 | 光電変換層 |
| 6 2 | 透光性導電層 |
| 6 3 | 半導体層 |
| 6 4 | 半導体層 |
| 6 5 | 半導体層 |
| 6 6 | 電極 |
| 6 6 a | 導電層 |
| 6 6 b | 導電層 |
| 6 7 | 隔壁 |
| 7 1 | 配線 |
| 7 2 | 配線 |
| 7 3 | 配線 |
| 7 4 | 配線 |
| 7 5 | 配線 |
| 7 6 | 配線 |
| 7 7 | 配線 |
| 7 7 a | 導電層 |
| 7 7 b | 導電層 |
| 7 8 | 配線 |
| 8 0 | 絶縁層 |

20

30

40



50

| | | |
|---------|---------|----|
| 8 1 | 導電体 | |
| 9 1 | 回路 | |
| 9 2 | 回路 | |
| 1 0 1 | トランジスタ | |
| 1 0 2 | トランジスタ | |
| 1 0 3 | トランジスタ | |
| 1 0 4 | トランジスタ | |
| 1 0 5 | トランジスタ | |
| 1 0 6 | トランジスタ | |
| 1 0 7 | トランジスタ | 10 |
| 1 0 8 | トランジスタ | |
| 1 0 9 | トランジスタ | |
| 1 1 0 | トランジスタ | |
| 1 1 1 | トランジスタ | |
| 1 1 2 | トランジスタ | |
| 1 1 5 | 基板 | |
| 1 2 0 | 絶縁層 | |
| 1 3 0 | 酸化物半導体層 | |
| 1 3 0 a | 酸化物半導体層 | |
| 1 3 0 b | 酸化物半導体層 | 20 |
| 1 3 0 c | 酸化物半導体層 | |
| 1 4 0 | 導電層 | |
| 1 4 1 | 導電層 | |
| 1 4 2 | 導電層 | |
| 1 5 0 | 導電層 | |
| 1 5 1 | 導電層 | |
| 1 5 2 | 導電層 | |
| 1 6 0 | 絶縁層 | |
| 1 7 0 | 導電層 | |
| 1 7 1 | 導電層 | 30 |
| 1 7 2 | 導電層 | |
| 1 7 3 | 導電層 | |
| 1 7 5 | 絶縁層 | |
| 1 8 0 | 絶縁層 | |
| 2 3 1 | 領域 | |
| 2 3 2 | 領域 | |
| 2 3 3 | 領域 | |
| 3 1 1 | 配線 | |
| 3 1 2 | 配線 | |
| 3 1 3 | 配線 | 40 |
| 3 1 4 | 配線 | |
| 3 1 5 | 配線 | |
| 3 1 6 | 配線 | |
| 3 1 7 | 配線 | |
| 3 3 1 | 領域 | |
| 3 3 2 | 領域 | |
| 3 3 3 | 領域 | |
| 3 3 4 | 領域 | |
| 3 3 5 | 領域 | |
| 5 0 1 | 信号 | 50 |



| | | |
|-------|----------|----|
| 5 0 2 | 信号 | |
| 5 0 3 | 信号 | |
| 5 0 4 | 信号 | |
| 5 0 5 | 信号 | |
| 5 0 6 | 信号 | |
| 5 0 7 | 信号 | |
| 5 0 8 | 信号 | |
| 5 0 9 | 信号 | |
| 5 1 0 | 期間 | |
| 5 1 1 | 期間 | 10 |
| 5 2 0 | 期間 | |
| 5 3 1 | 期間 | |
| 6 1 0 | 期間 | |
| 6 1 1 | 期間 | |
| 6 1 2 | 期間 | |
| 6 1 3 | 期間 | |
| 6 2 1 | 期間 | |
| 6 2 2 | 期間 | |
| 6 2 3 | 期間 | |
| 6 3 1 | 期間 | 20 |
| 7 0 1 | 信号 | |
| 7 0 2 | 信号 | |
| 7 0 3 | 信号 | |
| 7 0 4 | 信号 | |
| 7 0 5 | 信号 | |
| 9 0 1 | 筐体 | |
| 9 0 2 | 筐体 | |
| 9 0 3 | 表示部 | |
| 9 0 4 | 表示部 | |
| 9 0 5 | マイク | 30 |
| 9 0 6 | スピーカー | |
| 9 0 7 | 操作キー | |
| 9 0 8 | スタイルス | |
| 9 0 9 | カメラ | |
| 9 1 1 | 筐体 | |
| 9 1 2 | 表示部 | |
| 9 1 9 | カメラ | |
| 9 2 1 | 筐体 | |
| 9 2 2 | シャッターボタン | |
| 9 2 3 | マイク | 40 |
| 9 2 5 | レンズ | |
| 9 2 7 | 発光部 | |
| 9 3 1 | 筐体 | |
| 9 3 2 | 表示部 | |
| 9 3 3 | リストバンド | |
| 9 3 9 | カメラ | |
| 9 4 1 | 筐体 | |
| 9 4 2 | 筐体 | |
| 9 4 3 | 表示部 | |
| 9 4 4 | 操作キー | 50 |

| | |
|-----------|------------|
| 9 4 5 | レンズ |
| 9 4 6 | 接続部 |
| 9 5 1 | 筐体 |
| 9 5 2 | 表示部 |
| 9 5 4 | スピーカー |
| 9 5 5 | ボタン |
| 9 5 6 | 入出力端子 |
| 9 5 7 | マイク |
| 9 5 9 | カメラ |
| 1 1 0 0 | 層 |
| 1 2 0 0 | 層 |
| 1 3 0 0 | 層 |
| 1 4 0 0 | 層 |
| 1 5 0 0 | 層 |
| 1 6 0 0 | 層 |
| 2 5 0 0 | 絶縁層 |
| 2 5 1 0 | 遮光層 |
| 2 5 2 0 | 有機樹脂層 |
| 2 5 3 0 | カラーフィルタ |
| 2 5 3 0 a | カラーフィルタ |
| 2 5 3 0 b | カラーフィルタ |
| 2 5 3 0 c | カラーフィルタ |
| 2 5 4 0 | マイクロレンズアレイ |
| 2 5 5 0 | 光学変換層 |
| 2 5 6 0 | 絶縁層 |


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




【図10】




【図 1 1】




【図 1 2】




【図 1 3】




【図 1 4】




【図 1 5】




【図 1 6】




【図 1 7】




【図 1 8】





【図19】




【図20】





【図21】





【図22】





【図23】





【図24】




【図25】




【図26】




【図27】




【図28】





【図29】





【図30】





【図 3 1】





【図 3 2】




【図 3 3】




【図 3 4】




【図35】




【図36】





【図37】






【図38】





【図 3 9】





【図 4 0】




【図 4 1】




【図 4 2】



【図43】



【図44】



フロントページの続き

| (51) Int.CI. | F I | テーマコード(参考) |
|---------------------------|----------------|------------|
| H 0 1 L 21/8234 (2006.01) | H 0 1 L 27/06 | 1 0 2 A |
| H 0 1 L 27/06 (2006.01) | H 0 1 L 27/088 | 3 3 1 E |
| H 0 1 L 27/088 (2006.01) | H 0 1 L 27/088 | E |
| H 0 1 L 21/8238 (2006.01) | H 0 1 L 27/088 | B |
| H 0 1 L 27/092 (2006.01) | H 0 1 L 27/092 | G |

F ターム(参考) 5F048 AA01 AB03 AB04 AB10 AC01 AC03 AC04 AC10 BA01 BA10
 BA14 BA15 BA16 BA19 BA20 BB02 BB09 BB11 BB12 BB13
 BB14 BB16 BC18 BD02 BF02 BF07 BF12 BF15 BF16 BG13
 CB01 CB02 CB03 CB04 CB10 DA24
 5F110 AA01 AA06 AA07 AA09 AA30 BB03 BB04 BB10 BB11 CC01
 CC05 DD01 DD02 DD03 DD05 DD12 DD13 DD14 DD15 DD17
 EE01 EE02 EE03 EE04 EE06 EE14 EE15 EE22 EE25 EE30
 EE42 EE44 EE45 FF01 FF02 FF03 FF04 FF27 FF28 FF29
 GG01 GG02 GG06 GG07 GG12 GG13 GG14 GG15 GG16 GG17
 GG19 GG22 GG25 GG26 GG28 GG33 GG34 GG35 GG42 GG43
 GG44 HJ01 HJ02 HJ13 HJ18 HJ30 HK02 HK03 HK04 HK06
 HK21 HK32 HK33 HK34 HL02 HL03 HL04 HL11 HL12 HL22
 HL23 HL24 HM05 NN03 NN22 NN23 NN24 NN27 NN28 NN33
 NN34 NN35 NN71 NN74 NN78 QQ11 QQ19