

등록특허 10-2138534

1	(19) 대한	한민국특허청(KR)	(45)	공고일자	2020년08월11일
C		르 토 원 코 11 (101)	(11)	등록번호	10-2138534
	(12) 등	독특허중모(BI)	(24)	등록일자	2020년07월22일
(51)	) 국제특허분류(Int.	Cl.)	(73)	특허권자	
	HO4L 27/26 (2006.	01) <i>H04L 1/00</i> (2006.01)		엘지전자 주	식회사
	HO4L 5/00 (2006.0)	1)		서울특별시	영등포구 여의대로 128 (여의도동)
(52)	) CPC특허분류		(72)	발명자	
	H04L 27/2608 (201	3.01)		백종섭	
(01)	H04L 1/0041 (2013 · 츠이비도 10	.01)		서울특별시	서초구 양재대로11길 19 LG전자 특허
(21)	) 굴천민오 10- · 초이이키(그게) 001			센터	
(22)	) 술원일자(국제) 20]	15년08월25일		고우석	
	심사정구일자 201	17년08월08일		서울특별시	서초구 양재대로11길 19 LG전자 특허
(85)	) 번역문제줄일자 201	17년08월08일		센터	
(65)	) 공개번호 10-	-2017-0108035		홍성룡	
(43)	) 공개일자 20.	17년09월26일		서울특별시	서초구 양재대로11길 19 LG전자 특허
(86)	국제줄원번호 PC	Г/KR2015/008875		센터	
(87)	)국제공개번호 ₩0	2016/125968	(74)	대리인	
	국제공개일자 201	16년08월11일		특허법인(유	-한)케이비케이
(30)	) 우선권주장				
	62/112,650 2015년	102월06일 미국(US)			
	(뒷면에 계속)				
(56)	) 선행기술조사문헌				
	DVB Document A160, (DVB): Next Genera	, Digital Video Broadcasting			
	Handheld, physical (DVB-NGH)(2012 11)	l layer specification			
	ETSL TS 102 831 VI	/ 1.2.1 Digital Video			
	Broadcasting (DVB)	). Implementation guidelines			
	for a second gener	ration digital terrestrial			
	television broadca (2012.08.)*	asting system (DVB-T2)			
	KR1020090045094 A				
	*는 심사관에 의하여	여 인용된 문헌			
전체	정구항 수 : 총 8	항			심사관 : 이미현

(54)	발명의	명칭	방송	신호	송신	장치,	방송	신호	수신	장치,	방송	신호	송신	방법,	및	방송	신호	수신	방법	
------	-----	----	----	----	----	-----	----	----	----	-----	----	----	----	-----	---	----	----	----	----	--

### (57) 요 약

본 발명의 일 실시예에 따른 방송 신호 수신 장치는 방송 신호들을 수신하는 수신부, 상기 수신한 방송 신호들을 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈레이팅하는 디모듈레이터, 상기 디모듈레이팅 된 방송 신호들을 인터리빙 시퀀스를 사용하여 프리퀀시 디인터리빙하는 프리퀀시 디인터리버, 상기 디모듈레이 팅된 방송 신호들로부터 적어도 하나 이상의 신호 프레임을 파싱(parsing)하는 프레임 파서 및 상기 파싱된 적어 도 하나 이상의 신호 프레임 내의 서비스 데이터를 디코딩하는 디코더를 포함할 수 있다. (52) CPC특허분류 H04L 1/0045 (2013.01) H04L 1/0071 (2013.01) H04L 27/263 (2013.01) H04L 27/2637 (2013.01) H04L 27/265 (2013.01) H04L 5/0007 (2013.01) H04L 2001/0093 (2013.01)

(30) 우선권주장		
62/120,338	2015년02월24일	미국(US)
62/133,482	2015년03월16일	미국(US)
62/152,038	2015년04월24일	미국(US)

### 명세서

## 청구범위

### 청구항 1

방송 신호를 수신하는 단계;

상기 수신한 방송 신호를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈레이팅하는 단계;

상기 디모듈레이팅된 방송 신호를 FFT (Fast Fourier Transformation) 사이즈에 기초하여 프리퀀시 디인터리빙 하는 단계,

상기 프리퀀시 디인터리빙은 디인터리빙 시퀀스(de-interleaving sequence)에 기초하여 수행되고,

상기 디인터리빙 시퀀스는:

베이직 디인터리빙 시퀀스(basic de-interleaving sequence)를 생성하는 단계,

상기 FFT 사이즈가 32K인 경우, 상기 베이직 디인터리빙 시퀀스는 제 1 퍼뮤테이션 시퀀스에 기초하여 생성되고,

상기 FFT 사이즈가 8K 또는 16K인 경우, 상기 베이직 디인터리빙 시퀀스는 상기 제 1 퍼뮤테이션 시퀀 스와 다른 퍼뮤테이션 시퀀스에 기초하여 생성됨;

심볼 오프셋(symbol offset)을 생성하는 단계;

상기 생성된 베이직 디인터리빙 시퀀스에 상기 심볼 오프셋을 적용하는 단계; 및

상기 심볼 오프셋이 적용된 베이직 디인터리빙 시퀀스의 어드레스들(addresses)이 상기 FFT 사이즈에 따른 OFDM 심볼의 범위 내에 있는지 여부를 검사(check)하는 단계; 에 기초하여 생성되고,

상기 프리퀸시 디인터리빙은, 상기 심볼오프셋이 적용된 베이직 디인터리빙 시퀀스의 어드레스들이 상기 OFDM 심볼의 상기 범위 내에 있는 경우, 상기 생성된 디인터리빙 시퀀스를 이용하여 상기 디모듈레이팅된 방송 신호 내의 신호 프레임 내의 데이터를 디인터리빙하고,

상기 FFT 사이즈가 32K인 경우, 상기 디인터리빙 시퀀스는 두 개의 연속적인 데이터 심볼들을 포함하는 하나의 OFDM 심볼 페어에 적용되고, 상기 프리퀀시 디인터리빙은 OFDM 심볼 페어마다 다른 디인터리빙 시퀀스를 사용함;

상기 프리퀀시 디인터리빙된 방송 신호로부터 상기 신호 프레임을 파싱(parsing)하는 단계; 및

상기 신호 프레임에 포함된 서비스 데이터를 디코딩하는 단계; 를 포함하는,

방송 신호 수신 방법.

### 청구항 2

제 1 항에 있어서,

상기 FFT 사이즈가 32K인 경우, 상기 OFDM 심볼 페어는 제 1 OFDM 심볼 및 제 2 OFDM 심볼을 포함하는,

방송 신호 수신 방법.

#### 청구항 3

제 1 항에 있어서, 상기 프리퀀시 디인터리빙하는 단계는,

상기 FFT 사이즈가 8K 또는 16인 경우, 두 개의 메모리를 교대로 스위칭(switching)함으로써 상기 프리퀀시 디 인터리빙을 수행하는,

방송 신호 수신 방법.

### 청구항 4

제 1 항에 있어서,

상기 심볼 오프셋은 매 심볼 페어(pair)마다 생성되고, 상기 심볼 페어는 연속하는 2개의 심볼을 포함하는, 방송 신호 수신 방법.

### 청구항 5

방송 신호를 수신하는 수신부;

상기 수신한 방송 신호를 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈레이팅하는 디모듈 레이터;

상기 디모듈레이팅된 방송 신호를 FFT (Fast Fourier Transformation) 사이즈에 기초하여 프리퀀시 디인터리빙 하는 프리퀸시 디인터리버,

상기 프리퀀시 디인터리빙은 디인터리빙 시퀀스(de-interleaving sequence)에 기초하여 수행되고,

상기 디인터리빙 시퀀스는:

베이직 디인터리빙 시퀀스(basic de-interleaving sequence)를 생성하는 단계,

상기 FFT 사이즈가 32K인 경우, 상기 베이직 디인터리빙 시퀀스는 제 1 퍼뮤테이션 시퀀스에 기초하여 생성되고,

상기 FFT 사이즈가 8K 또는 16K인 경우, 상기 베이직 디인터리빙 시퀀스는 상기 제 1 퍼뮤테이션 시퀀 스와 다른 퍼뮤테이션 시퀀스에 기초하여 생성됨;

심볼 오프셋(symbol offset)을 생성하는 단계;

상기 생성된 베이직 디인터리빙 시퀀스에 상기 심볼 오프셋을 적용하는 단계; 및

상기 심볼 오프셋이 적용된 베이직 디인터리빙 시퀀스의 어드레스들(addresses)이 상기 FFT 사이즈에 따른 OFDM 심볼의 범위 내에 있는지 여부를 검사(check)하는 단계; 에 기초하여 생성되고,

상기 프리퀀시 디인터리버는, 상기 심볼오프셋이 적용된 베이직 디인터리빙 시퀀스의 어드레스들이 상기 OFDM 심볼의 상기 범위 내에 있는 경우, 상기 생성된 디인터리빙 시퀀스를 이용하여 상기 디모듈레이팅된 방송 신호 내의 신호 프레임 내의 데이터를 디인터리빙하고,

상기 FFT 사이즈가 32K인 경우, 상기 디인터리빙 시퀀스는 두 개의 연속적인 데이터 심볼들을 포함하는 하나의 OFDM 심볼 페어에 적용되고, 상기 프리퀀시 디인터리빙은 OFDM 심볼 페어마다 다른 디인터리빙 시퀀스를 사용함;

상기 프리퀀시 디인터리빙된 방송 신호로부터 상기 신호 프레임을 파싱(parsing)하는 프레임 파서; 및

상기 신호 프레임에 포함된 서비스 데이터를 디코딩하는 디코더; 를 포함하는,

방송 신호 수신 장치.

#### 청구항 6

제 5 항에 있어서,

상기 FFT 사이즈가 32K인 경우, 상기 OFDM 심볼 페어는 제 1 OFDM 심볼 및 제 2 OFDM 심볼을 포함하는,

방송 신호 수신 장치.

## 청구항 7

제 5 항에 있어서, 상기 프리퀀시 디인터리버는,

상기 FFT 사이즈가 8K 또는 16K인 경우, 두 개의 메모리를 교대로 스위칭(switching)함으로써 상기 프리퀸시 디 인터리빙을 수행하는, 방송 신호 수신 장치.

### 청구항 8

제 5 항에 있어서,

상기 심볼 오프셋은 매 심볼 페어(pair)마다 생성되고, 상기 심볼 페어는 연속하는 2개의 심볼을 포함하는, 방송 신호 수신 장치

### 발명의 설명

# 기 술 분 야

[0001] 본 발명은 방송 신호 송신 장치, 방송 신호 수신 장치, 및 방송 신호 송수신 방법에 관한 것이다.

### 배경기술

[0002] 아날로그 방송 신호 송신이 종료됨에 따라, 디지털 방송 신호를 송수신하기 위한 다양한 기술이 개발되고 있다. 디지털 방송 신호는 아날로그 방송 신호에 비해 더 많은 양의 비디오/오디오 데이터를 포함할 수 있고, 비디오/ 오디오 데이터뿐만 아니라 다양한 종류의 부가 데이터를 더 포함할 수 있다.

### 발명의 내용

#### 해결하려는 과제

[0003] 즉, 디지털 방송 시스템은 HD(High Definition) 이미지, 멀티채널(multi channel, 다채널) 오디오, 및 다양한 부가 서비스를 제공할 수 있다. 그러나, 디지털 방송을 위해서는, 많은 양의 데이터 전송에 대한 데이터 전송 효율, 송수신 네트워크의 견고성(robustness), 및 모바일 수신 장치를 고려한 네트워크 유연성(flexibility)이 향상되어야 한다.

#### 과제의 해결 수단

[0004] 상술한 목적 및 다른 이점을 달성하기 위해, 본 발명의 일 실시예에 따른 방송 신호 수신 방법은 방송 신호들을 수신하는 단계, 상기 수신한 방송 신호들을 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈 레이팅하는 단계, 상기 디모듈레이팅된 방송 신호들을 인터리빙 시퀸스를 사용하여 프리퀀시 디인터리빙하는 단 계, 상기 디모듈레이팅된 방송 신호들로부터 적어도 하나 이상의 신호 프레임을 파싱(parsing)하는 단계 및 상 기 파싱된 적어도 하나 이상의 신호 프레임 내의 서비스 데이터를 디코딩하는 단계를 포함할 수 있다.

### 발명의 효과

- [0005] 본 발명은 서비스 특성에 따라 데이터를 처리하여 각 서비스 또는 서비스 컴포넌트에 대한 QoS (Quality of Service)를 제어함으로써 다양한 방송 서비스를 제공할 수 있다.
- [0006] 본 발명은 동일한 RF (radio frequency) 신호 대역폭을 통해 다양한 방송 서비스를 전송함으로써 전송 유연성 (flexibility)을 달성할 수 있다.
- [0007] 본 발명은 MIMO (Multiple-Input Multiple-Output) 시스템을 이용하여 데이터 전송 효율 및 방송 신호의 송수 신 견고성(Robustness)을 향상시킬 수 있다.
- [0008] 본 발명에 따르면, 모바일 수신 장치를 사용하거나 실내 환경에 있더라도, 에러 없이 디지털 방송 신호를 수신 할 수 있는 방송 신호 송신 및 수신 방법 및 장치를 제공할 수 있다.

### 도면의 간단한 설명

[0009] 본 발명에 대해 더욱 이해하기 위해 포함되며 본 출원에 포함되고 그 일부를 구성하는 첨부된 도면은 본 발명의 원리를 설명하는 상세한 설명과 함께 본 발명의 실시예를 나타낸다.

도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.

도 2는 본 발명의 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다. 도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다. 도 4는 본 발명의 다른 일 실시예에 따른 인풋 포맷팅(Input formatting, 입력 포맷) 블록을 나타낸다. 도 5는 본 발명의 일 실시예에 따른 BICM (bit interleaved coding & modulation) 블록을 나타낸다. 도 6은 본 발명의 다른 일 실시예에 따른 BICM 블록을 나타낸다. 도 7은 본 발명의 일 실시예에 따른 프레임 빌딩(Frame Building, 프레임 생성) 블록을 나타낸다. 도 8은 본 발명의 일 실시예에 따른 OFDM (orthogonal frequency division multiplexing) 제너레이션 (generation, 생성) 블록을 나타낸다. 도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다. 도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다. 도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조를 나타낸다. 도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다. 도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다. 도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다. 도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다. 도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical, 논리) 구조를 나타낸다. 도 17은 본 발명의 일 실시예에 따른 PLS (physical layer signalling) 매핑을 나타낸다. 도 18은 본 발명의 일 실시예에 따른 EAC (emergency alert channel) 매핑을 나타낸다. 도 19는 본 발명의 일 실시예에 따른 FIC (fast information channel) 매핑을 나타낸다. 도 20은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프)의 타입을 나타낸다. 도 21은 본 발명의 일 실시예에 따른 DP(data pipe, 데이터 파이프) 매핑을 나타낸다. 도 22는 본 발명의 일 실시예에 따른 FEC (forward error correction) 구조를 나타낸다. 도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다. 도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다. 도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다. 도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다. 도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다. 도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 읽기 패턴을 나타낸다. 도 29는 본 발명의 일 실시예에 따른 각 인터리빙 어레이(array)로부터 인터리빙된 XFECBLOCK을 나타낸다. 도 30은 본 발명의 일 실시예에 따른 프리퀀시 인터리버의 동작을 나타낸 도면이다. 도 31은 본 발명의 일 실시예에 따른 프리퀸시 디인터리빙 과정을 나타낸 도면이다. 도 32는 입력 OFDM 심볼들에 대응하는 데이터들에 대한 싱글 메모리 디인터리빙을 나타낸 도면이다. 도 33은 본 발명의 일 실시예에 따른 각 메모리 뱅크 내에서 인터리빙 시퀀스의 변경 과정을 설명하는 수학식을 나타낸 도면이다. 도 34는 본 발명의 일 실시예에 따른 8K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작 을 나타낸 수학식이다. 도 35는 본 발명의 다른 실시예에 따른 8K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동

작을 나타낸 수학식이다.

도 36은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀸시 인터리버를 나타낸 도면이다.

도 37은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀸시 인터리버의 동작을 표현하는 수학식이다.

도 38은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다. 도 39는 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.

도 40은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀸시 인터리버의 비트 셔플링 및 프리퀸시 인터리버의 동작을 표현하는 수학식이다.

도 41은 본 발명의 일 실시예에 따른 16K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동 작을 나타낸 수학식이다.

도 42는 본 발명의 다른 실시예에 따른 16K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.

도 43은 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.

도 44는 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.

도 45는 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀸시 인터리버의 로지컬 (logical) 구조도를 나타낸다.

도 46은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.

도 47은 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 비트 셔플링 및 프리퀀시 인터리버의 동작을 표현하는 수학식이다.

도 48은 본 발명의 일 실시예에 따른 32K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동 작을 나타낸 수학식이다.

도 49는 본 발명의 다른 실시예에 따른 32K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.

도 50은 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.

도 51은 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.

도 52는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다.

도 53은 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀸시 인터리버를 나타낸 도면이다.

도 54는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀸시 인터리버의 비트 셔플링 및 프리퀸시 인터리버의 동작을 표현하는 수학식이다.

도 55는 본 발명의 32K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.

도 56은 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.

도 57은 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.

도 58은 각 FFT 모드에 따른 프리퀸시 인터리버의 입력 및 출력을 나타내는 수학식이다.

도 59는 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.

도 60은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.

도 61은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.

도 62는 본 발명의 일 실시예에 따른 와이어 퍼뮤테이션 테이블을 나타낸 도면이다.

도 63은 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터의 동작을 나타낸 수학식이다.

도 64는 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다. 도 65는 본 발명의 일 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다. 도 66은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다. 도 67은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀸시 인터리버의 동작을 나타내는 수학식이다. 도 68은 각 FFT 모드에 따른 프리퀸시 인터리버의 입력 및 출력을 나타내는 수학식이다. 도 69는 본 발명의 일 실시예에 따른 FFT 모드 따른 프리퀸시 인터리버의 동작을 나타내는 수학식이다. 도 70은 본 발명의 다른 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다. 도 71은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸다. 도 72는 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조를 나타낸다. 도 73은 본 발명의 일 실시예에 따른 프리앰블 심볼들의 구조를 나타낸다. 도 74는 본 발명의 일 실시예에 따른 프리앰블 심볼들에 대한 프리퀸시 인터리빙 과정을 나타낸다. 도 75는 본 발명의 다른 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다. 도 76은 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조에서의 시그널링 구조를 나타낸다. 도 77은 본 발명의 일 실시예에 따른 신호 프레임의 페이로드 데이터 구조를 나타낸다. 도 78은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정 을 나타낸다. 도 79는 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과 정을 나타낸다. 도 80은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과 정을 나타낸다. 도 81은 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.

도 82는 본 발명의 일 실시예에 따른 방송 신호 수신 방법의 플로우 차트이다.

#### 발명을 실시하기 위한 구체적인 내용

## [0010] 발명의 실시를 위한 최선의 형태

- [0011] 본 발명의 바람직한 실시예에 대해 구체적으로 설명하며, 그 예는 첨부된 도면에 나타낸다. 첨부된 도면을 참조 한 아래의 상세한 설명은 본 발명의 실시예에 따라 구현될 수 있는 실시예만을 나타내기보다는 본 발명의 바람 직한 실시예를 설명하기 위한 것이다. 다음의 상세한 설명은 본 발명에 대한 철저한 이해를 제공하기 위해 세부 사항을 포함한다. 그러나 본 발명이 이러한 세부 사항 없이 실행될 수 있다는 것은 당업자에게 자명하다.
- [0012] 본 발명에서 사용되는 대부분의 용어는 해당 분야에서 널리 사용되는 일반적인 것들에서 선택되지만, 일부 용어는 출원인에 의해 임의로 선택되며 그 의미는 필요에 따라 다음 설명에서 자세히 서술한다. 따라서 본 발명은 용어의 단순한 명칭이나 의미가 아닌 용어의 의도된 의미에 근거하여 이해되어야 한다.
- [0013] 본 발명은 차세대 방송 서비스에 대한 방송 신호 송신 및 수신 장치 및 방법을 제공한다. 본 발명의 일 실시예 에 따른 차세대 방송 서비스는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 포함한다. 본 발명 은 일 실시예에 따라 비-MIMO (non-Multiple Input Multiple Output) 또는 MIMO 방식을 통해 차세대 방송 서비 스에 대한 방송 신호를 처리할 수 있다. 본 발명의 일 실시예에 따른 비-MIMO 방식은 MISO (Multiple Input Single Output) 방식, SISO (Single Input Single Output) 방식 등을 포함할 수 있다.
- [0014] 이하에서는 설명의 편의를 위해 MISO 또는 MIMO 방식은 두 개의 안테나를 사용하지만, 본 발명은 두 개 이상의 안테나를 사용하는 시스템에 적용될 수 있다. 본 발명은 특정 용도에 요구되는 성능을 달성하면서 수신기 복잡 도를 최소화하기 위해 최적화된 세 개의 피지컬 프로파일(PHY profile) (베이스(base), 핸드헬드(handheld), 어

드벤스(advanced) 프로파일)을 정의할 수 있다. 피지컬 프로파일은 해당하는 수신기가 구현해야 하는 모든 구조 의 서브셋이다.

- [0015] 세 개의 피지컬 프로파일은 대부분의 기능 블록을 공유하지만, 특정 블록 및/또는 파라미터에서는 약간 다르다. 추후에 추가로 피지컬 프로파일이 정의될 수 있다. 시스템 발전을 위해, 퓨처 프로파일은 FEF (future extension frame)을 통해 단일 RF (radio frequency) 채널에 존재하는 프로파일과 멀티플렉싱 될 수도 있다. 각 피지컬 프로파일에 대한 자세한 내용은 후술한다.
- [0016] 1. 베이스 프로파일
- [0017] 베이스 프로파일은 주로 루프 톱(roof-top) 안테나와 연결되는 고정된 수신 장치의 주된 용도를 나타낸다. 베이 스 프로파일은 어떤 장소로 이동될 수 있지만 비교적 정지된 수신 범주에 속하는 휴대용 장치도 포함할 수 있다. 베이스 프로파일의 용도는 약간의 개선된 실행에 의해 핸드헬드 장치 또는 차량용으로 확장될 수 있지만, 이러한 사용 용도는 베이스 프로파일 수신기 동작에서는 기대되지 않는다.
- [0018] 수신의 타겟 신호 대 잡음비 범위는 대략 10 내지 20 dB인데, 이는 기존 방송 시스템(예를 들면, ATSC A/53)의 15 dB 신호 대 잡음비 수신 능력을 포함한다. 수신기 복잡도 및 소비 전력은 핸드헬드 프로파일을 사용할 배터 리로 구동되는 핸드헬드 장치에서만큼 중요하지 않다. 베이스 프로파일에 대한 중요 시스템 파라미터가 아래 표 1에 기재되어 있다.

### 표 1

LDPC 코드워드 길이	16K,64K 비트
컨스텔레이션 사이즈	4~10 bpcu (bits per channel use)
타임 디인터리빙 메모리 사이즈	≤2 <sup>19</sup> 데이터 셀
파일럿 패턴	고정 수신에 대한 파일럿 패턴
FFT 사이즈	16K, 32K points

[0019]

- [0020] 2. 핸드헬드 프로파일
- [0021] 2. 핸드헬드 프로파일
- [0022] 핸드헬드 프로파일은 배터리 전원으로 구동되는 핸드헬드 및 차량용 장치에서의 사용을 위해 설계된다. 해당 장 치는 보행자 또는 차량 속도로 이동할 수 있다. 수신기 복잡도뿐만 아니라 소비 전력은 핸드헬드 프로파일의 장 치의 구현을 위해 매우 중요하다. 핸드헬드 프로파일의 타겟 신호 대 잡음비 범위는 대략 0 내지 10 dB이지만, 더 낮은 실내 수신을 위해 의도된 경우 0 dB 아래에 달하도록 설정될 수 있다.
- [0023] 저 신호 대 잡음비 능력뿐만 아니라, 수신기 이동성에 의해 나타난 도플러 효과에 대한 복원력은 핸드헬드 프로 파일의 가장 중요한 성능 속성이다. 핸드헬드 프로파일에 대한 중요 시스템 파라미터가 아래 표 2에 기재되어 있다.

#### 표 2

LDPC 코드워드 길이	16K 时三
컨스텔레이션 사이즈	2~8 bpcu
타임 디언터리빙 메모리 사이즈	≤2 <sup>18</sup> 데이터 셀
파일럿 패턴	이동 및 실내 수신에 대한
	파일럿 패턴
FFT 사이즈	8K, 16K points

#### [0024]

- [0025] 3. 어드벤스 프로파일
- [0026] 어드벤스 프로파일은 더 큰 실행 복잡도에 대한 대가로 더 높은 채널 능력을 제공한다. 해당 프로파일은 MIMO 송신 및 수신을 사용할 것을 요구하며, UHDTV 서비스는 타겟 용도이고, 이를 위해 해당 프로파일이 특별히 설계 된다. 향상된 능력은 주어진 대역폭에서 서비스 수의 증가, 예를 들면, 다수의 SDTV 또는 HDTV 서비스를 허용하 는 데도 사용될 수 있다.

[0027] 어드벤스 프로파일의 타겟 신호 대 잡음비 범위는 대략 20 내지 30 dB이다. MIMO 전송은 초기에는 기존의 타원 분극 전송 장비를 사용하고, 추후에 전출력 교차 분극 전송으로 확장될 수 있다. 어드벤스 프로파일에 대한 중 요 시스템 파라미터가 아래 표 3에 기재되어 있다.

표 3

LDPC 코드워드 길이	16K,64K 비트
컨스텔레이션 사이즈	8~12 bpcu
타임 디인터리빙 메모리 사이즈	≤2 <sup>19</sup> 데이터 셀
파일럿 패턴	고정 수신에 대한 파일럿 패턴
FFT 사이즈	16K, 32K points

[0028]

- [0029] 이 경우, 베이스 프로파일은 지상파 방송 서비스 및 모바일 방송 서비스 모두에 대한 프로파일로 사용될 수 있 다. 즉, 베이스 프로파일은 모바일 프로파일을 포함하는 프로파일의 개념을 정의하기 위해 사용될 수 있다. 또 한, 어드벤스 프로파일은 MIMO을 갖는 베이스 프로파일에 대한 어드벤스 프로파일 및 MIMO을 갖는 핸드헬드 프 로파일에 대한 어드벤스 프로파일로 구분될 수 있다. 그리고 해당 세 프로파일은 설계자의 의도에 따라 변경될 수 있다.
- [0030] 다음의 용어 및 정의는 본 발명에 적용될 수 있다. 다음의 용어 및 정의는 설계에 따라 변경될 수 있다.
- [0031] 보조 스트림: 퓨처 익스텐션(future extension, 추후 확장) 또는 방송사나 네트워크 운영자에 의해 요구됨에 따 라 사용될 수 있는 아직 정의되지 않은 변조 및 코딩의 데이터를 전달하는 셀의 시퀀스
- [0032] 베이스 데이터 파이프(base data pipe): 서비스 시그널링 데이터를 전달하는 데이터 파이프
- [0033] 베이스밴드 프레임 (또는 BBFRAME): 하나의 FEC 인코딩 과정 (BCH 및 LDPC 인코딩)에 대한 입력을 형성하는 Kbch 비트의 집합
- [0034] 셀(cell): OFDM 전송의 하나의 캐리어에 의해 전달되는 변조값
- [0035] 코딩 블록(coded block): PLS1 데이터의 LDPC 인코딩된 블록 또는 PLS2 데이터의 LDPC 인코딩된 블록들 중 하나
- [0036] 데이터 파이프(data pipe): 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또 는 관련된 메타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널
- [0037] 데이터 파이프 유닛(DPU, data pipe unit): 데이터 셀을 프레임에서의 데이터 파이프에 할당할 수 있는 기본 유 닛
- [0038] 데이터 심볼(data symbol): 프리앰블 심볼이 아닌 프레임에서의 OFDM 심볼 (프레임 시그널링 심볼 및 프레임 엣 지(edge) 심볼은 데이터 심볼에 포함된다.)
- [0039] DP\_ID: 해당 8비트 필드는 SYSTEM\_ID에 의해 식별된 시스템 내에서 데이터 파이프를 유일하게 식별한다.
- [0040] 더미 셀(dummy cell): PLS (physical layer signalling) 시그널링, 데이터 파이프, 또는 보조 스트림을 위해 사용되지 않은 남아 있는 용량을 채우는 데 사용되는 의사 랜덤값을 전달하는 셀
- [0041] FAC (emergency alert channel, 비상 경보 채널): EAS 정보 데이터를 전달하는 프레임 중 일부
- [0042] 프레임(frame): 프리앰블로 시작해서 프레임 엣지 심볼로 종료되는 물리 계층(physical layer) 타임 슬롯
- [0043] 프레임 리피티션 유닛(frame repetition unit, 프레임 반복 단위): 슈퍼 프레임(super-frame)에서 8회 반복되 는 FEF를 포함하는 동일한 또는 다른 피지컬 프로파일에 속하는 프레임의 집합
- [0044] FIC (fast information channel, 고속 정보 채널): 서비스와 해당 베이스 데이터 파이프 사이에서의 매핑 정보 를 전달하는 프레임에서 로지컬 채널
- [0045] FECBLOCK: 데이터 파이프 데이터의 LDPC 인코딩된 비트의 집합
- [0046] FFT 사이즈: 기본 주기 T의 사이클로 표현된 액티브 심볼 주기 Ts와 동일한 특정 모드에 사용되는 명목상의 FFT 사이즈
- [0047] 프레임 시그널링 심볼(frame signaling symbol): PLS 데이터의 일부를 전달하는, FFT 사이즈, 가드 인터벌

(guard interval), 및 스캐터(scattered) 파일럿 패턴의 특정 조합에서 프레임의 시작에서 사용되는 더 높은 파 일럿 밀도를 갖는 OFDM 심볼

- [0048] 프레임 엣지 심볼(frame edge symbol): FFT 사이즈, 가드 인터벌, 및 스캐터 파일럿 패턴의 특정 조합에서 프레 임의 끝에서 사용되는 더 높은 파일럿 밀도를 갖는 OFDM 심볼
- [0049] 프레임 그룹(frame-group): 슈퍼 프레임에서 동일한 피지컬 프로파일 타입을 갖는 모든 프레임의 집합
- [0050] 퓨쳐 익스텐션 프레임(future extention frame, 추후 확장 프레임): 프리앰블로 시작하는, 추후 확장에 사용될 수 있는 슈퍼 프레임 내에서 물리 계층(physical layer) 타임 슬롯
- [0051]퓨처캐스트(futurecast) UTB 시스템: 입력이 하나 이상의 MPEG2-TS 또는 IP (Internet protocol) 또는 일반 스<br/>트림이고 출력이 RF 시그널인 제안된 물리 계층(physical layer) 방송 시스템
- [0052] 인풋 스트림(input stream, 입력 스트림): 시스템에 의해 최종 사용자에게 전달되는 서비스의 조화(ensemble)를 위한 데이터의 스트림
- [0053] 노멀(normal) 데이터 심볼: 프레임 시그널링 심볼 및 프레임 엣지 심볼을 제외한 데이터 심볼
- [0054] 피지컬 프로파일(PHY profile): 해당하는 수신기가 구현해야 하는 모든 구조의 서브셋
- [0055] PLS: PLS1 및 PLS2로 구성된 물리 계층(physical layer) 시그널링 데이터
- [0056] PLS1: PLS2를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 FSS (frame signalling symbol)로 전달되는 PLS 데이터의 첫 번째 집합
- [0057] NOTE: PLS1 데이터는 프레임 그룹의 듀레이션(duration) 동안 일정하다.
- [0058] PLS2: 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터의 두 번 째 집합
- [0059] PLS2 다이나믹(dynamic, 동적) 데이터: 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터
- [0060] PLS2 스태틱(static, 정적) 데이터: 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터
- [0061] 프리앰블 시그널링 데이터(preamble signaling data): 프리앰블 심볼에 의해 전달되고 시스템의 기본 모드를 확 인하는 데 사용되는 시그널링 데이터
- [0062] 프리앰블 심볼(preamble symbol): 기본 PLS 데이터를 전달하고 프레임의 시작에 위치하는 고정된 길이의 파일럿 심볼
- [0063] NOTE: 프리앰블 심볼은 시스템 신호, 그 타이밍, 주파수 오프셋, 및 FFT 사이즈를 검출하기 위해 고속 초기 밴 드 스캔에 주로 사용된다.
- [0064] 추후 사용(future use)을 위해 리저브드(reserved): 현재 문서에서 정의되지 않지만 추후에 정의될 수 있음
- [0065] 슈퍼 프레임(superframe): 8개의 프레임 반복 단위의 집합
- [0066] 타임 인터리빙 블록(time interleaving block, TI block): 타임 인터리버 메모리의 하나의 용도에 해당하는, 타임 인터리빙이 실행되는 셀의 집합
- [0067] 타임 인터리빙 그룹(time interleaving group, TI group): 정수, 다이나믹(dynamic, 동적)으로 변화하는 XFECBLOCK의 수로 이루어진, 특정 데이터 파이프에 대한 다이나믹(dynamic, 동적) 용량 할당이 실행되는 단위
- [0068] NOTE: 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 다수의 프레임에 매핑될 수 있다. 타임 인터리빙 그룹은 하나 이상의 타임 인터리빙 블록을 포함할 수 있다.
- [0069] 타입 1 데이터 파이프(Type 1 DP): 모든 데이터 파이프가 프레임에 TDM (time division multiplexing) 방식으 로 매핑되는 프레임의 데이터 파이프
- [0070] 타입 2 데이터 파이프(Type 2 DP): 모든 데이터 파이프가 프레임에 FDM 방식으로 매핑되는 프레임의 데이터 파 이프
- [0071] XFECBLOCK: 하나의 LDPC FECBLOCK의 모든 비트를 전달하는 N<sub>cells</sub> 셀들의 집합

- [0072] 도 1은 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치의 구조를 나타낸다.
- [0073] 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 인풋 포맷 블록 (Input Format block) (1000), BICM (bit interleaved coding & modulation) 블록(1010), 프레임 빌딩 블록 (Frame building block) (1020), OFDM (orthogonal frequency division multiplexing) 제너레이션 블록 (OFDM generation block)(1030), 및 시그널링 생성 블록(1040)을 포함할 수 있다. 방송 신호 송신 장치의 각 블록의 동작에 대해 설명한다.
- [0074] IP 스트림/패킷 및 MPEG2-TS은 주요 입력 포맷이고, 다른 스트림 타입은 일반 스트림으로 다루어진다. 이들 데 이터 입력에 추가로, 관리 정보가 입력되어 각 입력 스트림에 대한 해당 대역폭의 스케줄링 및 할당을 제어한다. 하나 또는 다수의 TS 스트림, IP 스트림 및/또는 일반 스트림 입력이 동시에 허용된다.
- [0075] 인풋 포맷 블록(1000)은 각각의 입력 스트림을 독립적인 코딩 및 변조가 적용되는 하나 또는 다수의 데이터 파 이프로 디멀티플렉싱 할 수 있다. 데이터 파이프는 견고성(robustness) 제어를 위한 기본 단위이며, 이는 QoS (Quality of Service)에 영향을 미친다. 하나 또는 다수의 서비스 또는 서비스 컴포넌트가 하나의 데이터 파이 프에 의해 전달될 수 있다. 인풋 포맷 블록(1000)의 자세한 동작은 후술한다.
- [0076] 데이터 파이프는 하나 또는 다수의 서비스 또는 서비스 컴포넌트를 전달할 수 있는 서비스 데이터 또는 관련 메 타데이터를 전달하는 물리 계층(physical layer)에서의 로지컬 채널이다.
- [0077] 또한, 데이터 파이프 유닛은 하나의 프레임에서 데이터 셀을 데이터 파이프에 할당하기 위한 기본 유닛이다.
- [0078] 인풋 포맷 블록(1000)에서, 패리티(parity) 데이터는 에러 정정을 위해 추가되고, 인코딩된 비트 스트림은 복소 수값 컨스텔레이션 심볼에 매핑된다. 해당 심볼은 해당 데이터 파이프에 사용되는 특정 인터리빙 깊이에 걸쳐 인터리빙 된다. 어드벤스 프로파일에 있어서, BICM 블록(1010)에서 MIMO 인코딩이 실행되고 추가 데이터 경로가 MIMO 전송을 위해 출력에 추가된다. BICM 블록(1010)의 자세한 동작은 후술한다.
- [0079] 프레임 빌딩 블록(1020)은 하나의 프레임 내에서 입력 데이터 파이프의 데이터 셀을 OFDM 실볼로 매핑할 수 있다. 매핑 후, 주파수 영역 다이버시티를 위해, 특히 주파수 선택적 페이딩 채널을 방지하기 위해 주파수 인터리 빙이 이용된다. 프레임 빌딩 블록(1020)의 자세한 동작은 후술한다.
- [0080] 프리앰블을 각 프레임의 시작에 삽입한 후, OFDM 제너레이션 블록(1030)은 사이클릭 프리픽스(cyclic prefix)을 가드 인터벌로 갖는 기존의 OFDM 변조를 적용할 수 있다. 안테나 스페이스 다이버시티를 위해, 분산된 (distributed) MISO 방식이 송신기에 걸쳐 적용된다. 또한, PAPR (peak-to-average power ratio) 방식이 시간 영역에서 실행된다. 유연한 네트워크 방식을 위해, 해당 제안은 다양한 FFT 사이즈, 가드 인터벌 길이, 해당 파 일럿 패턴의 집합을 제공한다. OFDM 제너레이션 블록(1030)의 자세한 동작은 후술한다.
- [0081] 시그널링 생성 블록(1040)은 각 기능 블록의 동작에 사용되는 물리 계층(physical layer) 시그널링 정보를 생성 할 수 있다. 해당 시그널링 정보는 또한 관심 있는 서비스가 수신기 측에서 적절히 복구되도록 전송된다. 시그 널링 생성 블록(1040)의 자세한 동작은 후술한다.
- [0082] 도 2, 3, 4는 본 발명의 실시예에 따른 인풋 포맷 블록(1000)을 나타낸다. 각 도면에 대해 설명한다.
- [0083] 도 2는 본 발명의 일 실시예에 따른 인풋 포맷 블록을 나타낸다. 도 2는 입력 신호가 단일 입력 스트림(single input stream)일 때의 인풋 포맷 블록을 나타낸다.
- [0084] 도 2에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
- [0085] 물리 계층(physical layer)으로의 입력은 하나 또는 다수의 데이터 스트림으로 구성될 수 있다. 각각의 데이터 스트림은 하나의 데이터 파이프에 의해 전달된다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈은 입력되 는 데이터 스트림을 BBF (baseband frame)의 데이터 필드로 슬라이스한다. 해당 시스템은 세 가지 종류의 입력 데이터 스트림, 즉 MPEG2-TS, IP, GS (generic stream)을 지원한다. MPEG2-TS는 첫 번째 바이트가 동기 바이트 (0x47)인 고정된 길이(188 바이트)의 패킷을 특징으로 한다. IP 스트림은 IP 패킷 헤더 내에서 시그널링 되는 가변 길이 IP 데이터그램 패킷으로 구성된다. 해당 시스템은 IP 스트림에 대해 IPv4와 IPv6을 모두 지원한다. GS는 캡슐화 패킷 헤더 내에서 시그널링되는 가변 길이 패킷 또는 일정 길이 패킷으로 구성될 수 있다.
- [0086] (a)는 신호 데이터 파이프에 대한 모드 어댑테이션(mode adaptaion, 모드 적응) 블록(2000) 및 스트림 어댑테이 션(stream adaptation, 스트림 적응)(2010)을 나타내고, (b)는 PLS 데이터를 생성 및 처리하기 위한 PLS 생성

블록(2020) 및 PLS 스크램블러(2030)를 나타낸다. 각 블록의 동작에 대해 설명한다.

- [0087] 입력 스트림 스플리터는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디오 등) 스트림으로 분할한다. 모드 어댑테이션(mode adaptaion, 모드 적응) 모듈(2010)은 CRC 인코더, BB (baseband) 프레임 슬라이서, 및 BB 프레임 헤더 삽입 블록으로 구성된다.
- [0088] CRC 인코더는 유저 패킷 (user packet, UP)레벨에서의 에러 검출을 위한 세 종류의 CRC 인코딩, 즉 CRC-8, CRC-16, CRC-32를 제공한다. 산출된 CRC 바이트는 UP 뒤에 첨부된다. CRC-8은 TS 스트림에 사용되고, CRC-32는 IP 스트림에 사용된다. GS 스트림이 CRC 인코딩을 제공하지 않으면, 제안된 CRC 인코딩이 적용되어야 한다.
- [0089] BB 프레임 슬라이서는 입력을 내부 로지컬 비트 포맷에 매핑한다. 첫 번째 수신 비트는 MSB라고 정의한다. BB 프레임 슬라이서는 가용 데이터 필드 용량과 동일한 수의 입력 비트를 할당한다. BBF 페이로드와 동일한 수의 입력 비트를 할당하기 위해, UP 스트림이 BBF의 데이터 필드에 맞게 슬라이스된다.
- [0090] BB 프레임 헤더 삽입 블록은 2바이트의 고정된 길이의 BBF 헤더를 BB 프레임의 앞에 삽입할 수 있다. BBF 헤더 는 STUFFI (1비트), SYNCD (13비트), 및 RFU (2비트)로 구성된다. 고정된 2바이트 BBF 헤더뿐만 아니라, BBF는 2바이트 BBF 헤더 끝에 확장 필드(1 또는 3바이트)를 가질 수 있다.
- [0091] 스트림 어댑테이션(stream adaptation, 스트림 적응)(2010)은 스터핑(stuffing) 삽입 블록 및 BB 스크램블러로 구성된다. 스터핑 삽입 블록은 스터핑 필드를 BB 프레임의 페이로드에 삽입할 수 있다. 스트림 어댑테이션 (stream adaptation, 스트림 적응)에 대한 입력 데이터가 BB 프레임을 채우기에 충분하면, STUFFI는 0으로 설정 되고, BBF는 스터핑 필드를 갖지 않는다. 그렇지 않으면, STUFFI는 1로 설정되고, 스터핑 필드는 BBF 헤더 직후 에 삽입된다. 스터핑 필드는 2바이트의 스터핑 필드 헤더 및 가변 사이즈의 스터핑 데이터를 포함한다.
- [0092] BB 스크램블러는 에너지 분산을 위해 완전한 BBF를 스크램블링한다. 스크램블링 시퀀스는 BBF와 동기화된다. 스 크램블링 시퀀스는 피드백 시프트 레지스터에 의해 생성된다.
- [0093] PLS 생성 블록(2020)은 PLS 데이터를 생성할 수 있다. PLS는 수신기에서 피지컬 레이어(physical layer) 데이터 파이프에 접속할 수 있는 수단을 제공한다. PLS 데이터는 PLS1 데이터 및 PLS2 데이터로 구성된다.
- [0094] PLS1 데이터는 PLS2 데이터를 디코딩하는 데 필요한 파라미터뿐만 아니라 시스템에 관한 기본 정보를 전달하는 고정된 사이즈, 코딩, 변조를 갖는 프레임에서 FSS로 전달되는 PLS 데이터의 첫 번째 집합이다. PLS1 데이터는 PLS2 데이터의 수신 및 디코딩을 가능하게 하는 데 요구되는 파라미터를 포함하는 기본 송신 파라미터를 제공한 다. 또한, PLS1 데이터는 프레임 그룹의 듀레이션 동안 일정하다.
- [0095] PLS2 데이터는 데이터 파이프 및 시스템에 관한 더욱 상세한 PLS 데이터를 전달하는 FSS로 전송되는 PLS 데이터 의 두 번째 집합이다. PLS2는 수신기가 원하는 데이터 파이프를 디코딩하는 데 충분한 정보를 제공하는 파라미 터를 포함한다. PLS2 시그널링은 PLS2 스태틱(static, 정적) 데이터(PLS2-STAT 데이터) 및 PLS2 다이나믹 (dynamic, 동적) 데이터(PLS2-DYN 데이터)의 두 종류의 파라미터로 더 구성된다. PLS2 스태틱(static, 정적) 데이터는 프레임 그룹의 듀레이션 동안 스태틱(static, 정적)인 PLS2 데이터이고, PLS2 다이나믹(dynamic, 동적) 데이터는 프레임마다 다이나믹(dynamic, 동적)으로 변화하는 PLS2 데이터이다.
- [0096] PLS 데이터에 대한 자세한 내용은 후술한다.
- [0097] PLS 스크램블러(2030)는 에너지 분산을 위해 생성된 PLS 데이터를 스크램블링 할 수 있다.
- [0098] 전술한 블록은 생략될 수도 있고 유사 또는 동일 기능을 갖는 블록에 의해 대체될 수도 있다.
- [0099] 도 3은 본 발명의 다른 일 실시예에 따른 인풋 포맷 블록을 나타낸다.
- [0100] 도 3에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
- [0101] 도 3은 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블 록의 모드 어댑테이션(mode adaptaion, 모드 적응) 블록을 나타낸다.
- [0102] 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 처리하기 위한 인풋 포맷 블록의 모드 어댑테이 션(mode adaptaion, 모드 적응) 블록은 다수 입력 스트림을 독립적으로 처리할 수 있다.
- [0103]도 3을 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑<br/>테이션(mode adaptaion, 모드 적응) 블록은 인풋 스트림 스플리터 (input stream splitter) (3000), 인풋 스트<br/>림 싱크로나이저 (input stream synchronizer) (3010), 컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블

록(3020), 널 패킷 딜리션 블록 (null packet deletion block) (3030), 헤더 컴프레션 블록 (header compression block) (3040), CRC 인코더 (CRC encoder) (3050), BB 프레임 슬라이서(BB frame slicer) (3060), 및 BB 헤더 삽입 블록 (BB header insertion block) (3070)을 포함할 수 있다. 모드 어댑테이션(mode adaptaion, 모드 적응) 블록의 각 블록에 대해 설명한다.

- [0104] CRC 인코더(3050), BB 프레임 슬라이서(3060), 및 BB 헤더 삽입 블록(3070)의 동작은 도 2를 참조하여 설명한 CRC 인코더, BB 프레임 슬라이서, 및 BB 헤더 삽입 블록의 동작에 해당하므로, 그 설명은 생략한다.
- [0105] 인풋 스트림 스플리터(3000)는 입력된 TS, IP, GS 스트림을 다수의 서비스 또는 서비스 컴포넌트(오디오, 비디 오 등) 스트림으로 분할한다.
- [0106] 인풋 스트림 싱크로나이저(3010)는 ISSY라 불릴 수 있다. ISSY는 어떠한 입력 데이터 포맷에 대해서도 CBR (constant bit rate) 및 일정한 종단간 전송(end-to-end transmission) 지연을 보장하는 적합한 수단을 제공할 수 있다. ISSY는 TS를 전달하는 다수의 데이터 파이프의 경우에 항상 이용되고, GS 스트림을 전달하는 다수의 데이터 파이프에 선택적으로 이용된다.
- [0107] 컴펜세이팅 딜레이(compensatin delay, 보상 지연) 블록(3020)은 수신기에서 추가로 메모리를 필요로 하지 않고 TS 패킷 재결합 메커니즘을 허용하기 위해 ISSY 정보의 삽입에 뒤따르는 분할된 TS 패킷 스트림을 지연시킬 수 있다.
- [0108] 널 패킷 딜리션 블록(3030)은 TS 입력 스트림 경우에만 사용된다. 일부 TS 입력 스트림 또는 분할된 TS 스트림 은 VBR (variable bit-rate) 서비스를 CBR TS 스트림에 수용하기 위해 존재하는 많은 수의 널 패킷을 가질 수 있다. 이 경우, 불필요한 전송 오버헤드를 피하기 위해, 널 패킷은 확인되어 전송되지 않을 수 있다. 수신기에 서, 제거된 널 패킷은 전송에 삽입된 DNP(deleted null-packet, 삭제된 널 패킷) 카운터를 참조하여 원래 존재 했던 정확한 장소에 재삽입될 수 있어, CBR이 보장되고 타임 스탬프(PCR) 갱신의 필요가 없어진다.
- [0109] 헤더 컴프레션 블록(3040)은 TS 또는 IP 입력 스트림에 대한 전송 효율을 증가시키기 위해 패킷 헤더 압축을 제 공할 수 있다. 수신기는 헤더의 특정 부분에 대한 선험적인(a priori) 정보를 가질 수 있기 때문에, 이 알려진 정보(known information)는 송신기에서 삭제될 수 있다.
- [0110] TS에 대해, 수신기는 동기 바이트 구성(0x47) 및 패킷 길이(188 바이트)에 관한 선험적인 정보를 가질 수 있다. 입력된 TS가 하나의 PID만을 갖는 콘텐트를 전달하면, 즉, 하나의 서비스 컴포넌트(비디오, 오디오 등) 또는 서 비스 서브 컴포넌트(SVC 베이스 레이어, SVC 인헨스먼트 레이어, MVC 베이스 뷰, 또는 MVC 의존 뷰)에 대해서만, TS 패킷 헤더 압축이 TS에 (선택적으로) 적용될 수 있다. TS 패킷 헤더 압축은 입력 스트림이 IP 스 트림인 경우 선택적으로 사용된다. 상기 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있 다.
- [0111] 도 4는 본 발명의 다른 실시예에 따른 인풋 포맷 블록을 나타낸다.
- [0112] 도 4에 도시된 인풋 포맷 블록은 도 1을 참조하여 설명한 인풋 포맷 블록(1000)의 일 실시예에 해당한다.
- [0113] 도 4는 입력 신호가 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)에 해당하는 경우 인풋 포맷 블 록의 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록을 나타낸다.
- [0114] 도 4를 참조하면, 멀티 인풋 스트림(multi input stream, 다수의 입력 스트림)을 각각 처리하기 위한 모드 어댑 데이션(mode adaptaion, 모드 적응) 블록은 스케줄러(4000), 1-프레임 딜레이(delay) 블록(4010), 스터핑 삽입 블록(4020), 인 밴드(In-band) 시그널링 블록(4030), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)를 포함할 수 있다. 스트림 어댑테이션(stream adaptation, 스트림 적응) 블록의 각 블록에 대 해 설명한다.
- [0115] 스터핑 삽입 블록(4020), BB 프레임 스크램블러(4040), PLS 생성 블록(4050), PLS 스크램블러(4060)의 동작은 도 2를 참조하여 설명한 스터핑 삽입 블록, BB 스크램블러, PLS 생성 블록, PLS 스크램블러(4060)의 동작에 해 당하므로 그 설명은 생략한다.
- [0116] 스케줄러(4000)는 각 데이터 파이프의 FECBLOCK의 양으로부터 전체 프레임에 걸쳐 전체의 셀 할당을 결정할 수 있다. PLS, EAC 및 FIC에 대한 할당을 포함해서, 스케줄러는 프레임의 FSS의 PLS 셀 또는 인 밴드(In-band) 시 그널링으로 전송되는 PLS2-DYN 데이터의 값을 생성한다. FECBLOCK, EAC, FIC에 대한 상세한 내용은 후술한다.
- [0117] 1-프레임 딜레이(delay) 블록(4010)은 다음 프레임에 관한 스케줄링 정보가 데이터 파이프에 삽입될 인 밴드

(In-band) 시그널링 정보에 관한 현 프레임을 통해 전송될 수 있도록 입력 데이터를 하나의 전송 프레임만큼 지 연시킬 수 있다.

- [0118] 인 밴드(In-band) 시그널링 블록(4030)은 PLS2 데이터의 지연되지 않은 부분을 프레임의 데이터 파이프에 삽입 할 수 있다.
- [0119] 전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
- [0120] 도 5는 본 발명의 일 실시예에 따른 BICM 블록을 나타낸다.
- [0121] 도 5에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
- [0122] 전술한 바와 같이, 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 지상파 방송 서비스, 모바일 방송 서비스, UHDTV 서비스 등을 제공할 수 있다.
- [0123] QoS가 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치에 의해 제공되는 서비스의 특성에 의존하므로, 각각의 서비스에 해당하는 데이터는 서로 다른 방식을 통해 처리되어야 한다. 따라서, 본 발명의 일 실시예에 따른 BICM 블록은 SISO, MISO, MIMO 방식을 각각의 데이터 경로에 해당하는 데이터 파이프 에 독립적으로 적용함으로써 각데이터 파이프를 독립적으로 처리할 수 있다. 결과적으로, 본 발명의 일 실시예 에 따른 차세대 방송 서비스에 대한 방송 신호 송신 장치는 각각의 데이터 파이프를 통해 전송되는 각 서비스 또는 서비스 컴포넌트에 대한 QoS를 조절할 수 있다.
- [0124] (a)는 베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록을 나타내고, (b)는 어드벤스 프로파일 의 BICM 블록을 나타낸다.
- [0125] 베이스 프로파일 및 핸드헬드 프로파일에 의해 공유되는 BICM 블록 및 어드벤스 프로파일의 BICM 블록은 각각의 데이터 파이프를 처리하기 위한 복수의 처리 블록을 포함할 수 있다.
- [0126] 베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록 및 어드벤스 프로파일에 대한 BICM 블록의 각각의 처 리 블록에 대해 설명한다.
- [0127] 베이스 프로파일 및 핸드헬드 프로파일에 대한 BICM 블록의 처리 블록(5000)은 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(mapper)(5030), SSD (signal space diversity) 인코딩 블록(5040), 타임 인터리버(5050)를 포함할 수 있다.
- [0128] 데이터 FEC 인코더(5010)는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입 력 BBF에 FEC 인코딩을 실행한다. 외부 코딩(BCH)은 선택적인 코딩 방법이다. 데이터 FEC 인코더(5010)의 구체 적인 동작에 대해서는 후술한다.
- [0129] 비트 인터리버(5020)는 효율적으로 실현 가능한 구조를 제공하면서 데이터 FEC 인코더(5010)의 출력을 인터리빙 하여 LDPC 코드 및 변조 방식의 조합으로 최적화된 성능을 달성할 수 있다. 비트 인터리버(5020)의 구체적인 동 작에 대해서는 후술한다.
- [0130] 컨스텔레이션 매퍼(5030)는 QPSK, QAM-16, 불균일 QAM (NUQ-64, NUQ-256, NUQ-1024) 또는 불균일 컨스텔레이션 (NUC-16, NUC-64, NUC-256, NUC-1024)을 이용해서 베이스 및 핸드헬드 프로파일에서 비트 인터리버(5020)로부 터의 각각의 셀 워드를 변조하거나 어드벤스 프로파일에서 셀 워드 디멀티플렉서(5010-1)로부터의 셀 워드를 변 조하여 파워가 정규화된 컨스텔레이션 포인트 e<sub>1</sub>을 제공할 수 있다. 해당 컨스텔레이션 매핑은 데이터 파이프에 대해서만 적용된다. NUQ가 임의의 형태를 갖는 반면, QAM-16 및 NUQ는 정사각형 모양을 갖는 것이 관찰된다. 각 각의 컨스텔레이션이 90도의 배수만큼 회전되면, 회전된 컨스텔레이션은 원래의 것과 정확히 겹쳐진다. 회전 대 칭 특성으로 인해 실수 및 허수 컴포넌트의 용량 및 평균 파워가 서로 동일해진다. NUQ 및 NUC는 모두 각 코드 레이트(code rate)에 대해 특별히 정의되고, 사용되는 특정 하나는 PLS2 데이터에 보관된 파라미터 DP\_MOD에 의 해 시그널링 된다.
- [0131] SSD 인코딩 블록(5040)은 2차원, 3차원, 4차원에서 셀을 프리코딩하여, 어려운 페이딩 조건에서 수신 견고성 (robustness)을 증가시킬 수 있다.
- [0132] 타임 인터리버(5050)는 데이터 파이프 레벨에서 동작할 수 있다. 타임 인터리빙의 파라미터는 각각의 데이터 파 이프에 대해 다르게 설정될 수 있다. 타임 인터리버(5050)의 구체적인 동작에 관해서는 후술한다.
- [0133] 어드벤스 프로파일에 대한 BICM 블록의 처리 블록(5000-1)은 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션

매퍼, 및 타임 인터리버를 포함할 수 있다.

- [0134] 단, 처리 블록(5000-1)은 셀 워드 디멀티플렉서(5010-1) 및 MIMO 인코딩 블록(5020-1)을 더 포함한다는 점에서 처리 블록(5000)과 구별된다.
- [0135] 또한, 처리 블록(5000-1)에서의 데이터 FEC 인코더, 비트 인터리버, 컨스텔레이션 매퍼, 타임 인터리버의 동작 은 전술한 데이터 FEC 인코더(5010), 비트 인터리버(5020), 컨스텔레이션 매퍼(5030), 타임 인터리버(5050)의 동작에 해당하므로, 그 설명은 생략한다.
- [0136] 셀 워드 디멀티플렉서(5010-1)는 어드벤스 프로파일의 데이터 파이프가 MIMO 처리를 위해 단일 셀 워드 스트림 을 이중 셀 워드 스트림으로 분리하는 데 사용된다. 셀 워드 디멀티플렉서(5010-1)의 구체적인 동작에 관해서는 후술한다.
- [0137] MIMO 인코딩 블록(5020-1)은 MIMO 인코딩 방식을 이용해서 셀 워드 디멀티플렉서(5010-1)의 출력을 처리할 수 있다. MIMO 인코딩 방식은 방송 신호 송신을 위해 최적화되었다. MIMO 기술은 용량 증가를 얻기 위한 유망한 방식이지만, 채널 특성에 의존한다. 특별히 방송에 대해서, 서로 다른 신호 전파 특성으로 인한 두 안테나 사이의 수신 신호 파워 차이 또는 채널의 강한 LOS 컴포넌트는 MIMO로부터 용량 이득을 얻는 것을 어렵게 한다. 제안된 MIMO 인코딩 방식은 MIMO 출력 신호 중 하나의 위상 랜덤화 및 회전 기반 프리코딩을 이용하여 이 문제를 극복 한다.
- [0138] MIMO 인코딩은 송신기 및 수신기 모두에서 적어도 두 개의 안테나를 필요로 하는 2x2 MIMO 시스템을 위해 의도 된다. 두 개의 MIMO 인코딩 모드는 본 제안인 FR-SM (full-rate spatial multiplexing) 및 FRFD-SM (full-rate full-diversity spatial multiplexing)에서 정의된다. FR-SM 인코딩은 수신기 측에서의 비교적 작은 복잡도 증 가로 용량 증가를 제공하는 반면, FRFD-SM 인코딩은 수신기 측에서의 큰 복잡도 증가로 용량 증가 및 추가적인 다이버시티 이득을 제공한다. 제안된 MIMO 인코딩 방식은 안테나 극성 배치를 제한하지 않는다.
- [0139] MIMO 처리는 어드벤스 프로파일 프레임에 요구되는데, 이는 어드벤스 프로파일 프레임에서의 모든 데이터 파이 프가 MIMO 인코더에 의해 처리된다는 것을 의미한다. MIMO 처리는 데이터 파이프 레벨에서 적용된다. 컨스텔레 이션 매퍼 출력의 페어(pair, 쌍)인 NUQ (e<sub>1,i</sub> 및 e<sub>2,i</sub>)는 MIMO 인코더의 입력으로 공급된다. MIMO 인코더 출력 페어(pair, 쌍)(g1,i 및 g2,i)은 각각의 송신 안테나의 동일한 캐리어 k 및 OFDM 심볼 1에 의해 전송된다.
- [0140] 전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
- [0141] 도 6은 본 발명의 다른 실시예에 따른 BICM 블록을 나타낸다.
- [0142] 도 6에 도시된 BICM 블록은 도 1을 참조하여 설명한 BICM 블록(1010)의 일 실시예에 해당한다.
- [0143] 도 6은 PLS, EAC, 및 FIC의 보호를 위한 BICM 블록을 나타낸다. EAC는 EAS 정보 데이터를 전달하는 프레임의 일 부이고, FIC는 서비스와 해당하는 베이스 데이터 파이프 사이에서 매핑 정보를 전달하는 프레임에서의 로지컬 채널이다. EAC 및 FIC에 대한 상세한 설명은 후술한다.
- [0144] 도 6을 참조하면, PLS, EAC, 및 FIC의 보호를 위한 BICM 블록은 PLS FEC 인코더(6000), 비트 인터리버(6010), 및 컨스텔레이션 매퍼(6020)를 포함할 수 있다.
- [0145] 또한, PLS FEC 인코더(6000)는 스크램블러, BCH 인코딩/제로 삽입 블록, LDPC 인코딩 블록, 및 LDPC 패리티 펑 처링(puncturing) 블록을 포함할 수 있다. BICM 블록의 각 블록에 대해 설명한다.
- [0146] PLS FEC 인코더(6000)는 스크램블링된 PLS 1/2 데이터, EAC 및 FIC 섹션을 인코딩할 수 있다.
- [0147] 스크램블러는 BCH 인코딩 및 쇼트닝(shortening) 및 평처링된 LDPC 인코딩 전에 PLS1 데이터 및 PLS2 데이터를 스크램블링 할 수 있다.
- [0148] BCH 인코딩/제로 삽입 블록은 PLS 보호를 위한 쇼트닝된 BCH 코드를 이용하여 스크램블링된 PLS 1/2 데이터에 외부 인코딩을 수행하고, BCH 인코딩 후에 제로 비트를 삽입할 수 있다. PLS1 데이터에 대해서만, 제로 삽입의 출력 비트가 LDPC 인코딩 전에 퍼뮤테이션(permutation) 될 수 있다.
- [0149] LDPC 인코딩 블록은 LDPC 코드를 이용하여 BCH 인코딩/제로 삽입 블록의 출력을 인코딩할 수 있다. 완전한 코딩 블록을 생성하기 위해, C<sub>1dpc</sub> 및 패리티 비트 P<sub>1dpc</sub>는 각각의 제로가 삽입된 PLS 정보 블록 I<sub>1dpc</sub>로부터 조직적으로 인코딩되고, 그 뒤에 첨부된다.

## 수학식 1

[0150] 
$$C_{ldpc} = [I_{ldpc} P_{ldpc}] = [i_{0}, i_{1}, \dots, i_{K_{ldpc}-1}, p_{0}, p_{1}, \dots, p_{N_{ldpc}-K_{ldpc}-1}]$$

[0151] PLS1 및 PLS2에 대한 LDPC 코드 파라미터는 다음의 표 4와 같다.

표 4

시그 널링 타입	$\mathbf{K}_{\mathrm{sig}}$	$\mathbf{K}_{ ext{bch}}$	Nbch_parity	$K_{idpc}$ (=N <sub>bch</sub> )	Nidpe	Nidpc_parity	코트 레이트 (code rate)	Qldpc
PLS1	342	1020		1080	4320	3240	1/4	36
PLS2	<1021 >1020	2100	60	2160	7200	5040	3/10	56

[0152]

- [0153] LDPC 패리티 평처링 블록은 PLS1 데이터 및 PLS2 데이터에 대해 평처링을 수행할 수 있다.
- [0154] 쇼트닝이 PLS1 데이터 보호에 적용되면, 일부 LDPC 패리티 비트는 LDPC 인코딩 후에 평처링된다. 또한, PLS2 데 이터 보호를 위해, PLS2의 LDPC 패리티 비트가 LDPC 인코딩 후에 평처링된다. 이들 평처링된 비트는 전송되지 않는다.
- [0155] 비트 인터리버(6010)는 각각의 쇼트닝 및 펑처링된 PLS1 데이터 및 PLS2 데이터를 인터리빙할 수 있다.
- [0156] 컨스텔레이션 매퍼(6020)는 비트 인터리빙된 PLS1 데이터 및 PLS2 데이터를 컨스텔레이션에 매핑할 수 있다.
- [0157] 전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
- [0158] 도 7은 본 발명의 일 실시예에 따른 프레임 빌딩 블록(frame building block)을 나타낸다.
- [0159] 도 7에 도시한 프레임 빌딩 블록은 도 1을 참조하여 설명한 프레임 빌딩 블록(1020)의 일 실시예에 해당한다.
- [0160] 도 7을 참조하면, 프레임 빌딩 블록은 딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000), 셀 매퍼 (cell mapper) (7010), 및 프리퀀시 인터리버 (frequency interleaver) (7020)를 포함할 수 있다. 프레임 빌딩 블록의 각 블록에 관해 설명한다.
- [0161] 딜레이 컴펜세이션(delay compensation, 지연보상) 블록(7000)은 데이터 파이프와 해당하는 PLS 데이터 사이의 타이밍을 조절하여 송신기 측에서 데이터 파이프와 해당하는 PLS 데이터 간의 동시성(co-time)을 보장할 수 있 다. 인풋 포맷 블록 및 BICM 블록으로 인한 데이터 파이프의 지연을 다룸으로써 PLS 데이터는 데이터 파이프만 큼 지연된다. BICM 블록의 지연은 주로 타임 인터리버(5050)로 인한 것이다. 인 밴드(In-band) 시그널링 데이터 는 다음 타임 인터리빙 그룹의 정보를 시그널링될 데이터 파이프보다 하나의 프레임 앞서 전달되도록 할 수 있 다. 딜레이 컴펜세이션(delay compensation, 지연보상) 블록은 그에 맞추어 인 밴드(In-band) 시그널링 데이터 를 지연시킨다.
- [0162] 셀 매퍼(7010)는 PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀을 프레임 내에서 OFDM 심볼의 액티브 (active) 캐리어에 매핑할 수 있다. 셀 매퍼(7010)의 기본 기능은 각각의 데이터 파이프, PLS 셀, 및 EAC/FIC 셀에 대한 타임 인터리빙에 의해 생성된 데이터 셀을, 존재한다면, 하나의 프레임 내에서 각각의 OFDM 심볼에 해당하는 액티브(active) OFDM 셀의 어레이에 매핑하는 것이다. (PSI(program specific information)/SI와 같 은) 서비스 시그널링 데이터는 개별적으로 수집되어 데이터 파이프에 의해 보내질 수 있다. 셀 매퍼는 프레임 구조의 구성 및 스케줄러에 의해 생성된 다이나믹 인포메이션(dynamic information, 동적 정보)에 따라 동작한 다. 프레임에 관한 자세한 내용은 후술한다.
- [0163] 주파수 인터리버(7020)는 셀 매퍼(7010)로부터 의해 수신된 데이터 셀을 랜덤하게 인터리빙하여 주파수 다이버 시티를 제공할 수 있다. 또한, 주파수 인터리버(7020)는 단일 프레임에서 최대의 인터리빙 이득을 얻기 위해 다 른 인터리빙 시드(seed) 순서를 이용하여 두 개의 순차적인 OFDM 심볼로 구성된 OFDM 심볼 페어(pair, 쌍)에서 동작할 수 있다.

- [0164] 전술한 블록은 생략되거나 유사 또는 동일 기능을 갖는 블록으로 대체될 수 있다.
- [0165] 도 8은 본 발명의 일 실시예에 따른 OFDM 제너레이션 블록을 나타낸다.
- [0166] 도 8에 도시된 OFDM 제너레이션 블록은 도 1을 참조하여 설명한 OFDM 제너레이션 블록(1030)의 일 실시예에 해 당한다.
- [0167] OFDM 제너레이션 블록은 프레임 빌딩 블록에 의해 생성된 셀에 의해 OFDM 캐리어를 변조하고, 파일럿을 삽입하고, 전송을 위한 시간 영역 신호를 생성한다. 또한, 해당 블록은 순차적으로 가드 인터벌을 삽입하고, PAPR 감 소 처리를 적용하여 최종 RF 신호를 생성한다.
- [0168] 도 8을 참조하면, OFDM 제너레이션 블록은 파일럿 및 리저브드 톤 삽입 블록 (pilot and revserved tone insertion block) (8000), 2D-eSFN (single frequency network) 인코딩 블록(8010), IFFT (inverse fast Fourier transform) 블록(8020), PAPR 감소 블록(8030), 가드 인터벌 삽입 블록 (guard interval insertion block)(8040), 프리앰블 삽입 블록 (preamble insertion block)(8050), 기타 시스템 삽입 블록(8060), 및 DAC 블록(8070)을 포함할 수 있다. OFDM 제너레이션 블록의 각 블록에 대해 설명한다.
- [0169] 파일럿 및 리저브드 톤 삽입 블록(8000)은 파일럿 및 리저브드 톤을 삽입할 수 있다.
- [0170] OFDM 심볼 내의 다양한 셀은 수신기에서 선험적으로 알려진 전송된 값을 갖는 파일럿으로 알려진 참조 정보로 변조된다. 파일럿 셀의 정보는 분산 파일럿, 연속 파일럿, 엣지 파일럿, FSS (frame signalling symbol) 파일럿, 및 FES (frame edge symbol) 파일럿으로 구성된다. 각 파일럿은 파일럿 타입 및 파일럿 패턴에 따라 특 정 증가 파워 레벨에서 전송된다. 파일럿 정보의 값은 주어진 심볼에서 하나가 각각의 전송 캐리어에 대한 것인 일련의 값들에 해당하는 참조 시퀀스에서 유도된다. 파일럿은 프레임 동기화, 주파수 동기화, 시간 동기화, 채 널 추정, 전송 모드 식별을 위해 사용될 수 있고, 또한 위상 잡음을 추적하기 위해 사용될 수 있다.
- [0171] 참조 시퀀스로부터 취한 참조 정보는 프레임의 프리앰블, FSS 및 FES를 제외한 모든 심볼에서 분산 파일럿 셀에 서 전송된다. 연속 파일럿은 프레임의 모든 심볼에 삽입된다. 연속 파일럿의 수 및 위치는 FFT 사이즈 및 분산 파일럿 패턴에 모두 의존한다. 엣지 캐리어들은 프리앰블 심볼을 제외한 모든 심볼 내의 엣지 파일럿들과 동일 하다. 엣지 캐리어들은 스펙트럼의 엣지까지 주파수 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입 된다. FSS 파일럿들은 FSS에 삽입되고, FES 파일럿들은 FES에 삽입된다. FSS 파일럿들 및 FES 파일럿들은 프레 임의 엣지까지 시간 인터폴레이션(interpolation, 보간)을 허용하기 위해 삽입된다.
- [0172] 본 발명의 일 실시예에 따른 시스템은 매우 견고한 전송 모드를 지원하기 위해 분산 MISO 방식이 선택적으로 사용되는 SFN을 지원한다. 2D-eSFN은 다수의 송신 안테나를 사용하는 분산 MISO 방식으로서, 각 안테나는 SFN 네 트워크에서 각각 다른 송신기에 위치할 수 있다.
- [0173] 2D-eSFN 인코딩 블록(8010)은 SFN 구성에서 시간 및 주파수 다이버시티를 생성하기 위해 2D-eSFN 처리를 하여 다수의 송신기로부터 전송된 신호의 위상을 왜곡시킬 수 있다. 따라서, 장시간 동안의 낮은 평면 페이딩 또는 깊은 페이딩으로 인한 버스트 오류가 경감될 수 있다.
- [0174] IFFT 블록(8020)은 OFDM 변조 방식을 이용하여 2D-eSFN 인코딩 블록(8010)으로부터의 출력을 변조할 수 있다. 파일럿 (또는 리저브드 톤)으로 지정되지 않은 데이터 심볼에서의 모든 셀은 주파수 인터리버로부터의 데이터 셀 중 하나를 전달한다. 셀들은 OFDM 캐리어에 매핑된다.
- [0175] PAPR 감소 블록(8030)은 시간 영역에서 다양한 PAPR 감소 알고리즘을 이용하여 입력 신호에 PAPR 감소를 실행한 다.
- [0176] 가드 인터벌 삽입블록(8040)은 가드 인터벌을 삽입할 수 있고, 프리앰블 삽입 블록(8050)은 신호 앞에 프리앰블 을 삽입할 수 있다. 프리앰블의 구조에 대한 자세한 내용은 후술한다.
- [0177] 기타 시스템 삽입 블록(8060)은 방송 서비스를 제공하는 둘 이상의 서로 다른 방송 송신/수신 시스템의 데이터 가 동일한 RF 신호 대역에서 동시에 전송될 수 있도록 시간 영역에서 복수의 방송 송신/수신 시스템의 신호를 멀티플렉싱 할 수 있다. 이 경우, 둘 이상의 서로 다른 방송 송신/수신 시스템은 서로 다른 방송 서비스를 제공하는 시스템을 말한다. 서로 다른 방송 서비스는 지상과 방송 서비스, 모바일 방송 서비스 등을 의미할 수 있다. 각각의 방송 서비스에 관련된 데이터는 서로 다른 프레임을 통해 전송될 수 있다.
- [0178] DAC 블록(8070)은 입력된 디지털 신호를 아날로그 신호로 변환하여 출력할 수 있다. DAC 블록(8070)으로부터 출 력된 신호는 물리 계층 프로파일에 따라 다수의 출력 안테나를 통해 전송될 수 있다. 본 발명의 일 실시예에 따

른 송신 안테나는 수직 또는 수평 극성을 가질 수 있다.

- [0179] 전술한 블록은 설계에 따라 생략되거나 유사 또는 동일한 기능을 갖는 블록으로 대체될 수 있다.
- [0180] 도 9는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치의 구조를 나타낸다.
- [0181] 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 도 1을 참조하여 설명한 차세대 방송 서비스에 대한 방송 신호 송신 장치에 대응할 수 있다.
- [0182] 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 수신 장치는 동기 및 복조 모듈 (synchronization & demodulation module) (9000), 프레임 파싱 모듈 (frame parsing module) (9010), 디매핑 및 디코딩 모듈 (demapping & decoding module) (9020), 출력 프로세서 (output processor) (9030), 및 시그널 링 디코딩 모듈 (signaling decoding module) (9040)을 포함할 수 있다. 방송 신호 수신 장치의 각 모듈의 동 작에 대해 설명한다.
- [0183] 동기 및 복조 모듈(9000)은 m개의 수신 안테나를 통해 입력 신호를 수신하고, 방송 신호 수신 장치에 해당하는 시스템에 대해 신호 검출 및 동기화를 실행하고, 방송 신호 송신 장치에 의해 실행되는 절차의 역과정에 해당하 는 복조를 실행할 수 있다.
- [0184] 프레임 파싱 모듈(9010)은 입력 신호 프레임을 파싱하고, 사용자에 의해 선택된 서비스가 전송되는 데이터를 추출할 수 있다. 방송 신호 송신 장치가 인터리빙을 실행하면, 프레임 파싱 모듈(9010)은 인터리빙의 역과정에 해당하는 디인터리빙을 실행할 수 있다. 이 경우, 추출되어야 하는 신호 및 데이터의 위치가 시그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 획득되어, 방송 신호 송신 장치에 의해 생성된 스케줄링 정보가 복원될 수 있다.
- [0185] 디매핑 및 디코딩 모듈(9020)은 입력 신호를 비트 영역 데이터로 변환한 후, 필요에 따라 비트 영역 데이터들을 디인터리빙할 수 있다. 디매핑 및 디코딩 모듈(9020)은 전송 효율을 위해 적용된 매핑에 대한 디매핑을 실행하 고, 디코딩을 통해 전송 채널에서 발생한 에러를 정정할 수 있다. 이 경우, 디매핑 및 디코딩 모듈(9020)은 시 그널링 디코딩 모듈(9040)로부터 출력된 데이터를 디코딩함으로써 디매핑 및 디코딩을 위해 필요한 전송 파라미 터를 획득할 수 있다.
- [0186] 출력 프로세서(9030)는 전송 효율을 향상시키기 위해 방송 신호 송신 장치에 의해 적용되는 다양한 압축/신호 처리 절차의 역과정을 실행할 수 있다. 이 경우, 출력 프로세서(9030)는 시그널링 디코딩 모듈(9040)로부터 출 력된 데이터에서 필요한 제어 정보를 획득할 수 있다. 출력 프로세서(8300)의 출력은 방송 신호 송신 장치에 입 력되는 신호에 해당하고, MPEG-TS, IP 스트림 (v4 또는 v6) 및 GS일 수 있다.
- [0187] 시그널링 디코딩 모듈(9040)은 동기 및 복조 모듈(9000)에 의해 복조된 신호로부터 PLS 정보를 획득할 수 있다. 전술한 바와 같이, 프레임 파싱 모듈(9010), 디매핑 및 디코딩 모듈(9200), 출력 프로세서(9300)는 시그널링 디 코딩 모듈(9040)로부터 출력된 데이터를 이용하여 그 기능을 실행할 수 있다.
- [0188] 도 10은 본 발명의 일 실시예에 따른 프레임 구조를 나타낸다.
- [0189] 도 10은 프레임 타임의 구성예 및 슈퍼 프레임에서의 FRU (frame repetition unit, 프레임 반복 단위)를 나타낸 다. (a)는 본 발명의 일 실시예에 따른 슈퍼 프레임을 나타내고, (b)는 본 발명의 일 실시예에 따른 FRU를 나타 내고, (c)는 FRU에서의 다양한 피지컬 프로파일(PHY profile)의 프레임을 나타내고, (d)는 프레임의 구조를 나 타낸다.
- [0190] 슈퍼 프레임은 8개의 FRU로 구성될 수 있다. FRU는 프레임의 TDM에 대한 기본 멀티플렉싱 단위이고, 슈퍼 프레 임에서 8회 반복된다.
- [0191] FRU에서 각 프레임은 피지컬 프로파일(베이스, 핸드헬드, 어드벤스 프로파일) 중 하나 또는 FEF에 속한다. FRU 에서 프레임의 최대 허용수는 4이고, 주어진 피지컬 프로파일은 FRU에서 0회 내지 4회 중 어느 횟수만큼 나타날 수 있다(예를 들면, 베이스, 베이스, 핸드헬드, 어드벤스). 피지컬 프로파일 정의는 필요시 프리앰블에서의 PHY\_PROFILE의 리저브드 값을 이용하여 확장될 수 있다.
- [0192] FEF 부분은 포함된다면 FRU의 끝에 삽입된다. FEF가 FRU에 포함되는 경우, FEF의 최대수는 슈퍼 프레임에서 8이다. FEF 부분들이 서로 인접할 것이 권장되지 않는다.
- [0193] 하나의 프레임은 다수의 OFDM 심볼 및 프리앰블로 더 분리된다. (d)에 도시한 바와 같이, 프레임은 프리앰블,

하나 이상의 FSS, 노멀 데이터 심볼, FES를 포함한다.

- [0194] 프리앰블은 고속 퓨처캐스트 UTB 시스템 신호 검출을 가능하게 하고, 신호의 효율적인 송신 및 수신을 위한 기 본 전송 파라미터의 집합을 제공하는 특별한 심볼이다. 프리앰블에 대한 자세한 내용은 후술한다.
- [0195] FSS의 주된 목적은 PLS 데이터를 전달하는 것이다. 고속 동기화 및 채널 추정을 위해, 이에 따른 PLS 데이터의 고속 디코딩을 위해, FSS는 노멀 데이터 심볼보다 고밀도의 파일럿 패턴을 갖는다. FES는 FSS와 완전히 동일한 파일럿을 갖는데, 이는 FES에 바로 앞서는 심볼에 대해 외삽(extrapolation) 없이 FES 내에서의 주파수만의 인 터폴레이션(interpolation, 보간) 및 시간적 보간(temporal interpolation)을 가능하게 한다.
- [0196] 도 11은 본 발명의 일 실시예에 따른 프레임의 시그널링 계층 구조(signaling hierarchy structure) 를 나타낸 다.
- [0197] 도 11은 시그널링 계층 구조를 나타내는데, 이는 세 개의 주요 부분인 프리앰블 시그널링 데이터(11000), PLS1 데이터(11010), 및 PLS2 데이터(11020)로 분할된다. 매 프레임마다 프리앰블 신호에 의해 전달되는 프리앰블의 목적은 프레임의 기본 전송 파라미터 및 전송 타입을 나타내는 것이다. PLS1은 수신기가 관심 있는 데이터 파이 프에 접속하기 위한 파라미터를 포함하는 PLS2 데이터에 접속하여 디코딩할 수 있게 한다. PLS2는 매 프레임마 다 전달되고, 두 개의 주요 부분인 PLS2-STAT 데이터와 PLS2-DYN 데이터로 분할된다. PLS2 데이터의 스태틱 (static, 정적) 및 다이나믹(dynamic, 동적) 부분에는 필요시 패딩이 뒤따른다.
- [0198] 도 12는 본 발명의 일 실시예에 따른 프리앰블 시그널링 데이터를 나타낸다.
- [0199] 프리앰블 시그널링 데이터는 수신기가 프레임 구조 내에서 PLS 데이터에 접속하고 데이터 파이프를 추적할 수 있게 하기 위해 필요한 21비트의 정보를 전달한다. 프리앰블 시그널링 데이터에 대한 자세한 내용은 다음과 같 다.
- [0200] PHY\_PROFILE: 해당 3비트 필드는 현 프레임의 피지컬 프로파일 타입을 나타낸다. 서로 다른 피지컬 프로파일 타입의 매핑은 아래 표 5에 주어진다.

#### 표 5

011~110	리저브드
010	어드벤스 프로파일
001	핸드헬드 프로파일
000	베이스 프로파일
값	피지컬 프로파일

[0201]

[0202] FFT\_SIZE: 해당 2비트 필드는 아래 표 6에서 설명한 바와 같이 프레임 그룹 내에서 현 프레임의 FFT 사이즈를 나타낸다.

표 6

Value	FFT 사이즈
00	8K FFT
01	16K FFT
10	32K FFT
11	리저브드

[0203]

[0204] GI\_FRACTION: 해당 3비트 필드는 아래 표 7에서 설명한 바와 같이 현 슈퍼 프레임에서의 가드 인터벌 일부 (fraction) 값을 나타낸다.

값	GI_FRACTION	
000	1/5	
001	1/10	
010	1/20	
011	1/40	
100	1/80	
101	1/160	
110~111	리저브드	

[0205]

- [0206] EAC\_FLAG: 해당 1비트 필드는 EAC가 현 프레임에 제공되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, EAS 가 현 프레임에 제공된다. 해당 필드가 0으로 설정되면, EAS가 현 프레임에서 전달되지 않는다. 해당 필드는 슈 퍼 프레임 내에서 다이나믹(dynamic, 동적)으로 전환될 수 있다.
- [0207] PILOT\_MODE: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 파일럿 모드가 모바일 모드인지 또는 고 정 모드인지 여부를 나타낸다. 해당 필드가 0으로 설정되면, 모바일 파일럿 모드가 사용된다. 해당 필드가 1로 설정되면, 고정 파일럿 모드가 사용된다.
- [0208] PAPR\_FLAG: 해당 1비트 필드는 현 프레임 그룹에서 현 프레임에 대해 PAPR 감소가 사용되는지 여부를 나타낸다. 해당 필드가 1로 설정되면, 톤 예약(tone reservation)이 PAPR 감소를 위해 사용된다. 해당 필드가 0으로 설정 되면, PAPR 감소가 사용되지 않는다.
- [0209] FRU\_CONFIGURE: 해당 3비트 필드는 현 슈퍼 프레임에서 존재하는 FRU의 피지컬 프로파일 타입 구성을 나타낸다. 현 슈퍼 프레임에서 모든 프리앰블에서의 해당 필드에서, 현 슈퍼 프레임에서 전달되는 모든 프로파일 타입이 식별된다. 해당 3비트 필드는 아래 표 8에 나타낸 바와 같이 각각의 프로파일에 대해 다르게 정의된다.

	퀴런트(current) PHY_PROFILE = '000' (베이 스)	켜런트(current) PHY_PROFILE = '001' (핸드헬 드)	커런트(current) PHY_PROFILE = '010' (어드벤 스)	커런트(current) PHY_PROFILE = '111'(FEF)
FRU_CONFIGURE	베이스 프로파 일만 존재	핸드헬드 프로 파일만 존재	어드벤스 프로 파일만 존재	FEF만 존재
FRU_CONFIGURE = 1XX	핸드헬드 프로 파일 존재	베이스 프로파 일 존재	비이스 프로파 일 존재	베이스 프로파 일 존재
FRU_CONFIGURE = X1X	어드벤스 프로 파일 존재	어드벤스 프로 파일 존재	핸드헬드 프로 파일 존재	핸드헬드 프로 파일 존재
FRU_CONFIGURE	FEF 존재	FEF 존재	FEF 존재	어드벤스 프로 파일 존재

#### *₩ 8*

[0210]

- [0211] RESERVED: 해당 7비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0212] 도 13은 본 발명의 일 실시예에 따른 PLS1 데이터를 나타낸다.
- [0213] PLS1 데이터는 PLS2의 수신 및 디코딩을 가능하게 하기 위해 필요한 파라미터를 포함한 기본 전송 파라미터를 제공한다. 전술한 바와 같이, PLS1 데이터는 하나의 프레임 그룹의 전체 듀레이션 동안 변화하지 않는다. PLS1 데이터의 시그널링 필드의 구체적인 정의는 다음과 같다.
- [0214] PREAMBLE\_DATA: 해당 20비트 필드는 EAC\_FLAG를 제외한 프리앰블 시그널링 데이터의 카피이다.
- [0215] NUM\_FRAME\_FRU: 해당 2비트 필드는 FRU당 프레임 수를 나타낸다.
- [0216] PAYLOAD\_TYPE: 해당 3비트 필드는 프레임 그룹에서 전달되는 페이로드 데이터의 포맷을 나타낸다. PAYLOAD\_TYPE 은 표 9에 나타낸 바와 같이 시그널링 된다.

값	페이로드 타입
1XX	TS가 전송됨
X1X	IP 스트림이 전송됨
XX1	GS가 전송됨

[0217]

- [0218] NUM\_FSS: 해당 2비트 필드는 현 프레임에서 FSS의 수를 나타낸다.
- [0219] SYSTEM\_VERSION: 해당 8비트 필드는 전송되는 신호 포맷의 버전을 나타낸다. SYSTEM\_VERSION은 주 버전 및 부 버전의 두 개의 4비트 필드로 분리된다.
- [0220] 주 버전: SYSTEM\_VERSION 필드의 MSB인 4비트는 주 버전 정보를 나타낸다. 주 버전 필드에서의 변화는 호환이 불가능한 변화를 나타낸다. 디폴트 값은 0000이다. 해당 표준에서 서술된 버전에 대해, 값이 0000으로 설정된다.
- [0221] 부 버전: SYSTEM\_VERSION 필드의 LSB인 4비트는 부 버전 정보를 나타낸다. 부 버전 필드에서의 변화는 호환이 가능하다.
- [0222] CELL\_ID: 이는 ATSC 네트워크에서 지리적 셀을 유일하게 식별하는 16비트 필드이다. ATSC 셀 커버리지는 퓨처캐 스트 UTB 시스템당 사용되는 주파수 수에 따라 하나 이상의 주파수로 구성될 수 있다. CELL\_ID의 값이 알려지지 않거나 특정되지 않으면, 해당 필드는 0으로 설정된다.
- [0223] NETWORK\_ID: 이는 현 ATSC 네트워크를 유일하게 식별하는 16비트 필드이다.
- [0224] SYSTEM\_ID: 해당 16비트 필드는 ATSC 네트워크 내에서 퓨처캐스트 UTB 시스템을 유일하게 식별한다. 퓨처캐스트 UTB 시스템은 입력이 하나 이상의 입력 스트림(TS, IP, GS)이고 출력이 RF 신호인 지상과 방송 시스템이다. 퓨 처캐스트 UTB 시스템은 존재한다면 FEF 및 하나 이상의 피지컬 프로파일을 전달한다. 동일한 퓨처캐스트 UTB 시 스템은 서로 다른 입력 스트림을 전달하고 서로 다른 지리적 영역에서 서로 다른 RF를 사용할 수 있어, 로컬 서 비스 삽입을 허용한다. 프레임 구조 및 스케줄링은 하나의 장소에서 제어되고, 퓨처캐스트 UTB 시스템 내에서 모든 전송에 대해 동일하다. 하나 이상의 퓨처캐스트 UTB 시스템은 모두 동일한 피지컬 구조 및 구성을 갖는다 는 동일한 SYSTEM\_ID 의미를 가질 수 있다.
- [0225] 다음의 루프(loop)는 각 프레임 타입의 길이 및 FRU 구성을 나타내는 FRU\_PHY\_PROFILE, FRU\_FRAME\_LENGTH, FRU\_GI\_FRACTION, RESERVED로 구성된다. 루프(loop) 사이즈는 FRU 내에서 4개의 피지컬 프로파일(FEF 포함)이 시그널링되도록 고정된다. NUM\_FRAME\_FRU가 4보다 작으면, 사용되지 않는 필드는 제로로 채워진다.
- [0226] FRU\_PHY\_PROFILE: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임(i는 루프(loop) 인덱스)의 피지컬 프로파 일 타입을 나타낸다. 해당 필드는 표 8에 나타낸 것과 동일한 시그널링 포맷을 사용한다.
- [0227] FRU\_FRAME\_LENGTH: 해당 2비트 필드는 관련된 FRU의 (i+1)번째 프레임의 길이를 나타낸다. FRU\_GI\_FRACTION와 함께 FRU\_FRAME\_LENGTH를 사용하면, 프레임 듀레이션의 정확한 값이 얻어질 수 있다.
- [0228] FRU\_GI\_FRACTION: 해당 3비트 필드는 관련된 FRU의 (i+1)번째 프레임의 가드 인터벌 일부 값을 나타낸다. FRU\_GI\_FRACTION은 표 7에 따라 시그널링 된다.
- [0229] RESERVED: 해당 4비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0230] 다음의 필드는 PLS2 데이터를 디코딩하기 위한 파라미터를 제공한다.
- [0231] PLS2\_FEC\_TYPE: 해당 2비트 필드는 PLS2 보호에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다. LDPC 코드에 대한 자세한 내용은 후술한다.

콘텐트	PLS2 FEC 타입
00	4K-1/4 및 7K-3/10 LDPC 코드
$01 \sim 11$	리저브트(reserved)

[0232]

[0233] PLS2\_MOD: 해당 3비트 필드는 PLS2에 의해 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.

#### 표 11

값	PLS2_MODE
000	BPSK
001	QPSK
010	QAM-16
011	NUQ-64
100~111	리저브트(reserved)

[0234]

- [0235] PLS2\_SIZE\_CELL: 해당 15비트 필드는 현 프레임 그룹에서 전달되는 PLS2에 대한 모든 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 C<sub>total\_partial\_block</sub>를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0236] PLS2\_STAT\_SIZE\_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해 당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0237] PLS2\_DYN\_SIZE\_BIT: 해당 14비트 필드는 현 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0238] PLS2\_REP\_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
- [0239] PLS2\_REP\_SIZE\_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 현 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 부분 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 C<sub>total\_partial\_block</sub>를 나타낸다. 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다, 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0240] PLS2\_NEXT\_FEC\_TYPE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 FEC 타입 을 나타낸다. FEC 타입은 표 10에 따라 시그널링 된다.
- [0241] PLS2\_NEXT\_MOD: 해당 3비트 필드는 다음 프레임 그룹의 매 프레임에서 전달되는 PLS2에 사용되는 변조 타입을 나타낸다. 변조 타입은 표 11에 따라 시그널링 된다.
- [0242] PLS2\_NEXT\_REP\_FLAG: 해당 1비트 플래그는 PLS2 반복 모드가 다음 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설정되면, PLS2 반복 모드는 활성화된다. 해당 필드의 값이 0으로 설정되면, PLS2 반복 모드는 비활성화된다.
- [0243] PLS2\_NEXT\_REP\_SIZE\_CELL: 해당 15비트 필드는 PLS2 반복이 사용되는 경우 다음 프레임 그룹의 매 프레임마다 전달되는 PLS2에 대한 전체 코딩 블록의 사이즈(QAM 셀의 수로 특정됨)인 C<sub>total\_full\_block</sub>를 나타낸다. 다음 프레임 그룹에서 반복이 사용되지 않는 경우, 해당 필드의 값은 0과 동일하다. 해당 값은 현 프레임 그룹의 전체 듀레 이션 동안 일정하다.
- [0244] PLS2\_NEXT\_REP\_STAT\_SIZE\_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-STAT의 사이즈를 비트수로 나타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
- [0245] PLS2\_NEXT\_REP\_DYN\_SIZE\_BIT: 해당 14비트 필드는 다음 프레임 그룹에 대한 PLS2-DYN의 사이즈를 비트수로 나 타낸다. 해당 값은 현 프레임 그룹에서 일정하다.
- [0246] PLS2\_AP\_MODE: 해당 2비트 필드는 현 프레임 그룹에서 PLS2에 대해 추가 패리티가 제공되는지 여부를 나타낸다.

해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 아래의 표 12는 해당 필드의 값을 제공한다. 해당 필드의 값이 00으로 설정되면, 현 프레임 그룹에서 추가 패리티가 PLS2에 대해 사용되지 않는다.

표 12

값	PLS2-AP 모드
00	추가 패리티가 제공되지 않음
01	AP1 모드
10~11	리저브드(reserved)

[0247]

- [0248] PLS2\_AP\_SIZE\_CELL: 해당 15비트 필드는 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0249] PLS2\_NEXT\_AP\_MODE: 해당 2비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2 시그널링에 대해 추가 패리티가 제공되는지 여부를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다. 표 12는 해당 필드의 값을 정의한다.`
- [0250] PLS2\_NEXT\_AP\_SIZE\_CELL: 해당 15비트 필드는 다음 프레임 그룹의 매 프레임마다 PLS2의 추가 패리티 비트의 사이즈(QAM 셀의 수로 특정됨)를 나타낸다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0251] RESERVED: 해당 32비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0252] CRC\_32: 전체 PLS1 시그널링에 적용되는 32비트 에러 검출 코드
- [0253] 도 14는 본 발명의 일 실시예에 따른 PLS2 데이터를 나타낸다.
- [0254] 도 14는 PLS2 데이터의 PLS2-STAT 데이터를 나타낸다. PLS2-STAT 데이터는 프레임 그룹 내에서 동일한 반면, PLS2-DYN 데이터는 현 프레임에 대해 특정한 정보를 제공한다.
- [0255] PLS2-STAT 데이터의 필드에 대해 다음에 구체적으로 설명한다.
- [0256] FIC\_FLAG: 해당 1비트 필드는 FIC가 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값이 1로 설 정되면, FIC는 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, FIC는 현 프레임에서 전달되지 않는 다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0257] AUX\_FLAG: 해당 1비트 필드는 보조 스트림이 현 프레임 그룹에서 사용되는지 여부를 나타낸다. 해당 필드의 값 이 1로 설정되면, 보조 스트림은 현 프레임에서 제공된다. 해당 필드의 값이 0으로 설정되면, 보조 프레임은 현 프레임에서 전달되지 않는다. 해당 값은 현 프레임 그룹의 전체 듀레이션 동안 일정하다.
- [0258] NUM\_DP: 해당 6비트 필드는 현 프레임 내에서 전달되는 데이터 파이프의 수를 나타낸다. 해당 필드의 값은 1에 서 64 사이이고, 데이터 파이프의 수는 NUM\_DP+1이다.
- [0259] DP\_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 유일하게 식별한다.
- [0260] DP\_TYPE: 해당 3비트 필드는 데이터 파이프의 타입을 나타낸다. 이는 아래의 표 13에 따라 시그널링 된다.

표 13

값	데이터 파이프 타입
000	타입 1 데이터 파이프
001	타입 2 데이터 파이프
010~111	리저브드(reserved)

[0261]

- [0262] DP\_GROUP\_ID: 해당 8비트 필드는 현 데이터 파이프가 관련되어 있는 데이터 파이프 그룹을 식별한다. 이는 수신 기가 동일한 DP\_GROUP\_ID를 갖게 되는 특정 서비스와 관련되어 있는 서비스 컴포넌트의 데이터 파이프에 접속하 는 데 사용될 수 있다.
- [0263] BASE\_DP\_ID: 해당 6비트 필드는 관리 계층에서 사용되는 (PSI/SI와 같은) 서비스 시그널링 데이터를 전달하는 데이터 파이프를 나타낸다. BASE\_DP\_ID에 의해 나타내는 데이터 파이프는 서비스 데이터와 함께 서비스 시그널

링 데이터를 전달하는 노멀 데이터 파이프이거나, 서비스 시그널링 데이터만을 전달하는 전용 데이터 파이프일 수 있다.

[0264] DP\_FEC\_TYPE: 해당 2비트 필드는 관련된 데이터 파이프에 의해 사용되는 FEC 타입을 나타낸다. FEC 타입은 아래 의 표 14에 따라 시그널링 된다.

### 표 14

값	FEC_TYPE
00	16K LDPC
01	64K LDPC
$10 \sim 11$	리저브트(reserved)

[0265]

[0266] DP\_COD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 코드 레이트(code rate)을 나타낸다. 코드 레이트(code rate)은 아래의 표 15에 따라 시그널링 된다.

표 15

값	코드 레이트(code rate)
0000	5/15
0001	6/15
0010	7/15
0011	8/15
0100	9/15
0101	10/15
0110	11/15
0111	12/15
1000	13/15
$1001 \sim$	키거버트(record)
1111	er or == (reserved)

[0267]

[0268] DP\_MOD: 해당 4비트 필드는 관련된 데이터 파이프에 의해 사용되는 변조를 나타낸다. 변조는 아래의 표 16에 따 라 시그널링 된다.

#### 표 16

값	변조
0000	QPSK
0001	QAM-16
0010	NUQ-64
0011	NUQ-256
0100	NUQ-1024
0101	NUC-16
0110	NUC-64
0111	NUC-256
1000	NUC-1024
1001~1111	리저브드(reserved)

[0269]

- [0270] DP\_SSD\_FLAG: 해당 1비트 필드는 SSD 모드가 관련된 데이터 파이프에서 사용되는지 여부를 나타낸다. 해당 필드 의 값이 1로 설정되면, SSD는 사용된다. 해당 필드의 값이 0으로 설정되면, SSD는 사용되지 않는다.
- [0271] 다음의 필드는 PHY\_PROFILE가 어드벤스 프로파일을 나타내는 010과 동일할 때에만 나타난다.
- [0272] DP\_MIMO: 해당 3비트 필드는 어떤 타입의 MIMO 인코딩 처리가 관련된 데이터 파이프에 적용되는지 나타낸다. MIMO 인코딩 처리의 타입은 아래의 표 17에 따라 시그널링 된다.

# 표 17

값	MIMO 인코딩
000	FR-SM
001	FRFD-SM
010~111	리저브드(reserved)

[0273]

- [0274] DP\_TI\_TYPE: 해당 1비트 필드는 타임 인터리빙의 타입을 나타낸다. 0의 값은 하나의 타임 인터리빙 그룹이 하나 의 프레임에 해당하고 하나 이상의 타임 인터리빙 블록을 포함하는 것을 나타낸다. 1의 값은 하나의 타임 인터 리빙 그룹이 하나보다 많은 프레임으로 전달되고 하나의 타임 인터리빙 블록만을 포함하는 것을 나타낸다.
- [0275] DP\_TI\_LENGTH: 해당 2비트 필드(허용된 값은 1, 2, 4, 8뿐이다)의 사용은 다음과 같은 DP\_TI\_TYPE 필드 내에서 설정되는 값에 의해 결정된다.
- [0276] DP\_TI\_TYPE의 값이 1로 설정되면, 해당 필드는 각각의 타임 인터리빙 그룹이 매핑되는 프레임의 수인 P<sub>I</sub>를 나타 내고, 타임 인터리빙 그룹당 하나의 타임 인터리빙 블록이 존재한다 (N<sub>TI</sub>=1). 해당 2비트 필드로 허용되는 P<sub>I</sub>의 값은 아래의 표 18에 정의된다.
- [0277] DP\_TI\_TYPE의 값이 0으로 설정되면, 해당 필드는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 N<sub>TI</sub>를 나타내고, 프레임당 하나의 타임 인터리빙 그룹이 존재한다 (P<sub>I</sub>=1). 해당 2비트 필드로 허용되는 P<sub>I</sub>의 값은 아래 의 표 18에 정의된다.

2비트 필드	$\mathbf{P}_{\mathbf{I}}$	NTI
00	1	1
01	2	2
10	4	3
11	8	4

[0278]

- [0279] DP\_FRAME\_INTERVAL: 해당 2비트 필드는 관련된 데이터 파이프에 대한 프레임 그룹 내에서 프레임 간격(I<sub>JUM</sub>)을 나타내고, 허용된 값은 1, 2, 4, 8 (해당하는 2비트 필드는 각각 00, 01, 10, 11)이다. 프레임 그룹의 모든 프 레임에 나타나지 않는 데이터 파이프에 대해, 해당 필드의 값은 순차적인 프레임 사이의 간격과 동일하다. 예를 들면, 데이터 파이프가 1, 5, 9, 13 등의 프레임에 나타나면, 해당 필드의 값은 4로 설정된다. 모든 프레임에 나타나는 데이터 파이프에 대해, 해당 필드의 값은 1로 설정된다.
- [0280] DP\_TI\_BYPASS: 해당 1비트 필드는 타임 인터리버(5050)의 가용성을 결정한다. 데이터 파이프에 대해 타임 인터 리빙이 사용되지 않으면, 해당 필드 값은 1로 설정된다. 반면, 타임 인터리빙이 사용되면, 해당 필드 값은 0으 로 설정된다.
- [0281] DP\_FIRST\_FRAME\_IDX: 해당 5비트 필드는 현 데이터 파이프가 발생하는 슈퍼 프레임의 첫 번째 프레임의 인덱스 를 나타낸다. DP\_FIRST\_FRAME\_IDX의 값은 0에서 31 사이다.
- [0282] DP\_NUM\_BLOCK\_MAX: 해당 10비트 필드는 해당 데이터 파이프에 대한 DP\_NUM\_BLOCKS의 최대값을 나타낸다. 해당 필드의 값은 DP\_NUM\_BLOCKS와 동일한 범위를 갖는다.
- [0283] DP\_PAYLOAD\_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드 데이터의 타입을 나타낸 다. DP\_PAYLOAD\_TYPE은 아래의 표 19에 따라 시그널링 된다.

표 19

값	페이로드 타입
00	TS.
01	IP
10	GS
11	리저브드(reserved)

#### [0284]

[0285] DP\_INBAND\_MODE: 해당 2비트 필드는 현 데이터 파이프가 인 밴드(In-band) 시그널링 정보를 전달하는지 여부를 나타낸다. 인 밴드(In-band) 시그널링 타입은 아래의 표 20에 따라 시그널링 된다.

값	인 밴드 모드(In-band mode)
00	인 밴드(In-band) 시그널링이
	전달되지 않음
01	INBAND-PLS만 전달됨
10	INBAND-ISSY만 전달됨
11	INBAND-PLS 및 INBAND-ISSY가
	전달됨

[0286]

[0287] DP\_PROTOCOL\_TYPE: 해당 2비트 필드는 주어진 데이터 파이프에 의해 전달되는 페이로드의 프로토콜 타입을 나타 낸다. 페이로드의 프로토콜 타입은 입력 페이로드 타입이 선택되면 아래의 표 21에 따라 시그널링 된다.

### *포 21*

값	DP_PAYLOAD_TYPE 이 TS인 경우	DP_PAYLOAD_TYPE 이 IP인 경우	DP_PAYLOAD_TYPE 이 GS인 경우
00	MPEG2-TS	IPv4	(Note)
01	리저브드(reserved)	IPv6	리저브드(reserved)
10	리저브드(reserved)	리저브드(reserved)	리저브드(reserved)
11	리저브드(reserved)	리저브드(reserved)	리저브드(reserved)

[0288]

[0289] DP\_CRC\_MODE: 해당 2비트 필드는 CRC 인코딩이 인풋 포맷 블록에서 사용되는지 여부를 나타낸다. CRC 모드는 아 래의 표 22에 따라 시그널링 된다.

#### 표 22

EV.	CRC 도드	
00	사용되지 않음	
01	CRC-8	
10	CRC-16	
11	CRC-32	

[0290]

[0291] DNP\_MODE: 해당 2비트 필드는 DP\_PAYLOAD\_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 널 패킷 삭제 모드를 나타낸다. DNP\_MODE는 아래의 표 23에 따라 시그널링 된다. DP\_PAYLOAD\_TYPE이 TS ('00')가 아니면, DNP\_MODE는 00의 값으로 설정된다.

#### 표 23

값	널 패킷 삭제 모드
00	사용되지 않음
01	DNP-NORMAL
10	DNP-OFFSET
11	리저브드(reserved)

[0292]

[0293] ISSY\_MODE: 해당 2비트 필드는 DP\_PAYLOAD\_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해 사용되는 ISSY 모드를 나타낸다. ISSY\_MODE는 아래의 표 24에 따라 시그널링 된다. DP\_PAYLOAD\_TYPE이 TS ('00')가 아니면, ISSY\_MODE는 00의 값으로 설정된다.

#### 표 24

값	ISSY 모드
00	사용되지 않음
01	ISSY-UP
10	ISSY-BBF
11	리저브드(reserved)

[0294]

[0295] HC\_MODE\_TS: 해당 2비트 필드는 DP\_PAYLOAD\_TYPE이 TS ('00')로 설정되는 경우에 관련된 데이터 파이프에 의해

사용되는 TS 헤더 압축 모드를 나타낸다. HC\_MODE\_TS는 아래의 표 25에 따라 시그널링 된다.

**班** 25

값	헤더 압축 모드
00	HC MODE TS1
01	HC_MODE_TS 2
10	HC_MODE_TS3
11	HC_MODE_TS4

[0296]

[0297] HC\_MODE\_IP: 해당 2비트 필드는 DP\_PAYLOAD\_TYPE이 IP ('01')로 설정되는 경우에 IP 헤더 압축 모드를 나타낸 다. HC\_MODE\_IP는 아래의 표 26에 따라 시그널링 된다.

표 26

값	헤더 압축 모드
00	압축 없음
01	HC_MODE_IP1
10~11	리저브드(reserved)

[0298]

- [0299] PID: 해당 13비트 필드는 DP\_PAYLOAD\_TYPE이 TS ('00')로 설정되고 HC\_MODE\_TS가 01 또는 10으로 설정되는 경 우에 TS 헤더 압축을 위한 PID 수를 나타낸다.
- [0300] RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0301] 다음 필드는 FIC\_FLAG가 1과 동일할 때만 나타난다.
- [0302] FIC\_VERSION: 해당 8비트 필드는 FIC의 버전 넘버를 나타낸다.
- [0303] FIC\_LENGTH\_BYTE: 해당 13비트 필드는 FIC의 길이를 바이트 단위로 나타낸다.
- [0304] RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0305] 다음 필드는 AUX\_FLAG가 1과 동일할 때만 나타난다.
- [0306] NUM\_AUX: 해당 4비트 필드는 보조 스트림의 수를 나타낸다. 제로는 보조 스트림이 사용되지 않는 것을 나타낸다.
- [0307] AUX\_CONFIG\_RFU: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0308] AUX\_STREAM\_TYPE: 해당 4비트는 현 보조 스트림의 타입을 나타내기 위한 추후 사용을 위해 리저브드(reserved) 된다.
- [0309] AUX\_PRIVATE\_CONFIG: 해당 28비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드 (reserved)된다.
- [0310] 도 15는 본 발명의 다른 일 실시예에 따른 PLS2 데이터를 나타낸다.
- [0311] 도 15는 PLS2 데이터의 PLS2-DYN을 나타낸다. PLS2-DYN 데이터의 값은 하나의 프레임 그룹의 듀레이션 동안 변 화할 수 있는 반면, 필드의 사이즈는 일정하다.
- [0312] PLS2-DYN 데이터의 필드의 구체적인 내용은 다음과 같다.
- [0313] FRAME\_INDEX: 해당 5비트 필드는 슈퍼 프레임 내에서 현 프레임의 프레임 인덱스를 나타낸다. 슈퍼 프레임의 첫 번째 프레임의 인덱스는 0으로 설정된다.
- [0314] PLS\_CHANGE\_COUNTER: 해당 4비트 필드는 구성이 변화하기 전의 슈퍼 프레임의 수를 나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 1의 값은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.
- [0315] FIC\_CHANGE\_COUNTER: 해당 4비트 필드는 구성(즉, FIC의 콘텐츠)이 변화하기 전의 슈퍼 프레임의 수를

나타낸다. 구성이 변화하는 다음 슈퍼 프레임은 해당 필드 내에서 시그널링 되는 값에 의해 나타낸다. 해당 필 드의 값이 0000으로 설정되면, 이는 어떠한 예정된 변화도 예측되지 않는 것을 의미한다. 예를 들면, 0001의 값 은 다음 슈퍼 프레임에 변화가 있다는 것을 나타낸다.

- [0316] RESERVED: 해당 16비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0317] 다음 필드는 현 프레임에서 전달되는 데이터 파이프와 관련된 파라미터를 설명하는 NUM\_DP에서의 루프(loop)에 나타난다.
- [0318] DP\_ID: 해당 6비트 필드는 피지컬 프로파일 내에서 데이터 파이프를 유일하게 나타낸다.
- [0319] DP\_START: 해당 15비트 (또는 13비트) 필드는 DPU 어드레싱(addressing) 기법을 사용하여 데이터 파이프의 첫 번째의 시작 위치를 나타낸다. DP\_START 필드는 아래의 표 27에 나타낸 바와 같이 피지컬 프로파일 및 FFT 사이 즈에 따라 다른 길이를 갖는다.

표 27

피지컬	DP_START 필드 사이즈		
프로파일	64K	16K.	
베이스	13 비트	15 비트	
핸드헬드	-	13 비트	
어드벤스	13 비트	15 비트	

[0320]

- [0321] DP\_NUM\_BLOCK: 해당 10비트 필드는 현 데이터 파이프에 대한 현 타임 인터리빙 그룹에서 FEC 블록의 수를 나타 낸다. DP\_NUM\_BLOCK의 값은 0에서 1023 사이에 있다.
- [0322] RESERVED: 해당 8비트 필드는 추후 사용을 위해 리저브드(reserved)된다.
- [0323] 다음의 필드는 EAC와 관련된 FIC 파라미터를 나타낸다.
- [0324] EAC\_FLAG: 해당 1비트 필드는 현 프레임에서 EAC의 존재를 나타낸다. 해당 비트는 프리앰블에서 EAC\_FLAG와 같 은 값이다.
- [0325] EAS\_WAKE\_UP\_VERSION\_NUM: 해당 8비트 필드는 자동 활성화 지시의 버전 넘버를 나타낸다.
- [0326] EAC\_FLAG 필드가 1과 동일하면, 다음의 12비트가 EAC\_LENGTH\_BYTE 필드에 할당된다. EAC\_FLAG 필드가 0과 동일 하면, 다음의 12비트가 EAC\_COUNTER에 할당된다.
- [0327] EAC\_LENGTH\_BYTE: 해당 12비트 필드는 EAC의 길이를 바이트로 나타낸다.
- [0328] EAC\_COUNTER: 해당 12비트 필드는 EAC가 도달하는 프레임 전의 프레임의 수를 나타낸다.
- [0329] 다음 필드는 AUX\_FLAG 필드가 1과 동일한 경우에만 나타난다.
- [0330] AUX\_PRIVATE\_DYN: 해당 48비트 필드는 보조 스트림을 시그널링 하기 위한 추후 사용을 위해 리저브드(reserve d)된다. 해당 필드의 의미는 설정 가능한 PLS2-STAT에서 AUX\_STREAM\_TYPE의 값에 의존한다.
- [0331] CRC\_32: 전체 PLS2에 적용되는 32비트 에러 검출 코드.
- [0332] 도 16은 본 발명의 일 실시예에 따른 프레임의 로지컬(logical) 구조를 나타낸다.
- [0333] 전술한 바와 같이, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 더미 셀은 프레임에서 OFDM 심볼의 액티브 (active) 캐리어에 매핑된다. PLS1 및 PLS2는 처음에 하나 이상의 FSS에 매핑된다. 그 후, EAC가 존재한다면 EAC 셀은 바로 뒤따르는 PLS 필드에 매핑된다. 다음에 FIC가 존재한다면 FIC 셀이 매핑된다. 데이터 파이프는 PLS 다음에 매핑되거나, EAC 또는 FIC가 존재하는 경우, EAC 또는 FIC 이후에 매핑된다. 타입 1 데이터 파이프 가 처음에 매핑되고, 타입 2 데이터 파이프가 다음에 매핑된다. 데이터 파이프의 타입의 구체적인 내용은 후술 한다. 일부 경우, 데이터 파이프는 EAS에 대한 일부 특수 데이터 또는 서비스 시그널링 데이터를 전달할 수 있 다. 보조 스트림 또는 스트림은 존재한다면 데이터 파이프를 다음에 매핑되고 여기에는 차례로 더미 셀이 뒤따 른다. 전술한 순서, 즉, PLS, EAC, FIC, 데이터 파이프, 보조 스트림, 및 더미 셀의 순서로 모두 함께 매핑하면 프레임에서 셀 용량을 정확히 채운다.
- [0334] 도 17은 본 발명의 일 실시예에 따른 PLS 매핑을 나타낸다.

- [0335] PLS 셀은 FSS의 액티브(active) 캐리어에 매핑된다. PLS가 차지하는 셀의 수에 따라, 하나 이상의 심볼이 FSS로 지정되고, FSS의 수 NFSS는 PLS1에서의 NUM\_FSS에 의해 시그널링된다. FSS는 PLS 셀을 전달하는 특수한 심볼이 다. 경고성 및 지연 시간(latency)은 PLS에서 중대한 사안이므로, FSS는 높은 파일럿 밀도를 가지고 있어 고속 동기화 및 FSS 내에서의 주과수만의 인터폴레이션(interpoloation, 보간)을 가능하게 한다.
- [0336] PLS 셀은 도 17의 예에 나타낸 바와 같이 하향식으로 FSS의 액티브(active) 캐리어에 매핑된다. PLS1 셀은 처음 에 첫 FSS의 첫 셀부터 셀 인덱스의 오름차순으로 매핑된다. PLS2 셀은 PLS1의 마지막 셀 직후에 뒤따르고, 매 핑은 첫 FSS의 마지막 셀 인덱스까지 아래방향으로 계속된다. 필요한 PLS 셀의 총 수가 하나의 FSS의 액티브 (active) 캐리어의 수를 초과하면, 매핑은 다음 FSS로 진행되고 첫 FSS와 완전히 동일한 방식으로 계속된다.
- [0337] PLS 매핑이 완료된 후, 데이터 파이프가 다음에 전달된다. EAC, FIC 또는 둘 다 현 프레임에 존재하면, EAC 및 FIC는PLS와 노멀 데이터 파이프 사이에 배치된다.
- [0338] 도 18은 본 발명의 일 실시예에 따른 EAC 매핑을 나타낸다.
- [0339] EAC는 EAS 메시지를 전달하는 전용 채널이고 EAS에 대한 데이터 파이프에 연결된다. EAS 지원은 제공되지만, EAC 자체는 모든 프레임에 존재할 수도 있고 존재하지 않을 수도 있다. EAC가 존재하는 경우, EAC는 PLS2 셀의 직후에 매핑된다. PLS 셀을 제외하고 FIC, 데이터 파이프, 보조 스트림 또는 더미 셀 중 어느 것도 EAC 앞에 위 치하지 않는다. EAC 셀의 매핑 절차는 PLS와 완전히 동일하다.
- [0340] EAC 셀은 도 18의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. EAS 메시지 크기에 따라, 도 18에 나타낸 바와 같이 EAC 셀은 적은 심볼을 차지할 수 있다.
- [0341] EAC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인텍스까지 아래방향으로 계속된다. 필요한 EAC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, EAC 매핑은 다음 심볼로 진행되며, FSS와 완전히 동일한 방식으로 계속된다. 이 경우 EAC의 매핑이 이루어지는 다음 심볼은 노멀 데이터 심볼이고, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.
- [0342] EAC 매핑이 완료된 후, 존재한다면 FIC가 다음에 전달된다. FIC가 전송되지 않으면(PLS2 필드에서 시그널링으로), 데이터 파이프가 EAC의 마지막 셀 직후에 뒤따른다.
- [0343] 도 19는 본 발명의 일 실시예에 따른 FIC 매핑을 나타낸다.
- [0344] (a)는 EAC 없이 FIC 셀의 매핑의 예를 나타내고, (b)는 EAC와 함께 FIC 셀의 매핑의 예를 나타낸다.
- [0345] FIC는 고속 서비스 획득 및 채널 스캔을 가능하게 하기 위해 계층간 정보(cross-layer information)를 전달하는 전용 채널이다. 해당 정보는 주로 데이터 파이프 사이의 채널 바인딩 (channel binding) 정보 및 각 방송사의 서비스를 포함한다. 고속 스캔을 위해, 수신기는 FIC를 디코딩하고 방송사 ID, 서비스 수, BASE\_DP\_ID와 같은 정보를 획득할 수 있다. 고속 서비스 획득을 위해, FIC뿐만 아니라 베이스 데이터 파이프도 BASE\_DP\_ID를 이용 해서 디코딩 될 수 있다. 베이스 데이터 파이프가 전송하는 콘텐트를 제외하고, 베이스 데이터 파이프는 노멀 데이터 파이프와 정확히 동일한 방식으로 인코딩되어 프레임에 매핑된다. 따라서, 베이스 데이터 파이프에 대한 추가 설명이 필요하지 않다. FIC 데이터가 생성되어 관리 계층에서 소비된다. FIC 데이터의 콘텐트는 관리 계층 사양에 설명된 바와 같다.
- [0346] FIC 데이터는 선택적이고, FIC의 사용은 PLS2의 스태틱(static, 정적)인 부분에서 FIC\_FLAG 파라미터에 의해 시 그널링 된다. FIC가 사용되면, FIC\_FLAG는 1로 설정되고, FIC에 대한 시그널링 필드는 PLS2의 스태틱(static, 정적)인 부분에서 정의된다. 해당 필드에서 시그널링되는 것은 FIC\_VERSION이고, FIC\_LENGTH\_BYTE. FIC는 PLS2 와 동일한 변조, 코딩, 타임 인터리빙 파라미터를 사용한다. FIC는 PLS2\_MOD 및 PLS2\_FEC와 같은 동일한 시그널 링 파라미터를 공유한다. FIC 데이터는 존재한다면 PLS2 후에 매핑되거나, EAC가 존재하는 경우 EAC 직후에 매 핑된다. 노멀 데이터 파이프, 보조 스트림, 또는 더미 셀 중 어느 것도 FIC 앞에 위치하지 않는다. FIC 셀을 매 핑하는 방법은 EAC와 완전히 동일하고, 이는 다시 PLS와 동일하다.
- [0347] PLS 후의 EAC가 존재하지 않는 경우, FIC 셀은 (a)의 예에 나타낸 바와 같이 PLS2의 다음 셀부터 셀 인덱스의 오름차순으로 매핑된다. FIC 데이터 사이즈에 따라, (b)에 나타낸 바와 같이, FIC 셀은 수 개의 심볼에 대해서 매핑된다.
- [0348] FIC 셀은 PLS2의 마지막 셀 직후에 뒤따르고, 매핑은 마지막 FSS의 마지막 셀 인텍스까지 아래방향으로 계속된 다. 필요한 FIC 셀의 총 수가 마지막 FSS의 남아 있는 액티브(active) 캐리어의 수를 초과하면, 나머지 FIC 셀

의 매핑은 다음 심볼로 진행되며 이는 FSS와 완전히 동일한 방식으로 계속된다. 이 경우, FIC가 매핑되는 다음 심볼은 노멀 데이터 심볼이며, 이는 FSS보다 더 많은 액티브(active) 캐리어를 갖는다.

- [0349] EAS 메시지가 현 프레임에서 전송되면, EAC는 FIC 보다 먼저 매핑되고 (b)에 나타낸 바와 같이 EAC의 다음 셀부 터 FIC 셀은 셀 인덱스의 오름차순으로 매핑된다.
- [0350] FIC 매핑이 완료된 후, 하나 이상의 데이터 파이프가 매핑되고, 이후 존재한다면 보조 스트림, 더미 셀이 뒤따 른다.
- [0351] 도 20은 본 발명의 일 실시예에 따른 데이터 파이프의 타입을 나타낸다.
- [0352] (a)는 타입 1 데이터 파이프를 나타내고, (b)는 타입 2 데이터 파이프를 나타낸다.
- [0353] 선행하는 채널, 즉 PLS, EAC, FIC가 매핑된 후, 데이터 파이프의 셀이 매핑된다. 데이터 파이프는 매핑 방법에 따라 두 타입 중 하나로 분류된다.
- [0354] 타입 1 데이터 파이프: 데이터 파이프가 TDM에 의해 매핑된다.
- [0355] 타입 2 데이터 파이프: 데이터 파이프가 FDM에 의해 매핑된다.
- [0356] 데이터 파이프의 타입은 PLS2의 스태틱(static, 정적)인 부분에서 DP\_TYPE 필드에 의해 나타낸다. 도 20은 타입 1 데이터 파이프 및 타입 2 데이터 파이프의 매핑 순서를 나타낸다. 타입 1 데이터 파이프는 우선 셀 인텍스의 오름차순으로 매핑된 후, 마지막 셀 인텍스에 도달한 후, 심볼 인텍스가 1씩 증가된다. 다음 심볼 내에서, 데이 터 파이프는 p = 0을 시작으로 셀 인텍스의 오름차순으로 계속 매핑된다. 하나의 프레임에서 함께 매핑되는 다 수의 데이터 파이프와 함께, 각각의 타입 1 데이터 파이프는 데이터 파이프의 TDM과 유사하게 시간으로 그루핑 된다.
- [0357] 타입 2 데이터 파이프는 우선 심볼 인덱스의 오름차순으로 매핑되고, 프레임의 마지막 OFDM 심볼에 도달한 후, 셀 인덱스는 1씩 증가하고, 심볼 인덱스는 첫 번째 가용 심볼로 되돌아 간 후, 그 심볼 인덱스부터 증가한다. 하나의 프레임에서 다수의 데이터 파이프를 매핑한 후, 각각의 타입 2 데이터 파이프는 데이터 파이프의 FDM과 유사하게 주파수로 그루핑된다.
- [0358] 타입 1 데이터 파이프 및 타입 2 데이터 파이프는 필요시 프레임에서 공존할 수 있는데, 타입 1 데이터 파이프 가 항상 타입 2 데이터 파이프에 선행한다는 제한이 있다. 타입 1 및 타입 2 데이터 파이프를 전달하는 OFDM 셀 의 총 수는 데이터 파이프의 전송에 사용할 수 있는 OFDM 셀의 총 수를 초과할 수 없다.

### 수학식 2

[0359]  $D_{\text{DP1}} + D_{\text{DP2}} \le D_{\text{DP}}$ 

- [0360] 이때, D<sub>DP1</sub>는 타입 1 데이터 파이프가 차지하는 OFDM 셀의 수에 해당하고, D<sub>DP2</sub>는 타입 2 데이터 파이프가 차지하는 셀의 수에 해당한다. PLS, EAC, FIC가 모두 타입 1 데이터 파이프와 마찬가지 방식으로 매핑되므로, PLS, EAC, FIC는 모두 "타입 1 매핑 규칙"에 따른다. 따라서, 대체로 타입 1 매핑이 항상 타입 2 매핑에 선행한다.
- [0361] 도 21은 본 발명의 일 실시예에 따른 데이터 파이프 매핑을 나타낸다.
- [0362] (a)는 타입 1 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타내고, (b)는 타입 2 데이터 파이프를 매핑하기 위한 OFDM 셀의 어드레싱을 나타낸다.
- [0363] 타입 1 데이터 파이프(0, …, DDP1-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 1 데이터 파이프의 액티브 (active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 1 데이터 파이프에 대한 타임 인터리빙으로 부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹 (dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
- [0364] EAC 및 FIC 없이, 어드레스 0은 마지막 FSS에서 PLS를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. EAC가 전송되고, FIC가 해당하는 프레임에 없으면, 어드레스 0은 EAC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. FIC가 해당하는 프레임에서 전송되면, 어드레스 0은 FIC를 전달하는 마지막 셀에 바로 뒤따르는 셀을 말한다. 타입 1 데이터 파이프에 대한 어드레스 0은 (a)에 나타낸 바와 같은 두 가지 서로 다른 경우를 고려해서

산출될 수 있다. (a)의 예에서, PLS, EAC, FIC는 모두 전송된다고 가정한다. EAC와 FIC 중 하나 또는 모두가 생 략되는 경우로의 확장은 자명하다. (a)의 좌측에 나타낸 바와 같이 FIC까지 모든 셀을 매핑한 후에 FSS에 남아 있는 셀이 있으면.

- [0365] 타입 2 데이터 파이프(0, …, DDP2-1)를 매핑하기 위한 OFDM 셀의 어드레싱은 타입 2 데이터 파이프의 액티브 (active) 데이터 셀에 대해 정의된다. 어드레싱 방식은 각각의 타입 2 데이터 파이프에 대한 타임 인터리빙으로 부터의 셀이 액티브(active) 데이터 셀에 할당되는 순서를 정의한다. 어드레싱 방식은 또한 PLS2의 다이나믹 (dynamic, 동적) 부분에서 데이터 파이프의 위치를 시그널링 하는 데 사용된다.
- [0366] (b)에 나타낸 바와 같이, 세 가지 약간 다른 경우가 가능하다. (b)의 좌측에 나타낸 첫 번째 경우에, 마지막 FSS에 있는 셀은 타입 2 데이터 파이프 매핑에 사용될 수 있다. 중앙에 나타낸 두 번째 경우에, FIC는 노멀 심 볼의 셀을 차지하지만, 해당 심볼에서의 FIC 셀의 수는 C<sub>FSS</sub>보다 크지 않다. (b)의 우측에 나타낸 세 번째 경우 는 해당 심볼에 매핑된 FIC 셀의 수가 C<sub>FSS</sub>를 초과한다는 점을 제외하고 두 번째 경우와 동일하다.
- [0367] PLS, EAC, FIC가 타입 1 데이터 파이프와 동일한 "타입 1 매핑 규칙"에 따르므로, 타입 1 데이터 파이프가 타입 2 데이터 파이프에 선행하는 경우로의 확장은 자명하다.
- [0368] 데이터 파이프 유닛(DPU)은 프레임에서 데이터 셀을 데이터 파이프에 할당하는 기본 단위이다.
- [0369] DPU는 프레임에서 데이터 파이프의 위치를 찾아내기 위한 시그널링 단위로 정의된다. 셀 매퍼(7010)는 각각의 데이터 파이프에 대해 타임 인터리빙에 의해 생성된 셀을 매핑할 수 있다. 타임 인터리버(5050)는 일련의 타임 인터리빙 블록을 출력하고, 각각의 타임 인터리빙 블록은 XFECBLOCK의 가변 수를 포함하고, 이는 결국 셀의 집 합으로 구성된다. XFECBLOCK에서의 셀의 수 N<sub>cells</sub>는 FECBLOCK 사이즈, N<sub>ldpc</sub>, 컨스텔레이션 심볼당 전송되는 비트 수에 의존한다. DPU는 주어진 피지컬 프로파일에서 지원되는 XFECBLOCK에서의 셀의 수 N<sub>cells</sub>의 모든 가능한 값의 최대 공약수로 정의된다. 셀에서의 DPU의 길이는 L<sub>DPU</sub>로 정의된다. 각각의 피지컬 프로파일은 FECBLOCK 사이즈의 서로 다른 조합 및 컨스텔레이션 심볼당 다른 비트 수를 지원하므로, L<sub>DPU</sub>는 피지컬 프로파일을 기초로 정의된다.
- [0370] 도 22는 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다.
- [0371] 도 22는 비트 인터리빙 전의 본 발명의 일 실시예에 따른 FEC 구조를 나타낸다. 전술한 바와 같이, 데이터 FEC 인코더는 외부 코딩(BCH) 및 내부 코딩(LDPC)을 이용하여 FECBLOCK 절차를 생성하기 위해 입력 BBF에 FEC 인코 딩을 실행할 수 있다. 도시된 FEC 구조는 FECBLOCK에 해당한다. 또한, FECBLOCK 및 FEC 구조는 LDPC 코드워드의 길이에 해당하는 동일한 값을 갖는다.
- [0372] 도 22에 도시된 바와 같이, BCH 인코딩이 각각의 BBF(K<sub>bch</sub> 비트)에 적용된 후, LDPC 인코딩이 BCH 인코딩된 BBF(K<sub>1dpc</sub> 비트 = N<sub>bch</sub> 비트)에 적용된다.
- [0373] N<sub>1dpc</sub>의 값은 64800 비트 (롱 FECBLOCK) 또는 16200 비트 (쇼트 FECBLOCK)이다.
- [0374] 아래의 표 28 및 표 29는 롱 FECBLOCK 및 쇼트 FECBLOCK 각각에 대한 FEC 인코딩 파라미터를 나타낸다.

LDPC 비율	Nidpe	$\mathbf{K}_{ldpc}$	$\mathbf{K}_{\mathrm{bch}}$	BCH 에러 정정 능력	$N_{bch}$ - $K_{bch}$
5/15		21600	21408		
6/15		25920	25728		
7/15		30240	. 30048		
-8/15		34560	34368		
9/15	64800	38880	38688	12	192
10/15		43200	43008		
11/15		47520	47328		
12/15		51840	51648		
13/15		56160	55968		

표 28

[0375]

LDPC 비율	Nldpc	K <sub>ldpc</sub>	Kbeh	BCH 에러 정정 능력	Nisch-Kbeb
5/15		5400	5232		
6/15		6480	6312		
7/15		. 7560	7392		
8/15		8640	8472		
9/15	16200	9720	9552	.12	168
10/15		10800	10632		
11/15		11880	11712		
12/15		12960	12792		
13/15		14040	13872		

### [0376]

- [0377] BCH 인코딩 및 LDPC 인코딩의 구체적인 동작은 다음과 같다.
- [0378] 12-에러 정정 BCH 코드가 BBF의 외부 인코딩에 사용된다. 쇼트 FECBLOCK 및 롱 FECBLOCK에 대한 BBF 생성 다항 식은 모든 다항식을 곱함으로써 얻어진다.
- [0379] LDPC 코드는 외부 BCH 인코딩의 출력을 인코딩하는 데 사용된다. 완성된 B<sub>ldpc</sub> (FECBLOCK)를 생성하기 위해, P<sub>ldpc</sub> (패리티 비트)가 각각의 I<sub>ldpc</sub> (BCH 인코딩된 BBF)로부터 조직적으로 인코딩되고, I<sub>ldpc</sub>에 첨부된다. 완성된 B<sub>ldpc</sub> (FECBLOCK)는 다음의 수학식으로 표현된다.

## 수학식 3

[0380]  $B_{ldpc} = [\mathbf{I}_{ldpc} \ \mathbf{P}_{ldpc}] = [i_0, i_1, \dots, i_{K_{ldpc}-1}, \ p_0, p_1, \dots, p_{N_{ldpc}-K_{ldpc}-1}]$ 

- [0381] 롱 FECBLOCK 및 쇼트 FECBLOCK에 대한 파라미터는 위의 표 28 및 29에 각각 주어진다.
- [0382] 롱 FECBLOCK에 대해 N<sub>1dpc</sub> K<sub>1dpc</sub> 패리티 비트를 계산하는 구체적인 절차는 다음과 같다.
- [0383] 1) 패리티 비트 초기화

### 수학식 4

- $[0384] p_0 = p_1 = p_2 = \dots = p_{N_{ldpc} K_{ldpc} 1} = 0$
- [0385] 2) 패리티 체크 매트릭스의 어드레스의 첫 번째 행에서 특정된 패리티 비트 어드레스에서 첫 번째 정보 비트 i<sub>0</sub> 누산(accumulate). 패리티 체크 매트릭스의 어드레스의 상세한 내용은 후술한다. 예를 들면, 비율 13/15에 대해,

### 수학식 5

$p_{983} = p_{983} \oplus i_0$	$p_{2815} = p_{2815} \oplus i_0$
$p_{_{4837}} = p_{_{4837}} \oplus i_0$	$p_{4989} = p_{4989} \oplus i_0$
$p_{6138} = p_{6138} \oplus i_0$	$p_{6458} = p_{6458} \oplus i_0$
$p_{6921} = p_{6921} \oplus i_0$	$p_{6974} = p_{6974} \oplus i_0$
$p_{7572} = p_{7572} \oplus i_0$	$p_{8260} = p_{8260} \oplus i_0$
$p_{8496} = p_{8496} \oplus i_0$	

[0387] 3) 다음 359개의 정보 비트 i<sub>s</sub>, s=1, 2, …, 359에 대해, 다음의 수학식을 이용하여 패리티 비트 어드레스에서 i<sub>s</sub> 누산(accumulate).

## 수학식 6

[0388]  ${x + (s \mod 360) \times Q_{ldpc}} \mod (N_{ldpc} - K_{ldpc})$ 

[0399]

[0389] 여기서, x는 첫 번째 비트 i<sub>0</sub>에 해당하는 패리티 비트 누산기의 어드레스를 나타내고, Q<sub>ldpc</sub>는 패리티 체크 매트 릭스의 어드레서에서 특정된 코드 레이트(code rate) 의존 상수이다. 상기 예인, 비율 13/15에 대한, 따라서 정 보 비트 i<sub>1</sub>에 대한 Q<sub>ldpc</sub> = 24에 계속해서, 다음 동작이 실행된다.

### 수학식 7

 $p_{8520} = p_{8520} \oplus i_1$ 

$p_{1007} = p_{1007} \oplus i_1$	$p_{2839} = p_{2839} \oplus i_1$
$p_{_{4861}} = p_{_{4861}} \oplus i_1$	$p_{5013} = p_{5013} \oplus i_1$
$p_{6162} = p_{6162} \oplus i_1$	$p_{_{6482}} = p_{_{6482}} \oplus i_1$
$p_{6945} = p_{6945} \oplus i_1$	$p_{6998} = p_{6998} \oplus i_1$
$p_{_{7596}} = p_{_{7596}} \oplus i_1$	$p_{8284} = p_{8284} \oplus i_1$

[0390]

- [0391] 4) 361번째 정보 비트 i<sub>360</sub>에 대해, 패리티 비트 누산기의 어드레스는 패리티 체크 매트릭스의 어드레스의 두 번째 행에 주어진다. 마찬가지 방식으로, 다음 359개의 정보 비트 i<sub>s</sub>, s= 361, 362, …, 719에 대한 패리티 비트 누산기의 어드레스는 수학식 6을 이용하여 얻어진다. 여기서, x는 정보 비트 i<sub>360</sub>에 해당하는 패리티 비트 누산 기의 어드레스, 즉 패리티 체크 매트릭스의 두 번째 행의 엔트리를 나타낸다.
- [0392]5) 마찬가지 방식으로, 360개의 새로운 정보 비트의 모든 그룹에 대해, 패리티 체크 매트릭스의 어드레스로부터의 새로운 행은 패리티 비트 누산기의 어드레스를 구하는 데 사용된다.
- [0393] 모든 정보 비트가 이용된 후, 최종 패리티 비트가 다음과 같이 얻어진다.
- [0394] 6) i=1로 시작해서 다음 동작을 순차적으로 실행

## 수학식 8

- [0395]  $p_i = p_i \oplus p_{i-1}, \quad i = 1, 2, ..., N_{ldpc} K_{ldpc} 1$
- [0396] 여기서 p<sub>i</sub>, i=0,1,...N<sub>ldpc</sub> K<sub>ldpc</sub> 1의 최종 콘텐트는 패리티 비트 p<sub>i</sub>와 동일하다.

코드	
레이트(code	Qldpc
rate)	
5/15	120
6/15	108
7/15	96
8/15	84
9/15	72
10/15	60
11/15	48
12/15	36
13/15	24

[0397]

[0398] 표 30을 표 31로 대체하고, 롱 FECBLOCK에 대한 패리티 체크 매트릭스의 어드레스를 쇼트 FECBLOCK에 대한 패리 티 체크 매트릭스의 어드레스로 대체하는 것을 제외하고, 쇼트 FECBLOCK에 대한 해당 LDPC 인코딩 절차는 롱 FECBLOCK에 대한 t LDPC 인코딩 절차에 따른다.

## 표 31

코드	
레이트(code	Qldpc
rate)	
5/15	30
6/15	27
7/15	24
8/15	21
9/15	18
10/15	15
11/15	12
12/15	9
13/15	6

[0399]

- [0400] 도 23은 본 발명의 일 실시예에 따른 비트 인터리빙을 나타낸다.
- [0401] LDPC 인코더의 출력은 비트 인터리빙되는데, 이는 QCB (quasi-cyclic block) 인터리빙 및 내부 그룹 인터리빙이 뒤따르는 패리티 인터리빙으로 구성된다.
- [0402] (a)는 QCB 인터리빙을 나타내고, (b)는 내부 그룹 인터리빙을 나타낸다.
- [0403] FECBLOCK은 패리티 인터리빙될 수 있다. 패리티 인터리빙의 출력에서, LDPC 코드워드는 롱 FECBLOCK에서 180개 의 인접하는 QCB으로 구성되고, 쇼트 FECBLOCK에서 45개의 인접하는 QCB으로 구성된다. 롱 또는 쇼트 FECBLOCK 에서의 각각의 QCB는 360비트로 구성된다. 패리티 인터리빙된 LDPC 코드워드는 QCB 인터리빙에 의해 인터리빙된 다. QCB 인터리빙의 단위는 QCB이다. 패리티 인터리빙의 출력에서의 QCB는 도 23에 나타낸 바와 같이 QCB 인터 리빙에 의해 퍼뮤테이션되는데, 여기서 FECBLOCK 길이에 따라 N<sub>cells</sub> = 64800/ <sup>71</sup> MOD 또는 16200/ <sup>71</sup> MOD이다. QCB

인터리빙 패턴은 변조 타입 및 LDPC 코드 레이트(code rate)의 각 조합에 고유하다.

[0404] QCB 인터리빙 후에, 내부 그룹 인터리빙이 아래의 표 32에 정의된 변조 타입 및 차수( ╹мор)에 따라 실행된다. 하나의 내부 그룹에 대한 QCB의 수 N<sub>0CB IG</sub>도 정의된다.

## 표 *32*

변조 타입	$\eta_{mod}$	Nqcb_ig
QAM-16	4	2
NUC-16	4	4
NUQ-64	6	3
NUC-64	6	6
NUQ-256	8	4
NUC-256	8	8
NUQ-1024	10	5
NUC-1024	10	10

[0405]

- [0406] 내부 그룹 인터리빙 과정은 QCB 인터리빙 출력의 N<sub>QCB\_IG</sub>개의 QCB로 실행된다. 내부 그룹 인터리빙은 360개의 열 및 N<sub>QCB\_IG</sub>개의 행을 이용해서 내부 그룹의 비트를 기입하고 판독하는 과정을 포함한다. 기입 동작에서, QCB 인터 리빙 출력으로부터의 비트가 행 방향으로 기입된다. 판독 동작은 열 방향으로 실행되어 각 행에서 m개의 비트를 판독한다. 여기서 m은 NUC의 경우 1과 같고 NUQ의 경우 2와 같다.
- [0407] 도 24는 본 발명의 일 실시예에 따른 셀-워드 디멀티플렉싱을 나타낸다.
- [0408] 도 24에서, (a)는 8 및 12 bpcu MIMO에 대한 셀-워드 디멀티플렉싱을 나타내고, (b)는 10 bpcu MIMO에 대한 셀 -워드 디멀티플렉싱을 나타낸다.
- [0409] 비트 인터리빙 출력의 각각의 셀 워드(c<sub>0,1</sub>, c<sub>1,1</sub>, …, c<sub>nmod-1,1</sub>)는 하나의 XFECBLOCK에 대한 셀-워드 디멀티플렉싱 과정을 설명하는 (a)에 나타낸 바와 같이 (d<sub>1,0,m</sub>, d<sub>1,1,m</sub>…, d<sub>1,nmod-1,m</sub>) 및 (d<sub>2,0,m</sub>, d<sub>2,1,m</sub>…, d<sub>2,nmod-1,m</sub>)로 디멀티플 렉싱된다.
- [0410] MIMO 인코딩을 위해 다른 타입의 NUQ를 이용하는 10 bpcu MIMO 경우에, NUQ-1024에 대한 비트 인터리버가 재사 용된다. 비트 인터리버 출력의 각각의 셀 워드 (c<sub>0,1</sub>, c<sub>1,1</sub>, …, c<sub>9,1</sub>)는 (b)에 나타낸 바와 같이 (d<sub>1,0,m</sub>, d<sub>1,1,m</sub>…, d<sub>1,3,m</sub>) 및 (d<sub>2,0,m</sub>, d<sub>2,1,m</sub>…, d<sub>2,5,m</sub>)로 디멀티플렉싱된다.
- [0411] 도 25는 본 발명의 일 실시예에 따른 타임 인터리빙을 나타낸다.
- [0412] (a) 내지 (c)는 타임 인터리빙 모드의 예를 나타낸다.
- [0413] 타임 인터리버는 데이터 파이프 레벨에서 동작한다. 타임 인터리빙의 파라미터는 각각의 데이터 파이프에 대해 다르게 설정될 수 있다.
- [0414] PLS2-STAT 데이터의 일부에 나타나는 다음의 파라미터는 타임 인터리빙을 구성한다.
- [0415] DP\_TI\_TYPE (허용된 값: 0 또는 1): 타임 인터리빙 모드를 나타낸다. 0은 타임 인터리빙 그룹당 다수의 타임 인 터리빙 블록(하나 이상의 타임 인터리빙 블록)을 갖는 모드를 나타낸다. 이 경우, 하나의 타임 인터리빙 그룹은 하나의 프레임에 (프레임간 인터리빙 없이) 직접 매핑된다. 1은 타임 인터리빙 그룹당 하나의 타임 인터리빙 블 록만을 갖는 모드를 나타낸다. 이 경우, 타임 인터리빙 블록은 하나 이상의 프레임에 걸쳐 확산된다(프레임간 인터리빙).
- [0416] DP\_TI\_LENGTH: DP\_TI\_TYPE = '0'이면, 해당 파라미터는 타임 인터리빙 그룹당 타임 인터리빙 블록의 수 N<sub>TI</sub>이다. DP\_TI\_TYPE = '1'인 경우, 해당 파라미터는 하나의 타임 인터리빙 그룹으로부터 확산되는 프레임의 수 P<sub>1</sub>이다.
- [0417] DP\_NUM\_BLOCK\_MAX (허용된 값: 0 내지 1023): 타임 인터리빙 그룹당 XFECBLOCK의 최대 수를 나타낸다.
- [0418] DP\_FRAME\_INTERVAL (허용된 값: 1, 2, 4, 8): 주어진 피지컬 프로파일의 동일한 데이터 파이프를 전달하는 두 개의 순차적인 프레임 사이의 프레임의 수 IJUMP를 나타낸다.
- [0419] DP\_TI\_BYPASS (허용된 값: 0 또는 1): 타임 인터리빙이 데이터 프레임에 이용되지 않으면, 해당 파라미터는 1로 설정된다. 타임 인터리빙이 이용되면, 0으로 설정된다.
- [0420] 추가로, PLS2-DYN 데이터로부터의 파라미터 DP\_NUM\_BLOCK은 데이터 그룹의 하나의 타임 인터리빙 그룹에 의해 전달되는 XFECBLOCK의 수를 나타낸다.
- [0421] 타임 인터리빙이 데이터 프레임에 이용되지 않으면, 다음의 타임 인터리빙 그룹, 타임 인터리빙 동작, 타임 인 터리빙 모드는 고려되지 않는다. 그러나 스케줄러부터의 다이나믹(dynamic, 동적) 구성 정보를 위한 딜레이 컴 펜세이션(delay compensation, 지연보상) 블록은 여전히 필요하다. 각각의 데이터 파이프에서, SSD/MIMO 인코딩 으로부터 수신한 XFECBLOCK은 타임 인터리빙 그룹으로 그루핑된다. 즉, 각각의 타임 인터리빙 그룹은 정수 개의 XFECBLOCK의 집합이고, 다이나믹(dynamic, 동적)으로 변화하는 수의 XFECBLOCK을 포함할 것이다. 인덱스 n의 타 임 인터리빙 그룹에 있는 XFECBLOCK의 수는 N<sub>xBLOCK\_Group</sub>(n)로 나타내고, PLS2-DYN 데이터에서 DP\_NUM\_BLOCK으로 시그널링된다. 이때, N<sub>xBLOCK\_Group</sub>(n)은 최소값 0에서 가장 큰 값이 1023인 최대값 N<sub>xBLOCK\_Group\_MAX</sub>
(DP\_NUM\_BLOCK\_MAX에 해당)까지 변화할 수 있다.

[0422] 각각의 타임 인터리빙 그룹은 하나의 프레임에 직접 매핑되거나 P<sub>1</sub>개의 프레임에 걸쳐 확산된다. 또한 각각의 타임 인터리빙 그룹은 하나 이상(N<sub>T1</sub>개)의 타임 인터리빙 블록으로 분리된다. 여기서 각각의 타임 인터리빙 블록은 타임 인터리버 메모리의 하나의 사용에 해당한다. 타임 인터리빙 그룹 내의 타임 인터리빙 블록은 약간의 다른 수의 XFECBLOCK을 포함할 수 있다. 타임 인터리빙 그룹이 다수의 타임 인터리빙 블록으로 분리되면, 타임 인터리빙 그룹은 하나의 프레임에만 직접 매핑된다. 아래의 표 33에 나타낸 바와 같이, 타임 인터리빙에는 세 가지 옵션이 있다(타임 인터리빙을 생략하는 추가 옵션 제외).



모드	설명
옵션 1	(a)에 나타낸 바와 같이 각각의 타임 인터리빙 고륨은 하나의 타입 인터리빙 볼록을 포함하고 하나의 프레임에 직접 매평된다. 해당 옵션은 DP_TI_TYPE = V 및 DP_TI_LENGTH = 1'(Nn=1)에 의해 PLS-STAT에서 시그털링된다.
옵션 2	각각의 타일 안비리면 그룹은 하나의 타입 인터리면 목록을 포함하고 하나 이상의 프레임에 매편된다. (b)는 하나의 타입 인터리면 그룹이 두 개의 프레임, 즉 DP_TLLENGTH = 2 (Pr-2) 및 DP_TRAME_INTERVAL (Inng = 2)에 해평되는 예를 나타낸다. 이것은 및는 데이터를 서비스에 더 높은 시간 다이버시티를 제공한다. 해당 옵션은 DP_TLTYPE=1'에 의해 PLS2-STAT에서 시그널명된다.
옵션 3	(c)에 나타낸 바와 같이 각각의 타입 인터리빙 그룹은 다수의 타입 인터리빙 볼록으로 분리되고 하나의 프레임에 직접 매용된다. 각각의 타입 인터리빙 블록은 데이터 파이프에 대해 최대의 비트옵션Intate)를 제공하도록 풀(finil) 타입 인터리빙 메모리를 사용할 수 있다. 해당 옵션은 Pr-1이면서 DP TI TYPE = V 및 DP TI LENTIH = Ny에 의해 PIS25TAT에서 시그널링된다.

[0423]

[0425]

 [0424]
 각각의 데이터 파이프에서, 타임 인터리빙 메모리는 입력된 XFECBLOCK (SSD/MIMO 인코딩 블록으로부터 출력된

 XFECBLOCK)을
 저장한다.
 입력된
 XFECBLOCK @

 $(d_{n,s,0,0}, d_{n,s,0,1}, \dots, d_{n,s,0,N_{ceils}-1}, d_{n,s,1,0}, \dots, d_{n,s,1,N_{ceils}-1}, \dots, d_{n,s,N_{sBLOCK}II}(n,s)-1,0}, \dots, d_{n,s,N_{sBLOCK}II}(n,s$ 

로 정의된다고 가정한다.

$$d_{n,s,r,q}$$

여기서, 는 n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록에서 r번째 XFECBLOCK의 q번째 셀이고, 다음과 같은 SSD 및 MIMO 인코딩의 출력을 나타낸다.

 $d_{n,s,r,q} = \begin{cases} f_{n,s,r,q} & \text{, the output of SSD} \cdots \text{encoding} \\ g_{n,s,r,q} & \text{, the output of MIMO encoding} \end{cases}$ 

[0426] 또한, 타임 인터리버(5050)로부터 출력된 XFECBLOCK은  $(h_{n,s,0}, h_{n,s,1}, \dots, h_{n,s,i}, \dots, h_{n,s,N_{xBLOCK},n}(n,s) \ltimes N_{cells}^{-1})$ 로 정의된다고 가정한

- [0427] 일반적으로, 타임 인터리버는 프레임 생성 과정 이전에 데이터 파이프 데이터에 대한 버퍼로도 작용할 것이다. 이는 각각의 데이터 파이프에 대해 2개의 메모리 뱅크로 달성된다. 첫 번째 타임 인터리빙 블록은 첫 번째 뱅크 에 기입된다. 첫 번째 뱅크에서 판독되는 동안 두 번째 타임 인터리빙 블록이 두 번째 뱅크에 기입된다.
- [0428] 타임 인터리빙은 트위스트된 행-열 블록 인터리버이다. n번째 타임 인터리빙 그룹의 s번째 타임 인터리빙 블록 에 대해, 열의 수 N<sub>c</sub>가 <sup>N</sup>\*BEOCK\_TY <sup>(n,s)</sup>와 동일한 반면, 타임 인터리빙 메모리의 행의 수 N<sub>r</sub>는 셀의 수 N<sub>cell</sub>와 동일 하다(즉, N<sub>r</sub>=N<sub>cell</sub>).

[0429] 도 26은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 기본 동작을 나타낸다.

[0430] 도 26(a)는 타임 인터리버에서 기입 동작을 나타내고, 도 26(b)는 타임 인터리버에서 판독 동작을 나타낸다. (a)에 나타낸 바와 같이, 첫 번째 XFECBLOCK은 타임 인터리빙 메모리의 첫 번째 열에 열 방향으로 기입되고, 두 번째 XFECBLOCK은 다음 열에 기입되고, 이러한 동작이 이어진다. 그리고 인터리빙 어레이에서, 셀이 대각선 방 향으로 판독된다. (b)에 나타낸 바와 같이 첫 번째 행으로부터 (가장 왼쪽 열을 시작으로 행을 따라 오른쪽으로) 마지막 행까지 대각선 방향 판독이 진행되는 동안, <sup>N</sup>,개의 셀이 판독된다. 구체적으로, <sup>z<sub>ns.i</sub>(i=0,...,N<sub>r</sub>,N<sub>r</sub>)이 순차적으로 판독될 타임 인터리빙 메모리 셀 위치라고 가정하면, 이러한 인터리빙 어레이에 서의 판독 동작은 아래 식에서와 같이 행 인덱스 <sup>R</sup><sub>ns.i</sub>, 열 인덱스 <sup>C</sup><sub>ns.i</sub>, 관련된 트위스트 파라미터 <sup>T</sup><sub>ns.i</sub>를 산출함 으로써 실행된다.</sup>

## 수학식 9

 $GENERATE(R_{n,s,i}, C_{n,s,i}) = \{ R_{n,s,i} = mod(i, N_r), \\ T_{n,s,i} = mod(S_{shift} \times R_{n,s,i}, N_c), \\ C_{n,s,i} = mod(T_{n,s,i} + \left\lfloor \frac{i}{N_r} \right\rfloor, N_c) \}$ 

[0431]

[0433]

## 수학식 10

$$for \begin{cases} N_{xBLOCK\_TI\_MAX} = N_{xBLOCK\_TI\_MAX} + 1, & \text{if } N_{xBLOCK\_TI\_MAX} \mod 2 = 0\\ N_{xBLOCK\_TI\_MAX} = N_{xBLOCK\_TI\_MAX}, & \text{if } N_{xBLOCK\_TI\_MAX} \mod 2 = 1 \end{cases}$$
$$S_{shift} = \frac{N_{xBLOCK\_TI\_MAX} - 1}{2}$$

[0434] 결과적으로, 판독될 셀 위치는 좌표 <sup>Z</sup><sub>n,s,t</sub> = N<sub>r</sub>C<sub>n,s,t</sub> + R<sub>n,s,t</sub> 에 의해 산출된다.

[0435] 도 27은 본 발명의 다른 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 동작을 나타낸다.

- [0436] 더 구체적으로, 도 27은 <sup>N</sup>xBLOCK\_TY<sup>(0,0)=3</sup>, <sup>N</sup>xBLOCK\_TY<sup>(1,0)=6</sup>, <sup>N</sup>xBLOCK\_TY<sup>(2,0)=5</sup>일 때 가상 XFECBLOCK을 포함하는 각 각의 타임 인터리빙 그룹에 대한 타임 인터리빙 메모리에서 인터리빙 어레이를 나타낸다.
- [0437] 변수 N<sub>sMOCK\_T</sub>(n,s)=N<sub>r</sub>는 N<sub>xMLOCK\_T</sub>\_MAX 보다 작거나 같을 것이다. 따라서, N<sub>xMLOCK\_T</sub>(n,<sup>s</sup>에 상관없이 수신기 측에서 단일 메모리 디인터리빙을 달성하기 위해, 트위스트된 행-열 블록 인터리버용 인터리빙 어레이는 가상 XFECBLOCK을 타임 인터리빙 메모리에 삽입함으로써 N<sub>r</sub>×N<sub>c</sub>=N<sub>cells</sub>×N<sub>xMLOCK\_T</sub>\_MAX 의 크기로 설정되고, 판독 과정은 다음 식과 같이 이루어진다.

## 수학식 11

p = 0;for  $i = 0; i < N_{cells} N_{xBLOCK_{TI}_{MAX}}; i = i + 1$ {GENERATE  $(R_{n,s,i}, C_{n,s,i});$   $V_i = N_r C_{n,s,j} + R_{n,s,j}$ if  $V_i < N_{cells} N_{xBLOCK_{TI}}(n,s)$ {  $Z_{n,s,p} = V_i; p = p + 1;$ }

- [0438]
- [0439] 타임 인터리빙 그룹의 수는 3으로 설정된다. 타임 인터리버의 옵션은 DP\_TI\_TYPE='0', DP\_FRAME\_INTERVAL='1', DP\_TI\_LENGTH='1', 즉 NTI=1, IJUMP=1, PI=1에 의해 PLS2-STAT 데이터에서 시그널링된다. 각각 Ncells = 30인 XFECBLOCK의 타임 인터리빙 그룹당 수는 각각의 NxBLOCK\_TI(0,0) = 3, NxBLOCK\_TI(1,0) = 6, NxBLOCK\_TI(2,0) = 5에 의해 PLS2-DYN 데이터에서 시그널링된다. XFECBLOCK의 최대 수는 NxBLOCK\_Group\_MAX에 의해 PLS2-STAT 데이터에서 시그널링 되고, 이는 <sup>[N\_SRLOCK\_Group\_MAX / N<sub>Π</sub>] = N<sub>xBLOCK\_TI\_MAX</sub> = 6 로 이어진다.</sup>
- [0440] 도 28은 본 발명의 일 실시예에 따른 트위스트된 행-열 블록 인터리버의 대각선 방향 판독 패턴을 나타낸다.
- [0441] 더 구체적으로, 도 28은 파라미터 <sup>N'<sub>xBLOCK, II\_MAX</sub> = 7</sup> 및 Sshift=(7-1)/2=3을 갖는 각각의 인터리빙 어레이로부터의 대각선 방향 판독 패턴을 나타낸다. 이때 위에 유사 코드로 나타낸 판독 과정에서, <sup>V<sub>i</sub> ≥ N<sub>selle</sub>N<sub>smLock\_II</sub> <sup>(n,s)</sup>이면, Vi 의 값이 생략되고, Vi의 다음 계산값이 사용된다.</sup>
- [0442] 도 29는 본 발명의 일 실시예에 따른 각각의 인터리빙 어레이로부터의 인터리빙된 XFECBLOCK을 나타낸다.
- [0443] 도 29는 파라미터 <sup>N</sup>xBLOCK\_TI\_MAX = 7</sup> 및 Sshift=3을 갖는 각각의 인터리빙 어레이로부터 인터리빙된 XFECBLOCK을 나타낸다.
- [0444] 이하에서는 본 발명의 일 실시예에 따른 프리퀸시 인터리빙 과정에 대해 설명한다.
- [0445] 본 발명의 일 실시예에 따른 프리퀀시 인터리버 7020은 다수의 셀들로 구성된 OFDM 심볼 구조에서 주파수 다이 버시티 (diversity) 성능 향상을 위해 매 OFDM 심볼에 대응하는 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용 하기 위한 것이다.
- [0446] 본 발명에서는 상술한 프리퀀시 인터리빙 방법을 랜덤 프리퀀스 인터리빙 (random frequency interleaving) 또 는 랜덤 FI(random FI)이라 호칭할 수 있으며 이는 설계자의 의도에 따라 변경가능하다.
- [0447] 상술한 바와 같이 본 발명의 일 실시예에 따른 방송 신호 송신 장치 또는 방송 신호 송신 장치 내의 프리퀸시 인터리버 7020는 적어도 하나 이상의 OFDM 심볼, 즉, 각 OFDM 심볼 또는페어(pair)된 두 개의 OFDM 심볼 (페어 와이즈 (pair-wise) OFDM 심볼 또는 각 OFDM 심볼 페어)의 셀들에 대해 서로 다른 인터리빙 시퀸스를 적용하여 프리퀸시 인터리빙을 수행하므로, 프리퀸시 다이버시티 를 획득할 수 있다. 본 발명의 일 실시예에 따른 프리 퀸시 인터리버는 메인 인터리빙 시퀸스 (또는 기본 인터리빙 시퀀스)와 심볼 오프셋 (symbol offset)을 기반으 로 생성된 프리퀸시 인터리빙 어드레스(frequency interleaving address)를 이용하여 입력된 OFDM 심볼들에 대 해 프리퀸시 인터리빙을 수행할 수 있다. 구체적인 내용은 후술한다.
- [0448] 따라서 본 발명의 일 실시예에 따른 방송 신호 송신 장치 또는 프리퀸시 인터리버는 두 개의 메모리 뱅크들을 이용하여 연속된 한 쌍의 OFDM 심볼 단위로 프리퀸시 인터리빙을 수행하는 핑-퐁(ping-pong) 프리퀀시 인터리버 구조를 가질 수 있다. 호칭은 설계자 의도에 따라 변경 가능하다.
- [0449] 짝수 번째 페어 OFDM 심볼들에 대응하는 데이터 셀들과 홀수 번째 페어 OFDM 심볼들에 대응하는 데이터 셀들은 서로 다른 FI 메모리 뱅크를 통해 독립적으로 인터리빙 될 수 있다. 또한, 본 발명의 일 실시예에 따른 프리퀀 시 인터리버는 각 메모리 뱅크로 입력되는 연속된 한 쌍의 OFDM 심볼에 대응하는 데이터 셀들에 대하여 임의의 싱글 인터리빙 시퀀스를 사용하여 쓰는 동작 (writing operation) 및 읽는 동작 (reading operation)을 동시에

수행할 수 있다. 구체적인 동작에 대해서는 후술한다.

- [0450] 도 30은 본 발명의 일 실시예에 따른 프리퀸시 인터리버의 동작을 나타낸 도면이다.
- [0451] 구체적으로 도 30은 송신측에서 두 개의 메모리 뱅크들을 사용하는 프리퀀시 인터리버의 기본 동작을 나타낸다. 본 발명의 일 실시예에 따른 프리퀀시 인터리빙은 수신측에서 싱글 메모리를 사용한 프리퀸시 디인터리빙을 가 능하게 할 수 있다.
- [0452] 상술한 바와 같이 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 핑-퐁 인터리빙 동작을 수행할 수 있다.
- [0453] 일반적으로 핑퐁 인터리빙 동작은 두 개의 메모리 뱅크들을 사용하여 이루어진다.
- [0454] 상술한 바와 같이 짝수 번째 페어 OFDM 심볼들에 대응하는 데이터 셀들과 홀수 번째 페어 OFDM 심볼들에 대응하는 데이터 셀들은 서로 다른 FI 메모리 뱅크를 통해 독립적으로 인터리빙될 수 있다. 예를 들어, 첫 번째 (짝수) OFDM 심볼들에 대응하는 데이터 셀들은 첫 번째 메모리 뱅크에서 본 발명의 일 실시예에 따른 인터리빙 시퀀스에 따라 프리퀀시 인터리빙이 되며, 두번째 (홀수) OFDM 심볼들에 대응하는 데이터 셀들은 두 번째 메모 리 뱅크에서 본 발명의 일 실시예에 따른 인터리빙 시퀀스에 따라 프리퀸시 인터리빙 될 수 있다.
- [0455] 도면에 도시된 바와 같이, 프리퀀시 인터리버는 디먹스 (16000), 두 개의 메모리 뱅크 A (16100) 및 B (16200) 및 (16300)를 포함할 수 있다.
- [0456] 먼저, 본 발명의 일 실시예에 따른 프리퀸시 인터리버는 연속적으로 입력되는 OFDM 심볼들에 대응하는 데이터 셀들에 대해 페어링을 위한 디멀티플렉싱을 수행할 수 있다. 이후 본 발명의 일 실시예에 따른 프리퀸시 인터리 버는 각 메모리 뱅크 A 및 B를 사용하여 쓰는 동작 및 읽는 동작을 포함하는 프리퀸시 인터리빙을 수행할 수 있다.
- [0457] 이후, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 OFDM 심볼들에 대응하는 데이터 셀들의 연속적인 전송 을 위한 멀티플렉싱을 수행할 수 있다.
- [0458] 도 31은 본 발명의 일 실시예에 따른 프리퀸시 디인터리빙 과정을 나타낸 도면이다.
- [0459] 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 이용하여 상술한 프리퀀시 인터리빙 과정의 역과정을 수행할 수 있다. 본 도면은 연속적으로 입력된 OFDM 심볼들에 대응하는 데이터 셀들에 대하여 싱글 메 모리를 사용한 프리퀸시 디인터리빙 과정을 나타낸다.
- [0460] 기본적으로 본 발명의 일 실시예에 따른 프리퀸시 디인터리빙은 상술한 프리퀸시 인터리빙의 역과정에 따라 수 행될 수 있다.
- [0461] 즉, 도면의 좌측에 도시된 바와 같이 연속적으로 입력되는 OFDM 심볼들에 대응하는 데이터 셀들에 대하여, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 이용하여 상술한 프리퀸시 인터리빙의 쓰는 동 작 및 읽는 동작의 역과정을 수행할 수 있다. 이 경우, 싱글 메모리만을 사용함으로써 메모리 사용 효율성이 증 가될 수 있다. 이는 송신측에서 사용된 핑-퐁 인터리빙 동작에 따라 발생된 효과이다.
- [0462] 도 32는 입력 OFDM 심볼들에 대응하는 데이터들에 대한 싱글 메모리 디인터리빙을 나타낸 도면이다.
- [0463] 도 32는 방송 신호 송신 장치 (또는 프리퀀시 인터리버 7020)에서 사용된 인터리빙 시퀀스를 매 페어-와이즈 OFDM 심볼에 대응하는 데이터 심볼에 적용하여 디인터리빙을 수행하는 방송 신호 수신 장치 또는 방송 신호 수 신 장치의 프리퀸시 디인터리버의 동작을 개념화시켜 나타낸 도면이다.
- [0464] 상술한 바와 같이, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 싱글 메모리를 이용하여 상술한 프리퀸 시 인터리빙 과정의 역과정을 수행할 수 있다. 본 도면은 입력된 연속적인 OFDM 심볼들에 대응하는 데이터 심볼 들에 대한 싱글 메모리 프리퀸시 디인터리빙을 수행하는 방송 신호 수신 장치의 동작을 나타낸다.
- [0465] 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 프리퀸시 인터리버 7020의 동작의 역과정을 수행할 수 있다. 따라서 디인터리빙 시퀀스들은 상술한 인터리빙 시퀀스에 대응된다.
- [0466] 도 33은 본 발명의 일 실시예에 따른 각 메모리 뱅크 내에서 인터리빙 시퀀스의 변경 과정을 설명하는 수학식을 나타낸 도면이다.
- [0467] 상술한 바와 같이 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 기본 인터리빙 시퀀스를 기반으로 심볼 오 프셋을 생성하여 계산된 프리퀀시 인터리빙 어드레스를 이용하여 프리퀀시 인터리빙을 수행할 수 있다.

- [0468] 도면 상단에 위치한 블록은 i번째 OFDM 심볼 페어의 첫번째 OFDM 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 과정을 나타낸 수학식이며, 도면 하단에 위치한 블록은 i번째 OFDM 심볼 페어의 두번째 OFDM 심볼에 대응하는 데이터 셀들에 대한 프리퀸시 인터리빙 과정을 나타낸 수학식이다.
- [0469] 랜덤 시퀀스는 기본 인터리빙 시퀀스 제너레이터 (basic interleaving sequence generator)에 의해 생성될 수 있다. 구체적인 내용은 후술한다.
- [0470] 심볼 오프셋은 후술할 심볼-오프셋 제너레이터 (symbol offset generator)에 의해 생성될 수 있다. 구체적인 내 용은 후술한다.
- [0471] 가용가능한 데이터 셀들 (셀 매퍼 (7010)으로부터 출력된 셀들)은 하나의 OFDM 심볼 안에서 인터리빙될 수 있다. 본 발명의 일 실시예에 따른 Ndata는 데이터 셀들의 개수를 의미하며, Ndata의 최대값은 Nmax or Mmax 로 표현될 수 있다. Nmax 값은 FFT 모드에 따라 달라질 수 있으며, 호칭이나 해당 값은 설계자의 의도에 따라 변경 가능하다.
- [0472] Hj(k)는 각 FFT 모드에 대한 인터리빙 어드레스 또는 인터리빙 시퀀스를 의미한다. 상술한 바와 같이, 본 발명 의 일실시예에 따른 프리퀀시 인터리버 (7020)는 하나의 OFDM 심볼에 대응하는 데이터 셀들을 랜덤하게 인터리 빙하여 주파수 단에서의 다이버시티(diversity)를 획득하기 위해 사용된다. 따라서 하나의 신호 프레임에서 최 대 인터리빙 게인을 얻기 위하여, 본 발명의 일 실시예에 따른 프리퀸시 인터리버 (7020)은 연속된 두 개의 OFDM 심볼들로 구성된 OFDM 심볼 페어에 대응하는 데이터 셀들 단위로 인터리빙 시퀸스를 적용할 수 있다.
- [0473] 또한, 상술한 바와 같이, 본 발명의 일 실시예에 따른 OFDM 제너레이션 블록 (1030)은 입력 데이터에 대해 IFFT 변환을 수행할 수 있다.
- [0474] 이하에서는 랜덤 인터리빙 시퀀스를 생성하는 프리퀀시 인터리버 (7020)의 동작을 설명한다.
- [0475] 랜덤 인터리빙 시퀀스 제너레이터는 프리퀀시 인터리버 자체를 의미할 수도 있고, 프리퀀시 인터리버에 포함되 는 블록 또는 모듈로 설명될 수 있다.
- [0476] 랜덤 인터리빙 시퀀스 제너레이터는 인터리빙 어드레스 제너레이터 또는 인터리빙 시퀀스 제너레이터라고 호칭 될 수 있으며, 이는 설계자의 의도에 따라 변경 가능하다. 본 발명의 일 실시예에 따른 인터리빙 시퀀스 제너레이터 (basic interleaving sequence generator), 심볼 오프셋 제너레이터 (symbol offset generator), 모듈로 오퍼레이터(modulo operator), 어드레스 체크 블록 (address check bloc k)을 포함할 수 있다. 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터는 랜덤 메인 시퀀스 제너 레이터라고 호칭될 수 있으며, 어드레스 체크 블록은 메모리 인덱스 체크 블록라고 호칭될 수 있다. 각 블록의 명칭 또는 위치, 기능등은 설계자의 의도에 따라 변경 가능한 사항이다.
- [0477] 상술한 바와 같이 본 발명의 일 실시예에 따른 FFT 모드 또는 FFT 사이즈는 8K, 16K, 32K 등이 될 수 있다. 이 는 설계자의 의도에 따라 변경가능한 사항이다.
- [0478] 이하에서는 랜덤 인터리빙 시퀀스 제너레이터 (random interleaving sequence generator)를 설명한다.
- [0479] 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 상술한 바와 같이 매 OFDM 심볼 마다 서로 다른 인터리빙 시 퀸스 또는 인터리빙 어드레스를 적용하여 인터리빙을 수행함으로서 프리퀸시 다이버시티를 획득할 수 있다. 본 발명의 일 실시예에 따른 랜덤 인터리빙 시퀀스 제너레이터의 논리적 구성 (logical composition)은 매 싱글 OFDM 심볼 안에 있는 데이터 셀들을 인터리빙 하기 위한 랜덤 메인 시퀀스 제너레이터 (random main-sequence generator) (Cj(K)) 및 심볼 오프셋을 생성 또는 변경하기 위한 랜덤 심볼 오프셋 제너레이터 (random symbol-



offset generator) ( )를 포함할 수 있다. 또한 본 발명의 일 실시예에 따른 랜덤 인터리빙 시퀀스 제너레이터는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성할 수 있다.

[0480] 상술한 바와 같이, 본 발명의 일 실시예에 따른 랜덤 메인 시퀀스 제너레이터는 기본 인터리빙 시퀀스 제너레이터 (basic interleaving sequence generator)로 호칭할 수 있으며, 이는 설계자의 의도에 따라 변경 가능하다. 본 발명의 일 실시예에 따른 랜덤 메인 시퀀스 제너레이터는 각 FFT 모드마다 결정된 특정 크기의 바이너리 시 퀸스 (binary sequence)를 사용하며 메인 시퀸스를 생성할 수 있다.

- [0481] 본 발명의 일 실시예에 따른 랜덤 메인 시퀀스 제너레이터는 스프레더(spreader) 및 랜더마이저 (randomizer)를 포함할 수 있으며, 주파수 도메인 상의 임의성(full randomness)을 위한 렌더링(rendering)을 수행할 수 있다.
- [0482] 본 발명의 일 실시예에 따른 랜덤 심볼-오프셋 제너레이터는 상술한 심볼 오프셋 제너레이터라고 호칭할 수 있 으며 이는 설계자의 의도에 따라 변경 가능하다.
- [0483] 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 k 비트 스프레더와 (X-k) 비트의 랜더마이저를 포함할 수 있으며, 시간 도메인 상에서 2k 만큼의 스프레딩(spreading)을 위한 렌더링을 수행할 수 있다.
- [0484] 상술한 스프레더 및 랜더마이저는 인터리빙 시퀀스 생성시, 스프레딩 효과 및 랜덤 효과를 발생시키기 위해 사 용될 수 있다.
- [0485] 이하에서는 FFT 사이즈가 8K인 경우의 프리퀀시 인터리버에 대해 설명한다.
- [0486] 본 발명의 일 실시예에 따른 프리퀸시 인터리버는 8K FFT 모드 (또는 8K 모드)의 경우, 다음의 논리 (logical) 구조를 포함할 수 있다.
- [0487] 기본 인터리빙 시퀀스 제너레이터는 1비트 스프레더 및 12비트 랜더마이저를 포함할 수 있으며, 심볼 오프셋 제 너레이터는 k 비트의 스프레더와 (13-k) 비트 렌더마이저를 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
- [0488] 도 34는 본 발명의 일 실시예에 따른 8K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작 을 나타낸 수학식이다.
- [0489] (a)는 0 비트 스프레더와 13 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 8K FFT 모 드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
- [0490] (a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어 단위로 동작할 수 있다.
- [0491] (b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP (primitive polynomial)를 나타낸 다. 이 경우, PP는 13th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다.
- [0492] (b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과 정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어마다 동작할 수 있으며, 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼 길이의 절반에 해당한다.
- [0493] 도 35는 본 발명의 다른 실시예에 따른 8K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동 작을 나타낸 수학식이다. (a)는 2 비트 스프레더와 11 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 8K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
- [0494] (a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동작할 수 있다.
- [0495] (b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP를 나타낸다. 이 경우, PP는 11th PP가 될 수 있으며 초기값은 임의의 값으로 변경 가능하다.
- [0496] (b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과 정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀 들에 대해 동작될 수 있다. 따라서 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼 길이의 절반에 해당한다.
- [0497] 도 36은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
- [0498] 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레 스를 생성하기 위하여 스프레더 (1-bit toggling), 랜더마이저, 랜덤 심볼-오프셋 제너레이터 (심볼 오프셋 제 너레이터), 모듈로 오퍼레이터 (modulo operator), 메모리 인덱스 체크 (memory-index check) 블록을 포함할 수 있다. 스프레더 및 랜더 마이저는 상술한 기본 인터리빙 시퀸스 제너레이터에 포함될 수 있으며, 메모리 인 덱스 체크 블록은 어드레스 체크 블록으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다.
- [0499] 도면에 도시된 바와 같이 본 발명의 일 실시예에 따른 프리퀸시 인터리버는 모듈로 연산을 수행하고 생성된 인 터리빙 시퀀스의 메모리 인덱스를 검증 (또는 생성된 인터리빙 시퀀스의 어드레스를 검증) 하는 과정을 수행할 수 있다. 이는 수신측에서 싱글 메모리를 사용하여 프리퀸시 디인터리빙을 수행하는 경우, 디인터리빙의 퍼포먼 스를 증가시키기 위한 것이다. 상술한 바와 같이 본 발명의 일 실시예에 따른 신호 프레임(또는 프레임)은 노말

데이터 심볼 (또는 데이터 심볼), 프레임 엣지 심볼 및 프레임 시그널링 심볼을 포함할 수 있다. 이 경우, 프레 임 엣지 심볼 및 프레임 시그널링 심볼은 노말 데이터 심볼보다 길이가 짧으므로 싱글 메모리를 갖는 프리퀀시 디인터리버의 디인터리빙 퍼포먼스가 떨어질 수 있다. 따라서 본 발명에서는 프리퀸시 디인터리빙 퍼포먼스를 증가시키기 위하여 모듈로 연산을 수행한 뒤, 인터리빙 시퀀스의 어드레스 (또는 메모리 인덱스)를 체크하는 프 리퀸시 인터리빙을 제안한다.

- [0500] 이하 각 블록들의 동작을 설명한다.
- [0501] 스프레더는 전체 13 비트들중에 n-비트 상위 부분을 이용하여 동작할 수 있으며, 룩업 테이블 (look-up table) 을 기반으로 하는 멀티플렉서로서로 동작 가능하다. 8K FFT 모드의 경우, 1-비트 멀티 플렉서(또는 토글링)가 될 수 있다.
- [0502] 랜더마이저는 PN (또는 PRBS, Pseudo Random Bit Stream) 제너레이터를 통해 동작되며 인터리빙시 전체 랜덤 효 과를 제공할 수 있다. 상술한 바와 같이 8K FFT 모드의 경우, 12-비트를 고려한 PN (또는 PRBS) 제너레이터가 사용될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
- [0503] 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 적용하기 위한 심볼 오프셋을 생성할 수 있다. 도면에 도시된 바와 같이 8K인 경우, 심볼 오프셋은 13비트의 비트 시퀀스를 기반으로 결정될 수 있다. 결과적으로, 생성된 심볼 오프셋은 OFDM 심볼 페어를 구성하는 두 개의 연속적인 심볼들(two consecutive symbols)에 대해 동일한 값(constant value)이 될 수 있다. 구체적인 동작은 상술한 바와 같으므로 생략한다.
- [0504] 모듈로 오퍼레이터는 입력 값이 Ndata 또는 Nmax를 초과하는 경우 동작할 수 있다. 8K FFT 모드의 경우 Nmax의 최대값은 8192가 될 수 있다.
- [0505] 이후, 메모리 인덱스 체크 블록은 현재 생성된 값이 Ndata 또는 Ndata의 최대값(Nmax) 보다 클 경우 모듈로 오 퍼레이터에서 출력된 출력 값을 사용하지 않고, 반복적으로 스프레더 및 랜더마이저를 동작시켜 출력 메모리 인 덱스 값(또는 인터리빙 어드레스)이 Ndata 또는 Ndata의 최대값(Nmax)을 초과하지 않도록 조절하는 역할을 수행 할 수 있다.
- [0506] 도 37은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
- [0507] 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 초기값 설정 및 PP를 나타낸다. 이 경우, PP는 12th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉, 도면 상단 에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀸스 (binary word sequence)를 나타낸다.
- [0508] 도면 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀸시 인터리버가 인 터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시 퀀스를 출력하기 위하여 생성된 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용될 수 있다.
- [0509] 상술한 바와 같이 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 k 비트 스프레더 및 (X-k) 비트 랜더 마이저를 포함할 수 있다.
- [0510] k 비트 스프레더는 2k 멀티플렉서를 통해 동작되며, 심볼간 스프레딩 성질을 최대화 (또는 코릴레이션 성질을 최소화) 하도록 최적화 설계될 수 있다.
- [0511] 랜더마이저는 N 비트 PN 제너레이터(또는 N 비트 PRBS 제너레이터)를 통해 동작되며 임의성을 제공하도록 설계 될 수 있다.
- [0512] 8K FFT 모드의 심볼 오프셋 제너레이터는 0/1/2 비트 스프레더 및 13/12/11 비트 랜덤 제너레이터 (또는 PN 제 너레이터)를 포함할 수 있다. 이는 설계자 의도에 따라 변경 가능하다.
- [0513] 도 38은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다.
- [0514] 상술한 바와 같이 본 발명의 일 실시에에 따른 8K FFT 모드의 프리퀀시 인터리버는 기본 인터리빙 시퀀스 제너 레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있다.
- [0515] 구체적인 설명은 상술한 바와 같으므로 생략한다.

- [0516] 이하에서는 8K FFT 모드의 프리퀸시 인터리버의 다른 실시예를 설명한다. 8K FFT 모드의 프리퀸시 인터리버의 다른 실시예는 기본 인터리빙 시퀀스의 랜더마이저가 비트 셔플링(bit shuffling)을 더 포함한다는 점에서 차이 가 있다.
- [0517] 도 39는 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
- [0518] 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드 레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메 모리 인덱스 체크 블록을 포함할 수 있으나, 기본 인터리빙 시퀀스 제너레이터에서 비트 셔플링을 수행한다는 점에서 차이가 있다. 비트 셔플링을 제외한 나머지 동작은 상술한 바와 동일하므로 생략한다.
- [0519] 비트 셔플링은 스프레딩 성질 또는 임의성을 최적화하는 기능을 수행하며, Ndata를 고려하여 설계된다. 8K FFT 모드의 경우, 랜더마이저는 12-비트 PN 제너레이터를 사용할 수 있으며, 이는 변경 가능하다.
- [0520] 도 40은 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀸시 인터리버의 비트 셔플링 및 프리퀸시 인터리버의 동작을 표현하는 수학식이다.
- [0521] (a)는 상술한 8K FFT 모드의 비트 셔플링을 나타내며, (b)는 8K FFT 모드의 프리퀸시 인터리버의 동작을 표현하는 수학식이다.
- [0522] (a)에 도시된 바와 같이, 8K FFT 모드의 비트 셔플링은 메모리 인덱스 계산시 PN 제너레이터의 레지스터들의 비 트를 섞기 위해 사용될 수 있다. (a)의 상단은 비트 셔플링의 동작을 나타내며, 하단은 12비트인 경우, 비트 셔 플링의 실시예를 나타낸다.
- [0523] 도면에 도시된 바와 같이 비트 셔플링의 결과, 8K FFT 모드의 프리퀀시 인터리버에서 사용되는 기본 인터리빙 시퀀스는 12비트의 바이너리 워드 시퀀스가 R 또는 R'로 변경될 수 있다. 변경된 바이너리 워드 시퀀스는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용되거나, OFDM 심볼 페어를 구성하는 두 개의 OFDM 심볼 각각에 대응하는 데이터 셀들마다 다르게 적용될 수도 있다.
- [0524] (b)의 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 의 초기값 설정 및 PP를 나타낸다. 이 경우, PP는 12th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉 도면 상 단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀸스 (binary word sequence)를 나타낸다.
- [0525] (b)의 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시 권스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된 다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용 될 수 있다.
- [0526] 이하에서는 FFT 사이즈가 16K인 경우의 프리퀸시 인터리버에 대해 설명한다.
- [0527] 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 16K FFT 모드의 경우, 다음의 논리 구조를 포함할 수 있다. 기본 인터리빙 시퀀스 제너레이터는 1비트 스프레더 및 13비트 랜더마이저를 포함할 수 있으며, 심볼 오프셋 제 너레이터는 k 비트의 스프레더와 (14-k) 비트 렌더마이저를 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
- [0528] 도 41은 본 발명의 일 실시예에 따른 16K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동 작을 나타낸 수학식이다.
- [0529] (a)는 0 비트 스프레더와 14 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 16K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
- [0530] (a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작할 수 있다.
- [0531] (b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP (primitive polynomial)를 나타낸 다. 이 경우, PP는 14th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다.
- [0532] (b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과 정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀

들마다 동작할 수 있으며, 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼 길이의 절반에 해당한다.

- [0533] 도 42는 본 발명의 다른 실시예에 따른 16K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
- [0534] (a)는 2 비트 스프레더와 12 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 16K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
- [0535] (a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작할 수 있다.
- [0536] (b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP를 나타낸다. 이 경우, PP는 12th PP가 될 수 있으며 초기값은 임의의 값으로 변경 가능하다.
- [0537] (b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과 정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀 들마다 동작될 수 있다. 따라서 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼에 대응하는 데이터 심볼들 길이 의 절반에 해당한다.
- [0538] 도 43은 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀸시 인터리버를 나타낸 도면이다.
- [0539] 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드 레스를 생성하기 위하여 스프레더 (1-bit toggling), 랜더마이저, 랜덤 심볼-오프셋 제너레이터 (심볼 오프셋 제너레이터), 모듈로 오퍼레이터 (modulo operator), 메모리 인덱스 체크 (memory-index check) 블록을 포함할 수 있다. 스프레더 및 랜더 마이저는 상술한 기본 인터리빙 시퀸스 제너레이터에 포함될 수 있으며, 메모리 인 덱스 체크 블록은 어드레스 체크 블록으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다.
- [0540] 이하 각 블록들의 동작을 설명한다.
- [0541] 스프레더는 전체 14 비트들중에 n-비트 상위 부분을 이용하여 동작할 수 있으며, 룩업 테이블 (look-up table) 을 기반으로 하는 멀티플렉서로서로 동작 가능하다. 16K FFT 모드의 경우, 1-비트 멀티 플렉서(또는 토글링)가 될 수 있다.
- [0542] 랜더마이저는 PN (또는 PRBS, Pseudo Random Bit Stream) 제너레이터를 통해 동작되며 인터리빙시 전체 랜덤 효 과를 제공할 수 있다. 상술한 바와 같이 16K FFT 모드의 경우, 13-비트를 고려한 PN (또는 PRBS) 제너레이터가 사용될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
- [0543] 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 적용하기 위한 심볼 오프셋을 생성할 수 있다. 도면에 도시된 바와 같이 16K인 경우, 심볼 오프셋은 14비트의 비트 시퀀스를 기반으로 결정될 수 있 다. 심볼 오프셋의 값(value)은 OFDM 심볼 페어를 구성하는 두 개의 연속적인 심볼들(two consecutive symbols)에 대응하는 데이터 셀들에 대해 동일하다.
- [0544] 모듈로 오퍼레이터는 입력 값이 Ndata 또는 Nmax를 초과하는 경우 동작할 수 있다. 16K FFT 모드의 경우 Nmax의 최대값은 16384가 될 수 있다.
- [0545] 이후, 메모리 인덱스 체크 블록은 현재 생성된 값이 Ndata 또는 Ndata의 최대값(Nmax) 보다 클 경우 모듈로 오 퍼레이터에서 출력된 출력 값을 사용하지 않고, 반복적으로 스프레더 및 랜더마이저를 동작시켜 출력 메모리 인 덱스 값(또는 인터리빙 어드레스)이 Ndata 또는 Ndata의 최대값(Nmax)을 초과하지 않도록 조절하는 역할을 수행 할 수 있다.
- [0546] 도 44는 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
- [0547] 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 초기값 설정 및 PP를나타낸다. 이 경우, PP는 13th PP가될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉, 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀀스 (binary word sequence)를 나타낸다.
- [0548] 도면 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인 터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시 퀸스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된 다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용

될 수 있다.

- [0549] 상술한 바와 같이 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 k 비트 스프레더 및 (X-k) 비트 랜더 마이저를 포함할 수 있다.
- [0550] k 비트 스프레더는 2k 멀티플렉서를 통해 동작되며, 심볼간 스프레딩 성질을 최대화 (또는 코릴레이션 성질을 최소화) 하도록 최적화 설계될 수 있다.
- [0551] 랜더마이저는 N 비트 PN 제너레이터(또는 N 비트 PRBS 제너레이터)를 통해 동작되며 임의성을 제공하도록 설계 될 수 있다.
- [0552] 16K FFT 모드의 심볼 오프셋 제너레이터는 0/1/2 비트 스프레더 및 14/13/12 비트 랜덤 제너레이터 (또는 PN 제 너레이터)를 포함할 수 있다. 이는 설계자 의도에 따라 변경 가능하다.
- [0553] 도 45는 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 로지컬 (logical) 구조도를 나타낸다.
- [0554] 상술한 바와 같이 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 기본 인터리빙 시퀀스 제너 레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인텍스 체크 블록을 포함할 수 있다.
- [0555] 구체적인 설명은 상술한 바와 같으므로 생략한다.
- [0556] 이하에서는 16K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다. 16K FFT 모드의 프리퀀시 인터리버의 다른 실시예는 기본 인터리빙 시퀀스의 랜더마이저가 비트 셔플링(bit shuffling)을 더 포함한다는 점에서 차이 가 있다.
- [0557] 도 46은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
- [0558] 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀸시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어 드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있으나, 기본 인터리빙 시퀀스 제너레이터에서 비트 셔플링을 수행한다는 점에서 차이가 있다. 비트 셔플링을제외한 나머지 블록의 동작은 상술한 바와 동일하므로 생략한다.
- [0559] 비트 셔플링은 스프레딩 성질 또는 임의성을 최적화하는 기능을 수행하며, Ndata를 고려하여 설계된다. 16K FFT 모드의 경우, 랜더마이저는 13-비트 PN 제너레이터를 사용할 수 있으며, 이는 변경 가능하다.
- [0560] 도 47은 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀸시 인터리버의 비트 셔플링 및 프리퀸시 인터리버의 동작을 표현하는 수학식이다.
- [0561] (a)는 상술한 16K FFT 모드의 비트 셔플링을 나타내며, (b)는 16K FFT 모드의 프리퀸시 인터리버의 동작을 표현 하는 수학식이다.
- [0562] (a)에 도시된 바와 같이, 16K FFT 모드의 비트 셔플링은 메모리 인덱스 계산시 PN 제너레이터의 레지스터들의 비트를 섞기 위해 사용될 수 있다. (a)의 상단은 비트 셔플링의 동작을 나타내며, 하단은 13비트인 경우, 비트 셔플링의 실시예를 나타낸다.
- [0563] 도면에 도시된 바와 같이 비트 셔플링의 결과, 16K FFT 모드의 프리퀸시 인터리버에서 사용되는 기본 인터리빙 시퀀스는 13비트의 바이너리 워드 시퀀스가 R 또는 R'로 변경될 수 있다. 변경된 바이너리 워드 시퀀스는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용되거나, OFDM 심볼 페어를 구성하는 두 개의 OFDM 심볼 각각에 대응하는 데이터 셀들에 대해 다르게 적용될 수도 있다.
- [0564] (b)의 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 초기값 설정 및 PP를나타낸다. 이 경우, PP는 13th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉 도면 상단 에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀸스 (binary word sequence)를 나타낸다.
- [0565] (b)의 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인 터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시 퀸스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된 다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용

될 수 있다.

[0566] 이하에서는 FFT 사이즈가 32K인 경우의 프리퀸시 인터리버에 대해 설명한다.

- [0567] 본 발명의 일 실시예에 따른 프리퀸시 인터리버는 32K FFT 모드의 경우, 다음의 논리 구조를 포함할 수 있다.
- [0568] 기본 인터리빙 시퀀스 제너레이터는 1비트 스프레더 및 14비트 랜더마이저를 포함할 수 있으며, 심볼 오프셋 제 너레이터는 k 비트의 스프레더와 (15-k) 비트 렌더마이저를 포함할 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
- [0569] 도 48은 본 발명의 일 실시예에 따른 32K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동 작을 나타낸 수학식이다.
- [0570] (a)는 0 비트 스프레더와 15 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 32K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
- [0571] (a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 동작할 수 있다.
- [0572] (b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP (primitive polynomial)를 나타낸 다. 이 경우, PP는 15th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다.
- [0573] (b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과 정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀 들마다 동작될 수 있다. 따라서 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼에 대응하는 데이터 심볼들 길이 의 절반에 해당한다.
- [0574] 도 49는 본 발명의 다른 실시예에 따른 32K FFT 모드의 심볼 오프셋 제너레이터 및 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
- [0575] (a)는 2 비트 스프레더와 13 비트 랜더마이저를 포함하는 심볼 오프셋 제너레이터를 나타내며, (b)는 32K FFT 모드의 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
- [0576] (a)에 도시된 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어마다 동작할 수 있다.
- [0577] (b)의 상단에 도시된 수학식은 랜더마이저의 초기값 설정 및 원시 다항식, PP를나타낸다. 이 경우, PP는 13th PP가 될 수 있으며 초기값은 임의의 값으로 변경 가능하다.
- [0578] (b)의 하단에 도시된 수학식은 스프레더와 랜더마이저의 출력 신호에 대해 심볼 오프셋을 계산 및 출력하는 과 정을 나타낸다. 수학식에 도시된 바와 같이 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어에 대응하는 데이터 셀 들마다 동작될 수 있다. 따라서 전체 출력되는 오프셋의 길이는 전체 OFDM 심볼에 대응하는 데이터 심볼들 길이 의 절반에 해당한다.
- [0579] 도 50은 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀸시 인터리버를 나타낸 도면이다.
- [0580] 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드 레스를 생성하기 위하여 스프레더 (1-bit toggling), 랜더마이저, 랜덤 심볼-오프셋 제너레이터 (심볼 오프셋 제너레이터), 모듈로 오퍼레이터 (modulo operator), 메모리 인텍스 체크 (memory-index check) 블록을 포함할 수 있다. 스프레더 및 랜더 마이저는 상술한 기본 인터리빙 시퀀스 제너레이터에 포함될 수 있으며, 메모리 인 텍스 체크 블록은 어드레스 체크 블록으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다
- [0581] 이하 각 블록들의 동작을 설명한다.
- [0582] 스프레더는 전체 15 비트들중에 n-비트 상위 부분을 이용하여 동작할 수 있으며, 룩업 테이블 (look-up table) 을 기반으로 하는 멀티플렉서로서로 동작 가능하다. 32K FFT 모드의 경우, 1-비트 멀티 플렉서(또는 토글링)가 될 수 있다.
- [0583] 랜더마이저는 PN (또는 PRBS, Pseudo Random Bit Stream) 제너레이터를 통해 동작되며 인터리빙시 전체 랜덤 효 과를 제공할 수 있다. 상술한 바와 같이 32K FFT 모드의 경우, 14-비트를 고려한 PN (또는 PRBS) 제너레이터가 사용될 수 있다. 이는 설계자의 의도에 따라 변경 가능하다.
- [0584] 심볼 오프셋 제너레이터는 매 OFDM 심볼 페어마다 적용하기 위한 심볼 오프셋을 생성할 수 있다. 도면에 도시된 바와 같이 8K인 경우, 심볼 오프셋은 15비트의 비트 시퀀스를 기반으로 결정될 수 있다. 심볼 오프셋의 값은

OFDM 심볼 페어를 구성하는 두 개의 연속적인 심볼들(two consecutive symbols)에 대응하는 데이터 셀들 대해 동일하다. 구체적인 동작은 상술한 바와 같으므로 생략한다.

- [0585] 모듈로 오퍼레이터는 입력 값이 Ndata 또는 Nmax를 초과하는 경우 동작할 수 있다. 32K FFT 모드의 경우 Nmax의 최대값은 32768이 될 수 있다.
- [0586] 이후, 메모리 인덱스 체크 블록은 현재 생성된 값이 Ndata 또는 Ndata의 최대값(Nmax) 보다 클 경우 모듈로 오 퍼레이터에서 출력된 출력 값을 사용하지 않고, 반복적으로 스프레더 및 랜더마이저를 동작시켜 출력 메모리 인 덱스 값(또는 인터리빙 어드레스)이 Ndata 또는 Ndata의 최대값(Nmax)을 초과하지 않도록 조절하는 역할을 수행 할 수 있다.
- [0587] 도 51은 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀸시 인터리버의 동작을 표현하는 수학식이다.
- [0588] 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 초기값 설정 및 PP를 나타낸다. 이 경우, PP는 14th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다.
- [0589] 즉, 도면 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀀스 (binary word sequence)를 나타낸다.
- [0590] 도면 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀸시 인터리버가 인 터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시 퀀스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된 다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용 될 수 있다.
- [0591] 상술한 바와 같이 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 k 비트 스프레더 및 (X-k) 비트 랜더 마이저를 포함할 수 있다.k 비트 스프레더는 2k 멀티플렉서를 통해 동작되며, 심볼간 스프레딩 성질을 최대화 (또는 코릴레이션 성질을 최소화) 하도록 최적화 설계될 수 있다.
- [0592] 랜더마이저는 N 비트 PN 제너레이터(또는 N 비트 PRBS 제너레이터)를 통해 동작되며 임의성을 제공하도록 설계 될 수 있다. 32K FFT 모드의 심볼 오프셋 제너레이터는 0/1/2 비트 스프레더 및 15/14/13 비트 랜덤 제너레이터 (또는 PN 제너레이터)를 포함할 수 있다. 이는 설계자 의도에 따라 변경 가능하다.
- [0593] 도 52는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀸시 인터리버의 로지컬 (logical) 구조도를 나타낸다.
- [0594] 상술한 바와 같이 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀸시 인터리버는 기본 인터리빙 시퀀스 제너 레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있다.
- [0595] 구체적인 설명은 상술한 바와 같으므로 생략한다.
- [0596] 이하에서는 32K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다. 32K FFT 모드의 프리퀀시 인터리버의 다른 실시예는 기본 인터리빙 시퀀스의 랜더마이저가 비트 셔플링(bit shuffling)을 더 포함한다는 점에서 차이 가 있다.
- [0597] 도 53은 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
- [0598] 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀸시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 메모리 인덱스 체크 블록을 포함할 수 있으나, 기본 인터리빙 시퀸스 제너레이터에서 비트 셔플링을 수행한다는 점에서 차이가 있다. 비트 셔플링을 제외한 나머지 동작은 상술한 바와 동일하므로 생략한다.
- [0599] 비트 셔플링은 스프레딩 성질 또는 임의성을 최적화하는 기능을 수행하며, Ndata를 고려하여 설계된다. 32K FFT 모드의 경우, 랜더마이저는 14-비트 PN 제너레이터를 사용할 수 있으며, 이는 변경 가능하다.
- [0600] 도 54는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 비트 셔플링 및 프리퀀시 인터리버의 동작을 표현하는 수학식이다.
- [0601] (a)는 상술한 32K FFT 모드의 비트 셔플링을 나타내며, (b)는 32K FFT 모드의 프리퀸시 인터리버의 동작을 표현 하는 수학식이다.

- [0602] (a)에 도시된 바와 같이, 32K FFT 모드의 비트 셔플링은 메모리 인텍스 계산시 PN 제너레이터의 레지스터들의 비트를 섞기 위해 사용될 수 있다. (a)의 상단은 비트 셔플링의 동작을 나타내며, 하단은 14비트인 경우, 비트 셔플링의 실시예를 나타낸다.
- [0603] 도면에 도시된 바와 같이 비트 셔플링의 결과, 8K FFT 모드의 프리퀀시 인터리버에서 사용되는 기본 인터리빙 시퀀스는 14비트의 바이너리 워드 시퀀스가 R 또는 R'로 변경될 수 있다. 변경된 바이너리 워드 시퀀스는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용되거나, OFDM 심볼 페어를 구성하는 두 개의 OFDM 심볼 각각에 대응하는 데이터 셀들에 대해 다르게 적용될 수도 있다.
- [0604] (b)의 상단에 도시된 수학식은 상술한 기본 인터리빙 시퀀스 제너레이터에 포함된 랜더마이저의 의 초기값 설정 및 PP를 나타낸다. 이 경우, PP는 14th PP가 될 수 있으며 초기값은 임의의 값들로 변경 가능하다. 즉 도면 상 단에 도시된 수학식은 상술한 기본 인터리빙 시퀸스를 정의하기 위해 사용될 수 있는 바이너리 워드 시퀀스 (binary word sequence)를 나타낸다.
- [0605] (b)의 하단에 도시된 수학식은 기본 인터리빙 시퀀스 제너레이터의 출력 신호에 대하여 프리퀀시 인터리버가 인 터리빙 시퀀스 (또는 인터리빙 어드레스)를 계산하는 과정을 나타낸다. 수학식에 도시된 바와 같이 인터리빙 시 퀀스를 출력하기 위하여 심볼 오프셋이 사용될 수 있으며, 모듈로 오퍼레이션 및 어드레스 체크 동작이 수행된 다. 상술한 바와 같이 하나의 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일하게 적용 될 수 있다.
- [0606] 이하에서는 본 발명의 32K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
- [0607] 본 발명의 32K FFT 모드의 프리퀸시 인터리버는 상술한 바와 같이 0FDM 심볼 페어에 대응하는 데이터 (또는 데이터 셀들)대해 동일한 인터리빙 시퀸스 또는 인터리빙 어드레스를 적용할 수 있다. 이 경우, 본 발명의 일 실시에에 따른 32K FFT 모드의 프리퀸시 인터리버는 0FDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서 인터리빙 시퀸스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼 에 대응하는 데이터 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 또한 본 발명의 일 실시에에 따른 프리퀸시 인터리버의 쓰는 동작 및 읽는 동작은 입력 데이터 셀들에 대해 연속적으로 이루어지며 동시에 수행될 수 있다. 즉, 본 발명의 일 실시에에 따른 프리퀸시 인터리버는 전하는 테이터 셀들에 대응하는 데이터 셀들을 메모리에 랜덤하게 쓰는 동작을 수행한 뒤, 홀수 번째 심볼에 대응하는 데이터 셀들을 메모리에 랜덤하게 쓰는 동작을 수행한 뒤, 홀수 번째 심볼에 대응하는 데이터 셀들이 입력되면, 쓰여진 짝수번째 심볼에 대응하는 데이터 셀들을 메모리에 선형적으로 (linear) 읽어나가는 동시에 입력된 홀수번째 심볼에 대응하는 데이터 셀들을 메모리에 선형적으로 쓸 수 있다. 이후 메모리에 쓰여진 홀수 번째 심볼에 대응하는 데이터 셀들을 메모리에 선형적으로, 신호 프레임내의 0FDM 심볼 메어에 대응하는 데이터 셀들에 대해 동작하므로, 신호 프레임내의 0FDM 심볼에 대응하는 심볼들의 개수는 항상 짝수가 된다.
- [0608] 본 발명의 32K FFT 모드의 프리퀀시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 사용하여 랜덤 성질을 향상 시켜 다이버시티 성능을 최대화 할 수 있다. 구체적으로 본 발명의 32K FFT 모드의 프리퀸시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 기본 인터리빙 시퀸스를 심 볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 다르게 생성될 수 있다. 따라서 송신단에서 프리퀸시 인터리빙 과정에서 OFDM 심 볼 페어의 짝수 번째 심볼에 대응하는 데이터 셀들이 선형적으로 읽혀지고, 홀수 번째 심볼에 대응하는 데이터 셀들이 선형적으로 쓰여지므로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 또는 방송 신호 수신 장치에 포함된 프리퀸시 디인터리버는 싱글 메모리를 사용한 프리퀸시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
- [0609] 도 55는 본 발명의 32K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
- [0610] 도면의 상단에 도시된 블록은 OFDM 심볼 페어에서 짝수번째 심볼에 대응하는 데이터 셀들과 홀수번째 심볼에 대 응하는 데이터 셀들에 대한 프리퀀시 인터리빙 입력 및 출력을 나타내는 수학식이다.
- [0611] 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내며 오른쪽은 프리퀸시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다. 도면에 도시된 Xm,1,p는 m번째 프레임의 1번째 OFDM 심볼에 매핑될 셀 인텍스 p를 의미할 수 있으며, Xm,1,H(p)는 m번째 프레임의 1번째 OFDM 심볼에 매핑될 셀 인텍스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.

- [0612] 즉, 도면에 도시된 수학식은 OFDM 심볼 페어 중 짝수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스를 사용하여 메모리에 쓰여졌음을 나타내며, 홀수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스에 따라 읽혀 졌음을 나타낸다
- [0613] 도면 하단에 도시된 블록은 각 OFDM 심볼 페어마다 적용되는 인터리빙 시퀀스를 나타낸다. 도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하 다.
- [0614] 이하에서는 본 발명의 16K FFT 모드의 프리퀸시 인터리버의 다른 실시예를 설명한다.
- [0615] 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 OFDM 심볼 페어에 대응하는 셀들에 대해 동일한 인터리빙 시퀀 스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀸시 인터리버는 32K FFT 모드 의 프리퀀시 인터리버와 마찬가지로, OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서 인터리 빙 시퀸스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데 이터 셀들에 대해서는 인터리빙 시퀸스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 16K FFT 모드의 프리퀸시 인터리버의 동작은 32K FFT 모드의 프리퀸시 인터리버의 동작과 동일하므로 구체적인 설명은 생략한다. 결과적으로, 본 발명의 16K FFT 모드의 프리퀸시 인터리버는 수신측에서 싱글 메모리를 사용한 프리 퀸시 디인터리빙을 수행할 수 있도록 하며, 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
- [0616] 또한 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행할 수 있다. 이 경우, 본 발명의 일 실시 예에 따른 16K FFT 모드의 프리퀸시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽 는 동작을 수행하기 위해 인터리빙 시퀸스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 16K FFT 모드의 프리퀸시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀸스를 적용하는 경우에도, 각 OFDM 심볼에 대응하는 데이터 셀들마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어 에 대응하는 데이터 셀들마다 다르게 생성될 수 있다.
- [0617] 이 경우, 수신측은 더블 메모리를 사용한 프리퀸시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
- [0618] 도 56은 본 발명의 16K FFT 모드의 프리퀸시 인터리버의 동작을 나타내는 수학식이다.
- [0619] (a)는 본 발명의 16K FFT 모드의 프리퀸시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일한 인터리빙 시퀸스를 적용하는 경우의 동작을 나타내는 수학식으로, OFDM 심볼 페어에서 짝수번째 심볼에 대응하 는 데이터 셀들과 홀수번째 심볼에 대응하는 데이터 셀들에 대한 프리퀸시 인터리빙 입력 및 출력을 나타내는 수학식이다.
- [0620] (b)는 본 발명의 16K FFT 모드의 프리퀸시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 읽는 동작을 수행하는 경우의 프리퀸시 인터리빙 입력 및 출력을 나타내는 수학식이다.
- [0621] 구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내 며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
- [0622] 도면에 도시된 Xm,1,p는 m번째 프레임의 1번째 OFDM 심볼에 매핑될 셀 인덱스 p를 의미할 수 있으며, Xm,1,H (p)는 m번째 프레임의 1번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
- [0623] 따라서 (a)에 도시된 수학식은 OFDM 심볼 페어 중 짝수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스를 사용하여 메모리에 쓰여졌음을 나타내며, 홀수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스에 따라 읽 혀졌음을 나타낸다.
- [0624] 또한 (b)에 도시된 수학식은 각 OFDM 심볼에 대응하는 데이터 셀들을 인터리빙 시퀀스를 사용하여 읽는 과정을 나타낸다.
- [0625] (a) 및 (b) 도면 각각의 하단에 도시된 블록은 각 OFDM 심볼 페어마다 적용되는 인터리빙 시퀀스를 나타낸다. 도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하다.

- [0626] 이하에서는 본 발명의 8K FFT 모드의 프리퀸시 인터리버의 다른 실시예를 설명한다.
- [0627] 본 발명의 8K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들 마다 서로 다른 인터리빙 시퀸스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀸시 인터리버는 입력 심볼 에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀸스를 적용될 수 있 으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 8K FFT 모드의 프리퀸시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀸스를 적용하는 경우에도, 각 OFDM 심볼에 대응하는 데이터 셀들마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 때 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다르게 생성될 수 있다.
- [0628] 또한, 수신측은 더블 메모리를 사용한 프리퀸시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크 기는 16K가 될 수 있다.
- [0629] 도 57은 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
- [0630] 도면 상단에 도시된 수학식은 본 발명의 8K FFT 모드의 프리퀸시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 읽는 동작을 수행하는 경우의 프리퀸시 인터리빙 입력 및 출력을 나 타내는 수학식이다. 구체적으로 수학식의 좌측은 프리퀸시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리 브드 벡터)를 나타내며 오른쪽은 프리퀸시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
- [0631] 도면에 도시된 Xm,1,H(p)는 m번째 프레임의 1번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
- [0632] 따라서 도면 상단에 도시된 수학식은 각 OFDM 심볼에 대응하는 데이터 셀들을 인터리빙 시퀀스를 사용하여 읽는 과정을 나타낸다.
- [0633] 도면 하단에 도시된 블록은 각 OFDM 심볼 페어마다 적용되는 인터리빙 시퀀스를 나타낸다. 도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하 다.
- [0634] 도 58은 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
- [0635] 도면 상단에 도시된 블록 내의 수학식은 32K FFT 모드 및 16K FFT 모드의 프리퀸시 인터리버의 입력 및 출력의 관계로서, 하나의 인터리빙 시퀀스를 하나의 OFDM 심볼 페어에 대응하는 데이터 셀들에적용하는 경우를 나타낸 다.
- [0636] 도면 하단에 도시된 블록내의 수학식은 16K FFT 모드 및 8K FFT 모드의 프리퀀시 인터리버의 입력 및 출력의 관 계로서, 하나의 인터리빙 시퀀스를 하나의 OFDM 심볼에 대응하는 데이터 셀들에 적용하는 경우를 나타낸다.
- [0637] 상술한 바와 같이 좌측은 프리퀸시 인터리버의 출력인 인터리빙된 벡터들을 의미하고 오른쪽은 프리퀸시 인터리 버의 입력인 인풋 데이터 벡터 (또는 인풋 벡터)를 의미한다.
- [0638] 도 59는 본 발명의 다른 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
- [0639] 32K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 입력 OFDM 심볼 페어에 대하여 인터리빙 시퀀스 또는 인 터리빙 어드레스를 사용하여 인터리빙 할 수 있다. 도 59에 도시된 32K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제 너레이터, 모듈로 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 도 59는 도 50, 52, 53에서 설명한 프 리퀀시 인터리버의 다른 실시예에 해당한다. 이하 각 블록에 대해 설명한다.
- [0640] 기본 인터리빙 시퀀스 제너레이터는 기본 랜덤 어드레스 제너레이터 (basic random address generator) 및 와이 어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 기본 렌덤 어드레스 제너레이터는 1비트 토글링 및 14 비트 PN 제너레이터를 포함할 수 있으며 인터리빙시 준임의성(quasi-random)이 발생하도록 동작할 수 있다. 와이어 퍼뮤테이션 블록은 PRBS 레지스터의 값을 이용하여 10진수의 어드레스를 만들 때 비트들의 순서를 바꿀 수 있다. 이 경우, 와이어 퍼뮤테이션 블록은 기설정된 와이어 퍼뮤테이션 테이블을 사용하여 비트들의 순서를 바꿀 수 있다.
- [0641] 32K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼 뮤테이션 테이블이 사용될 수 있다. 구체적인 내용은 후술한다.

- [0642] 심볼 오프셋 제너레이터는 OFDM 심볼 페어 단위로 동작하며 생성된 기본 인터리빙 시퀀스 제너레이터에서 출력 된 기본 인터리빙 시퀀스을 사이클릭 쉬프트 (cyclic shift)하기 위한 심볼 오프셋을 생성할 수 있다.
- [0643] 모듈로 오퍼레이터는 출력된 데이터가 Nmax를 초과하는 경우 동작되며, 32K의 경우, Nmax 값은 32768이 될 수 있다.
- [0644] 어드레스 체크 블록과 PRBS 콘트롤러는 출력된 15 비트의 H1(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 기본 인터리 빙 시퀸스 제너레이터의 동작을 조절하여 인터리빙 어드레스 값이 Nmax를 초과하지 않도록 할 수 있다.
- [0645] 상술한 바와 같이 모듈로 오퍼레이터는 어드레스 체크 블록 보다 먼저 동작할 수 있다. 이는 OFDM 심볼 페어에 서 데이터 벡터 (또는 데이터 셀들)의 크기가 서로 다른 경우에도 수신기가 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있도록 하기 위함이다.
- [0646] 도 60은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
- [0647] 16K FFT 모드의 프리퀀시 인터리버는 상술한 바와 같이 입력 OFDM 심볼 페어 또는 입력 OFDM 심볼에 대응하는 데이터 셀들에 대해 인터리빙 시퀀스 또는 인터리빙 어드레스를 사용하여 인터리빙 할 수 있다. 도 60에 도시된 16K FFT 모드의 프리퀀시 인터리버는 상술한 인터리빙 시퀀스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀀스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 도 60은 도 43, 45, 46에서 설명한 프리퀸시 인터리버의 다른 실시예에 해당한다. 이하 각 블록에 대해 설명한다.
- [0648] 기본 인터리빙 시퀀스 제너레이터는 기본 랜덤 어드레스 제너레이터 (basic random address generator) 및 와이어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 기본 렌덤 어드레스 제너레이터는 1비트 토글링 및 13 비트 PN 제너레이터를 포함할 수 있으며 인터리빙시 준임의성(quasi-random)이 발생하도록 동작할 수 있다. 와이어 퍼뮤테이션 블록은 PRBS 레지스터의 값을 이용하여 10진수의 어드레스를 만들 때 비트들의 순서를 바꿀 수 있다. 이 경우, 와이어 퍼뮤테이션 블록은 기설정된 와이어 퍼뮤테이션 테이블을 사용하여 비트들의 순서를 바꿀 수 있다. 16K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼들에 대응하는 데이터 셀들에 대해 동일한 와이어 퍼뮤테이션 테이블이 사용될 수 있으며, OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이어 퍼뮤테이션 테이블이 사용될 수 있다. 구체적인 내용은 후술한다.
- [0649] 심볼 오프셋 제너레이터는 OFDM 심볼 페어 단위로 동작하며 생성된 기본 인터리빙 시퀀스 제너레이터에서 출력 된 기본 인터리빙 시퀀스을 사이클릭 쉬프트 (cyclic shift)하기 위한 심볼 오프셋을 생성할 수 있다.
- [0650] 모듈로 오퍼레이터는 출력된 데이터가 Nmax를 초과하는 경우 동작되며, 16K의 경우, Nmax 값은 16384가 될 수 있다.
- [0651] 어드레스 체크 블록과 PRBS 콘트롤러는 출력된 14 비트의 H1(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 기본 인터리 빙 시퀀스 제너레이터의 동작을 조절하여 인터리빙 어드레스 값이 Nmax를 초과하지 않도록 할 수 있다.
- [0652] 상술한 바와 같이 모듈로 오퍼레이터는 어드레스 체크 블록보다 먼저 동작할 수 있다. 이는 OFDM 심볼 페어에서 데이터 벡터 (데이터 셀들)의 크기가 서로 다른 경우에도 수신기가 싱글 메모리를 사용하여 디인터리빙을 수행 할 수 있도록 하기 위함이다.
- [0653] 도 61은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버를 나타낸 도면이다.
- [0654] 8K FFT 모드의 프리퀸시 인터리버는 상술한 바와 같이 입력 심볼에 대하여 인터리빙 시퀸스 또는 인터리빙 어드 레스를 사용하여 인터리빙 할 수 있다. 도 61에 도시된 8K FFT 모드의 프리퀸시 인터리버는 상술한 인터리빙 시 퀸스 또는 인터리빙 어드레스를 생성하기 위하여 기본 인터리빙 시퀸스 제너레이터, 심볼 오프셋 제너레이터, 모듈로 오퍼레이터 및 어드레스 체크 블록을 포함할 수 있다. 도 61은 도 36, 38, 39에서 설명한 프리퀸시 인터 리버의 다른 실시예에 해당한다. 이하 각 블록에 대해 설명한다.
- [0655] 기본 인터리빙 시퀀스 제너레이터는 기본 랜덤 어드레스 제너레이터 (basic random address generator) 및 와이 어 퍼뮤테이션 (wire permutation) 블록을 포함할 수 있다. 기본 렌덤 어드레스 제너레이터는 1비트 토글링 및 12 비트 PN 제너레이터를 포함할 수 있으며 인터리빙시 준임의성(quasi-random)이 발생하도록 동작할 수 있다. 와이어 퍼뮤테이션 블록은 PRBS 레지스터의 값을 이용하여 10진수의 어드레스를 만들 때 비트들의 순서를 바꿀

수 있다. 이 경우, 와이어 퍼뮤테이션 블록은 기설정된 와이어 퍼뮤테이션 테이블을 사용하여 비트들의 순서를 바꿀 수 있다. 8K FFT 모드의 경우, OFDM 심볼 페어를 구성하는 각 심볼에 대응하는 데이터 셀들마다 다른 와이 어 퍼뮤테이션 테이블이 사용될 수 있다. 구체적인 내용은 후술한다.

- [0656] 심볼 오프셋 제너레이터는 OFDM 심볼 페어 단위로 동작하며 생성된 기본 인터리빙 시퀀스 제너레이터에서 출력 된 기본 인터리빙 시퀀스을 사이클릭 쉬프트 (cyclic shift)하기 위한 심볼 오프셋을 생성할 수 있다.
- [0657] 모듈로 오퍼레이터는 출력된 데이터가 Nmax를 초과하는 경우 동작되며, 8K의 경우, Nmax 값은 8192가 될 수 있다.
- [0658] 어드레스 체크 블록과 PRBS 콘트롤러는 출력된 13 비트의 H1(p), 즉, 인터리빙 시퀀스(또는 인터리빙 어드레스) 값이 입력 데이터 벡터 크기 (Ndata)보다 클 경우 출력 값을 사용하지 않고 무시하며, 반복적으로 기본 인터리 빙 시퀸스 제너레이터의 동작을 조절하여 인터리빙 어드레스 값이 Nmax를 초과하지 않도록 할 수 있다.
- [0659] 상술한 바와 같이 모듈로 오퍼레이터는 어드레스 체크 블록 보다 먼저 동작할 수 있다. 이는 OFDM 심볼 페어에 서 데이터 벡터의 크기가 서로 다른 경우에도 수신기가 싱글 메모리를 사용하여 디인터리빙을 수행할 수 있도록 하기 위함이다.
- [0660] 도 62는 본 발명의 일 실시예에 따른 와이어 퍼뮤테이션 테이블을 나타낸 도면이다.
- [0661] 각 테이블의 첫번째 행은 입력된 비트 시퀀스의 비트 포지션을 나타내며, 두번째 및 세번째 행은 퍼뮤테이션에 의해 변경되는 비트 포지션을 나타낸다.
- [0662] (a)는 32K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 입력 OFDM 심볼 페어를 구성하는 심볼들에 대응하는 데이터 셀들에 대하여 동일하게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다.
- [0663] (b)는 16K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 입력 OFDM 심볼 페어를 구성하는 심볼들에 대응하는 데이터 셀들에 대해 동일하게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다.
- [0664] (c)는 16K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 각 OFDM 심볼 페어에 대응하는 데이터 셀 들마다 다르게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다. 도면에 도시된 바와 같이 두번째 행은 입력 OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들의 변경된 비트 포지션을 나타낸며, 세번째 행은 입력 OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들의 변경된 비트 포지션을 나타낸다.
- [0665] (d)는 8K FFT 모드에 대한 와이어 퍼뮤테이션 테이블의 실시예로서, 각 OFDM 심볼 페어에 대응하는 데이터 셀들 마다 다르게 적용되는 와이어 퍼뮤테이션 테이블을 나타낸다. 테이블에 대한 설명은 (c)와 동일하므로 생략한다.
- [0666] 각 비트 포지션은 설계자의 의도에 따라 변경가능하다.
- [0667] 도 63은 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터의 동작을 나타낸 수학식이다.
- [0668] 상술한 바와 같이, 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터는 각 FFT 모드마다 서로 다른 크기의 비트수를 갖는 바이너리 워드 R'를 생성할 수 있다. 도 63은 이러한 바이너리 워드를 생성하는 과정을 나타내는 수학식이다. 이는 임의의 PRBS로 변경 가능하다. 본 발명의 일 실시예에 따른 기본 인터리빙 시퀀스 제너레이터는 생성된 바이너리 워드 R'에 대해 와이어 퍼뮤테이션을 거쳐 토글링을 수행하여 기본 인터리빙 시 퀸스를 출력할 수 있다.
- [0669] 도 64는 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터의 동작을 나타낸 수학식이다.
- [0670] 상술한 바와 같이 본 발명의 일 실시예에 따른 심볼 오프셋 제너레이터는 각 OFDM 심볼 페어에 대해 심볼 오프 셋을 생성할 수 있으며, 생성된 심볼 오프셋은 OFDM 심볼 페어를 구성하는 두 개의 심볼들에 대응하는 데이터 셀들에 대해 동일하다. 또한 심볼 오프셋 제너레이터는 FFT 모드마다 특정 값을 갖는 바이너리 워드 Gk를 생성 할 수 있다. 이는 임의의 PRBS로 변경 가능하다.
- [0671] 도 65는 본 발명의 일 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다.
- [0672] 본 발명의 프리퀀시 인터리버는 상술한 기본 인터리빙 시퀀스 및 심볼 오프셋을 이용하여 인터리빙 어드레스 Hl(p)를 생성할 수 있다.
- [0673] 도면의 상단에 도시된 수학식은 인터리빙 어드레스를 생성하는 과정을 나타내며 도면 하단에 도시된 수학식은

심볼 오프셋을 나타낸다. 본 수학식은 설계자의 의도에 따라 변경 가능하다.

- [0674] 이하에서는 본 발명의 16K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
- [0675] 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들 마다 서로 다른 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버는 입력 심 볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 16K FFT 모드의 프리퀀시 인터리버 는 각 OFDM 심볼 마다 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼 마다 기본 인터리빙 시퀀 스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋의 값은 매 OFDM 심볼 페어에 대응하는 셀들에 대해서는 동일할 수 있다.
- [0676] 결과적으로, 본 발명의 16K FFT 모드의 프리퀀시 인터리버는 수신측에서 싱글 메모리를 사용한 프리퀸시 디인터 리빙을 수행할 수 있도록 하며, 이 때 요구되는 최대 메모리 크기는 16K가 될 수 있다.
- [0677] 도 66은 본 발명의 다른 실시예에 따른 16K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
- [0678] 도 66은 도 56에서 설명한 16K FFT 모드의 프리퀸시 인터리버의 동작의 다른 실시예에 해당한다. 본 도면은 본 발명의 16K FFT 모드의 프리퀸시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀸스를 적용하여 메모리에 랜덤하게 쓰는 동작을 수행하는 경우의 프리퀸시 인터리빙 입력 및 출력을 나타내는 수학식 이다.
- [0679] 구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내 며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
- [0680] 도면에 도시된 Xm,1,p는 m번째 프레임의 1번째 OFDM 심볼내의 셀 인덱스 p를 의미한다.
- [0681] 도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하다.
- [0682] 또한, 수신측은 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크 기는 32K가 될 수 있다.
- [0683] 이하에서는 본 발명의 8K FFT 모드의 프리퀀시 인터리버의 다른 실시예를 설명한다.
- [0684] 본 발명의 8K FFT 모드의 프리퀀시 인터리버는 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일한 인터리빙 시퀀스를 적용할 수 있다. 이 경우, 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 상술한 32K FFT 모드의 프리퀀시 인터리버와 마찬가지로, OFDM 심볼 페어의 짝수번째 심볼에 대응하는 데이터 셀들에 대해서는 쓰는 동작을 수행하기 위하여 인터리빙 시퀀스를 사용할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼 에 대응하는 데이터 셀들에 대해서는 읽는 동작을 수행하기 위하여 인터리빙 시퀀스를 사용할 수 있다. 8K FFT 모드의 프리퀸시 인터리버의 동작은 32K FFT 모드의 프리퀸시 인터리버의 동작과 동일하므로 구체적인 설명은 생략한다. 결과적으로, 본 발명의 8K FFT 모드의 프리퀸시 인터리버는 수신측에서 싱글 메모리를 사용한 프리퀸 시 디인터리빙을 수행할 수 있도록 하며, 이 때 요구되는 최대 메모리 크기는 8K가 될 수 있다.
- [0685] 또한 본 발명의 일 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메 모리에 랜덤하게 쓰는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수 에 대하여 제약이 없다. 또한 본 발명의 8K FFT 모드의 프리퀀시 인터리버는 각 OFDM 심볼 마다 서로 다른 인터 리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼 마다 기본 인터리빙 시퀀스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어마다 다르게 생성될 수 있다.
- [0686] 이 경우, 수신측에는 더블 메모리를 사용한 프리퀀시 디인터리빙을 수행할 수 있으며, 이 때 요구되는 최대 메 모리 크기는 16K가 될 수 있다.
- [0687] 도 67은 본 발명의 다른 실시예에 따른 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
- [0688] 도 67은 도 57에서 설명한 8K FFT 모드의 프리퀸시 인터리버의 동작의 다른 실시예에 해당한다.
- [0689] (a)는 본 발명의 8K FFT 모드의 프리퀸시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동일한 인 터리빙 시퀀스를 적용하는 경우의 동작을 나타내는 수학식으로, OFDM 심볼 페어에서 짝수번째 심볼에 대응하는 데이터 셀들과 홀수번째 심볼에 대응하는 데이터 셀들에 대한 프리퀸시 인터리빙 입력 및 출력을 나타내는 수학

식이다.

- [0690] (b)는 본 발명의 8K FFT 모드의 프리퀸시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 적용하여 쓰는 동작을 수행하는 경우의 프리퀸시 인터리빙 입력 및 출력을 나타내는 수학식이다.
- [0691] 구체적으로 수학식의 좌측은 프리퀀시 인터리빙이 인터리빙이 수행된 출력 데이터 (인터리브드 벡터)를 나타내 며 오른쪽은 프리퀀시 인터리빙의 입력 데이터 셀들(인터리버 인풋 벡터)을 나타낸다.
- [0692] 도면에 도시된 Xm,1,p는 m번째 프레임의 1번째 OFDM 심볼에 매핑될 셀 인덱스 p를 의미할 수 있으며, Xm,1,H (p)는 m번째 프레임의 1번째 OFDM 심볼에 매핑될 셀 인덱스 p가 인터리빙 어드레스 (또는 인터리빙 시퀀스)에 따라 읽혀졌음을 의미한다.
- [0693] 따라서 (a)에 도시된 수학식은 OFDM 심볼 페어 중 짝수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스를 사용하여 메모리에 쓰여졌음을 나타내며, 홀수번째 심볼에 대응하는 데이터 셀들은 인터리빙 시퀀스에 따라 읽 혀졌음을 나타낸다.
- [0694] 또한 (b)에 도시된 수학식은 각 OFDM 심볼에 대응하는 데이터 셀들을 인터리빙 시퀀스를 사용하여 쓰는 과정을 나타낸다.
- [0695] (a) 및 (b) 도면 각각의 하단에 도시된 블록은 각 OFDM 심볼 페어마다 적용되는 인터리빙 시퀀스를 나타낸다. 도면에 도시된 바와 같이 인터리빙 시퀀스는 심볼 오프셋과 Nmax 값을 이용하여 계산될 수 있다. Nmax의 크기는 상술한 바와 동일하다.
- [0696] 도 68은 각 FFT 모드에 따른 프리퀀시 인터리버의 입력 및 출력을 나타내는 수학식이다.
- [0697] 도면에 도시된 블록내의 수학식은 16K FFT 모드 및 8K FFT 모드의 프리퀸시 인터리버의 입력 및 출력의 관계로 서, 하나의 인터리빙 시퀸스를 하나의 OFDM 심볼에 대응하는 데이터 셀들에 적용하는 경우를 나타낸다. 상술한 바와 같이 좌측은 프리퀸시 인터리버의 출력인 인터리빙된 벡터들을 의미하고 오른쪽은 프리퀸시 인터리버의 입 력인 인풋 데이터 벡터 (또는 인풋 벡터)를 의미한다.
- [0698] 도 69는 본 발명의 일 실시예에 따른 FFT 모드 따른 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
- [0699] 도 69는 상술한 32K, 16K, 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식의 다른 실시예로서, (a)는 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이며, (b)는 본 발명의 일 실시예에 따른 16K, 8K FFT 모드의 프리퀀시 인터리버의 동작을 나타내는 수학식이다.
- [0700] (a), (b)에 도시된 수학식에서 좌측은 프리퀸시 인터리빙이 인터리빙이 수행된 출력 데이터 (OFDM 심볼에 대응 하는 인터리빙된 데이터 셀들)를 나타내며 오른쪽은 프리퀸시 인터리빙의 입력 데이터 셀들을 나타낸다.
- [0701] 구체적으로, (a)는 본 발명의 32K FFT 모드의 프리퀸시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 (또는 데 이터 셀들)대해 동일한 인터리빙 시퀀스 또는 인터리빙 어드레스를 적용하는 경우의 수학식을 나타낸다. 상술한 바와 같이, 본 발명의 일 실시예에 따른 32K FFT 모드의 프리퀸시 인터리버는 OFDM 심볼 페어의 짝수번째 심볼 에 대응하는 데이터 셀들에 대해서 인터리빙 시퀀스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수번째 심볼에 대응하는 데이터 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로부터 읽는 동작을 수행할 수 있다. 이 경우, 신호 프레임내의 OFDM 심볼에 대응하는 심볼들의 개수는 항상 짝수가 된다.
- [0702] 본 발명의 32K FFT 모드의 프리퀸시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들마다 다른 인터리빙 시퀀스를 사용하여 랜덤 성질을 향상 시켜 다이버시티 성능을 최대화 할 수 있다. 구체적으로 본 발명의 32K FFT 모드의 프리퀀시 인터리버는 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 기본 인터리빙 시퀀스를 심 볼 오프셋만큼 회전시켜 다른 인터리빙 시퀸스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 다르게 생성될 수 있다.
- [0703] 따라서 송신단에서 프리퀀시 인터리빙 과정에서 OFDM 심볼 페어의 짝수 번째 심볼에 대응하는 데이터 셀들이 선 형적으로 읽혀지고, 홀수 번째 심볼에 대응하는 데이터 셀들이 선형적으로 쓰여지므로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치 또는 방송 신호 수신 장치에 포함된 프리퀸시 디인터리버는 싱글 메모리를 사용한 프 리퀸시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 32K가 될 수 있다.
- [0704] (b)는 본 발명의 16K 및 8K FFT 모드의 프리퀸시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하여 프리퀀시 인터리빙을 수행할 수 있다. 이 경우, 본 발명의 일 실시예에 따른

16K 및 8K FFT 모드의 프리퀀시 인터리버는 입력 심볼에 대응하는 데이터 셀들을 메모리로부터 랜덤으로 읽는 동작을 수행하기 위해 인터리빙 시퀀스를 적용될 수 있으며, 프레임 내의 OFDM 심볼 개수에 대하여 제약이 없다. 또한 본 발명의 16K 및 8K FFT 모드의 프리퀸시 인터리버는 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀀스를 적용하는 경우에도, 각 OFDM 심볼에 대응하는 데이터 셀들마다 기본 인터리빙 시 퀸스를 심볼 오프셋만큼 회전시켜 다른 인터리빙 시퀀스를 생성할 수 있다. 이 경우, 심볼 오프셋은 매 OFDM 심 볼 페어에 대응하는 데이터 셀들마다 다르게 생성될 수 있다.

- [0705] 이 경우, 수신측은 더블 메모리를 사용한 프리퀸시 디인터리빙을 수행할 수 있다. 이 때 요구되는 최대 메모리 크기는 각각 32K 및 16K가 될 수 있다.
- [0706] 도 70은 본 발명의 다른 실시예에 따른 인터리빙 어드레스를 나타내는 수학식이다.
- [0707] 도 70은 도 65에서 설명한 인터리빙 어드레스를 나타내는 수학식의 다른 실시예로, 상술한 기본 인터리빙 시퀀 스 및 심볼 오프셋을 이용하여 인터리빙 어드레스 H1(p)를 생성하는 과정을 나타낸다. 본 수학식은 설계자의 의 도에 따라 변경이 가능하며, 구체적인 내용은 상술한 바와 같으므로 생략한다.
- [0708] 도 71은 본 발명의 일 실시예에 따른 프리퀀시 디인터리빙 과정을 나타낸다.
- [0709] 구체적으로 도 71은 16K 및 8K FFT 모드의 프리퀸시 인터리버가 각 OFDM 심볼에 대응하는 데이터 셀들에 대해 서로 다른 인터리빙 시퀸스를 적용하여 프리퀀시 인터리빙을 수행하는 경우의 수신측의 프리퀸시 디인터리빙 과 정을 나타낸다. 이 경우, 상술한 바와 같이 수신측은 더블 메모리를 사용한 프리퀸시 디인터리빙을 수행할 수 있으므로 핑퐁 구조의 프리퀸시 디인터리빙을 수행할 수 있다. 이 때 사용되는 기본 인터리빙 시퀀스는 송신부 에서 사용된 것과 동일하다.
- [0710] 이하에서는 본 발명의 일 실시예에 따른 차세대 방송 서비스에 대한 방송 신호 송/수신 장치의 신호 프레임의 구조를 설명한다.
- [0711] 도 72는 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조를 나타낸다.
- [0712] 도 72는 도 1 내지 도 29에서 설명한 프레임의 다른 실시예로서, 본 발명의 일 실시예에 따른 신호 프레임의 로 지컬 구조는 부트스트랩(bootstrap), 프리앰블 심볼들 (L1 시그널링) 및 페이로드 데이터 심볼들(또는 데이터 심볼들)을 포함할 수 있다.
- [0713] 도 72에 도시된 부트스트랩은 상술한 프리앰블에 대응할 수 있으며, 도 72에 도시된 프리앰블 심볼들은 상술한 FSS에 대응할 수 있고, 페이로드 데이터 심볼들은 노멀 데이터 심볼들에 대응할 수 있다. 또한 L1 시그널링은 상술한 PLS1, PLS2 시그널링에 대응할 수 있다.
- [0714] 본 발명의 일 실시예에 따른 부트스트랩은 신호 프레임의 앞부분에 삽입될 수 있으며, 방송 신호 수신 장치가 해당 신호 프레임을 검출 할 수 있도록 프리앰블이나 페이로드 데이터에 비해 강건성(robust)을 가지도록 처리 될 수 있다. 또한 본 발명의 일 실시예에 따른 부트스트랩은 필수 방송 시스템 정보 및 해당 방송 시스템에 접 근하기 위한 필수 정보를 전송할 수 있다. 본 발명의 일 실시예에 따른 부트스트랩은 EAS 웨이크 업 (Emergency Alert System wake-up) 정보, 시스템 정보, 프리앰블 구조 지시 (Preamble structure indicator) 정보 및 추후 확장사용을 위한 정보 등을 포함할 수 있다.
- [0715] 본 발명의 일 실시예에 따른 프리앰블 구조 지시 정보는 프리앰블의 FFT 모드, 프리앰블의 NOA (Number Of Active carrier) 정보 및 프리앰블을 구성하는 OFDM 심볼 개수 등을 포함할 수 있다.
- [0716] 도면에 도시된 바와 같이 본 발명의 일 실시에에 따른 프리앰블 심볼들 및 데이터 심볼들에 대해서는 상술한 프 리퀀시 인터리빙 처리가 수행되나 (FI ON), 부트스트랩에 대해서는 프리퀸시 인터리빙이 적용되지 않는다 (FI OFF).
- [0717] 이하에서는 본 발명의 프리앰블 심볼들에 대한 프리퀀시 인터리빙의 실시예를 설명한다.
- [0718] 도 73은 본 발명의 일 실시예에 따른 프리앰블 심볼들의 구조를 나타낸다.
- [0719] 본 발명의 일 실시예에 따른 프리앰블 심볼들은 전송될 L1 시그널링 정보의 비트수에 따라 적어도 하나 이상의 OFDM 심볼로 구성될 수 있다. 프리앰블 심볼들을 통해 전송될 L1 시그널링 정보는 OFDM 심볼의 액티브 캐리어에 매핑된 뒤, 프리퀸시 인터리빙 처리가 될 수 있다. 이 경우, 프리퀸시 인터리버의 입력 데이터는 OFDM 심볼에 대응하는 프리앰블 셀들이 될 수 있다.

- [0720] 프리앰블 심볼들의 파라미터는 데이터 심볼들과 달리 임의의 고정된 값을 가진다.
- [0721] 따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩으로부터 프리앰블에 대한 시그널링 정보 를 획득하지 않고도 프리앰블 심볼들을 처리할 수 있으며, 프리앰블 심볼들을 통해 전송되는 L1 시그널링 정보 를 빠르게 파악하여 채널 스캔을 포함한 서비스 획득시간을 줄 일 수 있다. 또한, 열악한 채널 환경에서도 FFT/GI 획득 실패 가능성을 최소화 할 수 있으므로 방송 신호 수신 성능을 향상시킬 수 있다.
- [0722] 본 발명의 일 실시예에 따른 프리앰블 심볼들의 파라미터 및 파라미터 사용을 위한 전제 조건은 다음과 같다.
- [0723] 우선, 방송 신호 시스템을 운영에 있어서 유연성 (flexibility)를 향상시키기 위하여 프리앰블 심볼들에는 가장 작은 FFT 모드 (예를 들면 8K FFT 모드)가 적용될 수 있다. 또한, 수신기에서 부트스트랩을 통한 시그널링 없이 도 프리앰블 심볼들을 디텍팅하기 위하여 프리앰블 심볼들의 NoA는 고정될 수 있다. 또한 프리앰블 심볼들의 개 수는 프리앰블 심볼들의 FFT 모드 및 데이터 심볼들의 FFT 모드간의 관계를 고려하여 결정될 수 있다.
- [0724] 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 다른 경우, 프리앰블 심볼들의 개수는 짝수개로 한 정된다. 이는, 상술한 프리퀸시 디인터리빙에 있어서 방송 신호 수신 장치가 싱글 메모리를 사용하여 데이터 심 볼들을 연속적으로 디인티러빙 하기 위함이다.
- [0725] 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우, 프리앰블 심볼들의 개수는 한정되지 않는다. 즉, 데이터 심볼들과 관계없이 홀수 또는 짝수개의 프리앰블 심볼들이 사용될 수 있다.
- [0726] 도 74는 본 발명의 일 실시예에 따른 프리앰블 심볼들에 대한 프리퀸시 인터리빙 과정을 나타낸다.
- [0727] 구체적으로 도 74는 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 다른 경우의 프리앰블 심볼들에 대응하는 프리앰블 셀들에 적용되는 프리퀀시 인터리빙 과정을 나타낸다.
- [0728] 이 경우, 도 73에서 설명한 바와 같이 프리앰블 심볼은 짝수개가 될 수 있다. 본 발명의 일 실시예에 따른 프리 퀀시 인터리버는 연속된 두 개의 심볼들을 포함하는 OFDM 심볼 페어에 대응하는 프리앰블 셀들을 하나의 그룹으 로 간주하고 프리퀀시 인터리빙을 수행할 수 있다.
- [0729] 도면 하단에 도시된 바와 같이, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 OFDM 심볼 페어의 짝수번째 심볼에 대응하는 프리앰블 셀들에 대해서 인터리빙 시퀀스를 사용하여 메모리에 쓰는 동작을 수행할 수 있으며, OFDM 심볼 페어의 홀수 번째 심볼에 대응하는 프리앰블 셀들에 대해서는 인터리빙 시퀀스를 사용하여 메모리로 부터 읽는 동작을 수행할 수 있다. 또한 본 발명의 일 실시예에 따른 프리퀀시 인터리버의 쓰는 동작 및 읽는 동작은 입력 프리앰블 셀들에 대해 연속적으로 이루어지며 동시에 수행될 수 있다.
- [0730] 즉, 본 발명의 일 실시예에 따른 프리퀀시 인터리버는 짝수 번째 심볼 (첫번째 심볼)에 대응하는 프리앰블 셀들 을 메모리에 랜덤하게 쓰는 동작을 수행한 뒤, 홀수 번째 심볼 (두번째 심볼)에 대응하는 프리앰블 셀들이 입력 되면, 쓰여진 짝수 번째 심볼에 대응하는 프리앰블 셀들을 메모리로부터 선형적으로 (linear) 읽어나가는 동시 에 입력된 홀수 번째 심볼에 대응하는 프리앰블 셀들을 메모리에 선형적으로 쓸 수 있다. 이후 메모리에 쓰여진 홀수 번째 심볼에 대응하는 프리앰블 셀들은 랜덤하게 읽힐 수 있다.
- [0731] 결과적으로 본 발명의 일 실시예에 따른 방송 신호 수신 장치 또는 방송 신호 수신 장치에 포함된 프리퀀시 디 인터리버는 싱글 메모리를 사용한 프리퀸시 디인터리빙을 수행할 수 있다. 이는 데이터 심볼들에 대한 프리퀸시 인터리빙과 동일하다.
- [0732] 도 75는 본 발명의 다른 실시예에 따른 프리앰블 심볼들에 대한 프리퀀시 인터리빙 과정을 나타낸다.
- [0733] 구체적으로 도 75는 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우의 프리앰블 심볼들에 대응하는 프리앰블 셀들에 적용되는 프리퀸시 인터리빙 과정을 나타낸다.
- [0734] 이 경우, 프리앰블 심볼은 데이터 심볼과 동일한 파라미터 (FFT/GI/NoA)를 사용하고, 방송 신호 수신 장치는 부 트스트랩(프리앰블 구조 지시 정보)으로부터 프리앰블 심볼의 파라미터 정보 및 프리앰블 개수에 대한 정보를 획득한다고 가정한다. 또한, 도 73에서 설명한 바와 같이 프리앰블 심볼은 짝수개 또는 홀수개가 될 수 있다.
- [0735] 도 75는 프리앰블 심볼의 개수가 짝수개인 경우의 프리퀀시 인터리빙 과정을 나타낸다. 따라서 본 발명의 일 실 시예에 따른 프리퀸시 인터리버는 연속된 두 개의 심볼들을 포함하는 OFDM 심볼 페어에 대응하는 프리앰블 셀들 을 하나의 그룹으로 간주하고 프리퀸시 인터리빙을 수행할 수 있다. 구체적인 동작은 도 74에서 설명한 바와 동 일하므로 생략한다.

- [0736] 도 76은 본 발명의 일 실시예에 따른 신호 프레임의 로지컬 구조에서의 시그널링 구조를 나타낸다.
- [0737] 구체적으로 도 76은 본 발명의 일 실시예에 따른 프리퀸시 인터리빙 및 프리퀸시 디인터리빙을 위해 요구되는 부트스트랩, 프리앰블 심볼, 데이터 심볼의 순서로 전달되는 시그널링 정보/컨텐츠 및 전체 동작 매커니즘을 나 타낸다. 본 발명의 데이터 심볼들에 적용되는 FFT 모드가 다른 경우, 동일한 FFT 모드로 처리되는 데이터 심볼 들의 집합을 파티션 (partition)이라 호칭할 수 있다.
- [0738] 본 발명의 일 실시예에 따른 신호 프레임은 적어도 하나 이상의 파티션을 포함할 수 있으며, 파티션은 서브 프 레임 (sub frame)으로 호칭될 수 있다. 이는 설계자의 의도에 따라 변경 가능한 사항이다.
- [0739] 도 76은 데이터 심볼들에 적용되는 FFT 모드가 같거나 다른 경우를 모두 포함하는 신호 프레임의 로지컬 구조를 나타낸다.
- [0740] 본 발명의 일 실시예에 따른 부트스트랩은 상술한 바와 같이 방송 신호 수신 장치가 프리앰블 심볼을 획득하는 데 필요한 정보를 전송한다. 구체적으로 본 발명의 일 실시예에 따른 부트스트랩은 프리앰블 심볼의 FFT 모드 정보, 프리앰블 심볼의 NoA, 프리앰블 심볼들의 개수 정보 등을 전송할 수 있다.
- [0741] 본 발명의 일 실시예에 따른 프리앰블 심볼들은 방송 신호 수신 장치가 데이터 심볼들을 디텍팅하기 위해 필요 한 정보를 전송할 수 있다. 구체적으로 본 발명의 일 실시예에 따른 프리앰블 심볼들은 파티션의 개수 정보, 파 티션별 FFT 모드 정보, 각 파티션에 포함된 데이터 심볼들의 NoA, 각 파티션별 데이터 심볼들의 개수, 각 파티 션의 시작 심볼 (또는 셀) 정보, 동일한 FFT 모드가 신호 프레임 내에서 어디에 있는지 (또는 언제 나타나는 지)를 지시하는 동일 FFT 지시 정보 (same FFT indicator)등을 포함할 수 있다. 상술한 정보들은 매 신호 프레 임마다 다이나믹하게 변경될 수 있다.
- [0742] 도 77은 본 발명의 일 실시예에 따른 신호 프레임의 페이로드 데이터 구조를 나타낸다.
- [0743] (a)는 페이로드 데이터, 즉, 데이터 심볼들에 동일한 FFT 모드가 적용되는 경우의 페이로드 데이터 구조를 나타 내며, (b)는 데이터 심볼들에 다양한 FFT 모드가 적용되는 경우의 페이로드 데이터 구조를 나타낸다.
- [0744] 본 발명에서는 (a)에 도시된 신호 프레임을 싱글 FFT 신호 프레임라고 호칭할 수 있으며, (b)에 도시된 신호 프 레임을 믹스드(mixed) FFT 신호 프레임이라고 호칭할 수 있다. 이는 설계자의 의도에 따라 변경가능한 사항이다.
- [0745] (a)의 경우, 하나의 신호 프레임 내 데이터 심볼들은 동일한 OFDM 심볼 구조를 가지며, 동일한 파라미터 (FFT 모드, GI 길이, NoA, 파일럿 패턴 등)를 갖는다. 상술한 바와 같이 데이터 심볼들에 대한 파라미터는 프리앰블 심볼들을 통해 전송된다.
- [0746] 본 발명의 일 실시예에 따른 프리퀀시 인터리버가 OFDM 심볼 페어에 대응하는 데이터 셀들에 대해 동작하는 경 우, 데이터 심볼의 개수는 반드시 짝수로 정의되야 한다. 따라서 프리앰블 심볼의 FFT 모드와 데이터 심볼의 FFT 모드의 관계에 따라 데이터 심볼들의 개수는 다음과 같이 정의 될 수 있다.
- [0747] 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 다른 경우, 데이터 심볼들의 개수는 짝수가 되어야 한다.
- [0748] 프리앰블 심볼들의 FFT 모드와 데이터 심볼들의 FFT 모드가 같은 경우, 프리앰블 심볼들의 개수와 데이터 심볼 들의 개수의 합은 짝수개가 되어야 한다. 결과적으로 프리앰블 심볼들의 개수에 따라 데이터 심볼들의 개수는 짝수 또는 홀수가 될 수 있다.
- [0749] (b)의 경우, 하나의 신호 프레임 내 데이터 심볼들은 복수의 OFDM 심볼 구조를 가지며, 심볼 구조에 따라 서로 다른 파라미터 (FFT 모드, GI 길이, NoA, 파일럿 패턴 등)를 갖는다. 믹스드 FFT 프레임 내 동일한 OFDM 구조를 갖는 데이터 심볼들의 집합은 파티션으로 정의 될 수 있으므로 하나의 믹스드 FFT 프레임은 복수개의 파티션들 을 포함할 수 있다.
- [0750] 따라서 도면에 도시된 바와 같이 각 파티션에 대해 독립적인 파라미터 (FFT 모드, GI 길이, NoA, 파일럿 패턴 등) 설정이 가능하며, 프리앰블 심볼들은 각 파티션의 위치, 구조에 관한 정보, 데이터 심볼 개수에 대한 정보 등을 포함할 수 있다. 또한 다양한 FFT 모드의 파티션들은 TDM (Time Division Multiplexing), LDM (Layered Division Multiplexing) 또는 FDM (Frequency Division Multiplexing) 구조의 신호 프레임을 통해 전송될 수 있으며, 각 FFT 모드들의 파티션들은 특정 GI를 갖는 OFDM 심볼들의 세트로 정의될 수 있다.

- [0751] 서로 다른 FFT 모드는 다양한 방송 신호 수신 장치, 예를 들면 모바일용 방송 신호 수신 장치, 고정형 방송 신호 수신 장치 등에 적합한 방송 서비스를 처리하기 위해 정의 될 수 있다. 따라서 FFT 모드별로 타겟 방송 서비스 또는 타겟 방송 신호 수신 장치가 결정되면, 방송 신호 수신 장치는 자신에게 적합한 방송 서비스가 전송되는 구간 (파티션)만 획득하여 처리하면 되므로, 수신기의 절전 (power saving) 효과를 증가시킬 수 있다.
- [0752] 본 발명의 일 실시예에 따른 방송 신호 수신 장치의 프리퀸시 디인터리빙은 프리앰블 심볼들의 FFT 모드와 데이 터 심볼들의 FFT 모드가 같은 경우와 다른 경우에 따른 각 파티션의 데이터 심볼 개수와 프리앰블 심볼 개수의 관계에 따라 다음과 같이 동작할 수 있다.
- [0753] 프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 같은 경우로서, 프리앰블 심볼들의 개수와 각 파티션의 데이터 심볼들의 개수가 모두 짝수인 경우:
- [0754] 방송 신호 수신 장치는 싱글 메모리를 사용하여 (최대값 32K) 프리앰블 심볼들과 데이터 심볼들을 연속적으로 디인터리빙할 수 있다. 특히 방송 신호 수신 장치는 각 파티션별로 FFT 모드가 다른 경우에도 싱글 메모리를 사 용하여 디인터리빙을 수행 할 수 있으므로, 효율적인 메모리 운용이 가능하다는 장점이 있다.
- [0755] 프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 같은 경우로서, 프리앰블 심볼들의 개수는 홀수이고 각 파티션의 데이터 심볼들의 개수는 짝수 또는 홀수인 경우:
- [0756] 이 경우, 방송 신호 수신 장치는 싱글 메모리를 사용하여 서로 다른 FFT 모드에 대응하는 파티션들을 연속적으 로 디인터리빙 할 수 없다. 따라서 방송 신호 수신 장치는 더블 메모리를 사용하여 프리앰블 심볼들과 데이터 심볼들을 디인터리빙을 수행하므로 메모리 효율이 떨어질 수 있다.
- [0757] 프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 다른 경우로서, 프리앰블 심볼들의 개수와 각 파티션의 데이터 심볼들의 개수가 모두 짝수인 경우:
- [0758] 방송 신호 수신 장치는 싱글 메모리를 사용하여 (최대값 32K) 프리앰블 심볼들과 데이터 심볼들을 연속적으로 디인터리빙할 수 있다. 특히 방송 신호 수신 장치는 각 파티션별로 FFT 모드가 다른 경우에도 싱글 메모리를 사 용하여 디인터리빙을 수행 할 수 있으므로, 효율적인 메모리 운용이 가능하다는 장점이 있다.
- [0759] 프리앰블 심볼들의 FFT 모드와 첫번째 파티션의 데이터 심볼들의 FFT 모드가 다른 경우로서, 프리앰블 심볼들의 개수는 홀수이고 각 파티션의 데이터 심볼들의 개수는 짝수 또는 홀수인 경우:
- [0760] 이 경우, 방송 신호 수신 장치는 싱글 메모리를 사용하여 서로 다른 FFT 모드에 대응하는 파티션들을 연속적으 로 디인터리빙 할 수 없다. 따라서 방송 신호 수신 장치는 더블 메모리를 사용하여 프리앰블 심볼들과 데이터 심볼들을 디인터리빙을 수행하므로 메모리 효율이 떨어질 수 있다.
- [0761] 따라서, 방송 신호 수신 장치가 싱글 메모리를 사용하여 효율적인 프리퀀시 디인터리빙을 수행하기 위해서는, 프리앰블 심볼의 FFT 모드와 첫번째 파티션의 FFT 모드가 동일해야 한다. 또한, 방송 신호 수신 장치가 각 파티 션의 FFT 모드가 다른 경우에도 연속적인 프리퀸시 디인터리빙을 수행하기 위해서 각 파티션 내 데이터 심볼들 의 개수는 다음과 같은 조건을 가질 수 있다.
- [0762] 프리앰블 심볼들의 개수와 첫번째 파티션내 데이터 심볼들의 개수의 총 합은 짝수여야 한다. 또한 나머지 파티 션들에 포함된 데이터 심볼들의 개수는 짝수이다.
- [0763] 도 78은 본 발명의 일 실시에에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과정 을 나타낸다.
- [0764] (a)는 방송 신호 수신 장치에서 연속적으로 입력되는 서로 다른 FFT 모드의 싱글 FFT 모드 신호 프레임들을 처 리하는 과정을 나타내며, (b)는 방송 신호 수신 장치에서 연속적으로 입력된 싱글 FFT 모드 신호 프레임들을 프 리퀀시 디인터리빙하기 전에 처리하는 과정을 나타낸다.
- [0765] 구체적으로 (a)에 도시된 바와 같이 싱글 FFT 모드 신호 프레임의 경우, 하나의 신호 프레임 내 프리앰블 심볼 및 데이터 심볼의 FFT 모드는 동일하며, 각 신호 프레임의 FFT 모드는 다를 수 있다. 본 도면은 첫번째 신호 프 레임은 16K FFT 모드, 두번째 신호 프레임은 8K FFT 모드, 세번째 신호 프레임은 16K FFT 모드, 네번째 및 다섯 번째 신호 프레임은 32K FFT 모드인 실시예를 나타낸다. 또한, 각 신호 프레임 내의 프리앰블 심볼들의 개수와 프리앰블 심볼들과 인접한 데이터 심볼들의 개수의 합은 짝수이며, 각 신호 프레임은 하나의 파티션을 포함할 수 있다.

- [0766] 각 신호 프레임은 부트스트랩, 적어도 하나 이상의 프리앰블 심볼, 데이터 심볼들을 포함할 수 있다. 부트스트 랩 및 프리앰블 심볼을 통해 전송되는 정보는 상술한 바와 동일하다.
- [0767] 따라서 본 발명의 일 실시에에 따른 방송 신호 수신 장치는 부트스트랩 정보를 이용하여 프리앰블 심볼을 디코 딩하고, 프리앰블 심볼을 통해 전송되는 정보를 이용하여 데이터 심볼들을 디코딩할 수 있다.
- [0768] (b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (a)와 같이 수신한 신호 프레임들 에 대해 프리퀀시 디인터리빙을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트 랩 및 프리앰블 심볼 내의 정보를 이용하여 프리퀸시 디인터리빙을 수행할 수 있으며, 이 경우 사용되는 최대 수신 메모리의 크기는 32K가 될 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 각 OFDM 심 볼에 대응하는 입력 데이터에 대해 읽는 과정 및 쓰는 과정을 동시에 수행할 수 있으며, 싱글 메모리를 사용하 여 서로 다른 FFT 모드의 신호 프레임들에 대해 연속적인 프리퀸시 디인터리빙을 수행할 수 있다.
- [0769] 따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K FFT 모드의 신호 프레 임 0, 16K FFT 모드의 신호 프레임 1 및 8K FFT 모드의 신호 프레임 2들을 연속적으로 수신한 경우, 32K 싱글 메모리를 사용하여 효율적으로 프리퀸시 디인터리빙을 하기 위해 프리퀸시 디인터리버의 입력 포맷을 가상적으 로 변경할 수 있다. (b)는 32K FFT 모드의 NoA에 맞춰 각 신호 프레임내의 데이터 심볼들의 위치를 재배치하는 방법을 이용하여 입력 포맷을 변경하는 과정을 나타낸다. 이 경우, 입력 포맷은 설계자의 의도 또는 수신 장치 구현 방법에 따라 변경 가능하다.
- [0770] 따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀸시 디인터리버는 서로 다른 FFT 모드의 신호 프레임들의 NoA와 관계없이 싱글 메모리를 사용하여 프리퀀시 디인터리빙을 수행할 수 있 다.
- [0771] 도 79는 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 싱글 FFT 모드의 신호 프레임들을 처리하는 과 정을 나타낸다.
- [0772] 도 79는 도 78의 다른 실시예로서, 방송 신호 수신 장치가 싱글 메모리를 사용하여 하나의 FFT 모드 신호 프레 임에 대해서만 프리퀀시 디인터리빙을 수행하는 경우를 나타낸다.
- [0773] (a)는 방송 신호 송신 장치가 연속적으로 입력된 싱글 FFT 모드 신호 프레임들 중 16K FFT 모드 신호 프레임만 을 디텍팅하여 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치가 연속적으로 입력된 싱글 FFT 모드 신호 프레임들 중 32K FFT 모드 신호 프레임만을 선택적으로 프리퀀시 디인터리빙하는 과정을 나타낸다.
- [0774] (a)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 16K FFT 모드 신호 프레임만을 선 택적으로 디코딩할 수 있다. (a)의 경우, 각 신호 프레임 내의 프리앰블 심볼들의 개수와 프리앰블 심볼들과 인 접한 데이터 심볼들의 개수의 합은 짝수이며, 각 신호 프레임은 하나의 파티션을 포함할 수 있다. 또한, 본 발 명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블 심볼을 통해 전송되는 동일 FFT 지시 정보를 이용하여 동일한 FFT 모드의 신호 프레임들을 디텍팅할 수 있다.
- [0775] 또한 (b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 최대 32K 크기의 싱글 메모리 를 사용하여 32K FFT 모드 신호 프레임들만을 프리퀀시 디인터리빙 할 수 있다.
- [0776] 구체적으로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K FFT 모드의 신호 프레임 0, 16K FFT 모드의 신호 프레임 1, 8K FFT 모드의 신호 프레임 2, 32K FFT 모드의 신호 프레임 4를 연속 적으로 수신한 경우, 32K FFT 모드의 신호 프레임 0, 4 만을 디텍팅하고 프리퀸시 디인터리빙을 수행할 수 있다.
- [0777] (b)는 32K FFT 모드 신호 프레임들만을 디텍팅하여 프리퀀시 디인터리버의 입력 포맷을 변경하는 과정을 나타낸 다. 따라서 (b)의 오른쪽 블록과 같이 프리퀸시 디인터리버의 입력 포맷이 변경되면, 프리퀸시 디인터리버는 32K FFT 모드의 신호 프레임들만을 싱글 메모리를 사용하여 프리퀸시 디인터리빙을 수행할 수 있다.
- [0778] 도 80은 본 발명의 일 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과 정을 나타낸다.
- [0779] (a)는 방송 신호 수신 장치에서 연속적으로 입력되는 서로 다른 FFT 모드의 믹스드 FFT 모드 신호 프레임들을 처리하는 과정을 나타내며, (b)는 방송 신호 수신 장치에서 연속적으로 입력된 믹스드 FFT 모드 신호 프레임들 을 프리퀀시 디인터리빙하기 전에 처리하는 과정을 나타낸다.

- [0780] 구체적으로 (a)에 도시된 바와 같이 믹스드 FFT 모드 신호 프레임의 경우, 하나의 신호 프레임 내 프리앰블 심 볼 및 첫번째 파티션의 FFT 모드는 동일하며, 프리앰블 심볼의 개수와 프리앰블 심볼들과 인접한 파티션의 데이 터 심볼들의 개수의 총합은 짝수가 될 수 있다. 또한, 나머지 파티션들에 포함된 데이터 심볼들의 개수는 짝수 가 될 수 있으며, 믹스드 FFT 모드 신호 프레임 내에는 적어도 두 개 이상의 서로 다른 FFT 모드를 갖는 파티션 들이 포함될 수 있다.
- [0781] 본 도면은 첫번째 신호 프레임은 8K, 16K FFT 모드의 파티션들을 포함하고, 두번째 신호 프레임은 8K, 32K FFT 모드의 파티션들을 포함하고, 세번째 신호 프레임은 8K, 16K, 32K FFT 모드의 파티션들을 포함하고, 네번째 신 호 프레임은 8K, 16K FFT 모드의 파티션들을 포함하고, 다섯번째 신호 프레임은 8K, 32K FFT 모드의 파티션들을 포함하는 실시예를 나타낸다.
- [0782] 또한 각 신호 프레임은 부트스트랩, 적어도 하나 이상의 프리앰블 심볼, 데이터 심볼들을 포함할 수 있다. 부트 스트랩 및 프리앰블 심볼을 통해 전송되는 정보는 상술한 바와 동일하다.
- [0783] 따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 정보를 이용하여 프리앰블 심볼을 디코 당하고, 프리앰블 심볼을 통해 전송되는 정보를 이용하여 데이터 심볼들을 디코딩할 수 있다. 특히 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 프리앰블 심볼 내의 각 파티션의 시작 심볼 (또는 셀) 정보 및 파티션 별 FFT 모드 정보를 이용하여 하나의 신호 프레임 내의 각 파티션의 위치 및 FFT 모드를 확인할 수 있다.
- [0784] (b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (a)와 같이 수신한 신호 프레임들에 대해 프리퀀시 디인터리빙을 수행할 수 있다. 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트 랩 및 프리앰블 심볼 내의 정보를 이용하여 프리퀀시 디인터리빙을 수행할 수 있으며, 이 경우 사용되는 최대 수신 메모리의 크기는 32K가 될 수 있다. 또한 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 각 OFDM 심 볼에 대응하는 입력 데이터에 대해 읽는 과정 및 쓰는 과정을 동시에 수행할 수 있으며, 싱글 메모리를 사용하여 하나의 신호 프레임에 포함된 적어도 두 개 이상의 FFT 모드에 대응하는 데이터들을 연속적으로 프리퀀시 디 인터리빙할 수 있다.
- [0785] 따라서 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K FFT 모드의 파티션, 16K FFT 모드의 파티션 및 8K FFT 모드의 파티션들을 포함하는 믹스드 FFT 신호 프레임을 수신한 경우, 32K 싱 글 메모리를 사용하여 효율적으로 프리퀀시 디인터리빙을 하기 위해 프리퀸시 디인터리버의 입력 포맷을 가상적 으로 변경할 수 있다. (b)는 32K FFT 모드의 NoA에 맞춰 믹스드 FFT 신호 프레임내의 파티션들에 포함된 데이터 심볼들의 위치를 재배치하는 방법을 이용하여 입력 포맷을 변경하는 과정을 나타낸다. 이 경우, 입력 포맷은 설 계자의 의도 또는 수신 장치 구현 방법에 따라 변경 가능하다.
- [0786] 따라서 (b)의 오른쪽 블록과 같이 프리퀀시 디인터리버의 입력 포맷이 변경되면, 프리퀸시 디인터리버는 하나의 믹스드 FFT 신호 프레임내의 서로 다른 FFT 모드의 파티션들에 대해서도 싱글 메모리를 사용하여 프리퀸시 디인 터리빙을 수행할 수 있다.
- [0787] 도 81은 본 발명의 다른 실시예에 따른 방송 신호 수신 장치에서 믹스드 FFT 모드의 신호 프레임들을 처리하는 과정을 나타낸다.
- [0788] 도 81은 도 80의 다른 실시예로서, 방송 신호 수신 장치가 싱글 메모리를 사용하여 특정 FFT 모드 파티션에 대 해서만 프리퀀시 디인터리빙을 수행하는 경우를 나타낸다.
- [0789] (a)는 방송 신호 수신 장치에서 연속적으로 입력되는 서로 다른 FFT 모드의 믹스드 FFT 모드 신호 프레임들에 포함된 특정 FFT 모드 즉, 16K FFT 모드의 파티션들만을 디텍팅하여 처리하는 과정을 나타내며, (b)는 방송 신 호 수신 장치에서 연속적으로 입력된 믹스드 FFT 모드 신호 프레임들에 포함된 32K FFT 모드의 파티션들에 대해 프리퀀시 디인터리빙하기 전에 처리하는 과정을 나타낸다.
- [0790] (a)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 16K FFT 모드의 파티션들만을 선택 적으로 디코딩할 수 있다. 하나의 신호 프레임 내 프리앰블 심볼 및 첫번째 파티션의 FFT 모드는 동일하며, 프 리앰블 심볼의 개수와 프리앰블 심볼들과 인접한 파티션의 데이터 심볼들의 개수의 총합은 짝수가 될 수 있다. 또한, 나머지 파티션들에 포함된 데이터 심볼들의 개수는 짝수가 될 수 있으며, 믹스드 FFT 모드 신호 프레임 내에는 적어도 두 개 이상의 서로 다른 FFT 모드를 갖는 파티션들이 포함될 수 있다.
- [0791] 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 부트스트랩 정보를 이용하여 프리앰블 심볼을 디코딩하고, 프리앰블 심볼을 통해 전송되는 정보를 이용하여 데이터 심볼들을 디코딩할 수 있다. 특히 본 발명의 일 실시예

에 따른 방송 신호 수신 장치는 프리앰블 심볼 내의 각 파티션의 시작 심볼 (또는 셀) 정보 및 파티션별 FFT 모 드 정보를 이용하여 현재 신호 프레임 내의 각 파티션의 위치 및 FFT 모드를 확인하고 원하는 FFT 모드의 파티 션을 처리할 수 있으며, 동일 FFT 지시 정보를 이용하여 다른 신호 프레임을 통해 전송되는 동일한 FFT 모드의 파티션들을 디텍팅할 수 있다.

- [0792] (b)에 도시된 바와 같이 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 최대 32K 크기의 싱글 메모리를 사용하여 32K FFT 모드 파티션들만을 프리퀀시 디인터리빙 할 수 있다.
- [0793] 구체적으로, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 (b)에 도시된 바와 같이 32K, 16K, 8K FFT 모 드의 파티션들을 포함하는 신호 프레임 0, 및 32K FFT 모드의 파티션과 그외 다른 FFT 모드의 파티션들을 포함 하는 신호 프레임 1을 연속적으로 수신한 경우, 각 신호 프레임 내에서 32K FFT 모드의 파티션들만을 디텍팅하 고 프리퀀시 디인터리빙을 수행할 수 있다.
- [0794] (b)는 32K FFT 모드 파티션들만을 디텍팅하여 프리퀸시 디인터리버의 입력 포맷을 변경하는 과정을 나타낸다. 따라서 (b)의 오른쪽 블록과 같이 프리퀸시 디인터리버의 입력 포맷이 변경되면, 프리퀸시 디인터리버는 싱글 메모리를 사용하여 32K FFT 모드의 파티션들만을 프리퀸시 디인터리빙을 수행할 수 있다.
- [0795] 도 82는 본 발명의 일 실시예에 따른 방송 신호 수신 방법의 플로우 차트이다.
- [0796] 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 방송 신호들을 수신할 수 있다(S81000).
- [0797] 이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 수신한 방송 신호들을 OFDM (Orthogonal Frequency Division Multiplex) 방식으로 디모듈레이팅할 수 있다(S81100). 구체적인 과정은 도 9에서 설명한 바와 같다.
- [0798] 이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 디모듈레이팅된 방송 신호들을 인터리빙 시퀀스를 사용하여 프리퀀시 디인터리빙할 수 있다(S81200). 구체적인 과정은 도 30 내지 도 81에서 설명한 바와 같다.
- [0799] 이후 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 디모듈레이팅된 방송 신호들로부터 적어도 하나 이상 의 신호 프레임을 파싱(parsing)할 수 있다(S81300). 구체적인 비트 인터리빙 방법은 도 9에서 설명한 바와 같 다.
- [0800] 이후, 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 파싱된 적어도 하나 이상의 신호 프레임 내의 서비스 데이터를 디코딩할 수 있다(S81400). 이 경우 본 발명의 일 실시예에 따른 방송 신호 수신 장치는 상술한 인코 딩의 역과정에 해당하는 디코딩을 수행할 수 있다. 구체적인 인코딩 방법은 도 1 내지 도 29에서 설명한 바와 같다.
- [0801] 상술한 바와 같이 각 피지컬 경로는 적어도 하나 이상의 서비스 또는 적어도 하나 이상의 서비스 컴포넌트를 전 송할 수 있다. 본 발명의 일 실시예에 따른 피지컬 경로는 상술한 DP와 동일하며, 호칭은 설계자의 의도에 따라 변경 가능하다.
- [0802] 본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 이해된다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.
- [0803] 본 명세서에서 장치 및 방법 발명이 모두 언급되고, 장치 및 방법 발명 모두의 설명은 서로 보완하여 적용될 수 있다.
- [0804] 본 발명의 일 실시예들에 따른 모듈, 유닛 또는 블락은 메모리(또는 저장 유닛)에 저장된 연속된 수행과정들을 실행하는 프로세서/하드웨어일 수 있다. 상술한 실시예의 각 단계 또는 방법들은 하드웨어/프로세서들에 의해 수행될 수 있다. 또한, 본 발명이 제시하는 방법들은 코드로서 실행될 수 있다. 이 코드는 프로세서가 읽을 수 있는 저장매체에 쓰여질 수 있고, 본 발명의 실시예들에 따른 장치가 제공하는 프로세서에 의해 읽혀질 수 있다.
- [0805] 발명의 실시를 위한 형태
- [0806] 다양한 실시예가 본 발명을 실시하기 위한 최선의 형태에서 설명되었다.

## 산업상 이용가능성

[0807] 본 발명은 일련의 방송 신호 제공 분야에서 이용된다.

[0808] 본 발명의 사상이나 범위를 벗어나지 않고 본 발명에서 다양한 변경 및 변형이 가능함은 당업자에게 자명하다. 따라서, 본 발명은 첨부된 청구항 및 그 동등 범위 내에서 제공되는 본 발명의 변경 및 변형을 포함하는 것으로 의도된다.

도면











프레이 생성


















콘텐트	비트
PHY_PROFILE	3
FFT SIZE	2
GI FRACTION	3
EAC FLAG	1
PILOT MODE	1
PAPR FLAG	1
FRU <b>CONFIGURE</b>	3
RESĒRVED	7

콘텐트	비트
PREAMBLE DATA	20
NUM FRAME FRU	2
PAYLOAD TYPE	3
NUM FSS	2
SYSTEM_VERSION	8
CELL_ID	16
NETWORK_ID	16
SYSTEM_ID	16
for i = 0:3	
FRU_PHY_PROFILE	3
FRU_FRAME_LENGTH	2
FRU_GI_FRACTION	3
RESERVED	4
end	
PLS2 FEC TYPE	2
PLS2_MOD	3
PLS2 SIZE CELL	15
PLS2 STAT SIZE BIT	14
PLS2 <sup>-</sup> SYN SIZE BIT	14
PLS2 REP FLAG	1
PLS2 REP SIZE CELL	15
PLS2_NEXT_FEC_TYPE	2
PLS2_NEXT_MODE	3
PLS2_NEXT_REP_FLAG	1
PLS2 NEXT REP SIZE CELL	15
PLS2 NEXT REP STAT SIZE BIT	14
PLS2_NEXT_REP_DYN_SIZE_BIT	14
PLS2_AP_MODE	2
PLS2 AP SIZE CELL	15
PLS2_NEXT_AP_MODE	2
PLS2_NEXT_AP_SIZE_CELL	15
RESERVED	32
CRC 32	32

콘텐트	비트
FIC_FLAG	1
AUX_FLAG	1
NUM_DP	6
for $i = 1$ : NUM_DP	
DP_ID	6
DP_TYPE	3
DP_GROUP_ID	8
BASE_DP_ID	6
DP_FEC_TYPE	2
DP_COD	4
	4
DP_SSD_FLAG	I
$11 \text{ PHY} PROFILE = 010^{\circ}$	2
DP_MIMO	5
	1
DP_11_ITE DD_TLIENCTH	1
	1
DE EDAME INTEDVAL	1
DP_FRAME_INTERVAL	2 5
DE NUM DI OCK MAY	10
DP PAVIOAD TYPE	2
DP_INBAND_MODE	2
DP_PROTOCOL_TYPE	2
DP_CRC_MODE	2
DI_CRC_MODE	-
if DP PAYLOAD TYPE = = TS('00')	
DNP MODE	2
ISSY_MODE	2
HC_MODE_TS	2
if HC_MODE_TS = = '01' or '10'	
PID	13
end	
If $DP_PAYLOAD_TYPE == IP('01')$	_
HC_MODE_IP	2
	0
end KESEKVED	δ
$\frac{1}{2} = \frac{1}{2}$	
II TIC_FLAG == 1 FIC_VERSION	ç
FIC_VERSION FIC_LENGTH_BVTE	0 12
RESERVED	21J
end	o
if AUX_FLAG = = 1	
NUM AUX	4
AUX CONFIG RFU	8
for - 1 : NUM AUX	-
$AU\overline{X}$ STREAM TYPE	4
AUX PRIVATE CONF	28
end – –	
end	

	콘텐트	비트
FRAME_INDEX	X	5
PLS_CHANGE_	4	
FIC_CHANGE_	4	
RESERVED	16	
for i = 1: NUM_	DP	
	DP_ID	6
	DP_START	15 (또는 13)
	DP_NUM_BLOCK	10
end	RESERVED	8
EAC_FLAG		1
EAS_WAKE_U	P_VERSION_NUM	8
if EAC_FLAG =	= 1	
	EAC_LENGTH_BYTE	12
else		
	EAC_COUNTER	12
end		
for i=1:NUM_A	JX	
	AUX_PRIVATE_DYN	48
end		
CRC 32		32

#### 도면16























N <sub>ldpc</sub> bits		
$N_{bch}bits (=K_{ldpc}bits)$		I
K <sub>bch</sub> bits ►		
BBFRAME	BCH 패리티	LDPC 패리티









(q)

																					t.					
			/i							$\ $										V	Ĺ		¢.			
		1			Vi															ľ		V	i			
		Į		1			ľ	l	Į				•	•	۲				Į		İ,	ſ		T		)
		Γ		I		1			Γ										Γ		X		1			7
	7		Γ			K		1/				1111						7					V		1	Π
$\bigcirc$	ħ							X										Å						١,	X	



4

cr

~







46

200





0	2	V	3 <b>/</b>	Ŷ	1	Q	6	19	炋	K	X	7	2	2	Ó	ife	10	J	74	2		$\mathbb{N}$	K	Y	*	Ż	Ú,	#	Ž	è	V		Ã	R	Ö
-		<u>t</u>	t		200	त्य	23	32	ì	3	X	4	6	S	¥	æ	J.	2	\$	20	8	K	1	$\overline{\mathbf{h}}$	4	A.	4	×	A	4	<u>*</u>	197	*	Ø	LL .
0	Ę,	S.	X		No.	Ż	The second secon	A			2 V	4	26	28	Z		14	2	Ĥ	16	12	F		20		Ž	2	26	K				+	X	OCK
	0-	- c	4 6	<u>,                                    </u>	4	5	9	-	- ×	а > с	ح ت	9	$\equiv$	1	<u>۲</u>	2	: 4	<u>]</u>	1 <u>9</u>	5	~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~	<u>ء</u>	2	3 5	28	2	3	7	35	12	35	7	8	29	$V_{xBI}$









인터리빙 시퀀스들에 대응하는 디인터리빙 시퀀스들

 ○ i번째 OFDM 심볼 페어의 첫번째 OFDM 심볼에 대응하는 데이터 셀들에 대한 프리퀸시 인터리빙 과정
 for j = 0, 1,..., N<sub>sym</sub> and for k = 0, 1,..., N<sub>max</sub>, F<sub>j</sub>(H<sub>j</sub>(k)) = X<sub>j</sub>(k) where H<sub>j</sub>(k) = (T(k) + S<sub>[j/2]</sub>) mod N<sub>max</sub> T(k): 랜덤 시퀸스 S<sub>[j/2]</sub>: OFDM 페어에사용되는 심볼 오프셋

○ i번째 OFDM 심볼 페어의 두번째 OFDM 심볼에 대응하는 데이터 셀들에 대한 프리퀀시 인터리빙 과정

for j = 0, 1,..., N<sub>sym</sub> and k = 0, 1,..., N<sub>max</sub> F<sub>j</sub>(k) = X<sub>j</sub>(H<sub>j</sub>(k)) H<sub>j</sub>(k) : 첫번째 심볼에 사용된 인터리빙시퀀스







(a)

9



The associated 12<sup>th</sup> primitive polynomial,  $f(x)=1+x^{6}+x^{8}+x^{11}+x^{12}$ Operation of the PN generator for  $0 \le 1 < N_{max}$  (8192)









9

등록특허 10-2138534



(a)



 $\overline{C_j}(l) = (T(l) + S_{\lfloor j/2 \rfloor}) \mod N_{\max}$ I 모듈로 오퍼레이터 ഷ് ď ₽ ∷ XOR B2D: bits-to-decimal ഷ് പ്പ ų  $\iint H_j(k)$ — 렌더마이저– ₿ +sym. offset (mod N<sub>data</sub>) Memory -index check ľ+ പ്പ T(l)⇒ I ļ ഷ് B2D 4 2 ഷ്  $\overline{S}_{[j/2]}$ മീ Ů  $R_{10}$  $R_{12} \quad R_{11}$ ľ€< 14  $\mathbf{\Lambda}$  $p_{data}(l)$ 랜덤 심볼-오프셋 제너레이터 XNW 4 -1 --스프레다-Toggling  $sw = l \pmod{2}$ 0 8192 1 1 0 R<sub>13</sub>

The associated 13<sup>th</sup> primitive polynomial,  $f(x)=1+x^2+x^4+x^8+x^9+x^{12}+x^{13}$ Operation of the PN generator for  $0 \le 1 < N_{max}$  (16384)

$$k = 0;$$
  
for  $(l = 0; l < N_{max}; l = l+1)$   
{  
 $T(l) = P_{data}(l) + \sum_{n=0}^{12} (2^n \times R_n^l);$   
 $C_j(l) = (T(l) + S_{\lfloor j/2 \rfloor}) \mod N_{max};$   
if  $C_j(l) < N_{data}$   
{  
 $H_j(k) = C_j(l);$   
 $k = k+1;$   
}







- 103 -

പ

ı۲

יאיקאי







The associated 14 <sup>th</sup> polynomial,  $f(x)=1+x^{2}+x^{12}+x^{13}+x^{14}$ Operation of the PN generator for  $0 \le 1 < N_{max}(32768)$ 

$$k = 0;$$
  
for  $(l = 0; l < N_{max}l = l+1)$   
{  
 $T(l) = P_{data}(l) + \sum_{n=0}^{13} (2^n \times R_n^l);$   
 $C_j(l) = (T(l) + S_{\lfloor j/2 \rfloor}) \mod N_{max}$   
if  $C_j(l) < N_{data}$   
{  
 $H_j(k) = C_j(l);$   
 $k = k+1;$   
}






#### 도면55

$\begin{array}{c} A_{m,l,H(p)} = X_{m,l,p} \\ A_{m,l,p} = & X_{m,l,H(p)} \end{array}$	for $1 = 0, 2, 4, \dots$ for $1 = 1, 3, 5, \dots$
A <sub>m,l</sub> :인터리빙된 벡터	(interleaved vector)
X <sub>m,l</sub> :인터리버 입력 벡터	키 (interleaver input vector)

F(p) = mod([H(p) + S(l)]/ Nmax), where Nmax = 32768 and S(l) is a symbol offset

(a)

$$A_{m,1},H(p) = X_{m,l,p}$$
 for  $l = 0,2,4,...$ 
 $A_{m,1,p} = X_{m,l,H(p)}$ 
 for  $l = 1,3,5,...$ 
 $A_{m,1}: ?! 티리빗된 또
 백터

 (interleaved vector)$ 

Am,1: 인터리명된 팩터 (interleaved vector) Xm,1: 인터리버 입력 벡터 (interleaver input vector)

F(p) = mod([H(p) + S(l)]/ Nmax), where Nmax = 16384 and S(l) is a symbol offset

(b)

$A_{m,l,p} =$	X m,1,H (p)	for $l = 1, 2, 3, \dots$	
A <sub>m,1</sub> : 인터리	빙된 벡터	(interleaved vector)	_
X <sub>m.1</sub> : 인터코	1버입력 벡터	1 (interleaver input vector)	

F(p) = mod([H(p) + S(l)]/ Nmax), where Nmax = 16384 and S(l) is a symbol offset

# *도면57*

$A_{m,l,p} =$	$X_{m,l,H(p)}$	for $l = 1, 2, 3, \ldots$
A <sub>m,l</sub> : 인터리 X <sub>m 1</sub> : 인터리	빙된 벡터  버입력 벡E	(interleaved vector)

F(p) = mod([H(p) + S(l)]/ Nmax), where Nmax = 8192 and S(l) is a symbol offset

# *도면58*

32K FFT 모드 및 16K FFT 모드

인터리빙된 벡터	A <sub>m,l</sub> = (a <sub>m,l,0</sub> ,a <sub>m,l,1</sub> ,…,a <sub>m,l,Ndata-1</sub> ) 의 정의:
$a_{m,l,H_1(p)} = x_{m,l,p}$	프레임 (1 mod2 = 0) for p = 0,…, Ndata - 1)의 짝수번째 심볼들
$a_{m,l,p} = x_{m,l,H_1(p)}$	프레임 (1 mod2 = 1) for p = 0, ;;Ndata -1 )의 홀수번째 심볼들

16K FFT 모드 및 8K FFT 모드

인터리빙된 벡터 A<sub>m,l</sub> = (a<sub>m,l,0</sub>, a<sub>m,l,1</sub>, …, a<sub>m,l,Ndata-1</sub>) 의 정의: a<sub>m,l,p</sub>=x<sub>m,l,H1</sub>(p) 프레임 ( p=0, …, Ndata -1)의 심볼들







(a)	R' bit position	13	12	11	10	9	8	7	6	5	4	3	2	1	0
(a)	R bit position	6	5	0	10	8	1	11	12	2	9	4	3	13	7
<b>(h</b> )	R' bit position	12	11	10	9	8	7	6	5	4	3	2	1	0	
(0)	R bit position	7	9	5	3	11	1	4	0	2	12	10	8	6	
	R' bit position	12	11	10	9	8	7	6	5	4	3	2	1	0	
(c)	R bit position (even)	8	4	3	2	0	11	1	5	12	10	6	7	9	
	R bit position (odd)	7	9	5	3	11	1	4	0	2	12	10	8	6	
	R' bit position	11	10	9	8	7	6	5	4	3	2	1	0		
(d)	R bit position (even)	5	11	3	0	10	8	6	9	2	4	1	7		
	R bit position (odd)	8	10	7	6	0	5	2	1	3	9	4	11		

# 도면63

(Nr-1) 비트 바이너리 워드 시퀀스를 기반으로 정의된 기본 인터리빙 시퀀스

N	$r = \log_2 N_{max'}$
1.	$0 \le n \le 2$
	$R'_{n}[N_{r}-2, N_{r}-3, \cdots, 1, 0] = [0, 0, \cdots, 0, 0]$
2.	n = 2
	$\mathbf{R}'_{n}$ [N <sub>r</sub> -2, N <sub>r</sub> -3,, 1,0] = [0,0,,0,1]
3.	$2 \le n \le N_{max}$
	$R'_{n}[N_{r}-3, N_{r}-4, \dots, 1, 0] = R'_{n}[N_{r}-2, N_{r}-3, \dots, 2, 1]$

# 도면64

(Nr-1) 비트 바이너리 워드 시퀀스를 기반으로 정의된 심볼 오프셋

Nr	$= \log_2 N_{\text{max}}$
1.	$0 \leq k < 2$
	$G_n[N_r - 1, N_r - 2, \dots, 1, 0] = [1, 1, \dots, 1, 1]$
2.	$2 \le k \le L_F$
	$G_{k}[N_{r}-2,N_{r}-3,\cdots,1,0] = G_{k-1}[N_{r}-1,N_{r}-2,\cdots,2,1]$

 $\begin{array}{l} N_{r} = \log_{2} N_{max}, \\ p = 0 \\ \text{for } (n = 0; n < N_{max}; n = n + 1) \\ \{ \\ T(n) = (n \bmod 2)2^{Nr-1} + \sum_{i=0}^{Nr-2} 2^{i} R_{n} [i]; \\ S_{l}(n) = (T (n) + A_{\lfloor 1/2 \rfloor}) \text{mod } N_{max}; \\ \text{if } (S_{l}(n) < N_{max}) \\ H_{l}(p) = S_{l}(n); p = p+1; \} \\ \} \end{array}$ 

where  $A_{\lfloor 1/2 \rfloor} = A_k$  is calculated every OFDM symbol pair

$$\begin{cases} \text{for } (k = 0; k < \left\lfloor \frac{N_{max}}{2} \right\rfloor; k = k + 1) \\ \begin{cases} A_k = \sum_{k=0}^{Nr-1} 2^i G_k \ [i]; \\ \end{cases} \end{cases}$$

# *도면66*

F(p) = mod([H(p) + S(l)]/ Nmax), where Nmax = 16384 and S(l) is a symbol offset

## 도면67

( a )

$A_{m,l,p} = X_{m,l,p} X_{m,l,p}$	for $1 = 0, 2, 4, \dots$ for $1 = 1, 3, 5, \dots$
A <sub>m,l</sub> :인터리빙된 벡터	(interleaved vector)
X <sub>m,l</sub> :인터리버 입력 벡	터 (interleaver input vector)

F(p) = mod([H(p) + S(l)]/ Nmax), where Nmax = 8192 and S(l) is a symbol offset

$$A_{m,l,H(p)} = X_{m,l,p}$$
 for  $l = 1,2,3,...$ 

(b)

A<sub>m,1</sub>:인터리빙된 벡터 (interleaved vector) X<sub>m,1</sub>:인터리버입력 벡터 (interleaver input vector)

F(p) = mod([H(p) + S(l)]/ Nmax), where Nmax = 8192 and S(l) is a symbol offset

인터리빙된 벡터 A<sub>m,l</sub> = (a<sub>m,l,0</sub>, a<sub>m,l,1</sub>, ... , a<sub>m,l,Ndata-1</sub>)의 정의: a<sub>m,l,H1</sub>(p = x<sub>m,l,p</sub> 프레임 (p = 0, ... , Ndara -1)의 심볼들

#### 도면69

$a_{m,l,H 1/2 (p)} = x_{m,l,p}$	심볼 페어 , 1 = 0,2,…, p =0,…, Ndata - 1의 짝수번째 심볼
$\mathbf{a}_{\mathbf{m},\mathbf{l},\mathbf{p}} = \mathbf{x}_{\mathbf{m},\mathbf{l},\mathbf{H}\lfloor 1/2 \rfloor}(\mathbf{p})$	심볼 페어 , l = 1,3,…, p = 0 ,… , Ndata -1홀수번째 심볼

(a)

인터리빙된 심볼 :	$A_{m,l} = (a_{m,l,0}, a_{m,l,1}, a_{m,l,2}, \dots, a_{m,l,N_{data-1}})$
인터리머의 입덕 심졸:	$X_{m,l} = (x_{m,l,0}, x_{m,l,1}, a_{m,l,2}, \dots, x_{m,l,N_{data-1}})$

a<sub>m,l,p</sub>= x<sub>m,l,H(p)</sub> 심볼 페어, 1=0,1,···,N<sub>F</sub> - 1, p=0, , N<sub>data</sub> -1의 짝수/홀수번째 심볼

(b)

인터리빙된 심볼 : A<sub>m,l</sub> = (a<sub>m,l,0</sub> ,a<sub>m,l,1</sub>,a<sub>m,l,2</sub>,... ,a<sub>m,l,Ndata-1</sub>) 인터리버의 입력 심볼: X<sub>m,l</sub> = (x<sub>m,l,0</sub> ,x<sub>m,l,1</sub>,a<sub>m,l,2</sub>,... ,x<sub>m,l,Ndata-1</sub>)

 m:
 프레임 인덱스

 p:
 셀 인덱스

 l:
 OFDM 심볼 인덱스

 N<sub>F</sub>-1:
 프레임내의 OFDM 심볼들의 개수

 N<sub>data</sub>:
 OFDM 심볼 내의 액티브 데이터 셀들의 개수

```
 \begin{split} N_r &= \log_2 N_{max'} \\ & \text{for } (l = 0; l < N_F \; ; \, l = l + 1 \; ) \\ & \left\{ \begin{array}{c} p = 0, \\ & \text{for } (n = 0; \, n < N_{max}; \, n = n + 1) \\ & \left\{ \begin{array}{c} H_l(p) = ((n \; \text{mod} \; 2)2^{\; Nr - 1} + \sum_{i = 0}^{Nr - 2} \; 2^i \; R_n[i] + \sum_{i = 0}^{Nr - 2} 2^i \; G_{\lfloor l/2 \rfloor}[i]) \text{mod} \; N_{\; max}; \\ & \text{if } (H_l(p) < N_{data}) \; p = p + 1; \\ & \end{array} \right\} \end{split}
```



## 도면72



## 도면73



고정된 파라미터들



○ RW: 랜덤 쓰기 동작 (random writing operation)
○ LR: 리니어 읽기 동작 (linear reading operation)
○ LW: 리니어 쓰기 동작 (linear writing operation)
○ RR: 랜덤 읽기 동작 (random reading operation)











(a)





(a)

 $(\mathbf{q})$ 



(a)

(q)





【보정항목】청구범위 【보정세부항목】청구항 1 【변경전】 상기 디인터리빙 시퀀스의 어드레스들이 【변경후】

상기 심볼오프셋이 적용된 베이직 디인터리빙 시퀀스의 어드레스들이