## (19) 日本国特許庁(JP)

## (12) 特許公報(B2)

(11) 特許番号

(24) 登録日 平成27年8月14日 (2015.8.14)

## 特許第5790214号

(P5790214)

#### (45) 発行日 平成27年10月7日(2015.10.7)

(51) Int.Cl.			FΙ		
HO1L	<b>29/78</b> 6	(2006.01)	HO1L	29/78	622
HO1L	29/78	(2006.01)	HO1L	29/78	653A
HO1L	29/739	(2006.01)	HO1L	29/78	655C
H01L	<b>29/41</b> 7	( <b>200</b> 6.01)	HO1L	29/50	Μ

	請求項の数	7	(全)	21	頁)
--	-------	---	-----	----	----

(21) 出願番号	特願2011-149210 (P2011-149210)	(73)特許権者	會 000004260	
(22) 出願日	平成23年7月5日(2011.7.5)		株式会社デンソー	
(65) 公開番号	特開2012-80075 (P2012-80075A)		愛知県刈谷市昭和町1丁目1番地	
(43) 公開日	平成24年4月19日 (2012.4.19)	(74)代理人	110001128	
審査請求日	平成25年11月14日 (2013.11.14)		特許業務法人ゆうあい特許事務所	
(31) 優先権主張番号	特願2010-202188 (P2010-202188)	(72)発明者	戸倉規仁	
(32) 優先日	平成22年9月9日(2010.9.9)		愛知県刈谷市昭和町1丁目1番地	株式会
(33)優先権主張国	日本国(JP)		社デンソー内	
		(72)発明者	高橋 茂樹	
前置審査			愛知県刈谷市昭和町1丁目1番地	株式会
			社デンソー内	
		(72)発明者	芦田 洋一	
			愛知県刈谷市昭和町1丁目1番地	株式会
			社デンソー内	
		最終頁に続く		

(54) 【発明の名称】 横型の絶縁ゲート型バイポーラトランジスタ

(57)【特許請求の範囲】

【請求項1】

n型のドリフト層(2)を有する半導体基板(1、30、40)と、

前記ドリフト層(2)の内における該ドリフト層(2)の表層部に形成されたp型のコレクタ領域(4)と、

前記ドリフト層(2)の内における該ドリフト層(2)の表層部において、前記コレク 夕領域(4)から離間して配置されたp型のチャネル層(6)と、

前記チャネル層(6)内における該チャネル層(6)の表層部において、該チャネル層 (6)の終端部よりも内側で終端するように形成された、前記ドリフト層(2)よりも高 不純物濃度のn型のエミッタ領域(7)と、

10

前記チャネル層(6)の表面のうち、前記エミッタ領域(7)と前記ドリフト層(2) との間に挟まれた部分をチャネル領域として、該チャネル領域の表面に形成されたゲート 絶縁膜(10)と、

前記ゲート絶縁膜(10)の表面に形成されたゲート電極(11)と、

前記コレクタ領域(4)と電気的に接続されたコレクタ電極(12)と、

前記エミッタ領域(7)および前記チャネル層(6)と電気的に接続されたエミッタ電極(13)と、を有したnチャネルの横型の絶縁ゲート型バイポーラトランジスタであって、

前記コレクタ領域(4)は、異なる不純物濃度の領域が設けられ、比較的高不純物濃度とされた高不純物濃度領域(4a)と、該高不純物濃度領域(4a)の周囲および底部を

覆い、該高不純物濃度領域(4a)よりも不純物濃度が低くされた低不純物濃度領域(4 b)を有しており、

前記コレクタ電極(12)は、前記コレクタ領域(4)のうち前記高不純物濃度領域( 4a)とはオーミック接触させられており、前記低不純物濃度領域(4b)とはショット キー接触させられていて、

かつ、前記ドリフト層(2)内における該ドリフト層(2)の表層部において、前記コレクタ領域(4)を囲むように、前記ドリフト層(2)よりも高不純物濃度とされたn型のバッファ層(5)が備えられていることを特徴とする横型の絶縁ゲート型バイポーラトランジスタ。

#### 【請求項2】

10

前記コレクタ電極(12)は、前記低不純物濃度領域(4b)との界面に挟まれ、該低 不純物濃度領域(4b)に対してショットキー接触させられるバリア金属(12a)が備 えられていることを特徴とする請求項1に記載の横型の絶縁ゲート型バイポーラトランジ スタ。

#### 【請求項3】

前記バリア金属(12a)の仕事関数が4.9 e V以下であることを特徴とする請求項 2 に記載の横型の絶縁ゲート型バイポーラトランジスタ。

【請求項4】

前記低不純物濃度領域(4 b)の表面のp型不純物濃度が3 × 1 0<sup>18</sup> cm<sup>-3</sup>以下に設定 されていることを特徴とする請求項1ないし3のいずれか1つに記載の横型の絶縁ゲート <sup>20</sup> 型バイポーラトランジスタ。

【請求項5】

前記 n 型のバッファ層(5)は、不純物濃度が4×10<sup>16</sup>~1×10<sup>18</sup> c m<sup>-3</sup>とされて いることを特徴とする請求項1ないし3のいずれか1つに記載の横型の絶縁ゲート型バイ ポーラトランジスタ。

【請求項6】

前記低不純物濃度領域(4 b)の表面のp型不純物濃度が前記バッファ層(5)のn型 不純物濃度よりも高くされていることを特徴とする請求項5に記載の横型の絶縁ゲート型 バイポーラトランジスタ。

【請求項7】

30

前記コレクタ電極(12)と前記高不純物濃度領域(4a)におけるオーミック接触面 積をSi、前記コレクタ電極(12)と低不純物濃度領域(4b)とのショットキー接触 面積をSeとすると、前記オーミック接触面積に対する前記ショットキー接触面積の比( Se/Si)が3~50の範囲に設定されていることを特徴とする請求項1ないし6のい ずれか1つに記載の横型の絶縁ゲート型バイポーラトランジスタ。

# 【発明の詳細な説明】

【技術分野】

[0001]

本発明は、横型の絶縁ゲート型バイポーラトランジスタ(以下、横型IGBTという) に関するものであり、特に、SOI(Silicon on insulator)基板を用いて形成した横型 40 IGBTに適用すると好適である。

【背景技術】

[0002]

従来より、SOI基板上に横型IGBT、横型Diode、アナログ・デジタル回路等 を集積化したモノリシックのインバータICが開発され、実用化されている。このインバ ータICの性能を主に決めているのは横型IGBTと横型Diodeであり、それぞれ低 オン電圧と高速動作が重要な性能指標である。特に、横型IGBTは電子線照射などのラ イフタイム制御をせずに、低オン電圧と高速スイッチング動作を両立することが必要であ り、コレクタにおけるホールの注入効率を低くして、オン時のキャリア濃度を下げること がポイントであった。  $\begin{bmatrix} 0 & 0 & 0 & 3 \end{bmatrix}$ 

従来では、コレクタ領域を大きい低濃度 p ウェルと小さい高濃度 p \* 領域の二重構造と して、コレクタ電極に対して共にオーミック接触する構成とし、コレクタ領域のアクセプ タ不純物の総量を押さえ、さらに、低濃度 p ウェルと高濃度 p \* 領域を包む n バッファ層 のドナー不純物の効果を加えてホール注入を抑制し、注入効率を低下させていた(例えば 、特許文献 1 参照)。

【0004】

ところが、本発明者らの検討によると、この二重構造のコレクタ領域においては、フォール時間 t f を 0 . 3 µ s e c 以下になるように設計した場合、オン電圧のバラツキが大きくなるという問題があることが分かった。

【先行技術文献】

【特許文献】

[0005]

【特許文献1】特許第3415441号公報

【発明の概要】

【発明が解決しようとする課題】

[0006]

低オン電圧と高速スイッチング動作とはトレードオフの関係となり、基本的にはオン電 圧の増加に伴ってフォール時間が低下していく関係になる。しかしながら、特許文献1に 示されるようにコレクタ電極と二重構造のコレクタ領域とをオーミック接触させた構造で は、低オン電圧と高速スイッチング動作のトレードオフの関係が崩れ、オン電圧を犠牲に してもフォール時間を低下することができなくなり、かつバラツキが大きくなることが分 かった。従来のようにコレクタ電極とコレクタ領域とをオーミック接触させたものの場合 、フォール時間はある値で下げ止まりし、それ以上はオン電圧の増加に対してフォール時 間が安定して低下する関係にならない。このため、スイッチング動作をより高速化するこ とができないという課題があった。我々の分析によれば、例えば低濃度pウエル表面の濃 度を1×10<sup>17</sup> cm<sup>-3</sup>とし、コレクタ電極材料にシリコンを1%含有したアルミニウムを 使用した場合、低濃度pウエル表面とコレクタ電極の接触状態が不安定になることが、バ ラツキの原因であることが分かった。

【0007】

本発明は上記に鑑みて、更なるスイッチング動作の高速化を図ることが可能な構造の横 型IGBTを提供することを目的とする。

【課題を解決するための手段】

[0008]

上記目的を達成するため、請求項1に記載の発明では、nチャネル型の横型の絶縁ゲート型バイポーラトランジスタであって、コレクタ領域(4)は、異なる不純物濃度の領域が設けられ、比較的高不純物濃度とされた高不純物濃度領域(4a)と、該高不純物濃度領域(4a)の周囲<u>および底部</u>を覆い、該高不純物濃度領域(4a)よりも不純物濃度が低くされた低不純物濃度領域(4b)を有しており、コレクタ電極(12)は、コレクタ領域(4)のうち高不純物濃度領域(4a)とはオーミック接触させられており、低不純物濃度領域(4b)とはショットキー接触させられていて、かつ、ドリフト層(2)内における該ドリフト層(2)の表層部において、コレクタ領域(4)を囲むように、ドリフト層(2)よりも高不純物濃度とされたn型のバッファ層(5)が備えられていることを特徴としている。

[0009]

このように、コレクタ電極(12)が高不純物濃度領域(4a)に対してオーミック接触させられ、かつ、低不純物濃度領域(4b)に対してショットキー接触させられるようにしている。このため、コレクタ側からのホールの注入を抑制して低注入効率となるようにでき、ライフタイム制御を行わなくてもスイッチング動作を更に高速化することが可能な構造の横型IGBTとすることができる。

30

10

40

請求項2に記載の発明では、コレクタ電極(12)は、低不純物濃度領域(4b)との 界面に挟まれ、該低不純物濃度領域(4b)に対してショットキー接触させられるバリア 金属(12a)が備えられていることを特徴としている。

[0011]

このように、コレクタ電極(12)と低不純物濃度領域(4b)との接触部位が確実に ショットキー接触となるように、低不純物濃度領域(4b)の表面上にバリア金属(12 a)を配置するようにしている。これにより、ショットキー接触させられる領域を規定す ることが可能となり、決められた領域を安定してショットキー接触とすることが可能とな る。このため、ショットキー接触を有する横型IGBTの製造も容易に行うことができる

10

[0012]

請求項3に記載の発明では、バリア金属(12a)の仕事関数が4.9eV以下である ことを特徴としている。

[0013]

このように、バリア金属(12a)の仕事関数が4.9 e V 以下となるようにすること で、よりホールの注入効率を低下させられ、よりスイッチング動作の高速化を図ることが 可能となる。

[0014]

請求項4に記載の発明では、低不純物濃度領域(4 b)の表面のp型不純物濃度が3 x 20 1 0<sup>18</sup> cm<sup>-3</sup>以下に設定されていることを特徴としている。このように、低不純物濃度領 域(4 b)の表面のp型不純物濃度が3 x 1 0<sup>18</sup> cm<sup>-3</sup>以下となるようにすることで、シ ョットキー接触部分がオーミック接触とならないようにでき、確実にターンオフ時間を短 くすることが可能となる。

[0015]

請求項5に記載の発明では、<u>n型のバッファ層(5)は、</u>不純物濃度が4×10<sup>16</sup>~1 ×10<sup>18</sup> cm<sup>-3</sup>とされていることを特徴としている。

【0016】

このように、コレクタ電極(12)とコレクタ領域(4)との接触形態によって、ホー <sup>30</sup> ルの注入を抑制することができることから、バッファ層(5)がホールの注入を抑制する 役割を果たさなくても良くなり、単にフィールドストップ(FS)層としての役割を果た せば良くなる。このため、バッファ層(5)の不純物濃度をコレクタ側の注入効率を変化 させない程度の低不純物濃度に設定することが可能となる。

【0017】

請求項6に記載の発明では、低不純物濃度領域(4b)の表面のp型不純物濃度がバッファ層(5)のn型不純物濃度よりも高くされていることを特徴としている。

【0018】

このように、低不純物濃度領域(4 b)の表面のp型不純物濃度がバッファ層(5)の n型不純物濃度よりも高くなるようにすることで、低不純物濃度領域(4 b)がバッファ 40 層(5)内のn型不純物によって補償されてn型化することを防止できる。これにより、 確実にオン電圧 V o n を低くすることが可能となる。

【0019】

請求項7に記載の発明では、コレクタ電極(12)と高不純物濃度領域(4a)におけ るオーミック接触面積をSi、コレクタ電極(12)と低不純物濃度領域(4b)とのシ ョットキー接触面積をSeとすると、オーミック接触面積に対するショットキー接触面積 の比(Se/Si)が3~50の範囲に設定されていることを特徴としている。 【0020】

オーミック接触面積 Seに対するショットキー接触面積 Siの比 Se / Siが大きくなるほど、ターンオフ時間が短くなる。そして、比 Se / Siが 3以上になると 1 50 n s 50

e c (0.15µ s e c )以下となり、目標とする0.3µ s e c の半分以下にすること が可能となる。そして、実験では、少なくとも比Se/Siが3~50の範囲において、 安定的にターンオフ時間toffを150nsec以下にすることができた。したがって 比Se/Siが3~50の範囲に設定されるようにすることで、横型IGBTのターン オフ時間toffをより短くすることが可能になる。 [0021]なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関 係を示すものである。 【図面の簡単な説明】 [0022]【図1】本発明の第1実施形態にかかるnチャネルの横型IGBTの断面構成を示した図 である。 【図2】図1に示す横型IGBTの上面レイアウト図である。 【図3】第1実施形態の横型IGBTと従来のようにコレクタ電極とコレクタ領域とがオ ーミック接触させられている横型IGBTのオン電圧Vonに対するフォール時間tfの 関係を調べた結果を示した図である。 【図4】バリア金属12aの仕事関数 m〔eV〕とホールの注入効率(ホール電流Ih /コレクタ電流IC)の関係を示した図である。 【図5】仕事関数 mが4.5eVのときと4.9eVのときのエネルギーバンド図であ る。 【図6】横型IGBTの動作中の様子を示した断面図である。 【図7】オーミック接触面積Siとショットキー接触面積Seの関係を示した断面図であ る。 【図8】オーミック接触面積Siとショットキー接触面積Seとの比Se/Siとターン オフ時間toffとの関係を示したグラフである。 【図9】p型領域4bの表面のp型不純物濃度Cspに対するオン電圧Vonとターンオ フ時間toffの関係を示した図である。 【図10】ターンオフ時間toffと電流駆動能力との関係を示すグラフである。 【図11】横型IGBTのオン電圧の温度特性やターンオフ時間toffの温度特性を示 したグラフである。 【図12】IGBTやDiodeが適用されたスイッチング回路の一例を示した回路図で ある。 【図13】図12に示すスイッチング回路の動作を表したタイミングチャートである。 【図14】第1実施形態に示す横型IGBTの動作を表した断面図である。 【図15】ショットキー構造とオーミック構造を組み合わせた横型Diodeの断面図で ある。 【図16】本発明の第2実施形態にかかるnチャネルの横型IGBTの断面構成を示した 図である。 【図17】本発明の第3実施形態にかかるnチャネルの横型IGBTの断面構成を示した 図である。 【図18】本発明の第4実施形態にかかるnチャネルの横型IGBTの断面構成を示した 図である。 【図19】本発明の第5実施形態にかかるnチャネルの横型IGBTの断面構成を示した 図である。 【図20】他の実施形態で説明する横型IGBTの他の例を示すコレクタ領域4の上面レ イアウト図である。 【図21】他の実施形態で説明する横型IGBTの断面構成を示した図である。 【図22】他の実施形態で説明する縦型IGBTの断面構成を示した図である。 【発明を実施するための形態】 [0023]

50

10

20

30

(第1実施形態)

本発明の第1実施形態について説明する。図1は、本実施形態にかかるnチャネルの横 型IGBTの断面構成を示した図である。また、図2は、図1に示す横型IGBTの上面 レイアウト図であり、横型IGBTの1セル分に相当している。図1は、図2におけるA - A '線上の断面構成を示した図に相当している。以下、これらの図を参照して、本実施 形態にかかる横型IGBTの構造について説明する。

[0025]

図1に示すように、本実施形態では、半導体基板としてSOI基板1を用いてnチャネ ルの横型IGBTを形成している。SOI基板1は、シリコンなどによって構成された支 持基板1a上に、埋込酸化膜(Box、Buried Oxide)1bを介してシリコ ンからなる活性層1 cを形成することにより構成されている。本実施形態では、活性層1 cがn<sup>-</sup>型ドリフト層2として機能しており、このn<sup>-</sup>型ドリフト層2の表層部に、横型I GBTを構成する各部が形成されている。

[0026]

SOI基板1における埋込酸化膜1bの厚みや活性層1c(n<sup>-</sup>型ドリフト層2)の厚 さおよび不純物濃度に関しては任意であるが、所望の耐圧が得られる設計としてある。例 えば、高い耐圧が得られるようにするためには埋込酸化膜1 bの厚みは4 μ m 以上である ことが望ましく、特に、耐圧が安定して600V以上確保できるようにするためには厚み を5μm以上にするのが好ましい。また、活性層1cについては、耐圧が安定して600 V以上確保できるようにするためには、厚さ15µm以下のときにはn型不純物濃度が1 ×10<sup>14</sup>~1.2×10<sup>15</sup> cm<sup>-3</sup>、厚さ20µmのときにはn型不純物濃度が1×10<sup>14</sup> ~ 8 × 1 0<sup>14</sup> c m<sup>-3</sup>とすると好ましい。

[0027]

n <sup>-</sup>型ドリフト層2の表面には、LOCOS酸化膜3が形成されており、LOCOS酸 化膜3によって横型IGBTを構成する各部が分離されている。そして、n゙型ドリフト 層2の表層部のうち、LOCOS酸化膜3が形成されていない部分に、図2に示すように 、一方向を長手方向とするコレクタ領域4が形成されている。コレクタ領域4は、異なる 不純物濃度の領域が設けられ、比較的高不純物濃度とされた高不純物濃度領域となる p<sup>+</sup> 型領域4aと、それよりも不純物濃度が低くされた低不純物濃度領域となるp型領域4b とを有した構成とされている。

[0028]

p<sup>+</sup>型領域4aは、例えば表面濃度が1×10<sup>19</sup>~1×10<sup>20</sup>cm<sup>-3</sup>とされ、p型領域 4 b は、例えば表面濃度が1 × 1 0<sup>16</sup>~ 1 × 1 0<sup>19</sup> c m<sup>-3</sup>、または1 × 1 0<sup>15</sup>~ 1 × 1 0 <sup>18</sup>cm<sup>-3</sup>とされている。図1および図2に示すように、本実施形態では、p⁺型領域4a と p 型領域 4 b は共に一方向を長手方向とする短冊状をなしており、 p ⁺型領域 4 a の周 囲がp型領域4bによって覆われた構造とされている。

[0029]

また、コレクタ領域4の周囲はn゚型ドリフト層2よりも高不純物濃度とされたn型バ ッファ層5にて囲まれている。n型バッファ層5は、FS(Field Stop)層と しての役割を果たすものであり、n゚型ドリフト層2よりも高不純物濃度のn型層にて構 成され、空乏層の広がりを防ぐことで耐圧と定常損失の性能向上を図っている。例えば、 n型バッファ層 5 は、n型不純物濃度が4 × 1 0<sup>16</sup>~1 × 1 0<sup>18</sup> c m<sup>-3</sup>とされている。 [0030]

また、n゚型ドリフト層2の表層部のうち、LOCOS酸化膜3が形成されていない部 分に、コレクタ領域4を中心としてチャネルpウェル層6、n<sup>+</sup>型エミッタ領域7、p<sup>+</sup>型 コンタクト層 8 および p 型ボディ層 9 が形成されている。

[0031]

10

30

20

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互 において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 [0024]

チャネル p ウェル層 6 は、表面にチャネル領域を形成するための部分であり、例えば厚 みが 2 μ m 以下、幅が 6 μ m 以下とされている。このチャネル p ウェル層 6 は、図 2 に示 すように、コレクタ領域 4 (および後述するコレクタ電極 1 2 )を中心として、コレクタ 領域 4 の周囲を 1 周囲むように同心状に配置されている。

【0032】

また、n<sup>+</sup>型エミッタ領域7は、チャネルpウェル層6の表層部において、チャネルp ウェル層6の終端位置よりも内側で終端するように形成されており、コレクタ領域4の長 手方向と同方向を長手方向として形成されている。このn<sup>+</sup>型エミッタ領域7は、図2に 示したようにコレクタ領域4のコーナー部、つまり一方向を長手方向としたコレクタ領域 4の両端には形成されておらず、コレクタ領域4と平行に配置された直線状のレイアウト とされている。本実施形態では、n<sup>+</sup>型エミッタ領域7がp型コンタクト層8およびp型 ボディ層9を挟んだ両側に一本ずつ配置してある。

【 0 0 3 3 】

p<sup>+</sup>型コンタクト層8は、チャネルpウェル層6をエミッタ電位に固定するためのもの であり、チャネルpウェル層6よりも高不純物濃度とされている。このp<sup>+</sup>型コンタクト 層8も、図2に示すようにコレクタ領域4(および後述するコレクタ電極12)を中心と して、コレクタ領域4の周囲を1周囲むように同心状に配置されている。

【0034】

p型ボディ層9は、コレクタからエミッタへ表面を経由して流れるホール電流により生 じる電圧ドロップを低減する役割を果たす。このp型ボディ層9も、コレクタ領域4(お 20 よび後述するコレクタ電極12)を中心として、コレクタ領域4の周囲を1周囲むように 同心状に配置されている。このp型ボディ層9により、n<sup>+</sup>型エミッタ領域7とチャネル pウェル層6およびn<sup>-</sup>型ドリフト層2にて構成される寄生npnトランジスタが動作し 難くなるようにでき、ターンオフ時間をより改善することが可能となる。

【0035】

そして、図2に示されるように、これらチャネルpウェル層6、n<sup>+</sup>型エミッタ領域7 、p<sup>+</sup>型コンタクト層8およびp型ボディ層9は、各セル毎に、コレクタ領域4(および 後述するコレクタ電極12)を挟んだ両側に配置されている。

【 0 0 3 6 】

また、チャネル p ウェル層 6 の表面には、ゲート絶縁膜 1 0 を介してドープド P o 1 y 30 - S i などで構成されたゲート電極 1 1 が配置されている。このゲート電極 1 1 に対して ゲート電圧を印加することで、チャネル p ウェル層 6 の表面部にチャネル領域が形成され るようになっている。

【0037】

また、コレクタ領域4の表面には、コレクタ領域4に対して電気的に接続されたコレク タ電極12が形成されていると共に、n<sup>+</sup>型エミッタ領域7およびp<sup>+</sup>型コンタクト層8の 表面には、これらn<sup>+</sup>型エミッタ領域7およびp<sup>+</sup>型コンタクト層8に対して電気的に接続 されたエミッタ電極13が形成されている。

[0038]

コレクタ電極12は、p<sup>+</sup>型領域4aに対してはオーミック接触させられ、p型領域4 <sup>40</sup> bに対してはショットキー接触させられている。本実施形態では、コレクタ電極12を二 層構造とし、p型領域4bの表面上についてはバリア金属12aで覆い、p<sup>+</sup>型領域4a の表面およびバリア金属12aの表面上については電極材料12bで覆っている。バリア 金属12aは、p型領域4bの露出表面(LOCOS酸化膜3から露出させられている表 面)と同じ平面パターンとされ、このバリア金属12aによってp型領域4bの露出表面 が全面覆われている。

【0039】

例えば、バリア金属12 a としては、低不純物濃度とされる p 型領域4 b に対して確実 にショットキー接触させられる金属材料を適用でき、仕事関数が4. 9 e V 以下の材料が 好ましく、例えばTi、TiN、Ni等を用いることができる。また、電極材料12 b と

しては、p⁺型領域4aに対してオーミック接触させられる金属材料を用いることができ 、例えばA1、Cu等を用いることができる。

(8)

[0040]

さらに、コレクタ・ゲート間に形成されたLOCOS酸化膜3の表面には、ドープドP o 1 y - S i が延設されて構成された抵抗層14が形成されており、コレクタ・ゲート間 の電位勾配の偏りがなくなるようにされている。具体的には、抵抗層14は、図2に示す ように、コレクタ電極12を中心として渦巻状に巻回された構造とされ、その一端がコレ クタ電極12に電気的に接続されていると共に、他端がゲート電極11に接続されている 。このため、抵抗層14は、コレクタ電極12に接続された部位がコレクタ電位とされ、 そこから内部抵抗によって徐々に電圧降下しながらエミッタ側に進んでいく。このため、 抵抗層14の電位がコレクタ電極12からの距離に応じた電位勾配となり、LOCOS酸 化膜3を介して抵抗層14の下方に位置しているn<sup>-</sup>型ドリフト層2中の電位勾配も一定 に保たれるようにできる。これにより、電位勾配に偏りがある場合に発生し得る電界集中 を抑制することができ、耐圧を向上させられると共に、インパクトイオン化を抑制でき、 スイッチング時(ターンオフ時)のスイッチング時間増加を抑制することが可能となる。 【0041】

以上のような構造により、本実施形態にかかる横型IGBTが構成されている。このように構成される横型IGBTでは、ゲート電極11に対して所望のゲート電圧を印加すると、 n<sup>+</sup>型エミッタ領域7とn<sup>-</sup>型ドリフト層2の間に挟まれたゲート電極11の下方に位置するチャネルpウェル層6の表層部にチャネル領域が形成され、エミッタ電極13および n<sup>+</sup>型エミッタ領域7からチャネル領域を通じて n<sup>-</sup>型ドリフト層2内に電子が流れ込む。これに伴って、コレクタ電極12およびコレクタ領域4を通じて n<sup>-</sup>型ドリフト層2内 にホールが流れ込み、 n<sup>-</sup>型ドリフト層2内において導電率変調が起きる。これにより、 エミッタ コレクタ間に大電流を流すというIGBT動作を行う。

【0042】

このような横型IGBTにおいて、本実施形態では、コレクタ電極12がp<sup>+</sup>型領域4 aに対してオーミック接触させられ、かつ、p型領域4bに対してショットキー接触させ られるようにしている。このため、コレクタ側からのホールの注入を抑制して低注入効率 となるようにすることができる。特に、このようなコレクタ電極12とコレクタ領域4と の接触形態によって、ホールの注入を抑制することができることから、n型バッファ層5 がホールの注入を抑制する役割を果たさなくても良く、単にFS層としての役割を果たせ ば良くなるため、n型バッファ層5の不純物濃度をコレクタ側の注入効率を変化させない 程度の低不純物濃度に設定することが可能となる。このような構造とすることにより、以 下の効果を得ることができる。

【0043】

図3は、本実施形態の横型IGBTと従来のようにコレクタ電極とコレクタ領域とがオ ーミック接触させられている横型IGBTのオン電圧Vonに対するフォール時間tfの 関係を調べた結果を示している。

[0044]

この図に示されるように、従来の横型IGBTでは、フォール時間tfが0.3µse 40 c程度で下げ止まりし、オン電圧Vonを犠牲にしてもそれ以上はフォール時間tfが低 下していない。つまり、フォール時間tfが0.3µsec以下の領域ではオン電圧Vo nに対する高速スイッチング動作のトレードオフの関係が崩れている。 【0045】

これに対して、本実施形態の横型IGBTでは、フォール時間tfを0.3µsec以 下に低下されることが可能となり、その値以下になっても、オン電圧Vonと高速スイッ チング動作とのトレードオフの関係が維持されるようにできる。

【0046】

したがって、本実施形態のように、コレクタ電極12とp型領域4bとをショットキー 接触させ、コレクタ側からのホールの注入を抑制して低注入効率となるようにすることで 50

10

40

50

、ライフタイム制御を行わなくてもスイッチング動作を更に高速化することが可能な構造 の横型 IGBTとすることができる。

(9)

【0047】

また、上記したように、コレクタ電極12のうちp型領域4bとショットキー接触させ られる部分をバリア金属12aとしているが、バリア金属12aとして仕事関数が4.9 eV以下の金属材料を用いると好ましい。これについて、図4および図5を参照して説明 する。

【0048】

図 4 は、バリア金属 1 2 a の仕事関数 m 〔 e V 〕とホールの注入効率(ホール電流 I h / コレクタ電流 I c )の関係を示した図である。また、図 5 は、仕事関数 m が 4 . 5 10 e V のときと 4 . 9 e V のときのエネルギーバンド図である。

【0049】

図4に示されるように、仕事関数が4.9 e Vよりも大きくなると、注入効率が上昇し、低注入効率を得られなくなる場合がある。このような場合には、スイッチング動作の十分な高速化を行うことができなくなる。これに対して、仕事関数が4.9 e V以下になると、注入効率を0.3程度に低下させることが可能となる。このため、スイッチング動作の高速化を図ることが可能となる。

【 0 0 5 0 】

例えば、図5に示されるように、仕事関数 mが4.5 e Vの時には、ホールに対する バリアハイトが十分に高く、ショットキー界面をホールを通過することができない。一方 <sup>20</sup> 、仕事関数 mが4.9 e Vの時には、ホールに対するバリアが僅かに存在し、ショット キー界面をホールを通過することができない。そして、仕事関数 mが4.9 e Vより大 きくなると、ホールに対するバリアが無くなり、バリア金属12aからp型領域4bへホ ールが注入される。このように、バリア金属12aの仕事関数 mの大きさに応じて、ホ ール注入のされ方が変わる。このため、バリア金属12aの仕事関数 mが4.9 e V以 下となるようにすることで、よりホールの注入効率を低下させることが可能となり、スイ ッチング動作の更なる高速化を図ることが可能となる。

【0051】

以上説明したように、本実施形態の横型IGBTでは、コレクタ電極12がp⁺型領域 4aに対してオーミック接触させられ、かつ、p型領域4bに対してショットキー接触さ せられるようにしている。このため、コレクタ側からのホールの注入を抑制して低注入効 率となるようにでき、ライフタイム制御を行わなくてもスイッチング動作を更に高速化す ることが可能な構造の横型IGBTとすることができる。

【0052】

そして、コレクタ電極12とp型領域4bとの接触部位が確実にショットキー接触とな るように、p型領域4bの表面上にバリア金属12aを配置するようにしている。これに より、ショットキー接触させられる領域を規定することが可能となり、決められた領域を 安定してショットキー接触とすることが可能となる。このため、ショットキー接触を有す る横型IGBTの製造も容易に行うことができる。なお、本実施形態の横型IGBTの形 成方法は、従来に対してバリア金属12aの形成工程を加えた点が異なるだけで、その他 については同様である。バリア金属12aの形成工程としては、電極材料12bの形成前 に、例えばTi、Ni、TiNなどの金属を成膜したのち、それをパターニングしてp型 領域4bの表面上に残るようにするという工程を行えば良い。

【0053】

また、バリア金属12aの仕事関数 mが4.9eV以下となるようにすることで、よ リホールの注入効率を低下させられ、よりスイッチング動作の高速化を図ることが可能と なる。

【0054】

なお、上述した特許文献1に示されているように、従来では、オン電圧増大を抑制する ためにコレクタ電極とコレクタ領域との接触をオーミック接触させるようにしている。こ

20

のため、コレクタ電極とコレクタ領域との接触箇所を部分的にショットキー接触にすると いうこと、特に、所定の領域が安定してショットキー接触となるようにすることは想定で きない。

【 0 0 5 5 】

次に、本実施形態のように構成された横型IGBTがオン状態からオフ状態へ遷移する 時のターンオフ過程の動作メカニズムについて、図6を参照して説明する。

【 0 0 5 6 】

図6は、本実施形態にかかる横型IGBTの動作中の様子を示した断面図である。この 図では、横型IGBTをスイッチング素子として、例えば電源20から負荷21の電流供 給のスイッチングを行う回路を想定し、負荷21のローサイド側に横型IGBTのコレク タを接続すると共に、エミッタをGNDに接続した回路構成としている。このような回路 構成とした場合において、本実施形態にかかる横型IGBTは、次の(i)~(iV)に示 す動作を行う。

【0057】

(i)まず、初期状態として、閾値電圧を超える電圧がゲート電極11に印加され、ゲート電極11の下のチャネルが閉じて電子がn<sup>+</sup>型エミッタ領域7からn<sup>-</sup>型ドリフト層2 に流入し、コレクタ領域4に達してp + / p / n 接合のp<sup>+</sup>型領域4aに注入されて、こ れを順バイアスする(図6中において、電子の流入経路は(1)で示した点線矢印に沿っ て流れる)。

【0058】

この電子の注入に対して、 p<sup>+</sup>型領域4 a から n 型バッファ層5 に対して(2)に示す 矢印のようにホールが逆注入される。これにより、(3)に示す点線領域で囲んだように 、 n<sup>-</sup>型ドリフト層2を導電率変調による高キャリア濃度状態とすることができる。この 結果、コレクタ-エミッタ間に大電流が流れる。

【0059】

(ii)次に、ゲート電圧がステップ的に低下すると、チャネルが開いて、(1)の点線 矢印で示した電子の流入が止まり、コレクタ領域4のp+/p/n接合における電子の注 入と、(2)で示したホールの逆注入が止まる。

【 0 0 6 0 】

(iii) n<sup>-</sup>型ドリフト層 2 に大量に蓄積したキャリア(電子とホール)のうち、電子は <sup>30</sup> プラス電位のコレクタ領域 4 に引かれ、ポテンシャル障壁の無いショットキー接触を経由 して電子がコレクタに抜き取られる。このとき、ショットキー接触が存在するため、電子 が抜き取られ易くなる。

[0061]

(iV) n<sup>-</sup>型ドリフト層2の電子が抜き取られると、電荷中性条件が崩れるため、この 領域のホールがマイナス電位のエミッタ領域に引かれ、 p<sup>+</sup>型コンタクト層8を経由して ホールがエミッタに排出される。

[0062]

以上のメカニズムにより、(iii)で述べた様にオン時に蓄積した電子がショットキー 接触から効率的に抜き取られるため、本実施形態で説明したショットキー接触とオーミッ <sup>40</sup> ク接触の両方を有したコレクタ構造により、ターンオフ時間を短くすることが可能となる

[0063]

さらに、本実施形態のような構造の横型IGBTにおいて、電子の抜取りはショットキー接触面積に依存するため、ショットキー接触面積とオーミック接触面積の比を大きくすると、よりターンオフ時間を短くすることができる。具体的には、コレクタでのコレクタ電極12と高不純物濃度領域となるp<sup>+</sup>型領域4aとのオーミック接触面積をSi、コレクタ電極12と低不純物濃度領域となるp型領域4bとのショットキー接触面積をSeとして、オーミック接触面積Siに対するショットキー接触面積Seの比Se/Siが3~ 50の範囲に設定されるようにすると良い、

図7は、オーミック接触面積Siとショットキー接触面積Seの関係を示した断面図で ある。断面図上では、オーミック接触の幅とショットキー接触の幅が図示されていること になるが、紙面垂直方向においてオーミック接触部分とショットキー接触部分が延設され 、その長さは等しくされているため、オーミック接触の幅とショットキー接触の幅がオー ミック接触面積Siとショットキー接触面積Seと等しくなる。また、図7では、コレク タに対向するエミッタの一方のみを示してあるが、実際には紙面左側にもエミッタが備え られていることから、オーミック接触部分の両側に位置するショットキー接触部分の幅を Se/2としている。図7に示すようなオーミック接触面積Siとショットキー接触面積 Seとの比Se/Siを変化させ、ターンオフ時間toffの変化について調べた。その 結果、図8に示すグラフが得られた。

【0064】

図8に示されるように、オーミック接触面積Seに対するショットキー接触面積Siの 比Se/Siが大きくなるほど、ターンオフ時間toffが短くなる。そして、比Se/ Siが3以上になると150nsec(0.15µsec)以下となり、目標とする0. 3µsecの半分以下にすることが可能となる。そして、実験では、少なくとも比Se/ Siが3~50の範囲において、安定的にターンオフ時間toffを150nsec以下 にすることができた。したがって、比Se/Siが3~50の範囲に設定されるようにす ることで、横型IGBTのターンオフ時間toffをより短くすることが可能になる。 【0065】

また、本実施形態のような構造の横型IGBTにおいて、ショットキー接触部でのp型 20 領域4bの表面のp型不純物濃度により、オン電圧Vonやターンオフ時間Toffが変 化する。このため、次のようにp型領域4bの表面のp型不純物濃度を設定するのが好ま しい。

[0066]

図9は、p型領域4bの表面のp型不純物濃度Cspに対するオン電圧Vonとターン オフ時間toffの関係を示した図である。この図に示されるように、p型領域4bの表 面のp型不純物濃度Cspが3×10<sup>18</sup> cm<sup>-3</sup>を超えると、ターンオフ時間toffが急 激に上昇する。これは、p型領域4bの表面のp型不純物濃度Cspが3×10<sup>18</sup> cm<sup>-3</sup> を超えると、ショットキー接触がオーミック接触になってしまうためと考えられる。一方 、p型領域4bの表面のp型不純物濃度Cspが1×10<sup>17</sup> cm<sup>-3</sup>未満になると、オン電 圧Vonが急激に上昇している。これは、本実験においてn型バッファ層5のn型不純物 濃度を1×10<sup>17</sup> cm<sup>-3</sup>程度にしたためと考えられ、p型領域4bの表面のp型不純物濃 度Cspがn型バッファ層5のn型不純物濃度よりも高くないと、p型領域4bがn型バ ッファ層5内のn型不純物によって補償されてしまい、n型化するためと考えられる。

したがって、オン電圧 V o n を低くするには、 p 型領域 4 b の表面の p 型不純物濃度 C s p が n 型バッファ層 5 の n 型不純物濃度よりも高くなるようにすれば良い。また、ターンオフ時間 T o f f が短くなるようにするには、 p 型領域 4 b の表面の p 型不純物濃度 C s p が 3 × 1 0<sup>18</sup> c m<sup>-3</sup>以下となるようにすればよい。

【0068】

なお、ターンオフ時間 t o f f を短くすることと電流駆動能力を確保することはトレードオフの関係となる。しかしながら、本実施形態の横型 I G B T では、高い電流駆動能力 を確保しつつ、ターンオフ時間 t o f f をより短くすることを実現できる。 【0069】

図10は、ターンオフ時間toffと電流駆動能力との関係を調べたものである。なお、電流能力については、ゲート電圧を5V、コレクタ-エミッタ間電圧を3Vとしたときの電流密度として調べてある。電流密度が高いほど電流駆動能力が大きいことを表しており、電流駆動能力が大きいほどオン電圧が低くなることを意味している。また、参考として、従来の横型IGBTの特性についても本図中に示しておく。この従来の横型IGBTの特性は、H. Funaki, et al., Proceeding of ISPSD'97, pp.33-36, 1997.の特性を参

10

30

照としている。

【0070】

この図に矢印で示したように、左斜め上方に向かうほど高い電流駆動能力を確保しつつ、ターンオフ時間 toffを短くすることができ、特性改善を実現できる。この図から分かるように、本実施形態の横型 IGBTによれば、従来の横型 IGBTと比較して、同程度の電流駆動能力を確保している場合でも、ターンオフ時間 toff を短くできていることが判る。

【 0 0 7 1 】

また、本実施形態の横型IGBTのオン電圧の温度特性やターンオフ時間toffの温 度特性について調べた。その結果を、それぞれ図11(a)、(b)に示す。比較のため <sup>10</sup> 、本実施形態の横型IGBTの表面積に対して7.9倍の表面積のLDMOSを試作し、 LSMOSについても各温度特性について調べた。その結果を図11(a)、(b)中に 示してある。

【0072】

図11(a)に示すように、本実施形態の横型IGBTは、LDMOSと比べて、温度 が上昇してもオン電圧Vonの変化が小さい。このことから、本実施形態の横型IGBT によれば、オン電圧Vonの温度特性を小さくすることができていることが判る。また、 図11(b)に示すように、ターンオフ時間toffの温度特性についても、温度上昇に 伴うターンオフ時間toffの変化は殆どなく、かつ、LDMOSと比べて、ターンオフ 時間toffを短くできていることが判る。このように、本実施形態の横型IGBTによ れば、オン電圧Vonやターンオフ時間toffの温度特性を抑制できると共に、ターン オフ時間toffの短時間化を図ることが可能になると言える。

20

[0073]

一方、横型Diodeのアノード構造についても横型IGBTと同様に、ホールの注入 を抑制することが行われており(例えば、特許第4157184号公報参照)、大きい低 濃度pウェルと小さい高濃度p<sup>+</sup>領域の二重構造を構成し、さらに、アノード電極に対し て、低濃度pウェルがショットキー接触、高濃度p<sup>+</sup>領域がオーミック接触となるように している。このように、横型Diodeでは、部分的にショットキー接触させる技術があ るが、横型IGBTの場合には、オン電圧の抑制の観点から部分的にショットキー接触さ せるということは想定できないし、上記特許公報にも、横型IGBTに対してショットキ ー接触を適用した構造や方法については明らかにされていない。

30

40

【 0 0 7 4 】

図12~図15を参照して、本実施形態で説明した横型IGBTと上記横型Diodeの相違について説明する。

【0075】

図12は、IGBTやDiodeが適用されたスイッチング回路の一例を示した回路図 である。このスイッチング回路は、IGBTとDiodeとしてフリーホイールダイオー ド(以下、FWDという)からなるアームを上下2組並べて接続し、ハイサイドとなる上 アーム側のIGBThとローサイドとなる下アーム側のIGBT1のゲート電圧Vgh、 Vg1を制御して連続的にプッシュプル動作させることで、インダクタンス負荷Lに電流 を供給する構成とされている。図13は、そのときの動作を説明するタイミングチャート である。

[0076]

図13において、期間T1では、ハイサイドスイッチを成す上アーム側のIGBThが オンし、コレクタ電流Ichを経路(1)に沿って負荷Lに流す。一方、期間T2では、 IGBThがオフし、ローサイドのFWD1がフリーホイーリング電流としてアノード電 流Ialを経路(2)に沿って負荷Lに流す。この結果、負荷Lには連続した負荷電流I Lが流れる。

[0077]

IGBThのコレクタ - エミッタ間電圧VcehとFWD1のアノード - カソード間電 50

圧 V a k 1 は、期間 T 1 においては、それぞれ約 + 2 V と約 - 2 0 0 Vをとる。一方、期 間T2においては、それぞれ約+200Vと約+2Vをとる。このように、IGBTとF WDのオフ時のバイアス状態は、それぞれコレクタには+200V、アノードには-20 0 V が印加される。

[0078]

また、スイッチング回路やインバータ回路に横型IGBTと横型Diodeを使用する 場合、図12および図13で説明したように、それぞれの素子のバイアス条件は、オフ時 において、横型IGBTのコレクタ - エミッタ間電圧としてプラスの高電圧、横型Dio deのアノード - カソード間電圧としてマイナスの高電圧が印加される。このバイアス条 件の違いが、デバイス内部の動作の違いにどのように関連するかについて、図14および 図15を参照して説明する。

[0079]

図14は、本実施形態の横型IGBTの動作を表した断面図であり、図15は、特許第 4 1 5 7 1 8 4 号公報に開示された横型 D i o d e を基にして、本実施形態のようなショ ットキー構造とオーミック構造を組み合わせた横型Diodeの断面図である。 

図14に示すように、横型IGBTでは、オフ時にコレクタに対して+200Vが印加 されている。このとき、 n<sup>-</sup>型ドリフト層 2 にある少量の電子とホールについては、電子 はプラス電位のコレクタに引かれて移動し、n型バッファ層5からp型領域4b、ショッ トキー接触を経由してコレクタ電極12に排出され、ホールは、マイナス電位のエミッタ に引かれ、p型ボディ層9、p<sup>+</sup>型コンタクト層8を経由してエミッタ電極13に排出さ れる。このように、コレクタにあるショットキー接触は電子が通過することになる。 [0081]

20

30

40

10

一方、図15に示すように、横型Diodeでは、オフ時にアノードに対して-200 Vが印加されている。このとき、 n 型ドリフト層101にある少量の電子とホールにつ いては、ホールはマイナス電位のアノードに引かれて移動し、p型ウェル層102、ショ ットキー接触を経由してアノード電極103に排出され、電子はプラス電位のカソードに 引かれ、 n 型ウェル層104から n <sup>+</sup>型コンタクト層105を経由して、カソード電極1 06に排出される。このように、アノードにあるショットキー接触はホールが通過するこ とになる。

[0082]

以上より、ショットキー構造とオーミック構造を横型IGBTや横型Diodeに適用 した場合、一見、同様の動作メカニズムと効果が得られるように見えるが、詳細分析の結 果からも、動作メカニズムは全く異なっていることが分かる。したがって、本実施形態の ような横型IGBTに対して、ショットキー構造とオーミック構造を適用することにより 、上記した効果を奏することが可能となるのである。

[0083]

このように、本実施形態の横型IGBTでは、所定の領域が安定してショットキー接触 となるようにすることで、従来では想定できない、スイッチング動作を更に高速化できる という効果を得ることが可能となる。

[0084]

(第2実施形態)

本発明の第2実施形態について説明する。本実施形態は、第1実施形態に対してコレク 夕電極12の構成を変更したものであり、その他に関しては第1実施形態と同様であるた め、第1実施形態と異なる部分についてのみ説明する。

[0085]

図16は、本実施形態にかかるnチャネルの横型IGBTの断面構成を示した図である 。この図に示すように、本実施形態では、コレクタ電極12に備えるバリア金属12aが p 型領域 4 b の表面上だけでなく、 p <sup>+</sup>型領域 4 a の表面上にも形成されるようにしてい る。バリア金属12aと半導体との接触状態は、バリア金属12aを構成する金属材料と

半導体の不純物濃度との関係によって決まるため、バリア金属12aをp<sup>+</sup>型領域4aと p型領域4bの両方の表面上に形成したとしても、p<sup>+</sup>型領域4aとp型領域4bの不純 物濃度により、接触状態を変えることができる。そして、本実施形態でも、第1実施形態 と同様に、p<sup>+</sup>型領域4aよりもp型領域4bが低不純物濃度となるようにしており、そ の不純物濃度がバリア金属12aとショットキー接触させられる濃度に設定されている。 このため、バリア金属12aがp<sup>+</sup>型領域4aに対してはオーミック接触させられ、p型 領域4bに対してはショットキー接触させられるようにすることができる。

(14)

【0086】

このように、バリア金属12 a が p 型領域 4 b の表面上だけでなく、 p <sup>+</sup>型領域 4 a の 表面上にも形成されるようにしても、第1実施形態と同様の効果を得ることができる。ま た、バリア金属12 a を p <sup>+</sup>型領域 4 a と p 型領域 4 b の両方の表面上に形成する場合、 バリア金属12 a のパターニングが容易となり、マスクずれなどの影響も受け難くなると いう効果も得られる。

[0087]

(第3実施形態)

本発明の第3実施形態について説明する。本実施形態は、第1実施形態に対してコレク タ領域4の構成を変更したものであり、その他に関しては第1実施形態と同様であるため 、第1実施形態と異なる部分についてのみ説明する。

[0088]

図17は、本実施形態にかかるnチャネルの横型IGBTの断面構成を示した図である 20 。この図に示すように、本実施形態では、コレクタ領域4を構成するp<sup>+</sup>型領域4aの横 にp型領域4bを配置しているが、p<sup>+</sup>型領域4aの下方にはp型領域4bが形成されて おらず、p<sup>+</sup>型領域4aがp型領域4bには覆われていない構造としている。

【0089】

このように、 p<sup>+</sup>型領域 4 a が p 型領域 4 b にて覆われていない構造とされていても良い。このような構造であっても、第1実施形態と同様の効果を得ることができる。

 $\begin{bmatrix} 0 & 0 & 9 & 0 \end{bmatrix}$ 

(第4実施形態)

本発明の第4実施形態について説明する。本実施形態は、第1実施形態に対して半導体 基板としてSOI基板1以外のものを用いたものであり、その他に関しては第1実施形態 と同様であるため、第1実施形態と異なる部分についてのみ説明する。

【0091】

図18は、本実施形態にかかるnチャネルの横型IGBTの断面構成を示した図である 。この図に示すように、p<sup>-</sup>型シリコン基板31の上にn<sup>-</sup>型層32を形成したものを半導 体基板として用いている。そして、n<sup>-</sup>型層32によってn<sup>-</sup>型ドリフト層2を構成し、n <sup>-</sup>型ドリフト層2の表面からp<sup>-</sup>型シリコン基板31に達するように、p<sup>+</sup>型分離領域33 が形成されている。このp<sup>+</sup>型分離領域33は、横型IGBTの周囲を囲むように形成さ れており、このp<sup>+</sup>型分離領域33とn<sup>-</sup>型ドリフト層2とのPN接合により、接合分離構 造が構成されている。なお、半導体基板30の裏面側にはGNDパターン34が形成され ており、このGNDパターン34が接地されることで、p<sup>-</sup>型シリコン基板31が接地さ れるようにしてある。

40

30

10

【0092】

このように、半導体基板30としてp<sup>-</sup>型シリコン基板31のような単なるシリコン基 板などを用いた、接合分離型の横型IGBTとしても良い。

[0093]

(第5実施形態)

本発明の第5実施形態について説明する。本実施形態も、第1実施形態に対して半導体 基板としてSOI基板1以外のものを用いたものであり、その他に関しては第1実施形態 と同様であるため、第1実施形態と異なる部分についてのみ説明する。

[0094]

図19は、本実施形態にかかるnチャネルの横型IGBTの断面構成を示した図である 。この図に示すように、ポリシリコンにて構成される半導体基板40を用いて、半導体基 板40内の横型IGBTの形成領域を囲むようにシリコン酸化膜41を形成すると共に、 そのシリコン酸化膜41の内側をn<sup>-</sup>型シリコン層42としている。このn<sup>-</sup>型シリコン層 42をn<sup>-</sup>型ドリフト層2として、横型IGBTを形成している。つまり、誘電体分離型 (Dielectric Isolation)の横型IGBTとしている。なお、半導体基板40の裏面側 にはGNDパターン43が形成されており、このGNDパターン43が接地されることで 、半導体基板40が接地されるようにしてある。

[0095]

このように、半導体基板40としてポリシリコンにて構成される基板内に、シリコン酸 <sup>10</sup> 化膜41などの絶縁膜で囲むようにn<sup>-</sup>型ドリフト層2を配置したものを用いた、誘電体 分離型の横型IGBTとしても良い。

[0096]

(他の実施形態)

上記各実施形態では、 p<sup>+</sup>型領域 4 a が短冊状に形成された構造となるようにしている 。このような形態は単なる一例を示したに過ぎず、 p<sup>+</sup>型領域 4 a が短冊状以外の形状と されていても良い。

【0097】

図20は、横型IGBTの他の例を示すコレクタ領域4の上面レイアウト図である。こ の図に示されるように、p<sup>+</sup>型領域4aがp型領域4b内において複数に分断されたドッ ト状に配置されたレイアウトとされていても良い。ホールの注入量は、p<sup>+</sup>型領域4aの トータルの面積(体積)に依存するため、p<sup>+</sup>型領域4aを分断した場合には、分断しな い場合と比較して、1つ1つのp<sup>+</sup>型領域4aの幅を広げることができる。このため、p<sup>+</sup> 型領域4aを形成するためのマスク開口幅を広げることができ、容易にマスク形成できる ため、よりp<sup>+</sup>型領域4aを容易に形成することができる。勿論、ドット状に限らず、p<sup>+</sup> 型領域4aを櫛歯状にレイアウトしても良いし、それ以外の形状としても良い。

【0098】

さらに、上記実施形態に対して、活性層1cの裏面、つまり埋込酸化膜1bと接触させられる部位に、図21に示すように、活性層1cよりも高不純物濃度となるn型不純物領域20を備えることでより高耐圧化を行う構造とすることも可能である。このような構造とする場合、各部の不純物濃度を第1実施形態で説明した濃度から若干変更するのが好ましい。例えば、n型不純物領域20を厚さ4μm、n型不純物濃度が1.25×10<sup>16</sup>cm<sup>-3</sup>とする場合、活性層1cのうちのn型不純物領域20以外の部分のn型不純物濃度を 1.0×10<sup>14</sup>cm<sup>-3</sup>程度にすると好ましい。

[0099]

また、上記各実施形態では、横型IGBTについて説明したが、本発明を縦型IGBT に適用することもできる。図22は、本実施形態にかかるnチャネルの横型IGBTの断 面構成を示した図である。この図に示すように、n<sup>-</sup>型ドリフト層2の裏面にFS層とな るn型バッファ層5を介してp型のコレクタ領域4が形成されている。n<sup>-</sup>型ドリフト層 2の表面側には、チャネルpウェル層6が形成されていると共に、チャネルpウェル層6 の表層部にn<sup>+</sup>型エミッタ領域7およびp型コンタクト層8が形成され、n<sup>+</sup>型エミッタ領 域7およびチャネルpウェル層6を貫通してn<sup>-</sup>型ドリフト層2に至るようにトレンチ1 5が形成されている。また、トレンチ15内にゲート絶縁膜10を介してドープドPo1 y-Siなどで構成されたゲート電極11が配置されている。さらに、層間絶縁膜16を 介してエミッタ電極13や図示しないゲート配線が形成され、コンタクトホールを介して 、エミッタ電極13がn<sup>+</sup>型エミッタ領域7およびp型コンタクト層8に接続されている と共に、ゲート配線がゲート電極11に接続されている。そして、裏面側において、コレ クタ領域4にコレクタ電極12が接続されることで縦型IGBTが構成される。 【0100】

このような縦型IGBTにおいて、コレクタ領域4をp<sup>+</sup>型領域4aとp型領域4bと <sup>50</sup>

(15)

40

によって構成し、p<sup>+</sup>型領域4 aではコレクタ電極12がオーミック接触させられ、p型 領域4bではコレクタ電極12がショットキー接触させられるようにする。このような構 成とすることで、横型IGBTと同様の効果を得ることができる。 【符号の説明】

- [0101]
  - 1 SOI基板
  - 支持基板 1 a
  - 1 b 埋込酸化膜
  - 1 c 活性層
  - 2 n<sup>-</sup>型ドリフト層
  - 4 コレクタ領域
  - 4 a p<sup>+</sup>型領域(高不純物濃度領域)
  - 4 b p型領域(低不純物濃度領域)
  - n型バッファ層 5
  - チャネルpウェル層 6
  - 7 n ⁺型エミッタ領域
  - 1 0 ゲート絶縁膜
  - ゲート電極 1 1
  - コレクタ電極 1 2
  - 13 エミッタ電極
  - 抵抗層 14

Th

3

5

(1c

1{1b~

1a

n型不純物領域 20



【図2】





【図4】

Δ'



10





































![](_page_17_Figure_11.jpeg)

![](_page_18_Figure_2.jpeg)

![](_page_18_Figure_3.jpeg)

![](_page_18_Figure_4.jpeg)

【図19】

![](_page_18_Figure_6.jpeg)

【図20】

![](_page_18_Figure_8.jpeg)

-4a) -4b) 4

【図22】

![](_page_19_Figure_2.jpeg)

フロントページの続き

(72)発明者 中川 明夫 神奈川県茅ヶ崎市浜竹三丁目8番地74号 合同会社中川コンサルティング事務所内

審査官 岩本 勉

(56)参考文献 特許第3415441(JP,B2) 特開平06-061495(JP,A) 特開2004-303755(JP,A) 特開2007-149839(JP,A) 特開2007-294928(JP,A)

(58)調査した分野(Int.Cl., DB名)
H01L 21/28-21/288、21/336、
21/44-29/12、29/40-29/49、
29/739、29/78-29/786、29/872