



(12) 发明专利申请

(10) 申请公布号 CN 103246553 A

(43) 申请公布日 2013. 08. 14

(21) 申请号 201310121624. 4

(22) 申请日 2013. 04. 09

(71) 申请人 北京兆易创新科技股份有限公司  
地址 100083 北京市海淀区学院路 30 号科  
大天工大厦 A 座 12 层

(72) 发明人 胡洪 舒清明 张赛 张建军  
刘江

(74) 专利代理机构 北京润泽恒知识产权代理有  
限公司 11319

代理人 苏培华

(51) Int. Cl.

G06F 9/46 (2006. 01)

H01L 25/00 (2006. 01)

H01L 23/52 (2006. 01)


权利要求书3页 说明书15页 附图3页

(54) 发明名称

一种增强型 Flash 芯片和一种芯片封装方法

(57) 摘要

本发明提供了一种增强型 Flash 芯片和一种芯片封装方法,所述 Flash 芯片包括:封装在一起的 FLASH 和应答保护单调计数器 RPMC;所述 FLASH 和所述 RPMC 各自还包括第一内部 IO 引脚和/或第二内部 IO 引脚;所述 FLASH 和/或 RPMC 上还设置有跳线窗口,所述跳线窗口的一端与所述 FLASH 和/或 RPMC 的第一内部 IO 引脚互联,所述跳线窗口的另一端与所述 RPMC 和/或 FLASH 的第一内部 IO 引脚互联;所述 FLASH 的第二内部 IO 引脚与所述 RPMC 的第二内部 IO 引脚互连。本发明提供的 Flash 芯片有效降低了设计复杂度,降低了芯片制造成本,而且避免了芯片封装中的引线交叉,提高了芯片封装的良率。



1. 一种增强型 Flash 芯片,其特征在于,包括:

封装在一起的 FLASH 和应答保护单调计数器 RPMC ;其中,

所述 FLASH 和所述 RPMC 分别包括各自独立的控制器;

所述 FLASH 与所述 RPMC 中的相同 IO 引脚互连,并且连接到所述芯片的同一外部共享引脚上;

外部指令通过所述芯片的外部共享引脚传输到所述 FLASH 与所述 RPMC 中,FLASH 的控制器和 RPMC 的控制器分别判断是否执行所述外部指令;

所述 FLASH 和所述 RPMC 各自还包括第一内部 IO 引脚和 / 或第二内部 IO 引脚;

所述 FLASH 上还设置有跳线窗口,所述跳线窗口的一端与所述 FLASH 的第一内部 IO 引脚互联,所述跳线窗口的另一端与所述 RPMC 的第一内部 IO 引脚互联,和 / 或,

所述 RPMC 上还设置有跳线窗口,所述跳线窗口的一端与所述 RPMC 的第一内部 IO 引脚互联,所述跳线窗口的另一端与所述 FLASH 的第一内部 IO 引脚互联;

所述 FLASH 的第二内部 IO 引脚与所述 RPMC 的第二内部 IO 引脚互连,所述 FLASH 与所述 RPMC 之间通过互连的所述第一内部 IO 引脚对和 / 或第二内部 IO 引脚对进行内部相互通信。

2. 根据权利要求 1 所述的增强型 Flash 芯片,其特征在于:

所述 FLASH 还包括与 FLASH 相连的实现 FLASH 功能的独立 IO 引脚,所述与 FLASH 相连的独立 IO 引脚连接到所述芯片的外部独立引脚上;

所述 RPMC 还包括与 RPMC 相连的实现 RPMC 功能的独立 IO 引脚,所述与 RPMC 相连的独立 IO 引脚连接到所述芯片的另外的外部独立引脚上;

其中,所述与 FLASH 相连的独立 IO 引脚和与所述 RPMC 相连的独立 IO 引脚互不相连。

3. 根据权利要求 1 或 2 所述的增强型 Flash 芯片,其特征在于,所述 FLASH 与所述 RPMC 中的相同 IO 引脚互连,并且连接到所述芯片的同一外部共享引脚上,包括:

所述 FLASH 的 IO 引脚 a\_x 与所述 RPMC 中的相同 IO 引脚 b\_y 互连,并且所述 FLASH 的 IO 引脚 a\_x 连接到所述增强型 Flash 芯片的同一外部共享引脚 PAD\_z 上,或者,所述 RPMC 中的相同 IO 引脚 b\_y 连接到所述芯片的同一外部共享引脚 PAD\_z 上;

其中,所述 a 表示 FLASH 的 IO 引脚,所述 x 表示 FLASH 的 IO 引脚标识;所述 b 表示 RPMC 的 IO 引脚,所述 y 表示 RPMC 的 IO 引脚标识;所述 PAD 表示芯片封装的 IO 引脚,所述 z 表示芯片封装的 IO 引脚标识。

4. 根据权利要求 1 或 2 所述的增强型 Flash 芯片,其特征在于:

当所述芯片通过外部共享引脚接收到第一外部指令时,若 FLASH 的控制器和 RPMC 的控制器分别判断为所述第一外部指令均需要 FLASH 和 RPMC 执行,则所述 FLASH 和所述 RPMC 各自按照所述第一外部命令执行相应操作;

若仅需要 FLASH 和 RPMC 中的任意一个执行所述第一外部指令,则在所述 FLASH 或所述 RPMC 按照所述第一外部命令执行相应操作的过程中,若所述芯片通过外部共享引脚接收到第二外部指令,并且仅需要所述 FLASH 和 RPMC 中的另一个执行,则所述 FLASH 和 RPMC 中的另一个按照所述第二外部命令执行相应操作。

5. 根据权利要求 1 或 2 所述的增强型 Flash 芯片,其特征在于:

当所述 FLASH 正在执行外部指令,并且所述 RPMC 空闲时,若所述芯片通过外部共享引

脚接收到挂起指令,则所述 FLASH 的控制器判断为需要 FLASH 执行所述挂起指令,所述 RPMC 的控制器判断为不需要 RPMC 执行所述挂起指令;

所述 FLASH 按照所述挂起指令挂起正在执行的操作后,通过所述第一内部 IO 引脚对和 / 或第二内部 IO 引脚对向所述 RPMC 发送 FLASH 已挂起的通知消息,所述 RPMC 收到所述通知消息后,通过执行所述挂起指令实现与所述 FLASH 的同步。

6. 根据权利要求 1 或 2 所述的增强型 Flash 芯片,其特征在于:

在所述芯片中,所述 FLASH 与所述 RPMC 并排封装,或者,所述 FLASH 与所述 RPMC 垂直叠加封装。

7. 根据权利要求 6 所述的增强型 Flash 芯片,其特征在于,当所述 FLASH 与所述 RPMC 垂直叠加封装时:

若所述 FLASH 的面积大于所述 RPMC 的面积,则所述 RPMC 垂直叠放在所述 FLASH 之上;

若所述 RPMC 的面积大于所述 FLASH 的面积,则所述 FLASH 垂直叠放在所述 RPMC 之上。

8. 一种芯片封装方法,其特征在于,包括:

将需要封装的 FLASH 和应答保护单调计数器 RPMC 放置在芯片载体上,所述 FLASH 与所述 RPMC 相互独立;

将所述 FLASH 与所述 RPMC 中的相同 IO 引脚采用金属引线互连;

将所述互连后的相同 IO 引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上;

将所述 FLASH 的第一内部 IO 引脚通过设置在所述 FLASH 上的跳线窗口与所述 RPMC 的第一内部 IO 引脚采用金属引线互连,和 / 或,

将所述 RPMC 的第一内部 IO 引脚通过设置在所述 RPMC 上的跳线窗口与所述 FLASH 的第一内部 IO 引脚采用金属引线互连;

将所述 FLASH 的第二内部 IO 引脚与所述 RPMC 的第二内部 IO 引脚采用金属引线互连;

将所述 FLASH、所述 RPMC 和所述芯片载体塑封为增强型 Flash 芯片。

9. 根据权利要求 8 所述的芯片封装方法,其特征在于,还包括:

将所述 FLASH 中实现 FLASH 功能的独立 IO 引脚采用金属引线连接到所述芯片载体的外部独立引脚上;

将所述 RPMC 中实现 RPMC 功能的独立 IO 引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上;

其中,所述 FLASH 中的独立 IO 引脚与所述 RPMC 中的独立 IO 引脚互不相连。

10. 根据权利要求 8 或 9 所述的芯片封装方法,其特征在于,将所述互连后的相同 IO 引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上,包括:

将所述 FLASH 的 IO 引脚 a\_x 采用金属引线连接到所述芯片载体的同一外部共享引脚 PAD\_z 上,或者,将所述 RPMC 中的相同 IO 引脚 b\_y 采用金属引线连接到所述芯片载体的同一外部共享引脚 PAD\_z 上;

其中,所述 FLASH 的 IO 引脚 a\_x 与所述 RPMC 中的 IO 引脚 b\_y 为互连的相同 IO 引脚;

所述 a 表示 FLASH 的 IO 引脚,所述 x 表示 FLASH 的 IO 引脚标识;所述 b 表示 RPMC 的 IO 引脚,所述 y 表示 RPMC 的 IO 引脚标识;所述 PAD 表示芯片封装的 IO 引脚,所述 z 表示芯片封装的 IO 引脚标识。

11. 根据权利要求 8 或 9 所述的芯片封装方法,其特征在于,所述将需要封装的 FLASH 和应答保护单调计数器 RPMC 放置在芯片载体上,包括:

将所述 FLASH 与所述 RPMC 并排放置在芯片载体上,或者,所述 FLASH 与所述 RPMC 垂直叠放在芯片载体上;

当所述 FLASH 与所述 RPMC 垂直叠放在芯片载体上时:

若所述 FLASH 的面积大于所述 RPMC 的面积,则所述 RPMC 垂直叠放在所述 FLASH 之上;

若所述 RPMC 的面积大于所述 FLASH 的面积,则所述 FLASH 垂直叠放在所述 RPMC 之上。

## 一种增强型 Flash 芯片和一种芯片封装方法

### 技术领域

[0001] 本发明涉及芯片技术领域,特别是涉及一种增强型 Flash 芯片和一种芯片封装方法。

### 背景技术

[0002] 含有应答保护单调计算器(Replay Protection Monotonic Counter, RPMC)的增强型 Flash 是 Intel 将主推的基本输入输出系统(Basic Input-Output System, BIOS)芯片。它包含一个大容量的 Flash 芯片和 RPMC 电路。其中,FLASH 芯片的容量可以为 8M、16M、32M、64M、128M、256M 或者更高,用来存储 CPU BIOS 的代码和数据;RPMC 电路保证读写数据的机密性和完整性。RPMC 电路与其集成的 FLASH 一起构成了个人计算机(Personal Computer, PC)系统中 BIOS 的硬件平台。

[0003] 目前,在设计具有 RPMC 功能的 Flash 芯片时,设计者通常会把大容量 Flash 和 RPMC 集成在一个芯片上,即 RPMC 电路和 FLASH 一起设计。

[0004] 但是,这种设计方法存在以下缺点:由于需要将 FLASH 和 RPMC 集成在一个芯片上,因此单片芯片的面积大、封装面积大,导致设计成本较高;并且 RPMC 电路和 FLASH 一起设计,导致芯片设计复杂度高、设计周期长。

### 发明内容

[0005] 本发明提供一种增强型 Flash 芯片和一种芯片封装方法,以解决设计复杂度高、设计周期长、设计成本高的问题。

[0006] 为了解决上述问题,本发明公开了一种增强型 Flash 芯片,包括:

[0007] 封装在一起的 FLASH 和应答保护单调计数器 RPMC;其中,

[0008] 所述 FLASH 和所述 RPMC 分别包括各自独立的控制器;

[0009] 所述 FLASH 与所述 RPMC 中的相同 IO 引脚互连,并且连接到所述芯片的同一外部共享引脚上;

[0010] 外部指令通过所述芯片的外部共享引脚传输到所述 FLASH 与所述 RPMC 中,FLASH 的控制器和 RPMC 的控制器分别判断是否执行所述外部指令;

[0011] 所述 FLASH 和所述 RPMC 各自还包括第一内部 IO 引脚和 / 或第二内部 IO 引脚;

[0012] 所述 FLASH 上还设置有跳线窗口,所述跳线窗口的一端与所述 FLASH 的第一内部 IO 引脚互联,所述跳线窗口的另一端与所述 RPMC 的第一内部 IO 引脚互联,和 / 或,

[0013] 所述 RPMC 上还设置有跳线窗口,所述跳线窗口的一端与所述 RPMC 的第一内部 IO 引脚互联,所述跳线窗口的另一端与所述 FLASH 的第一内部 IO 引脚互联;

[0014] 所述 FLASH 的第二内部 IO 引脚与所述 RPMC 的第二内部 IO 引脚互连,所述 FLASH 与所述 RPMC 之间通过互连的所述第一内部 IO 引脚对和 / 或第二内部 IO 引脚对进行内部相互通信。

[0015] 优选的,

[0016] 所述 FLASH 还包括与 FLASH 相连的实现 FLASH 功能的独立 IO 引脚,所述与 FLASH 相连的独立 IO 引脚连接到所述芯片的外部独立引脚上;

[0017] 所述 RPMC 还包括与 RPMC 相连的实现 RPMC 功能的独立 IO 引脚,所述与 RPMC 相连的独立 IO 引脚连接到所述芯片的另外的外部独立引脚上;

[0018] 其中,所述与 FLASH 相连的独立 IO 引脚和与所述 RPMC 相连的独立 IO 引脚互不相连。

[0019] 优选的,所述 FLASH 与所述 RPMC 中的相同 IO 引脚互连,并且连接到所述芯片的同一外部共享引脚上,包括:

[0020] 所述 FLASH 的 IO 引脚 a<sub>x</sub> 与所述 RPMC 中的相同 IO 引脚 b<sub>y</sub> 互连,并且所述 FLASH 的 IO 引脚 a<sub>x</sub> 连接到所述增强型 Flash 芯片的同一外部共享引脚 PAD<sub>z</sub> 上,或者,所述 RPMC 中的相同 IO 引脚 b<sub>y</sub> 连接到所述芯片的同一外部共享引脚 PAD<sub>z</sub> 上;

[0021] 其中,所述 a 表示 FLASH 的 IO 引脚,所述 x 表示 FLASH 的 IO 引脚标识;所述 b 表示 RPMC 的 IO 引脚,所述 y 表示 RPMC 的 IO 引脚标识;所述 PAD 表示芯片封装的 IO 引脚,所述 z 表示芯片封装的 IO 引脚标识。

[0022] 优选的,

[0023] 当所述芯片通过外部共享引脚接收到第一外部指令时,若 FLASH 的控制器和 RPMC 的控制器分别判断为所述第一外部指令均需要 FLASH 和 RPMC 执行,则所述 FLASH 和所述 RPMC 各自按照所述第一外部命令执行相应操作;

[0024] 若仅需要 FLASH 和 RPMC 中的任意一个执行所述第一外部指令,则在所述 FLASH 或所述 RPMC 按照所述第一外部命令执行相应操作的过程中,若所述芯片通过外部共享引脚接收到第二外部指令,并且仅需要所述 FLASH 和 RPMC 中的另一个执行,则所述 FLASH 和 RPMC 中的另一个按照所述第二外部命令执行相应操作。

[0025] 优选的,

[0026] 当所述 FLASH 正在执行外部指令,并且所述 RPMC 空闲时,若所述芯片通过外部共享引脚接收到挂起指令,则所述 FLASH 的控制器判断为需要 FLASH 执行所述挂起指令,所述 RPMC 的控制器判断为不需要 RPMC 执行所述挂起指令;

[0027] 所述 FLASH 按照所述挂起指令挂起正在执行的操作后,通过所述第一内部 IO 引脚对和 / 或第二内部 IO 引脚对向所述 RPMC 发送 FLASH 已挂起的通知消息,所述 RPMC 收到所述通知消息后,通过执行所述挂起指令实现与所述 FLASH 的同步。

[0028] 优选的,

[0029] 在所述芯片中,所述 FLASH 与所述 RPMC 并排封装,或者,所述 FLASH 与所述 RPMC 垂直叠加封装。

[0030] 优选的,当所述 FLASH 与所述 RPMC 垂直叠加封装时:

[0031] 若所述 FLASH 的面积大于所述 RPMC 的面积,则所述 RPMC 垂直叠放在所述 FLASH 之上;

[0032] 若所述 RPMC 的面积大于所述 FLASH 的面积,则所述 FLASH 垂直叠放在所述 RPMC 之上。

[0033] 为解决上述技术问题,本发明还公开了一种芯片封装方法,包括:

[0034] 将需要封装的 FLASH 和应答保护单调计数器 RPMC 放置在芯片载体上,所述 FLASH

与所述 RPMC 相互独立；

[0035] 将所述 FLASH 与所述 RPMC 中的相同 IO 引脚采用金属引线互连；

[0036] 将所述互连后的相同 IO 引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上；

[0037] 将所述 FLASH 的第一内部 IO 引脚通过设置在所述 FLASH 上的跳线窗口与所述 RPMC 的第一内部 IO 引脚采用金属引线互连, 和 / 或,

[0038] 将所述 RPMC 的第一内部 IO 引脚通过设置在所述 RPMC 上的跳线窗口与所述 FLASH 的第一内部 IO 引脚采用金属引线互连；

[0039] 将所述 FLASH 的第二内部 IO 引脚与所述 RPMC 的第二内部 IO 引脚采用金属引线互连；

[0040] 将所述 FLASH、所述 RPMC 和所述芯片载体塑封为增强型 Flash 芯片。

[0041] 优选的, 所述方法还包括：

[0042] 将所述 FLASH 中实现 FLASH 功能的独立 IO 引脚采用金属引线连接到所述芯片载体的外部独立引脚上；

[0043] 将所述 RPMC 中实现 RPMC 功能的独立 IO 引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上；

[0044] 其中, 所述 FLASH 中的独立 IO 引脚与所述 RPMC 中的独立 IO 引脚互不相连。

[0045] 优选的, 将所述互连后的相同 IO 引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上, 包括：

[0046] 将所述 FLASH 的 IO 引脚 a\_x 采用金属引线连接到所述芯片载体的同一外部共享引脚 PAD\_z 上, 或者, 将所述 RPMC 中的相同 IO 引脚 b\_y 采用金属引线连接到所述芯片载体的同一外部共享引脚 PAD\_z 上；

[0047] 其中, 所述 FLASH 的 IO 引脚 a\_x 与所述 RPMC 中的 IO 引脚 b\_y 为互连的相同 IO 引脚；

[0048] 所述 a 表示 FLASH 的 IO 引脚, 所述 x 表示 FLASH 的 IO 引脚标识；所述 b 表示 RPMC 的 IO 引脚, 所述 y 表示 RPMC 的 IO 引脚标识；所述 PAD 表示芯片封装的 IO 引脚, 所述 z 表示芯片封装的 IO 引脚标识。

[0049] 优选的, 所述将需要封装的 FLASH 和应答保护单调计数器 RPMC 放置在芯片载体上, 包括：

[0050] 将所述 FLASH 与所述 RPMC 并排放置在芯片载体上, 或者, 所述 FLASH 与所述 RPMC 垂直叠放在芯片载体上；

[0051] 当所述 FLASH 与所述 RPMC 垂直叠放在芯片载体上时：

[0052] 若所述 FLASH 的面积大于所述 RPMC 的面积, 则所述 RPMC 垂直叠放在所述 FLASH 之上；

[0053] 若所述 RPMC 的面积大于所述 FLASH 的面积, 则所述 FLASH 垂直叠放在所述 RPMC 之上。

[0054] 与现有技术相比, 本发明包括以下优点：

[0055] 1、本发明实施例所提出的增强型 Flash 芯片是将 FLASH 和 RPMC 封装在一起；其中, 所述 FLASH 电路和所述 RPMC 电路分别包括各自独立的控制器；所述 FLASH 与所述 RPMC

中的相同 IO 引脚互连,并且连接到所述芯片的同一外部共享引脚上;外部指令通过所述芯片的外部共享引脚传输到 FLASH 与 RPMC 中,FLASH 的控制器和 RPMC 的控制器分别判断是否执行所述外部指令;所述 FLASH 和所述 RPMC 各自还包括第一内部 IO 引脚和/或第二内部 IO 引脚;所述 FLASH 上还设置有跳线窗口,所述跳线窗口的一端与所述 FLASH 的第一内部 IO 引脚互连,所述跳线窗口的另一端与所述 RPMC 的第一内部 IO 引脚互连,和/或,所述 RPMC 上还设置有跳线窗口,所述跳线窗口的一端与所述 RPMC 的第一内部 IO 引脚互连,所述跳线窗口的另一端与所述 FLASH 的第一内部 IO 引脚互连;所述 FLASH 的第二内部 IO 引脚与所述 RPMC 的第二内部 IO 引脚互连,所述 FLASH 与所述 RPMC 之间通过互连的第一内部 IO 引脚对和/或第二内部 IO 引脚对进行内部相互通信本发明实施例中,由于将 FLASH 和 RPMC 封装在一起,从而可以减小封装面积,降低设计成本;并且,FLASH 电路模块可以重复利用现有的 FLASH 芯片,设计者只需设计 RPMC 电路模块即可,因此,芯片设计复杂度低、设计周期短、成本低。

[0056] 2、FLASH 的第一内部 IO 引脚通过设置在 FLASH 上的跳线窗口与 RPMC 的第一内部 IO 引脚采用金属引线互连,和/或,RPMC 的第一内部 IO 引脚通过设置在 RPMC 上的跳线窗口与所述 FLASH 的第一内部 IO 引脚采用金属引线互连,避免了金属引线之间的交叉问题,降低了芯片制造工艺复杂度,提高了芯片制造的良率。

[0057] 3、FLASH 与 RPMC 之间可以通过互连的第一内部 IO 引脚对和/或第二内部 IO 引脚对进行内部相互通信。因此,当 FLASH 和 RPMC 中的任意一个正在执行外部指令,并且另外一个空闲时,如果通过外部共享引脚接收到挂起指令,则正在执行外部指令的任意一个执行所述挂起指令,并可以通过互连的内部 IO 引脚对向空闲的另外一个发送已挂起的通知,使空闲的另外一个也执行所述挂起指令,从而可以保证 FLASH 和 RPMC 的同步。

[0058] 4、FLASH 和 RPMC 还可以同时执行不同的指令,即 FLASH 和 RPMC 可以并行工作,因此,提高了芯片的性能。

[0059] 5、多芯片封装可以把不同工艺的 FLASH 和 RPMC 封装的一起,从而可以复用现有的资源,降低开发成本。

[0060] 6、FLASH 的容量可以扩展,例如,可以增加单片 FLASH 的容量,或者将多个 FLASH 封装在一起。

## 附图说明

[0061] 图 1 是本发明实施例二所述的一种增强型 Flash 芯片的逻辑连接示意图;

[0062] 图 2 是本发明实施例二所述的一种增强型 Flash 芯片的封装原理图;

[0063] 图 3 是本发明实施例三所述的一种芯片封装方法的流程图。

## 具体实施方式

[0064] 为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。

[0065] 本发明实施例提出了一种利用多芯片封装方法实现 RPMC 功能的芯片,通过在 FLASH 芯片的基础上,将 RPMC 与 FLASH 芯片一起封装,从而形成一个具有 RPMC 功能的增强型 Flash 芯片,RPMC 和 FLASH 可以共享统一的引脚。本发明实施例降低了芯片的设计复杂



度和设计成本,并且,RPMC和FLASH之间可以通过互连的内部IO引脚对进行内部相互通信,从而保证RPMC和FLASH的同步性。

[0066] 实施例一:

[0067] 本发明实施例一提出了一种增强型Flash芯片,所述芯片可以包括:封装在一起的FLASH和RPMC。

[0068] 本发明实施例中,FLASH和RPMC可以是各自独立的芯片。FLASH可以选择不同的容量来满足不同系统的需求,该FLASH可以复用已设计好的FLASH芯片,因此不必重新设计,大大减少了开发周期;RPMC具备了应答保护单调计数的功能,也可以单独使用。

[0069] 在本发明实施例提出的增强型Flash芯片中,所述FLASH和所述RPMC可以分别包括各自独立的控制器。对于外部发来的指令,FLASH和RPMC会通过各自独立的控制器控制FLASH和RPMC分别接收、译码,当译码成功后,执行相应的操作。

[0070] 另外,FLASH和RPMC中可以具有相同的IO引脚,对于这些相同的IO引脚可以将其互连,并且连接到所述芯片的同一外部共享引脚上。本发明实施例中,FLASH和RPMC中的相同的IO引脚可以指功能相同的IO引脚,例如,FLASH中的IO引脚CE可以实现串行外设接口(Serial Peripheral Interface, SPI)接口的功能,RPMC中的IO引脚CSE也可以实现SPI接口的功能,此时,FLASH中的IO引脚CE和RPMC中的IO引脚CSE即可为相同的IO引脚,因此,可以将这两个引脚CE和CSE互连。

[0071] 外部指令可以通过所述芯片的外部共享引脚传输到所述FLASH与所述RPMC中,然后通过FLASH的控制器和RPMC的控制器分别判断是否执行所述外部指令,并根据判断的结果控制FLASH和RPMC执行相应操作。

[0072] 本发明实施例中,所述FLASH和所述RPMC还可以包括各自的第一内部IO引脚和/或第二内部IO引脚,所述FLASH上还设置有跳线窗口,所述跳线窗口的一端与所述FLASH的第一内部IO引脚互联,所述跳线窗口的另一端与所述RPMC的第一内部IO引脚互联,和/或,所述RPMC上还设置有跳线窗口,所述跳线窗口的一端与所述RPMC的第一内部IO引脚互联,所述跳线窗口的另一端与所述FLASH的第一内部IO引脚互联;所述FLASH的第二内部IO引脚与所述RPMC的第二内部IO引脚互连,所述FLASH与所述RPMC之间可以通过互连的第一内部IO引脚对和/或第二内部IO引脚对进行内部相互通信,从而可以保证FLASH与RPMC的同步性。

[0073] 其中,对于通过跳线窗口将FLASH和/或RPMC的第一内部IO引脚与RPMC和/或FLASH的第一内部IO引脚互联,或者,FLASH和RPMC的第二内部IO引脚的互连,可以是将FLASH和RPMC中表示同一个状态位的内部IO引脚互连。

[0074] 例如,FLASH中的第一内部IO引脚IO\_0用于状态位busy的输出,RPMC中的第一内部IO引脚IO\_2用于状态位busy的输入,因此,可以将FLASH中的第一内部IO引脚IO\_0通过设置在FLASH上的跳线窗口和RPMC中的第一内部IO引脚IO\_2互连,IO\_0和IO\_2即为互连的第一内部IO引脚对。互连后FLASH即可将自身的状态位busy通过其第一内部IO引脚IO\_0输出至RPMC的第一内部IO引脚IO\_2,RPMC即可获知FLASH当前的状态。

[0075] 再例如,FLASH中的第二内部IO引脚IO\_1用于状态位busy的输入,RPMC中的第二内部IO引脚IO\_3用于状态位busy的输出,因此,可以将FLASH中的第二内部IO引脚IO\_1和RPMC中的第二内部IO引脚IO\_3互连,IO\_1和IO\_3即为互连的第二内部IO引脚

对。互连后 RPMC 即可将自身的状态位 busy 通过其内部 IO 引脚 IO\_3 输出至 FLASH 的内部 IO 引脚 IO\_1, FLASH 即可获知 RPMC 当前的状态。

[0076] 一般而言, 芯片中的引线是两端连接而中部悬空的金属线, 当两根引线出现交叉时, 交叉位置需要采用桥接的方式以保证两根引线不会接触, 这样一来, 就需要提高上层引线曲度以避免接触, 而这也导致工艺复杂度的提高, 降低了芯片封装的良率。

[0077] 本发明实施例中, 通过在 FLASH 和 / 或 RPMC 上设置焊盘 PAD 窗口作为跳线窗口, 并以所述 PAD 窗口建立跳线通道来避免出现引线交叉, 降低工艺复杂度, 从而达到提高芯片封装良率的目的。这是由于, 两个 PAD 窗口之间使用芯片内部的金属线互联, 而 PAD 窗口与 IO 引脚的连接则是通过在所述 PAD 窗口上打上金属球, 从所述金属球上引出金属线再连接到另一端的 IO 引脚, 所述连接 PAD 窗口与 IO 引脚的金属线是一条两端连接而中部悬空的金属引线, 该金属引线与连接两个 PAD 窗口之间的芯片内部连线属于不同的空间层次, 因此, 避免了金属引线之间的交叉, 降低了工艺复杂度, 大大提高了芯片封装的良率。

[0078] 需要说明的是, 本发明实施例中, 在 FLASH 和 / 或 RPMC 上设置的跳线窗口采用焊盘 PAD 窗口, 当然在具体实施本发明时, 亦可采用其它方式建立跳线通道, 本发明对此不作限制。

[0079] 对于所述增强型 Flash 芯片, 将在下面的实施例中详细介绍。

[0080] 本发明实施例中, 由于将 FLASH 和 RPMC 封装在一起, 从而可以减小封装面积, 降低设计成本; FLASH 电路模块可以重复利用现有的 FLASH 芯片, 设计者只需设计 RPMC 电路模块即可, 因此, 芯片设计复杂度低、设计周期短、成本低。并且, RPMC 和 FLASH 之间可以通过互连的内部 IO 引脚对进行内部相互通信, 从而保证 RPMC 和 FLASH 的同步性。

[0081] 实施例二:

[0082] 下面, 通过本发明实施例二对所述增强型 Flash 芯片进行详细介绍。

[0083] 参照图 1-a、图 1-b, 示出了本发明实施例二所述的一种增强型 Flash 芯片的逻辑连接示意图。

[0084] 从图 1-a、图 1-b 可以看出, 本发明实施例所述的增强型 Flash 芯片可以包括封装在一起的 FLASH 和 RPMC。

[0085] 其中, FLASH 和 RPMC 中都分别包括多个引脚, 可以将 RPMC 和 FLASH 中的相同 IO 引脚连接到同一套外部共享引脚上, 外部发送的指令会被 RPMC 和 FLASH 同时接收到, RPMC 和 FLASH 可以作出相应的响应; FLASH 和 RPMC 各自还包括第一内部 IO 引脚和第二内部 IO 引脚, FASH 和 / 或 RPMC 通过设置的 PAD 窗口将第一 IO 内部引脚连接到对应的 RPMC 和 / 或 FLAS 上的第一内部 IO 引脚, FLASH 的第二内部 IO 引脚与 RPMC 的第二内部 IO 引脚互连; RPMC 和 FLASH 也会具有各自独立的 IO 引脚。两个芯片封装在一起, 实现了具有 RPMC 功能的 FLASH。

[0086] 本发明实施例中, 所述芯片的引脚可以包括以下四种:

[0087] 1、外部共享引脚

[0088] 本发明实施例中, FLASH 和 RPMC 中包括相同的 IO 引脚, 所述 FLASH 与所述 RPMC 中的相同 IO 引脚互连, 并且连接到所述芯片的同一外部共享引脚上, 所述外部共享引脚可以为多个。

[0089] 例如, 图 1-a、图 1-b 中的 IO\_0, IO\_1, ..., IO\_n 即为所述的芯片的外部共享接口,

FLASH 中与 IO<sub>0</sub>, IO<sub>1</sub>, ..., IO<sub>n</sub> 连接的 IO 接口、以及 RPMC 中与 IO<sub>0</sub>, IO<sub>1</sub>, ..., IO<sub>n</sub> 连接的 IO 接口,即为 FLASH 和 RPMC 中相同的 IO 接口。其中, IO<sub>x</sub>, IO<sub>y</sub> 也是所述芯片的外部共享接口之一,所述 x 大于 0 且 x 小于 n,所述 y 大于 0 且 y 小于 n。

[0090] 需要说明的是,由于图 1 为芯片的逻辑连接示意图,因此其中的 IO<sub>0</sub>, IO<sub>1</sub>, ..., IO<sub>n</sub> 均称为接口,该逻辑连接图中的这些接口在芯片的物理连接上即称为引脚。

[0091] 本发明实施例中,所述 FLASH 和所述 RPMC 分别包括各自独立的控制器,外部指令可以通过所述芯片的外部共享引脚传输到所述 FLASH 与所述 RPMC 中,FLASH 的控制器和 RPMC 的控制器分别判断是否执行所述外部指令。

[0092] 优选地,当所述芯片通过外部共享引脚接收到外部指令时,可以执行以下过程:

[0093] 当所述芯片通过外部共享引脚接收到第一外部指令时,若 FLASH 的控制器和 RPMC 的控制器分别判断为所述第一外部指令均需要 FLASH 和 RPMC 执行,则所述 FLASH 和所述 RPMC 各自按照所述第一外部命令执行相应操作;

[0094] 若仅需要 FLASH 和 RPMC 中的任意一个执行所述第一外部指令,则在所述 FLASH 或所述 RPMC 按照所述第一外部指令执行相应操作的过程中,若所述芯片通过外部共享引脚接收到第二外部指令,并且仅需要所述 FLASH 和 RPMC 中的另一个执行,则所述 FLASH 和 RPMC 中的另一个按照所述第二外部命令执行相应操作。

[0095] 例如,如果芯片接收到外部指令 a,此时外部指令 a 会通过外部共享引脚分别传输到所述 FLASH 与所述 RPMC 中,FLASH 的控制器和 RPMC 的控制器都会判断各自是否执行所述外部指令。若通过 FLASH 的控制器判断为需要 FLASH 执行外部指令 a,通过 RPMC 的控制器判断为需要 RPMC 执行外部指令 a,则 FLASH 和 RPMC 可以同时按照所述外部指令 a 执行对应指令 a 的操作;

[0096] 如果芯片接收到外部指令 b(例如,程序 PROGRAM 或者擦除 ERASE),此时通过 FLASH 的控制器判断为需要 FLASH 执行外部指令 b,通过 RPMC 的控制器判断为不需要 RPMC 执行外部指令 b,则由 FLASH 按照所述外部指令 b 执行对应指令 b 的操作。在 FLASH 执行所述外部指令 b 的过程中,如果芯片又接收到外部指令 c,通过 FLASH 的控制器判断为不需要 FLASH 执行外部指令 c,通过 RPMC 的控制器判断为需要 RPMC 执行外部指令 c,则可以由 RPMC 按照所述外部指令 c 执行对应指令 c 的操作。

[0097] 同样的,如果芯片接收到外部指令 d,此时通过 FLASH 的控制器判断为不需要 FLASH 执行外部指令 d,通过 RPMC 的控制器判断为需要 RPMC 执行外部指令 d,则可以由 RPMC 按照所述外部指令 d 执行对应指令 d 的操作。在 RPMC 执行所述外部指令 d 的过程中,如果芯片又接收到外部指令 e,通过 FLASH 的控制器判断为需要 FLASH 执行外部指令 e,通过 RPMC 的控制器判断为不需要 RPMC 执行外部指令 e,则可以由 FLASH 按照所述外部指令 e 执行对应指令 e 的操作。

[0098] 因此,通过上述过程,FLASH 和 RPMC 可以同时执行相同的指令或不同的指令,从而实现 FLASH 和 RPMC 并行执行指令的过程。例如,FLASH 在执行程序(PROGRAM)或擦除(ERASE)的过程中,RPMC 可以执行指令。

[0099] 2、互联的第一内部引脚对

[0100] 本发明实施例中,所述 FLASH 和所述 RPMC 各自还包括第一内部 IO 引脚,所述 FLASH 的第一内部 IO 引脚通过设置在 FLASH 上的跳线窗口 PAD 与所述 RPMC 的第一内部 IO

引脚互连,和 / 或所述 RPMC 的第一内部 IO 引脚通过设置在 RPMC 上的跳线窗口 PAD 与所述 FLASH 的第一内部 IO 引脚互连,所述 FLASH 与所述 RPMC 之间通过互连的第一内部 IO 引脚对进行内部相互通信。

[0101] 例如,图 1-a、图 1-b 中 FLASH 中的第一内部 IO 接口(即引脚) IO<sub>x</sub> 和与其互连的 RPMC 中的第一内部 IO 接口 IO<sub>x</sub> 即组成所述的芯片上互连的第一内部 IO 接口对(即互连的第一内部 IO 引脚对),所述互连的第一内部 IO 接口对为多个。所述 FLASH 与所述 RPMC 之间可以通过 FLASH 中的第一内部 IO 接口 IO<sub>x</sub>、IO<sub>y</sub> 和与其互连的 RPMC 中的第一内部 IO 接口 IO<sub>x</sub>、IO<sub>y</sub> 进行内部相互通信。

[0102] 3、互连的第二内部 IO 引脚对

[0103] 本发明实施例中,所述 FLASH 和所述 RPMC 各自还包括第二内部 IO 引脚,所述 FLASH 的第二内部 IO 引脚与所述 RPMC 的第二内部 IO 引脚互连,所述 FLASH 与所述 RPMC 之间通过互连的第二内部 IO 引脚对进行内部相互通信。

[0104] 例如,图 1-a、图 1-b 中 FLASH 中的第二内部 IO 接口(即引脚) IO<sub>#</sub> 和与其互连的 RPMC 中的第二内部 IO 接口 IO<sub>#</sub> 即组成所述的芯片上互连的第二内部 IO 接口对(即互连的第二内部 IO 引脚对),所述互连的第二内部 IO 接口对为多个。所述 FLASH 与所述 RPMC 之间可以通过 FLASH 中的第二内部 IO 接口 IO<sub>#</sub> 和与其互连的 RPMC 中的第二内部 IO 接口 IO<sub>#</sub> 进行内部相互通信。

[0105] 本发明实施例中,FLASH 与 RPMC 之间可以通过互连的第一内部 IO 引脚对和 / 或第二内部 IO 引脚对进行内部相互通信。例如,可以将 FLASH 中用于状态位 busy 的输出的第一或第二内部 IO 引脚 IO<sub>0</sub> 和 RPMC 中用于状态位 busy 的输入的第一或第二内部 IO 引脚 IO<sub>2</sub> 互连;并将 FLASH 中用于状态位 busy 的输入的第一或第二内部 IO 引脚 IO<sub>1</sub> 和 RPMC 中用于状态位 busy 的输出的第一或第二内部 IO 引脚 IO<sub>3</sub> 互连。IO<sub>0</sub> 和 IO<sub>2</sub>、以及 IO<sub>1</sub> 和 IO<sub>3</sub> 分别为互连的第一或第二内部 IO 引脚对。因此,FLASH 与 RPMC 之间可以通过上述互连的第一或第二内部 IO 引脚对 IO<sub>0</sub> 和 IO<sub>2</sub>、以及 IO<sub>1</sub> 和 IO<sub>3</sub> 进行内部相互通信,将自身的状态位 busy 的值通知对方。

[0106] 因此,当 FLASH 和 RPMC 中的任意一个正在执行外部指令,并且另外一个空闲时,如果通过外部共享引脚接收到挂起指令,则正在执行外部指令的所述任意一个执行所述挂起指令,并可以通过互连的第一内部 IO 引脚对和 / 或第二内部 IO 引脚对向空闲的另外一个发送已挂起的通知消息,使空闲的另外一个也执行所述挂起指令,从而可以保证 FLASH 和 RPMC 的同步。

[0107] 优选地,FLASH 和 RPMC 的同步过程可以包括:

[0108] 当所述 FLASH 正在执行外部指令,并且所述 RPMC 空闲时,若所述芯片通过外部共享引脚接收到挂起指令,则所述 FLASH 的控制器判断为需要 FLASH 执行所述挂起指令,所述 RPMC 的控制器判断为不需要 RPMC 执行所述挂起指令;

[0109] 所述 FLASH 按照所述挂起指令挂起正在执行的操作后,通过所述互连的第一内部 IO 引脚和 / 或第二内部 IO 引脚对向所述 RPMC 发送 FLASH 已挂起的通知消息,所述 RPMC 收到所述通知消息后,通过执行所述挂起指令实现与所述 FLASH 的同步。

[0110] 或者,

[0111] 当所述 RPMC 正在执行外部指令,并且所述 FLASH 空闲时,若所述芯片通过外部共

享引脚接收到挂起指令,则所述 FLASH 的控制器判断为不需要 FLASH 执行所述挂起指令,所述 RPMC 的控制器判断为需要 RPMC 执行所述挂起指令;

[0112] 所述 RPMC 按照所述挂起指令挂起正在执行的操作后,通过所述互连的第一内部 IO 引脚和 / 或第二内部 IO 引脚对向所述 FLASH 发送 RPMC 已挂起的通知消息,所述 FLASH 收到所述通知消息后,通过执行所述挂起指令实现与所述 RPMC 的同步。

[0113] 例如,FLASH 处于忙碌(busy)状态,RPMC 处于空闲(idle)状态;

[0114] 当芯片通过外部共享引脚接收到外部指令 A 时,通过 FLASH 的控制器判断为需要 FLASH 执行外部指令 A,通过 RPMC 的控制器判断为不需要 RPMC 执行外部指令 A,则由 FLASH 按照所述外部指令 A 执行对应指令 A 的操作,并且 FLASH 执行 A 的过程中,置状态位 busy=1,RPMC 处于空闲状态,置状态位 busy=0。

[0115] 此时,如果芯片通过所述外部共享引脚接收到挂起指令,由于此时 FLASH 处于忙碌状态,RPMC 处于空闲状态,因此,通过 FLASH 的控制器判断为需要 FLASH 执行所述挂起指令,通过 RPMC 的控制器判断为不需要 RPMC 执行所述挂起指令,则所述 FLASH 按照所述挂起指令挂起正在执行的操作。

[0116] FLASH 按照所述挂起指令挂起正在执行的操作之后,FLASH 通过所述互连的第一内部 IO 引脚对和 / 或第二内部 IO 引脚对向所述 RPMC 发送 FLASH 已挂起的通知消息,RPMC 收到所述通知消息后,了解到处于 busy=1 状态的 FLASH 已挂起,因此 RPMC 也要通过执行所述挂起指令实现与所述 FLASH 的同步。

[0117] FLASH 处于空闲(idle)状态,RPMC 处于忙碌(busy)状态;

[0118] 当芯片通过外部共享引脚接收到外部指令 B 时,通过 FLASH 的控制器判断为不需要 FLASH 执行外部指令 B,通过 RPMC 的控制器判断为需要 RPMC 执行外部指令 B,则由 RPMC 按照所述外部指令 B 执行对应指令 B 的操作,并且 RPMC 执行 B 的过程中,置状态位 busy=1,FLASH 处于空闲状态,置状态位 busy=0。

[0119] 此时,如果芯片通过所述外部共享引脚接收到挂起指令,由于此时 FLASH 处于空闲状态,RPMC 处于忙碌状态,因此,通过 FLASH 的控制器判断为不需要 FLASH 执行所述挂起指令,通过 RPMC 的控制器判断为需要 RPMC 执行所述挂起指令,则所述 RPMC 按照所述挂起指令挂起正在执行的操作。

[0120] RPMC 按照所述挂起指令挂起正在执行的操作之后,RPMC 通过所述互连的内部 IO 引脚对向所述 FLASH 发送 RPMC 已挂起的通知消息,FLASH 收到所述通知消息后,了解到处于 busy=1 状态的 RPMC 已挂起,因此 FLASH 也要通过执行所述挂起指令实现与所述 RPMC 的同步。

[0121] 但是,如果芯片上不存在互连的第一内部 IO 引脚对和 / 或第二内部 IO 引脚对,则 FLASH 挂起后无法通知 RPMC(或者 RPMC 挂起后无法通知 FLASH),因此,空闲状态的 RPMC(或者 FLASH)接收到挂起指令后,会忽略该挂起指令,从而导致 RPMC 还会继续执行后续接收到的指令,但是 FLASH (或者 RPMC) 由于挂起而不能执行后续接收到的指令,进而导致 FLASH 与 RPMC 不同步的问题。

[0122] 另外,如果 FLASH 和 RPMC 均处于忙碌状态(即 FLASH 和 RPMC 均为正在按照外部指令执行相应操作)。此时,如果芯片通过外部共享引脚接收到挂起指令,则通过 FLASH 的控制器判断为需要 FLASH 执行所述挂起指令,通过 RPMC 的控制器判断为需要 RPMC 执行所述

挂起指令,所述 FLASH 和 RPMC 均可以按照所述挂起指令挂起正在执行的操作,并且通过所述互连的内部 IO 引脚对分别向对方发送方已挂起的通知消息。

#### [0123] 4、外部独立引脚

[0124] 本发明实施例中,所述芯片上的外部独立引脚可以包括以下两种:

##### [0125] (1) 与 FLASH 相关的外部独立引脚

[0126] 本发明实施例中,所述 FLASH 中还包括与 FLASH 相连的实现 FLASH 功能的独立 IO 引脚,所述与 FLASH 相连的独立 IO 引脚连接到所述芯片的外部独立引脚(即与 FLASH 相关的外部独立引脚)上。

[0127] 例如,图 1 中的 IO\_F\_0, ..., IO\_F\_0 即为所述芯片上与 FLASH 相关的外部独立接口(即引脚),FLASH 中与 IO\_F\_0, ..., IO\_F\_0 连接的 IO 接口即为所述与 FLASH 相连的独立 IO 接口。

[0128] 本发明实施例中,外部指令可以通过所述芯片上与 FLASH 相关的外部独立引脚传输到所述 FLASH 中,FLASH 的控制器可以判断是否需要 FLASH 执行所述外部指令,如果需要,则由 FLASH 按照所述外部指令执行相应操作。

##### [0129] (2) 与 RPMC 相关的外部独立引脚

[0130] 本发明实施例中,所述 RPMC 中还包括与 RPMC 相连的实现 RPMC 功能的独立 IO 引脚,所述与 RPMC 相连的独立 IO 引脚连接到所述芯片的另外的外部独立引脚(即与 RPMC 相关的外部独立引脚)上。

[0131] 例如,图 1 中的 IO\_R\_0, ..., IO\_R\_0 即为所述芯片上与的 RPMC 相关的外部独立接口(即引脚),RPMC 中与 IO\_R\_0, ..., IO\_R\_0 连接的 IO 接口即为所述与 RPMC 相连的独立 IO 接口。

[0132] 本发明实施例中,外部指令可以通过所述芯片上与 RPMC 相关的外部独立引脚传输到所述 RPMC 中,RPMC 的控制器可以判断是否需要 RPMC 执行所述外部指令,如果需要,则由 RPMC 按照所述外部指令执行相应操作。

[0133] 在上述(1)和(2)中,所述与 FLASH 相连的独立 IO 引脚和与所述 RPMC 相连的独立 IO 引脚互不相连。

[0134] 下面,结合图 2 介绍一下各个引脚之间是如何连接的,图 2 是本发明实施例二所述的一种增强型 Flash 芯片的封装原理图。

[0135] 图 2 中,Package 为封装包,Die\_a 为 FLASH,Die\_b 为 RPMC,FLASH 的面积大于 RPMC 的面积。图 2 中,PAD\_0, ..., PAD\_#, ..., PAD\_n 为芯片的 IO 引脚,其中包括了外部共享引脚和外部独立引脚;Pin\_a\_0,Pin\_a\_x,Pin\_a\_y, ..., Pin\_a\_#, ..., Pin\_a\_n 为 FLASH 的 IO 引脚,其中包括了与 RPMC 相同的 IO 引脚、与 FLASH 相连的实现 FLASH 功能的独立 IO 引脚、以及 FLASH 的第一内部 IO 引脚和第二内部 IO 引脚;Pin\_b\_0,Pin\_b\_x,Pin\_b\_y, ..., Pin\_b\_#, ..., Pin\_b\_n 为 RPMC 的 IO 引脚,其中包括了与 FLASH 相同的 IO 引脚、与 RPMC 相连的实现 RPMC 功能的独立 IO 引脚、以及 RPMC 的第一内部 IO 引脚和第二内部 IO 引脚。其中,# 代表 0 到 n 之间的任意一个数。

#### [0136] I、外部共享引脚的连接

[0137] 本发明实施例中,所述 FLASH 与所述 RPMC 中的相同 IO 引脚互连,并且连接到所述芯片的同一外部共享引脚上,可以包括:

[0138] 所述 FLASH 的 IO 引脚  $a_x$  与所述 RPMC 中的相同 IO 引脚  $b_y$  互连 (FLASH 的 IO 引脚  $a_x$  与 RPMC 的 IO 引脚  $b_y$  的功能相同), 并且所述 FLASH 的 IO 引脚  $a_x$  连接到所述芯片的同一外部共享引脚  $PAD_z$  上;

[0139] 例如, 图 2 中右上角处,  $Pin_{a_0}$  (即  $a_x, x=0$ ) 与  $Pin_{b_0}$  (即  $b_y, y=0$ ) 互连,  $Pin_{a_0}$  连接到芯片的同一外部共享引脚  $PAD_0$  (即  $PAD_z, z=0$ ) 上; 以及图 2 左上角处, 上侧  $Pin_{a_x}$  (即  $a_x, x=x$ ) 通过 FLASH 内部引线与下侧的跳线窗口  $Pin_{a_x}$  (即  $a_x, x=x$ ) 互联, 上侧  $Pin_{a_x}$  连接到芯片的同一外部共享引脚  $PAD_x$  (即  $PAD_z, z=x$ ) 上; 以及图 2 中右下角处,  $Pin_{a_{\#}}$  (即  $a_x, x=\#$ ) 与 RPMC 中的相同 IO 引脚互连,  $Pin_{a_{\#}}$  连接到芯片的同一外部共享引脚  $PAD_{\#}$  (即  $PAD_z, z=\#$ ) 上。以上均属于该种外部共享引脚连接的情况。

[0140] 或者,

[0141] 所述 FLASH 的 IO 引脚  $a_x$  与所述 RPMC 中的相同 IO 引脚  $b_y$  互连, 所述 RPMC 中的相同 IO 引脚  $b_y$  连接到所述芯片的同一外部共享引脚  $PAD_z$  上。

[0142] 例如, 图 2 中, 上侧  $Pin_{b_y}$  (即  $b_y, y=y$ ) 通过 RPMC 内部引线与下侧的跳线窗口  $Pin_{b_y}$  (即  $b_y, y=y$ ) 互联, 上侧  $Pin_{b_y}$  连接到芯片的同一外部共享引脚  $PAD_y$  (即  $PAD_z, z=y$ ) 上, 即属于该种外部共享引脚连接的情况。

[0143] 其中, 所述  $a$  表示 FLASH 的 IO 引脚, 所述  $x$  表示 FLASH 的 IO 引脚标识,  $x=0, 1, \dots, n$ ; 所述  $b$  表示 RPMC 的 IO 引脚, 所述  $y$  表示 RPMC 的 IO 引脚标识,  $y=0, 1, \dots, n$ ; 所述  $PAD$  表示芯片封装的 IO 引脚, 所述  $z$  表示芯片封装的 IO 引脚标识,  $z=0, 1, \dots, n$ 。

[0144] II、内部 IO 引脚对的连接

[0145] 所述 FLASH 的内部 IO 引脚与所述 RPMC 的内部 IO 引脚互连, 可以包括: 所述 FLASH 的第一或第二内部 IO 引脚  $a_x$  连接到所述 RPMC 的第一或第二内部 IO 引脚  $b_y$ 。其中, FLASH 的内部 IO 引脚  $a_x$  和 RPMC 的内部 IO 引脚  $b_y$  可以表示同一个状态位。

[0146] 例如图 2, RPMC 中上侧  $Pin_{b_y}$  (即  $b_y, y=y$ ) 通过下侧的跳线窗口  $Pin_{b_y}$  (即  $b_y, y=y$ ) 与 FLASH 中的  $Pin_{a_y}$  (即  $a_x, x=y$ ) 互联; 以及 FLASH 中上侧  $Pin_{a_x}$  (即  $a_x, x=x$ ) 通过下侧的跳线窗口  $Pin_{a_x}$  (即  $a_x, x=x$ ) 与 RPMC 中的  $Pin_{b_y}$  (即  $b_y, y=y$ ) 互联, 以上两种均属于 FLASH 中的第一内部 IO 引脚与 RPMC 中的第一内部 IO 引脚互联的情况;

[0147] 图 2 中  $Pin_{a_{\#}}$  (即  $a_x, x=\#$ ) 与 RPMC 中的内部 IO 引脚互连, 以及 RPMC 中的  $Pin_{b_0}$  (即  $b_y, y=0$ ) 与 FLASH 中的  $Pin_{a_0}$  (即  $a_x, x=0$ ) 互连, 上述两种均属于 FLASH 的第二内部 IO 引脚与 RPMC 的第二内部 IO 引脚互连的情况。

[0148] III、外部独立引脚的连接

[0149] (i) 所述与 FLASH 相连的独立 IO 引脚连接到所述芯片的外部独立引脚上, 可以包括: 所述 FLASH 的 IO 引脚  $a_x$  连接到所述芯片的外部独立引脚  $PAD_z$  上。

[0150] 例如, 图 2 中左下角处, 与 FLASH 相连的独立 IO 引脚  $Pin_{a_n}$  ( $a_x, x=n$ ) 连接到所述芯片的外部独立引脚  $PAD_n$  (即  $PAD_z, z=n$ ) 上。

[0151] (ii) 所述与 RPMC 相连的独立 IO 引脚连接到所述芯片的另外的外部独立引脚上, 可以包括: 所述 RPMC 的 IO 引脚  $b_y$  连接到所述芯片的外部独立引脚  $PAD_z$  上。

[0152] 例如, 图 2 中, 与 RPMC 相连的独立 IO 引脚  $Pin_{b_n}$  (即  $b_y, y=n$ ) 连接到所述芯片的外部独立引脚  $PAD_{\#}$  (即  $PAD_z, z=\#$ ) 上。

[0153] 对于图 2 中其它引脚的连接, 本发明实施例在此不再详细论述。

[0154] 最后,需要说明的是,图 2 中 FLASH 与 RPMC 是垂直叠加封装的,在所述芯片中,所述 FLASH 与所述 RPMC 也可以并排封装,本发明实施例对此并不加以限制。并且,当所述 FLASH 与所述 RPMC 垂直叠加封装时:若所述 FLASH 的面积大于所述 RPMC 的面积,则所述 RPMC 垂直叠放在所述 FLASH 之上;若所述 RPMC 的面积大于所述 FLASH 的面积,则所述 FLASH 垂直叠放在所述 RPMC 之上,即图 2 中也可以是 Die\_a 为 RPMC, Die\_b 为 FLASH。

[0155] 本发明实施例提出了一种利用多芯片封装方法实现 RPMC 功能的芯片,通过在 FLASH 芯片的基础上,将 RPMC 与 FLASH 芯片一起封装,从而形成一个具有 RPMC 功能的增强型 Flash 芯片,RPMC 和 FLASH 可以共享统一的引脚。本发明实施例降低了芯片的设计复杂度和设计成本,并且,RPMC 和 FLASH 之间可以通过互连的内部 IO 引脚对进行内部相互通信,从而保证 RPMC 和 FLASH 的同步性。另外,本发明实施例中,FLASH 和 RPMC 还可以同时执行不同的指令,即 FLASH 和 RPMC 可以并行工作,因此,提高了芯片的性能。

[0156] 实施例三:

[0157] 下面,通过本发明实施例三介绍上述芯片的具体封装方法。

[0158] 参照图 3,示出了本发明实施例三所述的一种芯片封装方法的流程图,所述封装方法可以包括:

[0159] 步骤 300,将需要封装的 FLASH 和应答保护单调计数器 RPMC 放置在芯片载体上,所述 FLASH 与所述 RPMC 相互独立。

[0160] 本发明实施例中,主要是将 FLASH 和 RPMC 封装在一起,从而得到具有 RPMC 功能的增强型 Flash 芯片,并且芯片中所述 FLASH 与所述 RPMC 相互独立。

[0161] 首先,可以将需要封装的 FLASH 和 RPMC 放置在芯片载体上,本发明实施例所述的芯片载体可以对应于图 2 中的 Package。

[0162] 优选地,该步骤 300 可以包括:将所述 FLASH 与所述 RPMC 并排放置在芯片载体上,或者,所述 FLASH 与所述 RPMC 垂直叠放在芯片载体上。

[0163] 图 2 所示的封装原理即为将所述 FLASH 与所述 RPMC 垂直叠放在芯片载体上。

[0164] 本发明实施例中,当所述 FLASH 与所述 RPMC 垂直叠放在芯片载体上时:

[0165] 若所述 FLASH 的面积大于所述 RPMC 的面积,则所述 RPMC 垂直叠放在所述 FLASH 之上;

[0166] 若所述 RPMC 的面积大于所述 FLASH 的面积,则所述 FLASH 垂直叠放在所述 RPMC 之上。

[0167] 步骤 302,将所述 FLASH 与所述 RPMC 中的相同 IO 引脚采用金属引线互连。

[0168] 本发明实施例中,FLASH 与 RPMC 中会存在一些相同的 IO 引脚(功能相同),对于这些相同的 IO 引脚可以采用金属引线互连。具体的,可以将所述 FLASH 的 IO 引脚 a\_x 与所述 RPMC 中的相同 IO 引脚 b\_y 采用金属引线互连。

[0169] 步骤 304,将所述互连后的相同 IO 引脚采用金属引线连接到所述芯片载体的同一外部共享引脚上。

[0170] 优选地,该步骤 304 可以包括:将所述 FLASH 的 IO 引脚 a\_x 采用金属引线连接到所述芯片载体的同一外部共享引脚 PAD\_z 上,或者,将所述 RPMC 中的相同 IO 引脚 b\_y 采用金属引线连接到所述芯片载体的同一外部共享引脚 PAD\_z 上。

[0171] 其中,所述 FLASH 的 IO 引脚 a\_x 与所述 RPMC 中的 IO 引脚 b\_y 为互连的相同 IO



引脚；

[0172] 所述 a 表示 FLASH 的 IO 引脚,所述 x 表示 FLASH 的 IO 引脚标识;所述 b 表示 RPMC 的 IO 引脚,所述 y 表示 RPMC 的 IO 引脚标识;所述 PAD 表示芯片的 IO 引脚,所述 z 表示芯片的 IO 引脚标识。

[0173] 上述步骤 302- 步骤 304 可以结合为外部共享引脚连接的情况。例如,图 2 中右上角处,Pin\_a\_0 (即 a\_x, x=0) 与 Pin\_b\_0 (即 b\_y, y=0) 互连,Pin\_a\_0 连接到芯片的同一外部共享引脚 PAD\_0 (即 PAD\_z, z=0) 上;图 2 中右下角处,Pin\_a\_# (即 a\_x, x=#) 与 RPMC 中的相同 IO 引脚互连,Pin\_a\_# 连接到芯片的同一外部共享引脚 PAD\_# (即 PAD\_z, z=#) 上;以及图 2 中,Pin\_a\_x (即 a\_x, x=x) 与通过位于下侧的跳线窗口 Pin\_a\_x (即 a\_x, x=x) 与 Pin\_b\_x (即 b\_y, y=x) 互连,Pin\_a\_x 连接到芯片的同一外部共享引脚 PAD\_x (即 PAD\_z, z=x) 上。上述情况均属于外部共享引脚连接的情况。

[0174] 图 2 中的用于连接两个引脚的虚线即可代表本发明实施例所述的金属引线。其中,连接两个 Pin\_a\_x 和两个 Pin\_b\_y 之间的双向箭头虚线表示其分别采用 FLASH 和 RPMC 内部的金属线连接。

[0175] 步骤 306,将所述 FLASH 的第一和 / 或第二内部 IO 引脚与所述 RPMC 的第一和 / 或第二内部 IO 引脚采用金属引线互连。

[0176] 本发明实施例中,FLASH 和 RPMC 中还可以包括各自的第一和 / 或第二内部 IO 引脚,可以将 FLASH 和 / 或 RPMC 的第一内部 IO 引脚 a\_x 通过跳线窗口采用金属引线连接到所述 RPMC 和 / 或 FLASH 的第一内部 IO 引脚 b\_y;以及可以将 FLASH 的第二内部 IO 引脚 a\_x 采用金属引线连接到所述 RPMC 的第二内部 IO 引脚 b\_y。其中,FLASH 的第一和 / 或第二内部 IO 引脚 a\_x 和 RPMC 的第一和 / 或第二内部 IO 引脚 b\_y 可以表示同一个状态位。

[0177] 例如,图 2 中 RPMC 中上侧 Pin\_b\_y (即 b\_y, y=y) 通过下侧的跳线窗口 Pin\_b\_y (即 b\_y, y=y) 与 FLASH 中的 Pin\_a\_y (即 a\_x, x=y) 互联;以及 FLASH 中上侧 Pin\_a\_x (即 a\_x, x=x) 通过下侧的跳线窗口 Pin\_a\_x (即 a\_x, x=x) 与 RPMC 中的 Pin\_b\_y (即 b\_y, y=y) 互联,以上两种均属于 FLASH 中的第一内部 IO 引脚与 RPMC 中的第一内部 IO 引脚互联的情况;

[0178] 图 2 中 Pin\_a\_# (即 a\_x, x=#) 与 RPMC 中的内部 IO 引脚互连,以及 RPMC 中的 Pin\_b\_0 (即 b\_y, y=0) 与 FLASH 中的 Pin\_a\_0 (即 a\_x, x=0) 互连,上述两种均属于 FLASH 的第二内部 IO 引脚与 RPMC 的第二内部 IO 引脚互连的情况。

[0179] 步骤 308,将所述 FLASH 中实现 FLASH 功能的独立 IO 引脚采用金属引线连接到所述芯片载体的外部独立引脚上。

[0180] 本发明实施例中,所述 FLASH 中还可以包括实现 FLASH 功能的独立 IO 引脚,可以将这些 FLASH 中的独立 IO 引脚采用金属引线连接到所述芯片载体的外部独立引脚上。

[0181] 例如,图 2 中左下角处,与 FLASH 相连的独立 IO 引脚 Pin\_a\_n (即 a\_x, x=n) 通过金属引线连接到所述芯片的外部独立引脚 PAD\_n (即 PAD\_z, z=n) 上。

[0182] 步骤 310,将所述 RPMC 中实现 RPMC 功能的独立 IO 引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上。

[0183] 同样的,所述 RPMC 中还可以包括实现 RPMC 功能的独立 IO 引脚,可以将这些 RPMC 中的独立 IO 引脚采用金属引线连接到所述芯片载体的另外的外部独立引脚上。

[0184] 例如,图 2 中,与 RPMC 相连的独立 IO 引脚 Pin\_b\_n (即 b\_y, y=n)通过金属引线连接到所述芯片的外部独立引脚 PAD\_#(即 PAD\_z, z=#) 上。

[0185] 其中,所述 FLASH 中的独立 IO 引脚与所述 RPMC 中的独立 IO 引脚互不相连。

[0186] 步骤 312,将所述 FLASH、所述 RPMC 和所述芯片载体塑封为增强型 Flash 芯片。

[0187] 在经过上述步骤 300- 步骤 310 之后,完成了 FLASH 和 RPMC 的放置以及芯片上各个引脚的连接。最后,即可将所述 FLASH、所述 RPMC 和所述芯片载体塑封为增强型 Flash 芯片,塑封之后即完成了芯片的封装。

[0188] 综上所述,本发明实施例可以包括以下优点:

[0189] 1、本发明实施例所提出的增强型 Flash 芯片是将 FLASH 和 RPMC 封装在一起;其中,所述 FLASH 电路和所述 RPMC 电路分别包括各自独立的控制器;所述 FLASH 与所述 RPMC 中的相同 IO 引脚互连,并且连接到所述芯片的同一外部共享引脚上;外部指令通过所述芯片的外部共享引脚传输到 FLASH 与 RPMC 中,FLASH 的控制器和 RPMC 的控制器分别判断是否执行所述外部指令;所述 FLASH 和所述 RPMC 各自还包括内部 IO 引脚,所述 FLASH 的内部 IO 引脚与所述 RPMC 的相同内部 IO 引脚互连,所述 FLASH 与所述 RPMC 之间通过互连的内部 IO 引脚对进行内部相互通信。本发明实施例中,由于将 FLASH 和 RPMC 封装在一起,从而可以减小封装面积,降低设计成本;并且,FLASH 电路模块可以重复利用现有的 FLASH 芯片,设计者只需设计 RPMC 电路模块即可,因此,芯片设计复杂度低、设计周期短、成本低。

[0190] 2、FLASH 的第一内部 IO 引脚通过设置在 FLASH 上的跳线窗口与 RPMC 的第一内部 IO 引脚采用金属引线互连,和/或,RPMC 的第一内部 IO 引脚通过设置在 RPMC 上的跳线窗口与所述 FLASH 的第一内部 IO 引脚采用金属引线互连,避免了金属引线之间的交叉问题,降低了芯片制造工艺复杂度,提高了芯片封装的良率。

[0191] 3、FLASH 与 RPMC 之间可以通过互连的第一内部 IO 引脚对和/或第二内部 IO 引脚对进行内部相互通信。因此,当 FLASH 和 RPMC 中的任意一个正在执行外部指令,并且另外一个空闲时,如果通过外部共享引脚接收到挂起指令,则正在执行外部指令的任意一个执行所述挂起指令,并可以通过互连的内部 IO 引脚对向空闲的另外一个发送已挂起的通知,使空闲的另外一个也执行所述挂起指令,从而可以保证 FLASH 和 RPMC 的同步。

[0192] 4、FLASH 和 RPMC 还可以同时执行不同的指令,即 FLASH 和 RPMC 可以并行工作,因此,提高了芯片的性能。

[0193] 5、多芯片封装可以把不同工艺的 FLASH 和 RPMC 封装的一起,从而可以复用现有的资源,降低开发成本。

[0194] 6、FLASH 的容量可以扩展,例如,可以增加单片 FLASH 的容量,或者将多个 FLASH 封装在一起。

[0195] 本说明书中的各个实施例均采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似的部分互相参见即可。

[0196] 对于前述的方法实施例,为了简单描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其他顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作和模块并不一定是本发明所必须的。

[0197] 最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将

一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、商品或者设备中还存在另外的相同要素。

[0198] 以上对本发明所提供的一种增强型Flash芯片和一种芯片封装方法,进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。




图 1-a




图 1-b




图 2



图 3