

[19] 中华人民共和国国家知识产权局

[51] Int. Cl.

H01L 21/68 (2006.01)

H01L 21/52 (2006.01)



# [12] 发明专利说明书

专利号 ZL 03803623.1

[45] 授权公告日 2007 年 8 月 29 日

[11] 授权公告号 CN 100334706C

[22] 申请日 2003.3.10 [21] 申请号 03803623.1

[30] 优先权

[32] 2002. 3. 11 [33] JP [31] 65428/2002

[32] 2002. 12. 3 [33] JP [31] 350631/2002

[86] 国际申请 PCT/JP2003/002799 2003. 3. 10

[87] 国际公布 WO2003/077310 日 2003. 9. 18

[85] 进入国家阶段日期 2004. 8. 10

[73] 专利权人 株式会社瑞萨科技

地址 日本东京

[72] 发明人 本间博 小田岛均 宫崎忠一

和田隆 大录范行 三田彻

[56] 参考文献

JP2 - 230754A 1990. 9. 13

JP62 - 160768A 1987. 7. 16

JP4 - 177860A 1992. 6. 25

JP5 - 109869A 1993. 4. 30

JP9 - 213997A 1997. 8. 15

JP1 - 157549A 1989. 6. 20

JP5 - 3242A 1993. 1. 8

JP2000 - 91403A 2000. 3. 31

JP6 - 295930A 1994. 10. 21

JP3 - 11649A 1991. 1. 18

审查员 白燕

[74] 专利代理机构 中国国际贸易促进委员会专利  
商标事务所

代理人 付建军


权利要求书 2 页 说明书 32 页 附图 25 页

[54] 发明名称

半导体器件以及半导体器件的制造方法

[57] 摘要

为了提高用于叠式闪存等的薄型半导体器件的可靠性和产量，半导体器件的制造如下所述：使用上冲夹具，利用粘合片从背面将通过切割粘合片上的半导体晶片得到的每个半导体芯片（半导体器件）向上推，其中超声波振动应用到上冲夹具上，从而不会破坏粘合片，以及拾取每个半导体芯片。



1. 一种制造半导体器件的方法，包括如下的拾取步骤：

将厚度为  $100\mu\text{m}$  或小于  $100\mu\text{m}$  并且粘贴了粘合片的半导体晶片切割成单个的半导体芯片之后，使用抽气夹具抽吸并保持每个半导体芯片，以便从粘合片上收集半导体芯片，

所述拾取步骤还包括：在使用真空台保持对应于半导体芯片周边的粘合片部分的同时，使用上冲夹具隔着粘合片上推半导体芯片；并将已经应用于上冲夹具的超声波振动施加在半导体芯片上。

2. 如权利要求 1 所述的半导体器件的制造方法，其中，

所述超声波振动是沿着与粘合片和半导体芯片之间的粘结面交叉的方向施加的，或者是沿平行于粘结面的方向施加的。

3. 如权利要求 1 所述的半导体器件的制造方法，其中还包括

使用控制器控制半导体芯片、粘合片或者上冲夹具顶端的温度，以使该温度等于或小于设置在半导体芯片上的电路的损坏温度或者粘合片的熔点。

4. 如权利要求 1 所述的半导体器件的制造方法，其中还包括测量并控制粘合片的张力。

5. 如权利要求 1 所述的半导体器件的制造方法，其中还包括对能曾与粘合片分离的芯片只重试所述拾取步骤一次。

6. 如权利要求 1 所述的半导体器件的制造方法，其中还包括供应芯片，从而通过上下颠倒半导体晶片，使其电路图案表面露出。

---

7. 如权利要求 1 所述的半导体器件的制造方法，其中还包括在应用超声波振动的同时在半导体芯片的水平面内移动上冲夹具。

## 半导体器件以及半导体器件的制造方法

### 技术领域

本发明涉及半导体器件制造技术。

### 背景技术

半导体器件的制造工艺包括：第一步，在半导体晶片上同时形成多个半导体芯片；第二步，在半导体晶片上贴上粘合片；第三步，将晶片和一部分粘合片切（切割）成小块，使模片(die)（半导体芯片）不分离；第四步，从粘合片上拆开并拾起切成小块的半导体芯片。

作为第四步的先前技术，公开的有 JP-A-02-230754（先前技术 1 和 2）、JP-A-05-109869（先前技术 3）、JP-A-06-295930（先前技术 4）和 JP-A-07-106363（先前技术 5）。

先前技术 1 披露一种技术，其中从被去除的粘合片背面插入针状插针，从而利用插入力断开粘合片，并且插针直接向上推起半导体芯片，将其从粘合片上拆开。在先前技术 1 中，利用直接向上推起半导体芯片产生大的拆开力。因此，先前技术 1 被认为是一种比以前技术更快和更安全地执行上述操作的技术。

先前技术 2 披露一种技术，其中为减弱半导体芯片与粘合片之间的粘合力，通过对粘合片应用超声波振动，同时使用棒插针将半导体芯片向上推，将半导体芯片从粘合片上拆开。这种技术通过利用超声波振动可以减小拆开时间。

先前技术 3 披露一种与先前技术 1 类似的技术，其中使用向上冲的针穿透胶带，直接向上推起被拆开的半导体芯片。但是，先前技术 3 与先前技术 1 的不同之处在于，利用多个向上冲的针以及增加振动，使半导体芯片的拆开（剥离）变得容易。

先前技术 4 披露，通过在粘合片下设置拆开头，减弱半导体芯片与粘合片之间的粘合力，拆开头包括一根束缚插针以及围绕在束缚插

针周围的多根上冲插针，从而通过诸如凸轮的机构利用束缚插针从外部两次或三次磨擦粘合片背面。而且，先前技术 4 披露，在减弱粘合力之后，通过升高束缚插针周围的多根上冲插针以及束缚插针，均匀地抬起半导体芯片，从而去除已经减弱粘合力的粘合片。

先前技术 5 披露，在利用上冲棒将切割带应用在底部并用筒夹(collet)覆盖模片(die)（半导体芯片）后，用振动器彼此平行地振动切割带和筒夹，从半导体芯片上去除胶带。模片被负压吸入筒夹中，并装在引线框架的小岛上。

### 发明内容

为了快速和安全地执行拆开（剥离），迄今仍经常使用上述的先前技术 1。

但是，在先前技术 1 的条件下，粘合片被针状插针破坏，从而直接向上推起半导体芯片，因此由于针状上冲的插针的压痕，容易在半导体芯片与粘合片接触的非功能表面（端子表面的相反表面）产生细小划痕。

近几年，存储器模块的容量增大，系统 LSI 性能提高，因此半导体芯片的厚度和尺寸减小。特别是在经常使用移动终端的情况下，如手机、叠式闪存，其中很多大容量存储装置堆叠在一起，并且堆叠了中央处理单元。

在半导体芯片应用于上述叠式半导体器件的情况下，为了减小半导体器件的厚度，需要设定半导体芯片的厚度为等于或小于  $100\mu\text{m}$ 。

但是，在使用先前技术 1 制造上面装有等于或小于  $100\mu\text{m}$  的薄半导体芯片的半导体器件时，由于以下原因出现了明显的问题。

根据本发明人的实验，当在批量生产的条件下使用先前技术 1 执行拆开（剥离）时，半导体芯片背面的划痕可以达到  $30\mu\text{m}$  深。这种程度的划痕对于厚度等于或大于  $200\mu\text{m}$  的传统半导体芯片不是问题，因为直到形成有端子的功能表面的绝缘层厚度大。但是，在如同用于叠式闪存的、厚度等于或小于  $100\mu\text{m}$  的薄半导体芯片的情况下，划痕

影响的位置非常靠近功能表面。当半导体芯片装到衬底或引线框架上时，半导体芯片的预定强度不能被保证，或者半导体芯片由于划痕会破裂。

因此，必须提高叠式半导体器件的可靠性。

而且，根据半导体器件（半导体封装）的结构或目的，会出现相同的问题。

首先，根据封装结构和半导体芯片厚度，考虑强度而允许的半导体芯片背面的划痕深度描述如下。

在倒装芯片（FC）的条件下，半导体芯片直接装在用户的电路板上。因此，半导体芯片是暴露的，从而容易受到外部作用力。如果发生损坏，例如与半导体芯片的厚度相关的且不能忽略的深度的压痕或划痕，则由于外部作用力，半导体芯片的力学强度大大降低。特别是在制造到运输的过程中，或者在安装到用户电路板之前的过程中，施加了外部作用力（压力或冲击）。并且，即使得到最终产品，但由于工作温度下的变化，以及由于冲击引起的偏转或外部作用，将引起破坏。

而且，成形一个使用板上芯片安装（COB）的结构并用树脂覆盖，从而在将半导体芯片安装到用户电路板上后，覆盖整个半导体芯片。在这种条件下，即使由于半导体芯片上存在压痕或划痕而使力学强度下降，装在电路板上的半导体芯片也受到树脂成形物的保护，从而在芯片成为最终产品之后，其破坏的可能性小。但是，在半导体芯片的制造和运输过程中，以及在芯片装到用户电路板之前的过程中，半导体芯片没有被保护，因此破坏的可能性没有减小。减小制造阶段破坏的可能性，可以通过如下方式实现：在芯片运输到托盘时缓冲冲击，通过改进封装材料缓冲运输芯片时的冲击，以及通过电路安装过程中的过程控制，这是因为过程控制与最终产品的情况相比是容易的。但是，这增加了管理上的限制，从而使处理变得困难。

并且，在利用模具封装半导体器件的情况下，当半导体器件从半导体制造商运输时，半导体芯片已经覆盖了成形材料，如树脂。因此，

即使在薄半导体芯片的条件下，也难以产生划痕。并且，因为在制造商的控制下，制造过程是一致的，所以容易做到严格的过程控制。因此，利用模具封装的半导体器件可以使用薄半导体芯片，即使其具有相同程度的划痕。

但是，也在这种条件下，在必要地封装半导体芯片之前，半导体芯片可能被过程中的划痕破坏。因此，需要减少划痕的技术。

并且，除了这些安装实施例以外，先前技术可以使用的半导体芯片的厚度限制，随着最终产品的使用条件而改变。例如，与用于典型工业应用中的半导体相比，对于玩具，保证其性能，抗冲击性能以及保证其寿命的温度和湿度范围是较小的，强度和可靠性的要求不严格。因此，与工业半导体芯片的情况相比，即使在很少保护状态下使用玩具，问题也可能不发生。如同上述的情况，在小尺寸和重量重要的电子信息单元中，如手机和移动系统，为了减小重量的目的，也可以减小可靠性的要求。但是，如果每件产品超出一定限度，尽管程度之间有差异，但上述的划痕造成的缺陷成为一个问题。

图 17 表示不同安装条件和用途下，半导体芯片可应用厚度的极限值，其中在半导体芯片的制造过程中，由于上述先前技术，可能在半导体芯片的背面产生压痕和划痕。

如上所述，在 FC 的情况下，需要使用厚的半导体芯片，因为半导体芯片仅受到轻微保护。在模具类型的情况下，因为成形物的保护作用，即使使用薄半导体芯片也不容易发生破坏或问题。但是，当使用传统的拆开技术时，压痕或由于压痕产生的划痕可以出现在半导体芯片的背面。因此，一般难以使用等于或小于  $100\mu\text{m}$  的薄半导体芯片。即使严格地管理制造过程并改进安装结构，传统的拆开技术难以做出大的改进，满足所述的可应用极限。

在先前技术 3 的情况下，半导体芯片的功能表面容易划伤，因为使用针状上冲插针用于拆开，如同先前技术 1 的情况。并且，因为使用振动，对半导体芯片背面产生的压痕也加重。即使在厚度为  $200\mu\text{m}$  的一般用途半导体芯片中不出现问题，当使用等于或小于  $100\mu\text{m}$  的薄

半导体芯片时，出现与强度减小相关的重大问题的可能性大。

先前技术 2 披露，拆开半导体芯片背面的粘合片是通过将其压在具有平顶端的振动器上而实现的。

但是，在先前技术 2 中待拆开的半导体芯片的厚度为  $575\mu\text{m}$ 。在具有上述厚度的半导体芯片中，上述划痕的影响小。因此，具有高拆开速度的先前技术 1 迄今仍在应用。

即，先前技术 2 的技术所解决的问题，不知道在任何厚度的半导体芯片中是否得到明显的作用。因此，先前技术 2 未应用在半导体工业中。

尽管存在很多其它的拆开技术，但是据说通过针状上冲插针的尖端破坏粘合片的方法，在半导体工业的实际应用中，如先前技术 1 和先前技术 3，是最优选的方法。

换句话说，还没有研究适合于去除粘在背研磨制作的、厚度等于或小于  $100\mu\text{m}$  的半导体芯片上的粘合片的去除方法，上述半导体芯片可以应用于叠式半导体器件。

本发明的目的是提供一种半导体器件的制造方法，用于快速地去去除粘在厚度等于或小于  $100\mu\text{m}$  的半导体芯片上的粘合片，而不划伤半导体芯片。

并且，本发明的另一个目的是提供一种半导体器件的制造方法，用于快速地去去除粘在用于叠式半导体器件的半导体芯片上的粘合片，而不划伤半导体芯片。

本发明申请包括能解决上述问题的多项发明内容。

本发明内容的典型一个描述如下。

一项发明内容是一种半导体器件的制造方法，通过将粘有粘合片的半导体晶片切成各个半导体芯片，抽真空并用抽气夹具保持每个半导体芯片，从粘合片上收集半导体芯片以便使用半导体芯片，用于制造半导体器件。其中当从厚度等于或小于  $100\mu\text{m}$  的半导体芯片上去除粘合片时，经由粘合片对半导体芯片施加超声波振动。

因为使用了超声波振动，就可以从粘合片上去除半导体芯片，而



不通过粘合片产生破坏。相应地，因为可以使用功能表面的区域几乎不损坏的半导体芯片，因此可以提供高可靠性的半导体器件。

并且，存在半导体芯片垂直地安装在其上面的叠式半导体器件，所使用的半导体芯片是通过超声波振动从粘合片上拆开的，所述粘合片粘在经历背研磨步骤和切割步骤的半导体芯片上。

而且，应用于叠式半导体器件的半导体芯片具有非常小的厚度，为等于或小于  $100\mu\text{m}$ 。因此，如果使用按传统方法制造的半导体芯片，则在实际安装时出现裂纹，从而降低可靠性。但是，如果使用通过超声波拆开而制造的半导体芯片，则可以提供高可靠性的半导体器件，因为裂纹的数量非常少。

结合附图，从下面本发明实施例的描述中，本发明的其它目的、特征和优点将变得更加清楚。

#### 附图说明

图 1 是表示半导体晶片背面研磨步骤和切割步骤的剖视图，其中按步骤的顺序表示；

图 2 是表示芯片分离单元结构的一个例子的剖视图；

图 3 是表示芯片分离单元上冲操作的剖视图，其中按步骤的顺序表示；

图 4 是表示芯片分离单元上冲时的粘合层状态的放大剖视图；

图 5 是表示芯片分离单元的上冲夹具顶端形状的一个例子的剖视图；

图 6 是表示芯片分离单元的上冲夹具顶端尺寸的一个例子的剖视图；

图 7 是表示抽气筒夹顶端形状的一个例子的剖视图；

图 8 是表示抽气筒夹的抽气孔排列的一个例子的剖视图；

图 9 是表示芯片分离单元各个部分的关联操作的一个例子的时序图；

图 10 是表示应用于芯片分离单元的芯片分离缺陷防止装置的一

个构造的剖视图；

图 11 是表示应用于芯片分离单元的芯片分离缺陷防止装置的一个构造的剖视图；

图 12 是表示半导体器件制造方法中使用的芯片分离单元的剖视图；

图 13 是表示芯片分离单元的剖视图；

图 14 是表示芯片分离单元的剖视图；

图 15 是表示芯片分离单元的剖视图；

图 16 表示上冲夹具运动轨迹的一个例子；

图 17 表示对应于不同安装结构和用途，半导体芯片可应用厚度的极限值，这是在通过在半导体芯片的背面可以产生压痕和划痕的方法制造半导体芯片的条件下；

图 18 表示在考虑半导体芯片尺寸的情况下超声波使用时间与上冲夹具的上升量之间关系的一个例子；

图 19 表示超声波振动的频率与振幅之间关系的一个例子；

图 20 是表示芯片分离单元结构的一个例子的剖视图；

图 21 是表示芯片分离单元的上冲操作的剖视图；

图 22 是表示芯片分离单元的剖视图；

图 23 是表示芯片分离单元的剖视图；

图 24 是按步骤顺序表示上冲操作的一个例子的剖视图；

图 25 是表示芯片分离单元的剖视图；

图 26 是按步骤顺序表示上冲操作的一个例子的剖视图；

图 27 是表示芯片分离单元的剖视图；

图 28 是表示芯片分离单元的剖视图；以及

图 29 是表示芯片分离单元动作的一个例子的顶视图。

### 具体实施方式

下面将参考附图详细地描述本发明优选的实施例。

图 1(a)到 1(e)是按步骤顺序表示半导体器件制造方法中晶片背研

磨步骤和切割步骤的一个例子的剖视图，其中半导体晶片被处理变薄，并切成半导体器件单元。

下面参考图 1 描述本发明的半导体器件制造流程。

目前，最常用的半导体材料是硅。硅晶片是通过研磨、切片和抛光铸锭形状的单晶硅的外周边而形成的。

接着，根据晶片工艺的正常半导体制造方法，如光刻技术，在半导体晶片上同时形成芯片单元的多个半导体电路。

形成半导体电路的半导体晶片 1，通过将研磨用的胶带 40 粘到电路表面一侧，并使用研磨机 41 研磨晶片背面 1a（图 1(a)），以减小到约  $200\mu\text{m}$  的预定厚度，从而得到预定厚度的晶片。将由于研磨而使表面变粗糙和翘曲的晶片背面 1a，通过化学刻蚀设备 42 或抛光设备精加工到等于或小于  $100\mu\text{m}$  的预定厚度（图 1(b)）。接着，通过晶片水平上的晶片探针对每个半导体器件进行功能性检测，执行非缺陷产品的分选（例如，通过在缺陷半导体芯片上打下标记，从而可以进行外部分选）。

将厚度减小的半导体晶片 1 粘到用于切割的粘合片 5 上，从而使半导体电路图案朝上。

粘合片 5 由以下构成：弹性树脂片基材料 4，如 PVC（聚氯乙烯）或 PET（聚对苯二甲酸乙二醇酯），以及位于片基材料一侧的粘结剂层 3。粘结剂层 3 包括通过紫外线辐射（UV）照射硬化的一层并且其粘结强度减弱。在其上面粘附半导体晶片的粘合片 5，通过延伸并结合到支架 7 上而固定，从而其外周边不是松的（图 1(c)）。

在切割步骤中，使用上面具有微细金刚石颗粒的非常薄的圆形刀片，也称为切割锯 43，将半导体晶片 1 切割成半导体芯片单元，从而沿半导体器件 2（半导体芯片）的四侧周边约  $100\mu\text{m}$  的切割边缘（划线），沿纵向和横向切割半导体晶片 1，半导体晶片 1 粘到固定在支架 7 的粘合片 5 上（图 1(d)）。

UV 从切割半导体芯片 2 的粘合片 5 的背面施加，使粘合片 5 的粘结剂层 3 硬化，并减小其粘合强度，从而半导体芯片 2 可以容易地

从粘合片 5 上分离（图 1(e)）。

接着，通过显微镜执行外部检查，并检查裂纹和划痕，用于去除或标记缺陷芯片。

在切割步骤后，如同下面表示的本发明的每个实施例，分离半导体芯片，从而选择性地仅仅拾起是无缺陷标记的无缺陷半导体器件（半导体芯片 2）。接着，通过结合装置将拾取的半导体器件结合到衬底上，衬底上将要安装半导体器件，如引线框架。为了将装置与安装器件的衬底进行连接，一种方法是在结合之前，先在安装器件的衬底上使用诸如银膏的粘结树脂，将芯片轻压在衬底上，或者一种方法是通过高温下金和硅的共晶，将背面具有金薄膜的芯片与待安装器件的镀银衬底连接。

接着，执行电线结合，其中使用金线将半导体芯片的外部电极垫与安装衬底一侧的引线电极相互连接。作为另外的方法，使用热回流焊接，其中焊料突起或金突起事先形成在芯片的外电极垫上，将突起与引线电极对齐，倒装(flip chip)结合，其中通过在加压状态下施加超声波振动进行连接；以及一种 TAB 方法，其中突起形成在芯片的外电极垫或带膜上，并加压和加热执行连接。

并且，半导体芯片、金线以及它们的连接部分采用树脂密封，以便以电子和机械方式保护它们不受外部环境的影响。

而且，在引线框架的条件下，引线的顶端被切割，接着使用辊弯曲引线，将引线框架成形，从而完成引线框架。

并且，在经过运输之前的无缺陷产品分选步骤（如老化等）之后，运送无缺陷的半导体器件。

除了上述安装方法外，在切割步骤之后，通过具有下面表示的本发明每个实施例集合的芯片分离单元和结合单元，存在将待运输的芯片装在芯片安装容器（托盘）上以及运输的情况，该芯片安装容器中以栅格的形式排列着比芯片形状大的凹槽、或者具有小粘结强度的薄膜。

图 2 是表示芯片分离单元结构的一个例子的剖视图，这个结构应

用于此实施例 1 的半导体器件的制造方法。

图 3(a)和 3(b)是按步骤顺序表示此实施例 1 的芯片分离单元上冲操作的一个例子的剖视图。

图 4 是表示此实施例 1 的芯片分离单元上冲时粘结剂层状态的一个例子的放大剖视图。

此实施例 1 的芯片分离单元具有拾取台 8，用于支撑粘合片 5，将已经经历切割步骤的半导体芯片 2 粘在粘合片 5 上；以及支架 7，用于执行水平运动和定位操作；抽气台 15，位于拾取台 8 下方，将粘合片 5 的背面抽气；上冲夹具 11，是向上推粘合片 5 和半导体芯片 2 的夹具，并且垂直可运动地设置在抽气台中心的上冲孔 13；超声波振动器 17，具有布置在上冲夹具 11 下面的内建的压电装置 18；以及抽气筒夹 16，是在上冲夹具 11 中产生超声波振动的元件，并用于抽气和保持各个半导体芯片 2，将芯片 2 装在衬底上，并且设置在拾取台 8 上方。

如图 3(a)所示，通过抽气台 15 对片 5 的背面抽气，待分离的半导体芯片 2 被上冲夹具 11 的顶端通过粘合片 5 向上推，从而升高上冲夹具 11 并保持片 5。在这种情况下，粘合片 5 被拉伸，从而产生张力。上冲夹具 11 的上推量设定为，以抽气台 15 上侧为基准向上约 0 到 0.5mm，从而不破坏粘合片 5。但是，上冲夹具的上推量，根据所用的粘合片 5 和半导体芯片 2 的尺寸而变化，但并不局限于除上述上推量以外的一个数值。

在将上冲夹具 11 升高到预定值之后，通过沿垂直芯片 2 的方向提供超声波振动，将半导体芯片 2 与粘合片 5 分离，从而上冲夹具 11 的顶端的频率为 10 到 100kHz，振幅为 5 到 100 $\mu$ m，并且通过粘合片 5 为半导体芯片 2 提供超声波振动。

在这种情况下，根据本发明者的实验，如图 19 所示，当频率和幅度太大时，上冲夹具 11 的超声波振动产生的热量增大，同时分离所需的时间短，使粘合片分解。但是，当频率和幅度太小时，粘合片不分解，但分离所需的时间延长，从而是不能实用的。

因此，对于超声波的频率和幅度，频率 20 到 80kHz 以及幅度 20 到 80 $\mu$ m 是实际使用的数值。

当上冲夹具 11 通过粘合片 5 向上推半导体芯片 2 时，在粘合片 5 的基材 4 中产生张力，片的基材 4 与半导体芯片 2 之间交界上的粘结剂层 3 也扩张，半导体芯片 2 外边缘上的粘结剂层 3a 扩张最大(图 4)。当上冲夹具 11 在上述状态下高速垂直振动时，粘结剂层 3 反复地高速扩张和收缩，在粘结剂层 3 中产生疲劳失效。失效发展，半导体芯片 2 与粘结剂层 3 分离。

并且，通过对上冲夹具 11 施加超声波，上冲夹具 11 被加热到几十度。但是，通过将加热的上冲夹具 11 的顶端压向粘有待分离半导体芯片的粘合片 5 上，粘合片 5 膨胀和收缩，从而半导体芯片 2 容易拆开。

如图 3(b)所示，当拾取半导体芯片 2 时，被分离的半导体芯片 2 首先使抽气筒夹 16 先运动到先前拆开的半导体芯片 2 正上方的预定高度，接着筒夹 16 下降并定位，通过打开抽气筒夹 16，半导体芯片 2 被抽取和保持，并装到衬底上。

当上冲夹具 11 将半导体芯片 2 向上推时，抽气筒夹 16 下降到的高度，例如，距离半导体芯片上侧约 0 到 0.1mm，从而不接触但靠近半导体芯片 2 的上侧。

这样，通过使用添加了超声波振动的芯片分离单元，可以得到半导体芯片背面没有划痕的薄半导体器件，而且不破坏粘合片。

粘在固定于支架 7 的粘合片 5 的半导体芯片 2，固定在拾取台 8 上。拾取台 8 由可以运动的两轴水平运动机构(未图示)支撑，从而待分离的半导体芯片 2 运动到上冲夹具 11 的正上方。

并且，当单独的上冲夹具 11 向上推半导体芯片 2 时，半导体芯片 2 的中心基本上被上冲夹具 11 的顶端上推，如图 2 和图 3 所示。但是，也允许拾取台运动和定位，从而根据先前描述的芯片分离理论，上冲夹具 11 向上推半导体芯片 2 的角附近。

多个抽气槽 14 和多个孔 24 与外部抽气机构相通，如真空泵(未

图示), 形成在抽气台 15 朝向粘合片 5 背面的上侧, 从而可以抽气并保持粘合片 5, 真空释放操作可以在抽气槽 14 和孔 24 周围进行。

上冲夹具 11 可以在其中垂直运动的上冲孔 13, 被开在抽气台的抽气槽 14 和孔 24 内部。上冲孔 13 的大小和形状, 是根据上冲夹具 11 顶端的开孔大小和形状以及被分离的半导体芯片 2 的尺寸而改变的。但是, 当使用芯片尺寸作为基准时, 例如, 当分离方形的半导体芯片 2 时, 孔形成等于或小于半导体芯片 2 的对角线长度的圆孔, 从而芯片不会落入上冲孔 13 中。当分离矩形半导体芯片 2 时, 优选尺寸小于芯片尺寸的槽孔。

形成在上冲孔 13 外侧的抽气槽 14 和抽气孔 24, 其形成的形状或排列能保持真空状态, 从而, 例如, 当不想分离的半导体芯片 2 所粘附的粘合片 5 被上冲夹具 11 向上推时能保持真空状态, 或者当对粘合片抽气时, 粘合片不对芯片施加大的载荷, 如裂纹或破裂。并且, 可以使用对粘合片 5 抽气的方法, 其中无数的抽气孔形成在上冲孔 13 外侧。

图 5 是表示此实施例 1 芯片分离单元的上冲夹具顶端的一个例子的剖视图, 图 6(a)和 6(b)分别表示此实施例 1 芯片分离单元的上冲夹具顶端尺寸的一个例子。

装在上冲夹具 11 上的超声波振动器 17 由垂直运动机构部分 21 支撑。并且, 振动器 17 具有与抽气台 15 独立的结构, 从而可以通过垂直运动上冲夹具 11 和超声波振动器 17, 执行将上冲孔 13 上的半导体芯片 2 的粘合片 5 向上推的操作。并且, 产生振动的压电装置 18 装在超声波振动器 17 中, 超声波振荡器(未图示)连接到压电装置 18, 上冲夹具 11 根据振荡器的开/关操作进行超声振动。上冲夹具 11 和超声波振动器 17 由螺丝固定。当根据被分离的芯片大小和粘合片特性而改变夹具顶端形状和尺寸以及超声波振动的幅度条件时, 可以容易地更换上冲夹具 11。

与粘合片 5 背面接触的上冲夹具 11 的顶端形状, 成形为球面, 从而在约 0.5mm 方形的非常小的半导体芯片的条件下(图 6(a)), 不

会破坏粘合片。根据被拆开的芯片大小以及粘合片的特性，允许改变夹具的球面尺寸  $R$  以及形状。

对于大面积的半导体芯片，如等于或大于  $1\text{mm}$  的方形，则形成与芯片形状相同的平面类型，从而由于超声波振动产生的热量以及超声波振动引起的粘合片的内摩擦热，可以在短时间内有效地传导到粘有半导体芯片的整个粘合面上（图 5(b)）。因为顶端的边缘部分 11a 可能破坏粘合片，优选地在边缘部分 11a 使用  $C$  倒角（图 5(c)）或  $R$  倒角（图 5(d)）。并且，可以使用球面。也可以根据被分离的芯片大小以及粘合片的特性改变倒角尺寸和夹具形状。优选地，在四边形的情况下，上冲夹具的孔径尺寸为，四边形的  $W2$  小于半导体芯片的芯片尺寸  $W1$ ，从而根据图 4 所示的芯片分离理论，芯片外侧周边的粘结剂层扩张，并且超声波振动传递到芯片的外侧周边（图 6(a)）。另外，在圆形的情况下，按照与方形情况相同的考虑，直径  $W4$  优选地小于芯片对角线长度  $W3$ （图 6(b)）。

在此实施例 1 的情况下，根据单独上冲夹具 11 的垂直运动，执行了使用超声波振动的芯片分离。因此，例如，仅仅通过根据半导体芯片 2 的尺寸改变上冲夹具 11 的形状和孔径尺寸，就可以应用于所有类型的半导体芯片 2 的拾取，从相当大的半导体芯片 2 到侧边为几毫米或更小的非常小的半导体芯片 2，从而可以得到芯片背面没有划痕的所有尺寸的半导体芯片 2 构成的半导体器件。并且，在此实施例的情况下，芯片是由单一上冲夹具分离的。但是，对于大的半导体芯片或矩形的半导体芯片，可以使用具有多个上冲夹具的芯片分离单元，用于半导体芯片 2。

粘贴半导体芯片 2 的粘合片 5 有多种类型，可以根据用途进行选择。适于图 2 和 3 所示的本发明实施例 1 的芯片分离单元的粘合片 5，即，片基材料 4 取决于芯片大小。

根据本发明者的实验，对于  $0.5\text{mm}$  方形或更小的非常小的芯片，易伸展的基材，如  $\text{PO}$ （聚烯烃），能稳定地分离。这是因为片基材料使用不易伸展的材料，如刚性塑料的  $\text{PET}$  或  $\text{PVC}$ ，从而容易传导



振动，并且超声波的影响拓宽，因此使相邻的芯片一起分离。但是，当基材采用 PO 时，不容易传导振动，因为它是弹性体。因此，不容易影响相邻的芯片。并且，对于 1mm 方形或更大的大面积芯片，可以更稳定地分离不容易伸展的芯片基材。如上所述，当片基材料采用不容易伸展的材料，如 PET 或 PVC，相邻芯片不会一起分离，因为振动容易通过 PET 或 PVC 传递，大面积芯片具有大的粘结面积。

而且，当粘合片松动时，不容易被去除，但当张力施加于可伸展粘合片时，片容易分离。因此，可以设置扩展机构（未图示），以便将粘合片 5 均匀地扩展在芯片分离单元的拾取台 8 上，如图 2 所示。

这样，通过选择适合芯片大小的粘合片的片基材料，可以得到没有分离误差的芯片分离单元。

图 7(a)和 7(b)是分别表示抽气筒夹顶端形状的一个例子的剖视图，图 8(a)和 8(b)是分别表示抽气筒夹的抽气孔排列的一个例子的剖视图。

图 2 所示的芯片分离单元的抽气筒夹 16 由两轴运动机构部分 22 和 23 支撑，从而可以运动并定位在粘在支架 7 支撑的粘合片 5 上的半导体芯片 2 的正上方位置上，并将被抽气和保持的半导体芯片 2 运送到外部。

与诸如真空泵（未图示）的外部抽气机构相通的抽气孔 16a，开口在抽气筒夹 16 上，使其可以抽气并保持的分离半导体芯片 2，以及停止保持芯片 2。

如图 7 所示，用于抽气并保持半导体芯片 2 的抽气筒夹 16 的形状，一般包括平筒夹（图 7(a)），通过接触芯片上侧对半导体芯片抽气；或者圆锥筒夹（图 7(b)），当防止筒夹接触半导体芯片上侧（电路图案面）时，用于定位芯片的外侧周边并对其抽气（图 7(b)）。可以根据被分离的半导体芯片，选择这两种类型的一种。

为了通过抽气筒夹 16 抽气和保持半导体芯片 2，当对芯片上侧抽气的抽气孔 16a 较大时，芯片在部分孔处翘曲，在最坏的情况下可以毁坏芯片。接触芯片 2 的抽气筒夹 16 的抽气孔 16a 的直径，设定为抽

气时芯片不变形的直径，例如，孔的直径  $d$  设定为约 0.2mm。对于约 0.5mm 方形的非常小芯片，使用一个抽气孔就足够了，如图 7(a)所示。另外，当对 1mm 方形或更大的大面积芯片抽气时，如上所述，接触芯片的抽气孔的直径  $d$  设定为约 0.2mm，如图 3(b)所示。优选地，所用的抽气孔的数量适合于芯片面积，并且抽气孔形成栅格排列（图 8(a)）、交错排列（图 8(b)）或随机排列。

并且，对半导体芯片抽气的抽气筒夹的顶端直径  $D$ ，设定为约等于被分离的芯片的尺寸。

作为接触芯片的抽气筒夹 16 顶端的材料，可以使用耐磨树脂，如 VESPEL 材料，抗静电树脂，如乙缩醛共聚物，具有缓冲特性的橡胶，以及金属。但是，可以根据被分离的半导体芯片 2 或者分离条件选择这些物质中的一种。

图 9 是时序图，表示此实施例 1 的芯片分离单元各个部分的关联操作的一个例子。

在图 9 中，曲线 41 表示抽气筒夹的抽气时间，曲线 42 表示筒夹的高度位置，曲线 43 表示芯片的上侧位置，曲线 44 表示上冲夹具的位置，曲线 45 表示超声波的作用时间。

作为图 9 中曲线所示的一个例子，超声波振动应用到上冲夹具的定时和作用时间  $T$  约为 0.05 到 5 秒。

根据本发明者的实验，对于 0.5mm 方形或更小的非常小半导体芯片，作用时间短，因为粘结面积小，从被分离的每种尺寸的芯片看，芯片在约 0.1 秒时间内可以充分地分离。但是，对于 1mm 方形或更大的大面积半导体芯片，因为粘结面积大，芯片分离的时间为 0.1 到 2 秒。随着芯片面积增大，作用时间延长。起始作用时间可以设定，从而在上冲夹具上冲之前或之后可以开始作用，如曲线 45 或 45a 所示。

图 18 是表示对于每种尺寸的半导体芯片 2，超声波作用时间与上冲夹具上推值的实验结果的曲线。实验结果的数值，根据所用的粘合片 5 的特性以及上冲夹具 11 顶端的孔径尺寸和形状而改变。

而且，虽然图 9 中未图示，可以根据超声波振动应用到上冲夹具

11 的操作顺序分离半导体芯片 2, 同时通过上升上冲夹具 11 并降低抽气筒夹, 使上冲夹具 11 的升高操作与抽气筒夹 16 同步, 从而保持待分离的半导体芯片 2 和粘合片 5。

通过使用增加了上述超声波振动的分离单元, 可以得到半导体芯片背面没有划痕的薄半导体器件, 而不破坏粘合片。

图 10 是表示此实施例 1 的芯片分离单元中缺陷芯片分离防止装置的结构 1 的剖视图。

当使用此实施例 1 的芯片分离单元分离半导体芯片 2 时, 可以在应用超声波振动时使用用于测量产生的温度并用于控制温度的装置。

图 10 所示的芯片分离单元, 根据此实施例 1 的芯片分离单元的操作程序分离半导体芯片 2。待分离的半导体芯片 2, 被抽气台 15 真空抽吸粘合片的背面, 在保持粘合片 5 的同时升高上冲夹具 11, 并且通过粘合片 5 向上推半导体芯片 2。向上推半导体芯片 2 之后, 对上冲夹具 11 施加超声波振动, 将半导体芯片 2 分离。

在这种情况下, 装置 31 用于测量由于超声波振动引起的上冲夹具 11 的顶端温度, 装置 32 用于测量待分离的半导体芯片 2 的温度, 装置 33 用于测量粘合片 5 上粘有待分离芯片的部分的温度, 这些装置在应用超声波振动时用于测量每个部分的温度。对半导体芯片 2 提供的热量达到可允许的极限或更高, 将毁坏半导体芯片 2 的电路。而且, 当为粘合片 5 提供过多的热量时, 粘合片 5 熔化, 熔化的粘合片 5 或粘结剂层 3 可以粘到半导体芯片 2 背面。并且, 当粘合片 5 熔化时, 半导体芯片 2 的背面暴露, 当上冲夹具 11 接触半导体芯片 2 背面时, 划伤半导体芯片 2 的背面。对用于这些缺陷芯片分离的防止措施, 设置了一个功能, 用于自动地或手工地调节超声波的作用时间以及上冲夹具 11 的上推值, 从而根据直接或间接测量上冲夹具 11 的顶端、待分离的半导体芯片 2 以及粘合片 5 的温度所得到的测量值, 并由控制器 30 一起上推它们, 从而在每个上述部分中不会产生等于或高于设定温度的温度。如果需要, 可以为上冲夹具的顶端设置散热装置或冷却风扇, 减少产生的热量。

这样，通过测量应用超声波振动产生的温度以及设置控制温度的功能，可以得到没有缺陷分离的薄半导体器件。

图 11 表示此实施例 1 的芯片分离单元的剖视图，其中装有缺陷芯片分离防止装置。

当使用此实施例 1 的芯片分离单元分离半导体芯片 2 时，可以使用测量粘合片 5 的张力的装置，此张力是在上冲夹具 11 通过粘合片 5 向上推半导体芯片 2 以及施加超声波振动时产生的，使用上述装置用于控制粘合片的张力。

图 11 中所示的芯片分离单元，根据此实施例 1 的芯片分离单元的操作程序分离半导体芯片 2。待分离的半导体芯片 2 通过下述方式经由粘合片被向上推，即通过背面被抽气台 15 抽气、在抽气并保持粘合片 5 的同时升高上冲夹具 11、以及向上推半导体芯片 2。在向上推半导体芯片 2 之后，将超声波振动应用到上冲夹具 11。在这种情况下，通过上冲夹具 11 的上推以及超声波振动的振幅，在粘合片 5 中产生张力，并且半导体芯片 2 被偏转。当上冲夹具 11 的上推值以及超声波振动的振幅较大时，半导体芯片 2 的偏转也增大。在最坏的情况下，在半导体芯片 2 中出现破裂或裂纹。并且，半导体芯片 2 的偏转取决于抽气台 15 抽气和保持粘合片 5 的抽气压力 15a。半导体芯片 2 的偏转还取决于半导体芯片 2 被上冲夹具 11 上推的位置。对于这些缺陷芯片分离的防止措施，设置了一个功能，用于自动地或手工地调节上冲夹具 11 的上推值、真空台的真空压力 15a 以及半导体芯片 2 和上冲夹具 11 的位置，从而根据使用装置 34 测量被分离半导体芯片 2 周围的粘合片 5 的张力得到的测量值，测量片张力，以及由控制器 30 向上推它们，不会在粘合片 5 中产生过大的张力。

这样，通过测量上冲夹具 11 执行上推以及应用超声波振动时产生的粘合片 5 的张力，并且控制张力的功能，可以得到没有缺陷分离的薄半导体器件。

当通过此实施例 1 的芯片分离单元分离和拾取半导体芯片 2 时，优选地是设置一个功能（重试功能），对第一次分离操作中没有从粘

合片 5 上分离的半导体芯片 2 再次应用相同的分离操作。优选地，当不能再为此项功能执行分离时，提供不再执行分离操作的操作顺序。

下面是使用此功能的分离过程。

首先，拾取台 8 运动，使待分离的半导体芯片 2 运动到上冲夹具 11 正上方的位置。抽气台 15 真空抽吸被分离半导体芯片 2 对应的粘合片背面。启动抽气筒夹 16 的真空抽吸，下降抽气筒夹 16。在抽气和保持粘合片 5 的同时，上冲夹具 11 升高，通过粘合片 5 将半导体芯片 2 向上推。在上推半导体芯片 2 之后，通过对上冲夹具 11 应用超声波振动以及通过粘合片 5 应用到半导体芯片 2，半导体芯片 2 从粘合片上分离，并由抽气筒夹 16 真空吸引和保持，升高抽气筒夹 16。芯片分离的质量是通过使用测量抽气筒夹 16 的抽气压力或抽气流速的功能确定的，或者通过在抽气筒夹 16 的抽气孔上设置传感器确定有无芯片的功能确定的。当半导体芯片 2 没有被抽气筒夹 16 抽真空时，由计数器或类似的装置数出重试的次数。对于没有从粘合片 5 上分离的半导体芯片 2 再次应用相同的分离操作。但是，当对芯片再次应用分离操作之后仍不能分离半导体芯片 2 时，不再对没有再次分离的半导体芯片 2 进行分离操作，而是通过取消抽气筒夹和抽气台的真空状态，分离另一个半导体芯片 2。

在这种情况下，没有通过二次分离操作分离的半导体芯片 2，例如，粘结剂层的粘合力没有减弱，或者由于诸如切割步骤上冲缺陷的原因没有分离的芯片，进入一个特殊状态，因此即使再次执行重试，也不能在高的可能性下分离。并且，重复分离操作多次，并由此对半导体芯片 2 和粘合片 5 施加超声波振动达到重复分离操作的次数，使半导体芯片 2 损坏的机率增大。因此，优选的是，一个芯片上不能执行分离操作三次或多于三次。

通过限制对没有分离的半导体芯片再次执行分离操作的重试次数，可以得到没有分离造成的损坏的薄半导体器件。

图 12 是表示用于第二实施例 2 的半导体器件制造方法的芯片分离单元的剖视图。

在实施例 1 的芯片分离单元的情况下，超声波的振动方向和振幅方向垂直于半导体芯片 2。但是，如图 12 所示，可以使用对半导体芯片 2 施加水平方向超声波振动的装置结构。而且当振动方向是水平方向时，芯片分离操作具有与上述实施例 1 的条件相同的操作程序。

通过抽气台 15 抽吸粘合片 5 的背面，以及在保持粘合片 5 的同时升高上冲夹具 12，就利用粘合片 5 向上推被分离的半导体芯片 2。在上推半导体芯片 2 之后，对上冲夹具 12 施加水平方向的超声波振动，频率为 20 到 80kHz，振幅为 20 到 80 $\mu$ m，并通过粘合片 5 施加到半导体芯片 2 上，就可以从粘合片 5 上分离半导体芯片 2。在这种情况下，如图 4 所示，当上冲夹具 12 通过粘合片 5 向上推半导体芯片 2 时，在粘合片 5 的片基材料 4 中产生张力，存在于基材 4 与芯片 2 之间边界的粘结剂层 3 扩张，半导体芯片 2 的外侧周边上的粘结剂层 3a 扩张最大。当在上述状态下上冲夹具 12 以高速沿水平方向振动时，粘结剂层 3 在高速下重复地扩张和收缩，在粘结剂层 3 中出现疲劳失效，失效扩展，半导体芯片 2 从粘结剂层 3 上分离。并且，通过对上冲夹具 12 施加超声波振动，上冲夹具 12 被加热到几十度。但是，通过将加热的上冲夹具 12 的顶端压向粘有待分离的半导体芯片 2 的粘合片 5，粘合片 5 扩张和收缩，从而半导体芯片 2 变得容易拆下。并且，因为高速下摩擦粘合片 5 背面所产生的摩擦热，粘合片 5 扩张和收缩，半导体芯片 2 变得容易拆下。

并且，通过改变设置上冲夹具和超声波振荡器的角度以及倾斜振动方向的振动方法，可以得到相同的优点。并且，通过组合了垂直和水平方向振动的二维振动方向，可以得到相同的优点。

图 13 是表示本发明实施例 3 的半导体器件制造方法使用的芯片分离单元的剖视图。

在实施例 1 的芯片分离单元的情况下，上冲夹具 11 设置在内装压电装置 18 的超声波振荡器 17 上，以便使用上冲夹具 11，从而根据被分离的半导体芯片 2 的尺寸，可以改变夹具 11 的孔径尺寸和形状，或者改变超声波振动的频率和振幅。但是，也可以通过具有单独压电

装置 18 的装置分离半导体芯片 2，而不通过上冲夹具 11。

实施例 3 的芯片分离单元，根据与实施例 1 相同的操作程序分离芯片。被分离的半导体芯片 2 的上推通过以下方式实现：抽气台 15 抽吸粘合片背面，升高压电装置 18 并保持粘合片 5，从而压电装置 18 的顶端通过粘合片 5 上推。在上推半导体芯片 2 之后，通过为压电装置 18 供应电流并且通过粘合片 5 对半导体芯片 2 施加超声波振动，将半导体芯片 2 与粘合片 5 分离。在这种情况下，压电装置的选择使其顶端产生的振动频率为 20 到 80kHz，振幅为 20 到 80 $\mu$ m。

图 14 是表示实施例 4 的半导体器件制造方法使用的芯片分离单元的剖视图。

在实施例 1 的芯片分离单元的条件下，粘在粘合片 5 上的半导体芯片 2，通过升高上冲夹具 11 从粘合片背面分离。但是，也可以使用所有构成器件在垂直方向翻转的装置结构来分离半导体芯片 2。

实施例 4 的芯片分离单元具有拾取台 8，用于支撑粘合片 5 和支架 7，粘合片 5 上粘有经历切割步骤的半导体芯片 2，拾取台 8 进行水平运动和定位；抽气台 15，位于拾取台 8 上方，对粘合片 5 背面抽气；上冲夹具 11，其定位可以升高或降低抽气台中心处的上冲孔 13，以将粘合片 5 和半导体芯片 2 向上推；超声波振荡器 17，其具有内建的压电装置 18，用于在上冲夹具 11 中产生对上冲夹具 11 下方的超声波振动；以及抽气筒夹 16，用于抽吸并保持分离的半导体芯片 2 以及将其输送到下一步骤，在下一步骤将其装在拾取台 8 下方。

首先，粘在固定于支架 7 的粘合片 5 上的半导体芯片 2，被固定到固定的拾取台 8 上，从而半导体芯片 2 的电路图案面朝下。通过使用抽气台 15 抽吸粘合片背面，并下降上冲夹具 11 同时保持粘合片 5，被分离的半导体芯片 2 被上冲夹具 11 的顶端通过粘合片 5 按压。在下降上冲夹具 11 预定值之后，上冲夹具 11 的顶端通过粘合片 5 对半导体芯片 2 施加超声波振动，频率为 20 到 80kHz，振幅为 20 到 80 $\mu$ m，从而可以从粘合片 5 上分离半导体芯片 2。当拾取半导体芯片 2 时，被分离的半导体芯片 2 首先使抽气筒夹 16 先运动到被分离的半导体芯

片 2 正上方的预定高度，升高并定位半导体芯片 2，使用抽气筒夹 16 在电路图案面抽吸并保持芯片 2，同时打开其真空抽吸。接着，通过另一个未图示的抽气筒夹抽吸并保持芯片的背面，将芯片装在芯片排列容器（托盘）中，或者将其装到将要安装器件的衬底上，从而向下翻转芯片的电路图案面。

并且，可以使用芯片分离单元用于设定在半导体芯片 2 下方的芯片排列容器，芯片排列容器具有能三维运动的机构，将容器上升到接近芯片的高度，并直接将通过超声波振动分离的芯片安装到容器上，同时电路图案面转向下。

这样，通过使用垂直翻转的装置结构，可以得到能提供半导体芯片电路图案面转向下的薄半导体器件。

图 15 是表示实施例 5 的半导体器件制造方法使用的芯片分离单元的剖视图，图 16(a)到 16(c)分别表示实施例 5 的上冲夹具的运动轨迹的一个例子。

实施例 1 的芯片分离单元使用仅仅一个轴向的上升操作，将上冲夹具 11 上升到预定值，对上冲夹具 11 施加超声波振动预定的时间，在振动结束后下降上冲夹具 11 到达起始位置。但是，也可以使用一种机构，使上冲夹具 11 上升，并将上冲夹具 11 运动到半导体芯片 2 水平面，同时将超声波振动施加到上冲夹具 11。

如图 15 所示，实施例 5 的芯片分离单元，通过抽气台 15 抽吸粘合片 5 的背面，以及在抽吸和保持粘合片 5 的同时升高上冲夹具 11，从而利用粘合片 5 向上推待分离的半导体芯片 2。在上推芯片 2 之后，对上冲夹具 11 施加超声波振动，频率为 20 到 80kHz，振幅为 20 到 80 $\mu$ m。在这种情况下，被施加超声波振动的上冲夹具 11，通过两轴运动机构 25 沿半导体芯片 2 的水平面运动，以便分离芯片。如图 16 所示，上冲夹具 11 顶端的运动轨迹，表现出在半导体芯片 2 的对角线上的直线运动（图 16(a)），通过半导体芯片 2 中心的直线运动（图 16(b)），在半导体芯片 2 的外周边和四个角附近的圆形运动（图 16(c)），或者在半导体芯片 2 的水平面中的无规则运动。



这样，通过上面施加超声波振动的上冲夹具 11 在半导体芯片 2 的水平面中运动，可以容易地分离半导体芯片 2，而不改变与半导体芯片 2 的尺寸无关的上冲夹具 11。

图 20 是表示本发明实施例 6 的半导体器件制造方法使用的芯片分离单元的结构的一个例子，图 21(a)和 21(b)是按步骤顺序表示实施例 6 的芯片分离单元的上冲操作的一个例子的剖视图。

实施例 6 的芯片分离单元具有拾取台 100100，用于支撑经过切割步骤的粘合片 1005 以及支架 1007，以便执行水平定位操作；位于拾取台 100100 下方的抽气台 10015；上冲插针 10011，它设置在窗孔 10013 的位置，可以垂直运动，窗孔 10013 开在抽气台 10015 的超声波部分；以及超声波振动器 10017，用于支撑上冲插针 10011，并将超声波振动传递到上冲插针 10011 上。

多个抽气孔 10014 与外部抽气机构相通，开在抽气台 10015 朝向粘合片 1005 背面的上侧，从而可以对窗孔 10013 周围的粘合片 1005 执行真空保持和真空释放操作。

并且，支撑上冲插针 10011 的超声波振动器 10017 由未图示的垂直运动机构支撑，并可以执行与抽气台 10015 无关的垂直运动，从而上冲插针 10011 可以执行上冲操作。

抽气筒夹 10016 由未图示的三维运动机构支撑，设置在拾取台 100100 上方，从而能运动到多个半导体芯片 1002 每一片的正上方位置，半导体芯片 1002 粘在由金属支架 1007 支撑的粘合片 1005 上，从而抽气筒夹 10016 能定位并将被抽吸和保持的半导体芯片 1002 运送到外部。

抽气孔 10016a 与外部抽气机构相通，开在抽气筒夹 10016 的底端（尖端），从而通过打开 / 关闭从抽气机构至抽气孔 10016a 的抽气操作，执行对半导体芯片 2 的真空保持和释放保持的操作。

在拾取步骤中，切割的薄且小的半导体芯片 1002 粘在粘合片 1005 上，其粘结强度减弱，将与粘合片 1005 分离，首先金属支架 1007 和粘合片 1005 移动，使待分离的半导体芯片 1002 进入预定位置。待

分离的半导体芯片 2 的粘合片背面，被抽气台 10015 的抽气孔 10014 真空抽吸，从而抽吸并保持粘合片 1005。在此情况下，窗孔 10013 的尺寸对应于一个半导体芯片 1002，对粘合片上除去被分离半导体芯片粘贴的部分进行抽吸。

如上所述，用于上冲半导体芯片 1002 的上冲插针 10011，设置在抽气台 10015 下方，上冲插针 10011 由电机驱动和气力驱动而垂直运动。超声波振动器 10017 设置在上述上冲插针 10011 下方，虽然未图示，超声波振荡器连接到超声波振动器 10017，从而使上冲插针 10011 的顶端产生超声波振动。

下面描述此实施例 6 的芯片分离单元的操作。

当拾取半导体芯片 1002 时，抽气筒夹 10016 定位到待分离的半导体芯片 1002 的正上方预定高度，并定位抽气台 10015，从而窗孔 10013 对齐待分离半导体芯片 1002 的正下方位置，接着，抽气台 10015 真空抽吸窗孔 10013 周围的粘合片背面，然后在保持粘合片 1005 的同时升高上冲插针 10011，从而通过粘合片 1005 向上推半导体芯片 1002（图 21(a)）。

抽气筒夹 10016 的高度设置为，在上冲插针 10011 的上冲状态下，靠近半导体芯片 1002 而不接触半导体芯片 1002 上侧的高度。

上冲插针 10011 的上推值（数量）设定为离开抽气台 10015 上侧（粘合片 1005 下侧）10 到 200 $\mu\text{m}$ ，是一个不破坏粘合片 1005 的上推值。但是，因为粘合片的拉长量取决于所用的粘合片 1005，因此拉长量并不限于上述的上推值。

并且，在此实施例 6 的条件下，上冲插针 10011 的顶端形状形成平的或圆弧的插针。通过使用这种形状，当上冲插针 10011 向上推时不容易破坏粘合片 1005，并且超声波振动所产生的热量容易散开。圆弧尺寸和顶端角度是根据所用粘合片的特性设定的。

在上冲插针 10011 升高到预定值之后，超声波振动器 10017 通过粘合片 1005 对半导体芯片 1002 施加纵向的超声波振动，从而上冲插针 10011 的顶端具有频率为 10 到 100kHz 和振幅为 10 到 50 $\mu\text{m}$  的振

动，由此半导体芯片 1002 从粘合片 1005 上分离（图 21(b)）。

接着，在此实施例 6 的条件下，通过对柔性的粘合片 1005 和大刚性的半导体芯片 1002 分别施加超声波振动，粘合片 1005 产生张力变化，由于粘合片 1005 与半导体芯片 1002 具有的包括刚性在内的物理性质是不同的，粘结剂层 1003 在粘合片 1005 与半导体芯片 1002 之间界面处的部分断裂，使半导体芯片 1002 变得容易与粘合片 1005 分离。即，与类似于先前技术的、为粘合片 1005 提供几次机械滑动的情况相比，可以在非常高的能量下、在短时间内高效地分离半导体芯片 1002。

并且，通过对上冲插针 10011 施加超声波，上冲插针 10011 的顶端被加热到几十度。但是，通过将加热的插针顶端压向粘有被分离的半导体芯片 1002 的粘合片 1005，粘合片 1005 扩张和收缩，从而在上述超声波振动的作用下，半导体芯片 1002 更容易分离。

从粘合片 1005 上分离的半导体芯片 1002，通过与粘合片 1005 分开的并位于其正上方位置的抽气筒夹 10016 的抽吸力，被抽气筒夹 10016 抽吸、保持和移动，并且在结合台 100200 上装到将要安装器件（如引线框架）的衬底 10019 上。在此情况下，抽气筒夹 10016 对半导体芯片 1002 抽气的时间可以在提供超声波振动之前或之后。

此实施例 6 的芯片分离单元的每个部分的关联操作，是按图 9 所示的时序图执行的。

在此实施例 6 的情况下，使用超声波振动，在单一上冲插针 10011 的垂直运动下进行分离。因此，仅仅根据半导体芯片 1002 的尺寸改变上冲插针 10011 的孔径尺寸和形状，上冲插针 10011 可以用于拾取所有尺寸的半导体芯片 1002，从相当大的尺寸到侧边为几毫米或更小的薄小尺寸，从而可以得到背面没有划痕的所有尺寸的半导体芯片 1002 构成的半导体器件。

作为此实施例 6 的一个修改，执行分离可以根据单一上冲插针 10011 的垂直运动使用超声波振动。但是，当半导体芯片大时，也可以通过使用在待分离的半导体芯片区域中设置多个上冲插针、同时上

推半导体芯片、并对其施加超声波的芯片分离单元将被分离的半导体芯片分离。

作为此实施例 6 的一个修改,可以根据单一上冲插针 10011 的垂直运动使用超声波振动仅分离一个芯片。但是,也可以使用与图 20 所示的芯片分离单元相同的多个芯片分离单元,用于通过在同一晶片上设置芯片分离单元而同时分离多个半导体芯片。

作为此实施例 6 的一个修改,超声波振动在上冲插针升高之后施加到上冲插针 10011。但是,在考虑超声波的连续振荡性能以及超声波的放热理论时,与上述提到一个超声波振荡时间相反,也可以使用在上冲插针 10011 上冲的同时对上冲插针施加超声波振动的工艺(开始时间是图 9 中的虚线 45a)。

在上面的描述中,施加在上冲插针 10011 上的超声波的振动方向和振幅方向是纵向的。但是,如图 22 所示,也可以在上冲插针 10012 上应用水平超声波振动。即使将振动方向改变为水平方向,芯片分离操作与图 20 所示的操作程序相同。

通过使用抽气台 10015 抽吸粘合片背面,并升高上冲插针 10012 同时保持粘合片 1005,从而通过粘合片 1005 向上推待分离的半导体芯片 1002。在上推半导体芯片 1002 之后,对上冲插针 10012 施加水平超声波振动,频率为 10 到 100kHz,振幅为 10 到 50 $\mu$ m,并且超声波振动通过粘合片 1005 施加到半导体芯片 1002 上,从而可以从粘合片 1005 上分离半导体芯片 1002。在此情况下,通过在水平方向施加超声波振动,同时上冲插针 10012 通过粘合片 1005 向上推半导体芯片 1002,首先摩擦粘合片背面,在粘合片片 1005 中产生张力变化,从而粘结剂层 1003 接触粘在粘合片 1005 的半导体芯片 1002 的部分被断开,半导体芯片 1002 容易分离。并且,通过利用超声波加热上冲插针 10012 的顶端以及摩擦粘合片的背面,产生摩擦热并且粘合片 1005 扩张和收缩,从而半导体芯片 1002 容易分离。

除了上述情况,相同的优点还可以通过如下的振动方法得到:通过改变上冲插针 10012 与超声波振动器 10017 的设定角度来倾斜振动

方向。

接着，详细描述本发明实施例7的半导体器件的制造方法。图23是表示实施例7的半导体器件制造方法使用的芯片分离单元的剖视图，图24(a)和24(b)是按步骤顺序表示实施例7中上推操作的一个例子的剖视图。

与上述的实施例6相似，粘有半导体芯片1002的粘合片1005的背侧，被抽气台10015的抽气孔抽吸，从而抽吸和保持粘合片1005。在此情况下，窗孔10013的尺寸对应于一个半导体芯片1002，以便对粘合片上除去被分离半导体芯片粘贴处的部分进行抽吸。

在实施例7的条件下，用于上冲半导体芯片1002的上冲插针10021，设置在抽气台10015下方，由电机驱动和气力驱动执行垂直运动。用于旋转上冲插针10021的高速旋转电机10027设置在上冲插针10021下方。偏心插针10022位于上冲插针10021顶端的一个偏心位置上。

根据此结构，偏心插针10022位于上冲插针10021顶端的偏心位置上，形成一种机构，其中当上冲插针10021高速旋转时，顶端的偏心插针10022偏心地转动，从而画圆。

偏心插针10022的前端形状形成圆弧形插针。根据此形状，当偏心插针10022向上推时不容易破坏粘合片1005，并且旋转的偏心插针10022摩擦时产生的摩擦热容易散开。偏心插针10022顶端的圆弧尺寸，是根据所用的粘合片1005的特性设定的。

通过使用抽气台10015抽吸粘合片1005背面，并升高上冲插针10021（偏心插针10022）同时保持粘合片1005，从而通过粘合片1005向上推被分离的半导体芯片1002。上冲插针10021（偏心插针10022）的上推值（数量）设定为离开抽气台10015上侧10到200 $\mu\text{m}$ ，从而不破坏粘合片1005。但是，因为片基材料1004的拉长取决于所用的粘合片1005，因此上述的上推值不是限制性的。

通过上冲插针10021（偏心插针10022）升高到预定值，并且上冲插针10021以高速旋转，处于偏心位置上的偏心插针10022旋转，

从而画圆并在粘合片 1005 下侧滑动。偏心插针 10022(上冲插针 10021) 的旋转速度设定为 1000 到 30000 rpm。这样,通过高速偏心旋转的偏心插针 10022 摩擦粘有半导体芯片 1002 的粘合片 1005, 半导体芯片 1002 容易在短时间内从粘合片 1005 上分离。

在这种情况下,优选地,上冲插针 10021 与偏心插针 10022 之间的偏心量 $\Delta R$ (转动半径)设定在从被分离的半导体芯片 1002 的边长一半(图 29(a))到半导体芯片 1002 对角线长度的一半(图 29(b))的范围内。根据这个结构,以偏心量 $\Delta R$  偏心旋转的偏心插针 10022 的顶端,摩擦半导体芯片 1002 四个侧边附近的部分,如图 29(a)所示,或者摩擦经过四个角附近的部分(图 29(b)),从而由于粘合片 1005 的张力变化以及破坏粘合片 1005 的部分粘结剂层 1003, 半导体芯片 1002 容易分离。这是因为,当粘在粘合片 1005 上的半导体芯片 1002 的末端附近分离时,利用分离的部分作为起始点,就容易分离整个半导体芯片 1002。并且,通过偏心插针 10022 摩擦粘合片的背面,粘合片 1005 被摩擦加热,由于扩张和收缩片基材料 1004 产生热变形而使片基材料 1004 更容易分离。

从粘合片 1005 上分离的半导体芯片 1002,由抽气筒夹 10016 从粘合片 1005 上分离,并装到将要安装器件的衬底 10019 上。在此情况下,可以将抽气筒夹 10016 抽吸半导体芯片 1002 的时间设定在上冲插针 10021(偏心插针 10022) 旋转之前或之后。

通过偏心地旋转插针以及使用偏心插针 10022 摩擦芯片末端附近的分离机构,可以得到半导体芯片 1002 背面没有划痕的半导体器件,而这与半导体芯片 1002 的尺寸无关,并且不会破坏粘合片 1005。即,通过根据半导体芯片 1002 的尺寸设定上冲插针 10021 和偏心插针 10022 的孔径以及偏心插针 10022 的偏心量 $\Delta R$ ,就可以有效地通过偏心插针 10022 摩擦半导体芯片 1002 的四个侧边和四个角,并使用上面描述用于分离所有尺寸的半导体芯片 1002 的步骤,即从薄小半导体芯片 1002 到相当大的半导体芯片 1002。

作为实施例 7 的一个修改,如图 9 的曲线 45 所示,高速旋转偏

心插针 10022 的时刻，是在上冲插针 10021 上推之后旋转偏心插针 10022（曲线 45 的时刻）。但是，也可以使用与上述不同的程序，上推上冲插针 10021 的同时以高速旋转偏心插针 10022（虚线所示的曲线 45 时刻）。并且，偏心旋转的连续时间 T 设定为几乎等于上述另一个实施例的纵向或横向运动时间 T。

除了上面的描述外，通过如下的方法可以得到相同的效果：改变上冲插针 10021 的设定角度，倾斜上推方向，以及以高速旋转偏心插针 10022。

并且，上冲插针 10021 顶端不但可以仅仅设置一个偏心插针 10022，也可以设置多个偏心插针 10022，它们彼此间的偏心量  $\Delta R$  不同。

而且，可以通过旋转顶端形成不规则的、而不是偏心插针 10022 的上冲插针 10021，得到与高速旋转偏心插针 10022 相同的效果。

接着，下面将详细描述本发明实施例 8 的半导体器件的制造方法。图 25 是表示实施例 8 的半导体器件制造方法所用的芯片分离单元的剖视图，并且图 26(a) 和 26(b) 是按步骤顺序表示实施例 8 的上推操作的一个例子的剖视图。

与上述的实施例 6 相似，粘有半导体芯片 1002 的粘合片 1005 的背面，被抽气台 10015 的抽气孔 10014 抽吸，从而抽吸和保持粘合片 1005。在此情况下，窗孔 10013 的尺寸对应于一个半导体芯片 1002，对粘合片上除去被分离半导体芯片粘贴之外的部分进行抽吸。用于上冲半导体芯片 1002 的上冲插针 10031，设置在抽气台 10015 下方，由电机驱动和气力驱动执行垂直运动。

在此实施例 8 的情况下，加热器 10037 设置在上冲插针 10031 处，从而上冲插针 10031 的顶端被控制在所需的温度。在此情况下，上冲插针 10031 的顶端形成平的形状或圆弧形。根据此形状，当上推上冲插针 10031 时不容易破坏粘合片 1005，并且热量容易散开。上冲插针 10031 的顶端的尺寸和圆弧以及顶端的角度的角度，是根据所用的粘合片 1005 的特性设定的。

由加热器 10037 控制的上冲插针 10031 的前端温度, 设定在芯片不会热损坏的温度, 或者由于加热使粘合片扩张或收缩的温度, 例如, 设定为 50 到 80°C。通过使用抽气台 10015 抽吸粘合片背面, 并且当上冲插针 10031 顶端达到预定温度时升高上冲插针 10031, 从而通过粘合片 1005 向上推被分离的半导体芯片 1002, 同时保持粘合片 1005。上冲插针 10031 的上推量设定为离开抽气台 10015 上侧 10 到 200 $\mu\text{m}$ , 从而不破坏粘合片 1005。这样, 通过上冲插针 10031 顶端加热粘合片 1005 背面, 使粘合片 1005 热变形, 从而扩张或收缩, 半导体芯片 1002 容易分离。并且, 通过加热减弱了粘合片 1005 的粘结剂层 1003 的粘结强度, 使半导体芯片 1002 容易分离。上冲插针 10031 的前端温度, 是根据粘合片 1005 的特性恰当设定的, 例如由于加热片基材料 1004 的变形值, 以及粘结剂层 1003 的粘结强度。

从粘合片 1005 上分离的半导体芯片 1002, 由抽气筒夹 10016 从粘合片 1005 上分离, 并装到通过结合将要安装器件的衬底 10019 上。在此情况下, 可以设定抽气筒夹 10016 抽吸半导体芯片 1002 的时间, 在上冲插针 10031 上推之前或之后。

这样, 通过使用根据顶端被加热的上冲插针 10031 的上推操作的分离机构, 可以得到半导体芯片 1002 背面没有划痕的半导体器件, 并且不破坏粘合片 1005。另外, 仅仅根据半导体芯片 1002 的尺寸设定上冲插针 10031 顶端部分的形状和孔径尺寸, 就可以应用到所有尺寸的半导体芯片 1002, 从大半导体芯片 1002 到薄小的半导体芯片 1002。

例如, 在上面的描述中, 描述了上冲插针 10031 顶端的加热温度。但是, 可以将加热温度恰当地设定在半导体芯片 1002 不会热损坏的范围内, 或者根据粘合片 1005 的特性设定。

并且, 虽然取决于粘合片 1005 的粘结剂层 1003 的特性, 但可以通过选择性地冷却待分离的半导体芯片 1002 在粘合片 1005 上的接触部分, 并降低粘结强度, 可以分离半导体芯片 1002。

并且, 在上面所述的情况下, 上冲插针 10031 被加热, 从而上冲插针 10031 的顶端在插针 10031 上推之前达到预定温度。但是, 可以



使用与上述情况不同的如下程序：上推上冲插针 10031，接着加热插针 10031，从而插针 10031 顶端的温度预定温度。但是，上冲插针 10031 使用高导热性的材料，从而插针 10031 的顶端可以瞬时地加热。

接着，下面详细地描述本发明实施例 9 的半导体器件的制造方法。图 27 是表示实施例 9 的半导体器件制造方法所用的芯片分离单元的剖视图。

支撑金属支架 1007 和粘合片 1005 的拾取台 100100 运动并定位，从而待分离的半导体芯片 1002 到达预定位置。筛选夹具 10045 上开有几乎等于芯片尺寸的窗孔 10045a，筛选夹具 10045 设置在被分离的半导体芯片 1002 下方，从而从底部的紫外线 UV 施加单元 10041 施加紫外线照射 UV。根据这个机构，仅仅粘有待分离半导体芯片 1002 的粘合片 1005 的粘结剂层 1003 被选择性硬化，从而容易分离半导体芯片 1002。接着，通过抽气筒夹 10016 将容易从粘合片 1005 上分离的半导体芯片 1002 从粘合片 1005 上分离，并装到将要安装器件的衬底 10019 上。在此情况下，可以设定抽气筒夹 10016 抽吸半导体芯片 1002 的时间，在对粘合片 1005 施加紫外线照射 UV 之前或之后。

通过使用没有上冲插针的分离机构，在立即执行拾取之前选择性地施加紫外线照射 UV，并降低粘合片 1005 的粘结强度，而不使用上冲插针，就可以得到半导体芯片 1002 背面没有划痕的半导体器件，并且不破坏粘合片 1005。

并且，根据单个半导体芯片 1002 的尺寸设定筛选夹具 1045 上的窗孔 10045a 的孔径尺寸，可以应用于所有的导体芯片 1002，从非常大尺寸的半导体芯片到薄而小的半导体芯片 1002。

但是，当使用这种分离方法时，必须使用在施加紫外线照射 UV 时粘结强度几乎变为零的粘结剂层 1003，作为所用的粘合片 1005 的粘结剂层 1003 和粘合片 1005。

图 28 是表示实施例 9 的一个修改的剖视图。在上面的描述中，上面具有与芯片尺寸相同的窗孔 10045a 的筛选夹具 10045，设置在被分离的半导体芯片 1002 下方，从而从底部向窗孔 10045a 选择性地施

加紫外线照射 UV。但是，通过使用可以聚焦成一个点的紫外线照射 UV 的点 UV 施加单元 10042，可以使用一种方法将被与粘合片 1005 分离的半导体芯片 1002 分离，即通过使用更简化的装置结构以及仅仅对被分离的半导体芯片 1002 与粘合片 1005 的接触部分选择性地施加紫外线照射 UV，并减弱粘结强度，而不使用诸如筛选夹具 10045 的元件。

另外，还允许使用一种如下的方法实现加速分离，即通过仅仅对待分离的半导体芯片 1002 与粘合片 1005 的接触部分施加激光束 10050，而不是紫外线照射 UV 和选择性施加例如即时加热等的能量。

在此情况下，如图 27 所示，可以使用一种方法，即使用可以发出激光束 10050 的激光光源 10051 以及筛选夹具 10045，从窗孔 10045a 仅仅对待分离的半导体芯片 1002 与粘合片 1005 的接触部分选择性地施加宽激光束 10050。或者如图 28 所示，另一种方法是，通过使用可以发出点状激光束 10050 的点激光光源 10052，对接触被分离的半导体芯片 1002 的部分选择性地施加点激光束，而不使用筛选夹具 10045。

并且，通过仅仅对被分离的半导体芯片 1002 与粘合片 1005 的接触部分施加微波，而不是紫外线照射 UV，可以通过加热作用加速分离。

在此实施例的半导体器件制造方法的情况下，半导体芯片 1002（半导体器件）的背面在上述的拾取步骤中根本不损坏。因此，提高了半导体芯片 1002 的可靠性，由于半导体芯片 1002 损坏造成的缺陷产品数量大大降低，并且半导体器件生产的产量提高。另外，通过使用简单结构的芯片分离单元，可以快速地拾取所有尺寸的半导体芯片，从大的半导体芯片到薄而小的半导体芯片，并有助于降低制造的成本以及提高产量。

按照实施例具体地描述了本发明者提出的本发明。但是，本发明不限于这些实施例。显然，本发明的各种修改，只要它们不偏离本发明的要旨，就是允许的。

对这些实施例共同的概括是，可以在拾取半导体芯片时从粘合片

上分离切割的半导体芯片，而不损坏半导体芯片，这与半导体器件装配工艺中的芯片尺寸无关。

在切割半导体芯片之后的拾取步骤中，通过从粘合片上分离半导体芯片而不破坏粘合片，可以提供薄而小的半导体芯片的背面没有划痕的可靠半导体器件。

#### 工业适用性

本发明是在半导体工业中与制造技术有关的发明，并且是能应用于工业中的发明。

图1




图2




图3




图4




图5




图6




图7






图8




图 9




图10




图 11




图12




图13




图14




图15






图16




图17




图 18




图19




图 20




图 21




图 22




图 23




图 24






图 25




图 26




图 27




图 28




图 29

