

(19) 日本国特許庁(JP)

(12) 公開特許公報(A)

(11) 特許出願公開番号

特開2007-18313

(P2007-18313A)

(43) 公開日 平成19年1月25日(2007.1.25)

(51) Int. Cl. F I テーマコード (参考)  
**G06F 17/50 (2006.01)** G06F 17/50 654M 5B046  
 G06F 17/50 664A

審査請求 有 請求項の数 5 O L (全 18 頁)

(21) 出願番号	特願2005-199822 (P2005-199822)	(71) 出願人	000005223 富士通株式会社 神奈川県川崎市中原区上小田中4丁目1番1号
(22) 出願日	平成17年7月8日(2005.7.8)	(74) 代理人	100101856 弁理士 赤澤 日出夫
		(72) 発明者	中村 義彦 栃木県小山市城東3丁目28番1号 富士通SCMシステムズ株式会社内
		(72) 発明者	平本 覚 栃木県小山市城東3丁目28番1号 富士通SCMシステムズ株式会社内
		(72) 発明者	峰 正高 栃木県小山市城東3丁目28番1号 富士通SCMシステムズ株式会社内
		Fターム(参考)	5B046 AA08 BA03 JA05


(54) 【発明の名称】 回路設計プログラム、回路設計装置、回路設計方法

(57) 【要約】

【課題】 回路設計において、ハードウェアとソフトウェアの適切な分割を行う回路設計プログラム、回路設計装置、回路設計方法を提供する。

【解決手段】 回路の動作を表す第1のファームウェアのシミュレーションを行い、実行中の関数の識別子と時刻を含むログを出力するシミュレーションステップと、ログとファームウェア記述ルールとに基づいて、第1のファームウェアの関数毎の処理時間を算出すると共に、並列動作可能な関数を抽出する性能解析ステップと、並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数とハードウェア化関数の処理時間の指定を行うハードウェア化指定ステップと、第1のファームウェアを、ハードウェア化関数に対応するハードウェアブロックに接続する第2のファームウェアに変換するハードウェア化変換ステップとをコンピュータに実行させる。

【選択図】 図3



## 【特許請求の範囲】

## 【請求項 1】

ハードウェアと該ハードウェア上で実行されるファームウェアで構成される回路について、システム記述言語を用いた設計をコンピュータに実行させる回路設計プログラムであって、

前記回路の動作を表す第 1 のファームウェアのシミュレーションを行い、該シミュレーション実行中の関数の識別子と時刻を含むログを出力するシミュレーションステップと、

前記ログと並列動作可能な関数の記述のルールを定めたファームウェア記述ルールとに基づいて、前記第 1 のファームウェアの関数毎の処理時間を算出すると共に、前記第 1 のファームウェアから並列動作可能な関数を抽出する性能解析ステップと、

前記並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数と該ハードウェア化関数の処理時間の指定を行うハードウェア化指定ステップと、

前記第 1 のファームウェアを、前記ハードウェア化関数に対応するハードウェアブロックに接続する第 2 のファームウェアに変換するハードウェア化変換ステップと、

をコンピュータに実行させる回路設計プログラム。

## 【請求項 2】

請求項 1 に記載の回路設計プログラムにおいて、

前記ハードウェア化指定ステップは、アクティビティ図上に前記関数毎の処理時間と前記並列動作可能な関数を表示することを特徴とする回路設計プログラム。

## 【請求項 3】

請求項 1 または請求項 2 に記載の回路設計プログラムにおいて、

前記ハードウェア化変換ステップは、前記第 1 のファームウェアから前記ハードウェア化関数の呼び出しを削除すると共に、前記ハードウェアブロックとの接続を追加することにより、前記第 2 のファームウェアに変換することを特徴とする回路設計プログラム。

## 【請求項 4】

ハードウェアと該ハードウェア上で実行されるファームウェアで構成される回路について、システム記述言語を用いた設計を行う回路設計装置であって、

前記回路の動作を表す第 1 のファームウェアのシミュレーションを行い、該シミュレーション実行中の関数の識別子と時刻を含むログを出力するシミュレーション部と、

前記ログと並列動作可能な関数の記述のルールを定めたファームウェア記述ルールとに基づいて、前記第 1 のファームウェアの関数毎の処理時間を算出すると共に、前記第 1 のファームウェアから並列動作可能な関数を抽出する性能解析部と、

前記並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数と該ハードウェア化関数の処理時間の指定を行うハードウェア化指定部と、

前記第 1 のファームウェアを、前記ハードウェア化関数に対応するハードウェアブロックに接続する第 2 のファームウェアに変換するハードウェア化変換部と、

を備えてなる回路設計装置。

## 【請求項 5】

ハードウェアと該ハードウェア上で実行されるファームウェアで構成される回路について、システム記述言語を用いた設計を実行する回路設計方法であって、

前記回路の動作を表す第 1 のファームウェアのシミュレーションを行い、該シミュレーション実行中の関数の識別子と時刻を含むログを出力するシミュレーションステップと、

前記ログと並列動作可能な関数の記述のルールを定めたファームウェア記述ルールとに基づいて、前記第 1 のファームウェアの関数毎の処理時間を算出すると共に、前記第 1 のファームウェアから並列動作可能な関数を抽出する性能解析ステップと、

前記並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数と該ハードウェア化関数の処理時間の指定を行うハードウェア化指定ステップと、

前記第 1 のファームウェアを、前記ハードウェア化関数に対応するハードウェアブロッ

10

20

30

40

50

クに接続する第2のファームウェアに変換するハードウェア化変換ステップと、  
を実行する回路設計方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、システム記述言語を用いて、ハードウェアとソフトウェアで構成される回路を設計する際、ハードウェアとソフトウェアの分割を行う回路設計プログラム、回路設計装置、回路設計方法に関するものである。

【背景技術】

【0002】

現在、LSI (Large-scale Integrated Circuit) 開発では、設計の上流においてシステム記述言語で記述された機能モデルを作成することにより、ハードウェア記述言語で記述される実際のハードウェアの機能や性能の検証を行うことが要求されている。現在、システム記述言語としては、例えばC言語を用いるものが提供されており、併せて設計環境や検証環境が提供されている。しかし、実際には、工数や開発期間の問題から、単純な機能モデルである期待値生成プログラムを作成するのが限界である。更に、上述したシステム記述言語によるリファレンスモデルは、LSIの機能をハードウェアとソフトウェアに分割する場合の検討にも用いられてきている。

【0003】

なお、本発明の関連ある従来技術として、例えば、下記に示す特許文献1が知られている。この半導体集積回路の設計装置は、ソフトウェア記述のうちハードウェア化する部分のアルゴリズムが指定されるに応じて、指定された部分をハードウェアの制御のアルゴリズムに置き換え、その度に、所望の性能を達成しているか否かの判断を行うものである。

【特許文献1】特開2005-63136号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

最近では、システム記述言語の検証環境において定量的に性能を計測し、ハードウェアとソフトウェアの分割を行う方法が確立されてきているが、性能を計測するために必要な処理時間は経験則で設定する必要があり、エキスパートが経験を元に分割を行うしかなかった。それでも、最適な分割を導くために手間が掛かる、最適でない分割になる、等の問題が発生していた。

【0005】

本発明は上述した問題点を解決するためになされたものであり、回路設計において、ハードウェアとソフトウェアの適切な分割を行う回路設計プログラム、回路設計装置、回路設計方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

上述した課題を解決するため、本発明は、ハードウェアと該ハードウェア上で実行されるファームウェアで構成される回路について、システム記述言語を用いた設計をコンピュータに実行させる回路設計プログラムであって、前記回路の動作を表す第1のファームウェアのシミュレーションを行い、該シミュレーション実行中の関数の識別子と時刻を含むログを出力するシミュレーションステップと、前記ログと並列動作可能な関数の記述のルールを定めたファームウェア記述ルールとに基づいて、前記第1のファームウェアの関数毎の処理時間を算出すると共に、前記第1のファームウェアから並列動作可能な関数を抽出する性能解析ステップと、前記並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数と該ハードウェア化関数の処理時間の指定を行うハードウェア化指定ステップと、前記第1のファームウェアを、前記ハードウェア化関数に対応するハードウェアブロックに接続する第2のファームウェアに変換するハードウェア化変換ステップとをコンピュータに実行させるものである。

10

20

30

40

50

## 【0007】

また、本発明に係る回路設計プログラムにおいて、前記ハードウェア化指定ステップは、アクティビティ図上に前記関数毎の処理時間と前記並列動作可能な関数を表示することを特徴とするものである。

## 【0008】

また、本発明に係る回路設計プログラムにおいて、前記ハードウェア化変換ステップは、前記第1のファームウェアから前記ハードウェア化関数の呼び出しを削除すると共に、前記ハードウェアブロックとの接続を追加することにより、前記第2のファームウェアに変換することを特徴とするものである。

## 【0009】

また、本発明に係る回路設計プログラムにおいて、前記第1のファームウェアは、実行中の関数の識別子と時刻を含むログを出力する機能を含むことを特徴とするものである。

10

## 【0010】

また、本発明に係る回路設計プログラムにおいて、前記ハードウェア化指定ステップは、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数として指定し、該ハードウェア化関数の処理時間を予め設定された値に指定することを特徴とするものである。

## 【0011】

また、本発明に係る回路設計プログラムにおいて、前記ハードウェア化指定ステップは、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数の候補として表示し、ユーザの操作に従ってハードウェア化関数と該ハードウェア化関数の処理時間を指定することを特徴とするものである。

20

## 【0012】

また、本発明に係る回路設計プログラムにおいて、前記ハードウェア化指定ステップは、前記並列動作可能な関数を表示し、前記表示ユーザの操作に従ってハードウェア化関数と該ハードウェア化関数の処理時間を指定することを特徴とするものである。

## 【0013】

また、本発明は、ハードウェアと該ハードウェア上で実行されるファームウェアで構成される回路について、システム記述言語を用いた設計を行う回路設計装置であって、前記回路の動作を表す第1のファームウェアのシミュレーションを行い、該シミュレーション実行中の関数の識別子と時刻を含むログを出力するシミュレーション部と、前記ログと並列動作可能な関数の記述のルールを定めたファームウェア記述ルールとに基づいて、前記第1のファームウェアの関数毎の処理時間を算出すると共に、前記第1のファームウェアから並列動作可能な関数を抽出する性能解析部と、前記並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数と該ハードウェア化関数の処理時間の指定を行うハードウェア化指定部と、前記第1のファームウェアを、前記ハードウェア化関数に対応するハードウェアブロックに接続する第2のファームウェアに変換するハードウェア化変換部とを備えたものである。

30

## 【0014】

また、本発明に係る回路設計装置において、前記ハードウェア化指定部は、アクティビティ図上に前記関数毎の処理時間と前記並列動作可能な関数を表示することを特徴とするものである。

40

## 【0015】

また、本発明に係る回路設計装置において、前記ハードウェア化変換部は、前記第1のファームウェアから前記ハードウェア化関数の呼び出しを削除すると共に、前記ハードウェアブロックとの接続を追加することにより、前記第2のファームウェアに変換することを特徴とするものである。

## 【0016】

また、本発明に係る回路設計装置において、前記第1のファームウェアは、実行中の関数の識別子と時刻を含むログを出力する機能を含むことを特徴とするものである。

50

## 【0017】

また、本発明に係る回路設計装置において、前記ハードウェア化指定部は、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数として指定し、該ハードウェア化関数の処理時間を予め設定された値に指定することを特徴とするものである。

## 【0018】

また、本発明に係る回路設計装置において、前記ハードウェア化指定部は、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数の候補として表示し、ユーザの操作に従ってハードウェア化関数と該ハードウェア化関数の処理時間を指定することを特徴とするものである。

10

## 【0019】

また、本発明に係る回路設計装置において、前記ハードウェア化指定部は、前記並列動作可能な関数を表示し、前記表示ユーザの操作に従ってハードウェア化関数と該ハードウェア化関数の処理時間を指定することを特徴とするものである。

## 【0020】

また、本発明は、ハードウェアと該ハードウェア上で実行されるファームウェアで構成される回路について、システム記述言語を用いた設計を実行する回路設計方法であって、前記回路の動作を表す第1のファームウェアのシミュレーションを行い、該シミュレーション実行中の関数の識別子と時刻を含むログを出力するシミュレーションステップと、前記ログと並列動作可能な関数の記述のルールを定めたファームウェア記述ルールとに基づいて、前記第1のファームウェアの関数毎の処理時間を算出すると共に、前記第1のファームウェアから並列動作可能な関数を抽出する性能解析ステップと、前記並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数と該ハードウェア化関数の処理時間の指定を行うハードウェア化指定ステップと、前記第1のファームウェアを、前記ハードウェア化関数に対応するハードウェアブロックに接続する第2のファームウェアに変換するハードウェア化変換ステップとを実行するものである。

20

## 【発明の効果】

## 【0021】

本発明によれば、予め制御カードで設定された基準に従って、ハードウェア化関数を指定することにより、適切なハードウェアとソフトウェアの分割を行うことができる。また、アクティビティ図上に関数毎の処理サイクル時間と並列動作可能な関数を表示し、更にハードウェア化を行った場合の処理サイクル時間を表示することにより、適切なハードウェアとソフトウェアの分割を行うことができる。また、シミュレーションを行ったリファレンスモデルをそのままファームウェアとして利用することができることから、性能測定、ハードウェアとソフトウェアの分割、実装を効率的に行うことができる。

30

## 【発明を実施するための最良の形態】

## 【0022】

以下、本発明の実施の形態について図面を参照しつつ説明する。

## 【0023】

本実施の形態では、設計する回路をLSIとし、リファレンスモデルはC言語で記述されるものとする。

40

## 【0024】

まず、本発明に係る回路設計装置が対象とするLSIのアーキテクチャについて説明する。

## 【0025】

図1は、本発明に係る回路設計装置が対象とするLSIのアーキテクチャの一例を示すブロック図である。LSI100は、CPU(Central Processing Unit)101、データバス入力バッファ102、データバス出力バッファ103、ハードウェアブロック104、バス105、メモリ106、外部メモリIF(インタフェイス)107を備え、外部メモリIF107は、LSI100の外部に備えられた外部メモリ108に接続される。

50

## 【0026】

次に、LSIの検証のためにシステム記述言語で記述されるリファレンスモデルについて説明する。

## 【0027】

図2は、本発明に係る回路設計装置が対象とするLSIのリファレンスモデルの一例を示すブロック図である。LSI100をモデル化したリファレンスモデル110は、CPU101とその上で動作するファームウェア120をモデル化したCPUモデル111、データパス入力バッファ102をモデル化したデータパス入力バッファモデル112、データパス出力バッファ103をモデル化したデータパス出力バッファモデル113、ハードウェアブロック104をモデル化したハードウェアブロックモデル114、バス105をモデル化したバスモデル115を備える。

10

## 【0028】

次に、本発明に係る回路設計装置の構成について説明する。

## 【0029】

図3は、本発明に係る回路設計装置の構成の一例を示すブロック図である。この回路設計装置は、シミュレーション部11、性能解析部12、ハードウェア化候補抽出部13、GUI部14、ハードウェア化変換部15、設計データ出力部16、制御カード記憶部21を備える。

## 【0030】

次に、本発明に係る回路設計装置の動作について説明する。

20

## 【0031】

図4は、本発明に係る回路設計装置の動作の一例を示すフローチャートである。まず、シミュレーション部11は、ファームウェアとテストベンチを読み込み(S11)、コンパイルを行った後、シミュレーションを実行し、実行中にログを出力する(S12)。ここで、ファームウェアは、性能測定用ファームウェアであり、ハードウェアブロックを用いずに全ての機能をソフトウェアで実現すると共に、性能測定機能を持つファームウェアである。性能測定機能により、実行中の関数の情報を含むログが出力される。また、この性能測定用ファームウェアは、ハードウェアとソフトウェアの分割の後、最終的には性能測定用の機能が省かれ、実装用ファームウェアとなるものである。次に、性能解析部12とハードウェア化候補抽出部13とGUI部14は、ハードウェアとソフトウェアの分割処理を行う(S13)。次に、設計データ出力部16は、ファームウェアの性能が合格であるか否かの判断を行う(S14)。

30

## 【0032】

性能が合格でなければ(S14, N)、ユーザの指示により性能測定用ファームウェアが変更され(S15)、処理S12へ戻る。一方、性能が合格であれば(S14, Y)、設計データ出力部16は、性能測定用ファームウェアの変更が行われたか否かの判断を行う(S17)。性能測定用ファームウェアの変更が行われていない場合(S17, N)、このフローを終了する。一方、性能測定用ファームウェアの変更が行われた場合(S17, Y)、設計データ出力部16は、性能測定用ファームウェアを実装用のファームウェアに変換して出力すると共に、ハードウェアブロックモデル、アーキテクチャモデルを出力し(S18)、このフローを終了する。

40

## 【0033】

ここで、実装用ファームウェアでは、性能測定用ファームウェアに含まれるログの出力など性能測定の機能が省かれる。また、実装用ファームウェアとは、ファームウェア120に対応し、ハードウェアブロックモデルとは、ハードウェアブロックモデル114に対応し、アーキテクチャモデルは、その他のCPUモデル111、データパス入力バッファモデル112、データパス出力バッファモデル113、バスモデル115に対応する。

## 【0034】

次に、ハードウェアとソフトウェアの分割処理について説明する。

## 【0035】

50

図5は、本発明に係るハードウェアとソフトウェアの分割処理の動作の一例を示すフローチャートである。まず、性能解析部12は、ログを読み込み、性能解析処理を行う(S20)。次に、性能解析部12は、制御カード記憶部21に予め設定された制御カードに従って、自動ハードウェア候補抽出を行うか否かの判断を行う(S21)。自動ハードウェア候補抽出を行わない場合(S21, N)、処理S31へ移行する。一方、自動ハードウェア候補抽出を行う場合(S21, Y)、ハードウェア化候補抽出部13は、制御カードに従って自動ハードウェア候補抽出を行う(S22)。次に、性能解析部12は、制御カードに従ってGUI表示を行うか否かの判断を行う(S23)。

【0036】

GUI表示を行う場合(S23, Y)、GUI部14は、GUI表示としてアクティビティ図等の表示を行い、アクティビティ図上におけるハードウェア化の操作に伴って、表示の変更を行う(S31)。次に、GUI部14は、ユーザの操作に従ってハードウェア化指定を行うか否かの判断を行う(S32)。ハードウェア化指定を行わない場合(S32, N)、このフローを終了する。一方、ハードウェア化指定を行う場合(S32, Y)、GUI部14は、ハードウェア化指定として、アクティビティ図上におけるユーザの操作に従ってハードウェア化関数の指定とハードウェア化関数の処理サイクル時間の指定を行う。

【0037】

一方、GUI表示を行わない場合(S23, N)、性能解析部12は、ハードウェア化指定として、ハードウェア化候補をハードウェア化関数として指定し、ハードウェア化関数に対して予め設定された処理サイクル時間を指定する(S35)。次に、ハードウェア化変換部15は、指定されたハードウェア化関数についてハードウェア化変換処理を行い(S36)、このフローを終了する。

【0038】

次に、性能測定用ファームウェアの具体例について説明する。

【0039】

図6は、本発明に係るハードウェアとソフトウェアの分割前の性能測定用ファームウェアと共通領域の構成の一例を示す図である。この性能測定用ファームウェアは、計測関数定義、ドライバ関数定義、ファームウェアメイン関数(firm\_main)定義で構成される。ファームウェアメイン関数は、データ処理のための関数A、関数Bを呼び出す。また、関数Aは、関数Cを呼び出し、関数Bは、関数D、関数Eを呼び出し、関数Dは、関数Fを呼び出す。共通領域は、フラグは単位データが入力されたことを示す単位データ入力フラグ、関数Aの単位データ処理が終わったことを示す関数A単位データ処理終了フラグ、関数Bの単位データ処理が終わったことを示す関数B単位データ処理終了フラグ、各関数がアクセスするレジスタa, b, c, d, eを有する。

【0040】

計測関数として、関数の開始時と終了時に呼び出す処理サイクル時刻ロギング関数が定義される。処理サイクル時刻ロギング関数は、現在のCPU時間から処理サイクル時刻を求め、引数として入力されたキーワード、呼び出した関数の識別子、処理サイクル時刻をログに出力する。ここで、関数の開始時には処理開始サイクル時刻関数として、キーワード“START”を引数として処理サイクル時刻ロギング関数を呼び出し、関数の終了時には処理終了サイクル時刻関数として、キーワード“END”を引数として処理サイクル時刻ロギング関数を呼び出す。また、処理サイクル時刻ロギング関数は、性能測定用ファームウェアでだけ実行され、実装用ファームウェアでは実行されない。

【0041】

ドライバ関数の定義においては、データパス入力バッファ102から読み出すデバイスドライバとデータパス出力バッファ103へ書き込むデバイスドライバが定義される。書き込みデバイスドライバは、キーワード“WRITE”を引数として処理サイクル時刻ロギング関数を呼び出し、パスが占有されている間待機し、書き込み中フラグをtrueとし、仮想空間エリアに対してアドレスを割り付け、アドレスを割り付けたエリアの部分に

データをコピーし、書き込み中フラグを `false` とし、終了する。読み出しデバイスドライバは、キーワード “`READ`” を引数として処理サイクル時刻ロギング関数を呼び出し、バスが占有されている間待機し、読み出し中フラグを `true` とし、仮想空間エリアからアドレスに割り付けられたポインタを抽出し、ポインタから値を取得し、取得した値をデータに代入し、読み出し中フラグを `false` とし、終了する。

【0042】

ファームウェアメイン関数は、入力データと出力データの定義を有する。また、ファームウェアメイン関数は、読み込みデバイスドライバの呼び出し、データ処理メイン関数 (`proc_main`) の呼び出し、書き込みデバイスドライバの呼び出しを有する。

【0043】

データ処理メイン関数は、処理開始サイクル時刻計測関数の呼び出しを行い、単位データ入力フラグが 1 であれば、単位データ入力フラグを 0 とし、以下のデータ処理を実行する。全ての関数の単位データ処理終了フラグが 1 でなければ、各関数の単位データ処理終了フラグが 0 であれば対応する関数を呼び出す動作を繰り返す。全ての関数の単位データ処理終了フラグが 1 になれば、単位データ処理終了フラグを 0 として処理終了サイクル時刻計測関数を呼び出し、終了する。

【0044】

データ処理のための関数 A は、処理開始サイクル時刻計測関数を呼び出し、読み出しデバイスドライバを呼び出し、何らかのデータ処理を行い、書き込みデバイスドライバを呼び出し、関数 C を呼び出し、単位データ処理が終了すれば関数 A の単位データ処理終了フラグを 1 とし、処理終了サイクル時刻計測関数を呼び出し、終了する。

【0045】

データ処理のための関数 B は、処理開始サイクル時刻計測関数を呼び出し、読み出しデバイスドライバを呼び出し、何らかのデータ処理を行い、書き込みデバイスドライバを呼び出し、関数 D を呼び出し、何らかのデータ処理を行い、関数 E を呼び出し、単位データ処理が終了すれば関数 B の単位データ処理終了フラグを 1 とし、処理終了サイクル時刻計測関数を呼び出し、終了する。

【0046】

データ処理のための関数 C は、処理開始サイクル時刻計測関数を呼び出し、読み出しデバイスドライバを呼び出し、何らかのデータ処理を行い、書き込みデバイスドライバを呼び出し、処理終了サイクル時刻計測関数を呼び出し、終了する。

【0047】

データ処理のための関数 D は、処理開始サイクル時刻計測関数を呼び出し、読み出しデバイスドライバを呼び出し、何らかのデータ処理を行い、書き込みデバイスドライバを呼び出し、関数 F を呼び出し、処理終了サイクル時刻計測関数を呼び出し、終了する。

【0048】

データ処理のための関数 E は、処理開始サイクル時刻計測関数を呼び出し、読み出しデバイスドライバを呼び出し、何らかのデータ処理を行い、書き込みデバイスドライバを呼び出し、処理終了サイクル時刻計測関数を呼び出し、終了する。

【0049】

データ処理のための関数 F は、処理開始サイクル時刻計測関数を呼び出し、読み出しデバイスドライバを呼び出し、何らかのデータ処理を行い、書き込みデバイスドライバを呼び出し、処理終了サイクル時刻計測関数を呼び出し、終了する。

【0050】

次に、ファームウェア記述ルールについて説明する。ユーザは、以下のファームウェア記述ルールに従ってファームウェアを記述する。

【0051】

図 7 は、本発明に係るファームウェアにおける並列動作が可能な関数の一例を示すソースコードである。このように、同じ関数 A 内で関数 B と関数 C が呼び出される記述がある場合、性能解析部 12 は、関数 B と関数 C は並列に動作することが可能と判断する。図 8

10

20

30

40

50



は、本発明に係るファームウェアにおける並列動作が不可能な関数の一例を示すソースコードである。このように、関数 A 内で関数 B が呼び出され、関数 B 内で処理の後に関数 C が呼び出される場合、関数 B 内の処理の後に関数 C の処理を行うものとする。

【 0 0 5 2 】

このようなファームウェア記述ルールを設けることにより、ユーザは容易に並列動作可能な関数を記述することができると共に、性能解析部 1 2 は容易にログから構成を解析することができる。

【 0 0 5 3 】

次に、性能解析処理について詳細に説明する。性能解析処理として、構成解析と時間解析が行われる。

10

【 0 0 5 4 】

まず、性能解析部 1 2 は、シミュレーション部 1 1 によるシミュレーションの実行中に処理サイクル時刻ロギング関数で出力されたログを読み込み、構成解析を行う。関数が呼び出されるごとに counter を用意し、同関数内でキーワード“ S T A R T ”があれば、counter に + 1 を行い、キーワード“ E N D ”があれば counter に - 1 を行う。また、counter = 0 のとき、次のキーワード“ S T A R T ”を持つ関数は並列化できる。また、キーワード“ S T A R T ”の時の counter が 1 である関数は直接呼出し関数となる。この動作を全ての関数について行う。

【 0 0 5 5 】

図 9 は、本発明に係るログと構成解析の結果の一例を示す図である。ここで、例えば、ファームウェアメイン関数の counter において、関数 A の終了時に counter が 0 となって関数 B が開始することから、関数 A と関数 B は並列動作が可能であると判断される。また、関数 B の counter において、関数 D の終了時に counter が 0 となって関数 E が開始することから、関数 D と関数 E は並列動作が可能であると判断される。また、ファームウェアメイン関数の counter において、関数 A の開始時と関数 B の開始時に counter が 1 となっていることから、関数 A と関数 B は直接呼出し関数であると判断される。

20

【 0 0 5 6 】

次に、性能解析部 1 2 は、時間解析を行う。同じ関数について、キーワード“ E N D ”の処理サイクル時刻からキーワード“ S T A R T ”の処理サイクル時刻を引いたものが、その関数に掛かる時間となる。また、ある関数について、“ E N D ”が出現する前に直接呼出し関数 X の“ S T A R T ”が出現し、かつ直接呼出し関数 Y の“ E N D ”が無い場合、関数 X の“ S T A R T ”の処理サイクル時刻から呼び出し元の“ S T A R T ”の処理サイクル時刻を引いたものが、関数 X を呼び出すまでに掛かる時間となる。また、ある関数について、“ E N D ”が出現する前に直接呼出し関数 X の“ S T A R T ”が出現し、かつ直接呼出し関数 Y の“ E N D ”がある場合、関数 X の“ S T A R T ”の処理サイクル時刻から関数 Y の“ E N D ”の処理サイクル時刻を引いたものが、関数 X を呼び出すまでに掛かる時間となる。また、“ E N D ”の処理サイクル時刻から直接呼出し関数の“ E N D ”の処理サイクル時刻を引いたものが後処理サイクル時間となる。また、直接呼出し関数以外の関数の“ S T A R T ”が重なる場合、下位の関数において時間を求める。この動作を

30

40

【 0 0 5 7 】

図 1 0 は、本発明に係るログと時間解析の結果の一例を示す図である。ここで、例えば、関数 F の処理サイクル時間は、7 5 と算出される。また、ファームウェアメイン関数において、関数 A を呼び出すまでの処理サイクル時間は 2 1、関数 A の“ E N D ”から関数 B を呼び出すまでの処理サイクル時間は 6 となる。また、ファームウェアメイン関数において、関数 B の後処理サイクル時間は 3 2 となる。

【 0 0 5 8 】

次に、制御カードについて説明する。制御カードは、ハードウェア化候補の抽出やハードウェア化関数の指定に関する設定が記述されたものであり、予め設定される。

50

## 【0059】

図11は、本発明に係る制御カードの一例を示す図である。ここで、制御カードはテキストで記述されており、そのフォーマットについて説明する。一行にキーワードと設定値が記述されており、キーワードと設定値の間は空白文字列が記載されている。また、キーワードと設定値からなる行は、複数記述することができる。また、“VALUE”以外の同じキーワードの行が複数行記述されている場合、同じキーワードの行のうち一番最後の行が有効になる。

## 【0060】

図12は、本発明に係る制御カード中のキーワードと設定値の説明の一例を示す図である。“AUTO\_SELECT”は自動実行の設定を表し、設定値が0であれば、この制御カードは利用しない。設定値が1であれば、ハードウェア化候補の抽出のみを自動で行い、GUIを表示する。設定値が2であれば、ハードウェア化指定までを全て自動で行い、GUIを表示しない。“METHOD\_TYPE”はハードウェア化候補の抽出方法を表し、設定値が0であれば、サイクル数の平均値に対する割合を基準としてハードウェア化候補を抽出する。設定値が1であれば、サイクル数の絶対値を基準としてハードウェア化候補を抽出する。

## 【0061】

“AVE\_THRESHOLD”はハードウェア化候補の関数を抽出する閾値を表し、関数毎のサイクル数の平均値に対する割合を、サイクル数の平均値に対するパーセントで指定する。自動ハードウェア化候補抽出においては、この閾値以上の処理サイクル数を持つ関数が、ハードウェア化候補として抽出される。“ABS\_THRESHOLD”はハードウェア化候補の関数を抽出する閾値を表し、関数毎のサイクル数の絶対値で指定する。自動ハードウェア化候補抽出においては、この閾値以上の処理サイクル数を持つ関数が、ハードウェア化候補として抽出される。“NOT\_TARGETED”はハードウェア化対象外の関数を、関数名で指定する。カンマ区切りを用いて複数の関数名を指定することができる。但し、AUTO\_SELECT=2のときにここで指定された関数がハードウェア化候補になってしまった場合は、AUTO\_SELECT=1相当の動作を強制的に行う。設定値としては、関数名を指定する。

## 【0062】

“VALUE”はAUTO\_SELECT=1以上の場合に利用する。ハードウェア化候補になった場合に指定するサイクル数を関数毎に指定する。ここで、値が定義されていない関数がハードウェア化候補になってしまった場合、AUTO\_SELECT=1相当の動作を強制的に行う。

## 【0063】

AUTO\_SELECT=1である場合、“VALUE”で指定されたサイクル数が、ハードウェア化候補のサイクル数としてGUI部14により表示される。また、AUTO\_SELECT=1である場合、“VALUE”で指定されたサイクル数がハードウェア化関数のサイクル数としてハードウェア化変換部15に渡される。

## 【0064】

このような制御カードを用いることにより、回路設計装置がハードウェア化指定を全て自動で行うこともでき、回路設計装置が候補として抽出したハードウェア化関数と処理サイクル時間を表示し、ユーザがGUI上で確認し、指定することもでき、ユーザがGUI上で全てのハードウェア化指定を行うこともできる。

## 【0065】

次に、GUI部14によるGUI表示について詳細に説明する。

## 【0066】

GUI部14は、自動ハードウェア化候補抽出を行わない場合、性能解析部12による構造解析と時間解析の結果に基づいて、第1のアクティビティ図を生成し、表示する。アクティビティ図とは、UML(Unified Modeling Language)で用いられており、並列処理を記述することができる図である。図13は、本発明に係るGUI部により表示される第

10

20

30

40

50

1のアクティビティ図の一例を示す図である。この例では、上述したように、関数Aと関数Bは、並列動作が可能であることを表す。また、関数Dと関数Eは、並列動作が可能であることを表す。また、上述した時間解析で算出された処理サイクル時間が表示される。更に、アクティビティ図の最上部には、図中の処理全体の処理サイクル時間が表示される。

【0067】

GUI表示を行う場合、ユーザは、この第1のアクティビティ図上でハードウェア化指定を行うことができる。例えば、ユーザは、並列動作が可能と表示されている部分の中で処理サイクル時間が大きい部分をハードウェア化関数として指定する。

【0068】

次に、GUI部14は、ハードウェア化変換部15による自動ハードウェア化候補抽出の後、またはユーザの指示に従ってハードウェア化指定を行った後、第2のアクティビティ図を生成し、表示する。図14は、本発明に係るGUI部により表示される第2のアクティビティ図の一例を示す図である。この例では、関数Dと関数Fがハードウェア化候補として抽出された、またはハードウェア化関数として指定された場合を表している。ハードウェア化による関数Dの処理サイクル時間は100に指定されている。制御カードまたはユーザによる処理サイクル時間の指定は、予測値に基づいても良いし、仕様に基づいても良い。更に、第2のアクティビティ図の最上部には、第1のアクティビティ図と同様に図全体の処理サイクル時間が表示されても良いし、第1のアクティビティ図の処理全体の処理サイクル時間と第2のアクティビティ図の処理全体の処理サイクル時間の差が表示されても良い。

【0069】

なお、本実施の形態において、GUI部14は、アクティビティ図を表示するとしたが、並列処理を表すことができる他の図を表示しても良い。

【0070】

アクティビティ図上に関数毎の処理サイクル時間と並列動作可能な関数を表示し、更にハードウェア化を行った場合の処理サイクル時間を表示することにより、適切なハードウェアとソフトウェアの分割を行うことができる。

【0071】

次に、ハードウェア化変換処理について説明する。

【0072】

ハードウェア化変換処理とは、ハードウェア化関数をハードウェアブロックに変換し、これに伴って、ファームウェアからハードウェア化関数を削除し、ファームウェアにハードウェアブロックとの接続を追加するものである。具体的には、モジュール定義、接続追加、呼び出し元関数変更を行う。

【0073】

モジュール定義とは、予め用意されたスケルトンを用いて、ハードウェア化のためのラッパーを生成するものであり、予めスケルトンが用意される。このスケルトンには、関数定義のヘッダファイル名、モジュール宣言のためのハードウェア化関数名、ハードウェア化指定において指定された処理サイクル数、呼び出しのためのハードウェア化関数名、等の可変部分が存在し、これらの可変部分がハードウェア化指定に従って実際の値に置き換えられる。このモジュールは、カウンタを初期化し、ハードウェア化関数のステータスレジスタにbusyになるとハードウェア化関数を実行し、クロック変化の度にカウンタを増加させ、カウンタが指定された処理サイクル数になるまでウェイトを行い、カウンタが指定された処理サイクル数になったらハードウェア化関数のステータスレジスタをreadyにするものである。

【0074】

接続追加の関数には、上述したモジュールを宣言するためのモジュール宣言部分と上述したモジュールを接続するための接続部分が存在する。モジュール宣言部分に同名のモジュールがない場合、モジュールの宣言として“モジュール名 関数名”を追加する。また

10

20

30

40

50

、接続部分に同名の関数がない場合、接続のための関数名とポート名を追加する。

【0075】

呼び出し元関数変更では、まず、ハードウェア化関数の呼び出し元関数において、ハードウェア化関数の呼び出しをコメントアウトすることにより、無効化する。また、ハードウェア化関数の呼び出し元関数において、ハードウェア化関数のステータスレジスタに busy を書き込み、ハードウェア化関数に対応するハードウェアブロックにより ready になるまで待つポーリングの動作を追加する。このポーリングの動作により、ハードウェア化関数の呼び出し元関数は、ハードウェアブロックの処理中に待機するようになる。

【0076】

図15は、本発明に係るハードウェアとソフトウェアの分割後のファームウェアと共通領域の構成の一例を示す図である。この例のファームウェアは、性能測定用ファームウェアにおける関数Dと関数Fをハードウェア化したものであり、ハードウェア化のためのラッパーからハードウェア化された関数Dと関数Fを呼び出す形に変換されている。

【0077】

更に、回路設計装置を構成するコンピュータにおいて上述した各ステップを実行させるプログラムを、回路設計プログラムとして提供することができる。上述したプログラムは、コンピュータにより読取り可能な記録媒体に記憶させることによって、回路設計装置を構成するコンピュータに実行させることが可能となる。ここで、上記コンピュータにより読取り可能な記録媒体としては、ROMやRAM等のコンピュータに内部実装される内部記憶装置、CD-ROMやフレキシブルディスク、DVDディスク、光磁気ディスク、ICカード等の可搬型記憶媒体や、コンピュータプログラムを保持するデータベース、或いは、他のコンピュータ並びにそのデータベースや、更に回線上の伝送媒体をも含むものである。

【0078】

なお、ハードウェア化指定部とは、実施の形態におけるハードウェア化候補抽出部、GUI部に対応する。ハードウェア化指定ステップとは、実施の形態におけるハードウェア化候補抽出部による処理、GUI部による処理に対応する。

【0079】

(付記1) ハードウェアと該ハードウェア上で実行されるファームウェアで構成される回路について、システム記述言語を用いた設計をコンピュータに実行させる回路設計プログラムであって、

前記回路の動作を表す第1のファームウェアのシミュレーションを行い、該シミュレーション実行中の関数の識別子と時刻を含むログを出力するシミュレーションステップと、

前記ログと並列動作可能な関数の記述のルールを定めたファームウェア記述ルールとに基づいて、前記第1のファームウェアの関数毎の処理時間を算出すると共に、前記第1のファームウェアから並列動作可能な関数を抽出する性能解析ステップと、

前記並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数と該ハードウェア化関数の処理時間の指定を行うハードウェア化指定ステップと、

前記第1のファームウェアを、前記ハードウェア化関数に対応するハードウェアブロックに接続する第2のファームウェアに変換するハードウェア化変換ステップと、

をコンピュータに実行させる回路設計プログラム。

(付記2) 付記1に記載の回路設計プログラムにおいて、

前記ハードウェア化指定ステップは、アクティビティ図上に前記関数毎の処理時間と前記並列動作可能な関数を表示することを特徴とする回路設計プログラム。

(付記3) 付記1または付記2に記載の回路設計プログラムにおいて、

前記ハードウェア化変換ステップは、前記第1のファームウェアから前記ハードウェア化関数の呼び出しを削除すると共に、前記ハードウェアブロックとの接続を追加することにより、前記第2のファームウェアに変換することを特徴とする回路設計プログラム。

(付記4) 付記1乃至付記3のいずれかに記載の回路設計プログラムにおいて、

10

20

30

40

50

前記第1のファームウェアは、実行中の関数の識別子と時刻を含むログを出力する機能を含むことを特徴とする回路設計プログラム。

(付記5) 付記1乃至付記4のいずれかに記載の回路設計プログラムにおいて、前記ハードウェア化指定ステップは、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数として指定し、該ハードウェア化関数の処理時間を予め設定された値に指定することを特徴とする回路設計プログラム。

(付記6) 付記1乃至付記4のいずれかに記載の回路設計プログラムにおいて、前記ハードウェア化指定ステップは、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数の候補として表示し、ユーザの操作に従ってハードウェア化関数と該ハードウェア化関数の処理時間を指定することを特徴とする回路設計プログラム。

(付記7) 付記1乃至付記4のいずれかに記載の回路設計プログラムにおいて、前記ハードウェア化指定ステップは、前記並列動作可能な関数を表示し、前記表示ユーザの操作に従ってハードウェア化関数と該ハードウェア化関数の処理時間を指定することを特徴とする回路設計プログラム。

(付記8) ハードウェアと該ハードウェア上で実行されるファームウェアで構成される回路について、システム記述言語を用いた設計を行う回路設計装置であって、

前記回路の動作を表す第1のファームウェアのシミュレーションを行い、該シミュレーション実行中の関数の識別子と時刻を含むログを出力するシミュレーション部と、

前記ログと並列動作可能な関数の記述のルールを定めたファームウェア記述ルールとに基づいて、前記第1のファームウェアの関数毎の処理時間を算出すると共に、前記第1のファームウェアから並列動作可能な関数を抽出する性能解析部と、

前記並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数と該ハードウェア化関数の処理時間の指定を行うハードウェア化指定部と、

前記第1のファームウェアを、前記ハードウェア化関数に対応するハードウェアブロックに接続する第2のファームウェアに変換するハードウェア化変換部と、  
を備えてなる回路設計装置。

(付記9) 付記8に記載の回路設計装置において、前記ハードウェア化指定部は、アクティビティ図上に前記関数毎の処理時間と前記並列動作可能な関数を表示することを特徴とする回路設計装置。

(付記10) 付記8または付記9に記載の回路設計装置において、前記ハードウェア化変換部は、前記第1のファームウェアから前記ハードウェア化関数の呼び出しを削除すると共に、前記ハードウェアブロックとの接続を追加することにより、前記第2のファームウェアに変換することを特徴とする回路設計装置。

(付記11) 付記8乃至付記10のいずれかに記載の回路設計装置において、前記第1のファームウェアは、実行中の関数の識別子と時刻を含むログを出力する機能を含むことを特徴とする回路設計装置。

(付記12) 付記8乃至付記11のいずれかに記載の回路設計装置において、前記ハードウェア化指定部は、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数として指定し、該ハードウェア化関数の処理時間を予め設定された値に指定することを特徴とする回路設計装置。

(付記13) 付記8乃至付記11のいずれかに記載の回路設計装置において、前記ハードウェア化指定部は、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数の候補として表示し、ユーザの操作に従ってハードウェア化関数と該ハードウェア化関数の処理時間を指定することを特徴とする回路設計装置。

(付記14) 付記8乃至付記11のいずれかに記載の回路設計装置において、前記ハードウェア化指定部は、前記並列動作可能な関数を表示し、前記表示ユーザの操作に従ってハードウェア化関数と該ハードウェア化関数の処理時間を指定することを特徴とする回路設計装置。

10

20

30

40

50

(付記15) ハードウェアと該ハードウェア上で実行されるファームウェアで構成される回路について、システム記述言語を用いた設計を実行する回路設計方法であって、

前記回路の動作を表す第1のファームウェアのシミュレーションを行い、該シミュレーション実行中の関数の識別子と時刻を含むログを出力するシミュレーションステップと、

前記ログと並列動作可能な関数の記述のルールを定めたファームウェア記述ルールとに基づいて、前記第1のファームウェアの関数毎の処理時間を算出すると共に、前記第1のファームウェアから並列動作可能な関数を抽出する性能解析ステップと、

前記並列動作可能な関数のうち、実装時にハードウェアに変換する関数であるハードウェア化関数と該ハードウェア化関数の処理時間の指定を行うハードウェア化指定ステップと、

10

前記第1のファームウェアを、前記ハードウェア化関数に対応するハードウェアブロックに接続する第2のファームウェアに変換するハードウェア化変換ステップと、

を実行する回路設計方法。

(付記16) 付記15に記載の回路設計方法において、

前記ハードウェア化指定ステップは、アクティビティ図上に前記関数毎の処理時間と前記並列動作可能な関数を表示することを特徴とする回路設計方法。

(付記17) 付記15または付記16に記載の回路設計方法において、

前記ハードウェア化変換ステップは、前記第1のファームウェアから前記ハードウェア化関数の呼び出しを削除すると共に、前記ハードウェアブロックとの接続を追加することにより、前記第2のファームウェアに変換することを特徴とする回路設計方法。

20

(付記18) 付記15乃至付記17のいずれかに記載の回路設計方法において、

前記第1のファームウェアは、実行中の関数の識別子と時刻を含むログを出力する機能を含むことを特徴とする回路設計方法。

(付記19) 付記15乃至付記18のいずれかに記載の回路設計方法において、

前記ハードウェア化指定ステップは、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数として指定し、該ハードウェア化関数の処理時間を予め設定された値に指定することを特徴とする回路設計方法。

(付記20) 付記15乃至付記18のいずれかに記載の回路設計方法において、

前記ハードウェア化指定ステップは、前記並列動作可能な関数のうち予め設定された処理時間の基準に適するものを前記ハードウェア化関数の候補として表示し、ユーザの操作に従ってハードウェア化関数と該ハードウェア化関数の処理時間を指定することを特徴とする回路設計方法。

30

【図面の簡単な説明】

【0080】

【図1】本発明に係る回路設計装置が対象とするLSIのアーキテクチャの一例を示すブロック図である。

【図2】本発明に係る回路設計装置が対象とするLSIのリファレンスモデルの一例を示すブロック図である。

【図3】本発明に係る回路設計装置の構成の一例を示すブロック図である。

【図4】本発明に係る回路設計装置の動作の一例を示すフローチャートである。

40

【図5】本発明に係るハードウェアとソフトウェアの分割処理の動作の一例を示すフローチャートである。

【図6】本発明に係るハードウェアとソフトウェアの分割前のファームウェアと共通領域の構成の一例を示す図である。

【図7】本発明に係るファームウェアにおける並列動作が可能な関数の一例を示すソースコードである。

【図8】本発明に係るファームウェアにおける並列動作が不可能な関数の一例を示すソースコードである。

【図9】本発明に係るログと構成解析の結果の一例を示す図である。

【図10】本発明に係るログと時間解析の結果の一例を示す図である。

50

【図11】本発明に係る制御カードの一例を示す図である。

【図12】本発明に係る制御カード中のキーワードと設定値の説明の一例を示す図である。

【図13】本発明に係るGUI部により表示される第1のアクティビティ図の一例を示す図である。

【図14】本発明に係るGUI部により表示される第2のアクティビティ図の一例を示す図である。


【図15】本発明に係るハードウェアとソフトウェアの分割後のファームウェアと共通領域の構成の一例を示す図である。

【符号の説明】


【0081】

11 シミュレーション部、12 性能解析部、13 ハードウェア化候補抽出部、14 GUI部、15 ハードウェア化変換部、16 設計データ出力部、21 制御カード記憶部。


【図1】




【図2】




【 図 3 】




【 図 4 】



【 図 5 】



【 図 6 】





【 図 7 】

```

関数AO {
  関数BO:
  :
  関数CO:
}

```

【 図 8 】

```

関数AO {
  関数BO:
  :
}
関数BO {
  :
  関数CO:
}

```

【 図 9 】

処理 サイクル 時刻	ログ	構成解析結果		
1	START, firm_main, 0	開始		
2	START, 関数A, 21	+1	開始	
3	READ, 関数A, 34			
4	WRITE, 関数A, 122			
5	START, 関数C, 125	+2	+1	開始
6	READ, 関数C, 128			
7	WRITE, 関数C, 345			
8	END, 関数C, 351	+1	0	終了
9	END, 関数A, 364	0	終了	
10	START, 関数B, 370	+1	開始	
11	READ, 関数B, 371			
12	WRITE, 関数B, 456			
13	START, 関数D, 458	+2	+1	開始
14	READ, 関数D, 464			
15	WRITE, 関数D, 1345			
16	START, 関数F, 1361	+3	+2	+1
17	READ, 関数F, 1365			
18	WRITE, 関数F, 1431			
19	END, 関数F, 1436	+2	+1	0
20	END, 関数D, 1441	+1	0	終了
21	START, 関数E, 1767	+2	+1	開始
22	READ, 関数E, 1772			
23	WRITE, 関数E, 1812			
24	END, 関数E, 1822	+1	0	終了
25	END, 関数B, 1843	0	終了	
26	END, firm_main, 1875	終了		

【 図 10 】

処理 サイクル 時刻	ログ	時間解析結果		
1	START, firm_main, 0	開始		
2	START, 関数A, 21	21	開始	
3	READ, 関数A, 34			
4	WRITE, 関数A, 122			
5	START, 関数C, 125	104	開始	
6	READ, 関数C, 128			
7	WRITE, 関数C, 345			
8	END, 関数C, 351	13	226	
9	END, 関数A, 364	343		
10	START, 関数B, 370	6	開始	
11	READ, 関数B, 371			
12	WRITE, 関数B, 456			
13	START, 関数D, 458	88	開始	
14	READ, 関数D, 464			
15	WRITE, 関数D, 1345			
16	START, 関数F, 1361			
17	READ, 関数F, 1365			
18	WRITE, 関数F, 1431			
19	END, 関数F, 1436	903	開始	
20	END, 関数D, 1441	5	75	
21	START, 関数E, 1767	326	開始	
22	READ, 関数E, 1772			
23	WRITE, 関数E, 1812			
24	END, 関数E, 1822	21	55	
25	END, 関数B, 1843	32	1473	
26	END, firm_main, 1875	1875		

【 図 11 】

```


AUTO_SELECT 1
METHOD_TYPE 1
AVE_THRESHOLD 200
ABS_THRESHOLD 150
NOT_TARGETED 関数A,関数B
VALUE 関数A,100
VALUE 関数B,200

```


【 図 12 】

キーワード	内容	値の説明
AUTO_SELECT	自動実行設定	0 この制御カードは利用しない
		1 ハード選択のみ GUI を表示する
		2 GUI を表示せずハード化まで自動で行う
METHOD_TYPE	抽出方法設定	0 平均値でハード化候補を抽出する
		1 絶対値でハード化候補を抽出する
AVE_THRESHOLD	平均値におけるハード化閾値	平均値に対する割合をパーセントで指定。指定されたサイクル数以上の関数がハード化候補
ABS_THRESHOLD	絶対値のハード化閾値	ハード化候補にするサイクル数を指定。指定されたサイクル数以上の関数がハード化候補
NOT_TARGETED	ハード化対象外の関数を指定。	関数名を指定。カンマ区切りで複数指定可能
VALUE	AUTO_SELECT=2 の場合で、ここで定義されている関数がハード化候補になってしまった場合、AUTO_SELECT=1 相当の動作を強制的に行う。	AUTO_SELECT=1 以上の場合に利用する。ハード化候補になった場合に指定するサイクル数を指定。ここで値が定義されていない関数がハード化候補になってしまった場合は、AUTO_SELECT=1 相当の動作を強制的に行う。

【 図 1 3 】



【 図 1 4 】



【 図 1 5 】

