

## (12) 特許協力条約に基づいて公開された国際出願

(19) 世界知的所有権機関

国際事務局

(43) 国際公開日

2024年10月3日(03.10.2024)



(10) 国際公開番号

WO 2024/204055 A1

(51) 国際特許分類:

H01L 29/778 (2006.01) H01L 21/318 (2006.01)

(21) 国際出願番号:

PCT/JP2024/011682

(22) 国際出願日:

2024年3月25日(25.03.2024)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

63/493,199 2023年3月30日(30.03.2023) US

(71) 出願人: ヌヴォトンテクノロジージャパン株式会社 (NUVOTON TECHNOLOGY CORPORATION JAPAN) [JP/JP]; 〒6178520 京都府長岡京市神足焼町1番地 Kyoto (JP).

(72) 発明者: 川島 克彦(KAWASHIMA, Katsuhiko).

神田 裕介(KANDA, Yusuke). 吉林 達也(KOBAYASHI, Tatsuya). 八木 達也(YAGI, Tatsuya).


(74) 代理人: 新居 広守, 外(NII, Hiromori et al.);

〒5320011 大阪府大阪市淀川区西中島5丁目3番10号イトーピア新大阪ビル6階新居国際特許事務所内 Osaka (JP).

(81) 指定国(表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AO, AT, AU, AZ, BA, BB, BG, BH, BN, BR, BW, BY, BZ, CA, CH, CL, CN, CO, CR, CU, CV, CZ, DE, DJ, DK, DM, DO, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, GT, HN, HR, HU, ID, IL, IN, IQ, IR, IS, IT, JM, JO, JP, KE, KG, KH, KN, KP, KR, KW, KZ, LA, LC, LK, LR, LS, LU,

(54) Title: SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SAME

(54) 発明の名称: 半導体装置及びその製造方法



(57) Abstract: This semiconductor device (1) is provided with a substrate (101), a channel layer (103), a nitride semiconductor layer (104) that includes a barrier layer (105), a source electrode (201), a drain electrode (202), a gate electrode (203), and an insulating layer (300). The gate electrode (203) comprises a junction part (203a) and a drain-side overhang part (203d). The insulating layer (300) comprises an In-situ  $\text{Si}_3\text{N}_4$  film (301) and an Ex-situ  $\text{Si}_3\text{N}_4$  film (302). This semiconductor device satisfies at least one of (a) the halogen concentration of the In-situ  $\text{Si}_3\text{N}_4$  film (301) is lower than the halogen concentration of the Ex-situ  $\text{Si}_3\text{N}_4$  film (302), and (b)



LY, MA, MD, MG, MK, MN, MU, MW, MX, MY, MZ, NA, NG, NI, NO, NZ, OM, PA, PE, PG, PH, PL, PT, QA, RO, RS, RU, RW, SA, SC, SD, SE, SG, SK, SL, ST, SV, SY, TH, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, WS, ZA, ZM, ZW.

(84) 指定国(表示のない限り、全ての種類の広域保護が可能) : ARIPO (BW, CV, GH, GM, KE, LR, LS, MW, MZ, NA, RW, SC, SD, SL, ST, SZ, TZ, UG, ZM, ZW), ヨーラシア (AM, AZ, BY, KG, KZ, RU, TJ, TM), ヨーロッパ (AL, AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HR, HU, IE, IS, IT, LT, LU, LV, MC, ME, MK, MT, NL, NO, PL, PT, RO, RS, SE, SI, SK, SM, TR), OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, KM, ML, MR, NE, SN, TD, TG).

添付公開書類 :

— 国際調査報告（条約第21条(3)）

the interfacial oxygen concentration between the In-situ Si<sub>3</sub>N<sub>4</sub> film (301) and the nitride semiconductor layer (104) is lower than the interfacial oxygen concentration between the Ex-situ Si<sub>3</sub>N<sub>4</sub> film (302) and the In-situ Si<sub>3</sub>N<sub>4</sub> film (301).

(57) 要約：半導体装置 (1) は、基板 (101) と、チャネル層 (103) と、バリア層 (105) を含む窒化物半導体層 (104) と、ソース電極 (201)、ドレイン電極 (202) 及びゲート電極 (203) と、絶縁層 (300) と、を備える。ゲート電極 (203) は、接合部 (203a) と、ドレイン側張り出し部 (203d) と、を含む。絶縁層 (300) は、In-situ Si<sub>3</sub>N<sub>4</sub>膜 (301) と、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 (302) と、を含む。(a) In-situ Si<sub>3</sub>N<sub>4</sub>膜 (301) のハロゲン濃度がEx-situ Si<sub>3</sub>N<sub>4</sub>膜 (302) のハロゲン濃度より低いこと、及び、(b) In-situ Si<sub>3</sub>N<sub>4</sub>膜 (301) と窒化物半導体層 (104) との界面酸素濃度がEx-situ Si<sub>3</sub>N<sub>4</sub>膜 (302) とIn-situ Si<sub>3</sub>N<sub>4</sub>膜 (301) との界面酸素濃度より低いこと、の少なくとも一方を満たす。

## 明細書

### 発明の名称：半導体装置及びその製造方法

#### 技術分野

[0001] 本開示は、半導体装置及びその製造方法に関する。

#### 背景技術

[0002] 近年、高周波無線通信用の電力増幅器に用いられるGaN HEMT (High Electron Mobility Transistor) の開発が進められている。GaN HEMTは、次の主な3つの物性面での特徴をもつ。

[0003] 具体的には、二次元電子ガス（以下、2DEG (Two Dimensional Electron Gas) と記載する）の高い移動度を利用した電子キャリア輸送機構、半導体の広いバンドギャップ物性による高耐圧性、及び、高いピエゾ効果による高い電流駆動性である。これらの特徴により、GaN HEMTは、高速性と高出力特性との両方を満足する応用にとって最適なデバイスであり、高周波無線基地局、高速充電などへの応用が進められている。

[0004] GaN HEMTは、上記のように、ピエゾ効果により、高い飽和電流を得られるのが特徴である。その性能を最大限に発揮するためには、GaNエピタキシャル基板上に、ピエゾ応力の強いシリコン窒化膜 ( $\text{Si}_3\text{N}_4$  膜) を保護膜として形成することが効果的となる。一般に、膜質が緻密な $\text{Si}_3\text{N}_4$ 膜は、ピエゾ応力が強いという傾向をもっている。ただし、エピタキシャル基板の保護膜となる $\text{Si}_3\text{N}_4$ 膜においては、GaN HEMTで特徴的な不純物準位による電流コラプス現象が発生するため、 $\text{Si}_3\text{N}_4$ 膜はエピタキシャル面との界面の不純物準位の少ない $\text{Si}_3\text{N}_4$ 膜であることも求められる。

[0005] ここで、電流コラプス現象について簡単に説明する。まず、エピタキシャル成長された半導体表面と $\text{Si}_3\text{N}_4$ 膜との界面にできる不純物準位に、高電圧動作で発生するホットな電子キャリアが捕獲され、負帯電するのが、現象

の始まりである。次に、2DEGを走行する電子にとっては、走行するチャネルに近接した場所に、この負の固定電荷が見えるため、この固定電荷が走行電子にとっての散乱要因となる。そのため、飽和速度が劣化し、オン抵抗特性が劣化するという現象が電流コラプス現象である。

[0006] 繊密で界面準位の少ない条件を満たす $\text{Si}_3\text{N}_4$ 膜として、エピタキシャル基板の成長炉の中で連続して成長した $\text{Si}_3\text{N}_4$ 膜を用いる方法がある。一般的に、この $\text{Si}_3\text{N}_4$ 膜は、In-situ  $\text{Si}_3\text{N}_4$ 膜と呼ばれる。GaNエピ層上には、プロセス工程で表面のN欠損を補うために $\text{Si}_3\text{N}_4$ 膜が積層される。In-situ  $\text{Si}_3\text{N}_4$ 膜の場合は、エピ成長中に $\text{Si}_3\text{N}_4$ がエピ成長されることによって、空気中にエピ表面が暴露されないため、N欠損が少ない。そのため、In-situ  $\text{Si}_3\text{N}_4$ 膜は、通常の $\text{Si}_3\text{N}_4$ 膜に比べて、N欠損起因の不純物準位が少ない特徴があるため、表面トラップが低減できる。 $\text{In-situ Si}_3\text{N}_4$ 膜をGaN HEMTに応用する技術は、非特許文献1及び2に開示されている。

## 先行技術文献

### 非特許文献

[0007] 非特許文献1 : J. Derluyn et al., “Low Leakage High Breakdown E-Mode D HFET on Si by Selective Removal of In-Situ Grown Si<sub>3</sub>N<sub>4</sub>”, IEEE, 2009, IEDM09, pp. 157-160

非特許文献2 : F. Medjdoub et al., “Low On-Resistance High-Breakdown Normally Off AlN/GaN/AlGaN DHFET on Si Substrate”, IEEE Electron Device Letters, Feb. 2010, Vol. 31, No. 2, pp. 111-113

## 発明の概要

### 発明が解決しようとする課題

[0008] しかしながら、In-situ  $\text{Si}_3\text{N}_4$ 膜を設けた場合、高い飽和電流、良好なコラプス特性が得られるというメリットもある一方で、相反効果として、以下のデメリットがある。具体的には、In-situ  $\text{Si}_3\text{N}_4$ 膜

の強いピエゾ応力によりウェハが反るという機械的な課題がある。

[0009] そこで、本開示は、高い駆動電流特性と低ウェハ反り特性とを有する半導体装置及びその製造方法を提供することを目的とする。

### 課題を解決するための手段

[0010] 本開示の一態様に係る半導体装置は、基板と、前記基板の上方に設けられた、Ga元素を含む窒化物半導体からなるチャネル層と、前記チャネル層よりもバンドギャップが大きいバリア層であって、Ga元素を含むバリア層を含む、前記チャネル層の上方に設けられた窒化物半導体層と、前記基板の上方で、互いに間隔を空けて設けられたソース電極及びドレイン電極と、前記バリア層の上方で、前記ソース電極と前記ドレイン電極との間に各々に対して間隔を空けて設けられたゲート電極と、前記ゲート電極と前記ドレイン電極との間で、前記窒化物半導体層の上方に設けられた絶縁層と、を備え、前記ゲート電極は、前記窒化物半導体層とショットキー接合した接合部と、前記接合部よりも前記ドレイン電極側に張り出した第1張り出し部と、を含み、前記絶縁層は、前記第1張り出し部と前記窒化物半導体層との間に位置し、前記窒化物半導体層を接触して覆うシリコン窒化物からなる第1絶縁膜と、前記第1張り出し部と前記第1絶縁膜との間に位置するシリコン窒化物からなる第2絶縁膜と、を含み、(a) 前記第1絶縁膜のハロゲン濃度が前記第2絶縁膜のハロゲン濃度より低いこと、及び、(b) 前記第1絶縁膜と前記窒化物半導体層との界面酸素濃度が前記第2絶縁膜と前記第1絶縁膜との界面酸素濃度より低いこと、の少なくとも一方を満たす。

[0011] 本開示の一態様に係る半導体装置の製造方法は、エピタキシャル成長法によって、基板の上方に、Ga元素を含む窒化物半導体からなるチャネル層と、前記チャネル層よりもバンドギャップが大きいバリア層であって、Ga元素を含むバリア層を含む窒化物半導体層と、を順に形成する第1工程と、前記窒化物半導体層を覆うように絶縁層を形成する第2工程と、前記絶縁層の一部を除去することにより、前記窒化物半導体層の一部を露出させる第3工程と、前記基板の上方で、互いに間隔を空けてソース電極及びドレイン電極

を形成する第4工程と、前記窒化物半導体層の露出した部分に接触し、かつ、前記絶縁層のうち、前記露出した部分よりも前記ドレイン電極側に位置する部分を覆うように、前記ソース電極と前記ドレイン電極との間に各々に対して間隔を空けてゲート電極を形成する第5工程と、を含み、前記第2工程は、前記第1工程の後、大気暴露することなく、前記窒化物半導体層を接触して覆うシリコン窒化物からなる第1絶縁膜を形成する工程と、前記第1絶縁膜を形成した後、大気暴露を経て、前記第1絶縁膜の上方にシリコン窒化物からなる第2絶縁膜を形成する工程と、を含む。

## 発明の効果

[0012] 本開示によれば、高い駆動電流特性と低ウェハ反り特性とを有する半導体装置及びその製造方法を提供することができる。

## 図面の簡単な説明

[0013] [図1]図1は、実施の形態1に係る半導体装置の断面図である。

[図2]図2は、 $\text{Si}_3\text{N}_4$ 膜の膜厚と2DEGのキャリア濃度との関係を示す図である。

[図3]図3は、 $\text{Si}_3\text{N}_4$ 膜の膜厚とウェハの反りとの関係を示す図である。

[図4]図4は、実施の形態2に係る半導体装置の断面図である。

[図5]図5は、実施の形態3に係る半導体装置の断面図である。

[図6]図6は、実施の形態4に係る半導体装置の断面図である。

[図7]図7は、In-situ  $\text{Si}_3\text{N}_4$ 膜の膜厚及びバリア層の膜厚の組み合わせに対する半導体装置の電流特性を示す図である。

[図8]図8は、図7に示す電流特性の補足説明のための半導体装置の断面図である。

[図9A]図9Aは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図9B]図9Bは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図9C]図9Cは、実施の形態3に係る半導体装置の製造方法の一工程を説明

するための断面図である。

[図9D]図9 Dは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図9E]図9 Eは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図9F]図9 Fは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図9G]図9 Gは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図9H]図9 Hは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図9I]図9 Iは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図9J]図9 Jは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図9K]図9 Kは、実施の形態3に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図10A]図10 Aは、実施の形態4に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図10B]図10 Bは、実施の形態4に係る半導体装置の製造方法の一工程を説明するための断面図である。

[図10C]図10 Cは、実施の形態4に係る半導体装置の製造方法の一工程を説明するための断面図である。

## 発明を実施するための形態

[0014] (本開示の概要)

以下では、実施の形態について、図面を参照しながら具体的に説明する。

[0015] なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、

構成要素の配置位置及び接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。また、以下の実施の形態における構成要素のうち、独立請求項に記載されていない構成要素については、任意の構成要素として説明される。

- [0016] また、各図は、模式図であり、必ずしも厳密に図示されたものではない。したがって、例えば、各図において縮尺などは必ずしも一致しない。また、各図において、実質的に同一の構成については同一の符号を付しており、重複する説明は省略又は簡略化する。
- [0017] また、本明細書において、平行又は垂直などの要素間の関係性を示す用語、矩形などの要素の形状を示す用語、及び、数値範囲は、厳格な意味のみを表す表現ではなく、実質的に同等な範囲、例えば数%程度の差異をも含むことを意味する表現である。
- [0018] また、本明細書において、「上方」及び「下方」という用語は、絶対的な空間認識における上方向（鉛直上方）及び下方向（鉛直下方）を指すものではなく、積層構成における積層順を基に相対的な位置関係により規定される用語として用いる。また、「上方」及び「下方」という用語は、2つの構成要素が互いに間隔を空けて配置されて2つの構成要素の間に別の構成要素が存在する場合のみならず、2つの構成要素が互いに密着して配置されて2つの構成要素が接する場合にも適用される。
- [0019] また、本明細書及び図面において、 $x$ 軸、 $y$ 軸及び $z$ 軸は、三次元直交座標系の三軸を示している。具体的には、半導体装置が有する基板が含む主面（上面）に平行な二軸を $x$ 軸及び $y$ 軸とし、この主面に直交する方向を $z$ 軸方向としている。具体的には、ソース電極、ゲート電極及びドレイン電極がこの順で並ぶ方向、すなわち、いわゆるゲート長方向を $x$ 軸方向としている。以下で説明する実施の形態において、 $z$ 軸正方向を「上方」と記載し、 $z$ 軸負方向を「下方」と記載する場合がある。また、本明細書において、特に断りの無い限り、ソース電極側又はソース側とはいずれも、 $x$ 軸の負側（負方向）を意味し、ドレイン電極側又はドレイン側とはいずれも、 $x$ 軸の正側

(正方向)を意味する。また、本明細書において「平面視」とは、特に断りのない限り、半導体装置が有する基板の正面(上面)をz軸正方向から見たときのことをいう。

- [0020] また、本明細書において、Ⅲ族窒化物半導体とは、1種類以上のⅢ族元素と窒素とを含む半導体である。Ⅲ族元素は、例えば、アルミニウム(AI)、ガリウム(Ga)、インジウム(In)などである。Ⅲ族窒化物半導体の例としては、GaN、AlN、InN、AlGaN、InGaN、AlInGaNなどである。Ⅲ族窒化物半導体には、シリコン(Si)、リン(P)などのⅣ族以外の元素が1種類以上含まれていてもよい。なお、以下の説明において、特に断り無くAlInGaNと表記した場合には、Ⅲ族窒化物半導体は、AI、In、Ga及びNのいずれも含んでいることを意味する。AlGaN、GaN等の他の表記についても同様である。
- [0021] また、GaN若しくはAlGaN等のⅢ族窒化物半導体、シリコン窒化物又はシリコン酸化物などの材料Aからなる層、及び、材料Aによって構成される層とは、当該層が実質的に材料Aのみを含んでいることを意味する。ただし、当該層には、例えば製造上混入を避けられない元素など他の元素が不純物として、1at%以下の割合で含まれていてもよい。
- [0022] また、本明細書において、窒化物半導体(層)のⅢ族元素の組成比(組成率)とは、窒化物半導体に含まれる複数のⅢ族元素のうちの、対象となるⅢ族元素の原子数の比を表している。例えば、窒化物半導体層が $Al_aIn_bGa_cN$  ( $a+b+c=1$ 、 $a \geq 0$ 、 $b \geq 0$ 、 $c \geq 0$ ) からなる場合、当該窒化物半導体層のAI組成比は、 $a/(a+b+c)$  で表すことができる。同様に、In組成比、Ga組成比はそれぞれ、 $b/(a+b+c)$ 、 $c/(a+b+c)$  で表される。
- [0023] また、本明細書において、「第1」、「第2」などの序数詞は、特に断りの無い限り、構成要素の数又は順序を意味するものではなく、同種の構成要素の混同を避け、区別する目的で用いられている。

## [0024] (実施の形態1)

まず、実施の形態1に係る半導体装置について、図1を用いて説明する。

図1は、本実施の形態に係る半導体装置1の断面図である。

[0025] 図1に示すように、半導体装置1は、基板101と、バッファ層102と、チャネル層103と、窒化物半導体層104と、を備える。窒化物半導体層104は、バリア層105と、キャップ層106と、を含む。チャネル層103とバリア層105との界面近傍には、2DEG107が形成される。バッファ層102、チャネル層103、バリア層105及びキャップ層106は、エピタキシャル成長によって形成されたエピタキシャル層（エピ層とも呼ばれる）である。また、半導体装置1は、ソース電極201と、ドレイン電極202と、ゲート電極203と、ソースフィールドプレート204と、バリアメタル205s及び205dと、配線メタル206s及び206dと、を備える。また、半導体装置1は、絶縁層300及び305を備える。絶縁層300は、In-situ Si<sub>3</sub>N<sub>4</sub>膜301と、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302と、を含む。

[0026] 基板101は、Siからなる基板である。あるいは、基板101は、SOI (Silicon on Insulator) 基板であってもよい。また、基板101は、SiC、サファイア(Sapphire)、ダイヤモンド、GaN又はAlN等からなる基板であってもよい。

[0027] バッファ層102は、基板101の上方に設けられている。例えば、バッファ層102は、基板101の上面に接触して設けられている。バッファ層102は、例えば、III族窒化物半導体からなる層である。一例として、バッファ層102は、膜厚2μmのAlN及びAlGaNの複数の積層構造からなる。バッファ層102は、その他に、GaN、AlGaN、AlN、InGaN、AlInGaN等のIII族窒化物半導体の単層又は複数層によって構成されていてもよい。

[0028] バッファ層102が設けられていることで、基板101とチャネル層103との格子間隔の差からくる結晶の転位及び格子欠陥などの悪影響を低減す

ることができる。また、仮に基板101に欠陥があったとしてもバッファ層102が設けられることで、欠陥の影響をチャネル層103に与えること抑制することができる。これにより、チャネル層103の欠陥を低減し、結晶性を高めることができ、チャネル層103内の電子移動度を高めることができます。なお、バッファ層102は設けられていなくてもよい。

- [0029] チャネル層103は、基板101の上方に設けられている。具体的には、チャネル層103は、バッファ層102の上面に接触して設けられている。チャネル層103は、Ga元素を含む窒化物半導体からなる層である。例えば、チャネル層103は、GaNによって構成される。チャネル層103の膜厚は、例えば50nm以上300nm以下であり、一例として200nmである。なお、チャネル層103は、GaNに限らず、InGaN、AlGaN、AlInGaN等のⅢ-V族窒化物半導体によって構成されていてもよい。また、チャネル層103には、n型の不純物が含まれていてもよい。チャネル層103の膜厚は、上述した例には限定されない。
- [0030] バリア層105は、チャネル層103の上方に設けられている。具体的には、バリア層105は、チャネル層103の上面に接触して設けられている。なお、バリア層105とチャネル層103との間には、例えば、膜厚が約1nmのAINからなるスペーサ層が設けられてもよい。このように、チャネル層103とバリア層105とは接触していなくてもよい。
- [0031] バリア層105は、チャネル層103よりもバンドギャップが大きく、Ga元素を含む窒化物半導体からなる層である。バリア層105は、例えば、AlGaNによって構成される。バリア層105のAl組成比は、例えば10%以上30%以下であるが、20%以上30%以下であってもよい。バリア層105のAl組成比は、一例として25%以下である。また、バリア層105の膜厚は、7nm以上10nm以下であり、一例として9nmである。なお、バリア層105の膜厚は、15nm以下であってもよく、20nm以下であってもよく、30nm以下であってもよい。また、バリア層105は、AlGaNに限らず、AlInGaN等のⅢ-V族窒化物半導体によっ

て構成されていてもよい。また、バリア層105には、n型の不純物が含まれていてもよい。

- [0032] バリア層105がGa元素を含むことによって、Ga元素を含まないAlNで構成されている場合に比べて、バリア層105の格子間隔が緩和しやすくなる。このため、バリア層105にクラックなどが生じるのを抑制することができる。また、ウェハの反りを抑制することができる。このため、半導体装置1の品質を高めることができる。
- [0033] バリア層105とチャネル層103とのヘテロ界面のチャネル層103側には、バリア層105のチャネル層103に対するピエゾ応力などによって、高濃度の2DEG107が発生する。2DEG107は、トランジスタのチャネルとして利用される。
- [0034] キャップ層106は、バリア層105の上面を接触して覆っている。キャップ層106は、Ⅲ-V族窒化物半導体からなる層である。キャップ層106は、例えばGaNによって構成される。キャップ層106の膜厚は、例えば約1nm以上約2nm以下である。キャップ層106が設けられることで、バリア層105のAlの酸化を抑制することができる。なお、キャップ層106は設けられていないなくてもよい。
- [0035] ソース電極201とドレイン電極202とは、基板101の上方に互いに間隔を空けて設けられている。具体的には、ソース電極201とドレイン電極202とは、間にゲート電極203を挟んで対向するように設けられている。
- [0036] ソース電極201とドレイン電極202とは、導電性材料を用いて形成される。例えば、ソース電極201とドレイン電極202とは、Ti膜とAl膜とを順に積層した積層構造からなる多層電極膜であるが、これに限らない。ソース電極201とドレイン電極202とは、Ti膜とAl膜との積層構造に対して500°C以上の温度でアニールすることで形成された合金層であってもよい。また、ソース電極201とドレイン電極202とは、遷移金属、遷移金属の窒化物又は炭化物であってもよい。具体的には、ソース電極2

01とドレイン電極202は、Ta、Hf、W、Ni、TiN、TaN、HfN、WN、TiC、TaC、HfC、Au、Cu等でもよく、これらの元素を含んだ化合物でもよいし、複数の積層構造からなる多層電極膜であってもよい。

[0037] ソース電極201とドレイン電極202とはそれぞれ、オーミック電極とも呼ばれ、2DEG107に電気的にオーミック接続されている。本実施の形態では、ソース電極201及びドレイン電極202はそれぞれ、2DEG107に接触するように設けられている。

[0038] 具体的には、半導体装置1では、キャップ層106及びバリア層105を貫通してチャネル層103に達する2つの凹部が設けられている。2つの凹部はそれぞれ、ソース開口部及びドレイン開口部とも呼ばれる。ソース電極201は、ソース開口部の内面を接触して覆うように設けられており、ドレイン電極202は、ドレイン開口部の内面を接触して覆うように設けられている。2つの凹部の各々の底面は、チャネル層103とバリア層105との界面よりも下方に位置している。このため、2つの凹部の各々の側面には、2DEG107が露出している。ソース電極201及びドレイン電極202はそれぞれ、凹部の側面で2DEG107に接触している。これにより、チャネルコンタクト抵抗を低減することができる。なお、凹部の代わりに、キャップ層106、バリア層105及びチャネル層103の一部にn型不純物を添加することで低抵抗化したソースコンタクト領域及びドレインコンタクト領域が設けられてもよい。ソースコンタクト領域及びドレインコンタクト領域は、例えばプラズマ処理、イオン注入及び結晶再成長などにより形成される。

[0039] ソース電極201及びドレイン電極202はそれぞれ、半導体装置1の製造途中において、絶縁膜（具体的には、開口が形成される前の絶縁層305）で覆われる。ソース電極201及びドレイン電極202に対するコンタクトを確保するために、絶縁層305には開口が設けられ、当該開口を介して配線メタル206s及び206dがソース電極201及びドレイン電極20

2にそれぞれ接続される。配線メタル206s及び206dは、例えば、低抵抗のAuなどを用いて形成される。

[0040] また、Auを含む配線メタル206sとAlを含むソース電極201とが接触した場合、高温環境下で材料同士の反応が起こる場合がある。この反応を避けるために、バリアメタル205sがソース電極201と配線メタル206sとの間に設けられている。同様に、バリアメタル205dがドレイン電極202と配線メタル206dとの間に設けられている。バリアメタル205d及び205sは、高温でも反応が起こりにくい高融点金属を含む材料を用いて形成される。例えば、バリアメタル205d及び205sは、TiN膜である。なお、バリアメタル205d及び205s、並びに、配線メタル206d及び206sは設けられていなくてもよい。例えば、ソース電極201及びドレイン電極202が配線としても機能してもよい。

[0041] ゲート電極203は、バリア層105の上方で、ソース電極201とドレイン電極202との間に各々に対して間隔を空けて設けられている。本実施の形態では、ゲート電極203は、ゲート電極下部203Lと、ゲート電極上部203Uとの多層構造を有する。

[0042] ゲート電極下部203Lは、Ga元素を含む窒化物半導体に対してショットキー接合できる導電性材料を用いて形成されている。例えば、ゲート電極下部203Lは、Ni、Ti、TiN、TaN、W、Pdなどを用いて形成されている。ゲート電極下部203Lは、多層構造のゲート電極203の最下層に位置しており、キャップ層106及び絶縁層300に接触している。ゲート電極下部203Lの厚さは、例えば10nm以上50nm以下であり、一例として50nmであるが、これに限定されない。

[0043] ゲート電極上部203Uは、ゲート電極下部203Lよりも抵抗率が低い材料を用いて形成されている。例えば、ゲート電極上部203Uは、Au又はAlなどを用いて形成されている。ゲート電極上部203Uは、ゲート電極下部203Lの上面を接触して覆うように設けられている。ゲート電極上部203Uの厚さは、例えば450nm以上650nm以下であり、一例と

して 500 nm であるが、これに限定されない。平面視において、ゲート電極上部 203 U の形状及び大きさは、ゲート電極下部 203 L の形状及び大きさと実質的に同じである。

- [0044] このように、ゲート電極 203 が多層構造を有することにより、ショットキー接合を確保しながら y 軸方向のゲート抵抗  $R_g$  を低減することができる。ゲート抵抗  $R_g$  が小さくなることにより、高周波利得を改善させることができる。なお、ゲート電極 203 は、多層構造を有しなくてもよく、Ga 元素を含む窒化物半導体に対してショットキー接合できる導電性材料を用いて形成された単層構造を有してもよい。
- [0045] ゲート電極 203 は、いわゆる T 型ゲート構造を有する。具体的には、ゲート電極 203 は、接合部 203 a と、ドレイン側張り出し部 203 d と、ソース側張り出し部 203 s と、を含む。ドレイン側張り出し部 203 d 及びソース側張り出し部 203 s は、ゲートフィールドプレートとも呼ばれる。
- [0046] 接合部 203 a は、窒化物半導体層 104 とショットキー接合している。具体的には、接合部 203 a は、ゲート電極下部 203 L の下面のうち、キャップ層 106 に接触している部分である。なお、キャップ層 106 が設けられていない場合には、接合部 203 a は、ゲート電極下部 203 L の下面のうち、バリア層 105 に接触している部分になる。
- [0047] ドレイン側張り出し部 203 d は、第 1 張り出し部の一例であり、接合部 203 a よりもドレイン電極 202 側に張り出した部分である。ドレイン側張り出し部 203 d は、T 型ゲート構造の T 字の片腕部分に相当する。
- [0048] ソース側張り出し部 203 s は、第 2 張り出し部の一例であり、接合部 203 a よりもソース電極 201 側に張り出した部分である。ソース側張り出し部 203 s は、T 型ゲート構造の T 字の片腕部分に相当する。
- [0049] 本実施の形態では、ドレイン側張り出し部 203 d の張り出し長さとソース側張り出し部 203 s の張り出し長さとが同じである。具体的には、ゲート電極 203 の x-z 断面における断面形状は、接合部 203 a の中心を通る

$z$  軸に平行な線を対象の軸として線対称な形状を有する。

- [0050] なお、張り出し部の張り出し長さとは、張り出し部の起点から先端までの $x$  軸方向に沿った距離である。張り出し部の起点は、平面視における接合部 203a の輪郭とみなすことができる。張り出し部の先端は、張り出し部の張り出し方向において、起点から最も離れた位置である。張り出し方向は、ドレイン側張り出し部 203d の場合、 $x$  軸の正方向であり、ソース側張り出し部 203s の場合、 $x$  軸の負方向になる。
- [0051] ドレイン側張り出し部 203d 及びソース側張り出し部 203s はそれぞれ、ゲート電極上部 203U 及びゲート電極下部 203L の多層構造を有するが、これに限定されない。例えば、ドレイン側張り出し部 203d 及びソース側張り出し部 203s はそれぞれ、低抵抗のゲート電極上部 203U のみを有してもよい。すなわち、ゲート電極下部 203L は、ゲート電極 203 とキャップ層 106（又はバリア層 105）とが接触する部分（接合部 203a に相当する部分）のみに設けられていてもよい。
- [0052] 接合部 203a のドレイン側端部からドレイン電極 202 までの $x$  軸に沿った距離を、ゲートードレイン間距離  $L_{gd}$  と呼ぶ。接合部 203a のソース側端部からソース電極 201 までの $x$  軸に沿った距離を、ゲートーソース間距離  $L_{gs}$  と呼ぶ。本実施の形態では、 $L_{gs} < L_{gd}$  である。例えば、 $L_{gd}$  が 3.2  $\mu\text{m}$  であり、 $L_{gs}$  が 1.3  $\mu\text{m}$  である。ゲートードレイン間距離  $L_{gd}$  をゲートーソース間距離  $L_{gs}$  より長くすることにより、ゲートードレイン間にかかる電界集中を緩和することができる。なお、 $L_{gs} < L_{gd}$  を満たすことは必須ではなく、 $L_{gs} = L_{gd}$  であってもよく、 $L_{gs} > L_{gd}$  であってもよい。
- [0053] ソースフィールドプレート 204 は、ゲート電極 203 の上方に設けられ、ソース電極 201 と同電位に設定されている。具体的には、ソースフィールドプレート 204 は、絶縁層 305 の上方に設けられている。ソースフィールドプレート 204 は、平面視において、その少なくとも一部がゲート電極 203 とドレイン電極 202 との間に位置するように設けられる。図 1 に

示す例では、ソースフィールドプレート 204 は、平面視で一部がゲート電極 203 に重なるように配置される。ソースフィールドプレート 204 は、ゲート電極 203 及びドレイン電極 202 とは電気的に絶縁されており、ソース電極 201 に印加される電位（ソース電位）に設定される。

[0054] 半導体装置 1 の動作中には、ドレイン電極 202 には最大 100V から 150V 程度の高電圧が印加される。そのとき、ドレイン電極 202 とゲート電極 203 との間には高電界がかかることになる。具体的には、ドレイン電極 202 からの電気力線がゲート電極 203 のドレイン側張り出し部 203d の端部に集中し、電界のピーク値が高くなつて信頼性が低下する。ソースフィールドプレート 204 が設けられることにより、この電界のピーク値を低減することができる。ソースフィールドプレート 204 は、高い電界ピークを、 $\times$  軸方向に分散することによって緩和することができる。これにより、ゲートードレイン間の耐圧、及び、ゲートリーク電流の抑制による信頼性を向上させることができる。

[0055] ソースフィールドプレート 204 は、導電性材料を用いて形成される。ソースフィールドプレート 204 は、例えば、TiN 膜と Al 膜とを順に積層した積層構造からなる多層電極膜構成である。ソースフィールドプレート 204 の厚さは、例えば 500 nm であるが、これに限定されない。なお、ソースフィールドプレート 204 は、TiN 膜と Al 膜との積層構造に限らず、スパッタリングにより成膜された遷移金属の窒化物又は炭化物であつてもよい。具体的には、ソースフィールドプレート 204 は、Ti、Ta、W、Ni、TiN、TaN、WN、W、Au、Cu 等でもよく、これらの元素を含んだ化合物でもよいし、複数の積層構造からなる多層電極膜であつてもよい。一例として、ソースフィールドプレート 204 は、下層から Ti、TiN、Al の順で積層された多層構造を有する。あるいは、ソースフィールドプレート 204 は、最上層に Au を含んでもよい。

[0056] 絶縁層 305 は、ゲート電極 203 とソースフィールドプレート 204 の間に設けられている。具体的には、絶縁層 305 は、半導体装置 1 の全域

を覆うように設けられている。絶縁層305には、ソース電極201及びドレイン電極202の各々へのコンタクトを確保するための開口が設けられている。

- [0057] 絶縁層305は、例えば、厚さが110nmのSi<sub>3</sub>N<sub>4</sub>によって構成される。なお、絶縁層305は、Si<sub>3</sub>N<sub>4</sub>に限らず、SiO<sub>2</sub>、SiONでもよい。また、絶縁層305を構成するSi<sub>3</sub>N<sub>4</sub>は、Si組成率又はN組成率を変えてストレスを制御してもよい。なお、絶縁層305及びソースフィールドプレート204は設けられていなくてもよい。
- [0058] 絶縁層300は、ゲート電極203とドレイン電極202との間で、窒化物半導体層104の上方に設けられている。具体的には、絶縁層300は、ゲート電極203とドレイン電極202との間で、キャップ層106の上面を接触して覆っている。絶縁層300は、接合部203aのドレイン側端部からドレイン電極202までの範囲の全域に設けられている。
- [0059] また、本実施の形態では、絶縁層300は、ゲート電極203とソース電極201との間にも設けられている。具体的には、絶縁層300は、ゲート電極203とソース電極201との間で、キャップ層106の上面を接触して覆っている。絶縁層300は、接合部203aのソース側端部からソース電極201までの範囲の全域に設けられている。
- [0060] 絶縁層300は、複数の絶縁層の積層構造を有する。具体的には、絶縁層300は、In-situ Si<sub>3</sub>N<sub>4</sub>膜301と、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302と、を含んでいる。
- [0061] In-situ Si<sub>3</sub>N<sub>4</sub>膜301は、シリコン窒化物からなる第1絶縁膜の一例であり、ドレイン側張り出し部203dと窒化物半導体層104との間に位置し、窒化物半導体層104を接触して覆っている。In-situ Si<sub>3</sub>N<sub>4</sub>膜301は、平面視において、ドレイン側張り出し部203dに重なっている。In-situ Si<sub>3</sub>N<sub>4</sub>膜301は、積層構造を有する絶縁層300の最下層である。本実施の形態では、In-situ Si<sub>3</sub>N<sub>4</sub>膜301は、ゲート電極203とドレイン電極202との間で、接合部20

3 a のドレイン側端部からドレイン電極 202 までの範囲の全域において、キャップ層 106 を接触して覆っている。

[0062] また、本実施の形態では、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 は、ゲート電極 203 とソース電極 201との間にも設けられている。In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 は、平面視において、ソース側張り出し部 203s に重なっている。具体的には、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 は、接合部 203a のソース側端部からソース電極 201 までの範囲の全域において、キャップ層 106 を接触して覆っている。

[0063] Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 302 は、シリコン窒化物からなる第2絶縁膜の一例であり、ドレイン側張り出し部 203d と In-situ Si<sub>3</sub>N<sub>4</sub>膜 301との間に位置している。具体的には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 302 は、平面視において、ドレイン側張り出し部 203d に重なっており、ドレイン側張り出し部 203d の下面に接触している。また、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 302 は、接合部 203a のドレイン側端部からドレイン電極 202 までの範囲の全域において、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 を接触して覆っている。

[0064] また、本実施の形態では、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 302 は、ゲート電極 203 とソース電極 201 との間にも設けられている。具体的には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 302 は、平面視において、ソース側張り出し部 203s に重なっており、ソース側張り出し部 203s の下面に接触している。また、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 302 は、接合部 203a のソース側端部からソース電極 201 までの範囲の全域において、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 を接触して覆っている。

[0065] In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 の膜厚は、例えば 15 nm 以上であるが、20 nm 以上であってもよい。また、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 の膜厚は、30 nm 以下であるが、25 nm 以下であってもよい。本実施の形態では、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 の膜厚は実質的に均一である。

- [0066] *Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*の膜厚は、例えば30nm以上60nm以下である。また、例えば、*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*の膜厚は、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*の膜厚以上の厚さである。本実施の形態では、*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*の膜厚は実質的に均一である。
- [0067] *In-situ Si<sub>3</sub>N<sub>4</sub>膜301*と*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*とでは、各々の製造方法が異なる。具体的には、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*は、窒化物半導体のエピタキシャル成長の後、大気暴露することなく、連続的に形成される。すなわち、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*は、エピタキシャル成長炉内で、成長された窒化物半導体層上に連続的に積層された膜である。成長炉は、例えばMOCVD炉 (MOCVD : Metal Organic Chemical Vapor Deposition) である。
- [0068] これに対して、*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*は、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*の形成後に、エピタキシャル成長炉から出されて大気暴露した後に形成される。*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*は、例えば、LPCVD (Low-Pressure Chemical Vapor Deposition) 法によって形成される。
- [0069] 製造方法の違いに起因して、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*と*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*とでは、互いの膜質が異なる。具体的には、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*は、*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*よりも緻密な膜である。例えば、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*の膜密度は、*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*の膜密度よりも大きい。
- [0070] また、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*と*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*とでは、ハロゲン濃度又は界面酸素濃度の少なくとも一方に差が生じる。例えば、本実施の形態では、(a) *In-situ Si<sub>3</sub>N<sub>4</sub>膜301*のハロゲン濃度が*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*のハロゲン濃度より低いこと、及び、(b) *In-situ Si<sub>3</sub>N<sub>4</sub>膜301*と窒化物半導体層104との界面酸素濃度が*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*と*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*とでは、界面酸素濃度が異なる。

*t u Si<sub>3</sub>N<sub>4</sub>膜302*との界面酸素濃度より低いこと、の少なくとも一方を満たしている。具体的には、(c) *In-situ Si<sub>3</sub>N<sub>4</sub>膜301*のハロゲン濃度が $1 \times 10^{18}$  atom/cm<sup>3</sup>未満であり、かつ、*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*のハロゲン濃度が $1 \times 10^{18}$  atom/cm<sup>3</sup>より大きいこと、及び、(d) *In-situ Si<sub>3</sub>N<sub>4</sub>膜301*と窒化物半導体層104との界面酸素濃度が $1 \times 10^{20}$  atom/cm<sup>3</sup>未満であり、かつ、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*と*Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302*との界面酸素濃度が $1 \times 10^{20}$  atom/cm<sup>3</sup>より大きいこと、の少なくとも一方を満たしている。

[0071] 表1には、*In-situ Si<sub>3</sub>N<sub>4</sub>*と*Ex-situ Si<sub>3</sub>N<sub>4</sub>*との各自的ハロゲン濃度及び界面酸素濃度を表している。具体的には、*In-situ Si<sub>3</sub>N<sub>4</sub>*及び*Ex-situ Si<sub>3</sub>N<sub>4</sub>*の積層構造に対して、二次イオン質量分析(SIMS: Secondary Ion Mass Spectroscopy)法で組成解析した結果を表している。ハロゲン濃度は、具体的には塩素(Cl)濃度である。

[0072] [表1]

	In-situ Si <sub>3</sub> N <sub>4</sub>	Ex-situ Si <sub>3</sub> N <sub>4</sub>
ハロゲン濃度	$1 \times 10^{18}$ atom/cm <sup>3</sup> 未満	$1 \times 10^{18}$ atom/cm <sup>3</sup> より大きい
界面酸素濃度	$1 \times 10^{20}$ atom/cm <sup>3</sup> 未満	$1 \times 10^{20}$ atom/cm <sup>3</sup> より大きい

[0073] 表1から分かるように、*In-situ Si<sub>3</sub>N<sub>4</sub>膜301*の特徴は、ハロゲン濃度が低く、また、エピタキシャル成長された半導体（本実施の形態ではキャップ層106）との界面酸素濃度が低いことにある。これは、エピタキシャル成長炉内での積層膜であり、空気中への暴露がないため、エピタキシャル成長後、クリーンルーム内プロセス現場の外気に含まれるCl<sub>2</sub>などのハロゲン及び酸素が取り込まれにくいうことが理由である。Cl<sub>2</sub>は、プロセス工程のドライエッチングガスとして利用されるもので、意図せず微量雰囲気に入ってしまうものである。

[0074] このように、ハロゲン又は酸素などの不純物が少ない*In-situ S*

$\text{Si}_3\text{N}_4$ 膜301から得られる効果として、半導体との界面準位が少なくなり、2DEG107への影響が少なくなる。また、これらの効果から、コラプラス耐性が大きいという効果も得られる。本実施の形態では、In-situ  $\text{Si}_3\text{N}_4$ 膜301が窒化物半導体層104上に設けられていることにより、良好なコラプラス特性を実現し、高い駆動電流特性を得ることができる。

[0075] 図2は、 $\text{Si}_3\text{N}_4$ 膜の膜厚と2DEG107のキャリア濃度との関係を示す図である。図2には、窒化物半導体層104上にIn-situ  $\text{Si}_3\text{N}_4$ 膜を形成した場合（実施例）と、窒化物半導体層104上にEx-situ  $\text{Si}_3\text{N}_4$ 膜とを形成した場合（比較例）とを表している。図2において、横軸は、 $\text{Si}_3\text{N}_4$ 膜の膜厚を表し、縦軸は、ホール測定によって得られた2DEG107のキャリア濃度を表している。

[0076] 図2に示すように、In-situ  $\text{Si}_3\text{N}_4$ 膜は、Ex-situ  $\text{Si}_3\text{N}_4$ 膜よりも顕著に高いキャリア濃度が得られているので、トランジスタの飽和電流が高くなる。飽和電流が高い程、トランジスタの高出力特性及び利得特性が高くなる。In-situ  $\text{Si}_3\text{N}_4$ 膜の膜厚が大きい程、キャリア濃度が増大し、飽和電流が高くなつて、トランジスタの高出力特性及び利得特性を高めることができる。

[0077] 一方で、In-situ  $\text{Si}_3\text{N}_4$ 膜の膜厚が大きいと、ウェハの反りが問題となる。図3は、 $\text{Si}_3\text{N}_4$ 膜の膜厚とウェハの反りとの関係を示す図である。図3において、横軸は、 $\text{Si}_3\text{N}_4$ 膜の膜厚を表し、縦軸は、ウェハの反り量を表している。なお、図3は、6インチウェハの測定結果を表している。

[0078] 図3に示すように、In-situ  $\text{Si}_3\text{N}_4$ 膜及びEx-situ  $\text{Si}_3\text{N}_4$ 膜のいずれも、膜厚が大きくなる程、ウェハの反り量が増加する傾向にある。ウェハの反り量が大きくなると、ウェハの外周部にクラックが発生するなど、半導体装置1の品質が劣化するという問題がある。このため、窒化物半導体層104上に設ける $\text{Si}_3\text{N}_4$ 膜の膜厚には上限値（臨界膜厚）を設ける必要がある。例えば、6インチのウェハの場合は、図3に示すように

、ウェハの反り量が $15\text{ }\mu\text{m}$ になるときの膜厚を臨界膜厚とみなす。この場合、 $\text{In-situ Si}_3\text{N}_4$ 膜の臨界膜厚は $25\text{ nm}$ となる。

[0079] 同じ膜厚で比較すると、 $\text{In-situ Si}_3\text{N}_4$ 膜を設けた場合の反り量は、 $\text{Ex-situ Si}_3\text{N}_4$ 膜を設けた場合の反り量よりも大きい。すなわち、ウェハの反りを抑制するという観点では、 $\text{In-situ Si}_3\text{N}_4$ 膜よりも $\text{Ex-situ Si}_3\text{N}_4$ 膜の方が有利であることが分かる。

[0080] そこで、本実施の形態では、窒化物半導体層104上に設けられる絶縁層300は、 $\text{In-situ Si}_3\text{N}_4$ 膜301と $\text{Ex-situ Si}_3\text{N}_4$ 膜302との積層構造を有する。これにより、 $\text{In-situ Si}_3\text{N}_4$ 膜301を単独で設ける場合に比べて、 $\text{Ex-situ Si}_3\text{N}_4$ 膜302が設けられていることによって、ピエゾ応力が増大し、2DEG107の電子キャリア濃度を高めることができる。その結果、トランジスタの飽和電流を高めることができる。なお、飽和電流は、電子の飽和速度で決まるので、低電圧では影響の大きい移動度よりも、電子キャリア濃度に依存するためである。このように、本実施の形態によれば、高い駆動電流特性と低ウェハ反り特性とを実現することができる。

[0081] なお、図3に示すように、ウェハの反り量を抑制するという観点から、 $\text{Ex-situ Si}_3\text{N}_4$ 膜の膜厚にも上限値（臨界膜厚）がある。具体的には、 $\text{Ex-situ Si}_3\text{N}_4$ 膜の臨界膜厚は $60\text{ nm}$ である。本実施の形態では、 $\text{In-situ Si}_3\text{N}_4$ 膜301と $\text{Ex-situ Si}_3\text{N}_4$ 膜302との積層構造を有するので、 $\text{In-situ Si}_3\text{N}_4$ 膜301の膜厚を $T_{in}$ とし、 $\text{Ex-situ Si}_3\text{N}_4$ 膜302の膜厚を $T_{ex}$ とした場合、以下の式（1）を満たすようとする。

$$[0082] \quad (1) \quad f(T_{in}) + g(T_{ex}) \leq 15\text{ }\mu\text{m}$$

[0083] なお、 $f(T_{in})$ は、 $\text{In-situ Si}_3\text{N}_4$ 膜301の膜厚 $T_{in}$ とウェハ反り量との関係を表す関数である。 $g(T_{ex})$ は、 $\text{Ex-situ Si}_3\text{N}_4$ 膜302の膜厚 $T_{ex}$ とウェハ反り量との関係を表す関数である。 $T_{in}$ は、 $25\text{ nm}$ 以下であり、 $T_{ex}$ は、 $60\text{ nm}$ 以下である。式（1）を満たす

範囲内で、 $T_{in}$ 及び $T_{ex}$ を大きくしてピエゾ応力を高めることにより、高い駆動電流特性と低ウェハ反り特性とを実現することができる。

[0084] 上述したように、In-situ Si<sub>3</sub>N<sub>4</sub>膜301は、コラプス現象に有効である。追加的に積層されたEx-situ Si<sub>3</sub>N<sub>4</sub>膜302の、コラプス現象に対する影響について以下で説明する。

[0085] In-situ Si<sub>3</sub>N<sub>4</sub>膜301を、エピ表面の影響が見えなくなるまで積層したのち、不純物準位の多いEx-situ Si<sub>3</sub>N<sub>4</sub>膜302を積層してもコラプス劣化は少ない。なぜなら、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302は、不純物準位が多いが、膜質的にリーク電流も多いという特性を有する。このため、不純物準位に捕獲された電子は、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302を流れるリーク電流に乗って、不純物準位をホッピングしながら伝導するメカニズムが働く。結果として、実質的に不純物準位に捕獲されて固定電荷として留まる電子が少なくなる。よって、コラプス現象を抑制することができる。

[0086] また、In-situ Si<sub>3</sub>N<sub>4</sub>膜301は、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302よりは少ないが、一定量の不純物準位を持つ。このため、In-situ Si<sub>3</sub>N<sub>4</sub>膜301の不純物準位に電子が捕獲されるおそれがある。これに対して、本実施の形態では、In-situ Si<sub>3</sub>N<sub>4</sub>膜301上に積層されたEx-situ Si<sub>3</sub>N<sub>4</sub>膜302のリーク経路を介して、In-situ Si<sub>3</sub>N<sub>4</sub>膜301の不純物準位に捕獲された電子を伝導することができる。この点においても、In-situ Si<sub>3</sub>N<sub>4</sub>膜301を単独で設けるよりも、積層構造とすることでコラプス現象の抑制に効果的であり、駆動電流特性を高めることができる。

[0087] なお、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302をエピ表面に直接設けた場合は、リーク電流が無視できない大きな量になる。よって、エピ表面を覆うようにIn-situ Si<sub>3</sub>N<sub>4</sub>膜301を設け、In-situ Si<sub>3</sub>N<sub>4</sub>膜301上にEx-situ Si<sub>3</sub>N<sub>4</sub>膜302を設けることにより、高い駆動電流特性と低ウェハ反り特性とを実現することができる。

[0088] また、In-situ Si<sub>3</sub>N<sub>4</sub>膜301とEx-situ Si<sub>3</sub>N<sub>4</sub>膜302との積層構造を有することにより、ゲート電極203のドレイン側張り出し部203dと2DEG107との距離を長くすることができる。これにより、ゲートードレイン間容量Cgdを低減することができるので、利得を向上させることができる。

[0089] (実施の形態2)

続いて、実施の形態2について説明する。実施の形態2では、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜上にSiO<sub>2</sub>膜が設けられている点が、実施の形態1に対する主な相違点である。以下では、実施の形態1との相違点を中心に説明を行い、共通点の説明を省略又は簡略化する。

[0090] 図4は、本実施の形態に係る半導体装置2の断面図である。図4に示すように、半導体装置2は、図1に示す半導体装置1と比較して、絶縁層300が、SiO<sub>2</sub>膜303をさらに含む点が相違する。

[0091] SiO<sub>2</sub>膜303は、シリコン酸化物からなる第3絶縁膜の一例であり、ドレイン側張り出し部203dとEx-situ Si<sub>3</sub>N<sub>4</sub>膜302との間に位置している。SiO<sub>2</sub>膜303は、積層構造を有する絶縁層300の最上層である。SiO<sub>2</sub>膜303は、ドレイン側張り出し部203dに接触している。具体的には、SiO<sub>2</sub>膜303は、平面視でドレイン側張り出し部203dに重なっており、ドレイン側張り出し部203dの下面に接触している。本実施の形態では、SiO<sub>2</sub>膜303は、ゲート電極203とドレイン電極202との間で、接合部203aのドレイン側端部からドレイン電極202までの範囲の全域において、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302を接触して覆っている。

[0092] 本実施の形態では、SiO<sub>2</sub>膜303は、ゲート電極203とソース電極201との間にも設けられている。具体的には、SiO<sub>2</sub>膜303は、平面視でソース側張り出し部203sに重なっており、ソース側張り出し部203sの下面に接触している。SiO<sub>2</sub>膜303は、接合部203aのソース側端部からソース電極201までの範囲の全域において、Ex-situ Si<sub>3</sub>N

<sub>4</sub>膜302を接触して覆っている。

[0093] SiO<sub>2</sub>膜303の膜厚は、例えば10nm以上100nm以下であり、一例として50nmである。本実施の形態では、SiO<sub>2</sub>膜303の膜厚は実質的に均一である。

[0094] Si<sub>3</sub>N<sub>4</sub>の比誘電率が約7であるのに対して、SiO<sub>2</sub>の比誘電率は、約4である。すなわち、SiO<sub>2</sub>膜303は、In-situ Si<sub>3</sub>N<sub>4</sub>膜301及びEx-situ Si<sub>3</sub>N<sub>4</sub>膜302のいずれよりも誘電率が低い。このため、ドレイン側張り出し部203dと2DEG107との間にSiO<sub>2</sub>膜303が設けられることにより、ゲートードレイン間容量Cgdを低減することができる。ゲートードレイン間容量Cgdが低減することで、トランジスタの高周波利得特性及び効率性能を高めることができる。

[0095] (実施の形態3)

続いて、実施の形態3について説明する。実施の形態2では、ゲート部分にサイドウォール構造が設けられている点が、実施の形態1に対する主な相違点である。以下では、実施の形態1との相違点を中心に説明を行い、共通点の説明を省略又は簡略化する。

[0096] 図5は、本実施の形態に係る半導体装置3の断面図である。図5に示すように、半導体装置3は、図1に示す半導体装置1と比較して、絶縁層300がサイドウォール304d及び304sと、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306と、をさらに含む点が相違する。

[0097] サイドウォール304dは、ゲート電極203の接合部203aとIn-situ Si<sub>3</sub>N<sub>4</sub>膜301との間に設けられている。具体的には、サイドウォール304dは、ドレイン側のサイドウォールであり、接合部203aと、In-situ Si<sub>3</sub>N<sub>4</sub>膜301のうちのドレイン電極202側の部分との間に設けられている。

[0098] サイドウォール304sは、ゲート電極203の接合部203aとIn-situ Si<sub>3</sub>N<sub>4</sub>膜301との間に設けられている。具体的には、サイドウォール304sは、ソース側のサイドウォールであり、接合部203aと

、In-situ Si<sub>3</sub>N<sub>4</sub>膜301のうちのソース電極201側の部分との間に設けられている。

[0099] サイドウォール304d及び304sはいずれも、シリコン窒化物からなる。具体的には、サイドウォール304d及び304sは、Ex-situ Si<sub>3</sub>N<sub>4</sub>からなり、同一の工程で形成される。

[0100] サイドウォール304d及び304sの各々の膜質は、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302の膜質とは異なっている。具体的には、サイドウォール304d及び304sは、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302よりも疎な膜である。例えば、サイドウォール304d及び304sの各々の膜密度は、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302の膜密度よりも小さい。サイドウォール304d及び304sは、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302とは異なる工程で形成される。具体的な形成方法については後で説明する。

[0101] Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306は、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302の上方に設けられている。具体的には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306は、平面視において、ゲート電極203のドレイン側張り出し部203dには重ならない位置に設けられる。より具体的には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306は、ドレイン電極202に接触するように設けられている。

[0102] また、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306は、ソース電極201側にも設けられている。具体的には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306は、ゲート電極203のソース側張り出し部203sには重ならない位置に設けられている。より具体的には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306は、ソース電極201に接触するように設けられている。

[0103] Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306の膜質は、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302の膜質とは異なっている。具体的には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306は、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302よりも疎な膜である。例えば、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306の膜密度は、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302の膜密度よりも小さい。Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306は、サイドウォール304d及び304sと同じ工程で形成することができる。

[0104] *E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜306*が設けられることにより、絶縁層300は、ゲート電極203の近傍よりもドレイン電極202の近傍部分の膜厚が大きくなる。膜厚が大きくなつた部分の直下方向、すなわち、*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜306*の直下方向では、ピエゾ分極による電荷がより多く発生する。このため、*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜306*の直下方向では、2DEG107のキャリア濃度が上昇する。*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜306*は、ドレイン電極202に接触するように設けられるので、2DEG107のうち、ドレイン電極202に接触する部分のキャリア濃度が高くなる。このため、ドレイン電極202と2DEG107とのコンタクト抵抗を低減することができる。よって、オン抵抗が低減するので、高い駆動電流特性を得ることができる。

[0105] また、*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜306*は、ソース電極201にも接触するように設けられているので、ソース電極201と2DEG107とのコンタクト抵抗を低減することができる。よって、オン抵抗が低減するので、高い駆動電流特性を得ることができます。

[0106] なお、*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜306*は、サイドウォール304d及び304sとは異なる工程で形成されてもよい。*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜306*の膜質は、*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜302*の膜質と同じであつてもよい。あるいは、*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜306*は、*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜302*よりも緻密な膜であつてもよい。また、*E x - s i t u Si<sub>3</sub>N<sub>4</sub>膜306*は設けられていなくてもよい。

[0107] 本実施の形態では、サイドウォール304d及び304sが*E x - s i t u Si<sub>3</sub>N<sub>4</sub>*を用いて形成されるので、*In - s i t u Si<sub>3</sub>N<sub>4</sub>膜301*とサイドウォール304d及び304sとでは、ハロゲン濃度又は界面酸素濃度の少なくとも一方に差が生じる。例えば、本実施の形態では、(a) *In - s i t u Si<sub>3</sub>N<sub>4</sub>膜301*のハロゲン濃度がサイドウォール304d及び304sのハロゲン濃度より低いこと、及び、(b) *In - s i t u Si<sub>3</sub>N<sub>4</sub>膜301*と窒化物半導体層104との界面酸素濃度がサイドウォー

ル304d及び304sと窒化物半導体層104との界面酸素濃度より低いこと、の少なくとも一方を満たしている。具体的には、(c) In-situ Si<sub>3</sub>N<sub>4</sub>膜301のハロゲン濃度が $1 \times 10^{18}$  atom/cm<sup>3</sup>未満であり、かつ、サイドウォール304d及び304sのハロゲン濃度が $1 \times 10^{18}$  atom/cm<sup>3</sup>より大きいこと、及び、(d) In-situ Si<sub>3</sub>N<sub>4</sub>膜301と窒化物半導体層104との界面酸素濃度が $1 \times 10^{20}$  atom/cm<sup>3</sup>未満であり、かつ、サイドウォール304d及び304sと窒化物半導体層104との界面酸素濃度が $1 \times 10^{20}$  atom/cm<sup>3</sup>より大きいこと、の少なくとも一方を満たしている。また、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306とIn-situ Si<sub>3</sub>N<sub>4</sub>膜301とについても同様の関係が満たされる。

- [0108] サイドウォール304d及び304sを設けない場合には、In-situ Si<sub>3</sub>N<sub>4</sub>膜301及びEx-situ Si<sub>3</sub>N<sub>4</sub>膜302の一部を除去してゲート開口部の幅がゲート長L<sub>g</sub>に相当する。このため、ゲート開口部の加工限界の最小値よりも小さいゲート長L<sub>g</sub>を実現することができない。
- [0109] これに対して、本実施の形態に係る半導体装置3では、サイドウォール304d及び304sが設けられていることにより、ゲート長L<sub>g</sub>を短くすることができる。例えば、ゲート長L<sub>g</sub>を0.25 μm以下にすることができる。なお、ゲート長L<sub>g</sub>とは、ソース電極201、ゲート電極203（具体的には接合部203a）及びドレイン電極202の並び方向（x軸方向）に沿った、接合部203aの長さである。例えば、サイドウォール304d及び304sの各々のx軸方向の長さは、0.10 μmとすることができます、L<sub>g</sub>を0.19 μmとすることができる。すなわち、ゲート開口部の幅が0.39 μmであるのに対して、ゲート長L<sub>g</sub>を約半分に短くすることができる。
- [0110] ゲート長L<sub>g</sub>を短くすることにより、ゲート電極203の直下方向では、オフ時に駆動電流を遮断（ピンチオフ）しにくくなる短チャネル効果という現象が問題となりうる。本実施の形態では、サイドウォール304d及び3

04 s がいずれも、Ex-situ Si<sub>3</sub>N<sub>4</sub> であるから、In-situ Si<sub>3</sub>N<sub>4</sub> に比べてピエゾ応力が弱い。このため、2DEG107 では、サイドウォール 304d 及び 304s の直下方向でのピエゾ電荷が少なくなる。その結果、2DEG107 の z 軸方向の幅が狭くなるので、ゲート電極 203 の変調時の電流遮断（ピンチオフ）特性が良好になる。

[0111] (実施の形態 4)

続いて、実施の形態 4 について説明する。実施の形態 4 では、Ex-situ Si<sub>3</sub>N<sub>4</sub> 膜上に SiO<sub>2</sub> 膜が設けられている点が、実施の形態 3 に対する主な相違点である。あまた、実施の形態 4 では、ゲート部分にサイドウォール構造が設けられている点が、実施の形態 2 に対する主な相違点である。以下では、実施の形態 2 又は 3 との相違点を中心に説明を行い、共通点の説明を省略又は簡略化する。

[0112] 図 6 は、本実施の形態に係る半導体装置 4 の断面図である。図 6 に示すように、半導体装置 4 は、図 5 に示す半導体装置 3 と比較して、絶縁層 300 が、SiO<sub>2</sub> 膜 303 をさらに含む点が相違する。

[0113] SiO<sub>2</sub> 膜 303 は、実施の形態 2 に係る半導体装置 2 の絶縁層 300 が含む SiO<sub>2</sub> 膜 303 と同じである。したがって、本実施の形態に係る半導体装置 4 によれば、実施の形態 2 と同様に、ゲートードレイン間容量 Cgd を低減することができ、高周波利得特性及び効率性能を高めることができる。具体的には、5 GHz 以上の周波数帯域の信号を扱う場合に有用である。

[0114] また、本実施の形態に係る半導体装置 4 によれば、実施の形態 3 と同様に、Ex-situ Si<sub>3</sub>N<sub>4</sub> からなるサイドウォール 304d 及び 304s を有する。このため、ゲート電極 203 の変調時の電流遮断（ピンチオフ）特性が良好になる。

[0115] 続いて、本実施の形態に係る半導体装置 4 の試作品に対して、実測したデータについて図 7 及び図 8 を用いて説明する。図 7 は、In-situ Si<sub>3</sub>N<sub>4</sub> 膜 301 の膜厚 T<sub>in</sub> 及びバリア層 105 の膜厚 T<sub>ba</sub> の組み合わせに対する半導体装置 4 の電流特性を示す図である。図 8 は、図 7 に示す電流特性

の補足説明のための半導体装置4の断面図である。

[0116] 図7において、各図のプロットの横に併記された数値は、上段が飽和電流の値、下段がゲートードレイン間のリーク電流の値を表している。また、以下の表2は、図7に示したデータを表している。

[0117] [表2]

	In-situ Si <sub>3</sub> N <sub>4</sub> 膜厚 T <sub>in</sub> [nm]	バリア層 膜厚 T <sub>ba</sub> [nm]	飽和電流 [mA/mm]	リーク電流 [μA/mm]
サンプル1	2	13	900	11
サンプル2	10	11	980	15
サンプル3	15	9	970	7
サンプル4	20	9	980	5
サンプル5	20	7	920	2

[0118] 各試作品（サンプル）のゲート長L<sub>g</sub>は、0.25 μmとした。また、バリア層105は、Al<sub>x</sub>Ga<sub>1-x</sub>N膜であり、Alの組成比xは0.28とした。飽和電流は、ドレイン電極202とソース電極201との間に印加するドレイン電圧が5Vの場合に、ドレイン電極202からソース電極201に流れる電流を計測した値である。リーク電流は、ドレイン電極202とゲート電極203との間の電位差が150Vの場合に、ドレイン電極202からゲート電極203に流れるリーク電流を計測した値である。また、ゲートードレイン間の距離L<sub>gd</sub>は3 μmとした。L<sub>gd</sub>が長い程、電界集中が緩和されるのでリーク電流は減る一方で、オン抵抗が増加するという問題がある。

[0119] 半導体装置4をパワーアンプに応用する場合、飽和電流が高く、かつ、リーク電流が低いことが望まれる。一般的には、飽和電流が920 mA/mm以上で、かつ、リーク電流が10 μA/mm以下であれば、パワーアンプに適している。

[0120] In-situ Si<sub>3</sub>N<sub>4</sub>膜301の膜厚T<sub>in</sub>とバリア層105の膜厚T<sub>ba</sub>との条件によっては、従来、相反関係にあった高い飽和電流と低いリーク電流とを両立することができた。以下では、図8を参照しながら表3を用いて、このメカニズムについて説明する。なお、表3は、図8に示した領域60

1～603の特徴を示している。

[0121] [表3]

	領域601 ゲート接触面	領域602 サイドウォール	領域603 走行領域
Si <sub>3</sub> N <sub>4</sub>	ショットキー接合	Ex-situ Si <sub>3</sub> N <sub>4</sub>	In-situ Si <sub>3</sub> N <sub>4</sub> / Ex-situ Si <sub>3</sub> N <sub>4</sub>
バリア層	薄層	薄層	薄層
リーク電流	抑制	—	—
ドレイン電流	制御領域	高電流 制御可能抑制領域	高電流

[0122] まず、領域601に着目する。領域601は、ゲート電極203と窒化物半導体層104との接触面である接合部203aの直下方向の領域である。領域601では、バリア層105が薄層化されている方が、バリア層105のチャネル層103に対するピエゾ応力が弱くなる。この結果、リーク電流も抑制することができる。つまり、ゲート電極203の接合部203aの直下方向においては、バリア層105の薄層化が望ましい。

[0123] しかし、電子キャリアが走行する主たる領域であるゲートードレイン間の領域603においても、バリア層105が薄層化されているので、このままでは高い飽和電流が期待できない。そこで、本開示においては、領域603では、薄層化したバリア層105に対して、In-situ Si<sub>3</sub>N<sub>4</sub>膜301を積層する。In-situ Si<sub>3</sub>N<sub>4</sub>膜301の高いピエゾ応力を利用することで、2DEG107のキャリア濃度を高めることができ、ドレン電流を高めることができる。

[0124] なお、図2及び図3を用いて説明したように、In-situ Si<sub>3</sub>N<sub>4</sub>膜301のみでは膜厚限界があるため、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302を追加積層する。これによって、ウェハの反りを抑制しながら、高い飽和電流を実現することができる。

[0125] 本実施の形態のように、サイドウォール304s及び304dが設けられてゲート長Lgが短い場合には、短チャネル効果が生じる。具体的には、ドレン電極202側から、高いドレン電流が領域601に流れるので、ゲ

ート電極 203 で遮断することが難しい。これは、短ゲート化によるパンチスルーよと呼ばれる現象である。

[0126] そこで、本実施の形態に係る半導体装置 4 では、領域 602 のサイドウォール 304 s 及び 304 d として、弱いストレスの Ex-situ Si<sub>3</sub>N<sub>4</sub> を設けている。この結果、領域 602 では、ピエゾ影響を弱めることができるので、高いドレイン電流の遮断が可能になる。

[0127] このように、本実施の形態に係る半導体装置 4 によれば、バリア層 105 、 In-situ Si<sub>3</sub>N<sub>4</sub> 膜 301 、 Ex-situ Si<sub>3</sub>N<sub>4</sub> 膜 302 、並びに、サイドウォール 304 s 及び 304 d によって、各膜の長所と短所とを補完しあう構造を実現している。これにより、従来、相反していた高い飽和電流と低いリーク電流とを両立するとともに、低ウェハ反り性を実現することができる。つまり、本実施の形態に係る半導体装置 4 によれば、高性能とリーク電流の少ない高信頼性とを有する GaN HEMT を提供することができる。なお、半導体装置 4 を例に挙げたが、実施の形態 1～3 に係る半導体装置 1～3 においても同様である。

[0128] 図 7 及び表 2 を参照すると、920 mA/mm 以上の飽和電流という観点からは、In-situ Si<sub>3</sub>N<sub>4</sub> 膜 301 の膜厚 T<sub>in</sub> は、7 nm 以上であることが必要である。また、ウェハの反りという観点から、膜厚 T<sub>in</sub> は、25 nm 以下であることが必要である。また、10 μA/mm 以下のリーク電流という観点からは、バリア層 105 の膜厚 T<sub>ba</sub> は、10 nm 以下である必要がある。

[0129] 以上のことから、In-situ Si<sub>3</sub>N<sub>4</sub> 膜 301 の膜厚 T<sub>in</sub> は、10 nm 以上 25 nm 以下の範囲であり、かつ、バリア層 105 の膜厚 T<sub>ba</sub> は、10 nm 以下であることによって、高飽和電流と低リーク電流とを両立し、低ウェハ反り性を実現することができる。なお、半導体装置に要求される駆動電流の下限値及び低リーク電流の上限値によっては、In-situ Si<sub>3</sub>N<sub>4</sub> 膜 301 の膜厚 T<sub>in</sub> は、10 nm より小さくてもよく、あるいは、25 nm より大きくてよい。また、バリア層 105 の膜厚 T<sub>ba</sub> は、10 nm

より大きくてもよく、7 nm未満であってもよい。

[0130] (製造方法)

続いて、上述した実施の形態1～4に係る半導体装置1～4の製造方法について説明する。

- [0131] 半導体装置1～4の製造方法は、エピタキシャル成長法によって、基板101の上方に、チャネル層103と、バリア層105を含む窒化物半導体層104と、を順に形成する第1工程と、窒化物半導体層104を覆うように絶縁層300を形成する第2工程と、絶縁層300の一部を除去することにより、窒化物半導体層104の一部を露出させる第3工程と、基板101の上方で、互いに間隔を空けてソース電極201及びドレイン電極202を形成する第4工程と、窒化物半導体層104の露出した部分に接触し、かつ、絶縁層300のうち、露出した部分よりもドレイン電極202側に位置する部分を覆うように、ソース電極201とドレイン電極202との間に各々に対して間隔を空けてゲート電極203を形成する第5工程と、を含む。
- [0132] 第2工程は、第1工程の後、大気暴露することなく、窒化物半導体層104を接触して覆うIn-situ Si<sub>3</sub>N<sub>4</sub>膜301を形成する工程と、In-situ Si<sub>3</sub>N<sub>4</sub>膜301を形成した後、大気暴露を経て、In-situ Si<sub>3</sub>N<sub>4</sub>膜302を形成する工程と、を含む。
- [0133] 以下では代表して、実施の形態3に係る半導体装置3の製造方法を、図9A～図9Kを参照しながら説明する。図9A～図9Kはそれぞれ、実施の形態3に係る半導体装置3の製造方法の一工程を説明するための断面図である。
- [0134] 以下に説明する半導体装置3の製造方法は、他の実施の形態に係る半導体装置1、2及び4の各々の製造方法の核となる。半導体装置1、2及び4の各々の製造方法は、これから述べる半導体装置3の製造方法の一部を省略又は一部を変更するのみで容易に製造することができる。
- [0135] まず、図9Aに示すように、窒化物半導体をエピタキシャル成長させたG

a Nウェハを準備する。より具体的には、基板101上に、バッファ層102、チャネル層103、バリア層105及びキャップ層106を順に形成する。例えば、GaN、AlGaNなどの窒化物半導体を順にエピタキシャル成長させる。エピタキシャル成長は、例えば、MOCVD法に基づいて成長炉内で行われる。導入ガスの種類及び流量等を調整することにより、バッファ層102、チャネル層103、バリア層105及びキャップ層106を形成することができる。

[0136] さらに、キャップ層106の形成に続いて、In-situ Si<sub>3</sub>N<sub>4</sub>膜301を形成する。具体的には、窒化物半導体のエピタキシャル成長の後、大気暴露することなく、同じ成長炉内でシリコン窒化物をエピタキシャル成長させる。これにより、キャップ層106の上面を覆うIn-situ Si<sub>3</sub>N<sub>4</sub>膜301を形成することができる。キャップ層106（窒化物半導体層104）の上面が大気暴露されないため、In-situ Si<sub>3</sub>N<sub>4</sub>膜301とキャップ層106との界面酸素濃度が低くなる。また、In-situ Si<sub>3</sub>N<sub>4</sub>膜301内のハロゲン濃度が低くなる。

[0137] 次に、図9Bに示すように、In-situ Si<sub>3</sub>N<sub>4</sub>膜301上にEx-situ Si<sub>3</sub>N<sub>4</sub>膜302を形成する。具体的には、In-situ Si<sub>3</sub>N<sub>4</sub>膜301が形成されたGaNウェハを成長炉から取り出すことにより、GaNウェハを大気暴露する。大気暴露後のGaNウェハの表面、すなわち、In-situ Si<sub>3</sub>N<sub>4</sub>膜301の上面をフッ酸などの酸で洗浄した後、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302を形成する。Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302の形成は、例えば、減圧CVD（LPCVD：Low Pressure Chemical Vapor Deposition）法によって行われる。

[0138] LPCVD法での成膜温度は、800°C程度である。このため、LPCVD法によって形成されたEx-situ Si<sub>3</sub>N<sub>4</sub>膜302の膜密度は、In-situ Si<sub>3</sub>N<sub>4</sub>膜301の膜密度よりも低いが、300°C～500°C程度の温度で堆積するプラズマCVD法で形成されるSi<sub>3</sub>N<sub>4</sub>膜と比較す

ると高密度である。このため、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302は、ストレスも中間的である。よって、In-situ Si<sub>3</sub>N<sub>4</sub>膜301にはウェハ反りによる臨界膜厚があるため、ピエゾ応力を補償する膜としてより有用である。なお、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302は、通常のプラズマCVDによって形成されるSi<sub>3</sub>N<sub>4</sub>膜であってもよいことは言うまでもない。

[0139] 次に、図には示していないが、ボロンイオン（B<sup>+</sup>）などの窒化物半導体を不活化するイオンを注入することにより、トランジスタ形成領域（活性領域とも呼ばれる）以外を不活化する。これにより、GaNウェハ内で素子間の絶縁分離が可能になる。

[0140] 次に、図9Cに示すように、ソース電極201及びドレイン電極202を形成する。なお、以降の図9C～図9Kは、GaNウェハ内の1つのトランジスタ形成領域のみを図示している。各図において、ソース電極201よりも左方（x軸の負側）及びドレイン電極202の右方（x軸の正側）の図示されていない部分が絶縁分離領域となる。後述する図10B及び図10Cについても同様である。

[0141] ソース電極201及びドレイン電極202の形成工程では、まず、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302及びIn-situ Si<sub>3</sub>N<sub>4</sub>膜301の各々の一部をエッチングすることで除去して開口部（コンタクトホール）を形成する。さらに、コンタクトホールの形成から連続的に、キャップ層106、バリア層105及びチャネル層103を、2DEG107が露出するまでエッチングで除去することで凹部を形成する。エッチングは、例えばドライエッティングで行われる。形成した凹部の内面を覆うように、金属膜をスパッタリング法又は蒸着法によって堆積した後、金属膜をパターニングすることで、ソース電極201及びドレイン電極202を形成する。なお、パターニングは、例えばエッティング又はリフトオフなどで行われる。その後、500°Cから600°C程度の温度で半導体と金属とを合金化することで、ソース電極201及びドレイン電極202の各々をチャネル層103に対してオームック接触させる。

- [0142] 次に、図9Dに示すように、ゲートを形成するためのゲート領域401にゲート開口部を形成する。ゲート領域401のx軸方向における長さは、例えば0.39μmである。具体的には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302上にポジ型フォトレジストを塗布し、塗布したフォトレジストのゲート領域401を開口する。CF<sub>4</sub>を含むプラズマイオンでドライエッチングすることにより、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302及びIn-situ Si<sub>3</sub>N<sub>4</sub>膜301の各々の、ゲート領域401に露出した部分を除去する。
- [0143] 次に、図9Eに示すように、ゲート領域401の開口部分を含む全面にEx-situ Si<sub>3</sub>N<sub>4</sub>膜307を形成する。Ex-situ Si<sub>3</sub>N<sub>4</sub>膜307は、例えばプラズマCVD法で形成されるが、LPCVD法で形成されてもよい。Ex-situ Si<sub>3</sub>N<sub>4</sub>膜307は、サイドウォール304s及び304d、並びに、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜306の基になるシリコン窒化膜である。具体的には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜307を、In-situ Si<sub>3</sub>N<sub>4</sub>膜301及びEx-situ Si<sub>3</sub>N<sub>4</sub>膜302の合計膜厚と同じ厚さで成膜する。例えば、In-situ Si<sub>3</sub>N<sub>4</sub>膜301の膜厚が20nmで、かつ、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302の膜厚が30nmである場合、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜307の膜厚を50nmとする。膜厚を揃えておくことにより、サイドウォール304s及び304dの高さとIn-situ Si<sub>3</sub>N<sub>4</sub>膜301及びEx-situ Si<sub>3</sub>N<sub>4</sub>膜302の高さ（合計膜厚）とを揃えることができる。
- [0144] 次に、図9Fに示すように、所定形状の開口部を有するフォトレジスト501を形成した後、主にCF<sub>4</sub>を含むプラズマイオンで異方性ドライエッチングを行うことで、フォトレジスト501の開口部に露出したEx-situ Si<sub>3</sub>N<sub>4</sub>膜307を除去する。フォトレジスト501は、ソース電極201及びドレイン電極202を被覆し、かつ、少なくともゲート領域401を被覆しないような形状を有する。エッチング量は、堆積したEx-situ Si<sub>3</sub>N<sub>4</sub>膜307の厚さであり、例えば50nmである。フォトレジスト501は、ポジ型であるが、ネガ型であってもよい。

- [0145] 異方性エッティングの結果、図9Gに示すように、サイドウォール304s及び304dが形成される。サイドウォール304s及び304dは、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜307のうち、ゲート領域401内で開口壁に沿って除去されずに残った部分である。
- [0146] Ex-situ Si<sub>3</sub>N<sub>4</sub>膜307のエッティング工程が、異方性エッティングであるため、サイドウォール304s及び304dの上面の形状は、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜307の上面の形状を転写した形状になる。この形状が一般的にサイドウォール形状と呼ばれる。ゲート領域401内にサイドウォール304s及び304dが形成されることにより、ゲート領域401内で窒化物半導体層104が露出した部分の長さ（いわゆるゲート長Lg）が短くなる。具体的には、ゲート長Lgは、0.39μmから0.19μmに短くなる。
- [0147] ゲート領域401の長さが0.4μmである場合、一般的な光学露光であるi線のフォトリソグラフィでゲート開口部を形成することが可能である。一方で、0.25μm以下の長さではゲート開口部の形成が困難である。これに対して、サイドウォール304s及び304dを形成することにより、簡単にゲート長Lgの短縮化が可能になる。
- [0148] さらに、図9Hに示すように、フォトレジスト501をアセトンなどの有機溶剤で除去する。これにより、ソース電極201及びドレイン電極202を覆う部分には、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜307の一部が残る。
- [0149] 次に、図9Iに示すように、ゲート電極203を形成する。具体的には、窒化物半導体に対してショットキー接合される材料からなる第1導電膜をゲート電極下部203Lとして形成し、第1導電膜よりも抵抗率が低い材料からなる第2導電膜をゲート電極上部203Uとして形成する。例えば、第1導電膜及び第2導電膜を連続してスパッタリングなどで全面に形成した後、レジストマスクを形成してドライエッティングにより不要な部分を除去してもよい。あるいは、リフトオフ法によってゲート電極203を形成してもよい。具体的には、ゲート電極203に相当する部分が開口されたレジスト膜を

形成した後、第1導電膜及び第2導電膜を連続して蒸着し、レジスト膜を、レジスト膜上に設けられた第1導電膜及び第2導電膜ごと除去してもよい。

[0150] なお、ゲート電極上部203Uの厚さが厚い程、ゲート抵抗Rgの低減が期待できる。ただし、金属の表皮効果のため、高周波の場合には表面（表皮部分）しか電流が流れない。このため、必ずしもゲート電極上部203Uの厚さが厚い程良い訳ではない。A1からなるゲート電極上部203Uの場合には、450nm程度あれば現在応用される周波数帯域には対応可能である。また、ゲート電極上部203Uの厚膜化は、成膜時間及びエッチング時間、並びに、フォトレジストマスクの膜厚などの制約を受けうる。例えば、スパッタリングでA1を成膜する場合には、膜厚が大きい程、成膜時間及びエッチング時間が長くなるので、加工用のレジストマスクの焼付きが生じてレジストマスクを除去しにくくなるおそれがある。また、蒸着リフトオフ法で成膜する場合には、リフトオフ性が悪くなつて形状の異常が発生しやすい。このため、ゲート電極上部203Uの膜厚は、最大でも650nm程度とする。

[0151] 次に、図9Jに示すように、ゲート電極203の保護を目的として、絶縁層305を形成する。絶縁層305として、例えば、プラズマCVD法又はLPCVD法によってEx-situ Si<sub>3</sub>N<sub>4</sub>膜を形成する。

[0152] 次に、図9Kに示すように、ソースフィールドプレート204を形成する。ソースフィールドプレート204は、スパッタリングによる金属膜の成膜と、ドライエッチングによる除去とによって形成される。あるいは、ソースフィールドプレート204は、蒸着リフト法で形成されてもよい。Auを用いる場合は、ドライエッチングができないため、蒸着リフト法を用いる。

[0153] 次に、ソース電極201及びドレイン電極202との電気的な接続を確保するために、まず、絶縁層305及びEx-situ Si<sub>3</sub>N<sub>4</sub>膜307に開口部を形成する。開口部の形成は、ソース電極201及びドレイン電極202を露出させるように開口部が設けられたフォトレジストを形成した後、CF<sub>4</sub>を含むプラズマイオンでドライエッチングすることで行われる。ソース

電極 201 及びドレイン電極 202 の各々へのコンタクト用の開口部が設けられた Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 307 が、図 5 に示す Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 306 になる。その後、開口部を覆うように、所定形状のバリアメタル 205s 及び 205d と配線メタル 206s 及び 206d とを形成する。バリアメタル 205s 及び 205d、並びに、配線メタル 206s 及び 206d の形成は、スパッタリング及びドライエッチング、又は、蒸着リフトラ法などにより形成される。

- [0154] 以上の工程を経て、図 5 に示した半導体装置 3 を製造することができる。
- [0155] なお、図 1 に示した半導体装置 1 を製造する場合、サイドウォール 304s 及び 304d を形成する工程を省略すればよい。具体的には、図 9E から図 9H を用いて説明した工程を省略すればよい。図 9D で示したように、ゲート領域 401 を形成した後、図 9J に示したように、ゲート電極 203 を形成すればよい。
- [0156] また、実施の形態 2 又は 4 に係る半導体装置 2 又は 4 の場合も、半導体装置 3 の製造方法とほぼ同様の工程を経て製造することができる。以下では、図 10A～図 10C を用いて、半導体装置 3 の製造方法と半導体装置 4 の製造方法との相違点について説明する。図 10A～図 10C はそれぞれ、実施の形態 4 に係る半導体装置 4 の製造方法の一工程を説明するための断面図である。
- [0157] 半導体装置 4 の製造方法では、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 を形成するまでの工程は、半導体装置 3 の製造方法と同じであり、図 9A を用いて説明したとおりである。図 10A に示すように、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 上に Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 302 と SiO<sub>2</sub>膜 303 とを形成する。具体的には、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 が形成された GaN ウェハを成長炉から取り出すことにより、GaN ウェハを大気暴露する。大気暴露後の GaN ウェハの表面、すなわち、In-situ Si<sub>3</sub>N<sub>4</sub>膜 301 の上面をフッ酸などの酸で洗浄した後、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜 302 及び SiO<sub>2</sub>膜 303 を連続的に形成する。Ex-situ Si<sub>3</sub>N<sub>4</sub>膜

$\text{SiO}_2$ 膜303の形成は、例えば、プラズマCVD法によって行われる。あるいは、 $\text{Ex-situ Si}_3\text{N}_4$ 膜302をLPCVD法によって形成し、 $\text{SiO}_2$ 膜303をプラズマCVD法によって形成してもよい。

[0158] 次に、図10Bに示すように、ソース電極201及びドレイン電極202を形成する。なお、ソース電極201及びドレイン電極202の形成の前には、トランジスタ形成領域以外の領域を不活化する処理が行われる。

[0159] ソース電極201及びドレイン電極202の形成工程では、コンタクトホールを形成するために、 $\text{Ex-situ Si}_3\text{N}_4$ 膜302及び $\text{In-situ Si}_3\text{N}_4$ 膜301だけでなく、 $\text{SiO}_2$ 膜303の一部も除去する点が相違する。金属膜の形成及びパターニング、並びに、合金化等の処理は、半導体装置3の製造方法と同じである。

[0160] 次に、図10Cに示すように、ゲートを形成するためのゲート領域401にゲート開口部を形成する。ゲート開口部の形成では、 $\text{Ex-situ Si}_3\text{N}_4$ 膜302及び $\text{In-situ Si}_3\text{N}_4$ 膜301だけでなく、 $\text{SiO}_2$ 膜303の一部も除去する点が相違する。 $\text{SiO}_2$ 膜303の除去は、例えば、 $\text{CF}_4$ ガスを用いたドライエッティングで行われる。

[0161] 以降の工程は、半導体装置3の製造方法と同じである。具体的には、図9Eから図9Kを用いて説明した各工程が行われる。

[0162] また、図4に示した半導体装置2を製造する場合、サイドウォール304s及び304dを形成する工程を省略すればよい。具体的には、図9Eから図9Hを用いて説明した工程を省略すればよい。図10Cで示したように、ゲート領域401を形成した後、図9Jに示したように、ゲート電極203を形成すればよい。

[0163] (まとめ)

以下に、上記実施の形態に基づいて説明した半導体装置の特徴を示す。

[0164] 本開示の第1態様に係る半導体装置は、基板と、前記基板の上方に設けられた、Ga元素を含む窒化物半導体からなるチャネル層と、前記チャネル層よりもバンドギャップが大きいバリア層であって、Ga元素を含むバリア層

を含む、前記チャネル層の上方に設けられた窒化物半導体層と、前記基板の上方で、互いに間隔を空けて設けられたソース電極及びドレイン電極と、前記バリア層の上方で、前記ソース電極と前記ドレイン電極との間に各々に対して間隔を空けて設けられたゲート電極と、前記ゲート電極と前記ドレイン電極との間で、前記窒化物半導体層の上方に設けられた絶縁層と、を備え、前記ゲート電極は、前記窒化物半導体層とショットキー接合した接合部と、前記接合部よりも前記ドレイン電極側に張り出した第1張り出し部と、を含み、前記絶縁層は、前記第1張り出し部と前記窒化物半導体層との間に位置し、前記窒化物半導体層を接触して覆うシリコン窒化物からなる第1絶縁膜と、前記第1張り出し部と前記第1絶縁膜との間に位置するシリコン窒化物からなる第2絶縁膜と、を含み、(a) 前記第1絶縁膜のハロゲン濃度が前記第2絶縁膜のハロゲン濃度より低いこと、及び、(b) 前記第1絶縁膜と前記窒化物半導体層との界面酸素濃度が前記第2絶縁膜と前記第1絶縁膜との界面酸素濃度より低いこと、の少なくとも一方を満たす。

[0165] これにより、第1絶縁膜及び第2絶縁膜の積層構造が設けられているので、高い駆動電流特性と低ウェハ反り特性とを有する半導体装置を実現することができる。

[0166] 本開示の第2態様に係る半導体装置は、第1態様に係る半導体装置であつて、(c) 前記第1絶縁膜のハロゲン濃度が $1 \times 10^{18} \text{ atom/cm}^3$ 未満であり、かつ、前記第2絶縁膜のハロゲン濃度が $1 \times 10^{18} \text{ atom/cm}^3$ より大きいこと、及び、(d) 前記第1絶縁膜と前記窒化物半導体層との界面酸素濃度が $1 \times 10^{20} \text{ atom/cm}^3$ 未満であり、かつ、前記第2絶縁膜と前記第1絶縁膜との界面酸素濃度が $1 \times 10^{20} \text{ atom/cm}^3$ より大きいこと、の少なくとも一方を満たす。

[0167] これにより、In-situ Si<sub>3</sub>N<sub>4</sub>膜が第1絶縁膜として、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜が第2絶縁膜として設けられているので、In-situ Si<sub>3</sub>N<sub>4</sub>膜の高いピエゾ応力を利用しながら、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜のウェハ反り抑制効果とを有効に利用することができる。また、Ex-s

i t u Si<sub>3</sub>N<sub>4</sub>膜の横方向への電子のホッピングを利用して固定電荷が留まるのを抑制し、電流コラプスを抑制することができる。よって、本態様によれば、高い駆動電流特性と低ウェハ反り特性とを有する半導体装置を実現することができる。

- [0168] 本開示の第3態様に係る半導体装置は、第1態様又は第2態様に係る半導体装置であって、前記絶縁層は、さらに、前記第1張り出し部と前記第2絶縁膜との間に位置し、前記第1張り出し部に接触する、シリコン酸化物からなる第3絶縁膜を含む。
- [0169] これにより、誘電率の低いシリコン酸化物からなる第3絶縁膜によって、ゲートードレイン間容量C<sub>g d</sub>を低減することができる。これにより、トランジスタの高周波利得特性及び効率性能を高めることができる。
- [0170] 本開示の第4態様に係る半導体装置は、第1態様～第3態様のいずれか1つに係る半導体装置であって、前記第1絶縁膜の膜厚は、10nm以上であり、前記バリア層の膜厚は、7nm以上である。
- [0171] これにより、高い駆動電流と低いリーク電流とを実現することができる。
- [0172] 本開示の第5態様に係る半導体装置は、第4態様に係る半導体装置であって、前記バリア層の膜厚は、10nm以下である。
- [0173] これにより、高い駆動電流と低いリーク電流とを実現することができる。
- [0174] 本開示の第6態様に係る半導体装置は、第4態様又は第5態様に係る半導体装置であって、前記第1絶縁膜の膜厚は、25nm以下である。
- [0175] これにより、高い駆動電流と低いリーク電流と低ウェハ反り特性とを実現することができる。
- [0176] 本開示の第7態様に係る半導体装置は、第1態様～第6態様のいずれか1つに係る半導体装置であって、前記絶縁層は、さらに、前記接合部と前記第1絶縁膜との間に設けられたシリコン窒化物からなるサイドウォールを含み、(e) 前記第1絶縁膜のハロゲン濃度が前記サイドウォールのハロゲン濃度より低いこと、及び、(f) 前記第1絶縁膜と前記窒化物半導体層との界面酸素濃度が前記サイドウォールと前記窒化物半導体層との界面酸素濃度よ

り低いこと、の少なくとも一方を満たす。

- [0177] これにより、ゲート長を短くすることができる。サイドウォールの直下方向の2DEGのキャリア濃度を低減することができ、ゲートによる遮断制御を容易にすることができます。
- [0178] 本開示の第8態様に係る半導体装置は、第7態様に係る半導体装置であって、前記サイドウォールは、前記第2絶縁膜とは膜質が異なる。
- [0179] これにより、サイドウォールの直下方向の2DEGのキャリア濃度を低減することができ、ゲートによる遮断制御を容易にすることができます。
- [0180] 本開示の第9態様に係る半導体装置の製造方法は、エピタキシャル成長法によって、基板の上方に、Ga元素を含む窒化物半導体からなるチャネル層と、前記チャネル層よりもバンドギャップが大きいバリア層であって、Ga元素を含むバリア層を含む窒化物半導体層と、を順に形成する第1工程と、前記窒化物半導体層を覆うように絶縁層を形成する第2工程と、前記絶縁層の一部を除去することにより、前記窒化物半導体層の一部を露出させる第3工程と、前記基板の上方で、互いに間隔を空けてソース電極及びドレイン電極を形成する第4工程と、前記窒化物半導体層の露出した部分に接触し、かつ、前記絶縁層のうち、前記露出した部分よりも前記ドレイン電極側に位置する部分を覆うように、前記ソース電極と前記ドレイン電極との間に各々に対して間隔を空けてゲート電極を形成する第5工程と、を含み、前記第2工程は、前記第1工程の後、大気暴露することなく、前記窒化物半導体層を接触して覆うシリコン窒化物からなる第1絶縁膜を形成する工程と、前記第1絶縁膜を形成した後、大気暴露を経て、前記第1絶縁膜の上方にシリコン窒化物からなる第2絶縁膜を形成する工程と、を含む。
- [0181] これにより、高い駆動電流特性と低ウェハ反り特性とを有する半導体装置を製造することができます。
- [0182] 本開示の第10態様に係る半導体装置の製造方法は、第9態様に係る半導体装置の製造方法であって、前記第2工程では、前記第2絶縁膜を、LPCVD法によって形成する。

[0183] これにより、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜のピエゾ応力も高めることができるので、2DEGのキャリア濃度を高めることができ、駆動電流をより高めることができる。

[0184] (他の実施の形態)

以上、1つ又は複数の態様に係る半導体装置及びその製造方法について、実施の形態に基づいて説明したが、本開示は、これらの実施の形態に限定されるものではない。本開示の主旨を逸脱しない限り、当業者が思いつく各種変形を本実施の形態に施したもの、及び、異なる実施の形態における構成要素を組み合わせて構築される形態も、本開示の範囲内に含まれる。

[0185] 例えば、各実施の形態において、絶縁層300は、ソース電極201とゲート電極203との間には設けられていなくてもよい。あるいは、ソース電極201とゲート電極203との間には、In-situ Si<sub>3</sub>N<sub>4</sub>膜301が設けられ、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302が設けられていなくてもよい。

[0186] また、絶縁層300は、ドレイン電極202とゲート電極203との間の一部には設けられていなくてもよい。具体的には、絶縁層300は、ドレン側張り出し部203dと平面視で重なる範囲に少なくとも設けられていればよい。絶縁層300は、平面視において、ドレン側張り出し部203dのドレン側端部からドレン電極202までの範囲には設けられていなくてもよい。あるいは、ドレン側張り出し部203dのドレン側端部からドレン電極202までの範囲には、In-situ Si<sub>3</sub>N<sub>4</sub>膜301が設けられ、Ex-situ Si<sub>3</sub>N<sub>4</sub>膜302が設けられていなくてもよい。

[0187] また、ソース電極201及びドレン電極202の各々を、バリア層105及びチャネル層103に埋め込むように形成したが、これに限らない。ソース電極201及びドレン電極202は、バリア層105又はキャップ層106の上面に設けてよい。すなわち、ソース電極201及びドレン電極202は、2DEG107に接触させなくてもよい。

[0188] また、上記の各実施の形態は、請求の範囲又はその均等の範囲において種々の変更、置き換え、付加、省略などを行うことができる。

### 産業上の利用可能性

[0189] 本開示は、例えば、高出力若しくは高周波用途の電力増幅器、当該電力増幅器が用いられる無線通信基地局若しくは端末機器、又は、マイクロ波を利用した電力伝送を行うワイヤレス給電装置などに利用することができる。

### 符号の説明

[0190] 1、2、3、4 半導体装置

101 基板

102 バッファ層

103 チャネル層

104 壱化物半導体層

105 バリア層

106 キャップ層

107 2DEG

201 ソース電極

202 ドレイン電極

203 ゲート電極

203L ゲート電極下部

203U ゲート電極上部

203a 接合部

203d ドレイン側張り出し部

203s ソース側張り出し部

204 ソースフィールドプレート

205d、205s バリアメタル

206d、206s 配線メタル

300、305 絶縁層

301 In-situ Si<sub>3</sub>N<sub>4</sub>膜

302、306、307 Ex-situ Si<sub>3</sub>N<sub>4</sub>膜

303 SiO<sub>2</sub>膜

304s、304d サイドウォール

401 ゲート領域

501 フォトレジスト

601、602、603 領域

## 請求の範囲

- [請求項1] 基板と、  
前記基板の上方に設けられた、Ga元素を含む窒化物半導体からなるチャネル層と、  
前記チャネル層よりもバンドギャップが大きいバリア層であって、Ga元素を含むバリア層を含む、前記チャネル層の上方に設けられた窒化物半導体層と、  
前記基板の上方で、互いに間隔を空けて設けられたソース電極及びドレイン電極と、  
前記バリア層の上方で、前記ソース電極と前記ドレイン電極との間に各々に対して間隔を空けて設けられたゲート電極と、  
前記ゲート電極と前記ドレイン電極との間で、前記窒化物半導体層の上方に設けられた絶縁層と、を備え、  
前記ゲート電極は、  
前記窒化物半導体層とショットキー接合した接合部と、  
前記接合部よりも前記ドレイン電極側に張り出した第1張り出し部と、を含み、  
前記絶縁層は、  
前記第1張り出し部と前記窒化物半導体層との間に位置し、前記窒化物半導体層を接触して覆うシリコン窒化物からなる第1絶縁膜と、  
前記第1張り出し部と前記第1絶縁膜との間に位置するシリコン窒化物からなる第2絶縁膜と、を含み、  
(a) 前記第1絶縁膜のハロゲン濃度が前記第2絶縁膜のハロゲン濃度より低いこと、  
及び、  
(b) 前記第1絶縁膜と前記窒化物半導体層との界面酸素濃度が前記第2絶縁膜と前記第1絶縁膜との界面酸素濃度より低いこと、

の少なくとも一方を満たす、

半導体装置。

[請求項2] (c) 前記第1絶縁膜のハロゲン濃度が $1 \times 10^{18}$  atom/cm<sup>3</sup>未満であり、かつ、前記第2絶縁膜のハロゲン濃度が $1 \times 10^{18}$  atom/cm<sup>3</sup>より大きいこと、  
及び、

(d) 前記第1絶縁膜と前記窒化物半導体層との界面酸素濃度が $1 \times 10^{20}$  atom/cm<sup>3</sup>未満であり、かつ、前記第2絶縁膜と前記第1絶縁膜との界面酸素濃度が $1 \times 10^{20}$  atom/cm<sup>3</sup>より大きいこと、

の少なくとも一方を満たす、

請求項1に記載の半導体装置。

[請求項3] 前記絶縁層は、さらに、前記第1張り出し部と前記第2絶縁膜との間に位置し、前記第1張り出し部に接触する、シリコン酸化物からなる第3絶縁膜を含む、

請求項1に記載の半導体装置。

[請求項4] 前記第1絶縁膜の膜厚は、10 nm以上であり、  
前記バリア層の膜厚は、7 nm以上である、  
請求項1に記載の半導体装置。

[請求項5] 前記バリア層の膜厚は、10 nm以下である、  
請求項4に記載の半導体装置。

[請求項6] 前記第1絶縁膜の膜厚は、25 nm以下である、  
請求項4に記載の半導体装置。

[請求項7] 前記絶縁層は、さらに、前記接合部と前記第1絶縁膜との間に設けられたシリコン窒化物からなるサイドウォールを含み、  
(e) 前記第1絶縁膜のハロゲン濃度が前記サイドウォールのハロゲン濃度より低いこと、  
及び、

(f) 前記第1絶縁膜と前記窒化物半導体層との界面酸素濃度が前記サイドウォールと前記窒化物半導体層との界面酸素濃度より低いこと、

の少なくとも一方を満たす、

請求項1～6のいずれか1項に記載の半導体装置。

[請求項8] 前記サイドウォールは、前記第2絶縁膜とは膜質が異なる、

請求項7に記載の半導体装置。

[請求項9] エピタキシャル成長法によって、基板の上方に、Ga元素を含む窒化物半導体からなるチャネル層と、前記チャネル層よりもバンドギャップが大きいバリア層であって、Ga元素を含むバリア層を含む窒化物半導体層と、を順に形成する第1工程と、

前記窒化物半導体層を覆うように絶縁層を形成する第2工程と、

前記絶縁層の一部を除去することにより、前記窒化物半導体層の一部を露出させる第3工程と、

前記基板の上方で、互いに間隔を空けてソース電極及びドレイン電極を形成する第4工程と、

前記窒化物半導体層の露出した部分に接触し、かつ、前記絶縁層のうち、前記露出した部分よりも前記ドレイン電極側に位置する部分を覆うように、前記ソース電極と前記ドレイン電極との間に各々に対して間隔を空けてゲート電極を形成する第5工程と、を含み、

前記第2工程は、

前記第1工程の後、大気暴露することなく、前記窒化物半導体層を接触して覆うシリコン窒化物からなる第1絶縁膜を形成する工程と、


前記第1絶縁膜を形成した後、大気暴露を経て、前記第1絶縁膜の上方にシリコン窒化物からなる第2絶縁膜を形成する工程と、を含む、

半導体装置の製造方法。


[請求項10] 前記第2工程では、前記第2絶縁膜を、LPCVD (Low Pressure Chemical Vapor Deposition) 法によって形成する、

請求項9に記載の半導体装置の製造方法。


[図1]




[図2]




[図3]




[図4]




[図5]




[図6]




[図7]




[図8]




[図9A]




[図9B]




[図9C]




[図9D]




[図9E]




[図9F]




[図9G]




[図9H]




[図9I]




[図9J]




[図9K]




[図10A]



[図10B]



[図10C]



# INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP2024/011682

## A. CLASSIFICATION OF SUBJECT MATTER

**H01L 29/778**(2006.01)i; **H01L 21/318**(2006.01)i

FI: H01L29/80 H; H01L21/318 B

According to International Patent Classification (IPC) or to both national classification and IPC

## B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

H01L29/778; H01L21/318

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Published examined utility model applications of Japan 1922-1996

Published unexamined utility model applications of Japan 1971-2024

Registered utility model specifications of Japan 1996-2024

Published registered utility model applications of Japan 1994-2024

Electronic data base consulted during the international search (name of data base and, where practicable, search terms used)

## C. DOCUMENTS CONSIDERED TO BE RELEVANT

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Y	JP 2013-77629 A (FUJITSU LIMITED) 25 April 2013 (2013-04-25) paragraphs [0012]-[0026], [0215], fig. 1-2	1-6
A	paragraphs [0012]-[0026], [0215], fig. 1-2	7-10
Y	JP 2009-10107 A (OKI ELECTRIC INDUSTRY CO., LTD.) 15 January 2009 (2009-01-15) paragraphs [0061], [0091], [0093]-[0097]	1-6
Y	JP 2010-509770 A (CREE INC.) 25 March 2010 (2010-03-25) paragraphs [0042], [0052]	1-6
A	WO 2021/230283 A1 (NUVOTON TECHNOLOGY CORPORATION JAPAN) 18 November 2021 (2021-11-18) entire text, all drawings	1-10
A	JP 2008-218696 A (NEC CORPORATION) 18 September 2008 (2008-09-18) entire text, all drawings	1-10

Further documents are listed in the continuation of Box C.

See patent family annex.

- \* Special categories of cited documents:
- “A” document defining the general state of the art which is not considered to be of particular relevance
- “D” document cited by the applicant in the international application
- “E” earlier application or patent but published on or after the international filing date
- “L” document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)
- “O” document referring to an oral disclosure, use, exhibition or other means
- “P” document published prior to the international filing date but later than the priority date claimed

- “T” later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention
- “X” document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone
- “Y” document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art
- “&” document member of the same patent family

Date of the actual completion of the international search <b>17 May 2024</b>	Date of mailing of the international search report <b>28 May 2024</b>
Name and mailing address of the ISA/JP <b>Japan Patent Office (ISA/JP) 3-4-3 Kasumigaseki, Chiyoda-ku, Tokyo 100-8915 Japan</b>	Authorized officer  Telephone No.

**INTERNATIONAL SEARCH REPORT**

International application No.

**PCT/JP2024/011682****C. DOCUMENTS CONSIDERED TO BE RELEVANT**

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
A	JP 2021-111698 A (SUMITOMO ELECTRIC INDUSTRIES, LTD.) 02 August 2021 (2021-08-02) entire text, all drawings	1-10

## INTERNATIONAL SEARCH REPORT

## Information on patent family members

International application No.

PCT/JP2024/011682

Patent document cited in search report				Publication date (day/month/year)		Patent family member(s)		Publication date (day/month/year)	
JP 2013-77629 A				25 April 2013		US 2013/0082400 A1 paragraphs [0045]-[0073], [0392], fig. 1A-2C			
						EP 2575180 A2			
						CN 103035683 A			
JP 2009-10107 A				15 January 2009		US 2009/0001381 A1 paragraphs [0066], [0096], [0098]-[0102]			
						CN 101335296 A			
JP 2010-509770 A				25 March 2010		US 2008/0121895 A1 paragraphs [0041], [0050]			
						EP 2084733 A2			
						CA 2666519 A			
						KR 10-2009-0090325 A			
						CN 101611473 A			
WO 2021/230283 A1				18 November 2021		US 2023/0187529 A1			
						EP 4135010 A1			
						CN 115552631 A			
JP 2008-218696 A				18 September 2008		(Family: none)			
JP 2021-111698 A				02 August 2021		US 2021/0217853 A1			
						CN 113113465 A			

## 国際調査報告

国際出願番号

PCT/JP2024/011682

## A. 発明の属する分野の分類（国際特許分類（IPC））

H01L 29/778(2006.01)i; H01L 21/318(2006.01)i  
FI: H01L29/80 H; H01L21/318 B

## B. 調査を行った分野

## 調査を行った最小限資料（国際特許分類（IPC））

H01L29/778; H01L21/318

## 最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報	1922 - 1996年
日本国公開実用新案公報	1971 - 2024年
日本国実用新案登録公報	1996 - 2024年
日本国登録実用新案公報	1994 - 2024年

## 国際調査で使用した電子データベース（データベースの名称、調査に使用した用語）

## C. 関連すると認められる文献

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求項の番号
Y	JP 2013-77629 A (富士通株式会社) 25.04.2013 (2013-04-25) 段落[0012]-[0026], [0215], 図1-2	1-6
A	段落[0012]-[0026], [0215], 図1-2	7-10
Y	JP 2009-10107 A (沖電気工業株式会社) 15.01.2009 (2009-01-15) 段落[0061], [0091], [0093]-[0097]	1-6
Y	JP 2010-509770 A (クリー インコーポレイテッド) 25.03.2010 (2010-03-25) 段落[0042], [0052]	1-6
A	WO 2021/230283 A1 (ヌヴォトンテクノロジージャパン株式会社) 18.11.2021 (2021-11-18) 全文, 全図	1-10
A	JP 2008-218696 A (日本電気株式会社) 18.09.2008 (2008-09-18) 全文, 全図	1-10
A	JP 2021-111698 A (住友電気工業株式会社) 02.08.2021 (2021-08-02) 全文, 全図	1-10

 C欄の続きにも文献が列挙されている。 パテントファミリーに関する別紙を参照。

\* 引用文献のカテゴリー

“A” 特に関連のある文献ではなく、一般的技術水準を示すもの

“D” 国際出願で出願人が先行技術文献として記載した文献

“E” 国際出願日前の出願または特許であるが、国際出願日以後に公表されたもの

“L” 優先権主張に疑義を提起する文献又は他の文献の発行日若しくは他の特別な理由を確立するために引用する文献（理由を付す）

“O” 口頭による開示、使用、展示等に言及する文献

“P” 国際出願日前で、かつ優先権の主張の基礎となる出願の日の後に公表された文献

“T” 国際出願日又は優先日後に公表された文献であって出願と抵触するものではなく、発明の原理又は理論の理解のために引用するもの

“X” 特に関連のある文献であって、当該文献のみで発明の新規性又は進歩性がないと考えられるもの

“Y” 特に関連のある文献であって、当該文献と他の1以上の文献との、当業者にとって自明である組合せによって進歩性がないと考えられるもの

“&amp;” 同一パテントファミリー文献

## 国際調査を完了した日

17.05.2024

## 国際調査報告の発送日

28.05.2024

## 名称及びあて先

日本国特許庁(ISA/JP)

〒100-8915

日本国

東京都千代田区霞が関三丁目4番3号

## 権限のある職員（特許庁審査官）

市川 武宜 5F 4056

電話番号 03-3581-1101 内線 3514

国際調査報告  
パテントファミリーに関する情報

国際出願番号

PCT/JP2024/011682

引用文献	公表日	パテントファミリー文献	公表日
JP 2013-77629 A	25.04.2013	US 2013/0082400 A1 段落[0045]-[0073], [0392], 図1A-2C EP 2575180 A2 CN 103035683 A	
JP 2009-10107 A	15.01.2009	US 2009/0001381 A1 段落[0066], [0096], [0098]- [0102] CN 101335296 A	
JP 2010-509770 A	25.03.2010	US 2008/0121895 A1 段落[0041], [0050] EP 2084733 A2 CA 2666519 A KR 10-2009-0090325 A CN 101611473 A	
WO 2021/230283 A1	18.11.2021	US 2023/0187529 A1 EP 4135010 A1 CN 115552631 A	
JP 2008-218696 A	18.09.2008	(ファミリーなし)	
JP 2021-111698 A	02.08.2021	US 2021/0217853 A1 CN 113113465 A	