(19) 日本国特許庁(JP)

(12)特許公報(B2)

(11) 特許番号

特許第5540852号

(P5540852)

(45) 発行日 平成26年7月2日(2014.7.2)

- (24) 登録日 平成26年5月16日 (2014.5.16)
- (51) Int.Cl. F I HO 1 L 21/8238 (2006.01) HO 1 L 27/08 321E HO 1 L 27/092 (2006.01) HO 1 L 27/08 321C

請求項の数 4 (全 19 頁)

(21) 出願番号(22) 出願日(65) 公開番号(43) 公開日	特願2010-90771 (P2010-90771) 平成22年4月9日 (2010.4.9) 特開2011-222770 (P2011-222770A) 平成23年11月4日 (2011.11.4)	(73)特許権者	f 308014341 富士通セミコンダクター株式会社 神奈川県横浜市港北区新横浜二丁目10番 23
審査請求日	平成24年12月28日 (2012.12.28)	(74)代理人	100113608
			弁理士 平川 明
		(74)代理人	100105407
			弁理士 高田 大輔
		(74)代理人	100089244
			弁理士 遠山 勉
		(72)発明者	福田 真大
			神奈川県横浜市港北区新横浜二丁目10番
			23 富士通マイクロエレクトロニクス株
			式会社内
			目的古た神ノ
			東於貝に航く

(54) 【発明の名称】半導体装置の製造方法

- (57)【特許請求の範囲】
- 【請求項1】

半導体基板の第1領域に第1ゲート電極を形成し、前記半導体基板の第2領域に第2ゲ ート電極を形成する工程と、

- 前記第1ゲート電極の側壁に第1サイドウォールを形成し、前記第2ゲート電極の側壁 に第2サイドウォールを形成する工程と、
- 前記半導体基板、前記第1ゲート電極、前記第2ゲート電極、前記第1サイドウォール 及び前記第2サイドウォールを覆うように酸化膜を形成する工程と、

前記酸化膜上に、前記第1領域を覆うようにレジストを形成する工程と、

- 前記レジストをマスクとして前記酸化膜をエッチングする工程と、
- 前記エッチングする工程の後に前記レジストを除去する工程と、
- <u>前記レジストを除去する工程の後に</u>塩素を含むガスを用いてプラズマ処理を行う工程と

前記プラズマ処理を行う工程の後に前記半導体基板を洗浄する工程と、

<u>前記洗浄する工程の後に、前記第2領域の前記半導体基板にリセスを形成する工程と、</u> 前記リセス内にシリコンゲルマニウム層を形成する工程と、

<u>前記洗浄する工程において、前記エッチングする工程で残存した前記酸化膜の残留物を</u> 除去することを特徴とする半導体装置の製造方法。

を有し、

10

20

30

40

<u>前記塩素を含むガスを用いたプラズマ処理において、前記第2サイドウォール端に残留</u> した前記酸化膜をリフトオフすることを特徴とする 請求項1に記載の半導体装置の製造方 法。

【請求項3】

前記酸化膜は、TEOS(テトラエトキシシラン)、BTBAS(ビスターシャルブチ ルアミノシラン)又はTDMAS(テトラジメチルアミノシラン)を含む原料ガスを用い て形成することを特徴とする請求項1<u>あるいは2</u>に記載の半導体装置の製造方法。

【請求項4】

<u>前記洗浄する工程は、フッ酸を含む溶液を用いた洗浄を行う</u>ことを特徴とする請求項1 から3の何れか一項に記載の半導体装置の製造方法。

【発明の詳細な説明】

- 【技術分野】
- [0001]
- 本発明は、半導体装置の製造方法に関する。

【背景技術】

[0002]

MOS電界効果トランジスタ(MOSFET)において、pチャネル型MOSFET(PMOSFET)のソースドレイン領域にSiGe(シリコンゲルマニウム)層が埋め込 まれたembedded SiGe(eSiGe)構造が採用されている。SiGeの格子定数は Siの格子定数よりも大きいため、SiGe層が埋め込まれたソースドレイン領域に挟ま れたチャネル領域に圧縮歪みが印加される。この場合、チャネル領域のホール移動度が向 上することにより、PMOSFETの電流駆動能力が高まり、PMOSFETの特性向上 を実現することができる。

【 0 0 0 3 】

例えば、シリコン基板上に、絶縁膜として酸化膜をCVD(chemical vapor deposition)により形成し、酸化膜をマスクとしてエッチングを行い、酸化膜から露出した箇所のシリコン基板の表面にリセス(凹み)を形成する。そして、リセス内にSiGe層を選択エピタキシャル成長させることによって、シリコン基板にeSiGe構造が形成される。 【先行技術文献】

【特許文献】

[0004]

【特許文献1】特開2009-094225号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本件は、 n チャネル型MOSFET (NMOSFET)と、 e S i G e 構造を適用する p チャネル型MOSFET (PMOSFET)を同一基板上に形成する場合であって、 N MOSFETにS i G e 層が成長されることを抑制し、かつPMOSFETのS i G e 層 の形状不良の発生を抑止することを目的とする。

【課題を解決するための手段】

【 0 0 0 6 】

本件の一観点による半導体装置の製造方法は、半導体基板の第1領域に第1ゲート電極 を形成し、前記半導体基板の第2領域に第2ゲート電極を形成する工程と、前記第1ゲー ト電極の側壁に第1サイドウォールを形成し、前記第2ゲート電極の側壁に第2サイドウ ォールを形成する工程と、前記半導体基板、前記第1ゲート電極、前記第2ゲート電極、 前記第1サイドウォール及び前記第2サイドウォールを覆うように酸化膜を形成する工程 と、前記酸化膜上に、前記第1領域を覆うようにレジストを形成する工程と、前記レジス トをマスクとして前記酸化膜をエッチングすることにより、前記第2領域の前記酸化膜を 除去する工程と、前記レジストを除去する工程と、前記半導体基板及び前記第1領域の前 記酸化膜に対して、塩素を含むガスを用いてプラズマ処理を行う工程と、を備える。

(2)

【発明の効果】 [0007]本件によれば、NMOSFETにSiGe層が成長されることを抑制し、かつPMOS FETのSiGe層の形状不良の発生を抑止することができる。 【図面の簡単な説明】 [0008]【図1】本実施形態に係る半導体装置の断面図(その1)である。 【図2】本実施形態に係る半導体装置の断面図(その2)である。 【図3】本実施形態に係る半導体装置の断面図(その3)である。 【図4】本実施形態に係る半導体装置の断面図(その4)である。 【図5】本実施形態に係る半導体装置の断面図(その5)である。 【図6】酸化膜20のフッ酸耐性の変化を示すグラフである。 【図7】プラズマ処理時間と、酸化膜20の膜厚の減少量(nm)との関係を示すグラフ である。 【図8】シリコン基板1及び酸化膜20のエッチング量とエッチング時間との関係を示す グラフである。 【図9】本実施形態に係る半導体装置の断面図(その6)である。 【図10】本実施形態に係る半導体装置の断面図(その7)である。 【図11】本実施形態に係る半導体装置の断面図(その8)である。 【図12】本実施形態に係る半導体装置の断面図(その9)である。 【図13】本実施形態に係る半導体装置の断面図(その10)である。 【図14】本実施形態に係る半導体装置の断面図(その11)である。 【図15】本実施形態に係る半導体装置の断面図(その12)である。 【図16】ゲートピッチ(Wpitch)、ゲート幅(Wgate)、SW幅(Wsw)及びリセス 幅(Wrecess)の寸法を示す図である。 【図17】従来例に係る半導体装置の断面図である。 【図18】従来例に係る半導体装置の断面図である。 【図19】従来例に係る半導体装置の断面図である。 【図20】従来例に係る半導体装置の断面図である。 【図21】従来例に係る半導体装置の断面図である。 【発明を実施するための形態】 [0009]PMOS領域(PMOSFETが形成される領域)にリセスを形成する場合、シリコン 基板の表面にリセスを形成する前に、PMOS領域の酸化膜を予め除去する必要がある。 PMOS領域の酸化膜の除去には、ドライエッチングが一般的に用いられる。 PMOS領 域の酸化膜が完全に除去されず、PMOS領域に酸化膜の一部が残存することで、所望の 形状のリセスが、シリコン基板の表面に形成されない問題がある。 [0010]例えば、図17の(A)に示すように、PMOS領域のゲート電極40の側壁に形成さ

(3)

Mえば、図 1 7 の (A) に示すように、 P M O 3 領域の 9 二 P 電極 4 0 の 例 型 に 形 放 2 れるサイドウォール 4 1 際 に 酸 化 膜 4 2 の 一 部 が 残 存 すると、図 1 7 の (B) に 示 す よう に、所望の形状のリセス 4 3 が、シリコン基板 4 4 の表面に形成されない。図 1 7 の (B) に 示 す 点線は、酸 化 膜 4 2 を 完全に除去した場合に形成されるリセス 4 3 の 位置を示し ている。サイドウォール 4 1 の形状のバラツキの影響を受けて、サイドウォール 4 1 際に 残存する酸 化 膜 4 2 のサイズにバラツキが生じるため、リセス 4 3 の幅(W recess)にバ ラツキが生じる。リセス 4 3 の幅のバラツキは、リセス 4 3 内に埋め込む S i G e 層の幅 のバラツキの原因となる。その結果、チャネル領域に印加される圧縮歪みの大きさにバラ ツキが生じるため、 P M O S F E T の特性にもバラツキが発生する。 【0011】

シリコン基板44にポケット領域及びエクステンション領域を形成した後、シリコン基 板44にeSiGe構造を形成する際、600 以上の高温処理を行うと不純物の拡散を ⁵⁰

10

20

誘起するため、600 以上の高温処理は好ましくない。そのため、シリコン基板44上 に酸化膜42を成膜する際の温度は、600 未満とすることが好ましい。 [0012]

しかし、低温CVDにより、シリコン基板44上に形成された酸化膜42は、フッ酸耐 性が低くなる。酸化膜42の膜厚が薄い場合、フッ酸を使用したウェット処理によってリ セス43表面の自然酸化膜を除去する際に、NMOS領域(nチャネル型MOSFETが 形成される領域)の酸化膜42も除去されてしまうという問題がある。図18に示すよう に、酸化膜42の膜厚が薄い場合、NMOS領域の酸化膜42が除去された位置にSiG e 層 4 5 が形成される。

[0013]

−方、酸化膜42の膜厚が厚い場合、PMOS領域の狭ピッチ部に酸化膜42が埋まる 。狭ピッチ部は、隣接して形成されたPMOSFETの間の距離が短い部分である。図1 9に示すように、酸化膜42の膜厚が厚い場合、PMOS領域の狭ピッチ部に酸化膜42 が埋まる。隣接して形成されたPMOSFETの間の距離が短いほど、隣接して形成され たPMOSFETの間に酸化膜42が埋まりやすくなる。

[0014]

隣接して形成されたPMOSFETの間に酸化膜42が埋まっている場合、PMOS領 域の酸化膜42をドライエッチングにより除去する際に、酸化膜42を完全に除去できな い。図20に示すように、隣接して形成されたPMOSFETの間の酸化膜42が完全に 除去されず、隣接して形成されたPMOSFETの間に酸化膜42が残存してしまう。 [0015]

隣接して形成されたPMOSFETの間に残存する酸化膜42が、ドライエッチングに よってシリコン基板44にリセス43を形成する際のマスクとなる。そのため、酸化膜4 2の直下のシリコン基板44にリセス43が形成されず、シリコン基板44にリセス形成 の不良が発生する。図21は、シリコン基板44にリセス形成の不良が発生した場合の半 導体装置の断面図である。図21に示すように、隣接して形成されたPMOSFETの間 に残存する酸化膜42の直下のシリコン基板44にリセス43が形成されておらず、シリ コン基板44にリセス形成の不良が発生している。

[0016]

上記の課題を解決するための実施形態を、以下、図面を参照して説明する。最初に、図 1 に示す半導体装置が形成されるまでの工程について説明する。本実施形態に係る半導体 装置の製造方法においては、まず、シリコン(半導体)基板1にSTI(shallow trench isolation)構造の素子分離膜2を形成する。

[0017]

素子分離膜2の形成は以下のようにして行う。まず、スピンコート法により、フォトレ ジスト膜をシリコン基板1上に形成し、フォトリソグラフィによってフォトレジスト膜を パターニングすることにより、シリコン基板1上にレジストを形成する。次に、レジスト をマスクとして、ドライエッチングによりシリコン基板1に素子分離溝を形成する。その 後、アッシング処理により、レジストを除去する。次いで、CVD(Chemical Vapor Dep osition)法により、シリコン基板1に形成された素子分離溝にシリコン酸化膜を埋め込 むとともに、シリコン基板1上にシリコン酸化膜を堆積する。

そして、CMP(chemical mechanical polishing)法により、シリコン基板1上のシ リコン酸化膜の平坦化を行い、シリコン基板1に素子分離膜2を形成する。シリコン基板 1 に素子分離膜2を形成することにより、シリコン基板1にNMOS領域(n チャネル型 MOSFETが形成される領域)と、PMOS領域(pチャネル型MOSFETが形成さ れる領域)とがそれぞれ画定される。

[0019]

次に、スピンコート法により、フォトレジスト膜をシリコン基板1上に形成し、フォト リソグラフィによってフォトレジスト膜をパターニングすることにより、PMOS領域を 50

10



覆うようにレジストを形成する。そして、 P M O S 領域のレジストをマスクとして、シリ コン基板 1 の N M O S 領域に、例えば、 B (ボロン)をイオン注入することにより、シリ コン基板 1 に p ウェル 3 を形成する。

(5)

[0020]

次いで、アッシング処理により、PMOS領域のレジストを除去する。そして、スピン コート法により、フォトレジスト膜をシリコン基板1上に形成し、フォトリソグラフィに より、NMOS領域を覆うようにレジストを形成する。次に、NMOS領域のレジストを マスクとして、シリコン基板1のPMOS領域に、例えば、P(リン)を、イオン注入す ることにより、シリコン基板1にnウェル4を形成する。次に、アッシング処理により、 NMOS領域のレジストを除去する。

【0021】

そして、シリコン基板1上にゲート絶縁膜5を形成する。ゲート絶縁膜5として、例え ば、酸窒化膜又は高誘電率(High-k)絶縁膜を用いてもよい。次に、CVD法により、ゲ ート絶縁膜5上にポリシリコンを形成する。ポリシリコンに代えて、アモルファスシリコ ンをゲート絶縁膜5上に形成してもよい。次いで、スピンコート法により、フォトレジス ト膜をポリシリコン上に形成し、フォトリソグラフィによってフォトレジスト膜をパター ニングすることにより、PMOS領域のポリシリコンを覆うようにレジストを形成する。 そして、PMOS領域のポリシリコン上のレジストをマスクとして、NMOS領域のポリ シリコンにn型不純物をイオン注入する。

[0022]

そして、アッシング処理により、PMOS領域のポリシリコン上のレジストを除去する。次に、スピンコート法により、フォトレジスト膜をポリシコン上に形成し、フォトリソ グラフィによってフォトレジスト膜をパターニングすることにより、NMOS領域のポリ シリコンを覆うようにレジストを形成する。次いで、NMOS領域のポリシリコン上のレ ジストをマスクとして、PMOS領域のポリシリコンにp型不純物をイオン注入する。 【0023】

そして、アッシング処理により、NMOS領域のポリシリコンを覆うレジストを除去する。必要に応じて、ポリシリコンに注入された n 型不純物及び p 型不純物の拡散を促進させるため、スパイクアニール等の熱処理を行ってもよい。

【0024】

次に、スピンコート法により、フォトレジスト膜をポリシリコン上に形成し、フォトリ ソグラフィによってフォトレジスト膜をパターニングすることにより、ゲート電極用のレ ジストをポリシリコン上に形成する。次いで、ゲート電極用のレジストをマスクとして、 異方性ドライエッチングを行い、シリコン基板1上方に第1ゲート電極6A及び第2ゲー ト電極6Bを形成する。NMOS領域に第1ゲート電極6Aが形成され、PMOS領域に 第2ゲート電極6Bが形成される。

【 0 0 2 5 】

そして、アッシング処理により、ゲート電極用のレジストを除去する。次に、第1ゲート電極6Aの側壁に第1thinサイドウォール7Aを形成し、第2ゲート電極6Bの側壁に 第2thinサイドウォール7Bを形成する。第1thinサイドウォール7A及び第2thinサイ ドウォール7Bの形成は、例えば、シリコン基板1の全面に酸化膜を形成し、酸化膜をエ ッチバックすることにより行われる。酸化膜に代えて、窒化膜又は酸化膜と窒化膜との積 層膜をシリコン基板1の全面に形成してもよい。本実施形態では、第1thinサイドウォー ル7A及び第2thinサイドウォール7Bを形成する例を示すが、第1thinサイドウォール 7A及び第2thinサイドウォール7Bの形成を省略してもよい。

【0026】

次いで、スピンコート法により、フォトレジスト膜をシリコン基板1上に形成し、フォトリソグラフィによってフォトレジスト膜をパターニングすることにより、PMOS領域 にレジストを形成する。次に、第1ゲート電極6A、第1thinサイドウォール7A及びP MOS領域のレジストをマスクとして、シリコン基板1のNMOS領域にポケット注入及 10

20

びエクステンション注入を行う。このように、第1 thinサイドウォール7Aは、シリコン 基板1のNMOS領域にポケット注入及びエクステンション注入を行うためのオフセット スペーサとして機能する。第1 thinサイドウォール7Aの形成工程を省略している場合は 、第1ゲート電極6A及びPMOS領域のレジストをマスクとして、シリコン基板1のN MOS領域にポケット注入及びエクステンション注入を行う。

【0027】

シリコン基板1のNMOS領域に対するポケット注入は、シリコン基板1のNMOS領 域にポケット不純物をイオン注入することにより行われる。ポケット不純物は、例えば、 B(ボロン)及びIn(インジウム)等のp型不純物である。

【0028】

10

シリコン基板1のNMOS領域に対するエクステンション注入は、シリコン基板1のN MOS領域にエクステンション不純物をイオン注入することにより行われる。エクステン ション不純物は、例えば、P(リン)、As(ヒ素)及びSb(アンチモン)等のn型不 純物である。

[0029]

シリコン基板1のNMOS領域にポケット不純物がイオン注入されることにより、シリ コン基板1のNMOS領域にポケット領域8が形成される。シリコン基板1のNMOS領 域にエクステンション不純物がイオン注入されることにより、シリコン基板1のNMOS 領域にエクステンション領域9が形成される。シリコン基板1のNMOS領域に対するポ ケット不純物のイオン注入は、シリコン基板1のNMOS領域に対するエクステンション 不純物のイオン注入より深い位置にまで行われる。そのため、ポケット領域8はエクステ ンション領域9より深い位置まで形成される。

[0030]

次に、アッシング処理により、シリコン基板1のPMOS領域のレジストを除去する。 次いで、スピンコート法により、フォトレジスト膜をシリコン基板1上に形成し、フォト リソグラフィによってフォトレジスト膜をパターニングすることにより、NMOS領域に レジストを形成する。そして、第2ゲート電極6B、第2thinサイドウォール7B及びN MOS領域のレジストをマスクとして、シリコン基板1のPMOS領域にポケット注入及 びエクステンション注入を行う。このように、第2thinサイドウォール7Bは、シリコン 基板1のPMOS領域にポケット注入及びエクステンション注入を行うためのオフセット スペーサとして機能する。第2thinサイドウォール7Bの形成工程を省略している場合は 、第2ゲート電極6B及びNMOS領域のレジストをマスクとして、シリコン基板1のP MOS領域にポケット注入及びエクステンション注入を行う。

30

20

【 0 0 3 1 】

シリコン基板1のPMOS領域に対するポケット注入は、シリコン基板1のPMOS領 域にポケット不純物をイオン注入することにより行われる。ポケット不純物は、例えば、 P(リン)、As(ヒ素)及びSb(アンチモン)等のn型不純物である。

【0032】

シリコン基板1のPMOS領域に対するエクステンション注入は、シリコン基板1のP MOS領域にエクステンション不純物をイオン注入することにより行われる。エクステン 40 ション不純物は、例えば、B(ボロン)及びIn(インジウム)等のp型不純物である。 【0033】

シリコン基板1のPMOS領域にポケット不純物がイオン注入されることにより、シリ コン基板1のPMOS領域にポケット領域10が形成される。シリコン基板1のPMOS 領域にエクステンション不純物がイオン注入されることにより、シリコン基板1のPMO S領域にエクステンション領域11が形成される。シリコン基板1のPMOS領域に対す るポケット不純物のイオン注入は、シリコン基板1のPMOS領域に対するエクステンシ ョン不純物のイオン注入より深い位置にまで行われる。そのため、ポケット領域10はエ クステンション領域11より深い位置まで形成される。

[0034]

10

20

次に、アッシング処理により、シリコン基板1のNMOS領域のレジストを除去する。 次いで、第1thinサイドウォール7Aの側壁に第1サイドウォール12Aを形成し、第2 thinサイドウォール7Bの側壁に第2サイドウォール12Bを形成する。第1サイドウォ ール12A及び第2サイドウォール12Bの形成は、例えば、シリコン基板1の全面に酸 化膜を形成し、酸化膜をエッチバックすることにより行われる。酸化膜に代えて、窒化膜 又は酸化膜と窒化膜との積層膜をシリコン基板1の全面に形成してもよい。

【 0 0 3 5 】

そして、スピンコート法により、フォトレジスト膜をシリコン基板1上に形成し、フォ トリソグラフィによってフォトレジスト膜をパターニングすることにより、PMOS領域 にレジストを形成する。次に、第1ゲート電極6A、第1thinサイドウォール7A、第1 サイドウォール12A及びPMOS領域のレジストをマスクとして、シリコン基板1のN MOS領域にソースドレイン注入を行う。このように、第1サイドウォール12Aは、シ リコン基板1のNMOS領域にソースドレイン注入を行うためのオフセットスペーサとし て機能する。第1thinサイドウォール7Aの形成工程を省略している場合は、第1ゲート 電極6A、第1サイドウォール12A及びPMOS領域のレジストをマスクとして、シリ コン基板1のNMOS領域にソースドレイン注入を行う。

【0036】

シリコン基板1のNMOS領域に対するソースドレイン注入は、シリコン基板1のNM OS領域にソースドレイン不純物をイオン注入することにより行われる。ソースドレイン 不純物は、例えば、P(リン)及びAs(ヒ素)等のn型不純物である。シリコン基板1 のNMOS領域にソースドレイン不純物がイオン注入されることにより、シリコン基板1 のNMOS領域にソースドレイン領域13が形成される。なお、ソースドレイン領域13 の形成は、後の工程で行ってもよい。

【0037】

次に、LP-CVD (low pressure chemical vapor deposition)法又はALD (atom ic layer deposition)法により、シリコン基板1の上及びシリコン基板1の上方に、酸 化膜20を形成する。酸化膜20の膜厚は、例えば、20nmである。図2は、酸化膜2 0が形成された場合の半導体装置の断面図である。

【0038】

LP-CVD法の場合、TEOS(テトラエトキシシラン)及びO₂(酸素)を原料ガ 30 スとして、550 以上600 以下の成膜温度及び0.1Pa以上1000Pa以下の 圧力の条件によりシリコン酸化膜20を形成してもよい。更に、リモートプラズマによっ て原料ガスを活性化させてもよい。

【0039】

また、LP-CVD法の場合、BTBAS(ビスターシャルブチルアミノシラン)及び O₂(酸素)を原料ガスとして、450 以上600 以下の成膜温度及び0.1Pa以 上1000Pa以下の圧力の条件によりシリコン酸化膜20を形成してもよい。更に、リ モートプラズマによって原料ガスを活性化させてもよい。

【0040】

ALD法の場合、TDMAS(テトラジメチルアミノシラン)及びO₃(オゾン)を原 ⁴⁰ 料ガスとして、300 以上600 以下の成膜温度の条件によりシリコン酸化膜20を 形成してもよい。更に、リモートプラズマによって原料ガスを活性化させてもよい。 【0041】

L P - C V D 法、L P - C V D 法又は A L D 法により、 T E O S 、 B T B A S 又は T D M A S を含む原料ガスを用いて形成された酸化膜 2 0 は、 S i H を含む S i O ₂ である。 【 0 0 4 2 】

そして、スピンコート法により、フォトレジスト膜を酸化膜20上に形成し、フォトリ ソグラフィによってフォトレジスト膜をパターニングすることにより、シリコン基板1に おけるNMOS領域を覆うようにレジスト21を形成する。図3は、NMOS領域にレジ スト21を形成した場合の半導体装置の断面図である。 【0043】

次に、NMOS領域のレジスト21をマスクとして、ドライエッチングによりPMOS 領域の酸化膜20を除去する。ドライエッチングは、CF₄、C₄F₈又はCHF₃など のフロロカーボン系のガスを用いて行ってもよい。また、ドライエッチングは、CF₄、 C₄F₈又はCHF₃などのフロロカーボン系のガスを主体として、ArやO₂を添加し たガスを用いて行ってもよい。

[0044]

図4は、PMOS領域の酸化膜20を除去した場合の半導体装置の断面図である。図4 に示すように、PMOS領域において、シリコン基板1と第2サイドウォール12Bとが 接触する位置の周辺には酸化膜20の残留物が残っている。

【0045】

次いで、アッシング処理により、レジスト21を除去する。図5は、NMOS領域のレジスト21を除去した場合の半導体装置の断面図である。

【0046】

そして、基板温度を600 以下にして、シリコン基板1及びNMOS領域の酸化膜2 0に対してC1(塩素)を含むガスでプラズマ処理を行う。C1を含むガスでプラズマ処 理を行うことにより、NMOS領域の酸化膜20が緻密化され、NMOS領域の酸化膜2 0のフッ酸耐性が向上する。また、基板温度を600 以下にして、シリコン基板1及び 酸化膜20に対してC1及びHe(ヘリウム)を含むガスでプラズマ処理を行ってもよい 。例えば、He雰囲気中にC1を添加してもよい。

【0047】

ここで、酸化膜20のフッ酸耐性の向上について説明する。図6は、酸化膜20のフッ 酸耐性の変化を示すグラフである。図6の縦軸は、酸化膜20に対してフッ酸処理を行っ た場合の酸化膜20の膜厚の減少量(nm)を示している。図6の横軸は、プラズマ処理 の条件を示している。条件Aは、プラズマ処理を行わずに、酸化膜20に対してフッ酸処 理を行っている。条件Bは、He(ヘリウム)ガス及びO2(酸素)ガスを用いてプラズ マ処理を30秒行った後、酸化膜20に対してフッ酸処理を行っている。条件Cは、He ガス及びO2ガスを用いてプラズマ処理を60秒行った後、酸化膜20に対してフッ酸処 理を行っている。条件Dは、Heガス及びO2ガスを用いてプラズマ処理を240秒行っ た後、酸化膜20に対してフッ酸処理を行っている。条件Eは、Heガスを用いてプラズ マ処理を30秒行った後、酸化膜20に対してフッ酸処理を行っている。条件Fは、He ガスを用いてプラズマ処理を60秒行った後、酸化膜20に対してフッ酸処理を行ってい る。条件Gは、Heガスを用いてプラズマ処理を240秒行った後、酸化膜20に対して フッ酸処理を行っている。条件Bから条件Gにおけるプラズマ処理は、基板温度を450 以上500以下にして行っている。また、条件Aから条件Gにおいて、フッ酸処理の条 件は全て同じである。

[0048]

図6に示すように、条件Aと比較して条件Bから条件Gは、酸化膜20の膜厚の減少量 (nm)が、5分の1程度になっている。すなわち、Heガス及びO₂ガスを用いてプラ ズマ処理を行った場合やHeガスを用いてプラズマ処理を行った場合、フッ酸耐性が向上 している。また、Heガスを用いてプラズマ処理を行った場合、Heガス及びO₂ガスを 用いてプラズマ処理を行った場合と同等以上のフッ酸耐性の向上が見られる。 【0049】

図7は、プラズマ処理時間と、酸化膜20の膜厚の減少量(nm)との関係を示すグラ フである。図7の縦軸は、プラズマ処理を行った場合の酸化膜20の膜厚の減少量(nm) を示している。約10nmの膜厚の酸化膜20を形成した後、エリプソメーターを用い て、酸化膜20の膜厚を計測(第1計測)し、Heガスを用いてプラズマ処理した後、エ リプソメーターを用いて、酸化膜20の膜厚を計測(第2計測)する。第2計測による酸 化膜20の膜厚から第1計測による酸化膜の膜厚を引いた数値を、酸化膜20の膜厚の減 少量(nm)としている。図7の横軸は、Heガスを用いてプラズマ処理したときのプラ 20

10

30

ズマ処理時間(秒)を示している。

【0050】

H e ガスを用いてプラズマ処理を行うことにより、酸化膜20の膜厚は減少する。図7 に示すように、酸化膜20の膜厚は2nm程度減少している。一方、酸化膜20の膜厚の 減少量(nm)は、プラズマ処理時間を長くしてもほとんど変化していない。すなわち、 プラズマ処理時間の長短によらず、酸化膜20の膜厚の減少量(nm)は一定である。こ の結果から、プラズマ処理におけるエッチングによって酸化膜20の膜厚の減少が発生し たのではなく、酸化膜20が緻密化することによって酸化膜20の膜厚が減少したものと 推測される。

【0051】

図6及び図7に示す結果から、酸化膜20が緻密化することによって、酸化膜20のフ ッ酸耐性が向上すると推測される。プラズマ状態のHeイオンやラジカルが酸化膜20に 含まれるSi-Hの結合から電子を受け取り、Si-HからHが離脱することによって、 酸化膜20が緻密化したと考えられる。Si-HからHが離脱するのに重要なことは、高 エネルギー状態で化学反応性の高いプラズマであり、プラズマ原料としてはHeに限らな くてもよい。ここでは、反応性の低いHeプラズマを用いているが、反応性の高いC1プ ラズマを用いた場合も同様に、Si-HからHが離脱する反応は進行する。したがって、 C1を含むガスを用いてプラズマ処理を行った場合であっても、酸化膜20のフッ酸耐性 が向上すると推測される。

【0052】

また、Clを含むガスでプラズマ処理を行うことにより、PMOS領域のシリコン基板 1の表面がエッチングされ、PMOS領域のシリコン基板1の表面が削られる。PMOS 領域のシリコン基板1の表面が削られることにより、シリコン基板1上に残存する酸化膜 20の残留物がリフトオフされる。

[0053]

図8は、シリコン基板1及び酸化膜20のエッチング量とエッチング時間との関係を示 すグラフである。図8の縦軸は、シリコン基板1及び酸化膜20のエッチング量を示して いる。シリコン基板1及び酸化膜20のエッチング量は、透過型電子顕微鏡(TEM)を 用いて、エッチング前後におけるシリコン基板1及び酸化膜20の形状から算出している 。図8の横軸は、エッチング時間(秒)を示している。図8中の丸()は、シリコン基 板1のエッチング量であり、図8中の四角()は、酸化膜20のエッチング量である。 約2000Paの全圧で、H₂(水素)ガスの供給量を20s1m、HC1(塩化水素) ガスの供給量を45sccmとする混合ガスによりエッチングを行っている。

【0054】

図8に示すように、エッチング時間が増加するにつれて、シリコン基板1のエッチング 量が増加している。一方、図8に示すように、H₂ガス及びHC1ガスの混合ガスによる エッチングが行われても酸化膜20の膜厚は減少せず、エッチング時間が増加しても、酸 化膜20のエッチング量は増加していない。ここでは、H₂ガス及びHC1ガスの混合ガ スをプラズマ状態にしていないが、H₂ガス及びHC1ガスの混合ガスをプラズマ状態に する場合、反応が活性になり、シリコン基板1のエッチング量がより多くなると推測され る。また、HC1ガスを用いず、H₂ガスのみでエッチングを行った場合については、シ リコン基板1及び酸化膜20のエッチング量の増加は見られなかった。したがって、シリ コン基板1の表面を削るためには、少なくともC1を含むガスを用いてシリコン基板1を エッチングすることが好ましい。

[0055]

半導体装置の製造工程の説明に戻る。フッ酸を加えたSPM (sulfuric acid hydrogen peroxide mixture)溶液又はフッ酸を加えたAPM (ammonia hydrogen peroxide mixtu re)溶液を用いて、シリコン基板1の表面を洗浄する。シリコン基板1に対する洗浄処理 により、リフトオフされた酸化物20の残留物の除去が行われる。図9は、PMOS領域 における酸化物20の残留物を除去した場合の半導体装置の断面図である。 10

20

30

【0056】

次に、NMOS領域の酸化膜20をマスクとして、エッチングを行うことにより、酸化 膜20から露出した箇所のシリコン基板1の表面にリセス(凹み)22を形成する。すな わち、NMOS領域の半導体基板1の表面にリセス22を形成する。エッチングは、等方 性ドライエッチング、等方性ウェットエッチング及び異方性ウェットエッチングの何れか により行ってもよいし、これらを組み合わせて行ってもよい。リセス22の深さは、例え ば、20nm以上100nm以下である。図10は、シリコン基板1の表面にリセス22 を形成した場合の半導体装置の断面図である。

[0057]

次いで、フッ酸を用いたウェット処理によりリセス22の表面の自然酸化膜を除去する 10 。そして、CVD法により、リセス22内にSiGe(シリコンゲルマニウム)を選択成 長させることにより、リセス22内にSiGe層23を形成する。図11は、シリコン基 板1のリセス22内にSiGe層23を形成した場合の半導体装置の断面図である。 【0058】

H₂(水素)、SiH₄(シラン)、B₂H₆(ジボラン)、HCl(塩化水素)、G eH₄(ゲルマン)の混合ガスを用いた場合、一例として、下記の条件でリセス22内に SiGe層23を形成することができる。

・基板温度 500 以上750 以下(例えば、550)

・混合ガスの全圧
1333.22 Pa

 ・各ガスの分圧 H₂(水素):1000Pa以上1500Pa以下(例えば、1300 20 Pa)、SiH₄(シラン):4Pa以上10Pa以下(例えば、6Pa)、B₂H₆(ジボラン):1E-3Pa以上2E-3Pa以下(例えば、1.3E-3Pa)、HC1 (塩化水素):1.8Pa以上2.2Pa以下(例えば、2Pa)、GeH₄(ゲルマン):4Pa以上10Pa以下(例えば、2Pa)

・Si成長速度 1nm/min

・B濃度 1E19/cm³以上1E21/cm³以下

NMOS領域のシリコン基板1を覆うように酸化膜20が形成されているため、NMO S領域のシリコン基板1の表面、第1ゲート電極6A及び第1サイドウォール12A等に は、SiGe層23が形成されていない。このように、NMOS領域の酸化膜20は、S iGe成長防止マスクとして機能する。

【0059】

そして、フッ酸を用いたウェット処理により、NMOS領域の酸化膜20を除去する。 この場合、更にドライエッチングを行うことにより、NMOS領域の酸化膜20を除去し てもよい。図12は、NMOS領域の酸化膜20を除去した場合の半導体装置の断面図で ある。なお、ソースドレイン領域13の形成が行われていない場合、NMOS領域の酸化 膜20を除去した後にソースドレイン領域13の形成を行うようにしてもよい。 【0060】

次に、シリコン基板1の全面に、スパッタ法によりNi(ニッケル)及びCo(コバルト)等の高融点金属膜を形成する。次いで、高融点金属膜をアニールして、第1ゲート電極6Aの上面と、第2ゲート電極6Bの上面と、ソースドレイン領域13におけるシリコン基板1の上面と、SiGe層23の上面と、にそれぞれシリサイド層24を形成する。 図13は、シリサイド層24を形成した場合の半導体装置の断面図である。 【0061】

そして、TEOS(tetra ethoxy silane)ガスを原料とするプラズマCVD法により、 シリコン基板1上及びシリコン基板1の上方に、層間絶縁膜30として酸化シリコン(S iO₂)膜を形成する。次に、CMP法により、層間絶縁膜30を研磨して、層間絶縁膜 30の上面を平坦化する。

【0062】

次いで、スピンコート法により、フォトレジスト膜を層間絶縁膜30上に形成し、フォ トリソグラフィによってフォトレジスト膜をパターニングすることにより、コンタクト用 ⁵⁰

のレジストを層間絶縁膜30上に形成する。そして、コンタクト用のレジストをマスクと して、異方性ドライエッチングを行い、層間絶縁膜30にコンタクトホールを形成する。 【0063】

次に、スパッタ法により、コンタクトホール内にバリアメタル膜を形成する。バリアメ タル膜は、例えば、TaN(窒化タンタル)やTiN(窒化チタン)等である。ここでは 、コンタクトホール内にバリアメタル膜を形成する例を示すが、バリアメタル膜の形成工 程を省略してもよい。

【0064】

次いで、CVD法により、コンタクトホール内にタングステン膜を形成する。タングス テン膜に代えて、銅膜をコンタクトホール内に形成してもよい。そして、CMP法により 、層間絶縁膜30の表面が露出するまで、タングステン膜及びバリアメタル膜を研磨する 。この結果、コンタクトホール内にコンタクトプラグ31が形成される。図14は、層間 絶縁膜30及びコンタクトプラグ31を形成した場合の半導体装置の断面図である。 【0065】

次に、スパッタ法により、層間絶縁膜30上にA1(アルミニウム)等の金属膜を形成 する。次いで、スピンコート法により、フォトレジスト膜を金属膜上に形成し、フォトリ ソグラフィによってフォトレジスト膜をパターニングすることにより、配線用のレジスト を金属膜上に形成する。そして、配線用のレジストをマスクとして、異方性ドライエッチ ングを行い、層間絶縁膜30上に配線層32を形成する。図15は、配線層32を形成し た場合の半導体装置の断面図である。必要に応じて、層間絶縁膜30、コンタクトプラグ 31及び配線層32の形成と同様の工程により、層間絶縁膜、ビアプラグ及び配線層を形 成して、多層配線構造としてもよい。

20

10

【0066】

図16に、ゲートピッチ(Wpitch)、ゲート幅(Wgate)、SW幅(Wsw)及びリセス幅(Wrecess)の寸法を示す。ゲートピッチ(Wpitch)は、隣接する第2ゲート電極 6Bのピッチである。ゲート幅(Wgate)は、第2ゲート電極6Bの幅である。SW幅(Wsw)は、第2thinサイドウォール7B及び第2サイドウォール12Bの幅である。リセ ス幅(Wrecess)は、リセス22の幅である。

【0067】

酸化膜20の膜厚が厚い場合、酸化膜20が均一の膜厚でシリコン基板1上に形成され 30 ず、狭ピッチ部のリセス幅(Wrecess)が酸化膜20で完全に埋まってしまう。狭ピッチ 部のリセス幅(Wrecess)が酸化膜20で完全に埋まらないようにするための酸化膜20 の膜厚は、ゲートピッチ(Wpitch)、ゲート幅(Wgate)及びSW幅(Wsw)に依存し 、下記の式によって算出することが可能である。

【0068】

Wrecess = Wpitch - Wgate - 2 Wsw

酸化膜20としてカバレッジが良い膜を用いた場合、狭ピッチ部のリセス幅(Wrecess)が完全に埋まらないようにするための酸化膜20の膜厚は、Wrecess/2の膜厚となる。カバレッジが良い膜は、平坦部に成長する膜の膜厚と、サイドウォールの横に成長する膜の膜厚との差が小さい膜である。例えば、ゲートピッチ(Wpitch)が140nm、ゲート幅(Wgate)が40nm、SW幅(Wsw)が30nmである場合、Wrecess=140 nm-40nm-30nm×2=40nmとなる。したがって、狭ピッチ部のリセス幅(Wrecess)が酸化膜20で完全に埋まらないようにするための酸化膜20の膜厚は、40 nm/2=20nmとなる。

[0069]

本実施形態によれば、シリコン基板1及びNMOS領域の酸化膜20に対してClを含むガスでプラズマ処理を行うことにより、酸化膜20が緻密化され、NMOS領域の酸化 膜20のフッ酸耐性を向上することができる。NMOS領域の酸化膜20のフッ酸耐性が 向上するため、フッ酸を用いたウェット処理によりリセス22の表面の自然酸化膜を除去 する工程において、NMOS領域の酸化膜20が除去されない。したがって、PMOS領

50

域の半導体基板1のリセス22内にSiGe層23を形成する工程において、NMOS領 域にSiGe層23が形成されることを回避できる。 【0070】

また、本実施形態によれば、シリコン基板1及びNMOS領域の酸化膜20に対してC 1を含むガスでプラズマ処理を行うことにより、シリコン基板1上に残存する酸化膜20 の残留物をリフトオフすることができる。リフトオフされた酸化膜20の残留物は、シリ コン基板1に対する洗浄処理により除去することができる。PMOS領域の酸化膜20が 完全に除去されるため、PMOS領域に酸化膜20の一部が残存するという問題を解消す ることができる。その結果、PMOS領域の半導体基板1の表面に所望の形状のリセス2 2を形成することが可能となり、PMOS領域の半導体基板1の表面に形成されるリセス 22の形状不良の発生を抑止することができる。PMOS領域の半導体基板1の表面に所 望の形状のリセス22が形成されるため、リセス22内に形成されるSiGe層23の幅 のバラツキが抑制される。これにより、チャネル領域に印加される圧縮歪みの大きさが安 定化され、PMOSFETの特性の安定化を図ることが可能となる。

【0071】

本実施形態では、シリコン基板1及びNMOS領域の酸化膜20に対してC1を含むガ スでプラズマ処理を行うことにより、酸化膜20を緻密化するとともに、シリコン基板1 上に残存する酸化膜20の残留物をリフトオフする例を説明した。すなわち、一つの工程 により、酸化膜20を緻密化するとともに、シリコン基板1上に残存する酸化膜20の残 留物をリフトオフする例を説明した。しかし、これに限定されず、酸化膜20を緻密化す る工程と、シリコン基板1上に残存する酸化膜20の残留物をリフトオフする工程とを別 工程としてもよい。別工程とした場合、シリコン基板1及びNMOS領域の酸化膜20に 対してHeを含むガスでプラズマ処理を行うことにより、酸化膜20を緻密化してもよい 。また、別工程とした場合、プラズマ状態ではないC1ガスを用いて、シリコン基板1上 に残存する酸化膜20の残留物をリフトオフするようにしてもよい。

【符号の説明】

[0072]1 シリコン(半導体)基板 2 素子分離膜 3 рウェル 4 nウェル 5 ゲート絶縁膜 6 A 第1ゲート電極 6 B 第 2 ゲート電極 7 A 第 1 thinサイドウォール 7 B 第 2 thinサイドウォール 8、10 ポケット領域 9、11 エクステンション領域 12A 第1サイドウォール 12B 第2サイドウォール ソースドレイン領域 13 20 酸化膜 2 1 レジスト 22 リセス 23 SiGe(シリコンゲルマニウム)層 2.4 シリサイド層 30 層間絶縁膜 3 1 コンタクトプラグ 32 配線層

30

20

10







【図3】











【図7】

【図8】







【図10】



【図11】





【図12】







【図14】



【図16】











【図18】



【図19】

【図20】





【図21】



フロントページの続き

- (72)発明者 杉本 賢
- 神奈川県横浜市港北区新横浜二丁目10番23 富士通マイクロエレクトロニクス株式会社内 (72)発明者 西川 昌利
 - 神奈川県横浜市港北区新横浜二丁目10番23 富士通マイクロエレクトロニクス株式会社内

審査官 岩本 勉

(56)参考文献 特開2010-074105(JP,A) 国際公開第2008/127643(WO,A1) 特表2009-503851(JP,A) 特開平09-219498(JP,A) 特開2009-200225(JP,A) 特開2006-135340(JP,A) 特開2007-214278(JP,A) 特規2010-524259(JP,A)

(58)調査した分野(Int.Cl., DB名)

H 0 1 L 2 1 / 8 2 3 4 - 2 1 / 8 2 3 8、2 1 / 8 2 4 9、 2 7 / 0 6 - 2 7 / 0 8、2 7 / 0 8 8 - 2 7 / 0 9 2